KR20090108221A - Resistance RAM having reactive metal layer and method for operating the same - Google Patents
Resistance RAM having reactive metal layer and method for operating the same Download PDFInfo
- Publication number
- KR20090108221A KR20090108221A KR1020080033526A KR20080033526A KR20090108221A KR 20090108221 A KR20090108221 A KR 20090108221A KR 1020080033526 A KR1020080033526 A KR 1020080033526A KR 20080033526 A KR20080033526 A KR 20080033526A KR 20090108221 A KR20090108221 A KR 20090108221A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- electrode
- reactive metal
- memory device
- oxide
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 40
- 239000002184 metal Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims description 17
- 229910052761 rare earth metal Inorganic materials 0.000 claims abstract description 6
- 150000002910 rare earth metals Chemical class 0.000 claims abstract description 6
- 230000008859 change Effects 0.000 claims description 43
- 239000001301 oxygen Substances 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 229910002367 SrTiO Inorganic materials 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- -1 oxygen ions Chemical class 0.000 claims description 7
- 229910052772 Samarium Inorganic materials 0.000 claims description 4
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 2
- 230000014759 maintenance of location Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 133
- 239000000758 substrate Substances 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 9
- 238000002360 preparation method Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 229910001954 samarium oxide Inorganic materials 0.000 description 3
- 229940075630 samarium oxide Drugs 0.000 description 3
- FKTOIHSPIPYAPE-UHFFFAOYSA-N samarium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Sm+3].[Sm+3] FKTOIHSPIPYAPE-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052773 Promethium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- VQMWBBYLQSCNPO-UHFFFAOYSA-N promethium atom Chemical compound [Pm] VQMWBBYLQSCNPO-UHFFFAOYSA-N 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 비휘발성 메모리 소자에 관한 것으로, 더욱 자세하게는 저항 변화 메모리 소자에 관한 것이다.The present invention relates to a nonvolatile memory device, and more particularly to a resistance change memory device.
현재 비휘발성 메모리로 상용화된 플래시 메모리의 경우, 전하저장층 내에 전하를 저장 또는 제거함에 따른 문턱 전압의 변화를 사용한다. 상기 전하저장층은 폴리 실리콘막인 부유 게이트 또는 실리콘 질화막인 전하 트랩층일 수 있다. 최근, 상기 플래시 메모리 소자에 비해 소비전력이 낮고 집적도가 높은 새로운 비휘발성 메모리 소자들이 연구되고 있다. 이러한 새로운 비휘발성 메모리 소자들의 예로는 상변화형 메모리 소자(phase change RAM), 자기 메모리 소자(magnetic RAM) 및 저항 변화 메모리 소자(resistance RAM)가 있다. Flash memory, which is currently commercially available as a nonvolatile memory, uses a change in threshold voltage due to storing or removing charge in the charge storage layer. The charge storage layer may be a floating gate that is a polysilicon layer or a charge trap layer that is a silicon nitride layer. Recently, new nonvolatile memory devices having low power consumption and high integration compared to the flash memory devices have been studied. Examples of such new nonvolatile memory devices include phase change RAMs, magnetic RAMs, and resistance RAMs.
상기 저항 변화 메모리 소자는 금속 산화물 박막을 금속 전극들 사이에 개재한 MIM(Metal-Insulator-Metal)구조를 가지며, 상기 금속 산화물 박막에서 나타나는 저항 변화 즉, 스위칭 특성을 이용한다. 이러한 스위칭 메커니즘은 전도성 필 라멘트 모델(conductive filament model), 전하 트랩 모델(charge trap model) 등이 있으나, 아직 완전하게 규명되지 않았다. 상기 전도성 필라멘트 모델의 경우, 온/오프 저항비가 크고, 빠른 속도로 동작하며, 고온 리텐션(retention) 특성이 우수한 장점이 있는 반면, 스위칭 재현성과 균일성이 매우 낮은 단점이 있다.The resistance change memory device has a metal-insulator-metal (MIM) structure in which a metal oxide thin film is interposed between metal electrodes, and utilizes a resistance change, that is, a switching characteristic, of the metal oxide thin film. Such switching mechanisms include a conductive filament model, a charge trap model, and the like, but are not yet fully identified. In the case of the conductive filament model, the on / off resistance ratio is large, operates at a high speed, and has a high temperature retention characteristic, but has a disadvantage of very low switching reproducibility and uniformity.
본 발명이 해결하고자 하는 과제는 온/오프 저항비가 크고, 고온 리텐션(retention) 특성이 우수하면서도 스위칭 재현성과 균일성이 뛰어난 저항 변화 메모리 소자를 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a resistance change memory device having a large on / off resistance ratio, excellent high temperature retention characteristics, and excellent switching reproducibility and uniformity.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.
상기 과제를 이루기 위하여 본 발명의 일 측면은 저항 변화 메모리 소자를 제공한다. 상기 메모리 소자는 제1 전극 및 제2 전극을 구비한다. 상기 제1 전극과 상기 제2 전극 사이에 산화물막이 위치한다. 상기 산화물막과 상기 제2 전극 사이에 반응성 금속막이 위치한다.One aspect of the present invention to achieve the above object provides a resistance change memory device. The memory device has a first electrode and a second electrode. An oxide film is positioned between the first electrode and the second electrode. A reactive metal film is positioned between the oxide film and the second electrode.
상기 반응성 금속막의 전기음성도는 1.0 내지 1.5 eV일 수 있다. 상기 반응성 금속막은 희토류 금속막일 수 있다.The electronegativity of the reactive metal film may be 1.0 to 1.5 eV. The reactive metal film may be a rare earth metal film.
상기 산화물막의 산소의 원자비는 화학양론적인 산소의 원자비와 같거나 이 보다 작을 수 있다. 상기 산화물막은 페로브스카이트막일 수 있다. 상기 페로브스카이트막은 SrTiO3 -X, Nb가 도핑된 SrTiO3 -X, Cr이 도핑된 SrTiO3 -X, BaTiO3 -X, LaMnO3-X, SrMnO3 -X, PrTiO3 -X, 또는 PbZrO3 -X을 함유할 수 있으며, x는 0 내지 1일 수 있다. 상기 페로브스카이트막은 Pr3 - YCaYMnO3 -X 또는 La3 - YCaYMnO3 -X을 함유할 수 있으며, x는 0 내지 1이고, y는 0.1 내지 1.5일 수 있다. 상기 산화물막은 비정질막 또는 다결정질막일 수 있다.The atomic ratio of oxygen in the oxide film may be less than or equal to the atomic ratio of stoichiometric oxygen. The oxide film may be a perovskite film. The perovskite film SrTiO 3 -X, SrTiO 3 -X the Nb-doped SrTiO 3 -X, Cr-doped, BaTiO 3 -X, LaMnO 3- X, SrMnO 3 -X, PrTiO 3 -X, or It may contain PbZrO 3 -X , x may be 0 to 1. The perovskite membrane Pr 3 - Y Y Ca MnO 3 or La 3 -X - Y Y Ca MnO 3 may contain -X, x is from 0 to 1, y can be 0.1 to 1.5 days. The oxide film may be an amorphous film or a polycrystalline film.
상기 과제를 이루기 위하여 본 발명의 일 측면은 저항 변화 메모리 소자의 동작방법을 제공한다. 먼저, 제1 전극, 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 위치하는 산화물막, 및 상기 산화물막과 상기 제2 전극 사이에 위치하는 반응성 금속막을 구비하는 하는 메모리 소자를 제공한다. 상기 제2 전극에 양의 전압을 인가하여 상기 메모리 소자를 고저항 상태로 프로그래밍한다. 상기 제2 전극에 음의 전압을 인가하여 상기 메모리 소자를 저저항 상태로 프로그래밍한다.One aspect of the present invention to achieve the above object provides a method of operating a resistance change memory device. First, there is provided a memory device including a first electrode, a second electrode, an oxide film positioned between the first electrode and the second electrode, and a reactive metal film located between the oxide film and the second electrode. . A positive voltage is applied to the second electrode to program the memory device into a high resistance state. A negative voltage is applied to the second electrode to program the memory device into a low resistance state.
상기 제2 전극에 양의 전압을 인가하면, 상기 산화물막의 산소 이온과 상기 반응성 금속막이 반응하여 상기 반응성 금속막과 상기 산화물막의 계면에 반응성 금속 산화물이 생성될 수 있다. 상기 제2 전극에 음의 전압을 인가하면, 상기 반응성 금속 산화물이 환원될 수 있다.When a positive voltage is applied to the second electrode, oxygen ions of the oxide film and the reactive metal film may react to generate a reactive metal oxide at an interface between the reactive metal film and the oxide film. When a negative voltage is applied to the second electrode, the reactive metal oxide may be reduced.
본 발명에 따르면, 소자에 인가되는 전압에 따른 상기 산화물막과 상기 반응성 금속막 사이의 산화/환원 반응을 이용함으로써, 온/오프 저항비가 클 뿐 아니 라, 내구성 및 재현성이 뛰어나고, 면적을 감소시키는 경우에도 균일한 전기적 특성을 가지며, 고온 데이터 유지 특성이 우수한 저항 변화 메모리 소자를 얻을 수 있다. 이와 더불어서, 상기 산화물막을 다결정막 또는 비정질막으로 사용하는 경우에도 단결정막 또는 에피택시에 못지 않은 소자 수율을 확보할 수 있다.According to the present invention, by using an oxidation / reduction reaction between the oxide film and the reactive metal film according to the voltage applied to the device, not only the on / off resistance ratio is large, but also the durability and reproducibility are excellent, and the area is reduced. Even in this case, a resistance change memory device having uniform electrical characteristics and excellent high temperature data retention characteristics can be obtained. In addition, even when the oxide film is used as a polycrystalline film or an amorphous film, it is possible to secure a device yield comparable to that of a single crystal film or epitaxy.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to describe the present invention in more detail. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. In the figures, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다.1 is a cross-sectional view illustrating a resistance change memory device according to an exemplary embodiment of the present invention.
도 1을 참조하면, 기판(10) 상에 제1 전극(11)이 위치한다. 상기 기판(10)은 실리콘 기판 또는 SOI(Silicon On Insulator)기판일 수 있다.Referring to FIG. 1, the
상기 제1 전극(11)은 Pt 막, Ru 막, Ir 막 또는 Al 막일 수 있다. 상기 제1 전극(11) 상에 상기 제1 전극(11)을 마주보는 제2 전극(17)이 위치할 수 있다. 이와는 달리, 상기 제2 전극(17) 상에 상기 제1 전극(11)이 위치할 수 있다. 상기 제2 전극(17)은 Pt 막, W 막 또는 Mo막일 수 있다.The
상기 제1 전극(11)과 상기 제2 전극(17) 사이에 산화물막(13)이 위치할 수 있다. 상기 산화물막(13)은 페로브스카이트막일 수 있다. 상기 페로브스카이트막은 SrTiO3 -X, Nb가 도핑된 SrTiO3 -X(Nb:STO), Cr이 도핑된 SrTiO3 -X(Cr:STO), BaTiO3 -X, LaMnO3-X, SrMnO3 -X, PrTiO3 -X, PbZrO3 -X, Pr3 - YCaYMnO3 -X, 또는 La3 - YCaYMnO3 -X(LCMO)를 함유할 수 있다. 구체적으로, 상기 산화물막(13)의 산소의 원자비는 화학양론비를 만족하거나 화학양론비를 만족하는 값보다 작을 수 있다. 다시 말해서, 상기 산화물막(13)은 산소 공공(oxygen vacancy)이 있는 비화학양론적(non-stoichiometry layer)인 막일 수 있다. 일 예로서, 상기 페로브스카이트막의 예들에서 x는 0 내지 1일 수 있고, y는 0.1 내지 1.5일 수 있다. An
상기 산화물막(13)은 단결정질, 에피택시, 다결정질 또는 비정질 막일 수 있다. 상기 산화물막(13)이 단결정질 또는 에피택시일 뿐만 아니라, 다결정질 또는 비정질막인 경우에도 소자 수율이 우수할 수 있다. 그러나, 다결정질 또는 비정질막인 경우 단결정질 또는 에피택시에 비해 대면적에서도 균일한 특성을 나타낼 수 있으므로, 상기 산화물막(13)은 다결정질 또는 비정질막인 것이 바람직하다.The
상기 산화물막(13)은 5 내지 200㎚의 두께를 가질 수 있다. 일 예로서, 상기 산화물막(13)은 약 50㎚의 두께를 가질 수 있다. 또한, 상기 산화물막(13)은 스퍼터링(Sputtering), 펄스레이저 증착법 (PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리기상증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 또는 화학기상증착법(CVD, Chemical Vapor Deposition) 을 사용하여 형성할 수 있다.The
상기 산화물막(13)과 상기 제2 전극(17) 사이에 반응성 금속막(15)이 위치한다. 상기 반응성 금속막(15)은 상기 제2 전극(17)에 비해 산소와의 반응성이 더 우수한 막이다. 구체적으로, 소자에 인가되는 전압에 따라, 상기 반응성 금속막(15)은 산화되어 반응성 금속 산화물을 형성할 수 있으며, 상기 반응성 금속 산화물은 반응성 금속으로 다시 환원될 수 있다.The
상기 반응성 금속막(15)은 전기음성도가 1.0 내지 1.5 eV인 금속을 함유할 수 있다. 구체적으로, 상기 반응성 금속막(15)은 희토류 금속막(rare earth metal layer)일 수 있다. 상기 희토류 금속막은 La(Lanthanum), Ce(Cerium), Pr(Praseodymium), Nd(Neodymium), Pm(Promethium), Sm(samarium), Eu(Europium), Gd(Gadolinium), Tb(Terbium), Dy(Dysprosium), Ho(Holmium), Er(Erbium), Tm(Thulium), Yb(Ytterbium), 또는 Lu(Lutetium)을 포함하는 란탄족 금속막; Y(yttrium)막; 또는 Sc(Scandium)막일 수 있다. 상기 희토류 금속막은 Sm(samarium)막 또는 Y(yttrium)막일 수 있다. The
상기 반응성 금속막(15)은 2 내지 30㎚의 두께, 더 자세하게는 2 내지 15㎚의 두께를 가질 수 있다. 상기 반응성 금속막(15)을 형성한 후, 산소를 포함하는 공기에 노출시키지 않은 상태에서 상기 제2 전극(17)을 형성한다. 구체적으로, 상기 반응성 금속막(15)을 형성한 후, 진공을 깨지 않은 상태에서 상기 제2 전극(17)을 형성한다.The
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 동작방법을 설명하기 위한 단면도들이다.2A and 2B are cross-sectional views illustrating a method of operating a resistance change memory device according to an exemplary embodiment of the present invention.
도 2a를 참조하면, 제1 전극(11)에 기준전압을 인가하고 제2 전극(17)에 양의 전압(Vp)을 인가하면, 상기 산화물막(13)의 산소 이온(O2 -)이 상기 반응성 금속막(15)으로 이동한다. 이에 따라, 상기 반응성 금속막(15)이 상기 산화물막(13)과 접한 계면에서 산화되어 반응성 금속 산화물(15a) 즉, MOX를 형성한다. 그 결과, 소자는 고저항 상태를 가질 수 있다.Referring to FIG. 2A, when a reference voltage is applied to the
도 2b를 참조하면, 제1 전극(11)에 기준전압을 인가하고 제2 전극(17)에 음의 전압(Vm)을 인가하면, 산소 이온(O2 -)은 상기 반응성 금속막(15)이 상기 산화물막(13)과 접한 계면으로부터 상기 산화물막(13)으로 이동한다. 그 결과, 반응성 금속 산화물(15a)은 반응성 금속으로 다시 환원되고, 소자는 저저항 상태를 가질 수 있다.Referring to FIG. 2B, when a reference voltage is applied to the
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예들(examples)을 제시한다. 다만, 하기의 실험예들은 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예들에 의해 한정되는 것은 아니다. Hereinafter, preferred examples are provided to aid in understanding the present invention. However, the following experimental examples are only for helping understanding of the present invention, and the present invention is not limited to the following experimental examples.
<실험예들; examples>Experimental Examples; examples>
<제조예 1><Manufacture example 1>
실리콘 기판 상에 제1 전극으로서 Pt막을 형성한 후, 상기 Pt막 상에 산화물 막으로서 50nm의 LCMO막을 형성하였다. 상기 LCMO막을 형성할 때, 기판을 650℃로 유지하고, 산소 4sccm 및 Ar 20sccm을 주입하면서, 50W에서 1시간 동안 증착을 진행하였다. 상기 LCMO막 상에 반응성 금속막으로서 Sm 막을 상온, 60W, Ar 20sccm 공급 조건에서 2분 동안 증착하여 7㎚의 두께로 형성하였다. 이 후, 진공을 깨지 않은 상태에서 상기 Sm 막 상에 제2 전극으로서 Mo 막을 Ar 분위기에서 형성하여 저항 변화 메모리 소자를 제조하였다.After forming a Pt film as a first electrode on a silicon substrate, an LCMO film of 50 nm was formed as an oxide film on the Pt film. When the LCMO film was formed, the substrate was maintained at 650 ° C., followed by deposition at 50 W for 1 hour while injecting 4 sccm of oxygen and 20 sccm of Ar. An Sm film was deposited on the LCMO film as a reactive metal film at room temperature, 60 W, and 20 sccm of Ar for 2 minutes to form a thickness of 7 nm. After this, the S m without breaking the vacuum A Mo film was formed on the film as a second electrode in an Ar atmosphere to fabricate a resistance change memory device.
<제조예 2><Manufacture example 2>
상기 Sm 막을 15㎚의 두께로 형성한 것을 제외하고는 제조예 1과 동일한 방법을 사용하여 저항 변화 메모리 소자를 제조하였다.A resistance change memory device was manufactured in the same manner as in Preparation Example 1, except that the Sm film was formed to a thickness of 15 nm.
<비교예 1> Comparative Example 1
실리콘 기판 상에 제1 전극으로서 Pt막을 형성한 후, 상기 Pt막 상에 단결정 산화물막인 Nb가 도핑된 STO(Nb:STO)막을 형성하였다. 상기 Nb:STO막 상에 제2 전극으로서 Mo 막을 형성하여 저항 변화 메모리 소자를 제조하였다.After forming a Pt film as a first electrode on the silicon substrate, an STO (Nb: STO) film doped with Nb, a single crystal oxide film, was formed on the Pt film. A Mo film was formed as a second electrode on the Nb: STO film to manufacture a resistance change memory device.
<비교예 2> Comparative Example 2
실리콘 기판 상에 제1 전극으로서 Pt막을 형성한 후, 상기 Pt막 상에 다결정 산화물막인 NbO막을 형성하였다. 상기 NbO막 상에 제2 전극으로서 Mo 막을 형성하여 저항 변화 메모리 소자를 제조하였다.After forming a Pt film as a first electrode on a silicon substrate, an NbO film, which is a polycrystalline oxide film, was formed on the Pt film. A Mo film was formed as a second electrode on the NbO film to manufacture a resistance change memory device.
<비교예 3> Comparative Example 3
실리콘 기판 상에 제1 전극으로서 Pt막을 형성한 후, 상기 Pt막 상에 다결정 산화물막인 ZrO막을 형성하였다. 상기 ZrO막 상에 제2 전극으로서 Mo 막을 형성하 여 저항 변화 메모리 소자를 제조하였다.After forming a Pt film as a first electrode on a silicon substrate, a ZrO film as a polycrystalline oxide film was formed on the Pt film. A Mo film was formed as a second electrode on the ZrO film to manufacture a resistance change memory device.
<비교예 4> <Comparative Example 4>
실리콘 기판 상에 제1 전극으로서 Pt막을 형성한 후, 상기 Pt막 상에 다결정 산화물막인 Cr이 도핑된 STO(Cr:STO)막을 형성하였다. 상기 Cr:STO막 상에 제2 전극으로서 Mo 막을 형성하여 저항 변화 메모리 소자를 제조하였다.After forming a Pt film as a first electrode on a silicon substrate, an STO (Cr: STO) film doped with Cr, a polycrystalline oxide film, was formed on the Pt film. A Mo film was formed as a second electrode on the Cr: STO film to manufacture a resistance change memory device.
도 3은 제조예 1에 따른 저항 변화 메모리 소자의 I-V 특성을 각각 나타낸 히스테리시스 그래프이다.3 is a hysteresis graph showing the I-V characteristics of the resistance change memory device according to Preparation Example 1, respectively.
도 3을 참조하면, Mo 막에 양의 전압(3V)을 인가하면 LCMO막의 산소 이온(O2 -)이 Sm 막과의 계면으로 이동하여, 사마륨 산화물(SmOX)을 형성함으로써, 소자는 고저항 상태(SH)를 가질 수 있다. 그 후, 상기 Mo 막에 인가되는 전압이 감소하면 전류는 과정 1(P1)을 따라 감소한다. 상기 Mo 막에에 음의 전압을 인가하면, 산소 이온(O2 -)은 상기 Sm 막과 LCMO막 사이의 계면으로부터 상기 LCMO막으로 이동함으로써, 사마륨 산화물(SmOX)은 사마륨(Sm)으로 다시 환원되면서 전류는 과정 2(P2)을 따라 증가하고 소자는 저저항 상태(SL)에 이를 수 있다. 그 후, 상기 Mo 막에 인가되는 전압의 절대값이 감소하면 전류는 과정 3(P3)을 따라 감소한다. 상기 Mo 막에 다시 양의 전압을 인가하면 LCMO막의 산소 이온(O2 -)이 Sm 막과의 계면으로 이동하여, 사마륨 산화물(SmOX)을 다시 형성하면서 소자는 고저항 상태(SH)에 이르게 되나, 전류는 전압의 증가에 의해 과정 4(P4)를 따라 증가한다.Referring to FIG. 3, when a positive voltage (3 V) is applied to the Mo film, oxygen ions (O 2 − ) of the LCMO film move to the interface with the Sm film to form samarium oxide (SmO X ). It may have a resistance state S H. Then, as the voltage applied to the Mo film decreases, the current decreases according to process 1 (P 1 ). When a negative voltage is applied to the Mo film, oxygen ions (O 2 − ) move from the interface between the Sm film and the LCMO film to the LCMO film, whereby samarium oxide (SmO X ) is converted back to samarium (Sm). As it is reduced, the current increases along process 2 (P 2 ) and the device may reach a low resistance state (S L ). Then, if the absolute value of the voltage applied to the Mo film decreases, the current decreases according to the process 3 (P 3 ). When a positive voltage is applied to the Mo film again, oxygen ions (O 2 − ) of the LCMO film move to the interface with the Sm film, and the samarium oxide (SmO X ) is formed again while the device is in a high resistance state (S H ). However, the current increases along with process 4 (P 4 ) by increasing the voltage.
상기 고저항 상태(SH)로 프로그래밍된 경우에, 상기 Mo 막(제2 전극)에 -0.5V의 읽기 전압을 인가하면 전류는 과정 1(P1) 및 과정 2(P2)을 따라 이동하여 오프 전류(Ioff)로 읽혀진다. 반면에, 상기 저저항 상태(SL)로 프로그래밍된 경우에, 상기 Mo 막(제2 전극)에 -0.5V의 읽기 전압을 인가하면 전류는 과정 3(P3)을 따라 이동하여 온 전류(Ion)로 읽혀진다. 상기 Ioff와 Ion의 차이를 사용하여 소자에 저장된 데이터를 읽을 수 있다. 이러한 읽기 전압은 -0.5V 내지 +0.5V일 수 있다.When programmed to the high resistance state (S H ), when a read voltage of -0.5V is applied to the Mo film (second electrode), current moves along steps 1 (P 1 ) and 2 (P 2 ). Is read as off current (Ioff). On the other hand, in the case where the low resistance state S L is programmed, when a read voltage of -0.5 V is applied to the Mo film (second electrode), the current moves along the process 3 (P 3 ) to turn on the current ( Ion). The difference between Ioff and Ion may be used to read data stored in the device. This read voltage may be -0.5V to + 0.5V.
이러한 히스테리시스 그래프는 이러한 사이클을 1000회 반복한 경우에도 거의 동일한 경로로 그려질 수 있어, 제조예 1 즉, 본 발명에 따른 저항 변화 메모리 소자의 내구성 또는 재현성을 확인할 수 있었다.Such a hysteresis graph can be drawn with almost the same path even if the cycle is repeated 1000 times, and thus the durability or reproducibility of the resistance change memory device according to Preparation Example 1, that is, the present invention, can be confirmed.
도 4는 제조예 2에 따른 저항 변화 메모리 소자의 시간에 따른 저항 상태의 변화를 나타낸 그래프이다. 참고로, 저항 상태의 변화는 온도 85℃, 읽기 전압 -0.5V 조건에서 측정하였다.4 is a graph showing a change in resistance state with time of the resistance change memory device according to Preparation Example 2; For reference, the change in the resistance state was measured at a temperature of 85 ° C. and a read voltage of −0.5 V.
도 4를 참조하면, 저항 변화 메모리 소자의 저저항 상태(LRS)와 고저항 상태(HRS) 사이의 차이는 비교적 고온인 85℃에서 적어도 10000초에 이르기까지 유지됨을 알 수 있다. 이로부터 본원의 저항 변화 메모리 소자의 고온 데이터 유지 특 성이 우수함을 알 수 있다.Referring to FIG. 4, it can be seen that the difference between the low resistance state LRS and the high resistance state HRS of the resistance change memory device is maintained for at least 10000 seconds at 85 ° C. at a relatively high temperature. From this, it can be seen that the high temperature data retention characteristics of the resistance change memory device of the present application are excellent.
도 5는 소자의 면적 변화에 따른 저항 상태의 변화를 나타낸 그래프이다. 5 is a graph showing a change in the resistance state according to the area change of the device.
도 5를 참조하면, 소자의 면적이 증가함에 따라 저저항 상태(LRS)의 저항과 고저항 상태(HRS)의 저항은 모두 감소한다. 이로부터, 반응성 금속막의 산화/환원 반응이 국부적이지 않고 모든 면적에서 균일하게 발생함을 알 수 있다. 이는 소자의 면적을 감소시키는 경우에도 균일한 전기적 특성을 확보할 수 있음을 의미한다.Referring to FIG. 5, as the area of the device increases, both the resistance of the low resistance state LRS and the resistance of the high resistance state HRS decrease. From this, it can be seen that the oxidation / reduction reaction of the reactive metal film is not local but occurs uniformly in all areas. This means that even if the area of the device is reduced, uniform electrical characteristics can be ensured.
도 6은 제조예 1, 비교예들 1 내지 4에 따른 저항 변화 메모리 소자들의 수율을 나타낸 그래프이다.6 is a graph showing the yield of the resistance change memory device according to Preparation Example 1, Comparative Examples 1 to 4.
도 6을 참조하면, 다결정 산화막들인 NbO 막, ZrO 막 및 Cr:STO 막을 각각 구비하는 비교예들 2 내지 4에 따른 저항 변화 메모리 소자들의 수율은 산화물막으로서 단결정막인 Nb가 도핑된 STO막(Nb:STO)을 구비하는 저항 변화 메모리 소자(비교예1)의 수율에 비해 크게 낮음을 알 수 있다. 이는 다결정 산화막 내의 결정입자 경계 및/또는 결함에 기인한다고 할 수 있다.Referring to FIG. 6, the yields of the resistance change memory devices according to Comparative Examples 2 to 4, which include the NbO film, the ZrO film, and the Cr: STO film, which are polycrystalline oxide films, respectively, are an oxide film and an Sb film doped with Nb, a single crystal film. It can be seen that the yield is significantly lower than the yield of the resistance change memory device (Comparative Example 1) having Nb: STO. This can be said to be due to crystal grain boundaries and / or defects in the polycrystalline oxide film.
반면, 다결정 산화막인 LCMO막 및 그 상부에 반응성 금속막인 Sm 막을 구비하는 제조예1에 따른 저항 변화 메모리 소자의 수율은 비교예1에 따른 저항 변화 메모리 소자의 수율과 거의 유사한 값을 나타내었다. 이로부터, 본원 발명에 따른 저항 변화 메모리 소자는 결정입자 경계 및/또는 결함을 갖는 다결정 산화막을 구비하는 경우에도 단결정막 또는 에피택시에 못지 않은 소자 수율을 확보할 수 있음 을 알 수 있다. On the other hand, the yield of the resistance change memory device according to Preparation Example 1 having the LCMO film as the polycrystalline oxide film and the Sm film as the reactive metal film thereon was almost similar to the yield of the resistance change memory device according to Comparative Example 1. From this, it can be seen that the resistance change memory device according to the present invention can secure device yields comparable to that of a single crystal film or epitaxy even when a polycrystalline oxide film having crystal grain boundaries and / or defects is provided.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications and changes by those skilled in the art within the spirit and scope of the present invention. This is possible.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다.1 is a cross-sectional view illustrating a resistance change memory device according to an exemplary embodiment of the present invention.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 동작방법을 설명하기 위한 단면도들이다.2A and 2B are cross-sectional views illustrating a method of operating a resistance change memory device according to an exemplary embodiment of the present invention.
도 3은 제조예 1에 따른 저항 변화 메모리 소자의 I-V 특성을 각각 나타낸 히스테리시스 그래프이다.3 is a hysteresis graph showing the I-V characteristics of the resistance change memory device according to Preparation Example 1, respectively.
도 4는 제조예 2에 따른 저항 변화 메모리 소자의 시간에 따른 저항 상태의 변화를 나타낸 그래프이다.4 is a graph showing a change in resistance state with time of the resistance change memory device according to Preparation Example 2;
도 5는 소자의 면적 변화에 따른 저항 상태의 변화를 나타낸 그래프이다. 5 is a graph showing a change in the resistance state according to the area change of the device.
도 6은 제조예 1, 비교예들 1 내지 4에 따른 저항 변화 메모리 소자들의 수율을 나타낸 그래프이다.6 is a graph showing the yield of the resistance change memory device according to Preparation Example 1, Comparative Examples 1 to 4.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080033526A KR100969807B1 (en) | 2008-04-11 | 2008-04-11 | Resistance RAM having reactive metal layer and method for operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080033526A KR100969807B1 (en) | 2008-04-11 | 2008-04-11 | Resistance RAM having reactive metal layer and method for operating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090108221A true KR20090108221A (en) | 2009-10-15 |
| KR100969807B1 KR100969807B1 (en) | 2010-07-13 |
Family
ID=41551645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080033526A KR100969807B1 (en) | 2008-04-11 | 2008-04-11 | Resistance RAM having reactive metal layer and method for operating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100969807B1 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101136886B1 (en) * | 2010-01-08 | 2012-04-20 | 광주과학기술원 | Nonvolatile resistance random access memory device |
| US8362457B2 (en) | 2010-04-08 | 2013-01-29 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
| US9203022B2 (en) | 2013-07-23 | 2015-12-01 | Globalfoundries Inc. | Resistive random access memory devices with extremely reactive contacts |
| WO2016048327A1 (en) * | 2014-09-25 | 2016-03-31 | Intel Corporation | Rare earth metal & metal oxide electrode interfacing of oxide memory element in resistive random access memory cell |
| US10355205B2 (en) | 2014-12-18 | 2019-07-16 | Intel Corporation | Resistive memory cells including localized filamentary channels, devices including the same, and methods of making the same |
| US10516109B2 (en) | 2014-12-24 | 2019-12-24 | Intel Corporation | Resistive memory cells and precursors thereof, methods of making the same, and devices including the same |
| US20220215876A1 (en) * | 2021-01-05 | 2022-07-07 | SK Hynix Inc. | Semiconductor device and method of operating the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759249B2 (en) * | 2002-02-07 | 2004-07-06 | Sharp Laboratories Of America, Inc. | Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory |
| DE112006000612T5 (en) * | 2005-03-23 | 2008-02-14 | National Institute Of Advanced Industrial Science And Technology | Non-volatile memory element |
| KR20070075812A (en) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | Resistive random access memory device comprising amorphous solid electrolyte layer in storage node |
| KR100959755B1 (en) * | 2006-02-28 | 2010-05-25 | 동국대학교 산학협력단 | Method of fabricating variable-resistance oxide film for resistive memory device |
-
2008
- 2008-04-11 KR KR1020080033526A patent/KR100969807B1/en active IP Right Grant
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101136886B1 (en) * | 2010-01-08 | 2012-04-20 | 광주과학기술원 | Nonvolatile resistance random access memory device |
| US8362457B2 (en) | 2010-04-08 | 2013-01-29 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
| US9203022B2 (en) | 2013-07-23 | 2015-12-01 | Globalfoundries Inc. | Resistive random access memory devices with extremely reactive contacts |
| WO2016048327A1 (en) * | 2014-09-25 | 2016-03-31 | Intel Corporation | Rare earth metal & metal oxide electrode interfacing of oxide memory element in resistive random access memory cell |
| KR20170059974A (en) * | 2014-09-25 | 2017-05-31 | 인텔 코포레이션 | Rare earth metal metal oxide electrode interfacing of oxide memory element in resistive random access memory cell |
| US10388869B2 (en) | 2014-09-25 | 2019-08-20 | Intel Corporation | Rare earth metal and metal oxide electrode interfacing of oxide memory element in resistive random access memory cell |
| US10355205B2 (en) | 2014-12-18 | 2019-07-16 | Intel Corporation | Resistive memory cells including localized filamentary channels, devices including the same, and methods of making the same |
| US10516109B2 (en) | 2014-12-24 | 2019-12-24 | Intel Corporation | Resistive memory cells and precursors thereof, methods of making the same, and devices including the same |
| US20220215876A1 (en) * | 2021-01-05 | 2022-07-07 | SK Hynix Inc. | Semiconductor device and method of operating the same |
| US11804263B2 (en) * | 2021-01-05 | 2023-10-31 | SK Hynix Inc. | Semiconductor device and method of operating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100969807B1 (en) | 2010-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yu et al. | Flexible inorganic ferroelectric thin films for nonvolatile memory devices | |
| KR100969807B1 (en) | Resistance RAM having reactive metal layer and method for operating the same | |
| US7759771B2 (en) | Resistance random access memory and method of manufacturing the same | |
| JP2021073747A (en) | Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming electronic component comprising conductive material and ferroelectric material | |
| US11469043B2 (en) | Electronic device comprising conductive material and ferroelectric material | |
| KR100693409B1 (en) | Nonvolatile Memory Device Based on Resistance Switching of Oxide ? Method Thereof | |
| US20130107604A1 (en) | Method for Forming Resistive Switching Memory Elements with Improved Switching Behavior | |
| Liu et al. | Low-temperature integration of lead-based ferroelectric capacitors on Si with diffusion barrier layer | |
| US20120085985A1 (en) | Electrically actuated device | |
| Zhang et al. | Investigation of temperature-dependent ferroelectric properties of Y-doped HfO2 thin film prepared by medium-frequency reactive magnetron co-sputtering | |
| KR101136886B1 (en) | Nonvolatile resistance random access memory device | |
| Lee et al. | Crystallographic structure and ferroelectricity of epitaxial hafnium oxide thin films | |
| Mizutani et al. | Cerium oxide capping on Y-doped HfO2 films for ferroelectric phase stabilization with endurance improvement | |
| Kim et al. | Ferroelectric gate field-effect transistors with 10nm thick nondoped HfO 2 utilizing pt gate electrodes | |
| KR101176422B1 (en) | Nonvolatile resistance random access memory device | |
| Tang et al. | Enhanced charge storage characteristics by ZrO2 nanocrystallites precipitated from amorphous (ZrO2) 0.8 (SiO2) 0.2 charge trapping layer | |
| Park et al. | A hybrid ferroelectric-flash memory cells | |
| WO2022197706A2 (en) | Semiconducting ferroelectric device | |
| Tanuma et al. | The Effect of Inter Layers on the Ferroelectric Undoped HfO 2 Formation | |
| KR101007085B1 (en) | Resistance RAM having metal oxide electrode and method for operating the same | |
| US20230402496A1 (en) | Ferroelectric non-volatile memory devices | |
| Onaya | Fabrication technique of ferroelectric HfxZr1− xO2 thin films using ALD-ZrO2 nucleation layers | |
| CN114988470B (en) | Hafnium oxide-based ferroelectric film, capacitor structure, transistor and preparation method | |
| Yang et al. | Stress-Induced Deterioration of Nanocrystalline ITO Embedded ZrHfO High-k Nonvolatile Memories | |
| KR100363393B1 (en) | Ndro-fram memory cell device and the fabrication method there of |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150702 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170629 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180625 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190702 Year of fee payment: 10 |