KR20090106796A - Method for Manufacturing Semiconductor Device - Google Patents

Method for Manufacturing Semiconductor Device Download PDF

Info

Publication number
KR20090106796A
KR20090106796A KR1020080032158A KR20080032158A KR20090106796A KR 20090106796 A KR20090106796 A KR 20090106796A KR 1020080032158 A KR1020080032158 A KR 1020080032158A KR 20080032158 A KR20080032158 A KR 20080032158A KR 20090106796 A KR20090106796 A KR 20090106796A
Authority
KR
South Korea
Prior art keywords
hard mask
mask layer
forming
layer
contact hole
Prior art date
Application number
KR1020080032158A
Other languages
Korean (ko)
Inventor
공근규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080032158A priority Critical patent/KR20090106796A/en
Publication of KR20090106796A publication Critical patent/KR20090106796A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

PURPOSE: A manufacturing method of a semiconductor device is provided to stably form a fine hole pattern of irregular arrangement without development of an exposure tool for securing resolution of a light source. CONSTITUTION: A layer(210) to be etched, a first hard mask layer, an oxide film, and a second hard mask layer are formed on a semiconductor substrate(200). A photosensitive pattern for defining a first contact hole is formed on the second hard mask layer. The first contact hole is formed by etching the second hard mask layer after using the photosensitive pattern as a mask. After removing the photosensitive pattern, a hard mask nitride film is formed on a whole surface. The hard mask nitride film remains in a sidewall of the first contact hole by etching a front surface of the hard mask nitride film. A second contact hole is formed by etching the first hard mask layer after using the hard mask nitride film and the second hard mask layer as a mask. A hole pattern(290) is formed by etching the layer to be etched exposed in a bottom part of the second contact hole.

Description

반도체 소자의 형성 방법{Method for Manufacturing Semiconductor Device}Method for Forming Semiconductor Device {Method for Manufacturing Semiconductor Device}

도 1은 본 발명에 따른 반도체 소자의 형성 방법을 도시한 노광마스크의 레이아웃도.1 is a layout diagram of an exposure mask showing a method of forming a semiconductor device according to the present invention.

도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도.2A to 2F are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

200: 반도체 기판 210: 피식각층200: semiconductor substrate 210: etched layer

220: 제 1 하드마스크층 230: 산화막220: first hard mask layer 230: oxide film

240: 제 2 하드마스크층 250: 감광막 패턴240: second hard mask layer 250: photosensitive film pattern

260: 제 1 콘택홀 270: 하드마스크층 질화막260: first contact hole 270: hard mask layer nitride film

280: 제 2 콘택홀 290: 홀(Hole) 패턴280: second contact hole 290: hole pattern

1000a: 노광마스크 1000b: 노광 패턴1000a: exposure mask 1000b: exposure pattern

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 불규칙배열(Non array)로 이루어진 미세 홀 패턴 형성을 위하여 피식각층 상에 제 1 하드마스크층, 산화 막 및 제 2 하드마스크층을 형성한 후, 상기 제 2 하드마스크층을 식각하여 콘택홀을 형성하고, 전체 표면상에 하드마스크층 질화막을 형성하여 전면식각하고, 제 1 하드마스크층 및 피식각층을 순차적으로 식각하여 미세 홀 패턴을 형성함으로써, 노광원의 해상력 확보를 위한 노광 장비 개발 없이도 안정적으로 불규칙 배열의 미세 홀 패턴을 형성할 수 있는 기술에 관한 것이다.The present invention relates to a method of forming a semiconductor device, and after forming a first hard mask layer, an oxide film, and a second hard mask layer on an etched layer to form a fine hole pattern formed of a non-array, The second hard mask layer is etched to form a contact hole, the hard mask layer nitride film is formed on the entire surface to be etched entirely, and the first hard mask layer and the etched layer are sequentially etched to form a fine hole pattern, thereby exposing the contact hole. The present invention relates to a technology capable of stably forming an irregular hole pattern without developing exposure equipment for securing a resolution of a circle.

최근, 반도체 장치의 제조 기술의 발달과 메모리 소자의 응용분야가 확장 되어 감에 따라, 집적도는 향상되면서 전기적 특성은 저하되지 않는 대용량의 메모리 소자를 제조하기 위한 기술 개발이 절실히 요구되고 있다. Recently, as the development of semiconductor device manufacturing technology and the application of memory devices have been expanded, there is an urgent need to develop a technology for manufacturing a large-capacity memory device in which the degree of integration is improved while the electrical characteristics thereof are not degraded.

이에 따라, 포토리소그래피(Photo-lithography) 공정, 셀 구조 및 배선 형성 물질과 절연막 형성 물질의 물성 한계 등을 개선하여 안정한 공정 조건을 얻기 위한 연구가 다각적으로 이루어지고 있다.Accordingly, various studies have been conducted to obtain stable process conditions by improving photolithography processes, cell structures, physical property limitations of wiring forming materials and insulating film forming materials, and the like.

이 가운데, 상기 포토리소그래피 공정은 소자를 구성하는 여러 층들을 연결해 주는 콘택 형성 공정이나 패턴 형성 공정 시에 적용되는 필수 기술로서, 상기 포토리소그래피 공정 기술의 향상이 고집적화 반도체 소자의 성패를 가름하는 관건이 된다.Among these, the photolithography process is an essential technology applied in the contact forming process or the pattern forming process for connecting the various layers constituting the device, and the improvement of the photolithography process technology determines the success or failure of the highly integrated semiconductor device. do.

현재 상용화되고 있는 포토리소그래피 공정은 KrF 및 ArF와 같은 단파장 광원을 사용하는 노광 장비를 이용하고 있으나, 이러한 단파장 광원으로부터 얻어지는 패턴의 해상도는 0.1㎛ 정도로 한정되어 있다. The photolithography process currently commercialized uses exposure equipment using short wavelength light sources such as KrF and ArF, but the resolution of the pattern obtained from such short wavelength light sources is limited to about 0.1 μm.

따라서, 이보다 작은 크기의 패턴을 형성하여 고집적화된 반도체 소자를 제조하는 것에 어려움이 따른다.Therefore, there is a difficulty in manufacturing a highly integrated semiconductor device by forming a pattern having a smaller size than this.

상기한 바와 같이 종래 기술에 따른 반도체 소자의 형성 방법은, 일반적인 0.93 NA(Numerical aperture)의 ArF 레이저로 패터닝 가능한 수준은 감광물질과 노광 마스크 기술의 뒷받침에 따라 60nm까지 가능하지만 60nm 이하 기술에서 피치(Pitch)가 줄어들기 때문에 이미지 정보를 갖는 1차 광을 포함하지 못함으로 인한 패턴 형성이 불가능하다.As described above, the method of forming a semiconductor device according to the related art can be patterned by a general 0.93 NA (Numerical Aperture) ArF laser, which can be up to 60 nm depending on the photosensitive material and the exposure mask technology. Since the pitch is reduced, pattern formation is impossible due to the inability to include primary light having image information.

따라서, 60nm 이하 기술 패턴 형성 시 ArF 이멀젼 노광과 같은 새로운 장비를 도입해야만 가능하며 새로운 장비의 사용 없이 미세 패턴을 위한 레지스트 플로우(Resist flow) 공정을 이용하였다.Therefore, it is possible to introduce new equipment such as ArF emulsion exposure when forming a technology pattern below 60 nm, and a resist flow process for a fine pattern is used without using new equipment.

그러나, 레지스트 플로우 공정은 규칙 배열 패턴에서 사용이 가능하고, 불규칙 배열 패턴에서는 적용하지 못하는 문제가 발생하고 있다.However, the resist flow process can be used in a regular arrangement pattern, there is a problem that can not be applied in an irregular arrangement pattern.

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 불규칙 배열(Non array)로 이루어진 미세 홀 패턴 형성을 위하여 피식각층 상에 제 1 하드마스크층, 산화막 및 제 2 하드마스크층을 형성한 후, 상기 제 2 하드마스크층을 식각하여 콘택홀을 형성하고, 전체 표면상에 하드마스크층 질화막을 형성하여 전면식각하고, 제 1 하드마스크층 및 피식각층을 순차적으로 식각하여 미세 홀 패턴을 형성함으로써, 노광원의 해상력 확보를 위한 노광 장비 개발 없이도 안정적으로 불규칙 배열의 미세 홀 패턴을 형성할 수 있는 반도체 소자의 형성 방법을 제공하는 것을 그 목적으로 한다.The present invention relates to a method of forming a semiconductor device, and after forming a first hard mask layer, an oxide film, and a second hard mask layer on an etched layer to form a fine hole pattern formed of a non-array array, 2 by etching the hard mask layer to form a contact hole, a hard mask layer nitride film is formed on the entire surface to etch the entire surface, and the first hard mask layer and the etched layer are sequentially etched to form a fine hole pattern. It is an object of the present invention to provide a method of forming a semiconductor device capable of stably forming a fine hole pattern in an irregular arrangement without developing exposure equipment for securing a resolution of the device.

본 발명에 따른 반도체 소자의 형성 방법은,The method for forming a semiconductor device according to the present invention,

반도체 기판상에 피식각층, 제 1 하드마스크층, 산화막 및 제 2 하드마스크층이 형성하는 단계와,Forming an etching target layer, a first hard mask layer, an oxide film, and a second hard mask layer on the semiconductor substrate;

상기 제 2 하드마스크층 상에 제 1 콘택홀을 정의하는 감광막 패턴을 형성하는 단계와,Forming a photoresist pattern defining a first contact hole on the second hard mask layer;

상기 감광막 패턴을 마스크로 상기 제 2 하드마스크층을 식각하여 제 1 콘택홀을 형성하는 단계와,Etching the second hard mask layer using the photoresist pattern as a mask to form a first contact hole;

상기 감광막 패턴을 제거한 후, 전체 표면상에 하드마스크층 질화막을 형성하는 단계와,Removing the photoresist pattern, and then forming a hard mask layer nitride film on an entire surface thereof;

상기 하드마스크층 질화막을 전면 식각하여 제 1 콘택홀 측벽에 상기 하드마스크 질화막을 남기는 단계와,Etching the hard mask layer nitride layer over the entire surface to leave the hard mask nitride layer on a sidewall of the first contact hole;

상기 하드마스크층 질화막 및 제 2 하드마스크층을 마스크로 제 1 하드마스크층을 식각하여 제 2 콘택홀을 형성하는 단계 및Forming a second contact hole by etching the first hard mask layer using the hard mask layer nitride film and the second hard mask layer as a mask; and

상기 제 2 콘택홀 하부에 노출된 상기 피식각층을 식각하여 홀 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.And etching the etched layer exposed under the second contact hole to form a hole pattern.

여기서, 상기 피식각층은 산화막(Oxide)으로 형성하는 것과,Here, the etching layer is formed of an oxide film (Oxide),

상기 피식각층은 10 ~ 1000nm 두께로 형성하는 것과,The etching layer is formed to a thickness of 10 ~ 1000nm,

상기 제 1 하드마스크층은 비정질 탄소층으로 형성하는 것과,The first hard mask layer is formed of an amorphous carbon layer,

상기 제 1 하드마스크층은 5 ~ 1000nm 두께로 형성하는 것과,The first hard mask layer is formed to a thickness of 5 ~ 1000nm,

상기 산화막은 HDP 산화막으로 형성하는 것과,The oxide film is formed of an HDP oxide film,

상기 산화막은 3 ~ 100nm 두께로 형성하는 것과,The oxide film is formed to a thickness of 3 ~ 100nm,

상기 제 2 하드마스크층은 실리콘질화막(SION)으로 형성하는 것과,The second hard mask layer is formed of a silicon nitride film (SION),

상기 제 2 하드마스크층은 20 ~ 1000nm 두께로 형성하는 것과,The second hard mask layer is formed to a thickness of 20 ~ 1000nm,

상기 제 1 콘택홀을 정의하는 감광막 패턴은 70 ~ 100nm 직경으로 형성하는 것과,The photoresist pattern defining the first contact hole may be formed to a diameter of 70 to 100 nm,

상기 감광막 패턴은 100 ~ 300nm 두께로 형성하는 것과,The photoresist pattern is formed to a thickness of 100 ~ 300nm,

상기 감광막 패턴은 VUV, ArF, KrF, EUV, E-Beam, X-선, 이온빔 및 이들의 조합 중 선택된 어느 하나를 이용하여 형성하는 것과,The photoresist pattern is formed using any one selected from VUV, ArF, KrF, EUV, E-Beam, X-rays, ion beams, and combinations thereof,

상기 하드마스크층 질화막은 5 ~ 40nm 두께로 형성하는 것과,The hard mask layer nitride film is formed to a thickness of 5 to 40nm,

상기 하드마스크층 질화막을 전면 식각 후, 상기 산화막을 더 식각하는 것과,Further etching the oxide film after the entire surface of the hard mask layer nitride film is etched;

상기 제 2 콘택홀의 직경은 상기 제 1 콘택홀의 직경보다 작은 직경을 갖는 것과,The diameter of the second contact hole is smaller than the diameter of the first contact hole,

상기 제 2 하드마스크층 상에 반사방지막을 형성하는 것을 더 포함하는 것과,Forming an anti-reflection film on the second hard mask layer;

상기 반사방지막은 22 ~ 50nm 두께로 형성하는 것을 특징으로 한다.The anti-reflection film is formed to have a thickness of 22 ~ 50nm.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과 장 된 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급된 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제 3의 층이 개재될 수도 있다. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and where it is mentioned that the layer is on another layer or substrate it may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween.

또한, 명세서 전체에 걸쳐서 동일한 참조 번호가 표시된 부분은 동일한 구성요소들을 나타낸다.Also, the same reference numerals throughout the specification represent the same components.

도 1은 본 발명에 따른 반도체 소자의 형성 방법을 도시한 노광마스크의 레이아웃도이다.1 is a layout diagram of an exposure mask illustrating a method of forming a semiconductor device according to the present invention.

도 1을 참조하면, 노광마스크(1000a)는 홀 패턴(Hole pattern) 형태의 노광 패턴(1000b)을 포함하고, 노광 패턴(1000b)은 100 ~ 130nm의 직경(D1)이 바람직하다. Referring to FIG. 1, the exposure mask 1000a includes an exposure pattern 1000b in the form of a hole pattern, and the exposure pattern 1000b preferably has a diameter D1 of 100 to 130 nm.

도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도로서, '도 1'의 A-A' 절단면을 도시한 것이다.2A to 2F are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention, and show a cutting plane A-A of FIG. 1.

도 2a를 참조하면, 반도체 기판(200) 상에 피식각층(210), 제 1 하드마스크층(220), 산화막(230), 제 2 하드마스크층(240) 및 반사방지막(미도시)을 형성한다.Referring to FIG. 2A, an etched layer 210, a first hard mask layer 220, an oxide film 230, a second hard mask layer 240, and an anti-reflection film (not shown) are formed on the semiconductor substrate 200. do.

이때, 피식각층(210)은 산화막(Oxide)으로 형성하되, 10 ~ 1000nm 두께로 형성하는 것이 바람직하다.In this case, the etched layer 210 may be formed of an oxide, but may be formed to have a thickness of 10 nm to 1000 nm.

또한, 제 1 하드마스크층(220)은 비정질 탄소층(Amorphous carbon)으로 형성하고, 5 ~ 1000nm 두께로 형성하는 것이 바람직하다.In addition, the first hard mask layer 220 is formed of an amorphous carbon layer (Amorphous carbon), it is preferable to form a thickness of 5 ~ 1000nm.

여기서, 산화막(230)은 HDP(High Density Plasma) 산화막으로 형성하되, 3 ~ 100nm 두께로 형성하는 것이 바람직하다.Here, the oxide film 230 is formed of HDP (High Density Plasma) oxide film, it is preferable to form a thickness of 3 ~ 100nm.

또한, 산화막(230)은 버퍼 산화막(Buffer oxide)으로서의 기능을 가진다.In addition, the oxide film 230 has a function as a buffer oxide film.

또한, 제 2 하드마스크층(240)은 실리콘질화막(SiON)으로 형성하되, 20 ~ 1000nm 두께로 형성하는 것이 바람직하다.In addition, the second hard mask layer 240 is formed of a silicon nitride film (SiON), it is preferable to form a thickness of 20 ~ 1000nm.

여기서, 반사방지막은 22 ~ 50 nm 두께로 형성하는 것이 바람직하다.Here, the antireflection film is preferably formed to have a thickness of 22 to 50 nm.

다음으로, 제 2 하드마스크층(240) 상에 감광막을 형성한다.Next, a photosensitive film is formed on the second hard mask layer 240.

그 다음으로, 제 1 콘택홀(contact hole) 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(250)을 형성한다.Next, the photosensitive film pattern 250 is formed by an exposure and development process using a first contact hole mask.

이때, 감광막 패턴(250)은 100 ~ 300nm 두께로 형성하는 것이 바람직하다.At this time, the photoresist pattern 250 is preferably formed to a thickness of 100 ~ 300nm.

또한, 감광막 패턴(250)은 70 ~ 100nm 직경(D2)으로 형성하고, VUV, ArF, KrF, EUV, E-Beam, X-선 및 이온빔 중 선택된 어느 하나를 이용하여 형성하는 것이 바람직하다.In addition, the photoresist pattern 250 may be formed to have a diameter D2 of 70 to 100 nm, and may be formed using any one selected from VUV, ArF, KrF, EUV, E-Beam, X-ray, and ion beam.

도 2b를 참조하면, 감광막 패턴(250)을 마스크로 반사방지막 및 제 2 하드마스크층(240)을 식각하여 제 1 콘택홀(260)을 형성한다.Referring to FIG. 2B, the anti-reflection film and the second hard mask layer 240 are etched using the photoresist pattern 250 as a mask to form the first contact hole 260.

도 2c를 참조하면, 감광막 패턴(250) 및 반사방지막을 제거한 후, 제 1 콘택홀(260) 포함한 전체 표면상에 하드마스크층 질화막(270)을 형성한다.Referring to FIG. 2C, after removing the photoresist pattern 250 and the anti-reflection film, the hard mask layer nitride film 270 is formed on the entire surface including the first contact hole 260.

이때, 하드마스크층 질화막(270)은 5 ~ 40nm 두께로 형성하는 것이 바람직하다.At this time, the hard mask layer nitride film 270 is preferably formed to a thickness of 5 ~ 40nm.

도 2d를 참조하면, 하드마스크층 질화막(270)을 전면 식각한 후, 산화막(230)을 식각하여 상기 제 1 콘택홀(260) 측벽에 하드마스크층 질화막(270)을 남 긴다.Referring to FIG. 2D, after the entire hard mask layer nitride layer 270 is etched, the oxide layer 230 is etched to leave the hard mask layer nitride layer 270 on the sidewall of the first contact hole 260.

도 2e를 참조하면, 하드마스크층 질화막(270) 및 제 2 하드마스크층(240)을 식각 마스크로 노출된 제 1 하드마스크층(220)을 식각하여 제 2 콘택홀(280)을 형성한다.Referring to FIG. 2E, the first hard mask layer 220 exposing the hard mask layer nitride layer 270 and the second hard mask layer 240 as an etching mask is etched to form a second contact hole 280.

이때, 제 2 콘택홀(280)의 직경(D3)은 제 1 콘택홀(260)의 직경(D2)보다 작은 직경으로 형성되는 것이 바람직하다.In this case, the diameter D3 of the second contact hole 280 may be formed to have a diameter smaller than the diameter D2 of the first contact hole 260.

도 2f를 참조하면, 제 2 콘택홀(280) 하부에 노출된 피식각층(210)을 식각하여 미세 홀(Hole) 패턴(290)을 형성한다.Referring to FIG. 2F, the etched layer 210 exposed under the second contact hole 280 is etched to form a fine hole pattern 290.

후속 공정으로, 하드마스크층 질화막(270), 제 2 하드마스크층(240), 산화막(230) 및 제 1 하드마스크층(220)을 제거한다.In a subsequent process, the hard mask layer nitride film 270, the second hard mask layer 240, the oxide film 230, and the first hard mask layer 220 are removed.

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 불규칙 배열로 이루어진 미세 홀 패턴 형성을 위하여 피식각층 상에 제 1 하드마스크층, 산화막 및 제 2 하드마스크층을 형성한 후, 상기 제 2 하드마스크층을 식각하여 콘택홀을 형성하고, 전체 표면상에 하드마스크층 질화막을 형성하여 전면 식각하고, 제 1 하드마스크층 및 피식각층을 순차적으로 식각하여 미세 홀 패턴을 형성함으로써, 노광원의 해상력 확보를 위한 노광 장비 개발 없이도 안정적으로 불규칙 배열의 미세 홀 패턴을 형성할 수 있는 효과를 제공한다.The present invention relates to a method of forming a semiconductor device, and after forming a first hard mask layer, an oxide film, and a second hard mask layer on an etched layer to form a micro hole pattern having an irregular array, the second hard mask layer is formed. To form a contact hole, to form a hard mask layer nitride film on the entire surface to etch the entire surface, and to etch the first hard mask layer and the etched layer sequentially to form a fine hole pattern, thereby securing the resolution of the exposure source It provides the effect of stably forming a fine hole pattern in an irregular arrangement without developing exposure equipment for.

아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, the preferred embodiment of the present invention for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (17)

반도체 기판상에 피식각층, 제 1 하드마스크층, 산화막 및 제 2 하드마스크층이 형성하는 단계;Forming an etched layer, a first hard mask layer, an oxide film, and a second hard mask layer on the semiconductor substrate; 상기 제 2 하드마스크층 상에 제 1 콘택홀을 정의하는 감광막 패턴을 형성하는 단계;Forming a photoresist pattern defining a first contact hole on the second hard mask layer; 상기 감광막 패턴을 마스크로 상기 제 2 하드마스크층을 식각하여 제 1 콘택홀을 형성하는 단계;Etching the second hard mask layer using the photoresist pattern as a mask to form a first contact hole; 상기 감광막 패턴을 제거한 후, 전체 표면상에 하드마스크층 질화막을 형성하는 단계;Removing the photoresist pattern, and then forming a hard mask layer nitride film over the entire surface; 상기 하드마스크층 질화막을 전면 식각하여 제 1 콘택홀 측벽에 상기 하드마스크 질화막을 남기는 단계;Etching the hard mask layer nitride layer over the entire surface to leave the hard mask nitride layer on a sidewall of the first contact hole; 상기 하드마스크층 질화막 및 제 2 하드마스크층을 마스크로 제 1 하드마스크층을 식각하여 제 2 콘택홀을 형성하는 단계; 및Forming a second contact hole by etching the first hard mask layer using the hard mask layer nitride film and the second hard mask layer as a mask; And 상기 제 2 콘택홀 하부에 노출된 상기 피식각층을 식각하여 홀 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.Forming a hole pattern by etching the etched layer exposed under the second contact hole. 제 1 항에 있어서,The method of claim 1, 상기 피식각층은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.And the etching layer is formed of an oxide film. 제 1 항에 있어서,The method of claim 1, 상기 피식각층은 10 ~ 1000nm 두께로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The etching layer is a method of forming a semiconductor device, characterized in that formed to a thickness of 10 ~ 1000nm. 제 1 항에 있어서,The method of claim 1, 상기 제 1 하드마스크층은 비정질 탄소층으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.And the first hard mask layer is formed of an amorphous carbon layer. 제 1 항에 있어서,The method of claim 1, 상기 제 1 하드마스크층은 5 ~ 1000nm 두께로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The first hard mask layer is formed with a thickness of 5 ~ 1000nm method of forming a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 산화막은 HDP 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.And the oxide film is formed of an HDP oxide film. 제 1 항에 있어서,The method of claim 1, 상기 산화막은 3 ~ 100nm 두께로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The oxide film is a method of forming a semiconductor device, characterized in that formed in 3 ~ 100nm thickness. 제 1 항에 있어서,The method of claim 1, 상기 제 2 하드마스크층은 실리콘질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.And the second hard mask layer is formed of a silicon nitride film. 제 1 항에 있어서,The method of claim 1, 상기 제 2 하드마스크층은 20 ~ 1000nm 두께로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The second hard mask layer is formed to a thickness of 20 ~ 1000nm method of forming a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 제 1 콘택홀을 정의하는 감광막 패턴은 70 ~ 100nm 직경으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The photoresist pattern defining the first contact hole is formed in a 70 ~ 100nm diameter method of forming a semiconductor device. 제 10 항에 있어서,The method of claim 10, 상기 감광막 패턴은 100 ~ 300nm 두께로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The photosensitive film pattern is a method of forming a semiconductor device, characterized in that formed to a thickness of 100 ~ 300nm. 제 10 항에 있어서,The method of claim 10, 상기 감광막 패턴은 VUV, ArF, KrF, EUV, E-Beam, X-선, 이온빔 및 이들의 조합 중 선택된 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The photoresist pattern is formed using any one selected from VUV, ArF, KrF, EUV, E-Beam, X-rays, ion beams and combinations thereof. 제 1 항에 있어서,The method of claim 1, 상기 하드마스크층 질화막은 5 ~ 40nm 두께로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The hard mask layer nitride film is a method of forming a semiconductor device, characterized in that formed to a thickness of 5 to 40nm. 제 1 항에 있어서,The method of claim 1, 상기 하드마스크층 질화막을 전면 식각 후, 상기 산화막을 더 식각하는 것을 특징으로 하는 반도체 소자의 형성 방법.And etching the oxide film further after the entire hard mask layer nitride film is etched. 제 1 항에 있어서,The method of claim 1, 상기 제 2 콘택홀의 직경은 상기 제 1 콘택홀의 직경보다 작은 직경을 갖는 것을 특징으로 하는 반도체 소자의 형성 방법.And the diameter of the second contact hole has a diameter smaller than the diameter of the first contact hole. 제 1 항에 있어서,The method of claim 1, 상기 제 2 하드마스크층 상에 반사방지막을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And forming an anti-reflection film on the second hard mask layer. 제 16 항에 있어서,The method of claim 16, 상기 반사방지막은 22 ~ 50nm 두께로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.The anti-reflection film is a method of forming a semiconductor device, characterized in that formed in a thickness of 22 ~ 50nm.
KR1020080032158A 2008-04-07 2008-04-07 Method for Manufacturing Semiconductor Device KR20090106796A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080032158A KR20090106796A (en) 2008-04-07 2008-04-07 Method for Manufacturing Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080032158A KR20090106796A (en) 2008-04-07 2008-04-07 Method for Manufacturing Semiconductor Device

Publications (1)

Publication Number Publication Date
KR20090106796A true KR20090106796A (en) 2009-10-12

Family

ID=41536678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032158A KR20090106796A (en) 2008-04-07 2008-04-07 Method for Manufacturing Semiconductor Device

Country Status (1)

Country Link
KR (1) KR20090106796A (en)

Similar Documents

Publication Publication Date Title
KR101031465B1 (en) Method for Forming Fine Contact Hole Pattern of Semiconductor Device
US9685367B2 (en) Photomask for forming multiple layer patterns with a single exposure
TWI403864B (en) System and method for fabricating contact holes
US20150364383A1 (en) Method of calibrating or exposing a lithography tool
KR100723506B1 (en) Method of forming micro-patterns using multiple photolithography process
KR20140041344A (en) Pattern forming method
KR102196072B1 (en) Anti-reflective coating by ion implantation for lithography patterning
JP2008091851A (en) Method of forming hard mask pattern of semiconductor device
US20100009131A1 (en) Multi-exposure lithography employing a single anti-reflective coating layer
CN104157565A (en) Method to define multiple layer patterns with a single exposure by e-beam lithography
US10734284B2 (en) Method of self-aligned double patterning
US20090233185A1 (en) Extreme Ultraviolet Mask and Method for Fabricating the Same
US8361684B2 (en) Method for patterning trenches with varying dimension
KR100907898B1 (en) Semiconductor device manufacturing method
JP2009016789A (en) Method for forming fine pattern of semiconductor element
KR102433522B1 (en) Euv photomask and related methods
JP2007258650A (en) Transfer mask blank, transfer mask and pattern exposure method
CN109427558B (en) Method for forming semiconductor device
KR20090106796A (en) Method for Manufacturing Semiconductor Device
US20090092930A1 (en) Pattern formation method
US20240027890A1 (en) Reflective mask and method of designing anti-reflection pattern of the same
US20230386838A1 (en) Euv photomask and related methods
TWI839260B (en) Method of manufacturing photo masks
JPH10312994A (en) Manufacture of semiconductor device
KR20100026732A (en) Method for fabricating the semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination