KR20090106146A - Vcore voltage control circuit - Google Patents

Vcore voltage control circuit Download PDF

Info

Publication number
KR20090106146A
KR20090106146A KR1020080031676A KR20080031676A KR20090106146A KR 20090106146 A KR20090106146 A KR 20090106146A KR 1020080031676 A KR1020080031676 A KR 1020080031676A KR 20080031676 A KR20080031676 A KR 20080031676A KR 20090106146 A KR20090106146 A KR 20090106146A
Authority
KR
South Korea
Prior art keywords
core voltage
control signal
control
voltage
release
Prior art date
Application number
KR1020080031676A
Other languages
Korean (ko)
Inventor
사두환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080031676A priority Critical patent/KR20090106146A/en
Publication of KR20090106146A publication Critical patent/KR20090106146A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

PURPOSE: A core voltage control circuit is provided to control a semiconductor memory device to operate normally by discharging a voltage rising above a target level rapidly. CONSTITUTION: A core voltage control circuit includes a core voltage driver(100), a core voltage level detector(130), a control signal generator(140), a release driver(120). The core voltage driver generates the core voltage. The core voltage level detector detects the level of the core voltage. The core voltage level detector generates a release enable signal. The control signal generator generates the control signal for controlling a discharge speed by the release enable signal. The release driver controls the discharge of the core voltage with the discharge speed controlled by the control signal.

Description

코아전압 제어회로{VCORE VOLTAGE CONTROL CIRCUIT}Core voltage control circuit {VCORE VOLTAGE CONTROL CIRCUIT}

본 발명은 반도체 메모리장치에서 이용되어지는 내부 전압을 보다 빨리 안정적으로 제어할 수 있는 코아전압 제어회로에 관한 것이다.The present invention relates to a core voltage control circuit that can stably control an internal voltage used in a semiconductor memory device more quickly and stably.

반도체 메모리장치는, 다양한 분야에서 이용되어지지만 그 중의 하나가 각종 다양한 데이터를 저장하는데 이용되고 있다. 이러한 반도체 메모리장치는, 데스크탑 컴퓨터와 노트북 컴퓨터를 비롯하여 각종 휴대용 기기들에 이용되고 있기 때문에 대용량화, 고속화, 소형화 그리고 저전력화가 요구되어진다. The semiconductor memory device is used in various fields, but one of them is used to store various kinds of data. Since such semiconductor memory devices are used in various portable devices, including desktop computers and notebook computers, large capacity, high speed, small size, and low power are required.

상기 저전력화에 따른 반도체 메모리장치를 설계하기 위한 하나의 방법으로서 메모리의 코아 영역(Core area)에서 전류소비를 최소한으로 하는 기술이 제시되고 있다. 상기 코아 영역은, 메모리 셀(memory cell)과 비트라인( Bit line) 그리고 워드 라인(word line)들로 구성되고, 극미세화된 디자인룰(design rule)에 따라 설계된다. 따라서 극미세화되고 고주파수 동작이 이루어지는 반도체 메모리장치를 설계하기 위해서는 기본적으로 전원전압이 매우 낮아질 수 밖에 없다.As a method for designing a semiconductor memory device according to the low power, a technology for minimizing current consumption in a core area of a memory has been proposed. The core region is composed of a memory cell, a bit line, and a word line, and is designed according to an extremely fine design rule. Therefore, in order to design a semiconductor memory device that is extremely fine and high frequency operation, the power supply voltage is basically low.

한편, 반도체 메모리 장치는, 일정값 이하의 외부전원전압을 이용하여 장치 내부에서 필요한 크기의 전원을 생성하여 사용하고 있다. 그 중에서도 디램(DRAM)과 같이 비트라인 감지증폭기를 사용하는 메모리 소자의 경우, 셀 데이터를 감지하기 위하여 코아전압(Vcore)을 사용하고 있다. 워드라인이 활성화되면 그 워드라인에 연결된 다수개의 메모리 셀의 데이터가 비트라인에 전달되고, 비트라인 감지증폭기는 비트라인 쌍의 전압 차이를 감지 및 증폭하게 된다. On the other hand, the semiconductor memory device generates and uses power of a required size inside the device using an external power supply voltage of a predetermined value or less. In particular, in the case of a memory device using a bit line sensing amplifier such as DRAM, a core voltage Vcore is used to detect cell data. When a word line is activated, data of a plurality of memory cells connected to the word line is transferred to the bit line, and the bit line sense amplifier senses and amplifies the voltage difference between the pair of bit lines.

이와 같이 디램(DRAM)에서 셀에 데이터를 저장하기 위해서는 감지증폭기의 동작에 의해서 비트 라인 또는 반전 비트 라인에 데이터를 가해서 셀의 캐패시터를 차징(charging)하는 레벨을 코아전압 레벨로 정의한다. 그리고 상기 코아전압 레벨을 만들어내는 내부 드라이버를 코아전압 드라이버라 한다. 그런데 디램의 동작이 점점 고속화되어감에 따라 셀의 빠른 작동이 가능해져야 하는데, 셀의 코아전압 레벨도 동작이 점점 고속화됨에 따라 빠른 차징 능력을 필요로 하게 되었다. 따라서 코아전압 레벨을 감지증폭기가 동작하는 전류피크에 맞추어서 코아전압 레벨을 더 높은 전위인 외부 공급전원(VDD) 레벨과 단락하는 오버드라이빙 방법을 사용하게 된다. 또 이 코아전압 레벨이 오버드라이빙에 의해서 높아지는 일을 막기 위해 코아전압 레벨을 디스차지(Discharge)하는 릴리즈(Release) 드라이버를 사용하게 된다.As described above, in order to store data in a cell in a DRAM, a level of charging a capacitor of a cell by applying data to a bit line or an inverted bit line by an operation of a sense amplifier is defined as a core voltage level. The internal driver for generating the core voltage level is called a core voltage driver. However, as the operation of the DRAM becomes faster, the cell should be able to operate faster. The core voltage level of the cell also requires a faster charging capability as the operation becomes faster. Therefore, the overdriving method of shorting the core voltage level with a higher potential external supply voltage (VDD) level by matching the core voltage level with the current peak at which the sense amplifier operates is used. In order to prevent the core voltage level from being increased by overdriving, a release driver for discharging the core voltage level is used.

이와 같이 반도체 메모리장치에서 사용되어지는 전압은 외부 공급전원과 상기 외부 공급전원을 이용하여 발생되어지는 코아전압과 같은 내부전원으로 구분되 어진다. 상기 내부전원의 경우, 반도체 메모리장치의 내부 동작에 의해서 쉽게 변할 수 있는 가능성을 갖는다. 특히, 자신의 전압레벨보다 높은 전압을 가지는 전압과 접촉할 가능성이 있거나 두개 이상의 전압이 동일한 노드를 공유할 경우, 공유되어지는 전압들의 값이 설정전압과 차이를 보일 수 있다.As such, the voltage used in the semiconductor memory device is divided into an external power supply and an internal power source such as a core voltage generated using the external power supply. In the case of the internal power supply, there is a possibility that it can be easily changed by the internal operation of the semiconductor memory device. In particular, when there is a possibility of contacting a voltage having a voltage higher than its own voltage level or when two or more voltages share the same node, the value of the shared voltages may be different from the set voltage.

이러한 현상은 반도체메모리장치의 동작에 있어서 외부 공급전원과 코아전압 사이에서 자주 일어날 수 있다. This phenomenon can frequently occur between the external power supply and the core voltage in the operation of the semiconductor memory device.

앞서 언급하고 있는 바와 같이, 코아전압 제어회로는, 동작 초기에 오버 드라이빙 제어방법을 사용한다. 즉, 비트라인(BL,/BL)을 코아전압으로 구동시키기 전에 외부전원전압(VDD)으로 센스증폭기를 구동시키는 동작을 먼저 수행하고, 이후 코아전압으로 구동한다. 이와 같이 동작시키기 위하여 코아전압 제어회로에서는 동일노드에 외부 전원전압과 코아전압을 인가하는 구성을 갖게 되므로, 외부 전원전압을 공급한 후에 코아전압 접촉에 의해 코아전압이 상승하는 현상이 일어난다.As mentioned above, the core voltage control circuit uses an overdriving control method at the beginning of operation. That is, before driving the bit lines BL and / BL to the core voltage, an operation of driving the sense amplifiers to the external power supply voltage VDD is first performed, and then to the core voltage. In order to operate as described above, since the core voltage control circuit has a configuration in which an external power supply voltage and a core voltage are applied to the same node, the core voltage increases due to the core voltage contact after supplying the external power supply voltage.

따라서 종래는 도 1에서와 같이 코아전압 제어회로(10 ; Vcore Driver)에서 발생되는 코아전압을 검출하여, 코아전압의 상승 여부를 확인하는 코아전압 레벨 검출기(30)와, 상기 코아전압이 상승될 경우 코아전압 레벨이 오버드라이빙에 의해서 높아지는 일을 막기 위해 코아전압 레벨을 디스차지(Discharge)하는 릴리즈(Release) 회로(20)를 사용하고 있다.Therefore, in the related art, as shown in FIG. 1, a core voltage level detector 30 which detects a core voltage generated by a core voltage control circuit 10 (Vcore Driver) and checks whether the core voltage is increased, and the core voltage may be increased. In this case, a release circuit 20 for discharging the core voltage level is used to prevent the core voltage level from being increased by overdriving.

상기 릴리즈 회로(20)는, 목표 레벨보다 상승된 만큼을 디스차지해주도록 설계되고 있다. 즉, 종래의 코아전압 제어회로에 이용된 릴리즈 드라이버는, 코아전 압 레벨을 분압하여 만들어진 하프 코아전압과 기준전압을 비교하고, 하프 코아전압이 기준전압보다 높은 경우에서는 코아전압의 디스차징이 이루어지도록 제어하고, 하프 코아전압이 기준전압보다 낮은 경우에서는 코아전압의 디스차징을 중단시키는 제어를 수행하고 있다.The release circuit 20 is designed to discharge as much as it rises above the target level. That is, the release driver used in the conventional core voltage control circuit compares the half core voltage generated by dividing the core voltage level with the reference voltage, and discharges the core voltage when the half core voltage is higher than the reference voltage. When the half core voltage is lower than the reference voltage, control is performed to stop discharging the core voltage.

그러나 반도체 메모리장치의 종류에 따라서 코아전압과 외부전원전압이 많이 접촉하는 경우, 반도체메모리장치의 용량이나 동작속도가 빨라지면서 코아전압과 외부전원전압의 접촉 횟수가 급격히 증가할 경우, 코아전압이 외부 전원전압의 영향을 받아서 상승하는 경우가 발생하여 전압 제어 실패를 발생할 우려가 있다. 즉, 외부전원과 내부 전원이 이용되어지는 반도체 메모리장치에서, 빠르고 안정적으로 상승된 내부전압을 방전할 수 있는 릴리즈 회로를 필요로 한다.However, when the core voltage and the external power supply voltage are in contact with each other depending on the type of semiconductor memory device, the core voltage is external when the capacity and operating speed of the semiconductor memory device increase rapidly and the number of contact between the core voltage and the external power supply voltage increases rapidly. There is a possibility that a rise occurs under the influence of the power supply voltage, resulting in a voltage control failure. That is, in a semiconductor memory device in which an external power supply and an internal power supply are used, a release circuit capable of discharging an internal voltage which has risen quickly and stably is required.

따라서 본 발명의 목적은 목표레벨보다 상승한 전압을 빠르고 안정적으로 방전하여 반도체 메모리장치가 정상적으로 동작을 할 수 있도록 제어할 수 있는 코아전압 제어회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a core voltage control circuit capable of controlling a semiconductor memory device to operate normally by quickly and stably discharging a voltage rising above a target level.

상기 목적을 달성하기 위한 본 발명에 따른 코아전압 제어회로는, 코아전압을 발생하는 코아전압 드라이버; 발생된 코아전압의 레벨을 검출하고, 릴리즈 인에이블신호를 발생하는 코아전압 레벨 검출수단; 상기 릴리즈 인에이블신호에 의해 방전속도를 조절하기 위한 제어신호를 발생하는 제어신호 발생수단; 상기 제어신호 발생수단에서 발생된 제어신호에 의해 조절된 방전속도로 코아전압의 방전을 제어하는 릴리즈 드라이버를 포함하는 것을 특징으로 한다.Core voltage control circuit according to the present invention for achieving the above object, the core voltage driver for generating a core voltage; Core voltage level detecting means for detecting the level of the generated core voltage and generating a release enable signal; Control signal generating means for generating a control signal for adjusting a discharge rate by the release enable signal; And a release driver for controlling the discharge of the core voltage at the discharge rate regulated by the control signal generated by the control signal generating means.

본 발명은 코아전압의 방전속도와 코아전압의 안정화를 제어하기 위하여 릴리즈 드라이버의 보상 캐패시터를 조절한다. 따라서 본 발명은 빠른 방전속도를 필요로 할 때는 보상 캐패시터를 감소시키고, 안정된 코아전압을 필요로 할 때는 보상 캐패시터를 증가시켜서, 내부전압을 빠르고 안정적으로 제어하는 것이 가능하게 된다.The present invention adjusts the compensation capacitor of the release driver to control the discharge speed of the core voltage and the stabilization of the core voltage. Therefore, the present invention can reduce the compensation capacitor when a fast discharge rate is required, and increase the compensation capacitor when a stable core voltage is required, thereby enabling fast and stable control of the internal voltage.

이하 첨부한 도면을 참조하여 본 발명에 따른 코아전압 제어회로에 대해서 자세하게 살펴보기로 한다.Hereinafter, a core voltage control circuit according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 코아전압 제어회로도를 도시하고 있다.2 shows a core voltage control circuit diagram according to an embodiment of the present invention.

도시하고 있는 바와 같이 본 발명에 따른 코아전압 제어회로는, 코아전압 레벨을 감지증폭기가 동작하는 전류피크에 맞추어서 코아전압 레벨을 더 높은 전위인 외부 공급전원(VDD) 레벨과 단락하는 오버드라이빙 방법을 사용하는 코아전압 드라이브(100)를 포함한다.As shown, the core voltage control circuit according to the present invention provides an overdriving method in which the core voltage level is shorted to an external supply power supply (VDD) level having a higher potential in accordance with the current peak at which the sense amplifier operates. The core voltage drive 100 to be used is included.

그리고 상기 코아전압 레벨이 오버드라이빙에 의해서 높아지는 일을 막기 위해 코아전압 레벨을 디스차지(Discharge)하는 릴리즈(Release) 드라이버(120)를 포함한다. 상기 릴리즈 드라이버(120)는 외부제어신호를 이용하여 릴리즈 드라이버 내에서 사용되어지는 보상 캐패시터(Compensation Cap.) 양을 조절하여 방전 속도 및 안정성을 조절한다.And a release driver 120 for discharging the core voltage level to prevent the core voltage level from being increased by overdriving. The release driver 120 adjusts the discharge speed and stability by adjusting the amount of compensation capacitor used in the release driver by using an external control signal.

상기 릴리즈 드라이버(120)의 상세 구성은 도 3에 도시하고 있다.The detailed configuration of the release driver 120 is shown in FIG.

즉, 릴리즈 드라이버(120)는, 두개의 연산증폭기(A1,A2)를 직렬 연결하여 구성된다. 상기 연산증폭기(A1)의 출력단은 연산증폭기(A2)의 입력단에 연결되고, 상기 연산증폭기(A2)의 출력단은 다시 상기 연산증폭기(A1)의 제 1 입력단에 피드백 되어진다. 그리고 상기 연산증폭기(A2)의 출력단과 연산증폭기(A1)의 입력단 사이에 저항(R) 제어 스위치(SW)로 연결되는 제 1 피드백 경로와, 저항(R) 보상 캐패시터(C) 제어 스위치(SW)로 연결되는 제 2 피드백 경로가 구성되어진다.That is, the release driver 120 is configured by connecting two operational amplifiers A1 and A2 in series. The output terminal of the operational amplifier A1 is connected to the input terminal of the operational amplifier A2, and the output terminal of the operational amplifier A2 is fed back to the first input terminal of the operational amplifier A1. And a first feedback path connected between the output terminal of the operational amplifier A2 and the input terminal of the operational amplifier A1 by a resistor R control switch SW, and the resistor R compensation capacitor C control switch SW. A second feedback path is connected.

따라서 상기 제어스위치(SW)의 개폐동작 여부에 따라서 보상 캐패시터(C)가 피드백 경로에 포함되거나 또는 포함되지 않도록 제어된다. 만일, 코아전압 상승이 이루어져서 빠르게 코아전압을 목표전압으로 조절해줘야 하는 경우가 발생되었을 경우에는, 상기 제 1 피드백 경로가 선택되도록 제어스위치(SW)가 동작한다. 그리고 코아전압이 목표전압에 도달한 상태에서는 목표전압 레벨에서 안정적으로 동작이 제어되도록 상기 보상 캐패시터(C)를 경유하는 제 2 피드백 경로가 선택되도록 제어스위치(SW)가 동작한다. Therefore, the compensation capacitor C is controlled to be included or not included in the feedback path depending on whether the control switch SW is opened or closed. If the core voltage rises to rapidly adjust the core voltage to the target voltage, the control switch SW operates to select the first feedback path. When the core voltage reaches the target voltage, the control switch SW operates so that the second feedback path via the compensation capacitor C is selected so that the operation is stably controlled at the target voltage level.

또한 본 발명은 코아전압 드라이버(100)에서 발생되는 코아전압 레벨을 검출하는 코아전압 검출기(130)를 포함한다. 상기 코아전압 검출기(130)에서 검출된 코아전압이 목표레벨보다 상승된 상태일 때, 상기 릴리즈 드라이버(120)를 인에이블상태로 제어한다. 그리고 본 발명에서는 상기 코아전압 검출기(130)에서 후술되는 제어신호발생부(140)도 제어하도록 구성한다. 즉, 코아전압이 목표레벨보다 상승된 상태일 때, 빠르게 방전제어가 이루어져야 하므로, 제어신호발생부(140)에 이를 알려주는 것이다.In addition, the present invention includes a core voltage detector 130 for detecting the core voltage level generated by the core voltage driver 100. When the core voltage detected by the core voltage detector 130 is higher than a target level, the release driver 120 is controlled to an enabled state. In the present invention, the core voltage detector 130 also controls the control signal generator 140 to be described later. That is, when the core voltage is higher than the target level, since the discharge control should be made quickly, it informs the control signal generator 140 of this.

그리고 본 발명은 MRS(Mode Register Set)에서 발생되는 펄스신호를 이용해서 릴리즈 드라이버(120)의 보상 캐패시터 값을 조절하기 위한 제어신호를 발생하는 제어신호발생부(140)를 포함한다. 상기 제어신호발생부(140)는, 코아전압발생부(140)에서 발생된 릴리즈 드라이브 인에이블 제어신호를 이용해서 릴리즈 드라이브(120)의 보상 캐패시터 값을 조절하기 위한 제어신호를 출력한다.In addition, the present invention includes a control signal generator 140 for generating a control signal for adjusting the compensation capacitor value of the release driver 120 by using a pulse signal generated in the mode register set (MRS). The control signal generator 140 outputs a control signal for adjusting the compensation capacitor value of the release drive 120 using the release drive enable control signal generated by the core voltage generator 140.

다음은 상기 구성으로 이루어진 본 발명에 따른 코아전압 제어회로의 동작과정에 대해서 설명한다.Next will be described the operation of the core voltage control circuit according to the present invention having the above configuration.

코아전압 드라이버(100)는, 초기 동작과정에서 코아전압이 충분히 목표레벨에 도달하기 전, 오버 드라이빙 제어방법으로 비트라인(BL,/BL)을 외부공급전원을 이용하여 센스엠프를 구동시켜서 반도체 메모리장치의 빠른 동작을 제어한다. 그리고 코아전압이 목표레벨이 도달하면, 코아전압으로 센스 앰프를 구동한다. 이 과정에서 코아전압의 출력노드와 외부 공급전원의 출력노드가 접촉됨에 의하여 코아전압이 목표레벨보다 상승하는 현상이 발생되어진다.The core voltage driver 100 drives the sense amplifier using the external power supply to the bit lines BL and / BL as an overdriving control method before the core voltage reaches the target level sufficiently in the initial operation process. Control the fast operation of the device. When the core voltage reaches the target level, the sense amplifier is driven by the core voltage. In this process, the core voltage rises above the target level by contacting the output node of the core voltage and the output node of the external power supply.

코아전압 레벨 검출기(130)는, 코아전압 드라이버(100)의 출력을 감시하고, 코아전압이 목표레벨보다 상승될 때, 릴리즈 드라이버 인에이블신호를 제공하여, 코아전압이 방전되도록 한다. 그리고 코아전압 레벨 검출기(130)는, 릴리즈 드라이버 인에이블신호를 제어신호 발생부(140)에도 제공한다.The core voltage level detector 130 monitors the output of the core voltage driver 100 and provides a release driver enable signal when the core voltage rises above the target level so that the core voltage is discharged. The core voltage level detector 130 also provides a release driver enable signal to the control signal generator 140.

한편, 본 발명은 외부신호를 이용하여 릴리즈 드라이버(120)에서 사용되는 보상 캐패시터 양을 조절하는 신호를 생성하고, 그 신호를 바탕으로 릴리즈 드라이버(120)의 보상 캐패시터를 조절한다.Meanwhile, the present invention generates a signal for adjusting the amount of compensation capacitor used in the release driver 120 using an external signal, and adjusts the compensation capacitor of the release driver 120 based on the signal.

상기 보상 캐패시터(C)는, 코아전압이 목표레벨로 안정되게 세팅되게 하여서 센스증폭기(도시하지 않음)가 안정적으로 동작하도록 한다. 그러나 안정적인 동작을 위해서는 동작속도가 늦어지는 단점이 있다. 반대로 보상 캐패시터(C)가 존재하지 않으면, 센스증폭기가 빠르게 스큐(Skew)하여 상승된 코아전압의 방전 동작속 도가 빨라진다. 이때 안정적으로 목표레벨로 세팅하는 것은 늦어진다.The compensation capacitor C causes the core voltage to be stably set to the target level so that the sense amplifier (not shown) operates stably. However, there is a disadvantage that the operation speed is slow for stable operation. On the contrary, if the compensation capacitor (C) is not present, the sense amplifier quickly skews (Skew) to increase the discharge operation speed of the elevated core voltage. At this time, setting the target level stably is delayed.

따라서 목표레벨에서 안정적이고 빠른 방전 동작 속도를 갖도록 제어하기 위해서는 본 발명에서 이용되어지는 보상 캐패시터(C)의 동작상태를 조절할 필요가 있다.Therefore, in order to control to have a stable and fast discharge operation speed at the target level, it is necessary to adjust the operating state of the compensation capacitor (C) used in the present invention.

즉, 코아전압의 제어 동작 과정에서 보상 캐패시터(C)의 동작을 적절히 조절하면, 스큐 타임(속도 제어를 위한 값)과 세팅 타임(안정적으로 제어하기 위한 값)을 개선하여 빠른 방전속도를 얻으면서도 안정적으로 목표레벨에서 세팅되도록 제어할 수 있다.In other words, if the compensation capacitor C is properly adjusted during the core voltage control operation, the skew time (value for speed control) and setting time (value for stable control) can be improved to achieve fast discharge speed. It can be controlled to be set stably at the target level.

따라서 코아전압 레벨 검출기(130)에서 검출된 코아전압이 목표레벨보다 높은 상태일 때, 즉, 전압 상승으로 관련된 에러가 발생되었을 때, 빠른 동작으로 상승된 전압을 방전시키기 위하여 릴리즈 드라이버(120)가 동작하기 시작하는 시점에서 보상 캐패시터(C)를 차단하여 릴리즈 드라이버(120)를 정상속도보다 빨리 구동시켜서 스큐 타임을 줄인다. Therefore, when the core voltage detected by the core voltage level detector 130 is higher than the target level, that is, when an error related to the voltage rise occurs, the release driver 120 may discharge the increased voltage with rapid operation. At the start of operation, the compensation capacitor C is blocked to drive the release driver 120 faster than the normal speed to reduce the skew time.

이때 제어신호 발생부(140)는, 도 4에서와 같이 코아전압 레벨 검출기(130)에서 제공하는 릴리즈 드라이브 인에이블 제어신호 구간과 클럭신호를 이용하여 보상 캐패시터 제어 신호(펄스신호)(펄스0,펄스1,펄스3)를 만든다. 그리고 외부에서 들어오는 제어신호(MRS)의 제어를 통해서 보상 캐패시터를 연결시키지 않는 구간을 제어하게 한다. In this case, the control signal generator 140 uses a release drive enable control signal section and a clock signal provided by the core voltage level detector 130 as shown in FIG. 4 to compensate the compensation capacitor control signal (pulse signal) (pulse 0, Pulse 1, pulse 3). In addition, the control signal (MRS) from the outside to control the section that does not connect the compensation capacitor.

일 예로 코아전압의 상승 레벨이 높은 경우에서는 긴 시간동안 제어 스위치(SW)를 제 1 피드백 경로에 연결하여, 빠른 동작으로 상승된 전압이 방전이 이루어지도록 릴리즈 드라이버(120)를 제어한다. 그리고 상대적으로 코아전압의 상승 레벨의 낮은 경우에는 짧은 시간동안 제어스위치(SW)를 제 1 피드백 경로에 연결하여, 상승된 전압이 방전이 이루어지도록 릴리즈 드라이버(120)를 제어한다.For example, when the rising level of the core voltage is high, the control switch SW is connected to the first feedback path for a long time to control the release driver 120 to discharge the rising voltage in a fast operation. When the rising level of the core voltage is relatively low, the control switch SW is connected to the first feedback path for a short time to control the release driver 120 to discharge the elevated voltage.

그리고 상기 보상 캐패시터 제어신호에 의해 결정한 시간이 경과한 후에는 다시 정상적으로 보상 캐패시터(C)를 통한 제 2 피드백 경로가 상기 제어 스위치(SW)를 통해서 연결되도록 하여 안정적인 목표레벨에서 동작하도록 제어한다.After the time determined by the compensation capacitor control signal has elapsed, the second feedback path through the compensation capacitor C is normally connected to the control switch SW so as to operate at a stable target level.

이러한 동작으로 본 발명은 보상 캐패시터의 양이 작은 구간에서는 빠르게 스큐 제어하게 될 것이며, 다시 정상적으로 보상 캐패시터의 양을 갖는 구간에서는 목표레벨에서 안정적인 제어가 이루어질 것이다.By this operation, the present invention will quickly control the skew control in a section where the amount of compensation capacitor is small, and in the section having a normal amount of compensation capacitor, stable control at the target level will be achieved.

이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 코아전압의 방전속도와 코아전압의 안정화를 제어하기 위하여 릴리즈 드라이버의 보상 캐패시터를 조절하는 경우에 적용한다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다. The above-described preferred embodiment of the present invention is disclosed for the purpose of illustration, and applies to the case of adjusting the compensation capacitor of the release driver to control the discharge speed of the core voltage and the stabilization of the core voltage. Therefore, those skilled in the art will be able to improve, change, substitute or add other embodiments within the technical spirit and scope of the present invention disclosed in the appended claims.

도 1은 종래 기술에 따른 코아전압 제어 블록도,1 is a core voltage control block diagram according to the prior art,

도 2는 본 발명의 실시예에 따른 코아전압 제어 블록도,2 is a core voltage control block diagram according to an embodiment of the present invention;

도 3은 도 2에 도시된 릴리즈 드라이버의 상세 구성도,3 is a detailed configuration diagram of the release driver shown in FIG. 2;

도 4는 본 발명에 따른 동작 타이밍도.4 is an operation timing diagram according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 코아전압 드라이버 120 : 릴리즈 드라이버100: core voltage driver 120: release driver

130 : 코아전압 레벨 검출기 140 : 제어신호발생부130: core voltage level detector 140: control signal generator

R : 저항 C : 보상 캐패시터R: Resistor C: Compensation Capacitor

SW : 보상 캐패시터 제어 스위치SW: Compensation Capacitor Control Switch

Claims (5)

코아전압을 발생하는 코아전압 드라이버;A core voltage driver for generating a core voltage; 발생된 코아전압의 레벨을 검출하고, 릴리즈 인에이블신호를 발생하는 코아전압 레벨 검출수단;Core voltage level detecting means for detecting the level of the generated core voltage and generating a release enable signal; 상기 릴리즈 인에이블신호에 의해 방전속도를 조절하기 위한 제어신호를 발생하는 제어신호 발생수단;Control signal generating means for generating a control signal for adjusting a discharge rate by the release enable signal; 상기 제어신호 발생수단에서 발생된 제어신호에 의해 조절된 방전속도로 코아전압의 방전을 제어하는 릴리즈 드라이버를 포함하는 것을 특징으로 하는 코아전압 제어회로.And a release driver for controlling the discharge of the core voltage at the discharge rate regulated by the control signal generated by the control signal generating means. 제 1 항에 있어서, The method of claim 1, 상기 제어신호 발생수단은, 릴리즈 인에이블신호와 클럭신호를 이용하여 방전속도 조절을 위한 제어신호를 발생하는 것을 특징으로 하는 코아전압 제어회로.And the control signal generating means generates a control signal for adjusting the discharge rate by using a release enable signal and a clock signal. 제 1 항에 있어서,The method of claim 1, 상기 릴리즈 드라이버는, 코아전압의 방전속도 조절을 위한 보상 캐패시터를 포함하는 것을 특징으로 하는 코아전압 제어회로.The release driver, the core voltage control circuit comprising a compensation capacitor for controlling the discharge rate of the core voltage. 제 3 항에 있어서,The method of claim 3, wherein 상기 릴리즈 드라이버는, 신호를 증폭하는 연산증폭기를 포함하고, 상기 연산증폭기의 출력단과 입력단 사이에 직접 연결되는 제 1 피드백 경로와, 상기 보상 캐패시터를 경유하는 제 2 피드백 경로를 구비하는 것을 특징으로 하는 코아전압 제어회로.The release driver includes an operational amplifier for amplifying a signal, and includes a first feedback path directly connected between an output terminal and an input terminal of the operational amplifier, and a second feedback path via the compensation capacitor. Core voltage control circuit. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 2 피드백 경로와 제 2 피드백 경로를 선택하는 제어스위치가 더 포함되고, 상기 제어스위치는, 상기 제어신호 발생수단에서 발생된 제어신호에 의해서 동작이 제어되는 것을 특징으로 하는 코아전압 제어회로.And a control switch for selecting the second feedback path and the second feedback path, wherein the operation of the control switch is controlled by a control signal generated by the control signal generating means.
KR1020080031676A 2008-04-04 2008-04-04 Vcore voltage control circuit KR20090106146A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080031676A KR20090106146A (en) 2008-04-04 2008-04-04 Vcore voltage control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080031676A KR20090106146A (en) 2008-04-04 2008-04-04 Vcore voltage control circuit

Publications (1)

Publication Number Publication Date
KR20090106146A true KR20090106146A (en) 2009-10-08

Family

ID=41535796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080031676A KR20090106146A (en) 2008-04-04 2008-04-04 Vcore voltage control circuit

Country Status (1)

Country Link
KR (1) KR20090106146A (en)

Similar Documents

Publication Publication Date Title
US20080019204A1 (en) Apparatus and Method for Supplying Power in Semiconductor Device
KR100965773B1 (en) Sense amplifier control circuit for semiconductor memory device and thereof control method
KR100738963B1 (en) Semiconductor memory device
US7567469B2 (en) Over driving pulse generator
US7751257B2 (en) Semiconductor memory device
US7764112B2 (en) Internal voltage discharge circuit and its control method
KR100780633B1 (en) Over driver control signal generator in semiconductor memory device
KR100576924B1 (en) high voltage generation circuit
KR100868254B1 (en) Core voltage discharge driver
US11581032B2 (en) Apparatuses and methods of power supply control for temperature compensated sense amplifiers
US7583547B2 (en) Over-driving circuit in semiconductor memory device
KR20090106146A (en) Vcore voltage control circuit
KR100976408B1 (en) Circuit for generating internal voltage
US7652933B2 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
KR20160115484A (en) Power driving device and semiconductor device including the same
KR100961206B1 (en) Sense amplifier circuit
US7671668B2 (en) Core voltage generation circuit
KR100889324B1 (en) VCORE release driver
KR100851920B1 (en) Semiconductor memory device
KR100613445B1 (en) High Voltage Detecting Circuit and High Voltage Pumping Device by that
KR101039868B1 (en) Generating circuit and control method for internal voltage of semiconductor memory device
KR20100028809A (en) Release control circuit
KR100780634B1 (en) Over driver control signal generator in semiconductor memory device
KR100881718B1 (en) Vcore release driver
KR20100054349A (en) Generating circuir and control method for internal voltage of semiconductor memory device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination