KR20090105704A - Printed circuit board having embedded capacitors and method of manufacturing the same - Google Patents

Printed circuit board having embedded capacitors and method of manufacturing the same Download PDF

Info

Publication number
KR20090105704A
KR20090105704A KR1020080031324A KR20080031324A KR20090105704A KR 20090105704 A KR20090105704 A KR 20090105704A KR 1020080031324 A KR1020080031324 A KR 1020080031324A KR 20080031324 A KR20080031324 A KR 20080031324A KR 20090105704 A KR20090105704 A KR 20090105704A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
layer
capacitor
lower electrode
Prior art date
Application number
KR1020080031324A
Other languages
Korean (ko)
Inventor
이요석
정율교
이정원
임성택
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080031324A priority Critical patent/KR20090105704A/en
Publication of KR20090105704A publication Critical patent/KR20090105704A/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components

Abstract

PURPOSE: A capacitor embedded printed circuit board and a manufacturing method thereof are provided to obtain high dielectric characteristic due to a thermal process of a low temperature. CONSTITUTION: A base substrate(11) includes an internal circuit layer with a lower electrode(12a) and a circuit pattern. A dielectric layer(13a) made of the metal oxide with copper and an upper electrode(14a) are formed in a part of the lower electrode. An insulation resin layer(17) is stacked on the base substrate to bury the lower electrode, the dielectric layer and the upper electrode. An external circuit layer(18) is formed in the insulation resin layer.

Description

캐패시터 내장형 인쇄회로기판 및 그 제조방법 {Printed circuit board having embedded capacitors and method of manufacturing the same}Printed circuit board having embedded capacitors and method of manufacturing the same

본 발명은 캐패시터 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다. 좀 더 상세하게는, 본 발명은 캐패시터의 유전체층을 구리를 함유하는 금속산화물로 구성함으로써 전극과 유전체층과의 접착력을 향상시켜 우수한 신뢰성을 가지며, 비교적 저온의 열처리에 의해서도 높은 유전율을 나타내는 캐패시터가 내장된 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a capacitor-embedded printed circuit board and a method of manufacturing the same. In more detail, the present invention improves the adhesion between the electrode and the dielectric layer by configuring the dielectric layer of the capacitor with a metal oxide containing copper, has excellent reliability, and has a built-in capacitor that exhibits high dielectric constant by relatively low temperature heat treatment. A printed circuit board and a method of manufacturing the same.

현재까지 대부분의 인쇄회로기판의 표면에는 일반적인 개별 칩 저항 또는 일반적인 개별 칩 캐패시터를 실장하고 있으나, 최근 저항 또는 캐패시터 등의 수동소자를 내장한 인쇄회로기판이 개발되고 있다.Until now, the surface of most printed circuit boards is equipped with a general discrete chip resistor or a general discrete chip capacitor. Recently, a printed circuit board incorporating passive elements such as resistors or capacitors has been developed.

이러한 수동소자 내장형 인쇄회로기판 기술은 새로운 재료와 공정을 이용하여 기판의 외부 또는 내층에 저항 또는 캐패시터 등의 수동소자를 삽입하여 기존의 칩 저항 및 칩 캐패시터의 역할을 대체하는 기술을 말한다. 다시 말하면, 수동소자 내장형 인쇄회로기판은 기판 자체의 내층 혹은 외부에 수동소자, 예를 들어, 캐 패시터가 묻혀 있는 형태로서, 기판 자체의 크기에 관계없이 수동소자인 캐패시터가 인쇄회로기판의 일부분으로 통합되어 있다면, 이것을 "내장형 캐패시터" 라고 하며, 이러한 기판을 캐패시터 내장형 인쇄회로기판이라고 한다. 이러한 캐패시터 내장형 인쇄회로기판의 가장 중요한 특징은 캐패시터가 인쇄회로기판의 일부분으로 본래 갖추어져 있기 때문에 기판 표면에 실장할 필요가 없다는 것이다.This passive element embedded printed circuit board technology refers to a technology that replaces the role of the existing chip resistors and chip capacitors by inserting passive elements such as resistors or capacitors into the outer or inner layers of the substrate using new materials and processes. In other words, the passive printed circuit board is a passive element, for example, a capacitor is buried in the inner layer or the outside of the substrate itself, the capacitor is a passive element of the printed circuit board irrespective of the size of the substrate itself. If integrated into a circuit, this is referred to as an "embedded capacitor" and such a substrate is called a capacitor-embedded printed circuit board. The most important feature of such a capacitor-embedded printed circuit board is that it does not need to be mounted on the substrate surface because the capacitor is inherently provided as part of the printed circuit board.

이하, 종래기술에 따른 캐패시터 내장형 인쇄회로기판 기술을 설명하면 다음과 같다.Hereinafter, a description will be given of a capacitor embedded printed circuit board according to the prior art.

첫째, 중합체 캐패시터 페이스트를 도포하고, 열 경화, 즉 건조시켜 캐패시터를 구현하는 중합체 후막형 캐패시터를 구현하는 방법이 있다. 이 방법은 인쇄회로기판의 내층에 중합체 캐패시터 페이스트를 도포하고, 다음에 이를 건조시킨 후에 전극을 형성하도록 동 페이스트를 인쇄 및 건조시킴으로써 내장형 캐패시터를 제조한다.First, there is a method of implementing a polymer thick film type capacitor that applies a polymer capacitor paste and heat cures, that is, dries to form a capacitor. This method produces a built-in capacitor by applying a polymer capacitor paste to an inner layer of a printed circuit board, and then printing and drying the paste to form an electrode after drying it.

둘째, 세라믹 충전 감광성 수지를 인쇄회로기판에 코팅하여 개별 내장형 캐패시터를 구현하는 방법이 소개되고 있다. 이 방법은 세라믹 분말이 함유된 감광성 수지를 기판에 코팅한 후에 동박을 적층시켜서 각각의 상부전극 및 하부전극을 형성하며, 이후에 회로 패턴을 형성하고 감광성 수지를 에칭하여 개별 캐패시터를 구현하게 된다.Second, a method of implementing an individual embedded capacitor by coating a ceramic filling photosensitive resin on a printed circuit board has been introduced. In this method, after the photosensitive resin containing ceramic powder is coated on a substrate, copper foils are laminated to form respective upper electrodes and lower electrodes, and then circuit patterns are formed and the photosensitive resin is etched to implement individual capacitors.

상술한 종래기술에 따른 내장형 캐패시터는 캐패시터가 기판의 내부로 삽입되어 있기 때문에 칩 캐패시터가 차지하던 면적을 줄일 수 있어 칩의 실장밀도를 높일 수 있을 뿐만 아니라 표면에 칩 캐패시터를 실장할 필요가 없다는 장점이 있 다. 또한, 기존에 고주파에서 소자간의 접속거리가 길어 전기적 기생성분을 유발시켜 제품의 전기적인 성능을 저하시키고 납땜 등을 통한 접속 수가 많아짐에 따라 제품의 신뢰성 저하를 야기시켰던 문제점을 내장형 캐패시터를 사용함으로써 소자간의 접속길이를 감소시켜 전기적 기생성분을 줄임으로써 전기적 성능을 향상시킬 수 있는 효과가 있다.The built-in capacitor according to the prior art described above can reduce the area occupied by the chip capacitor since the capacitor is inserted into the substrate, thereby increasing the mounting density of the chip and eliminating the need to mount the chip capacitor on the surface. There is. In addition, by using the built-in capacitor, the problem that caused the parasitic component of the device at a high frequency to cause electrical parasitic components to reduce the electrical performance of the product and the reliability of the product due to the increase in the number of connections through soldering, etc. By reducing the connection length of the liver to reduce the electrical parasitic components can improve the electrical performance.

그러나, 종래기술에 따른 캐패시터 내장형 인쇄회로기판의 경우, 내장형 캐패시터에 사용되는 재료가 중합체 재료이거나 또는 감광성 수지에 세라믹이 충전된 형태이어서 인쇄회로기판 공법에 적용하기에는 적합하나 칩 캐패시터의 역할을 대처하기에는 유전 용량값이 부족하며, 유전층과 전극 사이의 접착력이 불량하여 신뢰성이 저하된다는 문제점이 있었다.However, in the case of a capacitor embedded printed circuit board according to the prior art, the material used for the embedded capacitor is a polymer material or a form filled with ceramic in a photosensitive resin, so it is suitable to be applied to the printed circuit board process, but to cope with the role of the chip capacitor. There is a problem that the dielectric capacitance value is insufficient, and the adhesion between the dielectric layer and the electrode is poor and thus the reliability is lowered.

이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 내장형 캐패시터의 유전체층을 구리를 함유하는 금속산화물로 구성함으로써 전극과 유전체층과의 접착력 문제를 해결하고, 비교적 저온의 열처리에 의해서도 목적하는 유전 특성을 얻을 수 있음을 발견하였고, 본 발명은 이에 기초하여 완성되었다.Accordingly, in the present invention, extensive research has been conducted to solve the above problems. As a result, the dielectric layer of the built-in capacitor is composed of a metal oxide containing copper, thereby solving the problem of adhesion between the electrode and the dielectric layer, even by a relatively low temperature heat treatment. It has been found that the desired dielectric properties can be obtained, and the present invention has been completed based on this.

따라서, 본 발명의 일 측면은 전극과 유전체층 사이에 높은 접착력을 갖는 캐패시터 내장형 인쇄회로기판 및 그 제조방법을 제공하는 것이다.Accordingly, an aspect of the present invention is to provide a capacitor-embedded printed circuit board having a high adhesive force between an electrode and a dielectric layer and a method of manufacturing the same.

본 발명의 다른 측면은 수지 기판의 변형 없이 목적하는 유전 특성을 얻을 수 있는 캐패시터 내장형 인쇄회로기판 및 그 제조방법을 제공하는 것이다.Another aspect of the present invention is to provide a capacitor-embedded printed circuit board and a method of manufacturing the same, which can achieve desired dielectric properties without deformation of the resin substrate.

본 발명의 바람직한 일 실시형태에 따른 캐패시터 내장형 인쇄회로기판의 제조방법은:According to a preferred embodiment of the present invention, a method of manufacturing a capacitor-embedded printed circuit board includes:

(a) 하부 전극 및 회로 패턴을 포함하는 내층 회로층을 일면에 갖는 베이스 기판을 준비하는 단계;(a) preparing a base substrate having an inner circuit layer on one surface including a lower electrode and a circuit pattern;

(b) 상기 하부 전극의 일부 상에 구리를 함유하는 금속산화물로 구성된 유전체층, 및 상부 전극을 형성하는 단계;(b) forming a dielectric layer comprising a metal oxide containing copper on a portion of the lower electrode, and an upper electrode;

(c) 상기 하부 전극, 유전체층 및 상부 전극이 매립되도록 상기 베이스 기판 상에 절연 수지층을 적층하는 단계; 및 (c) laminating an insulating resin layer on the base substrate such that the lower electrode, the dielectric layer and the upper electrode are embedded; And

(d) 상기 절연 수지층 상에 외층 회로층을 형성하는 단계;(d) forming an outer circuit layer on the insulating resin layer;

를 포함하는 것을 특징으로 한다.Characterized in that it comprises a.

상기 제조방법에서, 상기 베이스 기판은 단면 인쇄회로기판, 양면 인쇄회로기판 또는 다층 인쇄회로기판일 수 있다.In the manufacturing method, the base substrate may be a single-sided printed circuit board, a double-sided printed circuit board or a multilayer printed circuit board.

상기 구리를 함유하는 금속산화물은 바람직하게는 CaCu3Ti4O12, CaCu3Zr4O12 및 CaCu3Hf4O12로 이루어진 군으로부터 선택된다.The metal oxide containing copper is preferably selected from the group consisting of CaCu 3 Ti 4 O 12 , CaCu 3 Zr 4 O 12 and CaCu 3 Hf 4 O 12 .

상기 유전체층 형성은 펄스 레이저 증착법(pulse laser deposition)을 이용하여 수행되는 것이 바람직하다.The dielectric layer formation is preferably performed using pulse laser deposition.

바람직하게는, 상기 (b) 단계는: Preferably, step (b) is:

(i) 상기 하부 전극 상에 펄스 레이저 증착법을 통해서 20∼250℃의 온도하에 금속산화물 전구체를 증착하여 금속산화물층을 형성하는 단계; (i) forming a metal oxide layer by depositing a metal oxide precursor on the lower electrode at a temperature of 20 to 250 ° C. through pulse laser deposition;

(ii) 상기 금속산화물층 상에 상부 전극용 금속층을 적층하는 단계; (ii) laminating an upper electrode metal layer on the metal oxide layer;

(iii) 상기 상부 전극용 금속층 상에 감광성 레지스트 패턴을 형성하는 단계; 및 (iii) forming a photosensitive resist pattern on the upper electrode metal layer; And

(iv) 상기 감광성 레지스트 패턴을 에칭 레지스트로 하여 상기 상부 전극용 금속층 및 금속산화물층을 패터닝하여 상기 하부 전극의 일부 상에 유전체층 및 상부 전극을 형성하고, 상기 감광성 레지스트 패턴을 제거하는 단계; (iv) patterning the upper electrode metal layer and the metal oxide layer using the photosensitive resist pattern as an etching resist to form a dielectric layer and an upper electrode on a portion of the lower electrode, and removing the photosensitive resist pattern;

를 포함한다.It includes.

상기 유전체층의 두께는 바람직하게는 200㎚ 내지 350㎚이다.The thickness of the dielectric layer is preferably 200 nm to 350 nm.

상기 하부 전극 및 상부 전극은 바람직하게는 구리 또는 구리합금으로 이루어진다.The lower electrode and the upper electrode are preferably made of copper or copper alloy.

본 발명의 바람직한 일 실시형태에 따른 캐패시터 내장형 인쇄회로기판은:According to a preferred embodiment of the present invention, a capacitor-embedded printed circuit board includes:

(a) 하부 전극 및 회로 패턴을 포함하는 내층 회로층이 일면에 형성된 베이스 기판;(a) a base substrate having an inner circuit layer including a lower electrode and a circuit pattern formed on one surface thereof;

(b) 상기 하부 전극의 일부 상에 형성된, 구리를 함유하는 금속산화물로 구성된 유전체층;(b) a dielectric layer formed of a metal oxide containing copper formed on a portion of the lower electrode;

(c) 상기 유전체층 상에 형성된 상부 전극; (c) an upper electrode formed on the dielectric layer;

(d) 상기 하부 전극, 유전체층 및 상부 전극이 매립되도록 상기 베이스 기판 상에 형성된 절연 수지층; 및(d) an insulating resin layer formed on the base substrate such that the lower electrode, the dielectric layer, and the upper electrode are embedded; And

(e) 상기 절연 수지층 상에 형성된 외층 회로층; (e) an outer circuit layer formed on the insulating resin layer;

을 포함하는 것을 특징으로 한다.Characterized in that it comprises a.

본 발명에 따른 캐패시터 내장형 인쇄회로기판은 캐패시터의 전극과 유전체층 사이에 높은 접착력을 나타내어 신뢰성이 우수하며, 비교적 저온의 열처리에 의해서도 우수한 유전 특성을 얻을 수 있어, 수지 기판의 변형 없이 목적하는 유전 특성을 달성할 수 있다.The capacitor-embedded printed circuit board according to the present invention exhibits high adhesion between the electrode of the capacitor and the dielectric layer, which is excellent in reliability, and excellent dielectric properties can be obtained even by relatively low temperature heat treatment, thereby achieving desired dielectric properties without deformation of the resin substrate. Can be achieved.

이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 1에 본 발명의 바람직한 일 실시예에 따른 캐패시터 내장형 인쇄회로기판의 단면도를 나타내었다.1 is a cross-sectional view of a capacitor-embedded printed circuit board according to an exemplary embodiment of the present invention.

도 1을 참조하면, 일면에 하부 전극(12a) 및 회로 패턴을 포함하는 내층 회로층을 가지며, 타면에 금속층(12)을 갖는 수지 기판(11)으로 이루어진 베이스 기판에서, 상기 하부 전극(12a)의 일부 상에, 구리를 함유하는 금속산화물로 구성된 유전체층(13a)과, 상부 전극(14a)이 순차적으로 형성되어 내장형 캐패시터가 구비된다. 상기 하부 전극(12a), 유전체층(13a) 및 상부 전극(14a)으로 이루어진 내장형 캐패시터는 상기 베이스 기판 상에 형성된 절연 수지층(17) 내에 매립되어 구성되고, 상기 절연 수지층(17) 상에는 외층 회로층(18)이 형성되어 인쇄회로기판에 캐패시터가 내장된 구조를 갖는다.Referring to FIG. 1, in a base substrate including a resin substrate 11 having an inner circuit layer including a lower electrode 12a and a circuit pattern on one surface and a metal layer 12 on the other surface, the lower electrode 12a On a portion of the dielectric layer 13a made of a metal oxide containing copper and the upper electrode 14a are sequentially formed to provide an embedded capacitor. The built-in capacitor consisting of the lower electrode 12a, the dielectric layer 13a, and the upper electrode 14a is embedded in an insulating resin layer 17 formed on the base substrate, and an outer layer circuit is formed on the insulating resin layer 17. The layer 18 is formed to have a structure in which a capacitor is embedded in the printed circuit board.

상기 베이스 기판은 상기 도면에 나타낸 바와 같은 구조에 한정되지 않고, 단면 인쇄회로기판, 양면 인쇄회로기판, 또는 복수의 회로층과 복수의 절연층을 구비한 다층 인쇄회로기판일 수 있다.The base substrate is not limited to the structure as shown in the drawings, and may be a single-sided printed circuit board, a double-sided printed circuit board, or a multilayer printed circuit board having a plurality of circuit layers and a plurality of insulating layers.

상기 구리를 함유하는 금속산화물은, 바람직하게는, CaCu3Ti4O12, CaCu3Zr4O12 및 CaCu3Hf4O12로 이루어진 군으로부터 선택될 수 있으며, 상기 금속산화물로 구성된 유전체층의 두께는 바람직하게는 200nm 내지 350nm이다.The metal oxide containing copper, preferably, may be selected from the group consisting of CaCu 3 Ti 4 O 12 , CaCu 3 Zr 4 O 12 and CaCu 3 Hf 4 O 12 , the thickness of the dielectric layer composed of the metal oxide Is preferably 200 nm to 350 nm.

한편, 상기 하부 전극 및 상부 전극은, 통상의 회로 형성용 금속 소재와 같은, 구리 또는 구리합금으로 이루어진 것이 바람직하다.On the other hand, the lower electrode and the upper electrode is preferably made of copper or copper alloy, such as a metal material for forming a conventional circuit.

도 2a 내지 도 2i에 본 발명의 바람직한 일 실시예에 따른 캐패시터 내장형 인쇄회로기판의 제조공정흐름을 설명하기 위한 단면도를 나타내었는 바, 이하 이를 참조하여 본 발명의 캐패시터 내장형 인쇄회로기판의 제조방법을 설명한다.2A to 2I are cross-sectional views illustrating a manufacturing process flow of a capacitor-embedded printed circuit board according to an exemplary embodiment of the present invention. Hereinafter, a method of manufacturing a capacitor-embedded printed circuit board according to the present invention will be described. Explain.

우선, 도 2a에서, 하부 전극(12a) 및 회로 패턴(도시되지 않음)을 포함하는 내층 회로층을 일면에 갖는 베이스 기판을 준비한다.First, in Fig. 2A, a base substrate having an inner circuit layer including one of the lower electrodes 12a and a circuit pattern (not shown) is prepared.

본 도면에서는 상기 베이스 기판으로서, 수지 기판(11)의 일면에 하부 전극(12a) 및 회로 패턴(도시되지 않음)을 포함하는 내층 회로층을 가지며, 그 타면에 금속층(12)을 갖는 양면 인쇄회로기판의 경우를 나타내었으나, 특별히 이에 한정되지 않고, 타면에 금속층(12)을 갖지 않는 단면 인쇄회로기판, 및 내층에 복수의 회로층과 복수의 절연층을 갖는 다층 인쇄회로기판 또한 사용할 수 있음은 당업자에 의해 분명하게 인식될 수 있을 것이다.In this drawing, as the base substrate, a double-sided printed circuit having an inner circuit layer including a lower electrode 12a and a circuit pattern (not shown) on one surface of the resin substrate 11 and a metal layer 12 on the other surface thereof. Although the case of the substrate is shown, the present invention is not limited thereto, and a single-sided printed circuit board having no metal layer 12 on the other surface and a multilayer printed circuit board having a plurality of circuit layers and a plurality of insulating layers on the inner layer may also be used. It will be clearly appreciated by those skilled in the art.

상기 베이스 기판은, 바람직하게는, 통상의 포토리소그라피법을 통해서 양면 동박적층판(Copper Clad laminate)의 일면에 하부 전극(12a) 및 회로 패턴을 포함하는 내층 회로층을 형성하고, 이와 동시에 타면에 회로 패턴을 포함하는 또 다른 회로층을 형성함으로써 준비될 수 있다. 선택적으로, 일면에만 하부 전극(12a) 및 회로 패턴을 포함하는 내층 회로층을 형성하는 것 또한 가능하다. 따라서, 상기 타면의 금속층(12)은 포토리소그라피법을 통해서 형성된 또 다른 회로층의 회로 패 턴이거나, 또는 패턴화되지 않은 금속층, 예를 들어, 동박층일 수 있다.The base substrate is preferably formed of an inner circuit layer including the lower electrode 12a and a circuit pattern on one surface of a double-side copper clad laminate through a conventional photolithography method, and at the same time a circuit on the other surface. It can be prepared by forming another circuit layer containing a pattern. Alternatively, it is also possible to form an inner circuit layer comprising the lower electrode 12a and the circuit pattern on only one surface. Accordingly, the metal layer 12 of the other surface may be a circuit pattern of another circuit layer formed through a photolithography method or an unpatterned metal layer, for example, a copper foil layer.

상기 베이스 기판의 수지 기판(11)으로는 인쇄회로기판 분야에서 통상적으로 사용되는 것이라면 특별히 한정되지 않고 모두 사용 가능하며, 예를 들어, 열경화성 수지, 열가소성 수지, 보강기재가 함침된 열경화성 수지, 보강기재가 함침된 열가소성 수지 중 어느 하나를 단독으로 사용하거나, 또는 이들을 병합하여 사용할 수 있다.The resin substrate 11 of the base substrate is not particularly limited as long as it is commonly used in the printed circuit board field, and can be used. For example, a thermosetting resin, a thermoplastic resin, a thermosetting resin impregnated with a reinforcing base material, and a reinforcing base material. Any one of the impregnated thermoplastic resins may be used alone or in combination thereof.

상기 금속층을 포함하는 회로 형성용 금속으로는 인쇄회로기판 분야에서 통상적으로 사용되는 것이라면 특별히 한정되지 않고 모두 사용 가능하나, 바람직하게는 구리 또는 구리합금이 사용된다.The metal for forming a circuit including the metal layer is not particularly limited and can be used as long as it is commonly used in the printed circuit board field. Preferably, copper or copper alloy is used.

이어서, 도 2b에서, 상기 베이스 기판의 하부 전극(12a) 상에 구리를 함유하는 금속산화물층(13)을 형성한다.Next, in FIG. 2B, a metal oxide layer 13 containing copper is formed on the lower electrode 12a of the base substrate.

바람직하게는, 상기 하부 전극(12a) 상에 펄스 레이저 증착법을 통해서 약 20∼250℃의 온도하에 금속산화물 전구체를 증착하여 금속산화물층(13)을 형성한다.Preferably, the metal oxide precursor 13 is deposited on the lower electrode 12a at a temperature of about 20 to 250 ° C. by a pulse laser deposition method to form the metal oxide layer 13.

상기 금속산화물 전구체는 금속산화물의 소스로서 사용되어 소정의 온도에서 본 발명에서 목적하는, 구리를 함유하는 금속산화물을 형성할 수 있는 물질이라면 특별히 한정되지 않고 사용가능하다.The metal oxide precursor is not particularly limited as long as it is used as a source of the metal oxide and can form a metal oxide containing copper, which is desired in the present invention at a predetermined temperature.

상기 구리를 함유하는 금속산화물은 바람직하게는 CaCu3Ti4O12, CaCu3Zr4O12 및 CaCu3Hf4O12로 이루어진 군으로부터 선택되며, 상기 금속산화물에 따라, 전구체 물질 또한 적절히 선택될 수 있음은 당업자에 의해 충분히 인식 가능할 것이다. 본 발명에 따르면, 상기 금속산화물로서 구리를 함유하는 물질들을 선택함으로써, 통상의 회로 형성용 금속, 특히 구리와의 밀착력을 향상시켜 전극과 유전체층과의 접착력 문제를 해결함으로써 높은 신뢰성을 얻을 수 있다. 또한, 상기 금속산화물은 비교적 저온의, 즉 수지 기판의 변형이 일어나지 않는 범위 내에서의 열처리에 의해서도 인쇄회로기판에서 목적하는 높은 유전율 등의 우수한 유전 특성이 발현되어, 목적하는 유전 특성에 따라 유전체층의 설계를 자유롭게 할 수 있다.The copper-containing metal oxide is preferably selected from the group consisting of CaCu 3 Ti 4 O 12 , CaCu 3 Zr 4 O 12 and CaCu 3 Hf 4 O 12 , and depending on the metal oxide, the precursor material may also be appropriately selected. It will be appreciated by those skilled in the art. According to the present invention, by selecting materials containing copper as the metal oxide, it is possible to obtain a high reliability by improving the adhesion between the metal for forming a circuit, in particular copper, to solve the problem of adhesion between the electrode and the dielectric layer. In addition, the metal oxide exhibits excellent dielectric properties such as a desired high dielectric constant in a printed circuit board even by heat treatment at a relatively low temperature, that is, within a range where deformation of the resin substrate does not occur. Free design

한편, 상기 금속산화물 전구체의 도포는 당업계에 공지된 화학증기증착, 스퍼터링, 펄스 레이저 증착법 등의 모든 방법을 통해서 특별히 한정되지 않고 수행될 수 있으나, 바람직하게는 펄스 레이저 증착법을 통해서 수행하는 것이 좋다.On the other hand, the coating of the metal oxide precursor may be carried out without particular limitation through all methods such as chemical vapor deposition, sputtering, pulse laser deposition, etc. known in the art, preferably, it is preferably performed by pulse laser deposition. .

상기 펄스 레이저 증착법은 스퍼터링 등과 함께 박막을 만드는 물리증기증착의 한 방식으로서, 목적하는 금속산화물의 전구체 물질을 진공 챔버에 위치시키고, 렌즈로 집중시킨 펄스 레이저를 쏘아 튀어나오는 플라즈마가 타겟과 마주보고 있는 고온의 기판에 묻어 결정화되는 것을 이용한다. 상기 펄스 레이저 증착법을 사용하는 경우 금속산화물의 소스로서 여러 가지의 전구체 물질을 사용하지 않고도 목적하는 금속산화물의 복잡한 조성을 박막으로 쉽게 구현할 수 있다. 또한, 비교적 단 시간내에 박막 형성이 가능하고, 증착 부위에 단차가 존재하는 경우에도 우수한 성막 특성을 얻을 수 있다.The pulsed laser deposition method is a method of physical vapor deposition for forming a thin film together with sputtering, in which a plasma which shoots a pulsed laser that has a target metal oxide precursor material placed in a vacuum chamber and focuses on a lens faces the target. It is used to crystallize by buried in a high temperature substrate. When the pulsed laser deposition method is used, the complex composition of the desired metal oxide can be easily realized as a thin film without using various precursor materials as a source of the metal oxide. In addition, a thin film can be formed within a relatively short time, and excellent film formation characteristics can be obtained even when a step exists in the deposition site.

실제 적용되는 펄스 레이저 증착 조건은 목적하는 유전체층의 두께, 면적, 및 실제 사용되는 금속산화물 전구체의 종류에 따라 적절히 조절될 수 있음은 물론 이다. 예를 들어, 상기 펄스 레이저 증착은 10∼40mTorr의 산소분압, 약 10Hz의 반복주기, 및 17∼37mJ/mm2의 에너지밀도하에 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.Actually applied pulse laser deposition conditions can be appropriately adjusted according to the thickness, area of the desired dielectric layer, and the type of metal oxide precursor actually used. For example, the pulse laser deposition may be performed under an oxygen partial pressure of 10 to 40 mTorr, a repetition period of about 10 Hz, and an energy density of 17 to 37 mJ / mm 2 , but is not particularly limited thereto.

또한, 상기 펄스 레이저 증착 온도는 수지 기판의 변형이 일어나지 않는 범위 내에서, 상기 금속산화물로 구성되는 유전체층의 목적하는 유전 특성에 따라 적절히 선택될 수 있으며, 바람직하게는 약 20∼250℃이다.In addition, the pulse laser deposition temperature may be appropriately selected depending on the desired dielectric properties of the dielectric layer composed of the metal oxide within a range in which deformation of the resin substrate does not occur, preferably about 20 to 250 ℃.

다음, 도 2c에서, 상기 금속산화물층(13) 상에 상부 전극용 금속층(14)을 적층한다. 상기 금속층을 구성하는 금속으로는 상기 회로 형성용 금속에서 상술한 바와 같으며, 바람직하게는 구리 또는 구리합금이 사용된다.Next, in FIG. 2C, an upper electrode metal layer 14 is stacked on the metal oxide layer 13. As a metal which comprises the said metal layer, it is as having mentioned above in the said metal for circuit formation, Preferably copper or a copper alloy is used.

이어서, 도 2d에서, 상기 상부 전극용 금속층(14) 상에 감광성 레지스트(15)를 도포한 후, 도 2e에 나타낸 바에 따라 소정의 패턴을 갖는 포토 마스크 패턴(16)을 놓고 노광/현상함으로써 도 2f에서와 같은 감광성 레지스트 패턴(15a)을 형성한다.Next, in FIG. 2D, after the photosensitive resist 15 is applied onto the upper electrode metal layer 14, the photomask pattern 16 having a predetermined pattern is placed and exposed / developed as shown in FIG. 2E. The photosensitive resist pattern 15a as in 2f is formed.

상기 감광성 레지스트(15)로는 당업계에 공지된 것이라면 특별히 한정되지 않고 사용 가능하며, 예를 들어, 드라이 필름 또는 액상의 감광재가 사용될 수 있다.The photosensitive resist 15 may be used without particular limitation as long as it is known in the art. For example, a dry film or a liquid photosensitive material may be used.

상기 드라이 필름은 커버 필름(cover film), 포토레지스트 필름(photo-resist film) 및 마일러 필름(mylarfilm)의 3층으로 구성되며, 실질적으로 레지스트 역할을 하는 층은 포토레지스트 필름이다. 드라이 필름의 노광 및 현상 공정은 포토 마스크 패턴, 즉 소정의 패턴이 인쇄된 아트 워크 필름을 드라이 필름 위에 밀착시킨 후 자외선을 조사하며, 이때, 아트 워크 필름의 패턴이 인쇄된 검은 부분은 자외선이 투과하지 못하고, 인쇄되지 않은 부분은 자외선이 투과하여 아트 워크 필름 아래의 드라이 필름을 경화시키게 된다. 이렇게 드라이 필름이 경화된 원판을 현상액에 담그면 경화되지 않은 드라이 필름 부분이 현상액에 의해 제거되고, 경화된 드라이 필름 부분만 남아서 에칭 레지스트 패턴을 형성한다. 여기서 현상액으로는 탄산나트륨(Na2CO3) 또는 탄산칼륨(K2CO3)의 수용액 등을 사용할 수 있다.The dry film is composed of three layers of a cover film, a photo-resist film, and a mylarfilm, and a layer substantially acting as a resist is a photoresist film. In the exposure and development process of the dry film, a photo mask pattern, ie, an artwork film on which a predetermined pattern is printed, is brought into close contact with a dry film and irradiated with ultraviolet rays. If not, the unprinted portion may transmit ultraviolet light to cure the dry film under the artwork film. When the dry film is cured, the original film is immersed in the developer, and the uncured dry film portion is removed by the developer, and only the cured dry film portion remains to form an etching resist pattern. As the developer, an aqueous solution of sodium carbonate (Na 2 CO 3 ) or potassium carbonate (K 2 CO 3 ) may be used.

한편, 감광성 레지스트로서 액상의 감광재를 사용하는 경우에는, 자외선에 감광되는 액체 상태의 감광재를 원판에 딥 코팅(dip coating) 방식, 롤 코팅(roll coating) 방식, 전기증착(electro-deposition) 방식 등에 의해 도포한 후, 건조시킨다. 다음으로, 소정의 패턴이 형성된 아트 워크 필름을 이용하여 감광재를 노광 및 현상함으로써, 감광재에 소정의 패턴을 형성한다. 이러한 액체 상태의 감광재를 이용하는 방식은 드라이 필름보다 얇게 도포할 수 있으므로, 보다 미세한 회로 패턴을 형성할 수 있는 장점이 있다. 또한, 원판의 표면에 요철이 있는 경우, 이를 채워 균일한 표면을 형성할 수 있는 장점도 있다.On the other hand, in the case of using a liquid photosensitive material as a photosensitive resist, a liquid photosensitive material that is exposed to ultraviolet light is dip-coated, roll coated, or electro-deposition on a disc. After coating by a method or the like, it is dried. Next, a predetermined pattern is formed in the photosensitive material by exposing and developing a photosensitive material using the artwork film in which the predetermined pattern was formed. The method using the liquid photosensitive material can be applied thinner than the dry film, there is an advantage that can form a finer circuit pattern. In addition, when the surface of the disc has irregularities, there is also an advantage that can form a uniform surface by filling it.

다음으로, 도 2g에 나타낸 바와 같이, 상기 감광성 레지스트 패턴(15a)을 에칭 레지스트로 하여 에칭함으로써 상기 감광성 레지스트 패턴(15a)이 도포되지 않은 부위의 상부 전극용 금속층 및 금속산화물층을 제거하여 패터닝함으로써 상기 하부 전극(12a)의 일부 상에 유전체층(13a) 및 상부 전극(14a)을 형성한다. 패터 닝 후, 상기 감광성 레지스트 패턴(15a)은 박리하여 제거한다.Next, as shown in FIG. 2G, by etching the photosensitive resist pattern 15a as an etching resist, the upper electrode metal layer and the metal oxide layer of the portion where the photosensitive resist pattern 15a is not applied are patterned. The dielectric layer 13a and the upper electrode 14a are formed on a portion of the lower electrode 12a. After patterning, the photosensitive resist pattern 15a is peeled off and removed.

예를 들어, 상기 에칭과정은 소정의 에칭 부위에 에칭액을 분무시킴으로써, 에칭 레지스트 패턴이 도포된 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상부 전극용 금속층 및 금속산화물층을 에칭하여 제거할 수 있다.For example, the etching process may spray and remove an etching solution on a predetermined etching site, thereby etching and removing the upper electrode metal layer and the metal oxide layer except for a portion corresponding to the predetermined pattern to which the etching resist pattern is applied. have.

이로부터 형성된 유전체층(13a)의 두께는 목적하는 유전 특성에 따라 조절할 수 있으나, 바람직하게는 200㎚ 내지 350㎚이다.The thickness of the dielectric layer 13a formed therefrom may be adjusted according to desired dielectric properties, but preferably 200 nm to 350 nm.

이어서, 도 2h에서, 상기 하부 전극(12a), 유전체층(13a) 및 상부 전극(14a)이 매립되도록 상기 베이스 기판 상에 절연 수지층(17)을 소정의 온도 및 압력하에 가압하여 적층한다.Next, in FIG. 2H, the insulating resin layer 17 is pressed and stacked under a predetermined temperature and pressure on the base substrate so that the lower electrode 12a, the dielectric layer 13a, and the upper electrode 14a are embedded.

상기 절연 수지층(17)으로는 층간 절연을 위하여 인쇄회로기판 분야에서 사용되는 것이라면 특별히 한정되지 않고 모두 사용 가능하며, 예를 들어, 반경화형 프리프레그와 같은, 보강기재로서 유리섬유가 함침된 에폭시 수지 등을 사용할 수 있다.The insulating resin layer 17 is not particularly limited as long as it is used in the printed circuit board field for interlayer insulation, and any one can be used. For example, an epoxy with glass fiber impregnated as a reinforcing substrate, such as a semi-cured prepreg. Resin and the like can be used.

다음, 도 2i에서, 상기 절연 수지층(17) 상에, 통상의 인쇄회로기판 분야에서 적용되는 세미에디티브 등의 공정에 따라, 외층 회로층(18)을 형성함으로써 캐패시터 내장형 인쇄회로기판을 완성한다.Next, in FIG. 2I, the capacitor-embedded printed circuit board is completed by forming the outer circuit layer 18 on the insulating resin layer 17 according to a process such as a semi-additive applied in a general printed circuit board field. do.

상기 외층 회로층(18) 형성공정의 일례를 좀 더 구체적으로 설명하면 다음과 같으나, 특별히 이러한 방법에 의해 한정되는 것은 아님이 주지되어야 한다.An example of the process of forming the outer circuit layer 18 will be described in more detail as follows, but it should be noted that the present invention is not particularly limited thereto.

우선, 상기 절연 수지층(17)에 층간 전기적 연결을 위하여 소정의 부위에 비아홀을 가공하여 형성한다. 예를 들어, 상기 비아홀은 외층 회로와 하부 전 극(12a)을 접속시키기 위하여 외층 회로층 중 어느 하나의 회로 패턴과 하부 전극(12a) 사이, 그리고 외층 회로와 상부 전극(14a)을 접속시키기 위하여 외층 회로층 중 어느 하나의 회로 패턴과 상부 전극(14a) 사이에 각각 형성될 수 있다.First, via holes are formed in predetermined portions to form electrical connection between the insulating resin layers 17. For example, the via hole may connect the circuit pattern of any one of the outer circuit layers and the lower electrode 12a and the outer circuit and the upper electrode 14a to connect the outer circuit 12 and the lower electrode 12a. Each of the outer circuit layers may be formed between the circuit pattern and the upper electrode 14a.

여기서 비아홀을 형성하는 과정은 CNC 드릴(Computer Numerical Control Drill) 또는 레이저 드릴을 사용하여 사전에 설정된 위치에 따라 비아홀을 형성하는 방식을 사용하는 것이 바람직하다.Here, the process of forming the via hole is preferably a method of forming the via hole according to a preset position using a CNC drill (Computer Numerical Control Drill) or a laser drill.

CNC 드릴을 이용하는 방식은 양면 인쇄회로기판의 비아홀이나 다층 인쇄회로기판의 도통홀(through hole)을 형성하는 경우 적당하다. 이러한 CNC 드릴을 이용하여 비아홀 또는 도통홀을 가공한 후에, 드릴링 시 발생하는 각종 이물질을 제거하는 디버링(deburring) 공정을 수행하는 것이 바람직하다.The CNC drill method is suitable for forming via holes of double-sided printed circuit boards or through holes of multilayer printed circuit boards. After the via hole or the through hole is processed using the CNC drill, it is preferable to perform a deburring process of removing various foreign substances generated during drilling.

레이저를 이용하는 방식은 다층 인쇄회로기판의 마이크로 비아홀(micro via hole)을 형성하는 경우에 적당하다. 이러한 레이저를 이용하는 방식으로, YAG 레이저(Yttrium Aluminum Garnet laser)를 이용하여, 필요에 따라 회로 형성용 금속층과 절연 수지층을 동시에 가공할 수도 있고, 이산화탄소 레이저(CO2 laser)를 이용하여 절연 수지층만을 가공할 수도 있다.The method using a laser is suitable for forming micro via holes of a multilayer printed circuit board. By using such a laser, a YAG laser (Yttrium Aluminum Garnet laser) can be used to simultaneously process a metal layer for forming a circuit and an insulating resin layer, or only an insulating resin layer using a carbon dioxide laser (CO 2 laser). Can also be processed.

한편, 비아홀을 형성한 후에는, 비아홀 가공 시 발생하는 열로 인하여 절연 수지층 등이 녹아서 비아홀의 측벽에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 더욱 수행하는 것이 바람직하다.On the other hand, after the via hole is formed, it is preferable to further perform a desmear process to remove smear generated on the sidewall of the via hole by melting the insulating resin layer due to heat generated during the via hole processing.

다음으로, 상술한 바에 따라 비아홀이 형성된 절연 수지층 상에 무전해 금속 도금 또는 스퍼터링을 통해서 시드층을 형성한다.Next, as described above, the seed layer is formed through electroless metal plating or sputtering on the insulating resin layer on which the via hole is formed.

이어서, 상기 시드층 상에 상술한 드라이 필름과 같은 도금 레지스트를 도포하고 노광/현상 등의 공정에 따라 소정의 패턴으로 도금 레지스트 패턴을 형성한 후, 전해 금속도금을 하여 전해 금속도금 패턴을 형성한다.Subsequently, a plating resist such as the dry film described above is applied onto the seed layer, and a plating resist pattern is formed in a predetermined pattern according to a process such as exposure / development, followed by electrolytic metal plating to form an electrolytic metal plating pattern. .

마지막으로, 도금 레지스트 패턴을 박리, 제거하고 금속도금 패턴이 형성되지 않은 부위의 시드층을 에칭 제거하여 소정의 외층 회로층을 형성한다.Finally, the plating resist pattern is peeled and removed, and the seed layer of the portion where the metal plating pattern is not formed is etched away to form a predetermined outer layer circuit layer.

이와 같이 형성된 캐패시터 내장형 인쇄회로기판에는, 예를 들어, 통상의 빌드업 공정에 따라, 추가적으로 외층이 더욱 형성되거나, 또는 솔더레지스트와 같은 최외층 형성 공정이 더욱 수행될 수 있음은 당업자에 의해 용이하게 인식 가능할 것이다.The capacitor-embedded printed circuit board formed as described above may be easily formed with an outer layer, or an outermost layer forming process such as solder resist may be further performed according to a conventional build-up process. It will be recognizable.

전술한 바와 같이, 본 발명에 따른 캐패시터 내장형 인쇄회로기판은 캐패시터의 전극과 유전체층 사이에 높은 접착성을 나타내어 신뢰성이 우수하며, 비교적 저온의 열처리에 의해서도 우수한 유전 특성을 얻을 수 있어, 수지 기판의 변형 없이 목적하는 유전 특성을 달성할 수 있다.As described above, the capacitor-embedded printed circuit board according to the present invention exhibits high adhesion between the electrode of the capacitor and the dielectric layer, which is excellent in reliability, and excellent dielectric properties can be obtained even by relatively low temperature heat treatment, thereby deforming the resin substrate. The desired dielectric properties can be achieved without.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 캐패시터 내장형 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.Although the present invention has been described in detail through specific embodiments, this is for describing the present invention in detail, and the capacitor-embedded printed circuit board and the manufacturing method thereof according to the present invention are not limited thereto, within the technical idea of the present invention. It is apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

도 1은 본 발명의 바람직한 일 실시형태에 따른 캐패시터 내장형 인쇄회로기판을 설명하기 위한 단면도이다.1 is a cross-sectional view for explaining a capacitor-embedded printed circuit board according to an exemplary embodiment of the present invention.

도 2a 내지 도 2i는 본 발명의 바람직한 일 실시형태에 따른 캐패시터 내장형 인쇄회로기판의 제조공정흐름을 설명하기 위한 단면도이다.2A to 2I are cross-sectional views illustrating a manufacturing process flow of a capacitor-embedded printed circuit board according to an exemplary embodiment of the present invention.

※ 도면의 주요 부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※

11 : 수지 기판 11: resin substrate

12 : 금속층 12a : 하부 전극12 metal layer 12a lower electrode

13 : 금속산화물층 13a : 유전체층13: metal oxide layer 13a: dielectric layer

14 : 금속층 14a : 상부 전극14 metal layer 14a upper electrode

15 : 감광성 레지스트 15a : 감광성 레지스트 패턴15 photosensitive resist 15a photosensitive resist pattern

16 : 포토 마스크 패턴 16: photo mask pattern

17 : 절연 수지층17: insulation resin layer

18 : 외층 회로층18: outer circuit layer

Claims (12)

(a) 하부 전극 및 회로 패턴을 포함하는 내층 회로층을 일면에 갖는 베이스 기판을 준비하는 단계;(a) preparing a base substrate having an inner circuit layer on one surface including a lower electrode and a circuit pattern; (b) 상기 하부 전극의 일부 상에 구리를 함유하는 금속산화물로 구성된 유전체층, 및 상부 전극을 형성하는 단계;(b) forming a dielectric layer comprising a metal oxide containing copper on a portion of the lower electrode, and an upper electrode; (c) 상기 하부 전극, 유전체층 및 상부 전극이 매립되도록 상기 베이스 기판 상에 절연 수지층을 적층하는 단계; 및 (c) laminating an insulating resin layer on the base substrate such that the lower electrode, the dielectric layer and the upper electrode are embedded; And (d) 상기 절연 수지층 상에 외층 회로층을 형성하는 단계;(d) forming an outer circuit layer on the insulating resin layer; 를 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.Method of manufacturing a capacitor-embedded printed circuit board comprising a. 청구항 1에 있어서, The method according to claim 1, 상기 베이스 기판은 단면 인쇄회로기판, 양면 인쇄회로기판 또는 다층 인쇄회로기판인 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.The base substrate is a manufacturing method of a capacitor-embedded printed circuit board, characterized in that the single-sided printed circuit board, double-sided printed circuit board or multilayer printed circuit board. 청구항 1에 있어서, The method according to claim 1, 상기 구리를 함유하는 금속산화물은 CaCu3Ti4O12, CaCu3Zr4O12 및 CaCu3Hf4O12로 이루어진 군으로부터 선택되는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.The copper-containing metal oxide is selected from the group consisting of CaCu 3 Ti 4 O 12 , CaCu 3 Zr 4 O 12 and CaCu 3 Hf 4 O 12 The manufacturing method of the capacitor embedded printed circuit board. 청구항 1에 있어서, The method according to claim 1, 상기 유전체층 형성은 펄스 레이저 증착법(pulse laser deposition)을 이용하여 수행되는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.Forming the dielectric layer is a manufacturing method of a capacitor-embedded printed circuit board, characterized in that is performed using pulse laser deposition (pulse laser deposition). 청구항 1에 있어서, The method according to claim 1, 상기 (b) 단계는: Step (b) is: (i) 상기 하부 전극 상에 펄스 레이저 증착법을 통해서 20∼250℃의 온도하에 금속산화물 전구체를 증착하여 금속산화물층을 형성하는 단계; (i) forming a metal oxide layer by depositing a metal oxide precursor on the lower electrode at a temperature of 20 to 250 ° C. through pulse laser deposition; (ii) 상기 금속산화물층 상에 상부 전극용 금속층을 적층하는 단계; (ii) laminating an upper electrode metal layer on the metal oxide layer; (iii) 상기 상부 전극용 금속층 상에 감광성 레지스트 패턴을 형성하는 단계; 및 (iii) forming a photosensitive resist pattern on the upper electrode metal layer; And (iv) 상기 감광성 레지스트 패턴을 에칭 레지스트로 하여 상기 상부 전극용 금속층 및 금속산화물층을 패터닝하여 상기 하부 전극의 일부 상에 유전체층 및 상부 전극을 형성하고, 상기 감광성 레지스트 패턴을 제거하는 단계; (iv) patterning the upper electrode metal layer and the metal oxide layer using the photosensitive resist pattern as an etching resist to form a dielectric layer and an upper electrode on a portion of the lower electrode, and removing the photosensitive resist pattern; 를 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.Method of manufacturing a capacitor-embedded printed circuit board comprising a. 청구항 1에 있어서, The method according to claim 1, 상기 유전체층의 두께는 200㎚ 내지 350㎚인 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.The thickness of the dielectric layer is a manufacturing method of a capacitor-embedded printed circuit board, characterized in that 200nm to 350nm. 청구항 1에 있어서, The method according to claim 1, 상기 하부 전극 및 상부 전극은 구리 또는 구리합금으로 이루어진 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.The lower electrode and the upper electrode is a manufacturing method of a capacitor-embedded printed circuit board, characterized in that made of copper or copper alloy. (a) 하부 전극 및 회로 패턴을 포함하는 내층 회로층이 일면에 형성된 베이스 기판;(a) a base substrate having an inner circuit layer including a lower electrode and a circuit pattern formed on one surface thereof; (b) 상기 하부 전극의 일부 상에 형성된, 구리를 함유하는 금속산화물로 구성된 유전체층;(b) a dielectric layer formed of a metal oxide containing copper formed on a portion of the lower electrode; (c) 상기 유전체층 상에 형성된 상부 전극; (c) an upper electrode formed on the dielectric layer; (d) 상기 하부 전극, 유전체층 및 상부 전극이 매립되도록 상기 베이스 기판 상에 형성된 절연 수지층; 및(d) an insulating resin layer formed on the base substrate such that the lower electrode, the dielectric layer, and the upper electrode are embedded; And (e) 상기 절연 수지층 상에 형성된 외층 회로층; (e) an outer circuit layer formed on the insulating resin layer; 을 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판.Capacitor embedded printed circuit board comprising a. 청구항 8에 있어서, The method according to claim 8, 상기 베이스 기판은 단면 인쇄회로기판, 양면 인쇄회로기판 또는 다층 인쇄회로기판인 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판.The base substrate is a printed circuit board with a capacitor, characterized in that the single-sided printed circuit board, double-sided printed circuit board or a multilayer printed circuit board. 청구항 8에 있어서, The method according to claim 8, 상기 구리를 함유하는 금속산화물은 CaCu3Ti4O12, CaCu3Zr4O12 및 CaCu3Hf4O12로 이루어진 군으로부터 선택되는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판.The copper-containing metal oxide is selected from the group consisting of CaCu 3 Ti 4 O 12 , CaCu 3 Zr 4 O 12 and CaCu 3 Hf 4 O 12 Capacitor embedded printed circuit board. 청구항 8에 있어서, The method according to claim 8, 상기 유전체층의 두께는 200nm 내지 350nm인 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판.The thickness of the dielectric layer is a capacitor embedded printed circuit board, characterized in that 200nm to 350nm. 청구항 8에 있어서, The method according to claim 8, 상기 하부 전극 및 상부 전극은 구리 또는 구리합금으로 이루어진 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판.The lower electrode and the upper electrode is a capacitor embedded printed circuit board, characterized in that made of copper or copper alloy.
KR1020080031324A 2008-04-03 2008-04-03 Printed circuit board having embedded capacitors and method of manufacturing the same KR20090105704A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080031324A KR20090105704A (en) 2008-04-03 2008-04-03 Printed circuit board having embedded capacitors and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080031324A KR20090105704A (en) 2008-04-03 2008-04-03 Printed circuit board having embedded capacitors and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20090105704A true KR20090105704A (en) 2009-10-07

Family

ID=41535377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080031324A KR20090105704A (en) 2008-04-03 2008-04-03 Printed circuit board having embedded capacitors and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20090105704A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022167111A1 (en) * 2021-02-05 2022-08-11 Werner Kirsch Method for producing high-current capacitors by laser technology

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022167111A1 (en) * 2021-02-05 2022-08-11 Werner Kirsch Method for producing high-current capacitors by laser technology

Similar Documents

Publication Publication Date Title
US7351915B2 (en) Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same
JP4288266B2 (en) Manufacturing method of printed circuit board with built-in multilayer capacitor
KR20060095813A (en) Embedded chip printed circuit board and method for manufacturing the same
US8730647B2 (en) Printed wiring board with capacitor
JP2007208263A (en) Method for manufacturing printed-circuit substrate with built-in thin-film capacitor
KR100619348B1 (en) Method for manufacturing package substrate using a electroless Ni plating
TWI403237B (en) Method of forming solid blind vias through the dielectric coating on high density interconnect (hdi) substrate materials
KR100222752B1 (en) Fabrication method of laminate pcb using laser
JP3224803B2 (en) Circuit board manufacturing method
KR100897650B1 (en) Fabricating Method of Multi Layer Printed Circuit Board
KR100642167B1 (en) Method for producing multi-layer circuits
JP4128649B2 (en) Method for manufacturing thin film multilayer circuit board
KR101862243B1 (en) Method for manuracturing printed circuit board with via and fine pitch circuit and printed circuit board by the same method
KR950003244B1 (en) Multilayer circuit board fabrication process
KR100455892B1 (en) Build-up printed circuit board and manufacturing method thereof
KR20090105704A (en) Printed circuit board having embedded capacitors and method of manufacturing the same
WO2005101929A1 (en) Printed circuit board including track gap-filled resin and fabricating method thereof
JP2002134918A (en) Method for manufacturing multilayer printed wiring board
CN113784510B (en) Method for selectively plugging hole and circuit board
JP7390846B2 (en) Rigid-flex multilayer printed wiring board and its manufacturing method
KR100704917B1 (en) Printed circuit board and the manufacturing method thereof
JP2006229097A (en) Capacitor film and manufacturing method therefor
KR100897669B1 (en) Fabricating Method of Multi Layer Printed Circuit Board
JP2001332855A (en) Method for manufacturing multi-layered wiring board
JP2004349526A (en) Spiral capacitor, wiring circuit board incorporating the spiral capacitor, and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application