KR20090104312A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- KR20090104312A KR20090104312A KR1020080029678A KR20080029678A KR20090104312A KR 20090104312 A KR20090104312 A KR 20090104312A KR 1020080029678 A KR1020080029678 A KR 1020080029678A KR 20080029678 A KR20080029678 A KR 20080029678A KR 20090104312 A KR20090104312 A KR 20090104312A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- preliminary insulating
- preliminary
- forming
- gas
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000004528 spin coating Methods 0.000 claims abstract description 21
- 239000007789 gas Substances 0.000 claims description 40
- 239000012530 fluid Substances 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000011261 inert gas Substances 0.000 claims description 10
- 238000005507 spraying Methods 0.000 claims description 5
- 240000007429 Tor tor Species 0.000 claims description 2
- 239000010409 thin film Substances 0.000 abstract 1
- 230000009969 flowable effect Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device.
반도체 소자의 고집적화에 따라 패턴의 크기가 점점 더 미세해지면서 STI(Shallow trench isolation)의 갭 매립(Gap-fill) 공정도 고난도의 기술을 요하고 있다. As the size of the pattern becomes smaller with increasing integration of semiconductor devices, the gap-fill process of shallow trench isolation (STI) also requires high level of technology.
또한, 반도체 소자의 제조 중 포토리소그라피 공정은 하부막의 평탄도나 균일도에 크게 영향을 받으므로, 고집적화에 대응하는 미세 배선을 형성하기 위해서는 절연막의 평탄화 문제도 매우 중요한 요소로 작용하고 있다.In addition, since the photolithography process during manufacturing of the semiconductor device is greatly influenced by the flatness and uniformity of the lower layer, the planarization problem of the insulating film also plays a very important factor in forming the fine wiring corresponding to the high integration.
따라서, 최근에는 패턴 사이의 미세 갭을 매립하면서 평탄화를 달성하기 위해, 스핀 코팅(Spin coating) 방식에 의하여 형성하는 절연막, 예를 들어, SOD(Spin-On Dielectric) 물질이 널리 사용되고 있다. 상기 SOD 물질은 액상 특성을 가지기 때문에, 갭 필링 및 평탄화 특성이 우수한 장점이 있다. Therefore, recently, an insulating film formed by a spin coating method, for example, a SOD (Spin-On Dielectric) material has been widely used in order to achieve planarization while filling a fine gap between patterns. Since the SOD material has a liquid phase characteristic, there is an advantage in that the gap filling and planarization characteristics are excellent.
그러나, 상기 액상 특성을 가지는 SOD 물질의 경우, 단순히 회전력에 의하여 증착하는 스핀 코터(Spin coater)에 의해 외부와 개방된 상태, 즉, 상압(1 bar)에서 상기 SOD 물질을 분사하는 것에 의해 도포가 이루어지기 때문에, 우수한 갭 매 립 특성을 갖더라도 초미세 패턴 사이를 매립하는 데에는 어느 정도 한계가 있다. However, in the case of the SOD material having the liquid phase characteristics, the coating is simply applied by spraying the SOD material at an open state, that is, at an atmospheric pressure (1 bar), by a spin coater which deposits by rotational force. Because of this, there is a limit to filling the gap between the ultra-fine pattern even with excellent gap filling characteristics.
특히, SOD 물질의 분사 중, 발생되는 휘발 성분들의 휘발 속도가 웨이퍼의 가장자리부에서 상대적으로 더 빠르며, 이로 인해, 상기 웨이퍼의 가장자리부에는 상기 웨이퍼의 중심부에서보다 상대적으로 얇은 두께의 절연 물질이 도포된다. In particular, during the injection of the SOD material, the volatilization rate of the volatile components generated is relatively faster at the edge of the wafer, whereby a relatively thin thickness of insulating material is applied to the edge of the wafer than at the center of the wafer. do.
그 결과, 웨이퍼의 중심부과 가장자리부 사이에 단차가 발생되어, 후속 공정에서 결함으로 작용하는 한계가 있다. As a result, a step is generated between the center portion and the edge portion of the wafer, and there is a limit that acts as a defect in a subsequent process.
본 발명은 반도체 기판의 중심부와 가장자리부 사이에 단차가 발생되는 것을 최소화할 수 있는 반도체 소자의 제조방법을 제공한다. The present invention provides a method of manufacturing a semiconductor device that can minimize the generation of a step between the center and the edge of the semiconductor substrate.
본 발명의 일 실시예에 따른 반도체 소자의 제조방법은 반도체 기판 상에 유동성 물질을 덮어 제1밀도를 갖는 예비 절연막을 형성하는 단계와, 상기 예비 절연막의 밀도를 향상시키기 위해 상기 예비 절연막을 가열 및 상기 예비 절연막을 향해 가스를 분사하여 상기 제1밀도보다 높은 제2밀도를 갖는 절연막을 형성하는 단계를 포함한다. A method of manufacturing a semiconductor device according to an embodiment of the present invention includes forming a preliminary insulating film having a first density by covering a fluid material on a semiconductor substrate, and heating the preliminary insulating film to improve the density of the preliminary insulating film. Spraying a gas toward the preliminary insulating film to form an insulating film having a second density higher than the first density.
여기서, 상기 예비 절연막을 형성하는 단계에서, 상기 예비 절연막은 스핀 코팅(Spin coating) 방식에 의하여 형성된 SOD막이다. Here, in the forming of the preliminary insulating film, the preliminary insulating film is a SOD film formed by a spin coating method.
상기 절연막을 형성하는 단계에서, 상기 가스에 의하여 상기 예비 절연막에 가해지는 압력은 600torr∼700torr이다. In the step of forming the insulating film, the pressure applied to the preliminary insulating film by the gas is 600torr to 700torr.
상기 절연막을 형성하는 단계에서, 상기 가스는 불활성 가스이다. In the step of forming the insulating film, the gas is an inert gas.
상기 절연막을 형성하는 단계에서, 상기 예비 절연막의 온도는 400℃∼500℃이다. In the step of forming the insulating film, the temperature of the preliminary insulating film is 400 ℃ to 500 ℃.
또한, 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법은 반도체 기판 상에 유동성 물질을 덮어 예비 절연막을 형성하는 단계와, 상기 예비 절연막의 제1두께를 갖는 제1영역 및 상기 제1두께보다 얇은 제2두께를 갖는 제2영역의 두께 차이를 감소시키기 위해 상기 예비 절연막을 가열 및 상기 제1영역에 상기 제2영역보다 많은 가스를 분사하여 균일한 두께 및 향상된 밀도를 갖는 절연막을 형성하는 단계를 포함한다. In addition, according to another embodiment of the present invention, a method of manufacturing a semiconductor device may include forming a preliminary insulating film by covering a fluid material on a semiconductor substrate, the first region having a first thickness of the preliminary insulating film, and the first thickness. Heating the preliminary insulating film and injecting more gas into the first region than the second region to reduce the thickness difference of the second region having a thin second thickness to form an insulating layer having a uniform thickness and an improved density. It includes.
여기서, 상기 예비 절연막을 형성하는 단계에서, 상기 예비 절연막은 스핀 코팅(Spin coating) 방식에 의하여 형성된 SOD막이다. Here, in the forming of the preliminary insulating film, the preliminary insulating film is a SOD film formed by a spin coating method.
상기 절연막을 형성하는 단계에서, 상기 가스에 의하여 상기 예비 절연막의 상기 제1영역에 가해지는 압력은 600torr∼700torr이다. In the forming of the insulating film, the pressure applied to the first region of the preliminary insulating film by the gas is 600 tortor to 700 torr.
상기 절연막을 형성하는 단계에서, 상기 가스는 불활성 가스이다. In the step of forming the insulating film, the gas is an inert gas.
상기 절연막을 형성하는 단계에서, 상기 예비 절연막의 온도는 400℃∼500℃이다. In the step of forming the insulating film, the temperature of the preliminary insulating film is 400 ℃ to 500 ℃.
본 발명의 또 다른 실시예에 따른 반도체 소자의 제조방법은 반도체 기판 상에 유동성 물질을 덮어 예비 절연막을 형성하는 단계와, 상기 예비 절연막의 제1두께를 갖는 제1영역 및 상기 제1두께보다 얇은 제2두께를 갖는 제2영역의 두께 차이를 감소시키기 위해 상기 제1영역에 상기 제2영역보다 높은 온도로 가열 및 상기 제1 및 제2영역들에 균일한 양의 가스를 분사하여 균일한 두께 및 향상된 밀도를 갖는 절연막을 형성하는 단계를 포함한다. In another embodiment, a method of manufacturing a semiconductor device includes forming a preliminary insulating film by covering a fluid material on a semiconductor substrate, and forming a preliminary insulating film, a first region having a first thickness of the preliminary insulating film, and thinner than the first thickness. In order to reduce the difference in thickness of the second region having a second thickness, the first region is heated to a temperature higher than the second region and a uniform amount of gas is injected to the first and second regions to achieve a uniform thickness. And forming an insulating film having an improved density.
여기서, 상기 예비 절연막을 형성하는 단계에서, 상기 예비 절연막은 스핀 코팅(Spin coating) 방식에 의하여 형성된 SOD막이다. Here, in the forming of the preliminary insulating film, the preliminary insulating film is a SOD film formed by a spin coating method.
상기 절연막을 형성하는 단계에서, 상기 가스에 의하여 상기 예비 절연막에 가해지는 압력은 600torr∼700torr이다. In the step of forming the insulating film, the pressure applied to the preliminary insulating film by the gas is 600torr to 700torr.
상기 절연막을 형성하는 단계에서, 상기 가스는 불활성 가스이다. In the step of forming the insulating film, the gas is an inert gas.
상기 절연막을 형성하는 단계에서, 상기 예비 절연막의 상기 제1영역에 가해지는 온도는 400℃∼500℃이다. In the forming of the insulating film, the temperature applied to the first region of the preliminary insulating film is 400 ° C to 500 ° C.
본 발명은 반도체 기판 상에 스핀 코팅(Spin coating) 방식에 의하여 형성된 절연막을 증착함에 있어서, 상기 절연막의 밀도를 향상시키기 위해 상기 절연막을 가열 및 상기 절연막을 향해 가스를 분사해줌으로써, 향상된 밀도를 갖는 절연막을 형성해줄 수 있다. The present invention is to deposit an insulating film formed by a spin coating method on a semiconductor substrate, by heating the insulating film and injecting a gas toward the insulating film to improve the density of the insulating film, having an improved density An insulating film can be formed.
또한, 본 발명은 상기 절연막의 중앙부와 상기 중앙부보다 얇은 두께를 갖는 가장자리부의 두께 차이를 감소시키기 위해 상기 절연막을 가열 및 상기 중앙부에 상기 가장자리부보다 많은 가스를 분사해주거나 또는 상기 중앙부에 상기 가장자리부보다 높은 온도로 가열 및 상기 중앙부와 가장자리부에 균일한 양의 가스를 분사해줌으로써, 균일한 두께 및 향상된 밀도를 갖는 절연막을 형성해줄 수 있다. The present invention also heats the insulating film and injects more gas than the edge portion to the center portion or the edge portion to reduce the thickness difference between the center portion and the edge portion having a thickness thinner than the center portion. By heating to a higher temperature and injecting a uniform amount of gas to the center portion and the edge portion, it is possible to form an insulating film having a uniform thickness and improved density.
상기 두께 차이로 인해 발생되는 결함을 방지할 수 있으며, 상기 절연막의 막질을 효과적으로 개선할 수 있다. Defects caused by the thickness difference can be prevented, and the film quality of the insulating film can be effectively improved.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 반도체 기판 상에 절연막을 형성하기 위한 스핀 코팅 장치를 도시한 단면도이다. 1 is a cross-sectional view showing a spin coating apparatus for forming an insulating film on a semiconductor substrate.
도 1을 참조하면, 스핀 코팅 장치(1)는 회전 유닛(3), 웨이퍼척(4) 및 유동성 물질 제공 노즐(5)을 포함하며, 상기 스핀 코팅 장치(1)는 비산 방지 커버(2)를 더 포함할 수 있다. Referring to FIG. 1, the spin coating apparatus 1 comprises a rotating
상기 비산 방지 커버(2)는 상기 유동성 물질 제공 노즐(5)으로부터 제공된 유동성 물질(110)이 상기 웨이퍼척(4)의 고속 회전에 의하여 외부로 비산되는 것을 방지하며, 상기 비산 방지 커버(2)는 상부가 개방된 통 형상을 갖는다. The
상기 회전 유닛(3)은 모터(도시안됨)를 포함하며, 상기 모터는 회전력을 발생하기 위한 장치이다. 상기 모터는 상기 비산 방지 커버(2)의 외부에 배치될 수 있다. The rotating
상기 회전 유닛(3)에는 웨이퍼척(4)이 결합되며, 상기 웨이퍼척(4)은 상기 모터에서 발생한 회전력에 의하여 회전축이 회전하는 방향으로 회전된다. A
상기 웨이퍼척(4) 상에는 반도체 기판(100)이 배치되며, 상기 웨이퍼척(4)은 상기 반도체 기판(100)에 스핀 코팅이 이루어지는 동안 상기 반도체 기판(100)을 고정하는 역할을 한다. The
상기 웨이퍼척(4)은 상기 반도체 기판(100)을 가열하기 위한 히터를 포함할 수 있다. The
상기 유동성 물질 제공 노즐(5)은 후술될 절연막을 형성하기 위해 유동성 물질(110)을 상기 반도체 기판(100)의 중심부에 공급하기 위한 장치로서, 상기 반도체 기판(100)으로는 상기 유동성 물질 제공 노즐(5)로부터 상기 유동성 물질(110)이 제공된다. The fluid
도 2는 도 1의 반도체 기판 상에 유동성 물질을 덮어 예비 절연막을 형성한 단면도이다. FIG. 2 is a cross-sectional view of a preliminary insulating film formed by covering a fluid material on the semiconductor substrate of FIG. 1.
도 2를 참조하면, 상기 반도체 기판(100) 상에 유동성 물질(110)이 제공된 후, 상기 유동성 물질(110)은 상기 회전 유닛(3)의 모터에서 발생한 회전력에 의하여 상기 반도체 기판(100) 상에 코팅되어 예비 절연막(110a)이 형성된다. Referring to FIG. 2, after the
상기 예비 절연막(110a)은, 예를 들어, 제1밀도를 가지며, 상기 예비 절연막(110a)은, 예를 들어, 스핀 코팅(Spin coating) 방식에 의하여 형성된 SOD막일 수 있다. For example, the
도 3은 도 2의 예비 절연막을 가열 및 상기 예비 절연막을 향해 가스를 분사하여 향상된 밀도를 갖는 절연막을 형성한 단면도이다. 3 is a cross-sectional view of an insulating film having an improved density by heating the preliminary insulating film of FIG. 2 and injecting a gas toward the preliminary insulating film.
도 3을 참조하면, 상기 반도체 기판(100) 상에 제1밀도를 갖는 예비 절연막(110a)이 형성된 후, 상기 반도체 기판(100) 상면에 형성된 상기 예비 절연막(110a)의 밀도를 향상시키기 위해 상기 예비 절연막(110a)으로는 고압의 가스가 제공된다. Referring to FIG. 3, after the preliminary
상기 가스는, 예를 들어, 상기 예비 절연막(110a)과 반응하지 않는 불활성 가스일 수 있으며, 상기 불활성 가스는, 예를 들어, 헬륨(He), 아르곤(Ar) 및 질소(N2)일 수 있다.The gas may be, for example, an inert gas that does not react with the
이때, 고압으로 제공된 상기 가스에 의하여 상기 예비 절연막(110a)에 가해지는 압력은, 예를 들어, 약 600torr∼약 700torr일 수 있으며, 상기 고압의 가스를 상기 예비 절연막(110a)에 제공하기 위해 도 3에 도시된 바와 같이 상기 반도체 기판(100) 상에는 가스 공급부(6)가 배치될 수 있다. In this case, the pressure applied to the preliminary
이에 더하여, 상기 예비 절연막(110a)의 밀도를 향상시키기 위해, 상기 웨이퍼척(4)에 내장된 히터를 이용하여 상기 예비 절연막(110a)을 가열할 수 있으며, 상기 예비 절연막(110a)의 온도는, 예를 들어, 약 400℃∼약 500℃일 수 있다. In addition, in order to improve the density of the preliminary
이로써, 상기 반도체 기판(100) 상에는 상기 제1밀도보다 높은 제2밀도를 갖는 절연막(110b)이 형성된다. As a result, an
본 실시예에 의하면, 상기 예비 절연막(110a)을 가열하여 상기 예비 절연막(110a)의 막질을 무르게 한 후, 상기 무른 막질 특성을 이용하여 상기 예비 절연막(110a)을 향해 가스를 분사함으로써, 절연막(110b)의 밀도를 보다 향상시킬 수 있다. According to the present exemplary embodiment, the preliminary
따라서, 상기 반도체 기판(100)에 형성된 예비 절연막(110a)의 중심부와 가장자리부들의 밀도 차이를 개선해줌으로써, 상기 예비 절연막(110a)의 중심부와 가장자리부 사이에 발생되는 두께 차이를 최소화시켜줄 수 있으며, 상기 두께 차이로 인해 발생되는 결함을 방지할 수 있어, 상기 절연막(110b)의 막질을 효과적으로 개선할 수 있다. Therefore, by improving the density difference between the center and the edges of the preliminary
한편, 도 4 내지 도 7들은 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다. 4 to 7 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with another embodiment of the present invention.
도 4는 제1영역 및 제2영역을 갖는 반도체 기판 상에 절연막을 형성하기 위한 스핀 코팅 장치를 도시한 단면도이다. 4 is a cross-sectional view illustrating a spin coating apparatus for forming an insulating film on a semiconductor substrate having a first region and a second region.
도 4를 참조하면, 도 1에 도시된 스핀 코팅 장치(1)를 이용하여 반도체 기판(200)으로는 상기 유동성 물질 제공 노즐(5)로부터 유동성 물질(210)이 제공된다. 상기 반도체 기판(200)은 제1영역(A) 및 제2영역(B)을 갖는다. Referring to FIG. 4, the
상기 제1영역(A)은 상기 반도체 기판(200)의 중앙부를 말하며, 상기 제2영역(B)은 상기 반도체 기판(200)의 가장자리부를 말한다. The first region A refers to a central portion of the
도 5는 도 4의 반도체 기판 상에 유동성 물질을 덮어 예비 절연막을 형성한 단면도이다. FIG. 5 is a cross-sectional view of a preliminary insulating film formed by covering a fluid material on the semiconductor substrate of FIG. 4.
도 5를 참조하면, 상기 반도체 기판(200) 상에 유동성 물질(210)이 제공된 후, 상기 유동성 물질(210)은 상기 회전 유닛(3)의 모터에서 발생한 회전력에 의하여 상기 반도체 기판(200) 상에 코팅되어 예비 절연막(210a)이 형성된다. Referring to FIG. 5, after the
상기 예비 절연막(210a)은, 예를 들어, 제1밀도를 가지며, 상기 예비 절연막(210a)은, 예를 들어, 스핀 코팅 방식에 의하여 형성된 SOD막일 수 있다. For example, the preliminary insulating
자세하게, 상기 예비 절연막(210a)은 상기 유동성 물질(210)이 상기 반도체 기판(200) 상에 코팅될 때, 발생되는 휘발 성분들의 휘발 속도가 상기 반도체 기 판(200)의 중심부에서보다 상기 반도체 기판(200)의 가장자리부에서 상대적으로 더 빨라 상기 반도체 기판(200)의 가장자리부에서는 상기 반도체 기판(100)의 중심부에서보다 상대적으로 낮은 밀도 및 얇은 두께를 가질 수 있다. 이로써, 상기 예비 절연막(210a)은 상기 제1영역(A)에서, 예를 들어, 제1두께(t1)를 가지며, 상기 제2영역(B)에서는, 예를 들어, 상기 제1두께(t1)보다 얇은 제2두께(t2)를 갖는다. In detail, the preliminary insulating
도 6 및 도 7들은 도 5의 예비 절연막을 가열 및 상기 예비 절연막을 향해 가스를 분사하여 균일한 두께 및 향상된 밀도를 갖는 절연막을 형성한 단면도들이다. 6 and 7 are cross-sectional views of heating the preliminary insulating film of FIG. 5 and spraying gas toward the preliminary insulating film to form an insulating film having a uniform thickness and an improved density.
도 6을 참조하면, 상기 반도체 기판(200) 상에 제1밀도를 갖는 예비 절연막(210a)이 형성된 후, 상기 반도체 기판(200) 상면에 형성된 상기 예비 절연막(210a)의 밀도를 향상 및 상기 예비 절연막(210a)의 제1 및 제2영역(A, B)들의 두께 차이를 감소시키기 위해, 상기 예비 절연막(210a)의 상기 제1영역(A)으로는 상기 제2영역(B)보다 많은 양의 고압의 가스가 제공된다. Referring to FIG. 6, after the preliminary insulating
상기 가스는, 예를 들어, 상기 예비 절연막(210a)과 반응하지 않는 불활성 가스일 수 있으며, 상기 불활성 가스는, 예를 들어, 헬륨(He), 아르곤(Ar) 및 질소(N2)일 수 있다. The gas may be, for example, an inert gas that does not react with the preliminary insulating
이때, 고압으로 제공된 상기 가스에 의하여 상기 예비 절연막(210a)의 제1영역(A)에 가해지는 압력은, 예를 들어, 약 600torr∼약 700torr일 수 있으며, 상기 고압의 가스를 상기 예비 절연막(210a)의 제1영역(A)에 제공하기 위해 도 6에 도시 된 바와 같이 상기 반도체 기판(200) 상에는 가스 공급부(6)가 배치될 수 있다. In this case, the pressure applied to the first region A of the preliminary insulating
이에 더하여, 상기 예비 절연막(210a)의 밀도를 향상시키기 위해, 상기 웨이퍼척(4)에 내장된 히터를 이용하여 상기 예비 절연막(210a)을 가열할 수 있으며, 상기 예비 절연막(210a)의 온도는, 예를 들어, 약 400℃∼약 500℃일 수 있다. In addition, in order to improve the density of the preliminary insulating
이로써, 상기 반도체 기판(200) 상에는 균일한 두께 및 향상된 밀도를 갖는 절연막(210b)이 형성된다.As a result, an insulating
이와 다르게, 도 7을 참조하면, 상기 반도체 기판(200) 상면에 형성된 상기 예비 절연막(210a)의 밀도를 향상 및 상기 예비 절연막(210a)의 제1 및 제2영역(A, B)들의 두께 차이를 감소시키기 위해, 상기 웨이퍼척(4)에 내장된 히터를 이용하여 상기 예비 절연막(210a)의 상기 제1영역(A)으로는 상기 제2영역(B)보다 높은 온도의 열이 제공된다. In contrast, referring to FIG. 7, the density of the preliminary insulating
이때, 상기 예비 절연막(210a)의 온도는, 예를 들어, 약 400℃∼약 500℃일 수 있다. In this case, the temperature of the preliminary insulating
이에 더하여, 상기 예비 절연막(210a)의 밀도를 향상시키기 위해, 상기 예비 절연막(210a)으로는 고압의 가스가 제공될 수 있으며, 상기 고압의 가스를 상기 예비 절연막(210a)에 제공하기 위해 도 7에 도시된 바와 같이, 상기 반도체 기판(200) 상에 가스 공급부(6)가 배치될 수 있다. In addition, in order to improve the density of the preliminary insulating
도 6에 설명한 바와 같이, 상기 가스 및 고압으로 제공된 상기 가스에 의하여 상기 예비 절연막(210a)에 가해지는 압력은, 예를 들어, 실질적으로 동일하다. As described in FIG. 6, the pressure applied to the preliminary insulating
이로써, 상기 반도체 기판(200) 상에는 균일한 두께 및 향상된 밀도를 갖는 절연막(210b)이 형성되며, 본 발명의 실시예에 따른 반도체 소자의 제조방법과 같이 실질적으로 동일한 효과를 얻을 수 있다. As a result, an insulating
이후, 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자를 완성한다.Thereafter, a series of subsequent processes are performed in sequence to complete the semiconductor device according to the embodiment of the present invention.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다. As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
도 1은 반도체 기판 상에 절연막을 형성하기 위한 스핀 코팅 장치를 도시한 단면도이다. 1 is a cross-sectional view showing a spin coating apparatus for forming an insulating film on a semiconductor substrate.
도 2는 도 1의 반도체 기판 상에 유동성 물질을 덮어 예비 절연막을 형성한 단면도이다. FIG. 2 is a cross-sectional view of a preliminary insulating film formed by covering a fluid material on the semiconductor substrate of FIG. 1.
도 3은 도 2의 예비 절연막을 가열 및 상기 예비 절연막을 향해 가스를 분사하여 향상된 밀도를 갖는 절연막을 형성한 단면도이다. 3 is a cross-sectional view of an insulating film having an improved density by heating the preliminary insulating film of FIG. 2 and injecting a gas toward the preliminary insulating film.
도 4는 제1영역 및 제2영역을 갖는 반도체 기판 상에 유동성 물질이 제공되는 것을 도시한 단면도이다. 4 is a cross-sectional view illustrating that a fluid material is provided on a semiconductor substrate having a first region and a second region.
도 5는 도 4의 반도체 기판 상에 유동성 물질을 덮어 예비 절연막을 형성한 단면도이다. FIG. 5 is a cross-sectional view of a preliminary insulating film formed by covering a fluid material on the semiconductor substrate of FIG. 4.
도 6 및 도 7들은 도 5의 예비 절연막을 가열 및 상기 예비 절연막을 향해 가스를 분사하여 균일한 두께 및 향상된 밀도를 갖는 절연막을 형성한 단면도들이다. 6 and 7 are cross-sectional views of heating the preliminary insulating film of FIG. 5 and spraying gas toward the preliminary insulating film to form an insulating film having a uniform thickness and an improved density.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080029678A KR20090104312A (en) | 2008-03-31 | 2008-03-31 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080029678A KR20090104312A (en) | 2008-03-31 | 2008-03-31 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090104312A true KR20090104312A (en) | 2009-10-06 |
Family
ID=41534125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080029678A KR20090104312A (en) | 2008-03-31 | 2008-03-31 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090104312A (en) |
-
2008
- 2008-03-31 KR KR1020080029678A patent/KR20090104312A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9018108B2 (en) | Low shrinkage dielectric films | |
KR20130050918A (en) | Silicon nitride passivation layer for covering high aspect ratio features | |
JP5634366B2 (en) | Film forming apparatus and semiconductor device manufacturing method | |
US6187093B1 (en) | Apparatus and method for planarization of spin-on materials | |
US6033589A (en) | Method for depositing a coating layer on a wafer without edge bead formation | |
KR20090037259A (en) | Spin coating apparatus and forming method of dielectric for semiconductor device | |
KR20090104312A (en) | Method of manufacturing semiconductor device | |
JPH10163183A (en) | Thin film forming equipment | |
KR20110000847A (en) | Semiconductor coating apparatus of multi-nozzle and semiconductor coating method using the same | |
KR102362534B1 (en) | Substrate disposition method | |
CN109698115A (en) | The manufacturing method of semiconductor device | |
TWI833516B (en) | Substrate processing device and substrate processing method | |
KR100721247B1 (en) | Sog coater in semiconductor manufacturing process and the sog process using the same | |
KR100746629B1 (en) | Method for fabricating trench isolation in semiconductor device | |
KR100245076B1 (en) | Method for forming multi metal interconnection layer of semiconductor device | |
KR100552817B1 (en) | SOG coating apparatus and method of manufacturing semiconductor device using the same | |
TW202412070A (en) | Substrate processing method | |
KR20030053326A (en) | A Apparatus for Uniformity Temperature of the Semiconductor Wafer | |
US6774042B1 (en) | Planarization method for deep sub micron shallow trench isolation process | |
KR100850180B1 (en) | Method for fabricating a SOI substrate and polishing apparatus used the same | |
KR20090042428A (en) | Apparatus deposition of semiconductor device and method for manufacturing semiconductor device | |
KR20030002830A (en) | Method for fabricating interlayer of semiconductor device | |
JPH053257A (en) | Film formation for semiconductor device | |
KR100702122B1 (en) | Method for forming inter metal dielectric layer on semiconductor substrate | |
KR970000386Y1 (en) | Coating apparatus for semiconductor device fabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |