KR20090099334A - Printed circuit board and manufacturing method thereof - Google Patents
Printed circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- KR20090099334A KR20090099334A KR1020080024515A KR20080024515A KR20090099334A KR 20090099334 A KR20090099334 A KR 20090099334A KR 1020080024515 A KR1020080024515 A KR 1020080024515A KR 20080024515 A KR20080024515 A KR 20080024515A KR 20090099334 A KR20090099334 A KR 20090099334A
- Authority
- KR
- South Korea
- Prior art keywords
- copper foil
- blind via
- forming
- core substrate
- solder ball
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.
종래 기술에 따르면 층간 도통 비아을 형성하기 위하여 드릴을 사용하여 관통 쓰루홀을 뚫고 동 도금을 실시한 후 쓰루홀 내부를 수지 등을 사용하여 충전하였다. 그 후 불필요한 수지를 연마로 제거하여 표면을 평탄하게 한 다음 다시 동도금을 실시함으로써 층간 도통 비아를 형성하였다.According to the prior art, the through-holes were drilled using a drill to form an interlayer through via, and copper plating was performed, and the inside of the through-holes was filled using a resin or the like. Thereafter, unnecessary resin was removed by polishing to smooth the surface, and then copper plating was performed again to form an interlayer conductive via.
그러나 드릴을 사용하여 비아를 가공할 경우, 쓰루홀 내에 충전재를 충전하고 버프 연마 등을 사용하여 연마를 실시하기 때문에 기재 신축이 발생하여 제조 컨트롤에 어려움이 있다. 또한 캡(Cap) 동 도금을 실시하기 때문에 연마 편차와 동도금 편차 등의 영향을 받으므로 미세 회로패턴 형성에는 적합하지 않으며 기재가 얇을 경우에는 연마할 수 없는 문제가 있다.However, when the via is processed using a drill, since the filler is filled in the through-hole and polishing is performed using buffing or the like, there is difficulty in manufacturing control due to stretching of the substrate. In addition, since the cap copper plating is performed, it is affected by polishing variation and copper plating variation, so it is not suitable for forming a fine circuit pattern, and there is a problem that polishing is not possible when the substrate is thin.
따라서 드릴 가공에 의한 비아 형성 방법으로는 기판 사이즈의 소형화와 박 형화, 그리고 회로패턴의 미세화 추세에 대응할 수 없는 문제가 있다.Therefore, there is a problem in that the via formation method using the drill process cannot cope with the trend of miniaturization and thinning of the substrate size and miniaturization of the circuit pattern.
이에 따라 레이저 가공 방법을 통하여 블라인드 비아 구조로 층간 도통을 하는 공법이 사용되었다. 그러나 레이저를 사용하여 비아를 가공하는 경우와 드릴을 사용하여 비아를 가공하는 경우를 비교하면 레이저를 사용하여 비아를 형성하고 VOP(Via On Pad) 구조로 만든 제품이 물리적인 충격에 더 약한 문제가 있다.Accordingly, a method of interlayer conduction with a blind via structure through a laser processing method was used. However, when comparing vias with lasers and vias with drills, the vias are formed using lasers and products made with VOP (Via On Pad) structures are more vulnerable to physical impact. have.
도 1은 종래 레이저 가공 기술에 따른 인쇄회로기판의 블라인드 비아를 나타낸 단면도이다. 도 1을 참조하면 코어 기판(1), 블라인드 비아(2), 동박(4), 비아 랜드(6), 솔더볼 패드(8), 솔더 레지스트(9)가 도시되어 있다.1 is a cross-sectional view illustrating a blind via of a printed circuit board according to a conventional laser processing technology. Referring to FIG. 1, a
레이저 가공에 의한 종래 기술에 따르면 동박(4)과 블라인드 비아(2)가 접속에 의해 층간 도통 되기 때문에 동박(4)과 블라인드 비아(2) 사이에 계면이 존재하였다. 동박(4)과 블라인드 비아(2) 사이의 계면에 외부적 충격에 의한 크랙 및 들뜸이 발생하면 동박과 블라인드 비아의 접속이 완전하지 않으므로 비아의 저항치가 증가되어 전기적 연결의 신뢰성이 저하되는 문제가 있었다.According to the prior art by laser processing, since the
본 발명은 레이저 가공을 통한 비아 형성 시 발생하였던 동박과 블라인드 비아 사이의 계면을 줄임으로써 패키지 기판의 소형화와 박형화 추세에 따른 레이저 가공 방법을 통하여 전기적 접속의 신뢰성이 우수한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.The present invention provides a printed circuit board having excellent reliability of electrical connection through a laser processing method according to the trend of miniaturization and thinning of the package substrate by reducing the interface between the copper foil and the blind via generated during the via formation by laser processing. To provide.
본 발명의 일 측면에 따르면, 코어 기판, 코어 기판에 형성되며 코어 기판의 일면 방향으로 개방부가 형성된 블라인드 비아, 블라인드 비아가 형성된 위치에서 코어 기판의 타면에 형성되는 동박, 동박에 적층되며 블라인드 비아와 일체로 연결되는 비아 랜드, 동박을 관통하며 블라인드 비아와 비아 랜드를 일체로 연결하는 접속부를 구비하는 인쇄회로기판이 제공된다.According to an aspect of the present invention, a blind via is formed on the core substrate and the core substrate, and the via is formed in one direction of the core substrate, and the copper foil and copper foil are formed on the other surface of the core substrate at the position where the blind via is formed. Provided is a printed circuit board having a via land integrally connected to each other and a connection part penetrating through copper foil and integrally connecting the blind via and the via land.
여기에서 블라인드 비아, 비아 랜드 및 접속부는 동 도금을 수행함으로써 일체로 형성될 수 있다.Here, the blind via, the via land and the connecting portion can be integrally formed by performing copper plating.
그리고 전술한 인쇄회로기판은 비아 랜드에 접하여 형성되는 솔더볼 패드를 더 구비할 수 있으며 솔더볼 패드는 니켈(Ni) 및 금(Au)을 포함하는 물질로 이루어질 수 있다.The printed circuit board may further include a solder ball pad formed in contact with the via land, and the solder ball pad may be formed of a material including nickel (Ni) and gold (Au).
또한, 본 발명의 다른 측면에 따르면, 코어 기판의 양면에 동박이 적층된 동박 적층판을 제공하는 단계, 동박 적층판의 일면으로부터 블라인드 비아홀을 형성하는 단계, 동박 적층판의 타면에 블라인드 비아홀과 연결되는 접속홀을 형성하는 단계, 동박 적층판 양면, 블라인드 비아홀 내벽 및 접속홀의 내부에 동 도금층을 형성하는 단계, 코어 기판에 회로패턴 및 비아 랜드를 형성하는 단계로 수행되는 인쇄회로기판 제조방법이 제공된다.In addition, according to another aspect of the invention, providing a copper foil laminated plate laminated copper foil on both sides of the core substrate, forming a blind via hole from one surface of the copper foil laminated plate, the connection hole connected to the blind via hole on the other surface of the copper foil laminate A method of manufacturing a printed circuit board is provided, the method comprising: forming a copper plating layer on both sides, forming a copper plating layer on an inner wall of a blind via hole, and a connection hole, and forming a circuit pattern and a via land on a core substrate.
여기에 비아 랜드에 접하여 형성되는 솔더볼 패드를 형성하는 단계가 더 수행될 수 있다. 솔더볼 패드는 솔더볼 패드가 형성되는 위치에 니켈(Ni) 및 금(Au)을 도금함으로써 형성될 수 있다.Here, the step of forming a solder ball pad formed in contact with the via land may be further performed. The solder ball pads may be formed by plating nickel (Ni) and gold (Au) at positions where the solder ball pads are formed.
여기에서 블라인드 비아홀을 형성하는 단계는, 블라인드 비아홀이 형성되는 위치에서 동박 적층판 일면의 동박을 에칭하는 단계, 레이저 가공을 통하여 코어 기판을 블라인드 비아홀의 형상으로 식각하는 단계로 수행될 수 있다.Here, the forming of the blind via hole may be performed by etching the copper foil on one surface of the copper foil laminate at the position where the blind via hole is formed, and etching the core substrate into the shape of the blind via hole through laser processing.
그리고 상술한 접속홀을 형성하는 단계는, 레이저 가공 공정 또는 에칭 공정을 통하여 동박 적층판 타면의 동박을 천공(穿孔)함으로써 수행될 수 있다.The step of forming the connection hole described above may be performed by drilling the copper foil on the other surface of the copper foil laminate through a laser processing process or an etching process.
한편 동 도금층을 형성하는 단계는, 동박 적층판 양면, 블라인드 비아홀 내벽 및 접속홀의 내부에 조도를 형성하는 단계, 무전해 도금을 통하여 동박 적층판 양면, 블라인드 비아홀 내벽 및 접속홀의 내부에 시드층을 형성하는 단계, 시드층에 전해 동 도금을 수행하는 단계를 거칠 수 있다.Meanwhile, the forming of the copper plating layer may include forming roughness on both sides of the copper foil laminate, inside walls of the blind via holes, and the connection holes, and forming a seed layer on both sides of the copper foil laminate, inside the blind via holes, and the connection holes through electroless plating. The electrolytic copper plating may be performed on the seed layer.
또한 전술한 코어 기판에 회로패턴 및 비아 랜드를 형성하는 단계는, 동 도금층에 에칭 레지스트를 형성하는 단계, 동 도금층에 에칭 용액을 공급하는 단계, 에칭 레지스트를 제거하는 단계로 수행될 수 있다.In addition, the forming of the circuit pattern and the via land on the core substrate may be performed by forming an etching resist on the copper plating layer, supplying an etching solution to the copper plating layer, and removing the etching resist.
본 발명의 실시예에 따르면 인쇄회로기판의 블라인드 비아 및 비아 랜드가 일체로 연결됨으로써 물리적 충격 등에서도 우수한 전기적 접속의 신뢰성을 확보할 수 있다.According to the exemplary embodiment of the present invention, since the blind via and the via land of the printed circuit board are integrally connected, it is possible to secure excellent electrical connection reliability even in physical impact.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.
이하 본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, an embodiment of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. In the following description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals. Duplicate explanations will be omitted.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 블라인드 비아를 나타낸 단면도이다. 도 2를 참조하면, 코어 기판(10), 블라인드 비아(12), 동박(14), 비아 랜드(16), 접속부(18), 솔더볼 패드(20), 솔더 레지스트(22)가 도시되어 있다.2 is a cross-sectional view illustrating a blind via of a printed circuit board according to an exemplary embodiment of the present invention. Referring to FIG. 2, a
본 발명의 일 실시예에 따르면, 코어 기판(10)의 일면에 기판의 상면과 하면을 전기적으로 연결하는 블라인드 비아(12)가 형성되어 있다. 블라인드 비아(12)는 코어 기판의 일면 방향으로 블라인드 비아의 개방부(42)가 형성되도록 코어 기판에 형성되어 있다. 블라인드 비아(12)는 코어 기판(10)의 상면과 하면을 전기적으로 도통시키는 역할을 한다.According to one embodiment of the present invention, a blind via 12 is formed on one surface of the
코어 기판(10)은 블라인드 비아(12)에 의해 층간 도통이 되는 기판으로, 본 실시예에서는 단층 기판으로 도시되어 있으나 층간 도통이 필요한 다층 기판 또한 본 발명에서 지칭하는 코어 기판(10)에 포함될 것이다.The
또한 블라인드 비아(12)가 형성된 위치에서 코어 기판(10)의 타면에는 블라인드 비아와 접하는 동박(14)이 형성되어 있다. 다시 말해서 블라인드 비아(12)가 관통하는 코어 기판(10)의 타면에 블라인드 비아와 접하는 동박(14)이 형성되어 있다.Moreover, the
그리고 도 2와 같이 블라인드 비아(12)와 일체로 연결되는 비아 랜드(16)가 코어 기판(10) 타면의 동박(14)에 적층되어 형성된다. As shown in FIG. 2, via
본 설명에서 동박(14)은 코어 기판(10)의 양면에 적층되어 상용되는 동박 적층판의 양면에 형성된 동박층을 지칭하며, 전해 도금 공정에서 인쇄회로기판의 회로패턴 및 비아 랜드(16)가 형성될 수 있는 베이스 층 역할을 한다.In the present description, the
본 실시예에서 비아 랜드(16)는 종래 기술과 달리 블라인드 비아(12)의 형성 시 동시에 일체로 형성된다. 따라서 도 2와 같이 블라인드 비아(12)와 비아 랜드(16)는 접속부(18)를 통하여 일체로 연결되어 있다.In the present embodiment, the
여기에서 접속부(18)는 도 2에 도시된 바와 같이, 코어 기판(10) 타면의 동박(14)을 관통하며 블라인드 비아(12)와 비아 랜드(16)를 일체로 연결하는 역할을 한다.Here, as shown in FIG. 2, the
본 발명의 일 실시예에 따르면, 블라인드 비아(12), 비아 랜드(16) 및 접속부(18)는 동 도금을 수행함으로써 도 2와 같이 일체로 형성된다. 따라서 종래 기술에 존재하였던 블라인드 비아(12)와 동박(14) 사이의 계면의 면적이 줄어든다. 이에 따라 외부 충격 시 블라인드 비아와 동박 사이 계면의 크랙 발생에 대한 가능성이 줄어든다. 그리고 블라인드 비아(12)와 비아 랜드(16)가 일체로 연결되어 있기 때문에 외부 충격 시 블라인드 비아(12)와 동박(14), 그리고 비아 랜드(16) 사이의 접합면에서 크랙 발생이 줄어든다.According to one embodiment of the invention, the blind via 12, via
본 실시예에 따르면, 블라인드 비아(12)와 비아 랜드(16) 사이를 연결하는 접속부(18)의 크랙이 발생하지 않는 한 전기적 연결의 신뢰성은 유지된다.According to this embodiment, the reliability of the electrical connection is maintained as long as there is no crack in the connecting
그리고 비아 랜드(16)에 접하여 형성되며 니켈(Ni) 및 금(Au)으로 이루어진 솔더볼 패드(20)와 코어 기판(10)의 양면에 형성되는 솔더 레지스트(22)를 더 구비함으로써 외부 충격에 강하며 전기적 신뢰성이 우수한 VOP(Via On Pad) 구조의 인쇄회로기판을 제공할 수 있다. The
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 4 내지 도 15는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 흐름도이다. 도 4 내지 도 15를 참조하면, 코어 기판(10), 블라인드 비아(12), 블라인드 비아홀(13), 동박(14), 비아 랜드(16), 접속부(18), 솔더볼 패 드(20), 솔더 레지스트(22), 동박 적층판(30), 접속홀(32), 시드층(34), 동 도금층(36), 에칭 레지스트(38), 회로패턴(40), 블라인드 비아의 개방부(42)가 도시되어 있다.3 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention, and FIGS. 4 to 15 are flowcharts illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 4 to 15, the
본 설명에서 블라인드 비아홀(13)은 기판의 층간 도통 역할을 수행하기 전 단계로 일측이 개방된 가공홀을 의미하며, 블라인드 비아(12)는 블라인드 비아홀(13) 내벽에 동 도금이 수행된 것으로 기판의 층간 도통 비아를 의미한다. In the present description, the blind via
이하 도 3에 도시된 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 도 4 내지 도 5에 나타난 제조 공정의 흐름에 따라 설명한다.Hereinafter, a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention illustrated in FIG. 3 will be described according to the flow of the manufacturing process illustrated in FIGS. 4 to 5.
먼저 도 4과 같이 코어 기판(10)의 양면에 동박(14)이 적층된 동박 적층판(30)을 제공한다(S100).First, as shown in FIG. 4, a
그리고 나서 도 5 및 도 6에 도시된 바와 같이 동박 적층판(30)의 일면으로부터 블라인드 비아홀(13)을 형성한다(S200). Then, blind via
본 발명의 일 실시예에 따르면 동박 적층판(30)의 일면에 블라인드 비아홀(13)을 형성하기 위하여 도 5와 같이 블라인드 비아홀(13)이 형성되는 위치에서 동박 적층판(30) 일면의 동박(14)을 에칭하여 제거한다(S210). According to the exemplary embodiment of the present invention, in order to form the blind via
그리고 도 6와 같이 레이저 가공을 통하여 블라인드 비아홀(13)에 상응하는 형상으로 코어 기판(10)을 식각한다(S220). 동박(14)이 제거된 코어 기판(10)의 일면에 레이저를 조사함으로써 도 6과 같이 일측이 개방된 블라인드 비아홀(13)을 형성할 수 있다.6, the
그리고 나서 도 7에 도시된 바와 같이 동박 적층판(30)의 타면에 블라인드 비아홀(13)과 연결되는 접속홀(32)을 형성한다(S300). 본 실시예에 따르면 레이저 가공 또는 에칭 공정을 통하여 동박 적층판(30)의 타면에 형성된 동박(14)을 천공(穿孔)할 수 있다.Then, as shown in FIG. 7, a
예를 들면 블라인드 비아홀(13)의 위치에서 동박 적층판(30)의 타면에 접속홀(32)을 레이저 가공을 수행함으로써 블라인드 비아홀(13)과 연결되는 접속홀(32)을 형성할 수 있다. 또는 형성하고자 하는 접속홀(32)의 패턴을 구비한 에칭 레지스트를 코어 기판(10) 타면에 형성하고 코어 기판(10)의 타면에 에칭 용액을 공급함으로써 접속홀(32)을 형성할 수 있다. For example, the
다음으로 도 8 내지 도 10에 도시된 바와 같이 동박 적층판(30) 양면, 블라인드 비아(13) 내벽 및 접속홀(32)의 내부에 동 도금층(36)을 형성한다(S400).Next, as shown in FIGS. 8 to 10, the
동 도금층(36)을 형성하는 단계(S400)는 도 8과 같이 동박 적층판(30) 양면, 블라인드 비아홀(13) 내벽 및 접속홀(32)의 내부에 조도를 형성한다(S410). 스미어 처리 공정을 통하여 조도를 형성함으로써 무전해 도금 공정 시 시드층(34)이 수월하게 형성될 수 있다.In the forming of the copper plating layer 36 (S400), as shown in FIG. 8, roughness is formed on both sides of the
그리고 나서 도 9에 도시된 바와 같이, 무전해 도금을 통하여 동박 적층판(30) 양면, 블라인드 비아홀(13) 내벽 및 접속홀(32)의 내부에 시드층(34)을 형성한다(S420). 시드층(34)은 후술할 전해 도금 과정에서 절연재인 코어 기판(10) 등에 도금층이 형성될 수 있는 기반층이 된다.Then, as shown in FIG. 9, the
그리고 나서, 도 10에 도시된 바와 같이, 시드층(34)에 전해 동 도금을 수행함으로써(S430) 동박 적층판(30) 양면, 블라인드 비아홀(13) 내벽 및 접속홀(32)의 내부에 동 도금층(36)을 형성할 수 있다.Then, as shown in FIG. 10, by performing electrolytic copper plating on the seed layer 34 (S430), the copper plating layer is formed on both sides of the
도 10과 같이 동 도금 수행함으로써 코어 기판(10)의 상면 및 하면은 모두 동 도금층(36)으로 연결되어 일체로 형성될 수 있다.By performing copper plating as shown in FIG. 10, both the upper and lower surfaces of the
다음으로 도 11 내지 도 13에 도시된 바와 같이 코어 기판(10)에 회로패턴(40) 및 비아 랜드(16)를 형성한다(S500). Next, as shown in FIGS. 11 to 13, the
먼저 도 11에 도시된 바와 같이, 동 도금층(36)에 에칭 레지스트(38)를 형성한다(S510). 형성하고자 하는 회로패턴(40) 및 비아 랜드(16)의 형상이 형성된 에칭 레지스트(38)를 동 도금층(36)에 형성한다. First, as shown in FIG. 11, an etching resist 38 is formed on the copper plating layer 36 (S510). An etching resist 38 having a shape of the
그리고 나서 도 12에 도시된 바와 같이 에칭 레지스트(38)가 형성된 동 도금층(36)에 에칭 용액을 공급함으로써 에칭 공정을 수행한다(S520). 여기에서 에칭 레지스트(38)가 형성된 부분은 에칭액에 의한 식각이 일어나지 않는다. 따라서 에칭 레지스트(38)에 의해 노출된 부분만이 식각된다.Then, as shown in FIG. 12, an etching process is performed by supplying an etching solution to the
그리고 나서 도 13에 도시된 바와 같이 에칭 공정이 끝난 후 에칭 레지스트(38)를 제거함으로써(S530) 회로패턴(40) 및 비아 랜드(16)가 형성이 완성될 수 있다. 또한 에칭 레지스트(38)를 제거함으로써 동 도금 수행 과정을 통하여 일체로 형성된 블라인드 비아(12)와 비아 랜드(16)의 형상이 완성된다. 상술한 도 10의 동 도금 수행 과정에서 블라인드 비아(12)와 비아 랜드(16)는 접속부(18)를 통하여 연결되면서 일체로 형성된다.Then, after the etching process is finished, as shown in FIG. 13, by removing the etching resist 38 (S530), the
한편, 코어 기판(10)에 회로패턴(40) 및 비아 랜드(16)를 형성하고 난 후, 도 14와 같이 비아 랜드(16)에 접하여 형성되는 솔더볼 패드(20)를 형성하 고(S600), 도 15와 같이 외부와의 연결이 필요한 솔더볼 패드(20)를 제외한 코어 기판(10)의 양면에 솔더 레지스트(22)를 형성할 수 있다.Meanwhile, after the
솔더볼 패드(20)는 솔더볼 패드가 형성되는 위치에 니켈(Ni) 또는 금(Au)을 도금을 수행함으로써 형성될 수 있다. 솔더볼 패드(20)는 솔더볼이 안착되는 곳으로 솔더볼에 의해 외부 기판과의 연결이 가능하다. The
본 실시예에 따르면 블라인드 비아(12)와 일체로 연결된 비아 랜드(16)에 직접 접하는 솔더볼 패드 및 솔더볼 구조를 통하여 외부 충격에 강하며 전기적 신뢰성이 우수한 VOP(Via On Pad) 구조의 인쇄회로기판을 제공할 수 있다.According to the present embodiment, a printed circuit board having a VOP (Via On Pad) structure, which is resistant to external impact and has excellent electrical reliability, through a solder ball pad and a solder ball structure directly contacting the via
본 발명의 일 실시예에 따르면, 블라인드 비아(12)와 비아 랜드(16)가 일체로 연결되어 있기 때문에 외부 충격 시 종래의 블라인드 비아(12)와 비아 랜드(16) 사이 계면에서 발생하였던 크랙 줄어든다. According to one embodiment of the present invention, since the blind via 12 and the via
따라서 본 발명의 일 실시예에 따른 인쇄회로기판 및 그 제조방법을 통하여 전기적 연결의 신뢰성이 향상된 인쇄회로기판을 제공할 수 있다.Accordingly, a printed circuit board having improved reliability of electrical connection may be provided through a printed circuit board and a manufacturing method thereof according to an embodiment of the present invention.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재하며 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention and described above with reference to the preferred embodiments of the present invention, but those of ordinary skill in the art will have the following claims It will be understood that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as described.
도 1은 종래기술에 따른 인쇄회로기판의 블라인드 비아를 나타낸 단면도.1 is a cross-sectional view showing a blind via of a printed circuit board according to the prior art.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 블라인드 비아를 나타낸 단면도.2 is a cross-sectional view illustrating a blind via of a printed circuit board according to an exemplary embodiment of the present invention.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.Figure 3 is a flow chart showing a printed circuit board manufacturing method according to an embodiment of the present invention.
도 4 내지 도 15는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 흐름도.4 to 15 are flowcharts illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1: 코어 기판 2: 블라인드 비아1: Core Substrate 2: Blind Via
4: 동박 6: 비아 랜드4: copper foil 6: via land
8: 솔더볼 패드 9: 솔더 레지스트8: solder ball pad 9: solder resist
10: 코어 기판 12: 블라인드 비아10: core substrate 12: blind via
13: 블라인드 비아홀 14: 동박13: blind via hole 14: copper foil
16: 비아 랜드 18: 접속부16: Via Land 18: Connection
20: 솔더볼 패드 22: 솔더 레지스트20: solder ball pad 22: solder resist
30: 동박 적층판 32: 접속홀30: copper foil laminated sheet 32: connection hole
34: 시드층 36: 동 도금층34: seed layer 36: copper plating layer
38: 에칭 레지스트 40: 회로패턴38: etching resist 40: circuit pattern
42: 블라인드 비아의 개방부42: opening of blind via
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080024515A KR20090099334A (en) | 2008-03-17 | 2008-03-17 | Printed circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080024515A KR20090099334A (en) | 2008-03-17 | 2008-03-17 | Printed circuit board and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090099334A true KR20090099334A (en) | 2009-09-22 |
Family
ID=41357958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080024515A KR20090099334A (en) | 2008-03-17 | 2008-03-17 | Printed circuit board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090099334A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140039921A (en) * | 2012-09-25 | 2014-04-02 | 엘지이노텍 주식회사 | Method of manufacturing printed circuit board |
WO2018101503A1 (en) * | 2016-11-30 | 2018-06-07 | 강성원 | Method for manufacturing printed circuit board and printed circuit board manufactured thereby |
-
2008
- 2008-03-17 KR KR1020080024515A patent/KR20090099334A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140039921A (en) * | 2012-09-25 | 2014-04-02 | 엘지이노텍 주식회사 | Method of manufacturing printed circuit board |
WO2018101503A1 (en) * | 2016-11-30 | 2018-06-07 | 강성원 | Method for manufacturing printed circuit board and printed circuit board manufactured thereby |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5013973B2 (en) | Printed wiring board and method for manufacturing the same, electronic component housing board using the printed wiring board, and method for manufacturing the same | |
JP4767269B2 (en) | Method for manufacturing printed circuit board | |
WO2009141927A1 (en) | Printed wiring board and method for manufacturing the same | |
JP4673207B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
TWI454192B (en) | Manufacturing method of printed circuit board having electro component | |
TW200524502A (en) | Method of providing printed circuit board with conductive holes and board resulting therefrom | |
JP2008131036A (en) | Printed circuit board and method of manufacturing the same | |
KR100990588B1 (en) | A printed circuit board comprising landless via and method for manufacturing the same | |
KR101382811B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR20090057820A (en) | Printed circuit board and manufacturing method thereof | |
US20140166355A1 (en) | Method of manufacturing printed circuit board | |
KR20130110448A (en) | Method of manufacturing a multi-layer printed circuit board and a multi-layer printed circuit board manufactured by the same | |
JP2019176068A (en) | Printed-circuit board and method for manufacturing printed-circuit board | |
KR100887393B1 (en) | Method of manufacturing printed circuit board | |
KR20090099334A (en) | Printed circuit board and manufacturing method thereof | |
JP4657870B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
KR20100109698A (en) | Method of manufacturing a printed circuit board | |
KR100945080B1 (en) | Method For Manufacturing Printed Circuit Board | |
JP5263830B2 (en) | Printed circuit board and manufacturing method thereof | |
JP2020141036A (en) | Printing wiring board and manufacturing method thereof | |
KR100960954B1 (en) | Manufacturing method of Printed Circuit Board | |
KR100827310B1 (en) | Printed Circuit Board and the method of manufacturing thereof | |
KR20070062397A (en) | Method of interconnecting the multi-level conducting layers for printed circuit board | |
KR20090053202A (en) | Printed circuit board and manufacturing method thereof | |
JP2005228916A (en) | Printed wiring board for mounting semiconductor having through holes with biased center positions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |