KR20090092711A

KR20090092711A - 배터리 보호 회로 및 배터리 장치

Info

Publication number: KR20090092711A
Application number: KR1020090015625A
Authority: KR
Inventors: 기요시 요시카와; 아츠시 사쿠라이; 도시유키 고이케; 가즈아키 사노; 요시히사 단게
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2008-02-27
Filing date: 2009-02-25
Publication date: 2009-09-01
Also published as: KR101523102B1; US7990669B2; JP5134396B2; TW200950245A; TWI431884B; CN101572422B; JP2009207276A; CN101572422A; US20090213511A1

Abstract

(과제) 제조 비용을 저렴하게 할 수 있는 배터리 보호 회로 및 배터리 장치를 제공한다.

(해결 수단) 배터리 보호 회로 (30) 의 모든 단자가 배터리 (BAT1 ∼ BAT4) 에 각각 접속되기 전에, 이들 접속 순서에 따라, P 웰 (32a ∼ 32b) 에 의한 기생 바이폴라 트랜지스터 (32) 의 동작에 의해 논리 회로 (31) 가 오동작하여도, P 웰 (32a) 및 P 웰 (33b) 에 의한 기생 바이폴라 트랜지스터 (33) 의 동작에 의해 논리 회로 (31) 는 리셋되므로, 이들 접속 순서에 따라 배터리 (BAT1 ∼ BAT4) 의 충방전 경로가 차단되지 않는다. 따라서, 이들 접속 순서에 관한 제약이 없어진다.

Description

배터리 보호 회로 및 배터리 장치{BATTERY PROTECTION CIRCUIT AND BATTERY APPARATUS}

본 발명은, 직렬 접속되는 복수의 배터리를 보호하는 배터리 보호 회로 및 배터리 장치에 관한 것이다.

랩탑 컴퓨터나 휴대전화 기기 등의 휴대 기기는, 직렬 접속된 복수개의 배터리 및 제 1 ∼ 제 2 배터리 보호 회로를 갖는 배터리 장치를 갖는 경우가 있다. 제 1 배터리 보호 회로는, 배터리의 충방전을 제어하여 배터리를 보호한다. 제 1 배터리 보호 회로가 동작해야 할 때에 만일 동작하지 않는 경우, 배터리가 과충전 상태로 되어, 배터리가 발화 등을 일으키지 않도록 제 2 배터리 보호 회로는 배터리 장치의 기능을 정지시킨다. 제 2 배터리 보호 회로는 배터리의 최종 보호 기능을 담당하므로, 제 2 배터리 보호 회로가 동작하면 배터리 장치는 사용할 수 없게 된다 (예를 들어, 특허 문헌 1 참조).

구체적으로는, 도 4 에 나타내는 바와 같이, 제 2 배터리 보호 회로 (10) 는 배터리 (BAT1 ∼ BAT4) 의 전압을 감시하여, 그 전압이 소정 전압 이상으로 되면, 제 2 배터리 보호 회로 (10) 는 충방전 경로에 형성된 퓨즈 (20) 를 절단하여, 충방전 경로가 절단되어 배터리 장치는 정지된다.

특허 문헌 1 : 일본 공개특허공보 제2000-295777호

여기서, 도 4 에 나타내는 바와 같이, 제 2 배터리 보호 회로 (10) 는, 중간 단자 (VC2) 에 접속되는 P 웰 (12a) 과 N 서브 사이의 기생 다이오드를 갖는다. 또, 제 2 배터리 보호 회로 (10) 는, 베이스를 N 서브로 하고 에미터를 P 웰 (12a) 로 하며 컬렉터를 P 웰 (12b) 로 하는 기생 바이폴라 트랜지스터 (12) 를 갖는다. 또, 최상단의 배터리 (BAT1) 의 정극 단자는 전원 단자 (VDD) 라고 하고, 최하단의 배터리 (BAT4) 의 부극 단자는 접지 단자 (VSS) 라고 하며, 배터리 (BAT2 ∼ BAT3) 의 단자는 중간 단자 (VC1 ∼ VC3) 라고 한다.

그러면, 예를 들어, 중간 단자 (VC2) 및 접지 단자 (VSS) 만이 배터리에 접속되는 경우, 중간 단자 (VC2) 로부터 전원 단자 (VDD) 에 기생 다이오드를 통하여 순방향 전류가 흐르고, 이 순방향 전류 (베이스 전류) 에 의해 기생 바이폴라 트랜지스터 (12) 가 동작함으로 인해, 논리 회로 (11) 가 오동작하는 경우가 있다. 그 오작동에 의해, 제 2 배터리 보호 회로 (10) 가 배터리 장치를 사용 불가능하게 하는 신호를 출력하는 경우가 있다.

따라서, 제 2 배터리 보호 회로 (10) 의 각 단자와 각 배터리의 접속 순서에 관한 제약이 필요해지므로, 배터리 장치의 제조 프로세스가 복잡해져 수율이 낮아져, 배터리 장치의 제조 비용이 비싸진다.

본 발명은, 상기 과제를 감안하여 이루어지며, 제조 비용을 저렴하게 할 수 있는 배터리 보호 회로 및 배터리 장치를 제공한다.

본 발명은, 상기 과제를 해결하기 위해서, 직렬 접속되는 복수의 배터리를 보호하고, 최상단의 상기 배터리의 정극 단자가 스위치군을 통하여 접속되는 전원 단자와, 최하단의 상기 배터리의 부극 단자가 상기 스위치군을 통하여 접속되는 접지 단자와, 상기 배터리간의 접속점이 상기 스위치군을 통하여 접속되는 중간 단자를 구비하는 배터리 보호 회로에 있어서, 각 상기 배터리의 전압을 감시하는 복수의 감시 회로와, 상기 배터리의 전압이 소정 전압 이상으로 되면, 각 상기 배터리의 충방전 경로가 차단되도록 동작하는 논리 회로와, 상기 중간 단자에 형성되는 제 1 웰과, 상기 중간 단자에 형성되지 않고 상기 제 1 웰에 근접 배치되는 제 2 웰과, 상기 중간 단자에 형성되지 않고 상기 제 1 웰에 근접 배치되며, 상기 제 1 웰을 둘러싸도록 배치되는 제 3 웰을 구비하는 것을 특징으로 하는 배터리 보호 회로를 제공한다.

또, 본 발명은, 상기 과제를 해결하기 위해서, 직렬 접속되는 복수의 배터리를 보호하고, 최상단의 상기 배터리의 정극 단자가 스위치군을 통하여 접속되는 전원 단자와, 최하단의 상기 배터리의 부극 단자가 상기 스위치군을 통하여 접속되는 접지 단자와, 상기 배터리간의 접속점이 상기 스위치군을 통하여 접속되는 중간 단자를 갖는 배터리 보호 회로를 구비하는 배터리 장치에 있어서, 각 상기 배터리의 전압을 감시하는 복수의 감시 회로와, 상기 배터리의 전압이 소정 전압 이상으로 되면, 각 상기 배터리의 충방전 경로가 차단되도록 동작하는 논리 회로와, 상기 중간 단자에 형성되는 제 1 웰과, 상기 중간 단자에 형성되지 않고 상기 제 1 웰에 근접 배치되는 제 2 웰과, 상기 중간 단자에 형성되지 않고 상기 제 1 웰에 근접 배치되며, 상기 제 1 웰을 둘러싸도록 배치되는 제 3 웰을 갖는 상기 배터리 보호 회로와, 추가로, 복수의 상기 배터리와, 상기 스위치군을 구비하는 것을 특징으로 하는 배터리 장치를 제공한다.

본 발명에서는, 배터리 보호 회로의 모든 단자가 각 배터리에 각각 접속되기 전에, 이들 접속 순서에 따라, 제 1 웰 및 제 2 웰에 의한 기생 바이폴라 트랜지스터의 동작에 의해 논리 회로가 오동작하여도, 제 1 웰 및 제 3 웰에 의한 기생 바이폴라 트랜지스터의 동작에 의해 논리 회로는 리셋되므로, 이들 접속 순서에 따라 배터리의 충방전 경로가 차단되지 않는다. 따라서, 이들 접속 순서에 관한 제약이 없어지므로, 배터리 장치의 제조 프로세스가 간단해져 수율이 높아지고, 배터리 장치의 제조 비용이 저렴해진다.

도 1 은 배터리 보호 회로를 나타내는 도면.

도 2 는 배터리 보호 회로를 나타내는 레이아웃 도면.

도 3 은 배터리 보호 회로를 나타내는 레이아웃 도면.

도 4 는 종래의 배터리 보호 회로를 나타내는 레이아웃 도면.

부호의 설명

BAT1 ∼ BAT4 … 배터리

SW1 ∼ SW5 … 스위치

VDD … 전원 단자

VC1 ∼ VC3 … 중간 단자

VSS … 접지 단자

VOUT … 출력 단자

20 … 퓨즈

30 … 배터리 보호 회로

31 … 논리 회로

31a … 리셋 회로

32 ∼ 33 … 기생 바이폴라 트랜지스터

32a ∼ 32b, 33b … P 웰

34 … 풀다운 저항

36 ∼ 39 … 비교 회로

36a ∼ 39a … 기준 전압 회로

이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.

[제 1 실시형태]

먼저, 배터리 보호 회로의 구성에 대해 설명한다. 도 1 은 배터리 보호 회로를 나타내는 도면이다. 도 2 는 배터리 보호 회로를 나타내는 레이아웃 도면이다.

배터리 장치는, 배터리 (BAT1 ∼ BAT4), 스위치 (SW1 ∼ SW5), 배터리 보호 회로 (30) 및 퓨즈 (20) 를 갖는다. 배터리 보호 회로 (30) 는, 전원 단자 (VDD), 중간 단자 (VC1 ∼ VC3), 접지 단자 (VSS) 및 출력 단자 (VOUT) 를 구비한다. 또, 배터리 보호 회로 (30) 는, 풀다운 저항 (34), 비교 회로 (36 ∼ 39), 기준 전압 회로 (36a ∼ 39a) 및 논리 회로 (31) 를 구비한다. 논리 회로 (31) 는 리셋 회로 (31a) 를 갖는다. 비교 회로 및 기준 전압 회로는 감시 회로로서 기능한다.

비교 회로 (38) 는 P 웰 (32a) 및 P 웰 (33b) 을 갖는다. 논리 회로 (31) 는 P 웰 (32b) 을 갖는다. 배터리 보호 회로 (30) 는, 중간 단자 (VC2) 에 접속되는 P 웰 (32a) 과 N 서브 사이의 기생 다이오드를 갖는다. 또, 배터리 보호 회로 (30) 는, 베이스를 N 서브로 하고 에미터를 P 웰 (32a) 로 하며 컬렉터를 P 웰 (32b) 로 하는 기생 바이폴라 트랜지스터 (32) 를 갖는다. 또, 배터리 보호 회로 (30) 는, 베이스를 N 서브로 하고 에미터를 P 웰 (32a) 로 하며 컬렉터를 P 웰 (33b) 로 하는 기생 바이폴라 트랜지스터 (33) 를 갖는다.

배터리 (BAT1 ∼ BAT4) 는 순서대로 직렬 접속된다. 배터리 (BAT1) 의 정극 단자는 스위치 (SW1) 를 통하여 전원 단자 (VDD) 에 접속된다. 배터리 (BAT2) 의 정극 단자는 스위치 (SW2) 를 통하여 중간 단자 (VC1) 에 접속된다. 배터리 (BAT3) 의 정극 단자는 스위치 (SW3) 를 통하여 중간 단자 (VC2) 에 접속된다. 배터리 (BAT4) 의 정극 단자는 스위치 (SW4) 를 통하여 중간 단자 (VC3) 에 접속된다. 배터리 (BAT4) 의 부극 단자는 스위치 (SW5) 를 통하여 접지 단자 (VSS) 에 접속된다. 또, 배터리 (BAT1) 의 정극 단자는 퓨즈 (20) 를 통하여 충전기 (도시 생략) 또는 부하 (도시 생략) 에 접속된다. 전원 단자 (VDD) 와 중간 단자 (VC1) 와 중간 단자 (VC2) 와 중간 단자 (VC3) 는 비교 회로 (36 ∼ 39) 의 비반전 입력 단자에 각각 접속된다. 기준 전압 회로 (36a ∼ 39a) 의 출력 단자는 비교 회로 (36 ∼ 39) 의 반전 입력 단자에 각각 접속된다. 비교 회로 (36 ∼ 39) 의 출력 단자는 논리 회로 (31) 의 각 입력 단자에 각각 접속된다. 논리 회로 (31) 의 출력 단자는 출력 단자 (VOUT) 에 접속된다. 출력 단자 (VOUT) 와 배터리 (BAT1) 의 정극 단자 사이에 퓨즈 (20) 가 형성된다. 풀다운 저항 (34) 은, 일단이 접지 단자 (VSS) 에 접속되고, 타단이 P 웰 (33b) 및 리셋 회로 (31a) 의 입력 단자에 접속된다.

기생 바이폴라 트랜지스터 (32) 는, 베이스가 전원 단자 (VDD) 에 접속되고, 에미터가 P 웰 (32a) 에 접속되며, 컬렉터가 P 웰 (32b) 에 접속된다. 기생 바이폴라 트랜지스터 (33) 는, 베이스가 전원 단자 (VDD) 에 접속되고, 에미터가 P 웰 (32a) 에 접속되며, 컬렉터가 P 웰 (33b) 에 접속된다. P 웰 (32a) 은 중간 단자 (VC2) 에 접속된다. 풀다운 저항 (34) 은, 일단이 접지 단자 (VSS) 에 접속되고, 타단이 P 웰 (33b) 및 리셋 회로 (31a) 의 입력 단자에 접속된다.

또한, 전원 단자 (VDD) 와 논리 회로 (31) 사이에는, 전원 단자 (VDD) 의 전압으로부터 전원 단자 (VDD) 의 전압보다 낮은 일정한 전압을 생성하는 볼티지 레귤레이터 (도시 생략) 가 형성된다. 또, 비교 회로 (36 ∼ 39) 와 논리 회로 (31) 사이에는, 비교 회로 (36 ∼ 39) 의 출력 전압의 레벨을 낮게 시프트하는 레벨 시프터 회로 (도시 생략) 가 형성된다. 또, 논리 회로 (31) 와 출력 단자 (VOUT) 사이에는, 논리 회로 (31) 의 출력 전압의 레벨을 높게 시프트하는 레벨 시프터 회로 (도시 생략) 가 형성된다.

여기서, P 웰 (32a) 은 중간 단자 (VC2) 에 형성된다. P 웰 (32b) 은 중간 단자 (VC2) 에 형성되지 않고 P 웰 (32a) 에 근접 배치된다. P 웰 (33b) 은 중간 단자 (VC2) 에 형성되지 않고 P 웰 (32a) 에 근접 배치되며, P 웰 (32a) 을 둘러싸도록 배치된다.

또, 리셋 회로 (31a) 는, P 웰 (33b) 의 전압이 중간 단자 (VC2) 의 전압 부근이 되면, 리셋 회로 (31a) 의 입력 단자의 전압이 하이가 되도록 회로 설계된다.

또, 기준 전압 회로 (36a ∼ 39a) 는 기준 전압을 생성한다. 기준 전압에 기초하여, 기준 전압 회로 (36a ∼ 39a) 및 비교 회로 (36 ∼ 39) 는 배터리 (BAT1 ∼ BAT4) 의 전압을 각각 감시한다. 배터리 (BAT1 ∼ BAT4) 의 전압이 기준 전압 이상으로 되면, 논리 회로 (31) 는 배터리 (BAT1 ∼ BAT4) 의 충방전 경로가 차단되도록 동작한다.

또, 비교 회로 (36 ∼ 39) 및 기준 전압 회로 (36a ∼ 39a) 의 전원 전압은 전원 단자 (VDD) 의 전압이다. 즉, 비교 회로 (36 ∼ 39) 및 기준 전압 회로 (36a ∼ 39a) 는 하이 볼티지 영역에 위치한다. 논리 회로 (31) 의 전원 전압은 볼티지 레귤레이터에 의해 생성된 전원 단자 (VDD) 의 전압보다 낮은 일정한 전압이다. 즉, 논리 회로 (31) 는 로우 볼티지 영역에 위치한다.

또, 배터리 보호 회로 (30) 는 N 서브의 기판에 형성된다.

다음으로, 전원 단자 (VDD) 가 접속되기 전에 중간 단자 (VC2) 가 접속되고, 배터리 보호 회로 (30) 가 배터리 (BAT1 ∼ BAT4) 에 접속 중으로 되어 있어, 스위치 (SW3) 및 스위치 (SW5) 만이 온되어, 중간 단자 (VC2) 가 배터리 (BAT3) 의 정극 단자에 접속되고, 접지 단자 (VSS) 가 배터리 (BAT4) 의 부극 단자에 접속되는 경우의 배터리 보호 회로 (30) 의 동작에 대해 설명한다.

P 웰 (32a) 은 배터리 보호 회로 (30) 의 최고 전압으로 되어 있으므로, 중간 단자 (VC2) 로부터 전원 단자 (VDD) 에 기생 다이오드를 통하여 순방향 전류가 흘러, 이 순방향 전류 (베이스 전류) 에 의해 기생 바이폴라 트랜지스터 (32) 가 동작한다. 따라서, 에미터로서의 P 웰 (32a) 로부터 컬렉터로서의 P 웰 (32b) 에 전류가 흘러, P 웰 (32b) 의 전압이 중간 단자 (VC2) 의 전압이 된다.

이 때, 상기와 마찬가지로 기생 바이폴라 트랜지스터 (33) 도 동작하여, 에미터로서의 P 웰 (32a) 로부터 컬렉터로서의 P 웰 (33b) 에 전류가 흘러, P 웰 (33b) 의 전압도 중간 단자 (VC2) 의 전압으로 되어, 리셋 회로 (31a) 의 입력 단자의 전압이 하이가 된다. 그러면, 리셋 회로 (31a) 는 논리 회로 (31) 내부의 소정의 플립 플롭 (도시 생략) 등을 강제적으로 리셋하므로, 논리 회로 (31) 가 리셋되어 논리 회로 (31) 는 배터리 장치를 사용 불가능하게 하는 신호를 출력하지 않는다.

여기서, 중간 단자 (VC2) 의 전압은, 기생 바이폴라 트랜지스터 (32 ∼ 33) 에 의해 전원 단자 (VDD) 의 전압과 거의 동일해진다. 이 전원 단자 (VDD) 의 전압은 논리 회로 (31) 및 리셋 회로 (31a) 의 전원 전압이므로, 중간 단자 (VC2) 의 전압이 논리 회로 (31) 및 리셋 회로 (31a) 의 전원 전압이 된다. 따라서, P 웰 (33b) 의 전압이 중간 단자 (VC2) 의 전압 부근이 되면, 논리 회로 (31) 및 리셋 회로 (31a) 는 P 웰 (33b) 의 전압이 하이가 된다고 인식한다.

다음으로, 배터리 보호 회로 (30) 가 배터리 (BAT1 ∼ BAT4) 에 접속을 마쳐 스위치 (SW1 ∼ SW5) 가 온되어, 전원 단자 (VDD) 가 배터리 (BAT1) 의 정극 단자에 접속되고, 중간 단자 (VC1 ∼ VC3) 가 배터리 (BAT2 ∼ BAT4) 의 정극 단자에 접속되며, 접지 단자 (VSS) 가 배터리 (BAT4) 의 부극 단자에 접속되는 경우의 배터리 보호 회로 (30) 의 동작에 대해 설명한다.

N 서브는 배터리 보호 회로 (30) 의 최고 전압으로 되어 있으므로, 중간 단자 (VC2) 로부터 전원 단자 (VDD) 에 기생 다이오드를 통하여 순방향 전류가 흐르지 않아, 기생 바이폴라 트랜지스터 (32 ∼ 33) 가 동작하지 않는다. 따라서, 그 만큼 소비 전류가 적어진다. 여기서, 풀다운 저항 (34) 이 P 웰 (33b) 을 풀다운하므로, P 웰 (33b) 의 전압이 접지 전압 부근으로 확정된다.

또, 배터리 (BAT1 ∼ BAT4) 가 충전되어 배터리 (BAT1 ∼ BAT4) 의 전압이 높아져, 배터리 (BAT1 ∼ BAT4) 중의 어느 하나의 배터리, 예를 들어, 배터리 (BAT3) 의 전압이 기준 전압 회로 (38a) 의 기준 전압 이상으로 되면, 비교 회로 (38) 의 출력 전압은 하이가 된다. 이 때의 배터리 (BAT3) 상태는 과충전 상태이다. 이 하이 신호는, 논리 회로 (31) 에 의해 지연 처리 등이 실시되어, 출력 단자 (VOUT) 로부터 과충전 검출 신호로서 출력한다.

또, 논리 회로 (31) 에 의한 지연 처리 중에, 배터리 (BAT3) 의 전압이 기준 전압 회로 (38a) 의 기준 전압 미만으로 되면, 비교 회로 (38) 의 출력 전압은 로우가 된다. 이 때의 배터리 (BAT3) 상태는 통상적인 상태이다. 이 로우 신호는, 리셋 회로 (31a) 의 입력 단자에 과충전 검출 해제 신호로서 입력한다.

이와 같이 하면, 배터리 보호 회로 (30) 의 모든 단자가 배터리 (BAT1 ∼ BAT4) 에 각각 접속되기 전에, 이들 접속 순서에 따라, P 웰 (32a ∼ 32b) 에 의한 기생 바이폴라 트랜지스터 (32) 의 동작에 의해 논리 회로 (31) 가 오동작하여도, P 웰 (32a) 및 P 웰 (33b) 에 의한 기생 바이폴라 트랜지스터 (33) 의 동작에 의해 논리 회로 (31) 는 리셋되므로, 이들 접속 순서에 따라 배터리 (BAT1 ∼ BAT4) 의 충방전 경로가 차단되지 않는다. 따라서, 이들 접속 순서에 관한 제약이 없어지므로, 배터리 장치의 제조 프로세스가 간단해져 수율이 높아지고, 배터리 장치의 제조 비용이 저렴해진다.

또, P 웰 (33b) 및 풀다운 저항 (34) 이 형성되는 것만으로 논리 회로 (31) 가 오동작하지 않게 되므로, 복잡한 제조 프로세스를 이용하여 논리 회로 (31) 가 오동작하지 않도록 소자 분리할 필요가 없어져, 복잡한 제조 프로세스가 불필요해진다. 따라서, 제조 비용이 저렴해진다.

또한, 도 2 에는, 중간 단자 (VC2) 에 관한 기생 다이오드 및 기생 바이폴라 트랜지스터만이 기재되어 있는데, 도시하지 않지만, 실제로는 중간 단자 (VC1) 및 중간 단자 (VC3) 에 관한 기생 다이오드 및 기생 바이폴라 트랜지스터도 존재하고 있다. 이 때, 각 중간 단자에 접속되는 각 P 웰은, 1 개의 P 웰로 둘러싸여도 되고, 별도의 P 웰로 각각 둘러싸여도 된다.

또, 논리 회로 (31) 가 P 웰 (32b) 을 가지고 있는데, 기준 전압 회로 또는 비교 회로가 P 웰 (32b) 을 가져도 된다.

또, 도 2 에는 4 개의 배터리가 사용되고 있는데, 4 개 미만 또는 5 개 이상의 배터리가 사용되어도 된다. 이 때, 배터리의 수에 맞추어 스위치와 중간 단자와 중간 단자에 접속되는 P 웰을 둘러싸는 P 웰이 형성된다.

또, 과충전 검출 해제 신호가 하이 신호와 회로 설계되는 경우, 과충전 검출 해제 신호의 노드가 P 웰 (33b) 에 접속되어도 된다. 이 때, 과충전 검출 해제 신호가 출력되어도 P 웰 (33b) 의 전압이 하이가 되어도, 논리 회로 (31) 는 배터리 장치를 사용 불가능하게 하는 신호를 출력하지 않는다.

또, 다른 리셋 기능으로부터의 출력 단자가 P 웰 (33b) 에 접속되어도 된다. 이 때, 다른 리셋 기능이 동작해도 P 웰 (33b) 의 전압이 하이가 되어도, 논리 회로 (31) 는 배터리 장치를 사용 불가능하게 하는 신호를 출력하지 않는다.

또, 배터리 보호 회로 (30) 가 N 서브의 기판에 형성되고, 전원 단자 (VDD) 와 중간 단자 (VC1 ∼ VC3) 와 접지 단자 (VSS) 가 차례로 배터리 (BAT1 ∼ BAT4) 에 각각 접속되면, 논리 회로 (31) 는 배터리 장치를 사용 불가능하게 하는 신호를 출력하지 않는다.

또, 배터리 보호 회로 (30) 가 P 서브의 기판에 형성되고, 접지 단자 (VSS) 와 중간 단자 (VC3 ∼ VC1) 와 전원 단자 (VDD) 가 차례로 배터리 (BAT4 ∼ BAT1) 에 각각 접속되면, 논리 회로 (31) 는 배터리 장치를 사용 불가능하게 하는 신호를 출력하지 않는다.

[제 2 실시형태]

여기서, 배터리 보호 회로 (30) 가 N 서브의 기판에 형성되어 있지만, 도 3 에 나타내는 바와 같이, 배터리 보호 회로 (40) 가 P 서브의 기판에 형성되어도 된다. 그러면, 기생 바이폴라 트랜지스터는, 도 2 에서는 PNP 바이폴라 트랜지스터이인데, 도 3 에서는 NPN 바이폴라 트랜지스터가 된다. 또, 퓨즈 (20) 는, 도 2 에서는 출력 단자 (VOUT) 와 배터리 (BAT1) 의 정극 단자 사이에 형성되는데, 도 3 에서는 출력 단자 (VOUT) 와 배터리 (BAT4) 의 부극 단자 사이에 형성된다.

먼저, 배터리 보호 회로의 구성에 대해 설명한다. 도 3 은 배터리 보호 회로를 나타내는 레이아웃 도면이다.

배터리 장치는, 배터리 (BAT1 ∼ BAT4), 스위치 (SW1 ∼ SW5), 배터리 보호 회로 (40) 및 퓨즈 (20) 를 갖는다. 배터리 보호 회로 (40) 는, 전원 단자 (VDD), 중간 단자 (VC1 ∼ VC3), 접지 단자 (VSS) 및 출력 단자 (VOUT) 를 구비한다. 또, 배터리 보호 회로 (40) 는, 풀업 저항 (44), 비교 회로 (도시 생략), 기준 전압 회로 (도시 생략) 및 논리 회로 (41) 를 구비한다. 논리 회로 (41) 는 리셋 회로 (41a) 를 갖는다. 비교 회로 및 기준 전압 회로는 감시 회로로서 기능한다.

비교 회로는 N 웰 (42a) 및 N 웰 (43b) 을 갖는다. 논리 회로 (41) 는 N 웰 (42b) 을 갖는다. 배터리 보호 회로 (40) 는, 중간 단자 (VC2) 에 접속되는 N 웰 (42a) 과 P 서브 사이의 기생 다이오드를 갖는다. 또, 배터리 보호 회로 (40) 는, 베이스를 P 서브로 하고 에미터를 N 웰 (42a) 로 하며 컬렉터를 N 웰 (42b) 로 하는 기생 바이폴라 트랜지스터 (42) 를 갖는다. 또, 배터리 보호 회로 (40) 는, 베이스를 P 서브로 하고 에미터를 N 웰 (42a) 로 하며 컬렉터를 N 웰 (43b) 로 하는 기생 바이폴라 트랜지스터 (43) 를 갖는다.

여기서, N 웰 (42a) 은 중간 단자 (VC2) 에 형성된다. N 웰 (42b) 은 중간 단자 (VC2) 에 형성되지 않고 N 웰 (42a) 에 근접 배치된다. N 웰 (43b) 은 중간 단자 (VC2) 에 형성되지 않고 N 웰 (42a) 에 근접 배치되며, N 웰 (42a) 을 둘러싸도록 배치된다.

또, 리셋 회로 (41a) 는, N 웰 (43b) 의 전압이 중간 단자 (VC2) 의 전압 부근이 되면, 리셋 회로 (41a) 의 입력 단자의 전압이 로우가 되도록 회로 설계된다.

다음으로, 접지 단자 (VSS) 가 접속되기 전에 중간 단자 (VC2) 가 접속되고, 배터리 보호 회로 (40) 가 배터리 (BAT1 ∼ BAT4) 에 접속 중으로 되어 있어, 스위치 (SW1) 및 스위치 (SW3) 만이 온되어, 전원 단자 (VDD) 가 배터리 (BAT1) 의 정극 단자에 접속되고, 중간 단자 (VC2) 가 배터리 (BAT3) 의 정극 단자에 접속되는 경우의 배터리 보호 회로 (40) 의 동작에 대해 설명한다.

N 웰 (42a) 의 전압은 중간 단자 (VC2) 의 전압이 되어, P 서브의 전압이 N 웰 (42a) 의 전압보다 높아지면, 접지 단자 (VSS) 로부터 중간 단자 (VC2) 에 기생 다이오드를 통하여 순방향 전류가 흐르고, 이 순방향 전류 (베이스 전류) 에 의해 기생 바이폴라 트랜지스터 (42) 가 동작한다. 따라서, 컬렉터로서의 N 웰 (42b) 로부터 에미터로서의 N 웰 (42a) 에 전류가 흘러, N 웰 (42b) 의 전압이 중간 단자 (VC2) 의 전압이 된다.

이 때, 상기와 마찬가지로 기생 바이폴라 트랜지스터 (43) 도 동작하여, 컬렉터로서의 N 웰 (43b) 로부터 에미터로서의 N 웰 (42a) 에 전류가 흘러, N 웰 (43b) 의 전압도 중간 단자 (VC2) 의 전압이 되어, 리셋 회로 (41a) 의 입력 단자의 전압이 로우가 된다. 그러면, 리셋 회로 (41a) 는 논리 회로 (41) 내부의 소정 플립 플롭 (도시 생략) 등을 강제적으로 리셋하므로, 논리 회로 (41) 가 리셋되어 논리 회로 (41) 는 배터리 장치를 사용 불가능하게 하는 신호를 출력하지 않는다.

Claims

직렬로 접속된 복수의 배터리를 보호하는 배터리 보호 회로에 있어서,

상기 복수의 배터리 중 최상단의 배터리의 정극 단자가 스위치군을 통하여 접속되는 전원 단자와,

상기 복수의 배터리 중 최하단의 배터리의 부극 단자가 상기 스위치군을 통하여 접속되는 접지 단자와,

상기 복수의 배터리간의 접속점이 상기 스위치군을 통하여 접속되는 중간 단자와,

각 상기 배터리의 전압을 감시하는 복수의 감시 회로와,

상기 배터리의 전압이 소정 전압 이상으로 되면, 각 상기 배터리의 충방전 경로가 차단되도록 동작하는 논리 회로와,

상기 중간 단자에 형성되는 제 1 웰과,

상기 중간 단자에 형성되지 않고 상기 제 1 웰에 근접 배치되는 제 2 웰과,

상기 중간 단자에 형성되지 않고 상기 제 1 웰에 근접 배치되며, 상기 제 1 웰을 둘러싸도록 배치되는 제 3 웰을 구비하는 것을 특징으로 하는 배터리 보호 회로.
직렬 접속되는 복수의 배터리를 보호하고, 최상단의 상기 배터리의 정극 단자가 스위치군을 통하여 접속되는 전원 단자와, 최하단의 상기 배터리의 부극 단자가 상기 스위치군을 통하여 접속되는 접지 단자와, 상기 복수의 배터리간의 접속점이 상기 스위치군을 통하여 접속되는 중간 단자를 갖는 배터리 보호 회로를 구비하는 배터리 장치에 있어서,

각 상기 배터리의 전압을 감시하는 복수의 감시 회로와,

상기 배터리의 전압이 소정 전압 이상으로 되면, 각 상기 배터리의 충방전 경로가 차단되도록 동작하는 논리 회로와,

상기 중간 단자에 형성되는 제 1 웰과,

상기 중간 단자에 형성되지 않고 상기 제 1 웰에 근접 배치되는 제 2 웰과,

상기 중간 단자에 형성되지 않고 상기 제 1 웰에 근접 배치되며, 상기 제 1 웰을 둘러싸도록 배치되는 제 3 웰을 갖는 상기 배터리 보호 회로와,

추가로,

복수의 상기 배터리와,

상기 스위치군을 구비하는 것을 특징으로 하는 배터리 장치.