KR20090092332A - 배리어층 표면 패시베이션을 위한 방법 및 시스템 - Google Patents

배리어층 표면 패시베이션을 위한 방법 및 시스템

Info

Publication number
KR20090092332A
KR20090092332A KR1020097015090A KR20097015090A KR20090092332A KR 20090092332 A KR20090092332 A KR 20090092332A KR 1020097015090 A KR1020097015090 A KR 1020097015090A KR 20097015090 A KR20097015090 A KR 20097015090A KR 20090092332 A KR20090092332 A KR 20090092332A
Authority
KR
South Korea
Prior art keywords
barrier layer
passivated surface
copper
module
deposition
Prior art date
Application number
KR1020097015090A
Other languages
English (en)
Other versions
KR101078627B1 (ko
Inventor
예즈디 도르디
존 보이드
프리츠 레데커
윌리엄 티
티루히라팔리 아루나기리
형석 알렉산더 윤
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20090092332A publication Critical patent/KR20090092332A/ko
Application granted granted Critical
Publication of KR101078627B1 publication Critical patent/KR101078627B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/60—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1619—Apparatus for electroless plating
    • C23C18/1632—Features specific for the apparatus, e.g. layout of cells and of its equipment, multiple cells
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/80—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 반도체 디바이스를 제조하기 위한 방법 및 시스템에 관한 것이다. 본 발명의 일 양태는 반도체 디바이스의 금속화를 위해 배리어층 상에 갭필 구리층을 증착하는 방법이다. 일 실시형태에서, 방법은 기판의 표면 상에 배리어층을 형성하고, 배리어층을 공정 조건으로 처리하여, 제거가능한 패시베이팅된 표면을 배리어층 상에 형성하는 것을 포함한다. 또한, 방법은 배리어층으로부터 패시베이팅된 표면을 제거하고 배리어층 상에 갭필 구리층을 증착하는 것을 포함한다. 본 발명의 또 다른 양태는 반도체 디바이스의 금속화를 위해 배리어층 상에 구리층을 증착하기 위한 집적 시스템이다. 일 실시형태에서, 집적 시스템은 배리어층 증착 및 패시베이팅된 표면 형성을 위해 구성된 적어도 하나의 공정 모듈 및 패시베이팅된 표면 제거 및 배리어층 상의 구리 증착을 위해 구성된 적어도 하나의 다른 공정 모듈을 포함한다. 또한, 시스템은, 산화 형성 환경에 대한 노출 없이 기판이 모듈 사이에서 이송될 수 있도록 커플링된 적어도 하나의 이송 모듈을 포함한다.

Description

배리어층 표면 패시베이션을 위한 방법 및 시스템{METHODS AND SYSTEMS FOR BARRIER LAYER SURFACE PASSIVATION}
본 출원은 발명의 명칭이 "배리어와 구리 금속화 사이의 낮은 계면 산화물 접촉을 위한 방법 및 시스템 (METHODS AND SYSTEMS FOR LOW INTERFACIAL OXIDE CONTACT BETWEEN BARRIER AND COPPER METALLIZATION)" 이고 Fritz REDEKER, John BOYD, Yezdi DORDI, Alex YOON, 및 Shijian LI 에 의해 2006년 12월 18일에 출원된 미국 특허 출원 명부번호 # XCR-002; 2006년 5월 25일에 출원된 미국 특허 출원 S/N 11/382,906; 2006년 6월 28일에 출원된 미국 특허 출원 S/N 11/427,266; 2006년 7월 27일에 출원된 미국 특허 출원 S/N 11/461,415; 2006년 8월 30일에 출원된 미국 특허 출원 S/N 11/514,038; 2003년 2월 3일에 출원된 미국 특허 출원 S/N 10/357,664; 2004년 6월 28일에 출원된 미국 특허 출원 S/N 10/879,263; 및 2003년 6월 27일에 출원된 미국 특허 출원 S/N 10/607,611 과 관련된 것으로, 이 모든 특허들 및/또는 출원들은 그 전체가 참조로써 본 명세서에 통합된다.
본 발명은 구리 금속화 (metallization) 를 이용하는 집적 회로, 메모리 셀 등과 같은 반도체 디바이스의 금속화를 위한 개선 방법 및 시스템에 관한 것으로, 보다 구체적으로 본 발명은 실리콘 집적 회로의 구리계 금속화를 위한 방법 및 시스템에 관한 것이다.
반도체 디바이스 제조의 중요 부분은 디바이스 엘리먼트를 전기적으로 상호연결하는 디바이스의 금속화이다. 그러한 많은 디바이스에 대해서, 선택된 금속화는 구리 금속 라인의 사용을 포함한다. 또한, 구리 금속 라인을 사용하는 금속화 시스템은 전자 디바이스의 구리 센서티브 에어리어로부터 구리를 격리시키기 위한 배리어 재료를 사용해야 한다. 구리 금속화에 관계되는 배리어층들 중 일부는 탄탈륨과 같은 재료 및 탄탈륨 질화물과 같은 재료이다. 구리를 사용하는 금속화 시스템에 대한 일반적인 제조 공정은 배리어층 상으로의 구리 증착을 수반한다. 구리를 배리어층 상으로 증착하기에 바람직한 공정은 무전해 구리 증착이다.
구리 금속화에 사용되는 표준 기술에 대해 발생하는 하나의 문제는, 탄탈륨 및 탄탈륨 질화물과 같은 많은 바람직한 배리어 재료들이, 연장 기간 동안 대기에 노출되는 경우, 배리어층의 표면 상에 탄탈륨 산화물 및 탄탈륨 산질화물과 같은 산화물을 형성할 수 있다는 것이다. 배리어층 상에 산화물이 존재한다면, 배리어층 상으로의 구리의 무전해 증착이 억제되는 것으로 알려져 있다. 또한, 구리는 탄탈륨 및 탄탈륨 질화물 상의 탄탈륨 리치 (rich) 표면과 같은, 순수 배리어 금속 또는 금속 리치 배리어층 표면에 부착되는 것은 물론, 배리어층 상의 산화물에는 부착되지 않는다. 탄탈륨 및/또는 탄탈륨 질화물 배리어층은 단지 본 명세서에서 예로서 나타내어지며, 유사한 문제가 다른 배리어층 재료들에 대해서도 발생한다. 나쁜 접착성이 반도체 디바이스의 전자 이동 (electro-migration) 성능 및 신뢰성에 부정적으로 영향을 줄 수 있다. 또한, 배리어층 표면 상의 탄탈륨 산화물 또는 탄탈륨 산질화물의 형성은, 배리어층의 비저항을 증가시킬 수 있다. 보다 구체적으로, 배리어층 및 복합 구리 사이의 산화물 존재는, 전자 디바이스의 성능을 감소시킬 수 있고 표준 구리 금속화 기술을 이용하여 제조된 전자 디바이스의 신뢰성을 감소시킬 수 있다.
분명한 것은, 고성능 고신뢰성의 전자 디바이스를 필요로 하는 많은 애플리케이션이 존재한다는 것이다. 구리 금속화를 이용하여 전자 디바이스를 제조하는 표준 기술에서 발생하는 문제는, 개선된 성능 및 개선된 신뢰성을 가진 구리 금속화를 이용하는 전자 디바이스의 제작을 허용할 수 있는 방법 및 시스템이 요구됨을 나타낸다.
도 1은 본 발명의 실시형태의 공정 흐름도이다.
도 2는 본 발명의 실시형태의 도면이다.
도 3은 본 발명의 실시형태의 도면이다.
도 4는 본 발명의 실시형태의 도면이다.
도 5는 본 발명의 실시형태의 도면이다.
도 6은 본 발명의 실시형태의 도면이다.
도 7은 본 발명의 실시형태의 도면이다.
당업자들은, 도면의 엘리먼트가 간소하고 명백하게 도시되고, 반드시 일정한 비율로 도시된 것은 아니라는 것을 안다. 예를 들어, 본 발명의 실시형태의 이해를 돕기 위해서 도면의 엘리먼트 중 일부의 치수를 다른 엘리먼트에 비해 상대적으로 과장시킬 수 있다.
개요
이 발명은 반도체 디바이스를 제조하기 위한 방법 및 시스템에 관한 것이다. 본 발명은 구리 금속화를 이용하는 집적 회로, 메모리 셀 등과 같은 반도체 디바이스를 제조하기 위한 표준 기술의 하나 이상의 결점을 극복하기 위한 것이다.
본 발명의 일 양태는 반도체 디바이스 금속화를 위해 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 갭필 구리층을 증착하여, 실질적으로 그 사이에 무산소 (oxygen-free) 계면을 형성하도록 하는 방법이다. 일 실시형태에서, 그 방법은 기판의 표면 상에 배리어층을 형성하는 단계 및 배리어층 상에 제거가능한 패시베이팅된 표면을 형성하도록 하는 공정 조건으로 배리어층을 처리하는 단계를 포함한다. 또한, 그 방법은 배리어층으로부터 패시베이팅된 표면을 제거하는 단계 및 배리어층 상에 갭필 구리층을 증착하는 단계를 포함한다.
본 발명의 또다른 양태는 반도체 디바이스 금속화를 위해 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 구리층을 증착하여, 실질적으로 그 사이에 무산소 계면을 형성하도록 하는 집적 시스템이다. 일 실시형태에서, 집적 시스템은 배리어층 증착 및 패시베이팅된 표면 형성을 위해 구성된 적어도 하나의 공정 모듈과, 패시베이팅된 표면 제거 및 배리어층 상으로의 구리 증착을 위해 구성된 적어도 하나의 다른 공정 모듈을 포함한다. 또한, 시스템은 적어도 하나의 공정 모듈 및 적어도 하나의 다른 공정 모듈에 커플링된 적어도 하나의 이송 모듈을 포함한다. 적어도 하나의 이송 모듈은, 기판이 실질적으로 산화물 형성 환경에 노출되지 않고 모듈 사이에서 이송될 수 있도록 구성된다.
본 발명은 그 응용에 있어서 다음 설명에 기재되거나 도면에 도시된 콤포넌트의 배열 및 구성의 세부내용에 제한되지 않는다. 본 발명은 다른 실시형태일 수 있고, 다양한 방식으로 실행 및 수행될 수 있다. 또한, 본 명세서에 채택된 표현 및 용어는 설명을 위한 것이고, 한정되는 것으로 간주되어서는 안된다.
그러한 것으로서, 그 컨셉이, 이 개시물을 기초할 때, 본 발명의 양태를 수행하기 위한 다른 구조, 방법 및 시스템의 설계에 대한 기본으로서 용이하게 이용될 수 있다는 것을 당업자들은 알 것이다. 따라서, 중요한 것은, 본 발명의 사상 및 범위를 벗어나지 않는 한, 청구항이 그러한 등가 구성을 포함하는 것으로 간주된다는 것이다.
상세한 설명
이 발명은 반도체 디바이스를 제조하기 위한 방법 및 시스템에 관한 것이다. 보다 구체적으로, 본 발명은 배리어층 및 금속 라인을 사용하는 집적 회로에 대한 금속화에 관한 것이다. 이하, 본 발명의 실시형태의 공정은, 우선, 실리콘 집적 회로에 대한 전이 금속 배리어층이나 전이 금속 화합물 배리어층 및 구리 금속 라인의 관계에서 설명한다.
하지만, 본 발명에 의한 실시형태는, 배리어층 및 금속 라인 사이에 실질적으로 무산소 계면이 요구되는 다른 금속화 시스템에 대해서도 이용될 수 있다.
하기의 도면 설명에서, 동일한 참조 번호는 도면들에 대해 공통인, 실질적으로 동일한 엘리먼트 또는 단계를 나타낼 때 사용되었다.
다음 설명에 있어서, 본 명세서에서 용어 "패시베이팅된 표면"은 상당량의 산화물 화합물을 형성하지 않고, 패시베이팅된 표면의 성분으로서 상당량의 산소 결합을 포함하지 않는 표면을 의미하는 것으로 정의된다. 또한, 패시베이팅된 표면은 산소 수송을 방해하는 것으로서 특징을 가지거나, 그렇지 않으면 후반 공정 단계 동안 패시베이팅된 표면 아래의 재료의 실질적인 산화를 방지한다. 또한, 패시베이팅된 표면은 원자 단일층 (atomic monolayer) 의 두께를 가질 수 있으나, 단일층 두께에 한정되지 않는다. 본 발명의 일부 실시형태에 있어서, 패시베이팅된 표면은 단일층 두께보다 더 두꺼운 두께를 가지는 재료 층일 수도 있다.
이하, 본 발명의 일 실시형태에 따라서 공정 흐름도 (20) 가 도시된 도 1을 참조한다. 공정 흐름도 (20) 는 집적 회로 금속화를 위해 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 갭필 구리층을 증착하여, 배리어층과 구리층 사이에 실질적으로 무산소 계면을 형성하도록 하는 방법을 나타낸다. 공정 흐름도 (20) 는 단계 25, 단계 30, 단계 35, 및 단계 40 을 포함한다. 단계 25 는 기판의 표면 상에 배리어층을 형성하는 것을 포함한다. 단계 30 은 적어도 하나의 제어된 공정 조건으로 배리어층을 처리하여 배리어층 상에 제거가능한 패시베이팅된 표면을 형성하도록 하는 것을 포함한다. 단계 35 는 배리어층으로부터 패시베이팅된 표면을 제거하는 것을 포함한다. 단계 40 은 배리어층 상에 갭필 구리층을 증착하는 것을 포함한다. 공정 흐름 (20) 은, 배리어층과 갭필 구리층 사이에 실질적으로 어떠한 산화물도 존재하지 않도록 수행한다.
본 발명의 많은 실시형태는, 공정 흐름도 (20) 에 도시된 단계를 수행하기 위한 각종 옵션을 선택한 결과로서 획득될 수 있다. 단계 25 는 물리 기상 증착, 화학 기상 증착, 및 원자층 증착과 같은 하나 이상의 공정에 의해 달성될 수 있다. 다양한 재료 또는 재료 시스템이 단계 25 에서 형성된 배리어층을 위해 사용될 수 있다. 배리어층을 위해 선택된 재료는 배리어층 형성시 이용되는 공정의 선택에 영향을 주는 팩터이다. 본 발명의 바람직한 실시형태에서, 단계 25 는 전이 금속이나 전이 금속 화합물을 포함하는 배리어층 형성을 수반한다. 구리 금속화 시스템에 대해서, 본 발명의 실시형태에 대해 바람직한 배리어층 재료는 탄탈륨, 탄탈륨 질화물, 또는 그 둘의 조합물이다. 탄탈륨 및 탄탈륨 질화물은 물리 기상 증착 공정에 의해 증착될 수 있다. 하지만, 본 발명의 바람직한 실시형태에 대해서, 단계 25 는 탄탈륨 질화물 배리어층을 증착하는 원자층 증착을 이용하여 달성된다.
본 발명의 일부 실시형태에 대해서 옵션인 추가 단계 (도 1에 미도시) 는 배리어가 형성된 이후 배리어층의 표면을 처리하는 것을 포함한다. 배리어층의 표면 처리는 각종 방식으로 수행될 수 있으며; 그 단계는 후속하는 공정 단계들에 대해 배리어층의 표면을 준비하기 위해서 선택된다. 배리어층의 표면 처리는 우선 표면 접착성을 개선하는 방향 또는 배리어층 상에 증착된 층들에 대한 접촉 저항을 개선하는 방향으로 한다. 본 발명의 일 실시형태에 의하면, 배리어층의 표면 처리는 배리어층의 표면을 수소 포함 플라즈마로 처리하는 것을 포함한다. 수소 포함 플라즈마는, 배리어층의 표면에 금속 리치 표면을 제조하기 위해서 배리어층의 표면 상에 형성된 금속 산화물 또는 금속 질화물을 금속으로 분해하는 것과 같이, 배리어층의 표면 상의 오염물 또는 다른 재료를 제거하도록 구성될 수도 있다. 배리어층의 표면 처리에 적합한 수소 포함 플라즈마의 예는 2006년 8월 30일에 출원된 공동 소유의 미국 특허 출원 일련 번호 11/514,038에 기재되어 있으며, 그 전체가 참조로써 본 명세서에 통합된다.
또 다른 옵션으로서, 배리어의 표면 처리는 금속을 배리어층의 표면 상에 증착하는 것과 같이 배리어층의 표면을 금속으로 리치되게 하는 것을 포함할 수 있다. 배리어의 표면을 처리하는 본 발명의 실시형태에 대한 바람직한 방법은, 배리어층의 표면에 금속을 통합하는 플라즈마 주입 공정을 이용하여 금속을 증착하는 것을 포함한다. 바람직하게, 배리어층 표면 처리는, 배리어층 상에 제거가능한 패시베이팅된 표면을 형성하기 이전의 공정 중, 단계 25 의 부분으로서 또는 또 다른 시점에서 수행된다. 배리어층 표면의 처리는 본 발명의 모든 실시형태에 요구되는 단계는 아니다.
본 발명의 바람직한 실시형태에 따르면, 배리어층 상에 제거가능한 패시베이팅된 표면을 형성할 때 적용되는 공정 조건은, 패시베이팅된 표면에 실질적으로 산소가 없도록 선택된다. 이것은, 배리어층의 표면의 산화 또는 패시베이팅된 표면 내부로의 산소 통합을 발생시킬 수 있는 산소나 산소 화합물의 사용을 요구하지 않도록 공정 조건이 선택되는 것을 의미한다.
각종 공정 및 공정 조건이 공정 흐름 (20) 의 단계 30에 적용될 수 있다. 단계 30에 대한 옵션으로서, 원자층 증착 또는 물리 기상 증착을 적용하여 단계 25 에서 형성된 배리어층 상에 패시베이팅된 표면을 형성할 수 있다. 본 발명의 일 실시형태에서, 단계 30 은 루테늄의 유효량을 증착하여 패시베이팅된 표면을 형성하는 것을 포함한다. 루테늄의 유효량은 하부의 배리어층 상에 또는 그 내부에 산화물의 형성을 실질적으로 방지하는데 충분한 양으로 구성된다. 산화 방지에 사용되는 루테늄의 두께는 본 발명의 일부 실시형태에 대해서 약 2-10 층의 단일층일 수 있다. 본 발명의 다른 실시형태에 대해서, 단계 30 은 코발트, 로듐, 레늄, 오스뮴, 이리듐, 및 몰리브덴의 원소들 중 적어도 하나의 유효량을 증착하여 패시베이팅된 표면을 형성하는 것을 포함한다. 또한, 그 유효량은 하부의 배리어층 상에 또는 그 내부에 산화물의 형성을 실질적으로 방지하는데 충분한 양으로 구성된다.
본 발명의 실시형태에 대한 또 다른 옵션으로서, 공정 흐름 (20) 에 대해 단계 30 은 실리콘을 포함하는 패시베이팅된 표면을 형성함으로써 달성된다. 보다 구체적으로, 일 실시형태에 대해서, 단계 30 은 실리콘이 패시베이팅된 표면 형성에 이용될 수 있도록 실리콘을 포함하는 반응 가스로 배리어층을 처리하는 것을 포함한다. 선택적으로, 단계 30 은, 실리콘이 전이 금속이나 전이 금속 화합물 배리어층의 표면 상에 증착되는 실리사이드화 공정을 포함할 수 있다. 배리어층 및 실리콘은, 배리어층의 표면에서 전이 금속과 함께 실리사이드를 형성하도록 유효량 가열된다. 또 다른 옵션으로서, 단계 30 은 패시베이팅된 표면으로서 실리사이드를 형성하기 위해서 금속 및 실리콘을 배리어층 상에 증착하는 것을 포함할 수 있다. 본 발명의 바람직한 실시형태에서, 공정 흐름 (20) 은 배리어층으로 탄탈륨 또는 탄탈륨 질화물을 사용하고, 단계 30 은 패시베이팅된 표면으로 탄탈륨 실리사이드를 형성하는 것을 포함한다.
상기에 나타낸 바와 같이, 본 발명의 실시형태는 재료의 층을 배리어층 상에 증착함으로써 형성된 패시베이팅된 표면에 한정되지 않는다. 선택적으로, 배리어층 표면과 화학 반응시켜, 배리어층 상에 또는 그 내부에 실질적인 산화물의 형성을 방지하기에 충분한 할로겐 화합물을 배리어층 표면에 형성함으로써, 패시베이팅된 표면을 형성할 수 있다. 본 발명의 일 실시형태에 따라서, 공정 흐름 (20) 의 공정 단계 30 은, 불소, 브롬, 및 요오드의 원소들 중 하나 이상을 포함하는 반응 가스로 배리어층을 처리하여 패시베이팅된 표면을 형성함으로써 달성된다. 바람직하게, 반응 가스는 불소, 브롬, 및 요오드의 원소들 중 하나 이상을 포함하는 화합물로부터 생성된다. 옵션으로서, 반응 가스는 불소, 브롬, 및 요오드의 원소들 중 하나 이상을 포함하는 글로우 방전 플라즈마와 같이, 적합한 공급 가스를 사용하는 글로우 방전 플라즈마로부터 생성될 수도 있다.
공정 흐름 (20) 및 단계 25 로 나타낸 배리어층의 형성 공정은, 배리어 증착 단계 동안 기판을 제자리에 홀딩시키기 위해 정전기 척이 사용되는 공정을 이용하여 수행될 수 있다. 기판을 홀딩하는 정전기력의 발생을, 보통 기판 척킹 (chucking) 이라 칭한다. 기판을 릴리싱하기 위한 정전기력의 중립을, 보통 디척킹 (dechucking) 이라 칭한다. 일부 공정에 대해서, 디척킹은 기판이 릴리싱될 수 있도록 정전기력을 중립하기에 적합한 공정 조건에서 플라즈마를 동작시키는 것을 수반한다.
본 발명의 또 다른 실시형태는, 단계 25 에서 배리어층의 형성 동안 기판을 홀딩하기 위해 정전기 척을 사용하고, 단계 30 에서 기판을 디척킹하기 위한 조건을 공급하면서 패시베이팅된 표면을 형성하기 위한 플라즈마 공정 조건도 적용하는, 도 1에 도시된 공정 흐름이다. 보다 구체적으로, 본 발명의 일부 실시형태에 대해서, 단계 30 은 패시베이팅된 표면을 형성하고 기판을 디척킹하기 위해 요구되는 전하를 제공하기 위해서 플라즈마 상태의 반응 가스를 사용한다. 일 근접법은 기판을 디척킹하기 위해 통상 사용된 하나 이상의 가스를 패시베이팅된 표면을 형성하기 위한 하나 이상의 반응 가스로 대체하는 것이다. 적합한 가스의 일부 예는 불소, 브롬, 및 요오드의 원소들 중 하나 이상을 포함하는 가스이다.
단계 35 는 배리어층으로부터 패시베이팅된 표면을 제거하는 것을 포함하고, 건식 식각 공정 및 액체 화학 식각 공정과 같은 각종 공정에 의해 달성될 수 있다. 옵션으로서, 건식 식각 공정은 패시베이팅된 표면을 제거하는 반응 가스로 식각하는 등의 공정 및 플라즈마 강화 식각 공정 등일 수 있다. 액체 식각 공정의 예는 산 용액을 이용한 식각, 염기 용액을 이용한 식각, 및 용매를 이용한 제거이다. 본 발명의 바람직한 실시형태에 대해서, 패시베이팅된 표면은 무전해 구리 증착에 사용되는 용액에 의해 제거되는 성질을 가지도록 선택된다. 즉, 본 발명의 바람직한 실시형태는 무전해 구리 증착 공정의 부분으로서 패시베이팅된 표면을 제거하는 것을 포함한다.
보다 구체적으로, 패시베이팅된 표면은 수용액을 사용하는 무전해 구리 증착 동안 일부 잔존성 (survivability) 을 가지는 성질을 가진다. 이것은, 패시베이팅된 표면이 그대로 남아 배리어층을 산화로부터 보호하는 것이 바람직하고, 무전해 구리 도금 동안 인 시튜 (in situ) 로 패시베이팅된 표면이 제거된다는 것을 의미한다.
각종 공정 및 공정 조건은 단계 40을 수행하는데 적용될 수 있다. 단계 40 에 대한 옵션으로서, 무전해 증착이 단계 25 에서 형성된 배리어층 상에 갭필 구리층을 증착하는데 적용될 수 있다. 보다 바람직한 실시형태에서, 단계 40 은 무전해 증착을 적용하여 구리 씨드층을 증착한 후 구리 갭필층을 전기도금하는 것을 포함한다. 무전해 구리 증착 및 전기화학 도금 공정은 잘 알려진 습식 공정이다.
본 발명의 또 다른 실시형태에서, 공정 흐름 (20) 은 배리어층 상에 패시베이팅된 표면을 가진 기판을 소정의 시간동안 스토어링하는 단계와, 갭필 구리층을 증착하기 위한 기판을 준비하는 준비 모듈로 기판을 수송하는 단계 중 적어도 하나를 더 포함한다. 본 발명의 이 실시형태는 진공 이송 모듈 또는 제어된 환경 이송 모듈 이외에서의 환경 조건 하에서 수송 또는 스토어링 동안 하부의 배리어층을 산화물 형성으로부터 보호할 수 있는 패시베이팅된 표면에 적합하다. 보다 상세하게, 본 발명의 이 실시형태는 하부의 배리어층의 실질적인 산화물 형성을 연장 기간 동안 방지할 수 있는 패시베이팅된 표면을 이용하거나, 패시베이팅된 표면 없이도 산화물 형성을 야기하거나 또는 야기할 수 없는 공정 조건에 대한 노출을 이용한다. 본 발명의 일 실시형태는, 산소 포함 환경에서 패시베이팅된 표면을 가진 배리어층을 수송 또는 스토어링하는 경우 배리어층 상에 실질적인 산화물 형성을 방지하도록 패시베이팅된 표면이 구성되는 공정 흐름 (20) 을 포함한다.
본 발명의 또 다른 실시형태에 따라서, 공정 단계 30은 구리의 무전해 증착에 대해 자체촉매적 (autocatalytic) 성질을 가지는 패시베이팅된 표면을 배리어층 상에 형성하는 것을 포함한다. 보다 구체적으로, 단계 30에서 형성된 패시베이팅된 표면은 산화물 형성으로부터 하부의 배리어층을 보호하는 성질을 가진다. 또한 패시베이팅된 표면은 구리의 무전해 증착을 촉진시키는 성질을 가진다. 본 발명의 일 실시형태에서, 패시베이팅된 표면은, 무전해 증착 용액 중의 구리가 패시베이팅된 표면의 재료를 치환하는 치환 (displacement) 반응에 참여한다.
단계 35 는 본 발명의 일부 실시형태에 대한 옵션 단계이다. 즉, 본 발명의 또 다른 실시형태는 단계 25, 단계 31, 및 단계 40 을 포함하는 도 1a 에 도시된 공정 흐름이며; 단계 35 는 적용되지 않는다. 구체적으로, 패시베이팅된 표면은 무전해 구리 도금 또는 다른 구리 증착 공정 동안 제거되지 않고, 배리어 및 구리 상호접속 재료의 필수적인 컴포넌트를 유지한다. 단계 25 는 도 1에서의 공정 흐름에 대해 설명한 것과 본질적으로 동일하다. 단계 31 은 패시베이팅된 표면이 후속 공정에서 제거가능할 필요가 없는 것을 제외하면 단계 30 과 본질적으로 동일하다. 단계 41 은 구리가 패시베이팅된 표면 상에 증착되는 것을 제외하면 단계 40 과 본질적으로 동일하다.
이하, 본 발명의 일 실시형태에 따라서, 집적 회로 금속화를 위해 기판 상의 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 구리층을 증착하는 예시적인 집적 시스템 (50) 의 개략도를 나타낸 도 2를 참조한다. 집적 시스템 (50) 은 배리어층 및 구리층 사이에 실질적으로 무산소 계면을 형성하도록 구성된다. 집적 시스템 (50) 의 바람직한 실시형태는 공정 흐름 (20) 의 단계 및 그 변형을 실질적으로 수행하도록 구성된다.
도 2에 도시된 실시형태에 대해서, 집적 시스템 (50) 은 적어도 하나의 이송 모듈 (52), 배리어 증착 모듈 (58), 패시베이팅된 표면 형성 모듈 (60), 패시베이팅된 표면 제거 모듈 (63), 및 구리 갭필 모듈 (65) 을 포함한다. 집적 시스템 (50) 은 산화물 형성이 바람직하지 않은 중요한 단계에서 기판 표면이 산소에 최소한 노출되도록 구성된다. 또한, 집적 시스템이기 때문에, 기판은 하나의 공정 모듈에서 바로 다음 스테이션으로 이송될 수 있으며, 이는 산소 노출의 기간을 제한한다.
본 발명의 일 실시형태에 따라서, 집적 시스템 (50) 은 도 1의 공정 흐름 (20) 의 전체 공정 순서 및 그 변형을 통해서 기판(들)을 공정처리 하도록 구성된다. 보다 구체적으로, 배리어 증착 모듈 (58) 은 기판 상에 배리어층을 형성하도록 구성된다. 바람직하게, 배리어 증착 모듈 (58) 은 탄탈륨, 탄탈륨 질화물 및 그 둘의 조합물과 같은 배리어층 재료를 증착하도록 구성된다. 옵션으로서, 배리어 증착 모듈 (58) 은 배리어층의 물리 기상 증착 또는 배리어층의 원자층 증착을 위해 구성될 수 있다. 바람직한 실시형태에서, 배리어 증착 모듈 (58) 은 원자층 증착을 위해 구성된다. 가능한 일 구성에서, 배리어 증착 모듈 (58) 은 1 Torr 미만에서 동작되는 원자층 증착 공정을 위해 구성된다. 또 다른 옵션으로서, 배리어 증착 모듈 (58) 은 초임계 CO2 및 유기금속 전구체를 사용하여 배리어층을 형성하는 고압 공정에 대한 원자층 증착을 위해 구성된다. 또 다른 구성에서, 배리어 증착 모듈 (58) 은 1 Torr 미만의 압력에서 동작하는 물리 기상 증착 공정을 위해 구성된다. 초임계 CO2 를 사용하는 고압 공정에 대한 예시적인 반응기의 세부내용은 발명의 명칭이 "초임계 유체와 고주파 소리 에너지를 이용한 반도체 웨이퍼의 세정 방법 및 세정 장치 (Method and Apparatus for Semiconductor Wafer Cleaning Using High-Frequency Acoustic Energy with Supercritical Fluid)" 이고 2003년 2월 3일에 출원된 공동 양도 출원 일련번호 10/357,664에 기재되어 있으며, 이는 본 명세서에 참조로써 통합된다. 배리어층이 형성되면, 기판은 산소 노출이 제한되는 제어된 분위기 환경에서 이송되어야 하며, 이는 이송 모듈 (52) 을 사용하여 달성된다.
패시베이팅된 표면 형성 모듈 (60) 은 상기에서 정의한 바와 같이, 배리어층 상에 패시베이팅된 표면을 형성하도록 구성된다. 패시베이팅된 표면 형성 모듈 (60) 은 패시베이팅된 표면을 형성하기 위한 폭넓고 다양한 구성으로 구현될 수 있다. 일 구성에서, 패시베이팅된 표면 형성 모듈 (60) 은 불소, 브롬, 및 요오드의 원소들 중 하나 이상을 포함하는 반응 가스 혼합물로 배리어층을 처리하여, 하부 배리어층의 산화를 방지하기에 충분한 할라이드 화합물을 배리어층 상에 형성하도록 구성된다. 다른 옵션으로서, 패시베이팅된 표면 형성 모듈 (60) 은 패시베이팅된 표면을 형성하기 위한 불소, 브롬, 및 요오드의 원소들 중 하나 이상을 포함하는 가스로 플라즈마를 생성하도록 구성된다.
선택적으로, 패시베이팅된 표면 형성 모듈 (60) 은 실리콘을 포함하는 반응 가스로 배리어층을 처리하여, 배리어층 상에 실리콘의 박층을 증착하도록 구성된다. 또 다른 실시형태에서, 패시베이팅된 표면 형성 모듈 (60) 은 실리콘을 포함하는 반응 가스로 배리어층을 처리하고 기판을 유효량 가열하여, 배리어층의 표면에서 전이 금속과 함께 실리사이드를 형성하도록 구성된다. 패시베이팅된 표면 형성 모듈 (60) 은 패시베이팅된 표면을 형성하는 다른 타입의 실리사이드화 공정을 위해 구성될 수 있다. 또 다른 옵션으로서, 패시베이팅된 표면 형성 모듈 (60) 은 배리어층 상에 금속 및 실리콘을 증착하여 실리사이드를 형성하도록 구성된다. 바람직한 실시형태에 대해서, 패시베이팅된 표면 형성 모듈 (60) 은 코발트, 로듐, 레늄, 오스뮴, 이리듐, 및 몰리브덴 중 적어도 1종의 유효량을 원자층 증착하여, 하부의 배리어층의 산화를 실질적으로 방지하도록 구성된다. 보다 구체적으로, 패시베이팅된 표면 형성 모듈은 본 발명의 일부 실시형태에 대해서 원자층 증착 모듈, 실리콘 증착 모듈, 또는 실리사이드화 모듈을 포함한다.
본 발명의 일 실시형태에 따라서, 패시베이팅된 표면 형성 모듈 (60) 은 증착 모듈이다. 증착 모듈의 적합한 타입의 예는 화학 기상 증착 모듈, 원자층 증착 모듈, 플라즈마 강화 화학 기상 증착 모듈, 및 물리 기상 증착 모듈이다. 증착 모듈은 배리어층의 표면 상에 패시베이팅된 표면의 재료를 증착한다.
본 발명의 또 다른 실시형태에 따라서, 패시베이팅된 표면 형성 모듈은 배리어층 표면과의 화학 반응을 일으키는 화학 반응기이다. 화학 반응의 생성물이 패시베이팅된 표면을 형성한다.
패시베이팅된 표면 제거 모듈 (63) 은 배리어층으로부터 패시베이팅된 표면을 제거하도록 구성된다. 패시베이팅된 표면 제거 모듈 (63) 은 다양한 구성으로 구현될 수 있다. 본 발명의 구체적인 실시형태에 대해서, 패시베이팅된 표면 제거 모듈 (63) 의 구성은 제거되는 패시베이팅된 표면의 종류에 의존한다.
하나의 옵션으로서, 패시베이팅된 표면 제거 모듈 (63) 은 반응 가스를 사용하여 패시베이팅된 표면을 제거하는 건식 식각 모듈 또는 플라즈마 강화 식각 공정을 위해 구성된 모듈과 같은 플라즈마 식각 모듈이다. 또 다른 옵션으로서, 패시베이팅된 표면 제거 모듈 (63) 은 산용액을 사용하는 식각, 염기 용액을 사용하는 식각, 및 용매를 사용한 제거와 같은 공정을 이용하는 액체 식각 모듈이다. 본 발명의 바람직한 실시형태에 대해서, 패시베이팅된 표면 제거 모듈 (63) 은, 그 공정이 구리를 증착하는 후속 공정과 양립가능하도록 구성된다.
본 발명의 바람직한 실시형태에 따라서, 패시베이팅된 표면의 성질은, 패시베이팅된 표면이 일부량 잔존하여, 무전해 구리 증착 공정동안 산화로부터 약간의 보호를 제공하도록 선택된다. 보다 구체적으로, 이는 패시베이팅된 표면이 무전해 구리 증착 공정 동안 제거되도록 선택된다는 것을 의미한다. 옵션으로서, 구리가 배리어층의 표면 상에 증착될 때 패시베이팅된 표면이 배리어층으로부터 제거된다. 추가 옵션은 패시베이팅된 표면을 그대로 남겨두고 그 패시베이팅된 표면 상에 구리층을 바로 증착하는 것을 포함한다.
구리 갭필 모듈 (65) 은 갭필 구리층을 증착하도록 구성된다. 선택적으로, 구리 갭필 모듈 (65) 은 무전해 증착, 전기화학 도금, 또는 무전해 증착과 전기화학 도금을 적용하여 갭필 구리층을 증착하도록 구성될 수 있다. 보다 구체적으로, 구리 갭필 모듈 (65) 은 배리어 표면 상에 컨포멀 (conformal) 구리 씨드층을 증착한 후, 두꺼운 구리 갭필 (또는 벌크 필) 공정을 수행하도록 구성될 수 있다. 일 실시형태에서, 구리 갭필 모듈 (65) 은 무전해 공정을 수행하여 컨포멀 구리 씨드층을 형성하도록 구성된다. 구리 갭필 모듈 (65) 은 무전해 증착 공정 또는 전기화학 도금 공정에 의한 두꺼운 구리 벌크 필 공정을 위해 또한 구성될 수 있다. 무전해 구리 증착 및 전기화학 도금 공정은 잘 알려진 습식 공정이다. 제어된 공정 및 수송 환경과 함께 시스템 내에 통합된 습식 공정에 대해서, 반응기가 드라이-인/드라이-아웃 공정 능력을 가능하게 하도록 린스/건조기와 통합될 필요가 있다. 또한, 시스템은 비활성 가스로 충전되어 산소에 대한 최소한의 기판 노출을 보장할 필요가 있다. 최근, 드라이-인/드라이-아웃 무전해 구리 공정이 개발되었다. 또한, 공정에서 사용된 모든 유체가 탈기되는데, 즉, 용존 산소가 시판되는 탈기 시스템에 의해 제거된다.
또한, 무전해 증착을 위한 환경은 낮은 (또는 제한된) 레벨의 산소 및 수분 (수증기) 을 제공하도록 제어될 필요가 있다. 또한, 비활성 가스를 구리 갭필 모듈 (65) 에서 사용하여, 낮은 레벨의 산소가 공정 환경 내에 있는 것을 보장할 수 있다. 구리 갭필 모듈 (65) 은 퍼들 (puddle) 도금 등의 많은 방식으로 무전해 증착 공정을 수행하도록 구성될 수 있으며, 여기서 반응물이 제거 및 폐기되거나 회수된 이후, 유체가 기판 상에 분사되고 스태틱 모드로 반응하게 된다. 또 다른 실시형태에서, 구리 갭필 모듈 (65) 은 무전해 공정 액체를 제한하는 근접 (proximity) 공정 헤드를 포함하여, 오직 제한된 영역에서 기판 표면과 접촉하도록 한다. 근접 공정 헤드 아래에 있지 않은 기판 표면은 건조하다. 그러한 공정 및 시스템의 세부내용은, 발명의 명칭이 "반도체 웨이퍼의 박막을 증착하고 평탄화하는 장치 및 방법 (Apparatus And Method For Depositing And Planarizing Thin Films Of Semiconductor Wafers)"이고 2003년 6월 27일에 출원된 미국 출원 No. 10/607,611, 및 발명의 명칭이 "반도체 웨이퍼를 도금하는 방법 및 장치 (Method and Apparatus For Plating Semiconductor Wafers)"이고 2004년 6월 28일에 출원된 미국 출원 No. 10/879,263 에서 알아낼 수 있고, 양 출원은 본 명세서에서 그 전체가 통합된다.
적어도 하나의 이송 모듈 (52) 은 기판의 진공 이송 또는 기판의 제어된 환경 이송을 위해 구성된다. 대안으로, 적어도 하나의 이송 모듈 (52) 은 진공 이송을 위해 구성된 제 1 이송 모듈 및 제어된 환경 이송을 위해 구성된 두번째 이송 모듈을 가진 제 2 이송 모듈을 포함할 수도 있다. 이송 모듈 (52) 은 배리어 증착 모듈 (58), 패시베이팅된 표면 형성 모듈 (60), 패시베이팅된 표면 제거 모듈 (63), 및 구리 갭필 모듈 (65) 에 커플링된다. 이송 모듈 (52) 은, 기판이 산소 포함 환경 또는 산화물 형성 환경에 대한 실질적으로 노출되지 않고 모듈 사이이송될 수 있도록 구성된다.
구리 갭필 모듈 (65) 에서 수행된 것과 같은 습식 공정 및 패시베이팅된 표면 제거 모듈 (63) 에서 수행될 수 있는 것과 같은 습식 공정은 통상적으로 대기압 근처에서 동작되지만, 배리어 증착 모듈 (58), 패시베이팅된 표면 형성 모듈 (60), 및 가능하게는 패시베이팅된 표면 제거 모듈 (63) 에서 수행되는 것과 같은 건식 공정은 보통 1 Torr 미만에서 동작된다. 따라서, 집적 시스템 (50) 은 건식 및 습식 공정의 혼합을 취급할 수 있어야 한다. 적어도 하나의 이송 모듈 (52) 에는 하나 이상의 로봇이 장착되어 기판을 일 공정 영역에서 또 다른 공정 영역으로 이동시킨다. 공정 영역은 기판 카세트, 반응기, 또는 로드락 (카세트 및 로드락은 도 2에 도시되지 않음) 일 수 있다.
상술한 바와 같이, 배리어층 상의 산화물 형성을 방지하기 위해서, 공정 및 수송 환경을 제어하여 패시베이팅된 표면을 형성하기 이전에 배리어층 표면의 산소 노출을 최소화하는 것이 중요하다. 기판은 제어된 환경 하에서 공정 처리되어야 하고, 여기서 환경은 산소에 대한 기판의 노출을 제한하기 위해서 진공하이거나 1종 이상의 비활성 가스(들)로 충전된다. 기판 이송을 위해 제어된 환경을 제공하기 위해서, 이송 모듈 (52) 은 환경이 무산소로 제어되도록 구성된다. 하나의 예시적인 구성에서, 이송 모듈 (52) 은 기판 이송 동안 비활성 가스(들)가 이송 모듈을 충전하도록 구성된다. 또한, 공정에서 사용되는 모든 유체는 탈기되는데, 즉, 용존 산소가 시판되는 탈기 시스템에 의해 제거된다. 예시적인 비활성 가스는 질소 (N2), 헬륨 (He), 네온 (Ne), 아르곤 (Ar), 크립톤 (Kr) 및 크세논 (Xe) 을 포함한다.
이하, 본 발명의 또 다른 실시형태에 따라서, 집적 회로 금속화를 위해 기판 상의 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 구리층을 증착하기 위한 예시적인 집적 시스템 (100) 의 개략도를 나타낸 도 3을 참조한다. 집적 시스템 (100) 은 배리어층 및 구리층 사이에 실질적으로 무산소 계면을 형성하도록 구성된다. 집적 시스템 (100) 의 바람직한 실시형태는 공정 흐름 (20) 의 단계 및 그 변형을 수행하도록 구성된다.
집적 시스템 (100) 은 배리어 증착 모듈 (108), 로드락 (110), 배리어 트리트먼트 모듈 (113), 및 패시베이팅된 표면 형성 모듈 (115) 과 연결된 진공 이송 모듈 (105) 을 포함한다. 집적 시스템 (100) 은 또한 패시베이팅된 표면 제거 모듈 (125), 구리 씨드 증착 모듈 (128), 및 구리 갭필 모듈 (130) 과 연결된 제어된 환경 이송 모듈 (120) 을 포함한다. 제 2 로드락 (123) 은 진공 이송 모듈 (105) 과 제어 환경 이송 모듈 (120) 을 결합하기 위해 집적 시스템 (100) 에 포함된다.
집적 시스템 (100) 에 대해서, 배리어 증착 모듈 (108) 은 배리어 증착 모듈 (58) 에 대해 상술한 것과 본질적으로 동일한 구조를 가지도록 구성되며; 패시베이팅된 표면 형성 모듈 (115) 은 패시베이팅된 표면 형성 모듈 (60) 에 대해 상술한 것과 본질적으로 동일한 구조를 가지도록 구성된다. 로드락 (110) 은 진공 이송 모듈 (105) 에 대해 기판 이송을 허용하기 위해 제공되는 한편, 진공 이송 모듈 (105) 의 진공 조건을 유지시킨다.
배리어 트리트먼트 모듈 (113) 은 배리어층의 형성 이후 배리어층의 표면을 처리하도록 구성된다. 보다 구체적으로, 배리어 트리트먼트 모듈 (113) 은 후속 공정 단계들을 위해서 배리어층의 표면을 준비하도록 구성된다. 우선, 배리어 트리트먼트 모듈 (113) 은 개선된 표면 접착성을 획득하기 위해서와 같이, 그리고 배리어층 상에 증착된 층들의 접촉 저항성을 개선하기 위해서와 같이, 배리어층에 대한 표면 특성의 개선을 이루기 위해서 구성된다. 본 발명의 일 실시형태에 따라서, 배리어 트리트먼트 모듈 (113) 은 배리어층의 표면 상의 오염물을 제거하도록 배리어층의 표면을 수소 포함 플라즈마로 처리하거나, 또는 배리어층의 표면에 금속 리치 표면을 형성하도록 배리어층의 표면 상에 형성된 금속 산화물을 분해 처리하도록 구성된 플라즈마 챔버를 포함한다.
또 다른 옵션으로서, 배리어 트리트먼트 모듈 (113) 은 배리어층의 표면 상에 금속을 증착하는 것 등에 의해서 배리어층의 표면이 금속으로 리치하게 되도록 구성된다. 바람직한 구성에 있어서, 배리어 트리트먼트 모듈 (113) 은 금속의 플라즈마 주입을 위해 구성된 플라즈마 챔버를 포함한다. 주입된 금속은 배리어층의 표면에 결합되어 배리어층에 대해 금속 리치 표면을 형성시킨다.
진공 이송 모듈 (105) 은 진공 (<1 Torr) 하에서 동작하도록 구성된다. 제어된 환경 이송 모듈 (120) 은 1 대기압 부근에서 동작하도록 구성된다. 로드락 (123) 은 진공 이송 모듈 (105) 과 제어된 환경 이송 모듈 (125) 사이에 배치되어, 상이한 압력 하에서 동작되는 2개의 모듈 사이에서의 기판 이송을 허용하면서, 각 이송 모듈에서의 환경의 본 모습을 보존한다. 로드락 (123) 은 1 Torr 미만의 압력의 진공 하에서 또는 랩 환경에서 동작되도록 구성되거나, 비활성 가스들의 그룹에서 선택된 비활성 가스로 충전되도록 구성된다.
패시베이팅된 표면 제거 모듈 (125) 은 패시베이팅된 표면 형성 모듈 (115) 에서 형성된 패시베이팅된 표면의 제거를 위해 구성된다. 패시베이팅된 표면 제거 모듈 (125) 은 바람직하게 패시베이팅된 표면을 제거하기 위한 액체 화학물질을 사용하는 제거 공정과 같이 대기압 부근에서 동작하는 공정을 이용하여 패시베이팅된 표면을 제거하도록 구성된다. 일 실시형태로 말하면, 패시베이팅된 표면 제거 모듈 (125) 은 산 용액을 이용한 식각, 염기 용액을 이용한 식각, 및 용매를 이용한 제거와 같이, 액체 식각 공정을 수행하도록 구성된 액체 식각 공정 모듈을 포함한다. 본 발명의 보다 바람직한 실시형태에서, 패시베이팅된 표면 제거 모듈 (63) 은 그 공정이 구리를 증착하기 위한 후속 공정과 양립가능하도록 구성된다.
구리 씨드 증착 모듈 (128) 은 배리어 표면 상에 컨포멀 구리 씨드층을 증착하도록 구성된다. 바람직하게, 구리 씨드 증착 모듈 (128) 은 무전해 공정을 수행하여 구리 씨드층을 형성하도록 구성된다. 구리 갭필 모듈 (130) 은 무전해 증착 공정 또는 전기화학 도금 공정에 의한 두꺼운 구리 벌크 필 공정을 위해 구성된다. 상술한 바와 같이, 무전해 구리 증착 및 전기화학 도금은 잘 알려진 습식 공정이다. 제어된 공정 및 수송 환경으로 시스템에 통합된 습식 공정에 대해서, 반응기는 드라이-인/드라이-아웃 공정 능력을 가능하게 하도록 린스/드라이어와 통합될 필요가 있다. 또한, 그 시스템은 산소에 대한 기판의 최소 노출을 보장하기 위해서 비활성 가스로 충전될 필요가 있다. 최근, 드라이-인/드라이-아웃 무전해 구리 공정이 개발되었다. 또한, 공정에 사용된 모든 유체가 탈가스화되며, 즉, 용존 산소가 시판되는 탈가스 시스템에 의해 제거된다.
패시베이팅된 표면 제거 모듈 (125), 구리 씨드 증착 모듈 (128), 및 구리 갭필 모듈 (130) 에서 수행되는 것과 같은 습식 공정은 통상적으로 대기압 부근에서 처리되는 한편, 배리어 증착 모듈 (108), 패시베이팅된 표면 형성 모듈 (115), 및 배리어 세정 모듈 (113) 에서 수행되는 것과 같은 건식 공정은 보통 1 Torr 미만에서 동작된다. 따라서, 집적 시스템 (50) 은 건식 및 습식 공정의 혼합을 취급할 수 있어야 한다. 진공 이송 모듈 (105) 및 제어된 환경 이송 모듈 (120) 은 기판을 일 공정 영역에서 또 다른 공정 영역으로 이동시키는 하나 이상의 로봇을 구비한다. 그 공정 영역은 기판 카세트, 반응기, 또는 로드락일 수 있다 (카세트 및 로드락은 도 3에 도시되지 않음).
이하, 집적 회로 금속화를 위해 기판 상의 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 구리층을 증착하기 위한 본 발명의 또 다른 실시형태에 의한 예시적인 집적 시스템 (150) 의 개략도를 나타낸 도 4를 참조한다. 집적 시스템 (150) 은 배리어층 및 구리층 사이에 실질적으로 무산소 계면을 형성하도록 구성된다. 집적 시스템 (150) 의 바람직한 실시형태는 공정 흐름 (20) 의 단계들 및 그 변형을 실질적으로 수행하도록 구성된다.
집적 시스템 (150) 은 배리어 증착 모듈 (108), 로드락 (110), 배리어 트리트먼트 모듈 (113), 및 패시베이팅된 표면 형성 모듈 (115A) 에 연결된 진공 이송 모듈 (105) 을 포함한다. 집적 시스템 (150) 은 또한 구리 씨드 증착 모듈 (128), 및 구리 갭필 모듈 (130) 에 연결된 제어된 환경 이송 모듈 (120) 을 포함한다. 제 2 로드락 (123) 은 진공 이송 모듈 (105) 및 제어된 환경 이송 모듈 (120) 을 결합시키기 위해 집적 시스템 (150) 에 포함된다.
집적 시스템 (150) 은, 패시베이팅된 표면 형성 모듈 (115A) 이 무전해 구리 증착 동안 인 시튜에서 제거되는 패시베이팅된 표면을 형성하도록 집적 시스템 (150) 이 구성되는 것을 제외하고, 도 3에 도시된 집적 시스템 (100) 과 본질적으로 동일하다. 즉, 패시베이팅된 표면은 무전해 구리 증착시 사용된 수용액에서 일부 잔존성을 가진다. 패시베이팅된 표면은 구리 씨드 증착이나 구리 갭필의 부분으로서 또는 구리 씨드 증착에 대비하여 준비시 구리 씨드 증착 모듈 (128) 또는 구리 갭필 모듈 (130) 에서 제거된다. 보다 구체적으로, 집적 시스템 (150) 은 패시베이팅된 표면 제거 및 구리 씨드 증착을 위해 구성된 구리 씨드 증착 모듈 (128) 을 포함한다. 선택적으로, 패시베이팅된 표면은 구리 씨드 증착 또는 구리 갭필의 부분으로서 구리 씨드 증착 모듈 (128) 또는 구리 갭필 모듈 (130) 에서 리테이닝된다.
이하, 본 발명의 또 다른 실시형태에 따라서, 집적 회로 금속화를 위해 기판 상의 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 구리층을 증착하기 위한 예시적인 집적 시스템 (175) 의 개략도를 도시한 도 5를 참조한다. 집적 시스템 (175) 은 배리어층 및 구리층 사이에 실질적으로 무산소 계면을 형성하도록 구성된다. 집적 시스템 (175) 의 바람직한 실시형태는 공정 흐름 (20) 의 단계들 및 그 변형을 실질적으로 수행하도록 구성된다.
집적 시스템 (175) 은 배리어 증착 및 패시베이팅된 표면 형성 모듈 (108A), 및 로드락 (110) 과 연결된 진공 이송 모듈 (105) 을 포함한다. 또한, 집적 시스템 (175) 은 패시베이팅된 표면 제거 모듈 (125), 구리 씨드 증착 모듈 (128), 및 구리 갭필 모듈 (130) 과 연결된 제어된 환경 이송 모듈 (120) 을 포함한다. 제 2 로드락 (123) 은 진공 이송 모듈 (105) 및 제어 환경 이송 모듈 (120) 을 결합하기 위해 집적 시스템 (100) 에 포함된다.
집적 시스템 (175) 은, 모듈 (108A) 이 배리어층을 형성하고 또한 그 배리어층 상에 패시베이팅된 표면을 형성하도록 집적 시스템 (175) 이 구성되는 것을 제외하고, 도 3에 도시된 집적 시스템 (100) 과 본질적으로 동일하다. 또한, 집적 시스템 (175) 은 일부 애플리케이션에 대해 배리어층을 처리하기 위한 별도의 모듈을 요구하지 않는다. 집적 시스템 (175) 은, 패시베이팅된 표면이 패시베이팅된 표면 제거 모듈 (125) 에서 제거되도록 구성된다.
이하, 본 발명의 또 다른 실시형태에 따라서, 집적 회로 금속화를 위해 기판 상의 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 구리층을 증착하기 위한 예시적인 집적 시스템 (200) 의 개략도를 나타낸 도 6을 참조한다. 집적 시스템 (200) 은 배리어층 및 구리층 사이에 실질적으로 무산소 계면을 형성하도록 구성된다. 집적 시스템 (200) 의 바람직한 실시형태는 공정 흐름 (20) 의 단계 및 그 변형을 실질적으로 수행하도록 구성된다.
집적 시스템 (200) 은 배리어 증착 및 패시베이팅된 표면 형성 모듈 (108B), 및 로드락 (110) 과 연결된 진공 이송 모듈 (105) 을 포함한다. 또한, 집적 시스템 (200) 은 구리 씨드 증착 모듈 (128) 및 구리 갭필 모듈 (130) 과 연결된 제어된 환경 이송 모듈 (120) 을 포함한다. 제 2 로드락 (123) 은 진공 이송 모듈 (105) 및 제어 환경 이송 모듈 (120) 을 결합하기 위해 집적 시스템 (150) 에 포함된다.
집적 시스템 (200) 은, 모듈 (108B) 이 배리어층을 형성하고 또한 그 배리어층 상에 무전해 구리 증착 동안 인 시튜로 제거가능한 패시베이팅된 표면을 형성하도록 집적 시스템 (200) 이 구성되는 것을 제외하고, 도 4에 도시된 집적 시스템 (150) 과 본질적으로 동일하다. 패시베이팅된 표면은 구리 씨드 증착의 부분으로서 또는 구리 씨드 증착에 대비하여 준비시 구리 씨드 증착 모듈 (128) 또는 구리 갭필 모듈 (130) 에서 제거된다. 보다 구체적으로, 집적 시스템 (200) 은 패시베이팅된 표면 제거 및 구리 씨드 증착을 위해 구성된 구리 씨드 증착 모듈 (128) 을 포함한다.
이하, 본 발명의 또 다른 실시형태에 따라서, 집적 회로 금속화를 위해 기판 상의 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 구리층을 증착하기 위한 예시적인 집적 시스템 (225) 의 개략도를 나타낸 도 7을 참조한다. 집적 시스템 (225) 은 배리어층 및 구리층 사이에 실질적으로 무산소 계면을 형성하도록 구성된다. 집적 시스템 (225) 의 바람직한 실시형태는 공정 흐름 (20) 의 단계들 및 그 변형을 수행하도록 구성된다.
집적 시스템 (225) 은 배리어 증착 및 패시베이팅된 표면 형성 모듈 (108B), 및 로드락 (110) 과 연결된 진공 이송 모듈 (105) 을 포함한다. 또한, 집적 시스템 (225) 은 패시베이팅된 표면 제거 및 구리 갭필 모듈 (132) 과 연결된 제어된 환경 이송 모듈 (120) 을 포함한다. 제 2 로드락 (123) 은 진공 이송 모듈 (105) 및 제어된 환경 이송 모듈 (120) 을 결합하기 위해 집적 시스템 (150) 에 포함된다.
집적 시스템 (225) 은, 패시베이팅된 표면 제거 및 구리 갭필 모듈 (132) 이 패시베이팅된 표면을 제거하고 구리 갭필층을 증착하도록 집적 시스템 (225) 이 구성되는 것을 제외하고 도 6에 도시된 집적 시스템 (200) 과 본질적으로 동일하다. 일 실시형태에서, 모듈 (132) 은 모듈 (108B) 에서 형성된 패시베이팅된 표면이 무전해 구리 증착 동안 인 시튜로 제거되는 무전해 구리 증착 공정을 이용하도록 구성된다. 패시베이팅된 표면은 구리 씨드 증착 또는 구리 갭필의 부분으로서 또는 구리 씨드 증착에 대비하여 준비시 모듈 (132) 에서 제거된다.
본 발명의 또 다른 실시형태는 집적 회로 금속화를 위해 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 구리층을 증착하기 위한 시스템이다. 시스템은 기판 상에 배리어층을 형성하도록 구성되고 배리어층 상에 패시베이팅된 표면을 형성하도록 구성된 배리어 증착 및 패시베이팅된 표면 형성 모듈을 포함한다. 또한, 시스템은 배리어층으로부터 패시베이팅된 표면을 제거하도록 구성되고 배리어층 상에 구리층을 증착하도록 구성된 패시베이팅된 표면 제거 및 구리 증착 모듈을 포함한다. 패시베이팅된 표면 형성 모듈에서의 배리어 증착과, 패시베이팅된 표면 제거 및 구리 증착 모듈은, 산소 포함 환경에 대한 노출, 소정의 시간 동안의 스토어링, 및 소정의 시간 동안의 무산소 환경에서의 스토어링 중 적어도 하나 이후에, 배리어 증착 및 패시베이팅된 표면 형성 모듈에서 공정처리된 기판이 패시베이팅된 표면 제거 및 구리 증착 모듈에서 공정처리될 수 있도록 배치된다. 이 실시형태에 대한 시스템은 패시베이팅된 표면 형성 모듈에서의 배리어 증착과, 패시베이팅된 표면 제거 및 구리 증착 모듈을 연결하는 이송 모듈을 요구하지 않는다.
상기 명세서에서는, 본 발명을 구체적인 실시형태를 참조하여 설명하였다. 하지만, 당업자는 이하 청구항에 기재된 본 발명의 범위로부터 벗어나지 않으면서 다양한 수정 및 변경을 할 수 있음을 이해한다. 따라서, 명세서 및 도면은 제한적 의미라기보다 예시로 간주되어야 하며, 그러한 모든 수정은 본 발명의 범위 내에 포함되는 것으로 의도된다.
이익, 다른 이점 및 문제에 대한 해결책을 구체적인 실시형태와 관련하여 상술하였다. 하지만, 이익, 이점 및 문제에 대한 해결책과, 그리고 임의의 이익, 이점 또는 해결책을 발생시키거나 더 명백하게 할 수 있는 임의의 엘리먼트(들)가, 임의의 청구항 또는 모든 청구항의 중대하거나, 필수적이거나, 또는 본질적인 특징 또는 엘리먼트로 해석되어서는 안된다.
본 명세서에서 사용된 바와 같이, 용어 "구비하다 (comprises)", "구비하는 (comprising)", "포함하다 (includes)", "포함하는 (including)", "가지다 (has)", "가지는 (having)", "적어도 하나" 또는 그 임의의 다른 변형은, 비배타적인 포함을 커버하는 것으로 의도된다. 예를 들어, 엘리먼트의 리스트를 포함하는 공정, 방법, 아티클, 또는 장치는, 이들 엘리먼트에만 반드시 한정되는 것은 아니고, 그러한 공정, 방법, 아티클, 또는 장치에 대해 명백하게 열거되지 않거나 내재되어 있지 않은 다른 엘리먼트도 포함할 수 있다. 또한, 반대로 명백하게 언급되지 않는 한, "또는" 은 포함적 또는 (inclusive or) 을 말하는 것이고, 배타적 또는 (exclusive or) 을 말하는 것이 아니다. 예를 들어, 조건 A 또는 B 는 다음 중 어느 하나에 의해 만족된다: A 는 참 (또는 존재) 이고 B 는 거짓 (또는 부재) 이고, A 는 거짓 (또는 부재) 이고 B 는 참 (또는 존재) 이며, 그리고 A 및 B 모두 참 (또는 존재) 이다.
또한, 반대로 명백하게 언급되지 않는 한, "적어도 하나" 는 "하나 이상" 을 의미하는 것으로 해석되어야 한다. 예를 들어, 공정, 방법, 아티클, 또는 장치는 하나 이상의 엘리먼트의 리스트를 포함하고, 하나 이상의 엘리먼트가 서브-엘리먼트의 서브-리스트를 포함한다면, 서브-엘리먼트는 엘리먼트와 동일한 방식으로 고려되어야 한다. 예를 들어, A 및 B 중 적어도 하나는 다음 중 어느 하나에 의해 만족된다: A 는 참 (또는 존재) 이고 B 는 거짓 (또는 부재) 이고, A 는 거짓 (또는 부재) 이고 B 는 참 (또는 존재) 이며, 그리고 A 및 B 모두 참 (또는 존재) 이다.

Claims (41)

  1. 집적 회로 금속화 (metallization) 를 위해 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 갭필 구리층을 증착하여, 상기 배리어층과 상기 갭필 구리층 사이에 실질적으로 무산소 (oxygen-free) 계면을 형성하도록 하는 방법으로서,
    (a) 기판의 표면 상에 상기 배리어층을 형성하는 단계;
    (b) 상기 배리어층 상에 제거가능한 패시베이팅된 (passivated) 표면을 형성하는 단계;
    (c) 상기 배리어층으로부터 상기 패시베이팅된 표면을 제거하는 단계; 및
    (d) 상기 배리어층 상에 상기 갭필 구리층을 증착하는 단계를 포함하는, 갭필 구리층 증착 방법.
  2. 제 1 항에 있어서,
    1. 소정의 시간동안 상기 배리어층 상에 상기 패시베이팅된 표면을 구비한 상기 기판을 스토어링하는 단계와,
    2. 상기 배리어층 상에 상기 패시베이팅된 표면을 구비한 상기 기판을 수송하는 단계 중 적어도 하나의 단계를 더 포함하는, 갭필 구리층 증착 방법.
  3. 제 1 항에 있어서,
    상기 패시베이팅된 표면은 실질적으로 무산소인, 갭필 구리층 증착 방법.
  4. 제 1 항에 있어서,
    1. 소정의 시간동안 산소 포함 환경에서 상기 배리어층 상에 상기 패시베이팅된 표면을 구비한 상기 기판을 스토어링하는 단계와,
    2. 산소 포함 환경에서 상기 배리어층 상에 상기 패시베이팅된 표면을 구비한 상기 기판을 수송하는 단계 중 적어도 하나의 단계를 더 포함하는, 갭필 구리층 증착 방법.
  5. 제 1 항에 있어서,
    1. 소정의 시간동안 실질적으로 무산소 포함 환경에서 상기 배리어층 상에 상기 패시베이팅된 표면을 구비한 상기 기판을 스토어링하는 단계와,
    2. 실질적으로 무산소 포함 환경에서 상기 배리어층 상에 상기 패시베이팅된 표면을 구비한 상기 기판을 수송하는 단계 중 적어도 하나의 단계를 더 포함하는, 갭필 구리층 증착 방법.
  6. 제 1 항에 있어서,
    상기 패시베이팅된 표면을 제거하는 단계는,
    상기 배리어층 상에 상기 갭필 구리층을 증착하는 단계의 부분으로서 일어나는, 갭필 구리층 증착 방법.
  7. 제 1 항에 있어서,
    상기 제거가능한 패시베이팅된 표면을 형성하는 단계는,
    수소 포함 플라즈마에서 상기 배리어층 표면을 처리하여, 상기 배리어층 표면에서 산화물을 세정하는 단계를 포함하는, 갭필 구리층 증착 방법.
  8. 제 1 항에 있어서,
    상기 제거가능한 패시베이팅된 표면을 형성하는 단계는,
    상기 배리어층의 표면을 전이 금속으로 리치화하는 단계를 포함하는, 갭필 구리층 증착 방법.
  9. 제 1 항에 있어서,
    상기 제거가능한 패시베이팅된 표면을 형성하는 단계는,
    원자층 증착에 의해 수행되는, 갭필 구리층 증착 방법.
  10. 제 1 항에 있어서,
    상기 배리어층은 탄탈륨 또는 탄탈륨 질화물을 포함하는, 갭필 구리층 증착 방법.
  11. 제 1 항에 있어서,
    상기 제거가능한 패시베이팅된 표면을 형성하는 단계는,
    불소, 브롬, 및 요오드의 원소들 중 적어도 1종을 포함하는 반응 가스로 상기 배리어층을 처리하여 수행되는, 갭필 구리층 증착 방법.
  12. 제 1 항에 있어서,
    상기 제거가능한 패시베이팅된 표면을 형성하는 단계는,
    불소, 브롬, 및 요오드의 원소들 중 적어도 1종을 포함하는 화합물로부터 발생된 반응 가스로 상기 배리어층을 처리하여 수행되는, 갭필 구리층 증착 방법.
  13. 제 1 항에 있어서,
    상기 제거가능한 패시베이팅된 표면을 형성하는 단계는,
    불소, 브롬, 및 요오드의 원소들 중 적어도 1종을 포함하는 글로우 방전으로 상기 배리어층을 처리하여 수행되는, 갭필 구리층 증착 방법.
  14. 제 1 항에 있어서,
    상기 제거가능한 패시베이팅된 표면을 형성하는 단계는,
    실리콘을 포함하는 반응 가스로 상기 배리어층을 처리하여 수행되는, 갭필 구리층 증착 방법.
  15. 제 1 항에 있어서,
    상기 제거가능한 패시베이팅된 표면을 형성하는 단계는,
    실리콘을 포함하는 반응 가스로 상기 배리어층을 처리하고, 상기 기판을 유효량 가열하여, 상기 배리어층의 표면에 전이 금속과 함께 실리사이드를 형성하도록 하는, 갭필 구리층 증착 방법.
  16. 제 1 항에 있어서,
    상기 제거가능한 패시베이팅된 표면을 형성하는 단계는,
    상기 배리어층 표면의 실리사이드화에 의해 수행되는, 갭필 구리층 증착 방법.
  17. 제 1 항에 있어서,
    상기 제거가능한 패시베이팅된 표면을 형성하는 단계는,
    실리사이드를 형성하도록 상기 배리어층 상에 금속 및 실리콘을 증착하여 수행되는, 갭필 구리층 증착 방법.
  18. 제 1 항에 있어서,
    상기 제거가능한 패시베이팅된 표면을 형성하는 단계는,
    루테늄의 유효량의 원자층 증착에 의해 수행되는, 갭필 구리층 증착 방법.
  19. 제 1 항에 있어서,
    상기 제거가능한 패시베이팅된 표면을 형성하는 단계는,
    코발트, 로듐, 레늄, 오스뮴, 이리듐, 및 몰리브덴 중 적어도 1종의 유효량의 증착에 의해 수행되는, 갭필 구리층 증착 방법.
  20. 제 1 항에 있어서,
    상기 제거가능한 패시베이팅된 표면을 형성하는 단계는,
    상기 배리어층을 형성하기 위한 디척킹 (dechucking) 공정 동안 수행되는, 갭필 구리층 증착 방법.
  21. 제 1 항에 있어서,
    상기 패시베이팅된 표면은 수성 무전해 구리 증착액에서 잔존성 (survivability) 을 가지는, 갭필 구리층 증착 방법.
  22. 제 1 항에 있어서,
    상기 패시베이팅된 표면을 제거하는 단계는,
    플라즈마 식각 공정을 이용하여 수행되는, 갭필 구리층 증착 방법.
  23. 제 1 항에 있어서,
    상기 패시베이팅된 표면을 제거하는 단계는,
    액체 화학 식각 공정을 이용하여 수행되는, 갭필 구리층 증착 방법.
  24. 제 1 항에 있어서,
    상기 패시베이팅된 표면을 제거하는 단계는,
    무전해 도금액을 사용하여 수행되는, 갭필 구리층 증착 방법.
  25. 집적 회로 금속화 (metallization) 를 위해 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 구리층을 증착하여, 상기 배리어층과 상기 구리층 사이에 실질적으로 무산소 (oxygen-free) 계면을 형성하도록 하는 집적 시스템으로서,
    기판 상에 배리어층을 형성하도록 구성된 배리어 증착 모듈;
    상기 배리어층 상에 패시베이팅된 표면을 형성하도록 구성된 패시베이팅된 표면 형성 모듈;
    상기 배리어층으로부터 상기 패시베이팅된 표면을 제거하도록 구성된 패시베이팅된 표면 제거 모듈;
    갭필 구리층을 증착하도록 구성된 구리 갭필 모듈; 및
    상기 기판의 진공 이송 또는 상기 기판의 제어된 환경 이송을 위해 구성된 적어도 하나의 이송 모듈을 포함하고,
    상기 적어도 하나의 이송 모듈은 상기 배리어 증착 모듈, 상기 패시베이팅된 표면 형성 모듈, 상기 패시베이팅된 표면 제거 모듈 및 상기 구리 갭필 모듈에 커플링되고, 상기 기판이 산소 포함 환경에 실질적으로 노출되지 않고 상기 모듈들 이송될 수 있도록 구성되는, 집적 시스템.
  26. 제 25 항에 있어서,
    상기 배리어 증착 모듈은 탄탈륨 또는 탄탈륨 질화물을 증착하도록 구성된, 집적 시스템.
  27. 제 25 항에 있어서,
    상기 패시베이팅된 표면 형성 모듈은 불소, 브롬, 및 요오드의 원소들 중 적어도 1종을 포함하는 반응 가스 혼합물로 상기 배리어층을 처리하거나;
    실리콘을 포함하는 반응 가스로 상기 배리어층을 처리하거나;
    실리콘을 포함하는 반응 가스로 상기 배리어층을 처리하고, 상기 기판을 유효량 가열하여, 상기 배리어층의 표면에서 전이 금속과 함께 실리사이드를 형성하도록 하거나;
    금속 및 실리콘을 상기 배리어층 상에 증착하여 실리사이드를 형성하도록 하거나; 또는
    코발트, 로듐, 레늄, 오스뮴, 이리듐, 및 몰리브덴 중 적어도 1종의 유효량을 원자층 증착에 의해 증착하도록 구성된, 집적 시스템.
  28. 제 25 항에 있어서,
    상기 패시베이팅된 표면 제거 모듈은 플라즈마 식각 모듈 또는 액체 화학 식각 모듈을 포함하는, 집적 시스템.
  29. 제 25 항에 있어서,
    상기 구리 갭필 모듈은 무전해 증착 모듈 및 전기화학 도금 모듈 중 적어도 하나를 포함하는, 집적 시스템.
  30. 제 25 항에 있어서,
    상기 패시베이팅된 표면 형성 모듈은 원자층 증착 모듈, 실리콘 증착 모듈, 또는 실리사이드화 모듈을 포함하는, 집적 시스템.
  31. 집적 회로 금속화 (metallization) 를 위해 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 갭필 구리층을 증착하여, 상기 배리어층과 상기 갭필 구리층 사이에 실질적으로 무산소 (oxygen-free) 계면을 형성하도록 하는 집적 시스템으로서,
    기판 상에 배리어층을 형성하도록 구성된 배리어 증착 모듈;
    상기 배리어층 상에 패시베이팅된 표면을 형성하도록 구성된 패시베이팅된 표면 형성 모듈;
    상기 배리어층으로부터 상기 패시베이팅된 표면을 제거하고 상기 배리어층 상에 상기 갭필 구리층을 증착하도록 구성된 패시베이팅된 표면 제거 및 구리 증착 모듈; 및
    상기 기판의 진공 이송 또는 상기 기판의 제어된 환경 이송을 위해 구성된 적어도 하나의 이송 모듈을 포함하고,
    상기 적어도 하나의 이송 모듈은 상기 배리어 증착 모듈과, 상기 패시베이팅된 표면 형성 모듈과, 상기 패시베이팅된 표면 제거 및 구리 증착 모듈에 커플링되어, 상기 기판이 산소 포함 환경에 실질적으로 노출되지 않고 상기 모듈들 사이에이송될 수 있도록 하는, 집적 시스템.
  32. 제 31 항에 있어서,
    상기 패시베이팅된 표면 형성 모듈은 무전해 구리 증착 공정에서 제거가능한 패시베이팅된 표면을 형성하도록 구성되고,
    상기 패시베이팅된 표면 제거 및 구리 증착 모듈은 무전해 구리 증착 또는 무전해 구리 증착 및 전기화학 구리 도금을 위해 구성된, 집적 시스템.
  33. 제 31 항에 있어서,
    상기 패시베이팅된 표면 제거 및 구리 증착 모듈은 무전해 구리 증착 및 전기화학 구리 도금 중 적어도 하나에 의해 구리를 증착하도록 구성된, 집적 시스템.
  34. 제 31 항에 있어서,
    상기 배리어 증착 모듈은 탄탈륨 증착 모듈 또는 탄탈륨 질화물 증착 모듈을 포함하는, 집적 시스템.
  35. 제 31 항에 있어서,
    상기 패시베이팅된 표면 형성 모듈은,
    불소, 브롬, 및 요오드의 원소들 중 적어도 1종을 포함하는 반응 가스 혼합물로 상기 배리어층을 처리하고;
    실리콘을 포함하는 반응 가스로 상기 배리어층을 처리하고;
    실리콘을 포함하는 반응 가스로 상기 배리어층을 처리하고, 상기 기판을 유효량 가열하여, 상기 배리어층의 표면에서 전이 금속과 함께 실리사이드를 형성하도록 하고;
    금속 및 실리콘을 상기 배리어층 상에 증착하여 실리사이드를 형성하도록 하고; 그리고
    코발트, 로듐, 레늄, 오스뮴, 이리듐, 및 몰리브덴 중 적어도 1종의 유효량을 원자층 증착에 의해 증착하도록 구성된, 집적 시스템.
  36. 제 31 항에 있어서,
    상기 패시베이팅된 표면 형성 모듈은 원자층 증착 모듈, 실리콘 증착 모듈, 또는 실리사이드화 모듈을 포함하는, 집적 시스템.
  37. 집적 회로 금속화 (metallization) 를 위해 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 구리층을 증착하여, 상기 배리어층과 상기 구리층 사이에 실질적으로 무산소 (oxygen-free) 계면을 형성하도록 하는 집적 시스템으로서,
    기판 상에 배리어층을 형성하도록 구성되고 상기 배리어층 상에 패시베이팅된 표면을 형성하도록 구성된 배리어 증착 및 패시베이팅된 표면 형성 모듈;
    상기 배리어층으로부터 상기 패시베이팅된 표면을 제거하고 상기 배리어층 상에 상기 구리층을 증착하도록 구성된 패시베이팅된 표면 제거 및 구리 증착 모듈; 및
    상기 배리어 증착 및 패시베이팅된 표면 형성 모듈과 상기 패시베이팅된 표면 제거 및 구리 증착 모듈에 커플링되고, 상기 기판이 산화물 형성 환경에 실질적으로 노출되지 않고 상기 모듈들 사이에서 이송될 수 있도록 구성된 진공 이송 모듈 및 제어된 환경 이송 모듈 중 적어도 하나의 모듈을 포함하는, 집적 시스템.
  38. 제 37 항에 있어서,
    상기 패시베이팅된 표면은 무전해 구리 증착 공정에서 제거가능하고,
    상기 패시베이팅된 표면 제거 및 구리 증착 모듈은 무전해 구리 증착 또는 무전해 구리 증착 및 전기화학 구리 도금에 의해 구리를 증착하도록 구성된, 집적 시스템.
  39. 제 37 항에 있어서,
    상기 배리어 증착 및 패시베이팅된 표면 형성 모듈은 원자층 증착에 의해 탄탈륨 질화물을 증착하고 상기 탄탈륨 질화물 상에 패시베이팅된 표면을 형성하도록 구성되고, 상기 패시베이팅된 표면은 무전해 구리 증착에 자체촉매적 (autocatalytic) 이며; 그리고
    상기 패시베이팅된 표면 제거 및 구리 증착 모듈은 무전해 구리 증착 또는 무전해 구리 증착 및 전기화학 구리 도금에 의해 구리를 증착하도록 구성된, 집적 시스템.
  40. 집적 회로 금속화 (metallization) 를 위해 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 구리층을 증착하여, 상기 배리어층과 상기 구리층 사이에 실질적으로 무산소 (oxygen-free) 계면을 형성하도록 하는 시스템으로서,
    집적 시스템은
    기판 상에 배리어층을 형성하도록 구성되고 상기 배리어층 상에 패시베이팅된 표면을 형성하도록 구성된 배리어 증착 및 패시베이팅된 표면 형성 모듈; 및
    상기 배리어층으로부터 상기 패시베이팅된 표면을 제거하도록 구성되고 상기 배리어층 상에 구리층을 증착하도록 구성된 패시베이팅된 표면 제거 및 구리 증착 모듈을 포함하고,
    상기 배리어 증착 및 패시베이팅된 표면 형성 모듈에서 프로세싱된 기판들이
    1. 산소 포함 환경에의 노출
    2. 소정의 시간동안 스토어링
    3. 소정의 시간동안 무산소 환경에서의 스토어링
    중 적어도 하나 이후에 상기 패시베이팅된 표면 제거 및 구리 증착 모듈에서 프로세싱될 수 있도록, 제 1 공정 모듈 및 상기 패시베이팅된 표면 제거 및 구리 증착 모듈이 배치된, 시스템.
  41. 집적 회로 금속화 (metallization) 를 위해 전이 금속 배리어층 또는 전이 금속 화합물 배리어층 상에 갭필 구리층을 증착하여, 상기 배리어층과 상기 갭필 구리층 사이에 실질적으로 무산소 (oxygen-free) 계면을 형성하도록 하는 방법으로서,
    (a) 기판의 표면 상에 상기 배리어층을 형성하는 단계;
    (b) 상기 배리어층 상에 패시베이팅된 표면을 형성하는 단계; 및
    (c) 상기 패시베이팅된 표면 상에 상기 갭필 구리층을 증착하는 단계를 포함하는, 갭필 구리층 증착 방법.
KR1020097015090A 2006-12-18 2007-12-08 배리어층 표면 패시베이션을 위한 방법 및 시스템 KR101078627B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/641,364 US7592259B2 (en) 2006-12-18 2006-12-18 Methods and systems for barrier layer surface passivation
US11/641,364 2006-12-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020117005277A Division KR101134329B1 (ko) 2006-12-18 2007-12-08 배리어층 표면 패시베이션을 위한 방법 및 시스템

Publications (2)

Publication Number Publication Date
KR20090092332A true KR20090092332A (ko) 2009-08-31
KR101078627B1 KR101078627B1 (ko) 2011-11-01

Family

ID=39527858

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020097015090A KR101078627B1 (ko) 2006-12-18 2007-12-08 배리어층 표면 패시베이션을 위한 방법 및 시스템
KR1020117005277A KR101134329B1 (ko) 2006-12-18 2007-12-08 배리어층 표면 패시베이션을 위한 방법 및 시스템
KR1020117031378A KR101199273B1 (ko) 2006-12-18 2007-12-08 배리어층 표면 패시베이션을 위한 방법 및 시스템

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020117005277A KR101134329B1 (ko) 2006-12-18 2007-12-08 배리어층 표면 패시베이션을 위한 방법 및 시스템
KR1020117031378A KR101199273B1 (ko) 2006-12-18 2007-12-08 배리어층 표면 패시베이션을 위한 방법 및 시스템

Country Status (5)

Country Link
US (2) US7592259B2 (ko)
KR (3) KR101078627B1 (ko)
CN (3) CN102061469B (ko)
TW (1) TWI489552B (ko)
WO (1) WO2008076677A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592259B2 (en) 2006-12-18 2009-09-22 Lam Research Corporation Methods and systems for barrier layer surface passivation
JP4755573B2 (ja) * 2006-11-30 2011-08-24 東京応化工業株式会社 処理装置および処理方法、ならびに表面処理治具
US8026605B2 (en) * 2006-12-14 2011-09-27 Lam Research Corporation Interconnect structure and method of manufacturing a damascene structure
US7749893B2 (en) 2006-12-18 2010-07-06 Lam Research Corporation Methods and systems for low interfacial oxide contact between barrier and copper metallization
US8058164B2 (en) * 2007-06-04 2011-11-15 Lam Research Corporation Methods of fabricating electronic devices using direct copper plating
JP4971078B2 (ja) * 2007-08-30 2012-07-11 東京応化工業株式会社 表面処理装置
KR102064391B1 (ko) * 2012-08-31 2020-01-10 삼성디스플레이 주식회사 기판 처리 장치
US9054163B2 (en) 2013-11-06 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for via plating with seed layer
CN111485224A (zh) * 2019-01-29 2020-08-04 北京石墨烯研究院 化学气相沉积装置
JP6953480B2 (ja) * 2019-07-31 2021-10-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP2022076335A (ja) * 2020-11-09 2022-05-19 東京エレクトロン株式会社 ルテニウム膜を成膜する方法及び装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
US6268289B1 (en) * 1998-05-18 2001-07-31 Motorola Inc. Method for protecting the edge exclusion of a semiconductor wafer from copper plating through use of an edge exclusion masking layer
US6362099B1 (en) * 1999-03-09 2002-03-26 Applied Materials, Inc. Method for enhancing the adhesion of copper deposited by chemical vapor deposition
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6303498B1 (en) * 1999-08-20 2001-10-16 Taiwan Semiconductor Manufacturing Company Method for preventing seed layer oxidation for high aspect gap fill
KR100407680B1 (ko) * 2000-06-20 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
US6491978B1 (en) * 2000-07-10 2002-12-10 Applied Materials, Inc. Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
US6794311B2 (en) * 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6503840B2 (en) * 2001-05-02 2003-01-07 Lsi Logic Corporation Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
US7070687B2 (en) * 2001-08-14 2006-07-04 Intel Corporation Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US6498093B1 (en) * 2002-01-17 2002-12-24 Advanced Micro Devices, Inc. Formation without vacuum break of sacrificial layer that dissolves in acidic activation solution within interconnect
US7153400B2 (en) 2002-09-30 2006-12-26 Lam Research Corporation Apparatus and method for depositing and planarizing thin films of semiconductor wafers
US7704367B2 (en) 2004-06-28 2010-04-27 Lam Research Corporation Method and apparatus for plating semiconductor wafers
US7191787B1 (en) 2003-02-03 2007-03-20 Lam Research Corporation Method and apparatus for semiconductor wafer cleaning using high-frequency acoustic energy with supercritical fluid
US7592259B2 (en) 2006-12-18 2009-09-22 Lam Research Corporation Methods and systems for barrier layer surface passivation
US20070048447A1 (en) 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
US7341946B2 (en) * 2003-11-10 2008-03-11 Novellus Systems, Inc. Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7563348B2 (en) 2004-06-28 2009-07-21 Lam Research Corporation Electroplating head and method for operating the same
US7749893B2 (en) 2006-12-18 2010-07-06 Lam Research Corporation Methods and systems for low interfacial oxide contact between barrier and copper metallization

Also Published As

Publication number Publication date
US7592259B2 (en) 2009-09-22
KR20120005061A (ko) 2012-01-13
US8133812B2 (en) 2012-03-13
CN102061470B (zh) 2013-06-19
CN102061469A (zh) 2011-05-18
US20100009535A1 (en) 2010-01-14
TW200834737A (en) 2008-08-16
TWI489552B (zh) 2015-06-21
CN102061470A (zh) 2011-05-18
CN102061469B (zh) 2015-08-19
WO2008076677A1 (en) 2008-06-26
KR20110028402A (ko) 2011-03-17
KR101199273B1 (ko) 2012-11-09
CN101563758B (zh) 2011-06-01
KR101078627B1 (ko) 2011-11-01
KR101134329B1 (ko) 2012-04-09
US20080146025A1 (en) 2008-06-19
CN101563758A (zh) 2009-10-21

Similar Documents

Publication Publication Date Title
KR101078627B1 (ko) 배리어층 표면 패시베이션을 위한 방법 및 시스템
US8771804B2 (en) Processes and systems for engineering a copper surface for selective metal deposition
US8241701B2 (en) Processes and systems for engineering a barrier surface for copper deposition
US8747960B2 (en) Processes and systems for engineering a silicon-type surface for selective metal deposition to form a metal silicide
US8916232B2 (en) Method for barrier interface preparation of copper interconnect
JP5489717B2 (ja) 金属堆積のために基板表面を調整する方法および統合システム
US8053355B2 (en) Methods and systems for low interfacial oxide contact between barrier and copper metallization
US20050282378A1 (en) Interconnects forming method and interconnects forming apparatus
KR101506352B1 (ko) 금속 증착을 위해 기판 표면을 가공하는 프로세스 및 통합 시스템
TWI529807B (zh) 於先進奈米電子元件製造中進行電鍍及清理之際用以保持基板表面濕潤之一體化工具組及製程

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151008

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161014

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171017

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181012

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191011

Year of fee payment: 9