KR20090088264A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR20090088264A
KR20090088264A KR1020080013693A KR20080013693A KR20090088264A KR 20090088264 A KR20090088264 A KR 20090088264A KR 1020080013693 A KR1020080013693 A KR 1020080013693A KR 20080013693 A KR20080013693 A KR 20080013693A KR 20090088264 A KR20090088264 A KR 20090088264A
Authority
KR
South Korea
Prior art keywords
semiconductor
substrate
connection
semiconductor device
packages
Prior art date
Application number
KR1020080013693A
Other languages
Korean (ko)
Inventor
이승호
황찬기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080013693A priority Critical patent/KR20090088264A/en
Publication of KR20090088264A publication Critical patent/KR20090088264A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

A semiconductor device is provided to improve reliability of a joint part for an electrical connection of a semiconductor device by stacking a plurality of semiconductor packages. At least one or more semiconductor packages(130,140,150) are stacked on a top part of a substrate(100). Connection parts(120a,120b,120c) connect the substrate to each semiconductor package. Semiconductor chips have different sizes. A passive device(110) is attached on the substrate. The passive device is formed between the connection parts. An external contact terminal(170) is attached on a bottom surface of the substrate.

Description

반도체 장치{Semiconductor device}Semiconductor device

본 발명은 반도체 장치에 관한 것으로서, 보다 상세하게는, 전기적인 연결 조인트부의 신뢰성을 향상시킬 수 있는 반도체 장치에 관한 것이다. The present invention relates to a semiconductor device, and more particularly, to a semiconductor device capable of improving the reliability of an electrical connection joint portion.

반도체 장치를 형성하기 위한 패키징 기술은 소형화 및 고용량화에 대한 요구에 따라 지속적으로 발전하고 있으며, 최근에는 소형화 및 고용량화와 실장 효율성을 만족시킬 수 있는 스택 패키지(Stack package)에 대한 다양한 기술들이 개발되고 있다. The packaging technology for forming a semiconductor device is continuously developed in accordance with the demand for miniaturization and high capacity, and recently, various technologies for stack packages that can satisfy miniaturization, high capacity, and mounting efficiency have been developed. .

반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩 또는 패키지를 수직으로 쌓아 올리는 기술로서, 메모리 소자의 경우, 반도체 집적 공정에서 구현 가능한 메모리 용량보다 큰 메모리 용량을 갖는 제품을 구현할 수 있고, 실장 면적 사용의 효율성을 높일 수 있다. The term "stack" in the semiconductor industry refers to a technology of vertically stacking at least two semiconductor chips or packages, and in the case of a memory device, a product having a memory capacity larger than the memory capacity that can be realized in a semiconductor integration process may be implemented and mounted. The efficiency of the use of the area can be improved.

스택 패키지 형태를 갖는 반도체 장치는 제조 기술에 따라 개별 반도체 칩을 스택한 후, 한번에 스택된 반도체 칩들을 패키징해주는 방법과, 패키징된 개별 반도체 칩들을 스택하여 형성하는 방법으로 분류할 수 있다. A semiconductor device having a stack package form may be classified into a method of stacking individual semiconductor chips according to a manufacturing technique, packaging the semiconductor chips stacked at once, and stacking and forming the packaged individual semiconductor chips.

상기 스택 패키지들은 스택된 다수의 반도체 칩들 또는 패키지들 간에 형성 된 금속 와이어, 범프 또는 관통 실리콘 비아 등을 통하여 전기적으로 연결된다. The stack packages are electrically connected through metal wires, bumps or through silicon vias formed between a plurality of stacked semiconductor chips or packages.

상기 스택 패키지 중 패키징된 반도체 칩들, 즉, 반도체 패키지를 스택하여 형성하는 스택 패키지는 일반적으로 기판과 범프 또는 솔더볼과 같은 접속단자를 매개로 스택된다. Packaged semiconductor chips among the stack packages, that is, a stack package formed by stacking a semiconductor package, are generally stacked through a substrate and connection terminals such as bumps or solder balls.

그러나, 상기 접속단자가 연결되는 조인트(Joint) 부분에서는 기판과 외부회로 및 상기 접속단자의 열팽창 계수의 차이에 의하여 제조 공정 중 및 반도체 장치의 사용 중에 상기 조인트 부분에서 크랙(Crack) 등이 발생한다.However, in the joint part to which the connection terminal is connected, cracks or the like occur in the joint part during the manufacturing process or during the use of the semiconductor device due to the difference in the thermal expansion coefficient of the substrate, the external circuit and the connection terminal. .

한편, 통상의 반도체 패키지는 적어도 하나 이상의 반도체 칩이 탑재된 형태를 가지며, 상기 반도체 패키지를 이용하여 특정의 전자 회로 세트를 구현하기 위해서는 상기 반도체 패키지뿐만 아니라 특성 열화가 없는 신호의 전달에 필수적인 여러 가지 수동소자(Passives)들을 장착시켜야 한다. On the other hand, a conventional semiconductor package has a form in which at least one semiconductor chip is mounted, and in order to implement a specific electronic circuit set using the semiconductor package, as well as the semiconductor package, various kinds of essential signals are transmitted without characteristic deterioration. Passives must be fitted.

상기 수동소자로는 저항(Resistor, R), 인덕터(Inductor, L), 축전기(Capacitor, C)등이 있고, 이들은 통상 반도체 패키지가 장착되는 PCB 상에 장착된다.The passive elements include a resistor (R), an inductor (L), a capacitor (C), and the like, which are usually mounted on a PCB on which a semiconductor package is mounted.

그러나, 상기 신호 특성의 열화 방지 등에 필수적인 수동소자들이 PCB 상에 장착되기 때문에 PCB의 면적이 불필요하게 커지게 되는 문제가 있으며, 이러한 문제가 제품의 소형화를 저해시키는 요인으로 작용하게 된다. However, since passive elements, which are essential for preventing degradation of signal characteristics, are mounted on the PCB, there is a problem that the area of the PCB becomes unnecessarily large, and this problem acts as a factor that hinders miniaturization of the product.

또한, PCB 상에 수동소자를 직접 장착하기 때문에 신호선의 길이가 길어져 신호 전달의 지연이 발생하거나, 또는, 신호 전달 과정에서 노이즈가 삽입되는 문제가 있으며, 이러한 문제들로 인해 신호 특성의 근본적인 열화를 방지하는데 한계 를 가질 수밖에 없다. In addition, since passive elements are directly mounted on the PCB, signal lines are lengthened to cause delays in signal transmission, or noise may be inserted in the signal transmission process, thereby causing fundamental degradation of signal characteristics. There is no limit to the prevention.

그리고, 일반적으로 회로에서 수동소자들이 차지하는 비중은 80%정도이며, 수동소자들이 인쇄회로기판에서 차지하는 면적은 50% 정도가 되어 수동 소자는 전자기기의 가격, 크기, 신뢰성에 중대한 영향을 미친다. In general, the passive component occupies about 80% of the circuit, and the passive component occupies about 50% of the printed circuit board, and the passive component has a significant influence on the price, size, and reliability of the electronic device.

본 발명은 전기적인 연결 조인트부의 신뢰성을 향상시킬 수 있는 반도체 장치를 제공한다.The present invention provides a semiconductor device capable of improving the reliability of the electrical connection joint portion.

본 발명에 따른 반도체 장치는, 기판; 상기 기판 상부에 스택된 적어도 하나 이상의 반도체 패키지; 및 상기 기판과 상기 각 반도체 패키지 간을 전기적으로 연결시키는 연결부를 포함한다.A semiconductor device according to the present invention includes a substrate; At least one semiconductor package stacked on the substrate; And a connection part electrically connecting the substrate and each semiconductor package.

상기 연결부는 "ㄷ" 형상을 갖는다.The connecting portion has a "c" shape.

상기 반도체 칩들은 서로 다른 크기를 갖는다.The semiconductor chips have different sizes.

상기 기판 상에 부착된 수동 소자를 더 포함한다.It further includes a passive element attached to the substrate.

상기 수동 소자는 상기 연결부 사이에 형성된다.The passive element is formed between the connections.

상기 연결부를 포함한 상기 기판의 상면에 상기 반도체 패키지를 감싸도록 형성된 봉지부를 더 포함한다.The semiconductor device further includes an encapsulation part formed to surround the semiconductor package on an upper surface of the substrate including the connection part.

상기 기판의 하면에 부착된 외부접속단자를 더 포함한다.It further includes an external connection terminal attached to the lower surface of the substrate.

본 발명은 기판 상에 "ㄷ"자 형태를 갖는 연결부를 매개로 다수의 반도체 패키지들을 스택하여 반도체 장치를 형성함으로써 반도체 장치의 전기적인 연결을 위한 조인트부의 신뢰성을 향상시킴과 아울러 상기 스택되는 반도체 패키지들의 높이를 일정하게 조절할 수 있다. The present invention improves the reliability of the joint part for the electrical connection of the semiconductor device by forming a semiconductor device by stacking a plurality of semiconductor packages through a connection part having a "-" shape on the substrate and the stacked semiconductor package. You can adjust the height of the field constantly.

또한, 스택된 반도체 패키지 하부의 여분의 기판 상면 부분에 수동소자를 형성함으로써 내부에 수동소자를 탑재하여 공간 효율을 향상시킨 반도체 장치를 형성할 수 있다. In addition, the passive device may be formed on an extra upper surface of the substrate under the stacked semiconductor package to form a semiconductor device having a passive device mounted therein to improve space efficiency.

본 발명은 "ㄷ"자 형태를 갖는 연결부를 이용하여 다수의 반도체 패키지들을 수직적으로 스택하여 반도체 장치를 구성한다.The present invention configures a semiconductor device by vertically stacking a plurality of semiconductor packages using a connecting portion having a "-" shape.

자세하게, 본 발명은 다수의 접속 패드를 구비한 기판 상에 "ㄷ"자 형태를 갖고 서로 크기가 다른 연결부를 배치시키고, 상기 기판 상에 상기 연결부를 매개로 크기가 다른 반도체 패키지들을 수직적으로 스택하며, 상기 기판의 상면에 상기 반도체 패키지들과 전기적으로 연결되는 다수의 수동소자를 배치시켜 반도체 장치를 구성한다.In detail, the present invention is to provide a "c" shape on the substrate having a plurality of connection pads and to arrange different sized connections, and to vertically stack the semiconductor packages of different sizes on the substrate via the connection; The semiconductor device is configured by disposing a plurality of passive elements electrically connected to the semiconductor packages on an upper surface of the substrate.

따라서, 상기 "ㄷ"자 형태를 갖는 연결부를 사용하여 반도체 장치를 형성함으로써 전기적인 연결을 위한 조인트부의 신뢰성을 향상시킴과 아울러 상기 스택되는 반도체 패키지들의 높이를 일정하게 조절할 수 있다. Accordingly, the semiconductor device may be formed using the connection part having the “c” shape to improve the reliability of the joint part for the electrical connection and to uniformly adjust the height of the stacked semiconductor packages.

또한, 스택된 반도체 패키지 하부의 여분의 기판 상면 부분에 수동소자를 형성함으로써 내부에 수동소자를 탑재하여 공간 효율을 향상시킨 반도체 장치를 형성 할 수 있다. In addition, the passive device may be formed on a portion of the upper surface of the redundant substrate under the stacked semiconductor package to form a semiconductor device having a passive device mounted therein to improve space efficiency.

이하에서는, 본 발명의 실시예에 따른 반도체 장치를 상세히 설명하도록 한다.Hereinafter, a semiconductor device according to an embodiment of the present invention will be described in detail.

도 1은 본 발명의 실시예에 따른 반도체 장치를 도시한 도면이다.1 is a diagram illustrating a semiconductor device according to an embodiment of the present invention.

도시된 바와 같이, 본 발명에 따른 반도체 장치는 기판(100) 상에 다수의 반도체 패키지(130, 140, 150)가 "ㄷ" 형상의 연결부(120a, 100b, 120c)를 매개로 적어도 하나 이상 스택되어 있으며, 상기 기판(100)의 상면에는 다수의 수동소자(110)가 탑재되어 구성된다.As shown in the drawing, in the semiconductor device according to the present invention, a plurality of semiconductor packages 130, 140, and 150 are stacked on the substrate 100 via at least one connection portion 120a, 100b, 120c having a “c” shape. A plurality of passive elements 110 are mounted on the upper surface of the substrate 100.

자세하게, 상면에 다수의 접속 패드(102)를 구비한 기판(100) 상에 수직으로 적어도 하나 이상, 즉, 제1 내지 제3반도체 패키지(130, 140, 150)들이 "ㄷ" 형상을 갖는 제1 내지 제3연결부(120a, 120b, 120c)를 매개로 스택된다. In detail, at least one or more, that is, the first to third semiconductor packages 130, 140, and 150 are vertically formed on the substrate 100 having the plurality of connection pads 102 on the upper surface thereof. The first to third connectors 120a, 120b, and 120c are stacked.

상기 제1 내지 제3반도체 패키지(130, 140, 150)들은 수직적으로 스택되기 위하여 제1반도체 패키지(130)가 가장 작은 크기를 가지며, 제3반도체 패키지(150)가 가장 큰 크기를 갖는다.The first semiconductor package 130 has the smallest size, and the third semiconductor package 150 has the largest size in order to vertically stack the first to third semiconductor packages 130, 140, and 150.

상기 기판(100)가 제1 내지 제3반도체 패키지(130, 140, 150)들을 전기적으로 연결하는 "ㄷ" 형상을 갖는 제1 내지 제3연결부(120a, 120b, 120c)는 상기 제1 내지 제3반도체 패키지(130, 140, 150)들의 수직적인 스택을 위하여 동일한 형상을 갖지만 제3연결부(120c)가 가장 큰 크기를 갖는다.The first to third connectors 120a, 120b, and 120c having a “c” shape in which the substrate 100 electrically connects the first to third semiconductor packages 130, 140, and 150 to the first to third portions. The same shape for the vertical stack of the three semiconductor packages 130, 140 and 150, but the third connector 120c has the largest size.

상기 연결부(120a, 120b, 120c)들은 상기 기판의 접속 패드(102) 상에 부착되며 "ㄷ" 형상을 가지기 때문에 균일한 표면적으로 상기 기판(100)의 접속 패 드(102)와 상기 반도체 패키지(130, 140, 150)들을 안정적으로 연결한다. Since the connection parts 120a, 120b, and 120c are attached to the connection pad 102 of the substrate and have a “c” shape, the connection pads 102 and the semiconductor package of the substrate 100 have a uniform surface area. 130, 140, 150) is connected stably.

상기 연결부(120a, 120b, 120c)들은 금속 프레임의 형태, 바람직하게, 일반적인 반도체 패키지에 사용되는 리드 프레임과 같은 형태로 이루어지기 때문에 열에 의한 크랙 발생과 같은 변형이 작으며, 상기 스택되는 반도체 패키지(130, 140, 150)들의 높이를 일정하게 유지할 수 있다.Since the connection parts 120a, 120b, and 120c are formed in the form of a metal frame, preferably, such as a lead frame used in a general semiconductor package, deformation such as thermal cracking is small, and the stacked semiconductor package ( The heights of the 130, 140, and 150 may be kept constant.

상기 제1반도체 패키지(130) 하부의 상기 기판(100) 상면의 접속 패드(102) 상에는 다수의 수동소자(110)가 전기적인 연결이 가능한 접착제(112)를 매개로 부착된다.On the connection pad 102 on the upper surface of the substrate 100 under the first semiconductor package 130, a plurality of passive elements 110 are attached via an adhesive 112 that can be electrically connected.

상기 수동소자(110)가 부착된 상기 기판의 접속 패드(102)는 상기 각 반도체 패키지(130, 140, 150)들과 연결되는 상기 "ㄷ" 형태의 연결부(120a, 120b, 120c)가 부착된 접속 패드(102)와 전기적으로 연결된다. The connection pads 102 of the substrate to which the passive element 110 is attached are attached to the connection portions 120a, 120b, and 120c having the "c" shape connected to the semiconductor packages 130, 140, and 150. It is electrically connected to the connection pad 102.

상기 수동소자(110)는 상기 스택된 제1반도체 패키지(130) 하부의 여분의 기판 상면 부분에 부착됨으로써 공간 효율을 향상시킬 수 있다.The passive element 110 may be attached to an extra upper surface portion of the lower portion of the stacked first semiconductor package 130 to improve space efficiency.

상기 "ㄷ" 형태의 연결부(120a, 120b, 120c)를 포함한 상기 기판(100)의 상면에 상기 반도체 패키지(130, 140, 150)를 감싸도록 봉지부(160)가 구비되며, 상기 기판(100)의 하면에는 솔더볼과 같은 외부접속단자(170)가 부착된다. The encapsulation unit 160 is provided on the upper surface of the substrate 100 including the connection portions 120a, 120b, and 120c having the “c” shape to enclose the semiconductor packages 130, 140, and 150. ) Is attached to an external connection terminal 170 such as a solder ball.

상기 반도체 패키지(130, 140, 150)들은 다양한 형태를 가질 수 있으며, 전기적인 연결 및 구조가 다른 반도체 패키지들을 함께 혼용하여 스택할 수 있다.The semiconductor packages 130, 140, and 150 may have various shapes, and semiconductor packages having different electrical connections and structures may be mixed and stacked together.

아울러, 연결부는 "ㄷ"자 형상 외에 원형 형상 또는 다각형의 형상을 가질 수 있다. In addition, the connection portion may have a circular shape or a polygonal shape in addition to the "c" shape.

이상에서와 같이, 본 발명은 다수의 접속 패드를 구비한 기판 상에 "ㄷ"자 형태를 갖고 서로 크기가 다른 연결부를 배치시키고, 상기 기판 상에 상기 연결부를 매개로 크기가 다른 반도체 패키지들을 수직적으로 스택하며, 상기 기판의 상면에 상기 반도체 패키지들과 전기적으로 연결되는 다수의 수동소자를 배치시켜 반도체 장치를 형성한다. As described above, the present invention is to provide a "c" shape on the substrate having a plurality of connection pads and to arrange the different sized connection portion, and to vertically package the semiconductor packages of different sizes through the connection portion on the substrate The semiconductor device is formed by stacking a plurality of passive devices electrically connected to the semiconductor packages on the upper surface of the substrate.

따라서, 상기 "ㄷ"자 형태를 갖는 연결부를 사용하여 반도체 장치를 형성함으로써 전기적인 연결을 위한 조인트부의 신뢰성을 향상시킴과 아울러 상기 스택되는 반도체 패키지들의 높이를 일정하게 조절할 수 있다. Accordingly, the semiconductor device may be formed using the connection part having the “c” shape to improve the reliability of the joint part for the electrical connection and to uniformly adjust the height of the stacked semiconductor packages.

또한, 스택된 반도체 패키지 하부의 여분의 기판 상면 부분에 수동소자를 형성함으로써 내부에 수동소자를 탑재하여 공간 효율을 향상시킨 반도체 장치를 형성할 수 있다. In addition, the passive device may be formed on an extra upper surface of the substrate under the stacked semiconductor package to form a semiconductor device having a passive device mounted therein to improve space efficiency.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1은 본 발명의 실시예에 따른 반도체 장치를 도시한 도면.1 illustrates a semiconductor device according to an embodiment of the present invention.

Claims (7)

기판;Board; 상기 기판 상부에 스택된 적어도 하나 이상의 반도체 패키지; 및 At least one semiconductor package stacked on the substrate; And 상기 기판과 상기 각 반도체 패키지 간을 전기적으로 연결시키는 연결부;A connection part electrically connecting the substrate and each semiconductor package; 를 포함하는 것을 특징으로 하는 반도체 장치.A semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 연결부는 "ㄷ" 형상을 갖는 것을 특징으로 하는 반도체 장치.And the connecting portion has a "-" shape. 제 1 항에 있어서,The method of claim 1, 상기 반도체 칩들은 서로 다른 크기를 갖는 것을 특징으로 하는 반도체 장치.And the semiconductor chips have different sizes. 제 1 항에 있어서,The method of claim 1, 상기 기판 상에 부착된 수동 소자를 더 포함하는 것을 특징으로 하는 반도체 장치.And a passive element attached to said substrate. 제 4 항에 있어서,The method of claim 4, wherein 상기 수동 소자는 상기 연결부 사이에 형성된 것을 특징으로 하는 반도체 장 치.And the passive element is formed between the connection portions. 제 1 항에 있어서,The method of claim 1, 상기 연결부를 포함한 상기 기판의 상면에 상기 반도체 패키지를 감싸도록 형성된 봉지부를 더 포함하는 것을 특징으로 하는 반도체 장치.And an encapsulation portion formed to surround the semiconductor package on an upper surface of the substrate including the connection portion. 제 1 항에 있어서,The method of claim 1, 상기 기판의 하면에 부착된 외부접속단자를 더 포함하는 것을 특징으로 하는 반도체 장치.And an external connection terminal attached to a lower surface of the substrate.
KR1020080013693A 2008-02-14 2008-02-14 Semiconductor device KR20090088264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080013693A KR20090088264A (en) 2008-02-14 2008-02-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080013693A KR20090088264A (en) 2008-02-14 2008-02-14 Semiconductor device

Publications (1)

Publication Number Publication Date
KR20090088264A true KR20090088264A (en) 2009-08-19

Family

ID=41207015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080013693A KR20090088264A (en) 2008-02-14 2008-02-14 Semiconductor device

Country Status (1)

Country Link
KR (1) KR20090088264A (en)

Similar Documents

Publication Publication Date Title
US7550857B1 (en) Stacked redistribution layer (RDL) die assembly package
KR100753415B1 (en) Stack package
US6507107B2 (en) Semiconductor/printed circuit board assembly
KR101009121B1 (en) Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
US11664348B2 (en) Substrate assembly semiconductor package including the same and method of manufacturing 1HE semiconductor package
US20070007643A1 (en) Semiconductor multi-chip package
US20090032913A1 (en) Component and assemblies with ends offset downwardly
US20050189623A1 (en) Multiple die package
US20040090759A1 (en) Multi-package stack module
US20100102430A1 (en) Semiconductor multi-chip package
KR20080058929A (en) Semiconductor package on package configured with plug and socket wire connection between package and package
US7217597B2 (en) Die stacking scheme
EP3067928B1 (en) Semiconductor package assembly with passive device
KR20090080701A (en) Semiconductor package and stack package using the same
KR100808582B1 (en) Chip stack package
KR100950759B1 (en) Stack package
US20060263934A1 (en) Chip-type micro-connector and method of packaging the same
KR20090088264A (en) Semiconductor device
KR20090096181A (en) Stack package
CN112447690B (en) Semiconductor packaging structure with antenna arranged on top
US20080272480A1 (en) Land grid array semiconductor package
KR20110107117A (en) Semiconductor package
KR20080074654A (en) Stack semiconductor package
KR100910223B1 (en) Stacked semiconductor package
KR20160116838A (en) Semiconductor package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid