KR20090078102A - Manufacturing method a flash memory device - Google Patents
Manufacturing method a flash memory device Download PDFInfo
- Publication number
- KR20090078102A KR20090078102A KR1020080003898A KR20080003898A KR20090078102A KR 20090078102 A KR20090078102 A KR 20090078102A KR 1020080003898 A KR1020080003898 A KR 1020080003898A KR 20080003898 A KR20080003898 A KR 20080003898A KR 20090078102 A KR20090078102 A KR 20090078102A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- oxidation process
- memory device
- flash memory
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 64
- 230000003647 oxidation Effects 0.000 claims abstract description 36
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 36
- 150000004767 nitrides Chemical class 0.000 claims abstract description 26
- 230000000903 blocking effect Effects 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 230000007547 defect Effects 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 68
- 239000010409 thin film Substances 0.000 description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 230000001351 cycling effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000005527 interface trap Effects 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 플라즈마 산화(plasma oxidation) 공정을 이용하여 블로킹 산화막을 형성하는 소노스(Silicon-Oxide-Nitride-Oxide-Silicon; SONOS) 구조를 갖는 플래시 메모리 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a flash memory device, comprising: a flash memory device having a SONOS structure in which a blocking oxide film is formed using a plasma oxidation process. It relates to a manufacturing method.
최근 고집적화되는 플래시 메모리 소자는 집적도 향상을 위하여 소자의 크기를 줄이고 있다. 이에 따라 플로팅 게이트(Floating Gate)의 면적도 점점 감소하여 플로팅 게이트 측벽을 감싸는 형상의 기존 산화막, 질화막 및 산화막(Oxide-Nitride-Oxide; ONO)의 유전체막 구조로는 커플링 비(coupling ratio)와 누설 전류(leakage current) 스펙(spec)을 충족시키는 데 있어서 한계에 이르게 되었다.Recently, the highly integrated flash memory device is reducing the size of the device to improve the integration. As a result, the area of the floating gate is gradually reduced, so that the coupling ratio and coupling ratio of the existing oxide, nitride and oxide (ONO) -nitride-oxide (ONO) structures that surround the floating gate sidewalls may be reduced. It has reached its limit in meeting leakage current specifications.
상술한 문제점을 해결하기 위해, 금속층 또는 폴리실리콘층 대신 실리콘 질화물층이 전하트랩층으로 이용되는 소노스(Silicon-Oxide-Nitride-Oxide-Silicon; SONOS) 구조의 플래시 메모리 소자에 대한 연구가 진행되고 있다.In order to solve the above problems, a research on a flash memory device having a silicon-oxide-nitride-oxide-silicon (SONOS) structure in which a silicon nitride layer is used as a charge trap layer instead of a metal layer or a polysilicon layer is conducted. have.
그러나, 종래에는 SONOS의 상부 산화막(블로킹 산화막)을 저압화학기상증 착(Low Pressure Chemical Vapor Deposition; LPCVD) 방법의 고온 DCS-HTO(dichlorosilane-High Temperature Oxide)막을 이용하여 증착함에 따라 SONOS의 하부 산화막(터널 산화막)에 써멀 버짓(thermal budget)이 가중되고, 박막 특성이 떨어지는 단점이 있다.However, conventionally, an upper oxide film (blocking oxide) of SONOS is deposited by using a high pressure DCS-HTO (dichlorosilane-High Temperature Oxide) film of a low pressure chemical vapor deposition (LPCVD) method. There is a disadvantage in that a thermal budget is added to the (tunnel oxide film) and the thin film characteristics are inferior.
본 발명은 SONOS 구조의 플래시 메모리 소자를 형성하는 데 있어서, 저온의 플라즈마 산화(plasma oxidation) 공정으로 블로킹 산화막을 형성함으로써, 터널 산화막에 대한 써멀 버짓(thermal budget)을 감소시키고, 박막 특성이 우수한 산화막을 형성하여 누설 전류(leakage current) 및 전하 보존(charge retention) 특성 등의 소자 신뢰성을 향상시킬 수 있는 는 플래시 메모리 소자의 제조 방법을 제공함에 있다.According to the present invention, in forming a flash memory device having a SONOS structure, by forming a blocking oxide film by a low temperature plasma oxidation process, a thermal budget for the tunnel oxide film is reduced, and an oxide film having excellent thin film characteristics. The present invention provides a method for manufacturing a flash memory device, which can improve the device reliability such as leakage current and charge retention characteristics by forming a.
본 발명의 일 실시예에 따른 플래시 메모리 소자의 제조 방법은, 터널 산화막이 형성된 반도체 기판이 제공되는 단계, 터널 산화막 상에 트랩 질화막을 형성하는 단계, 플라즈마 산화(plasma oxidation) 공정을 실시하여 트랩 질화막 상에 블로킹 산화막을 형성하는 단계, 및 블로킹 산화막 상에 폴리실리콘막을 형성하는 단계를 포함한다.Method of manufacturing a flash memory device according to an embodiment of the present invention, Providing a semiconductor substrate having a tunnel oxide film formed thereon, forming a trap nitride film on the tunnel oxide film, performing a plasma oxidation process to form a blocking oxide film on the trap nitride film, and polysilicon on the blocking oxide film Forming a film.
상기에서, 플라즈마 산화 공정은 마그네트론 타입(magnetron type)의 플라즈마를 사용한다. 플라즈마 산화 공정은 500 내지 700℃의 온도, 0.01 내지 2torr의 압력과 H2 및 O2 가스가 혼합된 분위기하에서 실시된다. 플라즈마 산화 공정은 0W보다 크고, 1000W 이하인 소스 파워 및 0W보다 크고, 200W 이하인 RF 바이어스 파워 를 이용한다.In the above, the plasma oxidation process uses a plasma of a magnetron type. The plasma oxidation process is carried out in an atmosphere of a temperature of 500 to 700 ° C., a pressure of 0.01 to 2 torr, and a mixture of H 2 and O 2 gases. The plasma oxidation process utilizes a source power greater than 0 W and less than 1000 W and an RF bias power greater than 0 W and less than 200 W.
플라즈마 산화 공정 후, 트랩 질화막은 상부가 산화되어 초기 증착 시에 비해 두께가 감소되어 목표 두께로 형성된다.After the plasma oxidation process, the trap nitride film is oxidized at the top to reduce its thickness as compared with the initial deposition, thereby forming a target thickness.
터널 산화막은 700 내지 1000℃의 온도와 H2 및 O2 가스가 혼합된 분위기하에서 래디컬 산화(radical oxidation) 공정을 이용하여 형성된다.The tunnel oxide film has a temperature of 700 to 1000 ℃ and H 2 And O 2 It is formed using a radical oxidation process under a mixed atmosphere of gas.
트랩 질화막 형성 전, 터널 산화막의 결함을 제거하기 위하여 터널 산화막에 질소를 공급하는 단계를 더 포함하며, 이 경우 N2O 가스를 이용한 어닐링 공정으로 실시된다.Before forming the trap nitride film, the method may further include supplying nitrogen to the tunnel oxide film in order to remove defects in the tunnel oxide film. In this case, the method may be performed by an annealing process using N 2 O gas.
트랩 질화막은 600 내지 800℃의 온도와 SiH2Cl2 및 NH3 가스가 혼합된 분위기하에서 저압화학기상증착 방법을 이용하여 형성된다.The trap nitride film is formed using a low pressure chemical vapor deposition method under an atmosphere in which a temperature of 600 to 800 ° C. and SiH 2 Cl 2 and NH 3 gas are mixed.
폴리실리콘막은 500 내지 550℃의 온도와 SiH4 및 PH3 가스가 혼합된 분위기하에서 저압화학기상증착 방법을 이용하여 형성된다.The polysilicon film is formed using a low pressure chemical vapor deposition method under an atmosphere in which a temperature of 500 to 550 ° C. and SiH 4 and PH 3 gas are mixed.
본 발명은 다음과 같은 효과가 있다.The present invention has the following effects.
첫째, SONOS 구조의 플래시 메모리 소자 제조 시, 저온의 플라즈마 산화(plasma oxidation) 공정으로 블로킹 산화막을 형성하여 터널 산화막에 대한 써멀 버짓(thermal budget)을 감소시키고, 박막 특성이 우수한 산화막을 형성함으로써, 누설 전류(leakage current), 싸이클링(cycling), 문턱 전압 쉬프트(Vth shift) 및 전하 보존(charge retention) 특성 등의 소자 신뢰성을 향상시킬 수 있다.First, in the manufacture of a flash memory device having a SONOS structure, a blocking oxide film is formed by a low temperature plasma oxidation process to reduce the thermal budget for the tunnel oxide film and to form an oxide film having excellent thin film characteristics, thereby preventing leakage. Device reliability, such as leakage current, cycling, threshold voltage shift, and charge retention characteristics can be improved.
둘째, 블로킹 산화막 형성 시 마그네트론 타입(magnetron type)의 플라즈마를 사용하여 낮은 압력과 기존의 플라즈마 산화 공정에 비해 고온의 공정 조건을 적용하여 산화율을 높임으로써 생산성 향상에 기여할 수 있다.Second, when forming the blocking oxide film, it is possible to contribute to productivity by increasing the oxidation rate by applying a low pressure and high temperature process conditions compared to a conventional plasma oxidation process using a magnetron type plasma.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 보다 상세히 설명하기로 한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 보편적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below, but to those skilled in the art It is preferred that the present invention be interpreted as being provided to more fully explain the present invention.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 소노스(Silicon-Oxide-Nitride-Oxide-Silicon; SONOS) 구조를 갖는 플래시 메모리 소자의 제조 방법을 설명하기 위한 공정단면도들로서, 셀 영역에 한정하여 설명하기로 한다.1A through 1D are cross-sectional views illustrating a method of fabricating a flash memory device having a silicon-oxide-nitride-oxide-silicon (SONOS) structure according to an embodiment of the present invention. This will be described.
도 1a를 참조하면, 소자 분리막(미도시)이 형성되어 활성 영역과 소자 분리 영역이 정의된 반도체 기판(10) 상에 전하를 터널링(tunneling) 하기 위한 터널 산화막(12)을 형성한다. 소자 분리막은 소자 분리 영역의 반도체 기판(10)을 일정 깊이 식각하여 트렌치(미도시)를 형성한 후 트렌치가 채워지도록 절연 물질을 증착한 다음 평탄화 식각 공정을 실시하여 트렌치 내부에 잔류된 절연막으로 형성된다.Referring to FIG. 1A, an isolation layer (not shown) is formed to form a
터널 산화막(12)은 실리콘 산화막(SiO2)으로 형성할 수 있으며, 이 경우 산화(oxidation) 공정으로 형성할 수 있다. 바람직하게, 터널 산화막(12)은 700 내지 1000℃의 온도와 H2 및 O2 가스가 일정 비율로 혼합된 분위기하에서 래디컬 산화(radical oxidation) 공정을 이용하여 20 내지 100Å의 두께로 형성할 수 있다.The
도시하지 않았으나, 터널 산화막(12)을 형성한 후에는 터널 산화막(12)의 결함을 제거하기 위하여 터널 산화막(12)에 질소를 공급하기 위한 공정을 추가로 실시할 수 있다. 이때, 터널 산화막(12)에 질소를 공급하기 위한 공정은 N2O 가스를 이용한 어닐링(annealing) 공정으로 실시할 수 있다. Although not shown, after the
일반적으로, H2와 O2를 사용한 래디컬 산화 공정으로 터널 산화막(12)이 형성될 경우, 이때 사용되는 수소의 영향으로 Si-H와 같은 수소 베이스의 결함 본드(즉, 댕글링 본드(dangling bond))들이 생성되어 터널 산화막(12)에 깊은 레벨로 트랩되는 결함 전하들(defect charge)이 증가됨에 따라 싸이클링(cycling) 및 전하 보존(charge retention) 특성 등의 신뢰성 문제들이 발생된다. 하지만, N2O 가스를 이용한 어닐링 공정을 실시하면 주입된 질소의 대부분이 반도체 기판(10)과 터널 산화막(12)의 계면(interface)에 축적되어 반도체 기판(10)과 터널 산화막(12)의 계면에 필연적으로 생기는 계면 트랩 전하(interface trap charge)를 치환하여 터널 산화막(12)의 계면 특성을 개선시킨다. 따라서, 싸이클링 및 전하 보존 특성 등의 소자 신뢰성을 향상시킬 수 있다.In general, when the
도 1b를 참조하면, 터널 산화막(12) 상에 트랩 질화막(14)을 형성한다. 트랩 질화막(14)은 터널 산화막(12)을 터널링하는 전하를 저장하는 전하트랩층(charge trap layer)으로 사용하기 위한 것으로, 질화막 계열의 물질로 형성할 수 있으며, 바람직하게 실리콘 질화막(Si3N4)으로 형성할 수 있다. 이때, 트랩 질화막(14)은 터널 산화막(12)을 터널링하는 전하를 저장하는 트랩 사이트(trap site)를 포함한다.Referring to FIG. 1B, a
여기서, 트랩 질화막(14)은 600 내지 800℃의 온도와 디클로로실란(SiH2Cl2, dichlorosilane; DCS) 및 NH3 가스가 일정 비율로 혼합된 분위기하에서 저압화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD) 방법을 이용하여 50 내지 200Å의 두께로 형성할 수 있다. 한편, 트랩 질화막(14)은 후속한 산화(oxidation) 공정에서 일정 두께만큼 감소되는 것을 고려하여 초기 증착 시 두께를 목표 두께보다 두껍게 형성해야 한다.Here, the
도 1c를 참조하면, 트랩 질화막(14) 상에 블로킹 산화막(16)을 형성한다. 블로킹 산화막(16)은 전하차단층(charge blocking layer)으로 사용하기 위한 것으로, 기존의 CVD 방식에 비해 우수한 박막 특성을 획득하기 위하여 플라즈마 산화(plasma oxidation) 공정을 이용하여 형성한다. Referring to FIG. 1C, a blocking
이때, 본 발명의 일 실시예에 따른 플라즈마 산화 공정은 기존의 플라즈마 산화 공정과는 달리 마그네트론 타입(magnetron type)의 플라즈마를 사용하여 기존의 플라즈마 산화 공정에 비해 비교적 고온 영역에서 실시한다.In this case, unlike the conventional plasma oxidation process, the plasma oxidation process according to the embodiment of the present invention is performed in a relatively high temperature region by using a magnetron type (magnetron type) plasma.
구체적으로, 본 발명의 플라즈마 산화 공정은 H2 및 O2 가스가 일정 비율로 혼합된 분위기하에서 500 내지 700℃의 온도와 0.01 내지 2torr의 압력을 이용하여 실시한다. 또한, 플라즈마 산화 공정은 0W보다 크고, 1000W 이하인 소스 파워 및 0W보다 크고, 200W 이하인 RF 바이어스 파워를 이용하여 실시한다. Specifically, the plasma oxidation process of the present invention is carried out using a temperature of 500 to 700 ° C and a pressure of 0.01 to 2 torr in an atmosphere in which H 2 and O 2 gases are mixed at a predetermined ratio. In addition, the plasma oxidation process is performed using a source power larger than 0 W and 1000 W or less and an RF bias power larger than 0 W and 200 W or less.
이로써, 플라즈마 산화 공정에 의해 트랩 질화막(14)의 상부가 일정 비율 산화되어 트랩 질화막(14)의 두께가 감소되면서 트랩 질화막(14) 상에는 일정 두께의 산화막으로 이루어지는 블로킹 산화막(16)이 형성된다. 이때, 블로킹 산화막(16)은 실리콘 산화막(SiO2)으로 형성된다. 한편, 블로킹 산화막(16)은 20 내지 150Å의 두께로 형성하고, 트랩 질화막(14)은 블로킹 산화막 형성 시 산화되는 두께의 비율을 조절하여 최종적으로 목표 두께로 형성되도록 한다.As a result, the upper portion of the
상기한 바와 같이, 블로킹 산화막(16)은 플라즈마 산화 공정을 이용하여 형성됨에 따라 기존의 CVD 방식을 이용하는 것에 비해 막질 등 박막 특성이 우수한 산화막으로 형성된다. 또한, 플라즈마 공정이 기존의 CVD 방식에 비해 저온에서 실시되므로 블로팅 산화막(16) 형성 시 터널 산화막(12)에 대한 써멀 버짓(thermal budget)을 감소시킬 수 있다. 따라서, 누설 전류(leakage current), 싸이클링(cycling), 문턱 전압 쉬프트(Vth shift) 및 전하 보존(charge retention) 특성 등의 소자 신뢰성을 향상시킬 수 있다.As described above, the blocking
더욱이, 블로킹 산화막(16) 형성 시 마그네트론 타입의 플라즈마를 사용하므로 낮은 압력과 기존의 플라즈마 산화 공정에 비해 고온의 공정 조건을 적용하여 산화율을 높임으로써 생산성 향상에 기여할 수 있다.In addition, since the magnetron type plasma is used to form the
도 1d를 참조하면, 블로킹 산화막(16) 상에 폴리실리콘막(polysilicon layer, 18)을 형성한다. 폴리실리콘막(18)은 스위칭 역할을 하는 게이트 전극으로 사용하기 위한 것으로, 전기적인 특성을 부여하기 위한 도펀트(dopant)가 주입된 도프트(doped) 폴리실리콘막(18)으로 형성한다.Referring to FIG. 1D, a
이때, 폴리실리콘막(18)은 500 내지 550℃의 온도와 모노실란(mono silane; MS, SiH4) 및 포스핀(phosphine, PH3) 가스가 일정 비율로 혼합된 분위기하에서 LPCVD 방법을 이용하여 200 내지 2000Å의 두께로 형성할 수 있다.In this case, the
이후, 통상적인 게이트 식각 공정을 실시하여 폴리실리콘막(18), 블로킹 산화막(16), 트랩 질화막(14) 및 터널 산화막(12)을 패터닝하여 게이트 라인(미도시)을 형성한다. Thereafter, the gate etching process is performed to pattern the
본 발명은 상기에서 서술한 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.The present invention is not limited to the above-described embodiments, but may be implemented in various forms, and the above embodiments are intended to complete the disclosure of the present invention and to completely convey the scope of the invention to those skilled in the art. It is provided to inform you. Therefore, the scope of the present invention should be understood by the claims of the present application.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 SONOS 구조를 갖는 플래시 메모리 소자의 제조 방법을 설명하기 위한 공정단면도들이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a flash memory device having a SONOS structure according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 반도체 기판 12 : 터널 산화막10
14 : 트랩 질화막 16 : 블로킹 산화막14
18 : 폴리실리콘막 18: polysilicon film
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080003898A KR20090078102A (en) | 2008-01-14 | 2008-01-14 | Manufacturing method a flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080003898A KR20090078102A (en) | 2008-01-14 | 2008-01-14 | Manufacturing method a flash memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090078102A true KR20090078102A (en) | 2009-07-17 |
Family
ID=41336291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080003898A KR20090078102A (en) | 2008-01-14 | 2008-01-14 | Manufacturing method a flash memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090078102A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8697524B2 (en) | 2010-09-07 | 2014-04-15 | Samsung Electronics Co., Ltd. | Methods of manufacturing vertical semiconductor devices |
-
2008
- 2008-01-14 KR KR1020080003898A patent/KR20090078102A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8697524B2 (en) | 2010-09-07 | 2014-04-15 | Samsung Electronics Co., Ltd. | Methods of manufacturing vertical semiconductor devices |
| US9171729B2 (en) | 2010-09-07 | 2015-10-27 | Samsung Electronics Co., Ltd. | Methods of manufacturing vertical semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10896973B2 (en) | Oxide-nitride-oxide stack having multiple oxynitride layers | |
| KR100829605B1 (en) | method of manufacturing the SONOS non-volatile memory device | |
| US7374997B2 (en) | Method of manufacturing flash memory device | |
| US8039337B2 (en) | Nonvolatile memory device with multiple blocking layers and method of fabricating the same | |
| KR20040105194A (en) | Method of manufacturing a flash memory device | |
| US20070057292A1 (en) | SONOS type non-volatile semiconductor devices and methods of forming the same | |
| KR20080070561A (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| KR20200018733A (en) | Memory transistor with multiple charge storing layers | |
| KR100539213B1 (en) | Method of forming a composite dielectric layer and method of manufacturing a semiconductor device using the same | |
| KR100933835B1 (en) | Manufacturing Method of Flash Memory Device | |
| KR100634260B1 (en) | Method of forming a thin layer and method of forming a semiconductor device using the same | |
| TWI245347B (en) | Method of fabricating a semiconductor structure | |
| CN107731807A (en) | Semiconductor structure and forming method thereof | |
| KR20090078102A (en) | Manufacturing method a flash memory device | |
| KR100994891B1 (en) | Method of forming isolation film of semiconductor memory device | |
| US9406519B2 (en) | Memory device structure and method | |
| KR20080022610A (en) | Method for forming a thin film and method for manufacturing a charge trap type non-volatile memory device | |
| JP2009016688A (en) | Method of manufacturing semiconductor device | |
| CN113270320B (en) | Preparation method of semiconductor element and semiconductor element | |
| KR20090025780A (en) | Method of manufacturing a flash memory device | |
| CN115863396A (en) | Semiconductor device and manufacturing method thereof | |
| KR100607316B1 (en) | Method of manufacturing a semiconductor device | |
| KR20090077278A (en) | Manufacturing method a flash memory device | |
| KR20090077276A (en) | Method of manufacturing a flash memory device | |
| KR20020095688A (en) | Method of manufacturing flash memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |