KR20090077276A - Method of manufacturing a flash memory device - Google Patents

Method of manufacturing a flash memory device Download PDF

Info

Publication number
KR20090077276A
KR20090077276A KR1020080003124A KR20080003124A KR20090077276A KR 20090077276 A KR20090077276 A KR 20090077276A KR 1020080003124 A KR1020080003124 A KR 1020080003124A KR 20080003124 A KR20080003124 A KR 20080003124A KR 20090077276 A KR20090077276 A KR 20090077276A
Authority
KR
South Korea
Prior art keywords
film
oxidation process
ozone
flash memory
memory device
Prior art date
Application number
KR1020080003124A
Other languages
Korean (ko)
Inventor
신완섭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080003124A priority Critical patent/KR20090077276A/en
Publication of KR20090077276A publication Critical patent/KR20090077276A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

A method for manufacturing a flash memory device is provided to easily achieve coupling ratio as to pattern integration by forming SiO2 film without a transition layer through ozone oxidation process in forming a oxide film of a dielectric film. A semiconductor substrate(100) is provided. A tunnel insulating film(102) and a charge storing film are formed in an active region of the semiconductor substrate. A device isolation film(108) is formed in a device isolation region of the semiconductor substrate. The device isolation film exposes a portion of a sidewall of the charge storing film. A dielectric film(116) is formed on the charge storing film and the device isolation film. The dielectric film is formed by depositing a first oxide film(110), a nitride film(112) and a second oxide film(114). A conductive film is formed on the dielectric film. At least one of the first and second oxide films is formed by using an ozone oxidation process.

Description

플래시 메모리 소자의 제조 방법{Method of manufacturing a flash memory device}Method of manufacturing a flash memory device

본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 전이층(transition layer)이 없는 얇은 두께의 SiO2막 형성과 결함이 최소화된 유전체막을 형성할 수 있는 플래시 메모리 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a flash memory device, and to a method of manufacturing a flash memory device capable of forming a thin SiO 2 film without a transition layer and forming a dielectric film with minimal defects.

종래의 플래시 메모리 소자는 플로팅 게이트와 컨트롤 게이트를 이격시키기 위한 유전체막으로 SiO2/Si3N4/SiO2(Oxide-Nitride-Oxide; ONO) 구조를 주로 사용하며, 이 중 SiO2는 DCS(dichlorosilane) 또는 MS(monosilane) 베이스의 저압화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD) 방식으로 증착한다. 최근에는 소자의 고집적화로 인하여 커플링 비(coupling ratio)를 확보하기 위해 유전체막의 두께가 감소됨에 따라 누설 전류(leakage current) 및 신뢰성 특성이 열화되는 것을 방지하기 위하여 얇은 두께에서도 박막 자체의 고유한 특성이 좋은 고품질의 박막이 요구된다.Conventional flash memory devices mainly use SiO 2 / Si 3 N 4 / SiO 2 (Oxide-Nitride-Oxide; ONO) structures as a dielectric film to separate the floating gate and the control gate, and SiO 2 is a DCS ( Dichlorosilane) or monosilane (MS) -based low pressure chemical vapor deposition (Low Pressure Chemical Vapor Deposition; LPCVD) is deposited by the method. Recently, the unique characteristics of the thin film itself, even at a thin thickness, in order to prevent degradation of leakage current and reliability characteristics as the thickness of the dielectric film is reduced in order to secure the coupling ratio due to the high integration of the device. This good high quality thin film is required.

그러나, 일반적인 LPCVD 방법으로는 얇은 두께의 박막 형성에 한계를 갖고 있으며, 반도체 기판 내에서 균일도(uniformity)의 불량을 초래하여 전기적 특성에 영향을 주게 된다. 또한, ONO 유전체막의 SiO2막으로서 MS 또는 DCS 가스와 N2O를 반응시켜 형성된 HTO(high temperature oxide) 계열의 박막을 사용하므로 막이 얇아질수록 H+, Cl-와 같은 불순물의 함유량이 증가하여 박막의 전기적인 특성을 저하시킨다.However, the general LPCVD method has a limitation in forming a thin film, and infers uniformity in the semiconductor substrate, thereby affecting electrical characteristics. In addition, since the high temperature oxide (HTO) thin film formed by reacting MS or DCS gas with N 2 O is used as the SiO 2 film of the ONO dielectric film, the content of impurities such as H + and Cl − increases as the film becomes thinner. Reduces the electrical properties of the.

본 발명은 유전체막의 산화막을 오존 산화(O3 oxidation) 공정으로 형성하여 전이층(transition layer)이 없는 얇은 두께의 SiO2막으로 형성하고, 원자 결함을 최소화하며, 두께 균일도를 증가시킴으로써, 커플링 비를 향상시키고, 누설 전류 및 브레이크 다운 전압 특성 등의 전기적인 특성을 향상시킬 수 있는 플래시 메모리 소자의 제조 방법을 제공함에 있다.By the present invention it is to form a dielectric film in the oxide film by ozone oxidation (O 3 oxidation) process to form a transition layer (transition layer) The thickness of the SiO 2 film is not, minimizing atomic defects, increasing the thickness uniformity of the coupling The present invention provides a method of manufacturing a flash memory device capable of improving the ratio and improving electrical characteristics such as leakage current and breakdown voltage characteristics.

본 발명의 일 실시예에 따른 플래시 메모리 소자의 제조 방법은, 활성 영역에는 터널 절연막 및 전하 저장막이 형성되고, 소자 분리 영역에는 전하 저장막의 측벽 일부를 노출시키는 소자 분리막이 형성된 반도체 기판이 제공되는 단계, 전하 저장막 및 소자 분리막 상에 제1 산화막, 질화막 및 제2 산화막 적층 구조의 유전체막을 형성하는 단계 및 유전체막 상에 도전막을 형성하는 단계를 포함하며, 제1 및 제2 산화막 중 적어도 어느 하나를 오존 산화(O3 oxidation) 공정을 이용하여 형성한다.A method of manufacturing a flash memory device according to an embodiment of the present invention includes providing a semiconductor substrate on which a tunnel insulating film and a charge storage film are formed in an active region, and a device isolation film formed on the device isolation region to expose a portion of a sidewall of the charge storage film. And forming a dielectric film having a first oxide film, a nitride film, and a second oxide film stacked structure on the charge storage film and the device isolation film, and forming a conductive film on the dielectric film, wherein at least one of the first and second oxide films is provided. to be formed by using the ozone oxidation (O 3 oxidation) process.

상기에서, 오존 산화 공정은 오존(O3) 형성을 위해 1 내지 50ℓ/min 범위의 O2 가스를 사용한다. 오존 산화 공정은 O2 가스 또는 O2/H20 가스에 소스 가스로 오 존(O3)을 사용한다.In the above, the ozone oxidation process uses an O 2 gas in the range of 1 to 50 l / min for ozone (O 3 ) formation. Ozone Oxidation Process is O 2 Use ozone (O 3 ) as the source gas for gas or O 2 / H 2 0 gas.

오존 산화 공정은 오존(O3) 밀도는 50 내지 500mm/g을 사용하고, 온도는 300 내지 1000℃, 압력은 1×10-7 내지 760Torr로 하여 진행한다.The ozone oxidation process uses an ozone (O 3 ) density of 50 to 500 mm / g, a temperature of 300 to 1000 ° C., and a pressure of 1 × 10 −7 to 760 Torr.

오존 산화 공정은 퍼니스(furnace)나 챔버(chamber) 내에서 열에너지를 사용한 산화 공정 또는 플라즈마(plasma)를 이용한 산화 공정으로 실시된다.The ozone oxidation process is performed by an oxidation process using thermal energy or an oxidation process using plasma in a furnace or a chamber.

전하 저장막은 폴리실리콘막 또는 실리콘 질화막(SixNy)으로 형성된다.The charge storage film is formed of a polysilicon film or a silicon nitride film (SixNy).

본 발명은 다음과 같은 효과가 있다.The present invention has the following effects.

첫째, 유전체막의 산화막 형성 시 오존 산화(O3 oxidation) 공정으로 전이층(transition layer)이 없는 수십Å 이하의 SiO2막 형성이 가능하므로 패턴 집적화에 대한 커플링 비(coupling ratio) 확보 공정에 유리하다.First, when forming the oxide film of the dielectric film, it is possible to form a SiO 2 film of less than several tens of microseconds without a transition layer by using an O 3 oxidation process, which is advantageous for securing a coupling ratio for pattern integration. Do.

둘째, 래디컬을 이용한 산화 공정을 통해 면내, 면간 두께 균일도를 증가시키고, 원자 결함(atomic defect)을 개선하여 누설 전류, 브레이크다운 차지(breakdown charge, Qbd) 및 브레이크 다운 전압(breakdown voltage) 특성 등의 전기적 특성이 우수한 박막을 형성할 수 있다.Second, radical oxidation increases the in-plane and inter-plane thickness uniformity and improves atomic defects to improve leakage current, breakdown charge (Qbd) and breakdown voltage characteristics. A thin film excellent in electrical characteristics can be formed.

셋째, 실리콘과 동종(homogeneous)의 격자 구조를 형성하기 때문에 SiO2막 계면에 스트레스가 적어져 전계 인가 시 결함 사이트(defect site) 발생이 억제된 다.Third, since a homogeneous lattice structure is formed with silicon, stress is reduced at the SiO 2 film interface, so that defect sites are suppressed when an electric field is applied.

넷째, 산소 래디컬(O*) 반응으로 카본(carbon) 계열의 부산물 또는 AMC(air-born molecular carbon)를 제거하므로 물성 특성을 개선한다.Fourth, by removing the carbon-based by-products or AMC (air-born molecular carbon) by the oxygen radical (O *) reaction to improve the physical properties.

이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 보다 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 보편적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below, but to those skilled in the art It is preferred that the present invention be interpreted as being provided to more fully explain the present invention.

도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도들이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a flash memory device according to an embodiment of the present invention.

도 1a를 참조하면, 공지된 방법에 의해 활성 영역에는 터널 절연막(102) 및 전하 저장막(104)이 형성되고, 소자 분리 영역의 트렌치(106)가 형성된 영역에는 전하 저장막(104)의 측벽 일부를 노출시키는 소자 분리막(108)이 형성된 반도체 기판(100)이 제공된다. 이때, 터널 절연막(102)은 실리콘 산화막(SiO2)으로 형성될 수 있으며, 이 경우 산화(oxidation) 공정으로 형성될 수 있다. 전하 저장막(104)은 일반적인 플래시 메모리 소자의 플로팅 게이트(floating gate)로 사용하기 위한 것으로, 폴리실리콘막으로 형성될 수 있다. 반면, 전하 저장막(104)은 실리콘 질화물 층이 전하트랩층으로 사용되는 소노스(SONOS; Silicon-Oxide-Nitride-Oxide-Silicon) 소자의 경우 실리콘 질화막(SixNy)으로 형성될 수 있다. 한편, 전하 저장막(104)은 실리콘을 함유하여 전하를 저장할 수 있는 물질이면 모두 적용 가능하다. 이러한 전하 저장막(104)은 저압화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD) 방법으로 형성될 수 있다. 이때, LPCVD 방법으로 형성된 전하 저장막(104)의 표면에는 실리콘 댕글링 본드들(Si dangling bonds)을 포함하는 다수의 결함이 발생된다.Referring to FIG. 1A, the tunnel insulating film 102 and the charge storage film 104 are formed in the active region by a known method, and the sidewalls of the charge storage film 104 are formed in the region where the trench 106 of the device isolation region is formed. There is provided a semiconductor substrate 100 having a device isolation layer 108 exposing a portion thereof. In this case, the tunnel insulating layer 102 may be formed of a silicon oxide layer (SiO 2 ), and in this case, may be formed by an oxidation process. The charge storage layer 104 is intended to be used as a floating gate of a general flash memory device and may be formed of a polysilicon layer. On the other hand, the charge storage layer 104 may be formed of a silicon nitride layer (SixNy) in the case of a silicon-oxide-nitride-oxide-silicon (SONOS) device in which a silicon nitride layer is used as a charge trap layer. On the other hand, the charge storage film 104 is applicable to any material that can contain charge containing silicon. The charge storage layer 104 may be formed by a low pressure chemical vapor deposition (LPCVD) method. In this case, a plurality of defects including silicon dangling bonds are generated on the surface of the charge storage layer 104 formed by the LPCVD method.

트렌치(106)는 STI(shllow trench isolation) 방법으로 형성될 수 있으며, 이 경우 반도체 기판(100) 상에 터널 절연막(102), 전하 저장막(104) 및 소자 분리 마스크(미도시)가 순차적으로 형성된 후 마스크(미도시)를 이용한 식각 공정으로 소자 분리 영역의 소자 분리 마스크, 전하 저장막(104), 터널 절연막(102) 및 반도체 기판(100)이 식각되어 형성될 수 있다. 또한, 트렌치(106)가 채워지도록 트렌치(106)를 포함한 소자 분리 마스크 상에 절연막(미도시)이 형성된 후 소자 분리 마스크의 질화막이 노출되는 시점까지 절연막이 평탄화된 다음 유효 필드 높이(Effective Field Height; EFH)를 조절하기 위한 식각 공정이 실시되어 전하 저장막(104)의 측벽 일부를 노출시키는 소자 분리막(108)이 형성된다. 이때, 소자 분리막(108)은 터널 절연막(102)에 대한 싸이클링(cycling) 특성을 고려하여 활성 영역의 반도체 기판(100)의 상부 표면보다 높게 잔류되도록 형성되는 것이 바람직하다.The trench 106 may be formed by a shallow trench isolation (STI) method. In this case, the tunnel insulating layer 102, the charge storage layer 104, and the device isolation mask (not shown) may be sequentially formed on the semiconductor substrate 100. After the formation, the device isolation mask, the charge storage layer 104, the tunnel insulation layer 102, and the semiconductor substrate 100 in the device isolation region may be etched by an etching process using a mask (not shown). In addition, an insulating film (not shown) is formed on the device isolation mask including the trench 106 so that the trench 106 is filled, and then the insulating film is flattened until the nitride film of the device isolation mask is exposed. An etching process for adjusting the EFH is performed to form a device isolation layer 108 exposing a portion of the sidewall of the charge storage layer 104. In this case, the device isolation layer 108 may be formed to remain higher than the upper surface of the semiconductor substrate 100 in the active region in consideration of cycling characteristics of the tunnel insulating layer 102.

도 1b를 참조하면, 노출된 전하 저장막(104)의 표면을 산화시켜 노출된 전하 저장막(104)의 표면을 따라 제1 산화막(110)을 형성한다. 제1 산화막(110)은 유전체막의 하부막으로 사용하기 위한 것으로, 오존 산화(O3 oxidation) 공정을 이용하여 실시하는 것이 바람직하다.Referring to FIG. 1B, the surface of the exposed charge storage layer 104 is oxidized to form a first oxide layer 110 along the exposed surface of the charge storage layer 104. The first oxide film (110) is for use as a dielectric film in the lower layer is preferably performed using an ozone oxidation (O 3 oxidation) process.

하기의 반응식 1의 오존 분해 메커니즘(mechanism)에 나타낸 바와 같이 O3는 열(thermal)이나 플라즈마(plasma) 등의 에너지를 받아 분해 시 화학적으로 불안정한 래디컬(radical) 상태이며, 반응성이 좋은 산소 래디컬(O*)을 생성한다. 이러한 산소 래디컬(O*)은 실리콘(Si)과의 높은 반응성을 보인다.As shown in the ozone decomposition mechanism of Reaction Formula 1, O 3 is a radically chemically unstable radical state when subjected to energy such as thermal or plasma, and has a reactive oxygen radical ( O *) This oxygen radical (O *) shows a high reactivity with silicon (Si).

O3 -> O2 + O* O 3- > O 2 + O *

본 발명의 일 실시예에 따른 오존 산화 공정을 위해서는 먼저 1 내지 50ℓ/min 범위의 O2 가스를 오존 제너레이터(O3 generator)에 주입하여 오존(O3)을 형성한다. 그런 다음, O2 가스 또는 O2/H20 가스에 소스 가스(source gas)로 O3를 사용하여 오존 산화 공정을 실시한다.To the ozone oxidation process in accordance with one embodiment of the present invention is first injected in the O 2 gas of 1 to 50ℓ / min range ozone generator (O 3 generator) to form ozone (O 3). Then, O 2 The ozone oxidation process is carried out using O 3 as a source gas in gas or O 2 / H 2 0 gas.

이때, 오존 산화 공정 시 O3의 밀도는 50 내지 500mm/g을 사용하고, 온도는 300 내지 1000℃, 압력은 1×10-7 내지 760Torr로 하여 진행한다.At this time, in the ozone oxidation process, the density of O 3 is 50 to 500 mm / g, the temperature is 300 to 1000 ° C., and the pressure is 1 × 10 −7 to 760 Torr.

이로써, 실리콘(Si)과의 높은 반응성을 보이는 산소 래디컬(O*)에 의해 노출된 전하 저장막(104)의 표면이 산화되어 노출된 전하 저장막(104)의 표면을 따라 소자 분리막(108)과 일부 중첩되는 제1 산화막(110)이 형성된다. 이때, 제1 산화 막(110)은 50Å이하의 두께로 형성할 수 있다.As a result, the device isolation layer 108 is formed along the surface of the charge storage layer 104 exposed by oxidation of the surface of the charge storage layer 104 exposed by oxygen radicals O * showing high reactivity with silicon (Si). And the first oxide film 110 partially overlapped with each other. In this case, the first oxide film 110 may be formed to a thickness of 50 kPa or less.

한편, 오존 산화 공정은 퍼니스(furnace)나 챔버(chamber) 내에서 열에너지를 이용한 산화 방법과 플라즈마(plasma)를 이용한 산화 공정을 모두 적용할 수 있다.On the other hand, the ozone oxidation process may be applied to both the oxidation method using the heat energy and the oxidation process using plasma in the furnace (furnace) or chamber (chamber).

도 2는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 유전체막에 적용되는 산화막을 성장시키기 위한 오존 산화 공정의 레시피도이다. 2 is a recipe diagram of an ozone oxidation process for growing an oxide film applied to a dielectric film of a flash memory device according to an exemplary embodiment of the present invention.

도 2를 참조하면, 전하 저장막(104)이 형성된 반도체 기판(100)이 들어있는 보우트를 퍼니스에 로딩(loading)시킨 후 300℃의 온도까지 승온시키는 램프업(ramp up) 단계를 실시한다. 한편, 퍼니스 대신 전하 저장막(104)이 형성된 반도체 기판(100)을 챔버에 로딩시킬 수도 있다. 이후, 노출된 전하 저장막(104)의 표면을 산화시켜 전하 저장막(104) 상에 산화막을 소정의 두께로 성장시키기 위해 300 내지 1000℃의 온도에서 오존(O3)을 이용한 산화 공정을 진행하는 산화 단계를 실시한다. 이때, 오존(O3) 가스를 턴-온(turn-on)시켜 퍼니스 또는 챔버 내부로 유입시킨다. 그런 다음, 반도체 기판(100)을 꺼내기 위해 상온~150℃까지 온도를 낮추는 램프 다운(ramp down) 단계를 실시한 후 퍼니스에 들어있는 보우트를 퍼니스 바깥으로 언로딩한다. Referring to FIG. 2, a ramp containing a semiconductor substrate 100 on which a charge storage layer 104 is formed is loaded into a furnace and then ramped up to a temperature of 300 ° C. Meanwhile, the semiconductor substrate 100 on which the charge storage film 104 is formed may be loaded into the chamber instead of the furnace. Thereafter, an oxidation process using ozone (O 3 ) is performed at a temperature of 300 to 1000 ° C. to oxidize the exposed surface of the charge storage film 104 to grow the oxide film to a predetermined thickness on the charge storage film 104. An oxidation step is carried out. At this time, ozone (O 3 ) gas is turned on and introduced into the furnace or chamber. Then, to take out the semiconductor substrate 100, a ramp down step of lowering the temperature from room temperature to 150 ° C is performed, and then the boat in the furnace is unloaded out of the furnace.

이처럼, 오존 산화 공정에 의해 제1 산화막(110)을 형성할 경우 저온에서 래디컬 형성이 가능하여 전이층(transition layer, SiOx)이 없는 수십 Å 두께의 얇은 SiO2막의 형성이 가능하므로 패턴 집적화에 대한 커플링 비(coupling ratio) 확 보 공정에 유리하다.As such, when the first oxide film 110 is formed by the ozone oxidation process, radical formation is possible at a low temperature, and thus a thin SiO 2 film having a thickness of several tens of GHz without a transition layer (SiOx) can be formed. It is advantageous for the process of obtaining a coupling ratio.

그리고, 오존 산화 공정에 의해 형성된 제1 산화막(110)은 기존의 LPCVD 방법을 이용한 산화막보다 막질이 치밀하고, 면내, 면간 두께 균일도(uniformity)가 증가되고, 박막 내 원자 결함(atomic defect)이 개선되어 누설 전류, 브레이크다운 차지(breakdown charge, Qbd) 및 브레이크 다운 전압(breakdown voltage) 특성 등의 전기적 특성이 우수한 박막을 형성할 수 있다.Further, the first oxide film 110 formed by the ozone oxidation process has a denser film quality than the oxide film using the conventional LPCVD method, increases in-plane and inter-plane thickness uniformity, and improves atomic defects in the thin film. As a result, a thin film having excellent electrical characteristics such as leakage current, breakdown charge (Qbd), and breakdown voltage characteristics can be formed.

또한, 오존 산화 공정에 의해 제1 산화막(110)은 전하 저장막(104)의 실리콘(Si)과 동종(homogeneous)의 격자 구조를 형성하기 때문에 SiO2 계면에 스트레스(stress)가 적어져 전계 인가 시 결함 사이트(defect site) 발생이 억제된다.In addition, since the first oxide film 110 forms a homogeneous lattice structure of silicon (Si) of the charge storage film 104 by the ozone oxidation process, stress is reduced at the SiO 2 interface to apply an electric field. Defect site occurrence is suppressed.

더욱이, 오존 산화 공정 시 전하 저장막(104) 계면에 존재하는 실리콘 댕글링 본드들(Si dangling bonds) 또는 불안전한 사이트(site)와 결합하여 트랩 사이트(trap site)들을 제거할 수 있다. 뿐만 아니라, 산소 래디컬(O*)은 유기물과의 반응성도 높기 때문에 산화 진행 시 식각 후 생성되는 카본(carbon) 계열의 부산물(by product) 또는 AMC(air-born molecular carbon)를 효과적으로 제거하여 물성 특성을 개선한다. 따라서, 제1 산화막(110)은 이후에 형성될 유전체막의 커플링 비 및 전기적인 특성 등을 향상시킬 수 있는데 기여한다. In addition, trap sites may be removed by combining with silicon dangling bonds or unstable sites present at the interface of the charge storage layer 104 during the ozone oxidation process. In addition, since oxygen radicals (O *) are highly reactive with organics, the physical properties of the carbon-based by-products or air-born molecular carbon (AMC), which are formed after etching during oxidation, are effectively removed. To improve. Therefore, the first oxide film 110 contributes to improving the coupling ratio and electrical characteristics of the dielectric film to be formed later.

도 1c를 참조하면, 제1 산화막(110) 및 소자 분리막(108) 상에 질화막(112)을 형성한다. 질화막(112)은 유전체막의 중간막으로 사용하기 위한 것으로, LPCVD 방법으로 형성할 수 있다. 이 경우, LPCVD 방법은 600 내지 800℃의 온도에서 디클 로로실란(dichlorosilane; DCS, SiCl2H2) 및 NH3 가스를 반응시켜 실리콘 질화막(Si3N4)으로 형성할 수 있다. 이때, LPCVD 방법으로 형성된 질화막(112)의 표면에는 실리콘 댕글링 본드들(Si dangling bonds)을 포함하는 다수의 결함이 발생된다.Referring to FIG. 1C, the nitride film 112 is formed on the first oxide film 110 and the device isolation layer 108. The nitride film 112 is used as an intermediate film of the dielectric film and can be formed by the LPCVD method. In this case, the LPCVD method may form a silicon nitride film (Si 3 N 4 ) by reacting dichlorosilane (DCS, SiCl 2 H 2 ) and NH 3 gas at a temperature of 600 to 800 ℃. In this case, a plurality of defects including silicon dangling bonds are generated on the surface of the nitride film 112 formed by the LPCVD method.

도 1d를 참조하면, 질화막(112) 표면을 산화시켜 질화막(112) 상에 제2 산화막(114)을 형성한다. 제2 산화막(114)은 유전체막의 상부막으로 사용하기 위한 것으로, 오존 산화(O3 oxidation) 공정을 이용하여 실시하는 것이 바람직하다.Referring to FIG. 1D, the surface of the nitride film 112 is oxidized to form a second oxide film 114 on the nitride film 112. A second oxide film (114) is for use as a dielectric film in the upper layer, it is preferable to conduct the oxidation with ozone (O 3 oxidation) process.

이때, 오존 산화 공정을 위해서는 1 내지 50ℓ/min 범위의 O2 가스를 오존 제너레이터(O3 generator)에 주입하여 오존(O3)을 형성한다. 그런 다음, O2 가스 또는 O2/H20 가스에 소스 가스(source gas)로 O3를 사용하여 오존 산화 공정을 실시한다.In this case, by injecting O 2 gas of 1 to 50ℓ / min range to the ozone oxidation step in the ozone generator (O 3 generator) to form ozone (O 3). Then, O 2 The ozone oxidation process is carried out using O 3 as a source gas in gas or O 2 / H 2 0 gas.

이때, 오존 산화 공정 시 O3의 밀도는 50 내지 500mm/g을 사용하고, 온도는 300 내지 1000℃, 압력은 1×10-7 내지 760Torr로 하여 진행한다.At this time, in the ozone oxidation process, the density of O 3 is 50 to 500 mm / g, the temperature is 300 to 1000 ° C., and the pressure is 1 × 10 −7 to 760 Torr.

이로써, 실리콘(Si)과의 높은 반응성을 보이는 산소 래디컬(O*)에 의해 노출된 질화막(112)의 표면이 산화되어 노출된 질화막(112)의 표면을 따라 제2 산화막(114)이 형성된다. 이때, 제2 산화막(114)은 50Å 이하의 두께로 형성할 수 있다. As a result, the surface of the nitride film 112 exposed by the oxygen radical O * having high reactivity with silicon Si is oxidized to form a second oxide film 114 along the exposed surface of the nitride film 112. . In this case, the second oxide film 114 may be formed to a thickness of 50 GPa or less.

한편, 오존 산화 공정은 퍼니스나 챔버 내에서 열에너지를 이용한 산화 방법 과 플라즈마를 이용한 산화 공정을 모두 적용할 수 있다. 제2 산화막(114) 형성 시의 오존 산화 공정의 레시피는 도 2에서 언급된 제1 산화막(110) 형성을 위한 레시피와 동일하게 적용된다.On the other hand, the ozone oxidation process may apply both an oxidation method using thermal energy and an oxidation process using plasma in a furnace or a chamber. The recipe of the ozone oxidation process at the time of forming the second oxide film 114 is applied in the same manner as the recipe for forming the first oxide film 110 mentioned in FIG. 2.

이처럼, 오존 산화 공정에 의해 제2 산화막(114)을 형성할 경우 저온에서 래디컬 형성이 가능하여 전이층(SiOx)이 없는 수십 Å 두께의 얇은 SiO2 막의 형성이 가능하므로 패턴 집적화에 대한 커플링 비 확보 공정에 유리하다.As such, when the second oxide film 114 is formed by the ozone oxidation process, radical formation at low temperatures is possible, and thus, thin SiO 2 having a thickness of several tens of GHz without a transition layer (SiOx) is formed. Since the film can be formed, it is advantageous for the process of ensuring the coupling ratio for pattern integration.

그리고, 오존 산화 공정에 의해 형성된 제2 산화막(114)은 기존의 LPCVD 방법을 이용한 산화막보다 막질이 치밀하고, 면내, 면간 두께 균일도가 증가되고, 박막 내 원자 결함이 개선되어 누설 전류, Qbd 및 브레이크 다운 전압 특성 등의 전기적 특성이 우수한 박막을 형성할 수 있다.In addition, the second oxide film 114 formed by the ozone oxidation process has a denser film quality than the oxide film using the conventional LPCVD method, increases in-plane and inter-plane thickness uniformity, and improves atomic defects in the thin film to improve leakage current, Qbd, and brake. The thin film which is excellent in electrical characteristics, such as a down voltage characteristic, can be formed.

또한, 오존 산화 공정에 의해 제2 산화막(114)은 질화막(112)의 실리콘(Si)과 동종(homogeneous)의 격자 구조를 형성하기 때문에 SiO2 계면에 스트레스가 적어져 전계 인가 시 결함 사이트(defect site) 발생이 억제된다.In addition, since the second oxide film 114 forms a homogeneous lattice structure of silicon (Si) of the nitride film 112 by the ozone oxidation process, stress is reduced at the SiO 2 interface, so that a defect site is applied when an electric field is applied. site occurrence is suppressed.

더욱이, 오존 산화 공정 시 질화막(112) 계면에 존재하는 실리콘 댕글링 본드들(Si dangling bonds) 또는 불안전한 사이트(site)와 결합하여 트랩 사이트(trap site)들을 제거할 수 있다. 뿐만 아니라, 산화 공정 후 생성되는 카본(carbon) 산화계열의 부산물 또는 AMC(air-born molecular carbon)를 효과적으로 제거하여 물성 특성을 개선한다. 따라서, 제2 산화막(114)은 이후에 형성될 유전체막의 커플링 비 및 전기적인 특성 등을 향상시킬 수 있는데 기여한다. In addition, trap sites may be removed by combining with silicon dangling bonds or unstable sites present at the nitride film 112 interface during the ozone oxidation process. In addition, by-products or AMC (air-born molecular carbon) of the carbon oxides generated after the oxidation process is effectively removed to improve physical properties. Therefore, the second oxide film 114 contributes to improving the coupling ratio and electrical characteristics of the dielectric film to be formed later.

이로써, 제1 산화막(110), 질화막(112) 및 제2 산화막(114)으로 이루어지는 유전체막(116)이 형성된다.As a result, the dielectric film 116 including the first oxide film 110, the nitride film 112, and the second oxide film 114 is formed.

상기한 바와 같이, 유전체막(116)이 오존 산화 공정에 의해 형성된 제1 및 제2 산화막(110, 114)을 포함하여 형성됨으로써, 전기적인 특성 및 커플링 비 등이 향상된 고품질의 유전체막(116)을 형성할 수 있고, 이를 통해 고성능 및 고신뢰성의 플래시 메모리 소자를 제작할 수 있게 된다.As described above, since the dielectric film 116 is formed including the first and second oxide films 110 and 114 formed by the ozone oxidation process, the high quality dielectric film 116 with improved electrical characteristics, coupling ratio, and the like. ), Which enables the manufacture of high performance and high reliability flash memory devices.

한편, 제1 산화막(110) 및 제2 산화막(114) 중 적어도 어느 하나를 오존 산화 공정으로 형성하여 유전체막(116)을 형성할 수도 있다.Meanwhile, at least one of the first oxide film 110 and the second oxide film 114 may be formed by an ozone oxidation process to form the dielectric film 116.

도 1e를 참조하면, 유전체막(116) 상에 도전 물질을 증착하여 도전막(미도시)을 형성한다. 도전막은 플래시 메모리 소자의 컨트롤 게이트(control gate)로 사용하기 위한 것으로, 폴리실리콘막, 금속층 또는 이들의 적층막으로 형성할 수 있다.Referring to FIG. 1E, a conductive material is deposited on the dielectric film 116 to form a conductive film (not shown). The conductive film is used as a control gate of a flash memory device, and may be formed of a polysilicon film, a metal layer, or a laminated film thereof.

이후, 통상적인 식각 공정으로 도전막, 유전체막(116) 및 전하 저장막(104)을 패터닝하여 전하 저장막(104)으로 이루어지는 플로팅 게이트(104a), 도전막으로 이루어지는 컨트롤 게이트(118)를 형성한다. 이때, 터널 절연막(102), 플로팅 게이트(104a), 유전체막(116) 및 컨트롤 게이트(118)의 적층 구조를 갖는 게이트 패턴이 형성된다.Thereafter, the conductive film, the dielectric film 116 and the charge storage film 104 are patterned by a conventional etching process to form the floating gate 104a formed of the charge storage film 104 and the control gate 118 made of the conductive film. do. At this time, a gate pattern having a stacked structure of the tunnel insulating film 102, the floating gate 104a, the dielectric film 116, and the control gate 118 is formed.

본 발명은 상기에서 서술한 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이 다. 따라서, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. The present invention is not limited to the above-described embodiments, but may be implemented in various forms, and the above embodiments are intended to complete the disclosure of the present invention and to completely convey the scope of the invention to those skilled in the art. It is provided to inform you. Therefore, the scope of the present invention should be understood by the claims of the present application.

도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도들이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a flash memory device according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 유전체막에 적용되는 산화막을 성장시키기 위한 오존 산화 공정의 레시피도이다.2 is a recipe diagram of an ozone oxidation process for growing an oxide film applied to a dielectric film of a flash memory device according to an exemplary embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 102 : 터널 절연막100 semiconductor substrate 102 tunnel insulating film

104 : 전하 저장막 104a : 플로팅 게이트104: charge storage film 104a: floating gate

106 : 트렌치 108 : 소자 분리막106: trench 108: device isolation film

110 : 제1 산화막 112 : 질화막110: first oxide film 112: nitride film

114 : 제2 산화막 116 : 유전체막114: second oxide film 116: dielectric film

118 : 컨트롤 게이트 118: control gate

Claims (8)

활성 영역에는 터널 절연막 및 전하 저장막이 형성되고, 소자 분리 영역에는 상기 전하 저장막의 측벽 일부를 노출시키는 소자 분리막이 형성된 반도체 기판이 제공되는 단계;Providing a semiconductor substrate having a tunnel insulating film and a charge storage film formed in an active region, and a device isolation film formed at a device isolation region exposing a portion of sidewalls of the charge storage film; 상기 전하 저장막 및 상기 소자 분리막 상에 제1 산화막, 질화막 및 제2 산화막 적층 구조의 유전체막을 형성하는 단계; 및Forming a dielectric film having a first oxide film, a nitride film, and a second oxide film stacked structure on the charge storage film and the device isolation film; And 상기 유전체막 상에 도전막을 형성하는 단계를 포함하며,Forming a conductive film on the dielectric film, 상기 제1 및 제2 산화막 중 적어도 어느 하나를 오존 산화 공정을 이용하여 형성하는 플래시 메모리 소자의 제조 방법.At least one of the first and second oxide films is formed using an ozone oxidation process. 제 1 항에 있어서,The method of claim 1, 상기 오존 산화 공정은 오존(O3) 형성을 위해 1 내지 50ℓ/min 범위의 O2 가스를 사용하는 플래시 메모리 소자의 제조 방법.The ozone oxidation process is a method of manufacturing a flash memory device using O 2 gas in the range of 1 to 50L / min to form ozone (O 3 ). 제 1 항에 있어서,The method of claim 1, 상기 오존 산화 공정은 O2 가스 또는 O2/H20 가스에 소스 가스로 오존(O3)을 사용하는 플래시 메모리 소자의 제조 방법.The ozone oxidation process is O 2 A method of manufacturing a flash memory device using ozone (O 3 ) as a source gas in gas or O 2 / H 2 0 gas. 제 1 항에 있어서,The method of claim 1, 상기 오존 산화 공정은 50 내지 500mm/g의 오존(O3) 밀도를 사용하는 플래시 메모리 소자의 제조 방법. The ozone oxidation process is a method of manufacturing a flash memory device using an ozone (O 3 ) density of 50 to 500mm / g. 제 1 항에 있어서,The method of claim 1, 상기 오존 산화 공정은 300 내지 1000℃의 온도에서 진행하는 플래시 메모리 소자의 제조 방법.The ozone oxidation process is a flash memory device manufacturing method proceeds at a temperature of 300 to 1000 ℃. 제 1 항에 있어서,The method of claim 1, 상기 오존 산화 공정은 1×10-7 내지 760Torr의 압력에서 진행하는 플래시 메모리 소자의 제조 방법.The ozone oxidation process is a flash memory device manufacturing method that proceeds at a pressure of 1 × 10 -7 to 760 Torr. 제 1 항에 있어서,The method of claim 1, 상기 오존 산화 공정은 퍼니스나 챔버 내에서 열에너지를 사용한 산화 공정 또는 플라즈마를 이용한 산화 공정으로 실시되는 플래시 메모리 소자의 제조 방법.The ozone oxidation process is a manufacturing method of a flash memory device which is carried out in the furnace or chamber by an oxidation process using heat energy or an oxidation process using plasma. 제 1 항에 있어서,The method of claim 1, 상기 전하 저장막은 폴리실리콘막 또는 실리콘 질화막(SixNy)으로 형성되는 플래시 메모리 소자의 제조 방법.And the charge storage layer is formed of a polysilicon layer or a silicon nitride layer (SixNy).
KR1020080003124A 2008-01-10 2008-01-10 Method of manufacturing a flash memory device KR20090077276A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080003124A KR20090077276A (en) 2008-01-10 2008-01-10 Method of manufacturing a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080003124A KR20090077276A (en) 2008-01-10 2008-01-10 Method of manufacturing a flash memory device

Publications (1)

Publication Number Publication Date
KR20090077276A true KR20090077276A (en) 2009-07-15

Family

ID=41335790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080003124A KR20090077276A (en) 2008-01-10 2008-01-10 Method of manufacturing a flash memory device

Country Status (1)

Country Link
KR (1) KR20090077276A (en)

Similar Documents

Publication Publication Date Title
JP5032145B2 (en) Semiconductor device
KR100766229B1 (en) Method of manufacturing a flash memory device
JP4855958B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US20070057292A1 (en) SONOS type non-volatile semiconductor devices and methods of forming the same
KR20100125686A (en) Method for fabricating of non-volatile memory device
KR100539213B1 (en) Method of forming a composite dielectric layer and method of manufacturing a semiconductor device using the same
TWI245347B (en) Method of fabricating a semiconductor structure
KR20120140112A (en) Manufacturing method of semiconductor device
WO2009136606A1 (en) Semiconductor device manufacturing method
US20090053881A1 (en) Method of forming dielectric layer of semiconductor memory device
KR100998417B1 (en) Method of forming a dielectric layer in semiconductor memory device
KR100829612B1 (en) Method for forming a thin film and method for manufacturing a charge trap type non-volatile memory device
KR20090068012A (en) Method for fabricating non-volatile memory device having charge trap layer
KR20070018223A (en) Method of manufacturing a semiconductor device
US20090181516A1 (en) Method of Forming Isolation Layer of Semiconductor Device
KR20090077276A (en) Method of manufacturing a flash memory device
KR20080061197A (en) Method of forming a oxide layer in semiconductor device
KR100994891B1 (en) Method of forming isolation film of semiconductor memory device
KR101016335B1 (en) Method of manufacturing a nonvolatile memory device
KR100965008B1 (en) Method of forming isolation film of semiconductor memory device
KR100898656B1 (en) Method of manufacturing a flash memory device
KR20120089147A (en) Manufacturing method of semiconductor device
JP2009238903A (en) Semiconductor device, and manufacturing method of the same
KR20080028162A (en) Method of forming gate pattern of semiconductor device
KR20090001001A (en) Method of forming an isolation layer in semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid