KR20090077574A - Plasma display panel device - Google Patents

Plasma display panel device Download PDF

Info

Publication number
KR20090077574A
KR20090077574A KR1020080003597A KR20080003597A KR20090077574A KR 20090077574 A KR20090077574 A KR 20090077574A KR 1020080003597 A KR1020080003597 A KR 1020080003597A KR 20080003597 A KR20080003597 A KR 20080003597A KR 20090077574 A KR20090077574 A KR 20090077574A
Authority
KR
South Korea
Prior art keywords
plasma display
block
luminance
display panel
cell
Prior art date
Application number
KR1020080003597A
Other languages
Korean (ko)
Inventor
곽동찬
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080003597A priority Critical patent/KR20090077574A/en
Publication of KR20090077574A publication Critical patent/KR20090077574A/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B67OPENING, CLOSING OR CLEANING BOTTLES, JARS OR SIMILAR CONTAINERS; LIQUID HANDLING
    • B67CCLEANING, FILLING WITH LIQUIDS OR SEMILIQUIDS, OR EMPTYING, OF BOTTLES, JARS, CANS, CASKS, BARRELS, OR SIMILAR CONTAINERS, NOT OTHERWISE PROVIDED FOR; FUNNELS
    • B67C11/00Funnels, e.g. for liquids
    • B67C11/02Funnels, e.g. for liquids without discharge valves
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01DSEPARATION
    • B01D29/00Filters with filtering elements stationary during filtration, e.g. pressure or suction filters, not covered by groups B01D24/00 - B01D27/00; Filtering elements therefor
    • B01D29/085Funnel filters; Holders therefor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A plasma display apparatus is provided to prevent the display distortion in the plasma display panel by varying gray levels about the selected block regions of most low luminance and different luminance. A plasma display apparatus has a plasma display panel. The plasma display panel has a display region(52). The display region displays an image. The display region is subdivided into a plurality of the block regions(52A, 52B). At least one of block regions has the gray level varied according to criteria.

Description

플라즈마 디스플레이 장치{Plasma display panel device}Plasma display panel device

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 플라즈마 디스플레이 패널의 휘도 및 색온도 특성의 불균형을 개선한 플라즈마 디스플레이 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device, and more particularly, to a plasma display device in which an imbalance in brightness and color temperature characteristics of a plasma display panel is improved.

플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.In the play panel, the partition wall formed between the upper substrate and the lower substrate forms one unit cell, and in each cell, a main discharge such as neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) It is filled with an inert gas containing gas and a small amount of xenon. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because a thin and light configuration is possible.

종래에, 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널의 특성 및 방전 특성상 플라즈마 디스플레이 패널 위치에 따라 디스플레이되는 영상의 휘도 및 색온도 특성이 다르게 나타나는 현상이 발생한다.Conventionally, in the plasma display device, a phenomenon in which the brightness and the color temperature characteristics of the displayed image are different according to the plasma display panel position occurs due to the characteristics of the plasma display panel and the discharge characteristics.

최근 들어, 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널 상에 디 스플레이 되는 영상에 대한 휘도 및 색온도 특성에 대한 균일성(Uniformity)을 보장하기 위한 연구가 진행 중이Recently, researches are being conducted on the plasma display device to ensure uniformity of luminance and color temperature characteristics of an image displayed on the plasma display panel.

본 발명의 목적은, 플라즈마 디스플레이 패널의 휘도 및 색온도 특성의 불균형을 개선한 플라즈마 디스플레이 장치를 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a plasma display apparatus which improves an imbalance in luminance and color temperature characteristics of a plasma display panel.

본 발명에 따른 플라즈마 디스플레이 장치는, 영상이 표시되는 표시 영역을 포함하는 플라즈마 디스플레이 패널을 포함하고, 상기 표시 영역은 복수 개의 블록 영역으로 나누고, 상기 복수 개의 블록 영역 중 적어도 하나의 블록에 대한 계조값을 소정 기준에 따라 가변시키는 것을 특징으로 한다.A plasma display device according to the present invention includes a plasma display panel including a display area in which an image is displayed, wherein the display area is divided into a plurality of block areas, and a gray level value of at least one block of the plurality of block areas. It characterized by varying according to a predetermined criterion.

본 발명에 따른 플라즈마 디스플레이 장치는 영상이 표시되는 표시 영역을 복수 개의 블록 영역으로 임의로 설정하고, 복수 개의 블록 영역 중 가장 낮은 휘도를 나타내는 블록 영역과 상이한 휘도를 나타내는 블록 영역을 동일한 휘도를 나타내도록 소정 기준에 따라 복수 개의 블록 영역 중 적어도 하나의 블록 영역의 계조값을 가변시켜 서브필드 매핑함으로써, 표시 영역의 휘도 및 색온도 특성이 전체적으로 균일하게 함으로써, 영상이 표시 영역 상에 일정하도록 하여 플라즈마 디스플레이 패널의 왜곡을 방지하는 효과가 있다.The plasma display apparatus according to the present invention arbitrarily sets a display area in which an image is displayed to a plurality of block areas, and selects a block area having a different brightness from a block area having a lowest brightness among the plurality of block areas to have the same brightness. By varying the gray level values of at least one block area among the plurality of block areas according to a reference and subfield mapping, the luminance and color temperature characteristics of the display area are uniform throughout, so that the image is uniform on the display area. It is effective in preventing distortion.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. Hereinafter, a plasma display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 1 은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다. 1 is a perspective view illustrating a structure of a plasma display panel according to a first embodiment of the present invention.

도 1 을 참조하면, 본 발명의 플라즈마 디스플레이 패널(100)은 전면 패널(10) 상에 형성되는 스캔 전극(11, 12) 및 서스테인 전극(15), 배면 패널(20) 상에 형성되는 어드레스 전극(22)을 포함한다.Referring to FIG. 1, the plasma display panel 100 of the present invention includes the scan electrodes 11 and 12 and the sustain electrode 15 formed on the front panel 10, and the address electrodes formed on the back panel 20. (22).

스캔 전극(11, 12) 및 서스테인 전극(15)는 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a, 15a)과 버스 전극(11b, 12b, 15b)을 포함하며, 버스 전극(11b, 12b, 15b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b, 15b)은 투명전극(11a, 12a, 15a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a, 15a)에 의한 전압 강하를 줄이는 역할을 한다.The scan electrodes 11 and 12 and the sustain electrode 15 generally include transparent electrodes 11a, 12a and 15a formed of indium tin oxide (ITO) and bus electrodes 11b, 12b and 15b. The bus electrodes 11b, 12b, and 15b may be formed of a metal such as silver (Ag) or chromium (Cr) or a stack of chromium / copper / chromium (Cr / Cu / Cr) or chromium / aluminum / chromium (Cr / Al / It may be formed in a stacked form of Cr). The bus electrodes 11b, 12b and 15b are formed on the transparent electrodes 11a, 12a and 15a, and serve to reduce the voltage drop caused by the transparent electrodes 11a, 12a and 15a having high resistance.

한편, 본 발명의 제 1 실시예에 따르면 스캔 전극(11, 12) 및 서스테인 전극(15)는 투명전극(11a, 12a, 15a)과 버스 전극(11b, 12b, 15b)이 적층된 구조이며, 버스 전극(11b, 12b, 15b)은 위에 열거한 재료 이외에 감광성 은 등 다양한 재료가 가능할 것이다.Meanwhile, according to the first embodiment of the present invention, the scan electrodes 11 and 12 and the sustain electrode 15 have a structure in which transparent electrodes 11a, 12a and 15a and bus electrodes 11b, 12b and 15b are stacked. The bus electrodes 11b, 12b, and 15b may be various materials such as photosensitive silver in addition to the materials listed above.

스캔 전극(11, 12) 및 서스테인 전극(15)의 투명전극(11a, 12a, 15a)과 버스전극(11b, 12b, 15b)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(11c, 12c, 15c)가 배열된다.Absorbs external light generated outside the upper substrate 10 between the scan electrodes 11 and 12 and the transparent electrodes 11a, 12a and 15a of the sustain electrode 15 and the bus electrodes 11b, 12b and 15b. The black matrixes 11c, 12c, and 15c, which serve to reduce reflection and improve the purity and contrast of the upper substrate 10, are arranged.

본 발명의 제1 실시 예에 따른 투명전극(11a, 12a, 15a)과 버스 전극(11b, 12b, 15b) 사이에 형성되는 블랙 매트릭스(11c, 12c, 15c)로 구성될 수 있다. 여기서, 블랙 매트릭스(11c, 12c, 15c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있으며, 블랙 매트릭스(11c, 12c, 15c) 만 형성되는 일체형일 수 있다.The black matrix 11c, 12c, and 15c may be formed between the transparent electrodes 11a, 12a and 15a and the bus electrodes 11b, 12b and 15b according to the first embodiment of the present invention. Here, the black matrices 11c, 12c, and 15c may be simultaneously formed and physically connected in the formation process, and may not be simultaneously formed because they are not formed at the same time, and are integrally formed with only the black matrices 11c, 12c, and 15c. Can be.

여기서, 버스 극(11b, 12b, 15b)은 적층 된 블랙 매트릭스(11c, 12c, 15c) 및 투명전극(11a, 12a, 15a)과 적층 된다. 다시 말해 버스 전극(11b, 12b, 15b)은 블랙 매트릭스(11c, 12c, 15c)의 일측 가장자리에서 소정 거리 이격되어 적층 되며, 상기 소정 거리 만큼 투명전극(11a, 12a, 15b)과 적층 된다.Here, the bus poles 11b, 12b and 15b are stacked with the stacked black matrices 11c, 12c and 15c and the transparent electrodes 11a, 12a and 15a. In other words, the bus electrodes 11b, 12b, and 15b are stacked at a distance from one edge of the black matrices 11c, 12c, and 15c, and are stacked with the transparent electrodes 11a, 12a, and 15b by the predetermined distance.

따라서, 버스전극(11b, 12b, 15b)은 블랙 매트릭스(11c, 12c, 15c)의 일측 가장자리에서 상기 소정 거리 만큼 이격되어 적층되므로 일체형으로 형성되지만, 다른 형태로 일체형이 아닌 분리형으로도 형성 가능할 것이다.Accordingly, the bus electrodes 11b, 12b, and 15b are formed integrally with each other by being separated by the predetermined distance from one edge of the black matrix 11c, 12c, and 15c. However, the bus electrodes 11b, 12b, and 15b may be formed as a separate type instead of an integral type. .

스캔 전극(11, 12)과 서스테인 전극(15)이 나란하게 형성된 전면 패널(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 스캔 전극(11, 12)과 서스테인 전극(15)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다. 또한, 보호막(14)은 통상 산화마그네슘(MgO)이 이용될 수 있고, 실리콘(Si)이 첨가된 Si-MgO가 이용될 수도 있다. 여기서, 보호막(14)에 첨가되는 실리콘(Si)의 함유량은 중량 퍼센트(wt %) 기준으로 50PPM 내지 200PPM 이 가능할 것이다.The upper dielectric layer 13 and the passivation layer 14 are stacked on the front panel 10 having the scan electrodes 11 and 12 and the sustain electrode 15 side by side. Charged particles generated by the discharge are accumulated in the upper dielectric layer 13, and the scan electrodes 11 and 12 and the sustain electrode 15 may be protected. The protective film 14 protects the upper dielectric layer 13 from sputtering of charged particles generated during gas discharge, and increases emission efficiency of secondary electrons. In addition, magnesium oxide (MgO) may be generally used for the protective film 14, and Si-MgO to which silicon (Si) is added may be used. Here, the content of silicon (Si) added to the protective film 14 may be 50PPM to 200PPM based on the weight percent (wt%).

한편, 어드레스 전극(22)은 스캔 전극(11, 12) 및 서스테인 전극(15)과 교차 되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 배면 패널(20) 상에는 하부 유전체층(24)과 격벽(21)이 형성된다.On the other hand, the address electrode 22 is formed in the direction crossing the scan electrodes 11 and 12 and the sustain electrode 15. In addition, the lower dielectric layer 24 and the partition wall 21 are formed on the back panel 20 on which the address electrode 22 is formed.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In addition, the phosphor layer 23 is formed on the surfaces of the lower dielectric layer 24 and the partition wall 21. The partition wall 21 has a vertical partition wall 21a and a horizontal partition wall 21b formed in a closed shape, and physically distinguishes discharge cells, and prevents ultraviolet rays and visible light generated by the discharge from leaking into adjacent discharge cells.

본 발명의 제 1 실시예에는 도 1 에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다. In the first embodiment of the present invention, not only the structure of the partition wall 21 illustrated in FIG. 1, but also the structure of the partition wall 21 having various shapes may be possible. For example, a channel type having a channel that can be used as an exhaust passage in at least one of a differential partition structure, a vertical partition 21a, or a horizontal partition 21b having different heights of the vertical partition 21a and the horizontal partition 21b. The barrier rib structure having a groove formed in at least one of the barrier rib structure, the vertical barrier rib 21a or the horizontal barrier rib 21b may be possible.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition wall structure, the height of the horizontal partition wall 21b is more preferable, and in the case of the channel partition wall structure or the groove partition wall structure, it is preferable that a channel is formed or the groove is formed in the horizontal partition wall 21b. something to do.

한편, 본 발명의 제1 실시 예에서는 R, G 및 B 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.Meanwhile, in the first embodiment of the present invention, although each of the R, G, and B discharge cells is illustrated and described as being arranged on the same line, it may be arranged in other shapes. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular but also various polygonal shapes such as pentagon and hexagon.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 전면 패널(10) 및 배면 패널(20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.In addition, the phosphor layer 23 emits light by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). Here, an inert mixed gas such as He + Xe, Ne + Xe and He + Ne + Xe for discharging is injected into the discharge space provided between the front panel 10 and the rear panel 20 and the partition wall 21.

도 2 는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 배치를 나타내는 전극 배치도이다.2 is an electrode layout diagram illustrating an electrode layout of a plasma display panel according to a first embodiment of the present invention.

도 2 를 참조하면, 플라즈마 디스플레이 패널을 구성하는 복수의 방전 셀은 도 2 에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전 셀은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.Referring to FIG. 2, the plurality of discharge cells constituting the plasma display panel is preferably arranged in a matrix form as shown in FIG. 2. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively. The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines X1 to Xn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.

도 2 에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 제1 실시 예에 불과하므로, 본 발명은 도 2 에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 2 is only a first embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 2. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned is possible. In addition, the address electrode lines X1 to Xn may be driven by being divided up and down in the center portion of the panel.

도 3 은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키 는 방법에 대한 제1 실시 예를 타이밍도이다.FIG. 3 is a timing diagram illustrating a first embodiment of a method for time-division driving by dividing one frame into a plurality of subfields.

도 3 을 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.Referring to FIG. 3, a unit frame may be divided into a predetermined number, for example, eight subfields SF1,..., SF8 to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8 and a sustain section S1, ..., S8.

여기서, 본 발명의 제1 실시 예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.Here, according to the first embodiment of the present invention, the reset period may be omitted in at least one of the plurality of subfields. For example, the reset period may exist only in the first subfield or may exist only in a subfield about halfway between the first subfield and all the subfields.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode X, and scan pulses corresponding to each scan electrode Y are sequentially applied.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전 셀에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. It causes a sustain discharge in the discharge cell.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge periods S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the subfield 1 section, the subfield 3 section, and the subfield 8 section.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 3, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. . For example, a plasma display panel may be driven by dividing one frame into eight or more subfields, such as 12 or 16 subfields.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4 에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6 and the gray level assigned to subfield 6 may be increased from 32 to 34.

도 4 는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치의 표시 영역 중 복수 개의 블록 영역을 구분하여 나타내는 평면도이고, 도 5 는 도 4 에 나타낸 플라즈마 디스플레이 장치의 구성을 나타내는 기능 블록도이다.4 is a plan view illustrating a plurality of block areas among display areas of a plasma display device according to a first exemplary embodiment of the present invention, and FIG. 5 is a functional block diagram illustrating a configuration of the plasma display device shown in FIG. 4.

플라즈마 디스플레이 패널(50) 상에 영상이 표시되는 영역인 표시 영역(52)을 나타낸다.The display area 52, which is an area where an image is displayed, is displayed on the plasma display panel 50.

여기서, 표시 영역(52)은 중앙부분에 위치되는 제1 블록 영역(52A) 및 제1 블록 영역(52A)을 둘러싸는 제2 블록 영역(52B)를 포함한다.Here, the display area 52 includes a first block area 52A positioned at the center portion and a second block area 52B surrounding the first block area 52A.

제1 블록 영역(52A) 및 제2 블록 영역(52B)에서 단색 영상에 대한 휘도 및 색 영상에 대한 색온도를 측정한다. The luminance of the monochromatic image and the color temperature of the color image are measured in the first block area 52A and the second block area 52B.

여기서, 제1, 2 블록 영역(52A, 52B) 중 적어도 하나의 블록 영역에서 휘도 및 색온도가 실질적으로 동일하게 나타나도록 한다.Here, luminance and color temperature are substantially the same in at least one of the first and second block regions 52A and 52B.

즉, 제1 블록 영역(52A) 및 제2 블록 영역(52B)에서 측정된 입력 계조 데이터에 대한 휘도 및 색온도를 파악하고, 제1, 2 블록 영역(52A, 52B) 중 휘도 및 색온도가 가장 낮은 제1 블록 영역를 찾아낸다.That is, the luminance and color temperature of the input grayscale data measured in the first block area 52A and the second block area 52B are grasped, and among the first and second block areas 52A and 52B, the luminance and color temperature are the lowest. Find the first block area.

여기서, 제1, 2 블록 영역(52A, 52B) 중 상기 제1 블록 영역을 제외한 나머지 블록 영역은 상기 제1 블록 영역과 실질적으로 동일한 휘도 및 색온도가 나타나도록 상기 입력 계조 데이터를 가변시켜 상기 입력 계조 데이터에 대응되는 APL 값에 대한 서브필드 매핑을 실시하여 서스테인 신호를 공급한다.Here, in the remaining block areas except for the first block area among the first and second block areas 52A and 52B, the input gray level data is varied by varying the input gray level data so that the same luminance and color temperature as those of the first block area appear. Subfield mapping is performed on APL values corresponding to data to supply a sustain signal.

따라서, 제1, 2 블록 영역(52A, 52B)은 실질적으로 균일한 휘도 및 색온도 특성이 나타난다.Accordingly, the first and second block regions 52A and 52B exhibit substantially uniform luminance and color temperature characteristics.

도 4 및 도 5 를 참조하면, 플라즈마 디스플레이 장치는 역감마 보정부(100), 블록 영역 별 APL 계산부(102), 하프톤부(106) 및 서브필드 매핑부(108)를 포함한다4 and 5, the plasma display apparatus includes an inverse gamma correction unit 100, an APL calculation unit 102 for each block region, a halftone unit 106, and a subfield mapping unit 108.

역감마 보정부(100)는 미리 저장된 감마 데이터를 통하여 영상 신호의 계조에 따른 출력 계조을 보정하여 표시되는 휘도를 선형적으로 변환시킨다.The inverse gamma correction unit 100 linearly converts the displayed luminance by correcting the output gray level according to the gray level of the image signal through prestored gamma data.

블록 영역 별 APL 계산부(102)는 제1 블록 영역(52A)과 제2 블록 영역(52B)에 대한 상기 출력 계조 및 상기 출력 계조에 대한 휘도를 측정한 후, 상기 휘도가 표시 영역(52) 상에 균일하게 나타나도록 제1, 2 블록 영역(52A, 52B)에 포함되는 블록 영역(A1 내지 A32)의 상기 출력 계조를 가변시킨다.The APL calculator 102 for each block region measures the output gradation for the first block region 52A and the second block region 52B and the luminance for the output gradation, and then the luminance is displayed in the display region 52. The output gray levels of the block areas A1 to A32 included in the first and second block areas 52A and 52B are varied so as to appear uniformly on the image.

즉, 블록 영역 별 APL 계산부(102)는 제1, 2 블록 영역(52A, 52B)에 포함되는 블록(A1 내지 A32) 중 제1, 2 블록(A12, A13)의 계조가 다른 블록 영역과는 상이한 R셀, G셀 및 B셀의 계조를 나타낸다.That is, the APL calculator 102 for each block area may have a block area different from the gray level of the first and second blocks A12 and A13 among the blocks A1 to A32 included in the first and second block areas 52A and 52B. Denotes the gray level of different R cells, G cells, and B cells.

예를 들어 설명하면, 블록 영역 별 APL 계산부(102)은 이전 계조가 제1, 2 블록 영역(52A, 52B)에 실질적으로 동일한 출력 계조가 출력된다.For example, in the APL calculator 102 for each block area, an output gray level having the same gray level as the previous gray level is output to the first and second block areas 52A and 52B.

이때, 블록 영역 별 APL 계산부(102)는 제1, 2 블록 영역(A12, A13) 중 휘도가 낮은 블록 영역이 제1, 2 블록 (A12, A13) 중 하나가 가장 낮으며, 나머지 블록 영역은 동일한 휘도를 나타낸다고 가정한다.In this case, the APL calculation unit 102 for each block region has one of the first and second blocks A12 and A13 having the lowest luminance among the first and second block regions A12 and A13 and the remaining block region. Assumes the same brightness.

즉, 제1, 2 블록 영역(52A, 52B) 중 제1 블록 영역(52A)의 휘도가 제2 블록 영역(52B)의 휘도보다 낮다고 가정한다.That is, it is assumed that the luminance of the first block region 52A among the first and second block regions 52A and 52B is lower than the luminance of the second block region 52B.

여기서, 블록 영역 별 APL 계산부(102)는 제1, 2 블록(A12, A13) 중 제1 블록(12)이 가장 휘도가 낮으면, 제1 블록(12)의 휘도에 대한 계조를 소정 기준으로 하여 나머지 블록의 휘도가 제1 블록(12)의 휘도만큼 낮아지도록 계조를 가변한다.Here, when the first block 12 among the first and second blocks A12 and A13 has the lowest luminance, the APL calculator 102 for each block area may determine a gray level of the luminance of the first block 12 based on a predetermined reference value. In this way, the gray level is varied so that the luminance of the remaining blocks is lowered by the luminance of the first block 12.

다시 말하면, 블록 영역 별 APL 계산부(102)는 제1, 2 블록 영역(52A, 52B)에 실질적으로 동일한 계조가 '1023'에 대한 서스테인 신호가 인가되며, 이에 따른 방전 시 제1, 2 블록(A12, A13)의 휘도가 각각 160cd/㎡, 180cd/㎡이고 나머지 블록의 휘도가 200cd/㎡로 측정된다면, 제1 블록(A12)의 휘도와 실질적으로 동일한 휘도록 나머지 블록에 나타나도록 각각의 계조를 가변시킨다.In other words, the APL calculator 102 for each block area receives a sustain signal for '1023' having substantially the same gray level to the first and second block areas 52A and 52B, and thus discharges the first and second blocks. If the luminance of (A12, A13) is 160 cd / m 2 and 180 cd / m 2, respectively, and the luminance of the remaining blocks is measured at 200 cd / m 2, each of the respective blocks may appear to appear in the remaining blocks to be substantially equal to the luminance of the first block A 12. The gradation is varied.

따라서, 블록 영역 별 APL 계산부(102)는 제1 블록(A12)의 계조가 '1023'인 경우 160cd/㎡이므로, 제2 블록(A13) 및 상기 나머지 블록에 대한 계조를 160cd/㎡ 에 맞도록 산출한다.Therefore, when the gray level of the first block A12 is '1023', the APL calculation unit 102 for each block area has 160 cd / m 2, so that the gray level of the second block A13 and the remaining blocks is 160 cd / m 2. To calculate.

즉, 블록 영역 별 APL 계산부(102)는 상기 각각의 블록(A1 내지 A32)에 대한 휘도에 대한 계조를 소정 방식에 따라 산출하여, 제2 블록(A13)의 계조가 '1000'일때 160cd/㎡를 가지고, 상기 나머지 블록의 계조가 '950'일때 160cd/㎡이에 따라 제1, 2 블록 영역(52A, 52B)의 계조를 가변한다.That is, the APL calculator 102 for each block area calculates the gray level of the luminance of each of the blocks A1 to A32 according to a predetermined method, and when the gray level of the second block A13 is '1000', 160 cd / With the m 2, when the gray level of the remaining blocks is '950', 160 cd / m 2 varies the gray levels of the first and second block areas 52A and 52B.

따라서, 블록 영역 별 APL 계산부(102)는 각각의 블록(A1 내지 A12)에 대한 계조가 상이할 것이며, 계산된 계조에 따라 APL 값을 산출하게 된다.Therefore, the APL calculator 102 for each block area may have different gray levels for each of the blocks A1 to A12, and calculate an APL value according to the calculated gray levels.

따라서, 블록 영역 별 APL 계산부(102)는 표시 영역(52)으로 상기 계조를 가변시켜 전체적인 휘도 및 색온도가 낮춰지더라고 각각의 블록(A1 내지 A32)에 대한 휘도 및 색온도의 균일성이 유지되는 이점이 있다.Accordingly, the APL calculation unit 102 for each block region maintains the uniformity of the luminance and color temperature for each of the blocks A1 to A32 even though the overall luminance and color temperature are lowered by varying the gray scale to the display region 52. There is an advantage.

하프톤부(106)는 블록 영역 별 APL 계산부(102)에서 출력되는 상기 R(Red), G(Green) 및 B(Blue)의 입력 계조 데이터를 양자화한 후, 오차 성분을 인접 셀로 확산시킴으로써, 상기 APL 값에 따라 휘도를 미세하게 조절하여 계조 표현력을 향상시킨다.The halftone unit 106 quantizes the input grayscale data of R (Red), G (Green), and B (Blue) output from the APL calculation unit 102 for each block region, and then diffuses an error component into adjacent cells. The brightness is finely adjusted according to the APL value, thereby improving gray scale expression.

서브필드 매핑부(108)는 상기 APL 값에 대응되는 상기 서스테인 신호를 상기 플라즈마 디스플레이 패널 상에 영상이 나타나도록 조절한다.The subfield mapping unit 108 adjusts the sustain signal corresponding to the APL value so that an image appears on the plasma display panel.

본 발명의 플라즈마 디스플레이 장치는 표시 영역을 적어도 하나의 블록 영역으로 나누고, 각각의 블록의 휘도 및 색온도에 대한 입력 계조 데이터를 기준으로, 휘도 또는 색온도 중 적어도 하나를 소정 기준으로 다른 블록의 R셀, G셀 및 B셀의 계조를 낮춰 휘도 및 색온도가 균일하게 나타나도록 하는 장점이 있다.The plasma display apparatus of the present invention divides a display area into at least one block area, and based on input grayscale data of brightness and color temperature of each block, R cells of other blocks based on at least one of brightness or color temperature, Lowering the gray level of the G and B cells has the advantage that the luminance and color temperature appear uniformly.

이상에서는 본 발명의 바람직한 실시 예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시 예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.While the above has been described in detail with respect to preferred embodiments of the present invention, those skilled in the art to which the present invention pertains, the present invention without departing from the spirit and scope of the invention defined in the appended claims It will be appreciated that various modifications or changes can be made. Accordingly, modifications to future embodiments of the present invention will not depart from the technology of the present invention.

도 1 은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다. 1 is a perspective view illustrating a structure of a plasma display panel according to a first embodiment of the present invention.

도 2 는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 배치를 나타내는 전극 배치도이다.2 is an electrode layout diagram illustrating an electrode layout of a plasma display panel according to a first embodiment of the present invention.

도 3 은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 제1 실시 예를 타이밍도이다.FIG. 3 is a timing diagram illustrating a first embodiment of a method for time-division driving by dividing one frame into a plurality of subfields.

도 4 는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치의 표시 영역 중 복수 개의 블록 영역을 구분하여 나타내는 평면도이다.4 is a plan view illustrating a plurality of block areas among display areas of a plasma display device according to a first embodiment of the present invention.

도 5 는 도 4 에 나타낸 플라즈마 디스플레이 장치의 구성을 나타내는 기능 블록도이다.FIG. 5 is a functional block diagram showing the configuration of the plasma display device shown in FIG. 4.

Claims (5)

영상이 표시되는 표시 영역을 포함하는 플라즈마 디스플레이 패널을 포함하는 플라즈마 디스플레이 장치에 있어서,1. A plasma display apparatus comprising a plasma display panel including a display area in which an image is displayed. 상기 표시 영역은 복수 개의 블록 영역으로 나누고,The display area is divided into a plurality of block areas, 상기 복수 개의 블록 영역 중 적어도 하나의 블록에 대한 계조값을 소정 기준에 따라 가변시키는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a gray value of at least one block of the plurality of block areas is varied according to a predetermined reference. 제 1 항에 있어서,The method of claim 1, 상기 복수 개의 블록 영역은 R셀, G셀 및 B셀을 포함하고, The plurality of block areas includes an R cell, a G cell, and a B cell. 상기 R셀, G셀 및 B셀에 대한 계조값을 상기 소정 기준과 실질적으로 동일하게 나타나도록 가변하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a gradation value for the R cell, the G cell, and the B cell is varied to appear substantially the same as the predetermined reference. 제 1 항에 있어서,The method of claim 1, 상기 계조값이 상기 소정 기준보다 높으면 상기 소정 기준까지 상기 계조값을 낮추는 것을 특징으로 하는 플라즈마 디스플레이 장치.And when the gray value is higher than the predetermined reference, lowering the gray value to the predetermined reference. 제 1 항에 있어서,The method of claim 1, 상기 소정 기준은 상기 복수 개의 블록 영역에 대한 각각의 휘도 중 가장 낮은 휘도이며,The predetermined criterion is the lowest luminance among respective luminances of the plurality of block regions, 상기 복수 개의 블록 영역 중 상이한 휘도를 나타내는 제1, 2 영역은,First and second regions showing different luminance among the plurality of block regions, 상기 소정 기준에 따라 동일한 휘도가 나타나도록 상기 계조값이 가변되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the gradation value is varied so that the same luminance is displayed according to the predetermined criterion. 제 1 항에 있어서, 상기 영상은,The method of claim 1, wherein the image, 단색 패턴의 영상인 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device characterized in that the image of a monochrome pattern.
KR1020080003597A 2008-01-11 2008-01-11 Plasma display panel device KR20090077574A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080003597A KR20090077574A (en) 2008-01-11 2008-01-11 Plasma display panel device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080003597A KR20090077574A (en) 2008-01-11 2008-01-11 Plasma display panel device

Publications (1)

Publication Number Publication Date
KR20090077574A true KR20090077574A (en) 2009-07-15

Family

ID=41336057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080003597A KR20090077574A (en) 2008-01-11 2008-01-11 Plasma display panel device

Country Status (1)

Country Link
KR (1) KR20090077574A (en)

Similar Documents

Publication Publication Date Title
US7414598B2 (en) Apparatus and method for driving plasma display panel
JP2000259110A (en) Method and circuit for integrating picture data and display
KR100603295B1 (en) Panel driving method and apparatus
JP4292758B2 (en) Plasma display device
US20100033509A1 (en) Image display device
JP5234192B2 (en) Plasma display apparatus and driving method of plasma display panel
KR20050055459A (en) Method and apparatus of driving plasma display panel
JP5170322B2 (en) Plasma display apparatus and driving method of plasma display panel
JP2007249207A (en) Method of driving plasma display apparatus
KR20090077574A (en) Plasma display panel device
US7486260B2 (en) Plasma display panel having a driving apparatus and method for displaying pictures
KR100800526B1 (en) Plasma Display Apparatus
KR100884801B1 (en) Apparatus for driving plasma display panel and method thereof
KR20090060588A (en) Plasma display panal device
KR100806311B1 (en) Plasma display panel device
KR20080027060A (en) Plasma display panel device
KR100514260B1 (en) Apparatus of Driving Plasma Display Panel
KR100692042B1 (en) Plasma Display Panel
KR20090027452A (en) Plasma display apparatus and image processing method thereof
KR100803542B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100547980B1 (en) Method and Apparatus For Driving Plasma Display Panel
KR20110041845A (en) Multi plasma display panel device
KR20080085585A (en) Plasma display device and method for image sticking minimization thereof
KR20100123484A (en) Plasma display panel device
KR20070104812A (en) Plasma display apparatus

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid