KR20090077201A - Semiconductor package - Google Patents
Semiconductor package Download PDFInfo
- Publication number
- KR20090077201A KR20090077201A KR1020080003016A KR20080003016A KR20090077201A KR 20090077201 A KR20090077201 A KR 20090077201A KR 1020080003016 A KR1020080003016 A KR 1020080003016A KR 20080003016 A KR20080003016 A KR 20080003016A KR 20090077201 A KR20090077201 A KR 20090077201A
- Authority
- KR
- South Korea
- Prior art keywords
- heat dissipation
- semiconductor chip
- dissipation member
- heat
- semiconductor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
본 발명은 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package.
최근 들어, 반도체 소자 제조 기술 개발에 의해 보다 많은 데이터를 저장 및/또는 데이터를 보다 빠르게 처리할 수 있는 반도체 소자가 개발되고 있다. 외부 기기와의 전기적 연결 및 외부에서 인가된 충격 또는 진동에 의한 파손을 방지하기 위해 반도체 소자는 패키지 공정을 통해 패키징 된다.In recent years, semiconductor device manufacturing technology has been developed to develop a semiconductor device capable of storing more data and / or processing data more quickly. The semiconductor device is packaged through a packaging process to prevent electrical connection with external devices and damage caused by externally applied shocks or vibrations.
일반적으로 반도체 소자의 데이터 집적도 및 데이터 처리 속도에 비례하여 반도체 소자로부터는 다량의 열이 발생 되고, 반도체 소자가 동작 되는 도중 발생한 열은 반도체 소자의 성능을 크게 감소 시킨다.In general, a large amount of heat is generated from the semiconductor device in proportion to the data integration rate and the data processing speed of the semiconductor device, and heat generated while the semiconductor device is in operation greatly reduces the performance of the semiconductor device.
본 발명은 반도체 소자로부터 발생 된 열을 신속하게 방열하여 반도체 소자의 성능 저하를 방지한 반도체 패키지를 제공한다.The present invention provides a semiconductor package in which heat generated from a semiconductor device is quickly dissipated to prevent performance degradation of the semiconductor device.
본 발명에 따른 반도체 패키지는 제1 면에 본딩 패드가 배치된 반도체 칩, 상기 제1 면과 대향 하는 상기 제2 면과 마주하며, 방열 면적을 향상시키기 위해 적어도 하나의 요철부를 갖는 방열 부재, 상기 방열 부재와 마주하는 기판 및 상기 방열 부재와 상기 반도체 칩의 상기 제2 면 및 상기 방열 부재와 상기 기판을 부착하는 접착 부재를 포함한다.A semiconductor package according to the present invention includes a semiconductor chip having a bonding pad disposed on a first surface thereof, a heat dissipation member facing at least one of the second surfaces facing the first surface and having at least one uneven portion to improve a heat dissipation area. And a substrate facing the heat dissipation member, and an adhesive member attaching the heat dissipation member, the second surface of the semiconductor chip, and the heat dissipation member and the substrate.
반도체 패키지의 상기 요철부는 리세스(recess) 형상 및 그루브(groove) 형상 중 어느 하나를 갖는다.The uneven portion of the semiconductor package has any one of a recess shape and a groove shape.
반도체 패키지의 상기 방열 부재는 금속을 포함한다.The heat dissipation member of the semiconductor package includes a metal.
반도체 패키지의 상기 방열 부재는 상기 접착 부재 사이에서 적어도 2 개로 나뉘어져 배치된다.The heat dissipation member of the semiconductor package is divided into at least two parts between the adhesive members.
반도체 패키지는 상기 본딩 패드와 전기적으로 연결 및 상기 반도체 칩을 관통하는 관통 전극을 더 포함하며, 상기 관통 전극 및 상기 방열 부재는 전기적으로 절연된다.The semiconductor package further includes a through electrode electrically connected to the bonding pad and penetrating the semiconductor chip, wherein the through electrode and the heat dissipation member are electrically insulated.
반도체 패키지의 상기 반도체 칩은 적어도 2 개가 적층 된다.At least two semiconductor chips of the semiconductor package are stacked.
반도체 패키지의 상기 접착 부재는 접착 테이프 및 에폭시 수지 중 어느 하 나이다.The adhesive member of the semiconductor package is any one of an adhesive tape and an epoxy resin.
본 발명에 의하면, 반도체 칩으로부터 발생 된 열을 신속하게 반도체 칩 외부로 방열하여 반도체 칩으로부터 발생 된 열에 의한 반도체 칩의 성능 저하를 방지한다.According to the present invention, heat generated from the semiconductor chip is quickly dissipated to the outside of the semiconductor chip, thereby preventing performance degradation of the semiconductor chip due to heat generated from the semiconductor chip.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. Hereinafter, a semiconductor package according to embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and those skilled in the art will appreciate The present invention may be embodied in various other forms without departing from the spirit of the invention.
도 1은 본 발명의 일실시예에 의한 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.
도 1을 참조하면, 반도체 패키지(100)는 반도체 칩(110), 방열 부재(120), 기판(130) 및 접착 부재(140)를 포함한다.Referring to FIG. 1, the
반도체 칩(110)은, 예를 들어, 직육면체 형상을 갖는다. 이와 다르게, 반도체 칩(110)은 직육면체 형상 이외에 다양한 플레이트 형상을 가질 수 있다.The
직육면체 형상을 갖는 반도체 칩(110)은 데이터 저장부(미도시) 및/또는 데이터 처리부(미도시)를 갖는 회로부(미도시)를 포함한다. 데이터 저장부는 데이터를 저장하는 역할을 하고, 데이터 처리부는 저장된 데이터를 처리하는 역할을 한다.The
반도체 칩(110)은 제1 면(111) 및 제1 면(111)과 대향 하는 제2 면(112)을 포함한다. 예를 들어, 반도체 칩(110)의 제1 면(111) 상에는 데이터를 입력/출력하기 위한 적어도 하나의 본딩 패드(115)를 포함한다. 본딩 패드(115)는, 예를 들어, 제1 면(111)의 중앙부에 배치될 수 있다. 이와 다르게, 본딩 패드(115)는, 제1 면(111)의 에지를 따라 배치될 수 있다.The
도 2는 도 1에 도시된 방열 부재의 단면도이다.2 is a cross-sectional view of the heat dissipation member shown in FIG. 1.
도 1 및 도 2를 참조하면, 방열 부재(120)는 반도체 칩(110)으로부터 발생 된 열을 신속하게 반도체 칩(110)의 외부로 방열한다. 본 실시예에서, 방열 부재(120)는, 예를 들어, 반도체 칩(110)의 제2 면(112)과 마주한다.1 and 2, the
방열 부재(120)는, 예를 들어, 플레이트 형상을 가질 수 있다. 방열 부재(120)는 상면(122) 및 상면(122)과 대향 하는 하면(124)을 갖는다.The
방열 부재(120)는 우수한 열 전도율을 갖는 금속을 포함할 수 있다. 방열 부재(120)로서 사용될 수 있는 물질의 예로서는 우수한 열 전도율을 갖는 구리, 구리 합금, 알루미늄, 알루미늄 합금 및 은 등을 들 수 있다. The
반도체 칩(110)으로부터 발생 된 열을 보다 신속하게 반도체 칩(110) 외부로 방열하기 위해서, 방열 부재(120)에는 방열 부재(120)의 표면적을 향상시키는 요철부(125)가 배치된다. 본 실시예에서, 요철부(125)는 방열 부재(120)의 상면(122)에 형성될 수 있다. 이와 다르게, 요철부(125)는 방열 부재(120)의 상면(122) 뿐만 아니라 하면(122)에도 형성될 수 있다.In order to radiate heat generated from the
본 실시예에서, 방열 부재(120)의 요철부(125)는 복수개일 수 있고, 요철부(125)는, 평면상에서 보았을 때, 오목한 홈 형상을 갖는 리세스(recess)일 수 있 다. 이와 다르게, 요철부(125)는, 평면상에서 보았을 때, 라인 홈 형상을 갖는 그루브(groove)일 수 있다.In the present embodiment, the concave-
기판(130)은 방열 부재(120)와 마주한다. 기판(130)은, 예를 들어, 인쇄회로기판일 수 있고, 반도체 칩(110)과 마주하는 기판(130)의 일측면에는 반도체 칩(110)의 본딩 패드(115)와 전기적으로 접속되는 접속 패드(미도시)가 배치될 수 있고, 기판(130)의 일측면과 대향 하는 타측면에는 복수개의 볼 랜드(미도시)가 배치될 수 있다. 각 볼 랜드에는, 예를 들어, 솔더볼이 접속될 수 있고, 각 볼 랜드는 접속 패드와 전기적으로 접속된다. 본 실시예에서, 접속 패드 및 반도체 칩(110)의 본딩 패드(115)는 도전성 와이어에 의하여 전기적으로 접속될 수 있다.The
접착 부재(140)는 반도체 칩(110)의 제2 면(112) 및 방열 부재(130), 방열 부재(130) 및 기판(130)의 상기 일측면을 상호 부착한다.The
접착 부재(140)는, 예를 들어, 양면 접착 테이프이다. 이와 다르게, 접착 부재(140)는 에폭시 수지일 수 있다.The
도 3은 본 발명의 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다. 본 발명의 다른 실시예에 의한 반도체 패키지는 방열 부재를 제외하면 앞서 도 1 및 도 2를 참조하여 설명한 반도체 패키지와 실질적으로 동일하다. 따라서, 동일한 부분에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 참조부호 및 동일한 명칭을 부여하기로 한다.3 is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention. The semiconductor package according to another embodiment of the present invention is substantially the same as the semiconductor package described above with reference to FIGS. 1 and 2 except for the heat radiating member. Therefore, duplicate description of the same parts will be omitted, and the same reference numerals and the same names will be given for the same components.
도 3을 참조하면, 반도체 패키지(100)는 반도체 칩(110), 적어도 2 개의 방열 부재(122, 124)들, 기판(130) 및 접착 부재(140)를 포함한다.Referring to FIG. 3, the
본 실시예에서, 반도체 칩(110)으로부터 발생 된 열을 외부로 방열하는 방열 부재(122, 124)들은 적어도 2 개로 나뉘어져 배치되며, 방열 부재(122,124)들은 동일 평면 배치될 수 있다.In the present embodiment, the
본 실시예에서, 적어도 2 개로 나뉘어져 배치된 방열 부재(122,124)들의 사이에는 반도체 칩(110)의 제1 면(111)의 중앙에 배치된 본딩 패드(115)들이 배치될 수 있다.In the present exemplary embodiment, the
도 4는 본 발명의 또 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다. 본 발명의 또 다른 실시예에 의한 반도체 패키지는 관통 전극을 제외하면 앞서 도 3을 참조하여 설명한 반도체 패키지와 실질적으로 동일하다. 따라서, 동일한 부분에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 참조부호 및 동일한 명칭을 부여하기로 한다.4 is a cross-sectional view illustrating a semiconductor package according to still another embodiment of the present invention. The semiconductor package according to another embodiment of the present invention is substantially the same as the semiconductor package described with reference to FIG. 3 except for the through electrode. Therefore, duplicate description of the same parts will be omitted, and the same reference numerals and the same names will be given for the same components.
반도체 패키지(100)는 본딩 패드(115) 및 관통 전극(117)을 갖는 반도체 칩(110), 적어도 2 개의 방열 부재(122, 124)들, 기판(130) 및 접착 부재(140)를 포함한다.The
반도체 칩(110)은 본딩 패드(115) 및 관통 전극(117)을 더 포함한다. 본 실시예에서, 본딩 패드(115)는, 예를 들어, 반도체 칩(110)의 제1 면(111) 중앙에 배치될 수 있다.The
관통 전극(117)은 반도체 칩(110)의 제1 면(111) 및 제2 면(112)을 관통한다. 관통 전극(117)으로 사용될 수 있는 물질의 예로서는 구리를 들 수 있다.The through
본 실시예에서, 관통 전극(117)은 본딩 패드(115)를 관통하여 본딩 패 드(115)와 전기적으로 연결될 수 있다. 이와 다르게, 본딩 패드(115) 및 관통 전극(117)은 서로 다른 위치에 배치될 수 있고, 본딩 패드(115) 및 관통 전극(117)은 제1 면(111) 상에 배치된 재배선 등에 의하여 전기적으로 연결될 수 있다.In the present embodiment, the
본 실시예에서, 관통 전극(117)은, 예를 들어, 본딩 패드(115)를 관통하고, 이로 인해 관통 전극(117)은 상호 이격 된 방열 부재(122,124)의 사이에 배치되며, 이로 인해 방열 부재(122,124)들과 관통 전극(117)은 전기적으로 절연된다.In this embodiment, the penetrating
한편, 도 4에 도시된 반도체 칩(110), 방열 부재(122,124) 및 접착 부재(140)들은 적어도 2 개가 도 5에 도시된 바와 같이 기판(130) 상에 적층 될 수 있고, 각 관통 전극(117)들은 기판(130)의 접속 패드와 전기적으로 연결될 수 있다.Meanwhile, at least two
이상에서 상세하게 설명한 바에 의하면, 반도체 칩으로부터 발생 된 열을 신속하게 반도체 칩 외부로 방열하여 반도체 칩으로부터 발생 된 열에 의한 반도체 칩의 성능 저하를 방지할 수 있다.As described in detail above, the heat generated from the semiconductor chip can be quickly radiated to the outside of the semiconductor chip, thereby preventing the performance degradation of the semiconductor chip due to the heat generated from the semiconductor chip.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the present invention described in the claims and It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.
도 1은 본 발명의 일실시예에 의한 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.
도 2는 도 1에 도시된 방열 부재의 단면도이다.2 is a cross-sectional view of the heat dissipation member shown in FIG. 1.
도 3은 본 발명의 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다. 3 is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention.
도 4는 본 발명의 또 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다.4 is a cross-sectional view illustrating a semiconductor package according to still another embodiment of the present invention.
도 5는 본 발명의 또 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다.5 is a cross-sectional view illustrating a semiconductor package according to still another embodiment of the present invention.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080003016A KR101046378B1 (en) | 2008-01-10 | 2008-01-10 | Semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080003016A KR101046378B1 (en) | 2008-01-10 | 2008-01-10 | Semiconductor package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090077201A true KR20090077201A (en) | 2009-07-15 |
KR101046378B1 KR101046378B1 (en) | 2011-07-05 |
Family
ID=41335724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080003016A KR101046378B1 (en) | 2008-01-10 | 2008-01-10 | Semiconductor package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101046378B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210062698A (en) * | 2019-01-22 | 2021-05-31 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | Integrated circuit packaging structure and manufacturing method thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102392202B1 (en) * | 2015-04-09 | 2022-05-02 | 삼성전자주식회사 | Semiconductor packages having heat spreaders and methods for fabricating the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2504486B2 (en) * | 1987-10-12 | 1996-06-05 | 富士通株式会社 | Hybrid integrated circuit structure |
KR100474193B1 (en) * | 1997-08-11 | 2005-07-21 | 삼성전자주식회사 | BG Package and Manufacturing Method |
-
2008
- 2008-01-10 KR KR1020080003016A patent/KR101046378B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210062698A (en) * | 2019-01-22 | 2021-05-31 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | Integrated circuit packaging structure and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR101046378B1 (en) | 2011-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6188578B1 (en) | Integrated circuit package with multiple heat dissipation paths | |
US6713856B2 (en) | Stacked chip package with enhanced thermal conductivity | |
US7361986B2 (en) | Heat stud for stacked chip package | |
US6535388B1 (en) | Wirebonded microelectronic packages including heat dissipation devices for heat removal from active surfaces thereof | |
US9484282B2 (en) | Resin-sealed semiconductor device | |
US20150221625A1 (en) | Semiconductor package having a dissipating plate | |
US20070045804A1 (en) | Printed circuit board for thermal dissipation and electronic device using the same | |
KR102392202B1 (en) | Semiconductor packages having heat spreaders and methods for fabricating the same | |
US7608923B2 (en) | Electronic device with flexible heat spreader | |
JP2008010825A (en) | Stack package | |
KR20160056378A (en) | Semiconductor packages and methods for fabricating the same | |
US9653373B2 (en) | Semiconductor package including heat spreader and method for manufacturing the same | |
US7298028B2 (en) | Printed circuit board for thermal dissipation and electronic device using the same | |
US9271388B2 (en) | Interposer and package on package structure | |
JP2020047651A (en) | Semiconductor device | |
KR20090074487A (en) | Heat dissipation device for semiconductor package module and semiconductor package module having the same | |
US7723843B2 (en) | Multi-package module and electronic device using the same | |
KR20150125814A (en) | Semiconductor Package Device | |
KR101069288B1 (en) | Semiconductor package | |
JP2007281201A (en) | Semiconductor device | |
KR101046378B1 (en) | Semiconductor package | |
KR20030045950A (en) | Multi chip package comprising heat sinks | |
KR102041635B1 (en) | Semiconductor package | |
US11502020B2 (en) | Electronic device having a chip package module | |
US20060055029A1 (en) | Integrated heatspreader for use in wire bonded ball grid array semiconductor packages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |