KR20090076386A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20090076386A
KR20090076386A KR1020080002306A KR20080002306A KR20090076386A KR 20090076386 A KR20090076386 A KR 20090076386A KR 1020080002306 A KR1020080002306 A KR 1020080002306A KR 20080002306 A KR20080002306 A KR 20080002306A KR 20090076386 A KR20090076386 A KR 20090076386A
Authority
KR
South Korea
Prior art keywords
electrode
sustain
scan electrode
discharge
sustain electrode
Prior art date
Application number
KR1020080002306A
Other languages
English (en)
Inventor
안영준
양성수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080002306A priority Critical patent/KR20090076386A/ko
Publication of KR20090076386A publication Critical patent/KR20090076386A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/50—Filling, e.g. selection of gas mixture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 일실시 예에 플라즈마 디스플레이 패널은 전면 기판, 전면 기판에 배치되며 서로 나란한 스캔 전극과 서스테인 전극, 스캔 전극과 서스테인 전극 상부에 배치되는 상부 유전체 층, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극이 배치되는 후면 기판, 어드레스 전극 상부에 배치되는 하부 유전체 층 및 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽을 포함하고, 전면 기판과 후면 사이에는 방전 가스가 채워지고, 방전 가스는 크세논(Xe)을 10% 이상 30% 이하이고, 스캔 전극과 서스테인 전극은 단일 층으로 형성되는 것을 포함한다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널에 관한 것이다.
플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.
플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명의 일면은 방전 가스에서 크세논(Xe)의 함량을 조절하여 구동 효율이 개선된 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 면은 스캔 전극과 서스테인 전극에 투명 전극을 제거하여 개구율 저하 및 구동 효율이 저하되는 것을 방지할 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시 예에 플라즈마 디스플레이 패널은 전면 기판, 전면 기판에 배치되며 서로 나란한 스캔 전극과 서스테인 전극, 스캔 전극과 서스테인 전극 상부에 배치되는 상부 유전체 층, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극이 배치되는 후면 기판, 어드레스 전극 상부에 배치되는 하부 유전체 층 및 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽을 포함하고, 전면 기판과 후면 사이에는 방전 가스가 채워지고, 방전 가스는 크세논(Xe)을 10% 이상 30% 이하이고, 스캔 전극과 서스테인 전극은 단일 층으로 형성되는 것을 포함한다.
본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 스캔 전극과 서스테인 전극을 단일 층으로 하면서 방전 가스에 크세논(Xe)을 포함하여, 구동 전압이 급격하게 상승하는 것을 억제할 뿐만 아니라 영상의 휘도를 개선할 수 있는 효과가 있다.
또한, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 방전 가스에 크세논(Xe)을 포함함과 동시에 상부 유전체 층의 두께, 상부 유전체 층의 유전율, 하부 유전체 층의 두께, 하부 유전체 층의 유전율, 및 격벽의 유전율을 조절하여 소비 전력 및 구동 효율이 향상되는 효과가 있다.
도 1은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 것이다.
도 1을 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 스캔 전극(112)과 서스테인 전극(113)이 형성되는 전면 기판(111)을 포함하는 전면 패널(110)과 전술한 스캔 전극(112) 및 서스테인 전극(113)과 교차하는 어드레스 전극(123)이 형성되는 후면 기판(121)을 포함하는 후면 패널(120)이 일정간격을 두고 합착하여 형성된다.
여기서, 전면 기판(111) 상에 형성되는 스캔 전극(112)과 서스테인 전극(113)은 서로 나란하게 형성되어 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.
이러한 전면기판(111)상에 형성된 스캔 전극(112)과 서스테인 전극(113)은 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동효율을 확보하기 위해 광 투과율 및 전기 전도도를 고려할 필요가 있다. 따라서, 스캔 전극(112)과 서스테인 전극(113) 각각은 은(Ag)과 같은 금속 재질의 버스 전극을 포함한다.
이러한 스캔 전극(112)과 서스테인 전극(113)이 형성된 전면 기판(111)의 상부에는 스캔 전극(112)과 서스테인 전극(113)을 덮도록 상부 유전체 층(114)이 형성될 수 있다.
상부 유전체 층(114)은 스캔 전극(112) 및 서스테인 전극(113)의 방전 전류를 제한하며 스캔 전극(112)과 서스테인 전극(113) 간을 절연시킨다.
상부 유전체 층(114) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(115)이 형성될 수 있다. 이러한 보호 층(115)은 이차전자 방출 계수가 높은 재료, 예를 들어 산화마그네슘(MgO)으로 이루어질 수 있다.
한편, 후면 기판(121) 상에 형성되는 어드레스 전극(123)은 방전 셀에 데이터(Data) 신호를 공급하는 전극이다.
어드레스 전극(123)이 형성된 후면 기판(121)의 상부에는 어드레스 전극(123)을 덮도록 하부 유전체 층(125)이 형성될 수 있다.
하부 유전체 층(125)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 격벽(122)이 형성된다. 격벽(122)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(124)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.
이상에서 설명한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 스캔 전극(112), 서스테인 전극(113), 어드레스 전극(123)에 구동 신호가 공급되면, 격벽(122)에 의해 구획된 방전 셀 내에서 방전이 발생하여 영상을 구현한다.
이상의 도 1에서는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널만 을 도시하고 설명한 것이며, 이에 한정되는 것은 아니다.
또한, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 내부에는 방전가스가 충전되어 있으며, 방전 가스의 압력은 300 [torr] 이상 550 [torr] 이하이다.
플라즈마 디스플레이 패널의 내부에 충진되어 있는 방전 가스의 압력이 상대적으로 낮은 경우에는, 방전 셀 내에서 방전 가스의 입자들이 상대적으로 적을 수 있다. 따라서 방전 시 방전 가스가 방출하는 자외선의 양이 상대적으로 적어서, 휘도가 감소할 수 있다.
반면에, 방전 가스의 압력이 상대적으로 높은 경우에는, 방전 셀 내의 방전 가스의 입자의 수가 상대적으로 많을 수 있고, 이에 따라 방전 시 방전 가스가 방출하는 자외선을 양이 증가하여 휘도가 향상될 수 있다.
이에 따라, 방전 가스의 압력을 400[torr] 이상 550[torr] 이하로서 상대적으로 높게 함으로써, 방전 가스에 의한 휘도의 감소를 방전 가스의 압력으로 보상할 수 있다.
또한, 플라즈마 디스플레이 패널의 내부에 충진된 방전 가스에 크세논(Xe)이 포함될 수 있다. 방전 가스는 크세논(Xe)을 10% 이상 30% 이하로 한다.
또한, 상부 유전체 층의 유전율은 6 [C2/N·㎡] 이상 9 [C2/N·㎡] 이하이고, 하부 유전체 층의 유전율은 7 [C2/N·㎡] 이상 13 [C2/N·㎡] 이하이고, 격벽의 유전율은 6 [C2/N·㎡] 이상 10 [C2/N·㎡] 이하일 수 있다.
이에 대한 자세한 설명은 이후 도면을 통해 설명하기로 한다.
도 2a 내지 도 2b는 본 발명의 일실시 예에 따른 스캔 전극과 서스테인 전극에 대해 설명하기 위한 것이다.
도 2a 내지 도 2b를 살펴보면, 스캔 전극(112)과 서스테인 전극(113)은 서로 나란하게 배치되며, 단일 층(One Layer)구조를 갖는다.
또한, 스캔 전극(112), 서스테인 전극(113)과 전면 기판(111) 사이에는 각각 블랙 층(116)이 배치될 수 있다.
스캔 전극(112)과 서스테인 전극(113)은 전기 전도성이 우수하고, 성형하기 쉬운 금속성 재질, 예컨대 음(Ag), 금(Au), 구리(Cu), 알루미늄(Al) 등의 재질로 이루어질 수 있다.
이와 같이, 단일 층인 스캔 전극(112)과 서스테인 전극(113)을 투명 전극이 생략된 전극이라는 의미의 ITO-Less 전극이라 할 수 있다.
도 3은 본 발명의 일실시 예에 따른 스캔 전극과 서스테인 전극이 단일 층으로 배치된 것에 대해 설명하기 위한 것이다.
도 3을 살펴보면, (a)는 스캔 전극(312)과 서스테인 전극(313)이 복수 층(Multiple Layer) 구조를 갖는 경우의 일례이고, (b)는 본 발명의 일실시 예와 같이 스캔 전극(112)과 서스테인 전극(113)이 단일 층인 경우의 일례이다.
(a)의 경우를 살펴보면, 스캔 전극(312)과 서스테인 전극(313)은 각각 투명 전극(312a, 313a)과 버스 전극(312b, 313b)을 포함할 수 있다.
여기서, 버스 전극(312b, 313b)은 실질적으로 불투명한 재질, 예컨대 은(Ag), 금(Au), 알루미늄(Al) 재질 중 적어도 하나를 포함하고, 투명 전극(312a, 313a)은 실질적으로 투명한 재질, 예컨대 인듐주석산화물(ITO) 재질을 포함할 수 있다.
아울러, 스캔 전극(312)과 서스테인 전극(313)이 버스 전극(312b, 313b)과 투명 전극(312a, 313a)을 포함하는 경우에, 버스 전극(312b, 313b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(312a, 313a)과 버스 전극(312b, 313b)의 사이에 블랙 층(316)이 더 포함될 수 있다.
이러한 (a)의 제조 방법을 일례를 살펴보면, 먼저 전면 기판(311)에 투명 전극막을 형성한다. 이후, 투명 전극막을 패터닝(Patterning)하여 투명 전극(312a, 313a)을 형성한다.
이후, 투명 전극(312a, 313a)의 상부에 버스 전극막을 형성하고, 버스 전극막을 패터닝하여 버스 전극(312b, 313b)을 형성할 수 있다.
반면에, (b)와 같이 스캔 전극(112)과 서스테인 전극(113)이 단일 층 구조를 갖는 경우에는, 전면 기판(111)의 상부에 전극막을 형성한 이후에, 전극막을 패터닝하여 스캔 전극(112)과 서스테인 전극(113)을 형성할 수 있어서, 제조 공정이 (a)의 경우에 비해 더 간단하다. 따라서 제조 공정에 소요되는 시간이 감소될 수 있고, 제조 단가가 절감될 수 있다.
또한, (a)와 같은 경우에는 스캔 전극(312)과 서스테인 전극(313)이 각각 투명 전극(312a, 313a)을 포함하는데, 투명 전극(312a, 313a)의 재료인 투명한 재질, 예컨대 인듐주석산화물(ITO) 재질은 상대적으로 고가의 재료로서, 제조 단가를 높 이는 요인을 제공할 수 있다.
반면에, (b)와 같이 스캔 전극(112)과 서스테인 전극(113)이 단일 층인 경우에는 상대적으로 고가인 투명한 재질을 사용하지 않기 때문에 제조 단가를 줄일 수 있다.
도 4a 내지 도 4b는 본 발명의 일실시 예에 따른 스캔 전극과 서스테인 전극의 구조에 대해 보다 상세히 설명하기 위한 것이다.
먼저, 도 4a를 살펴보면 스캔 전극(112)과 서스테인 전극(113)은 어드레스 전극(113)과 교차하는 복수의 라인부(521a, 521b, 531a, 531b)와, 복수의 라인부(521a, 521b, 531a, 531b) 중 적어도 하나의 라인부로부터 돌출되는 적어도 하나의 돌출부(522a, 522b, 522c, 532a, 532b, 532c)를 포함할 수 있다.
도 4a에서는 스캔 전극(112)이 세 개의 돌출부(522a, 522b, 522c)를 포함하고, 서스테인 전극(113)도 세 개의 돌출부(532a, 532b, 532c)를 포함하는 경우만을 도시하고 있지만, 돌출부의 개수는 이에 한정되지 않는다. 예를 들면 스캔 전극(112)과 서스테인 전극(113)이 각각 2개씩의 돌출부를 포함하는 것도 가능하고, 또는 스캔 전극(112)이 4개의 돌출부를 포함하고, 서스테인 전극(113)은 3개의 돌출부를 포함하는 것도 가능한 것이다.
또는, 스캔 전극(112)과 서스테인 전극(113)에서 방전 셀의 후방으로 돌출되는 돌출부, 즉 번호 522c, 532c의 돌출부는 생략되는 것도 가능한 것이다.
복수의 라인부들(521a, 521b, 531a, 531b)은 소정의 폭을 갖는다, 예를 들어, 스캔 전극(112)의 제 1 라인부(521a)는 W1의 폭을 갖고, 제 2 라인부(521b)는 W2의 폭을 가지고, 아울러 서스테인 전극(113)의 제 1 라인부(531a)는 W3의 폭을 갖고, 제 2 라인부(531b)는 W4의 폭을 갖는다.
여기서, W1, W2, W3, W4는 실질적으로 동일한 값을 갖는 것도 가능하고, 하나 이상이 상이한 값을 갖는 것도 가능하다. 예를 들면, 스캔 전극(112)의 제 1 라인부(521a)와 서스테인 전극(113)의 제 1 라인부(531a)의 폭(W1, W3)이 대략 35㎛이고, 제 2 라인부(521b, 531b)의 폭(W2, W4)은 45㎛로서 스캔 전극(112)의 제 1 라인부(521a)와 서스테인 전극(113)의 제 1 라인부(531a)의 폭(W1, W3)이 제 2 라인부(521b, 531b)의 폭(W2, W4)보다 더 작을 수 있다.
한편, 스캔 전극(112)의 제 1 라인부(521a)와 제 2 라인부(521b) 사이 간격(g3)과 서스테인 전극(113)의 제 1 라인부(531a)와 제 2 라인부(531b) 사이 간격(g4)이 과도하게 큰 경우에는 스캔 전극(112)과 서스테인 전극(113) 사이에서 개시된 방전이 스캔 전극(112)의 제 2 라인부(521b)와 서스테인 전극(113)의 제 2 라인부(531b)로 원활히 확산되기 어렵고, 반면에 과도하게 작은 경우에는 격벽(112)을 구획된 방전 셀의 후방으로 방전을 확산시키기가 어렵다. 따라서 스캔 전극(112)의 제 1 라인부(521a)와 제 2 라인부(521b) 사이 간격(g3)과 서스테인 전극(113)의 제 1 라인부(531a)와 제 2 라인부(531b) 사이 간격(g4)은 대략 170㎛이상 210㎛이하인 것이 바람직할 수 있다.
또한, 스캔 전극(112)과 서스테인 전극(113) 사이에서 개시된 방전이 방전 셀 후방으로 충분히 확산되도록 하기 위하여, 어드레스 전극(113)과 나란한 방향으로 스캔 전극(112)의 라인부(521a, 521b)와 격벽(112) 사이의 최단 거리, 즉 스캔 전극(112)의 제 2 라인부(521b)와 격벽(112) 사이의 어드레스 전극(113)과 나란한 방향으로의 최단 거리(g5) 또는 어드레스 전극(113)과 나란한 방향으로 서스테인 전극(113)의 라인부(531a, 531b)와 격벽(112) 사이의 최단 거리, 즉 서스테인 전극(113)의 제 2 라인부(531b)와 격벽(112) 사이의 어드레스 전극(113)과 나란한 방향으로의 최단 거리(g6)는 대략 120㎛이상 150㎛이하인 것이 바람직하다.
돌출부(522a. 522b, 522c, 532a, 532b, 532c) 중 적어도 하나는 라인부(521a, 521b, 531a, 531b)로부터 격벽(112)으로 구획된 방전 셀의 중심방향으로 돌출된다. 예를 들면, 스캔 전극(112)의 번호 522a, 522b의 돌출부는 스캔 전극(112)의 제 1 라인부(521a)로부터 방전 셀 중심방향으로 돌출되고, 서스테인 전극(113)의 번호 532a, 532b의 돌출부는 서스테인 전극(113)의 제 1 라인부(531a)로부터 방전 셀 중심방향으로 돌출될 수 있다.
돌출부(522a. 522b, 522c, 532a, 532b, 532c)들은 서로 소정 거리 이격되어 배치된다. 예를 들면, 스캔 전극(112)의 번호 522a의 돌출부와 번호 522b의 돌출부는 g1 간격을 두고 이격되고, 서스테인 전극(113)의 번호 532a의 돌출부와 번호 532b의 돌출부는 g2 간격을 두고 이격된다.
여기서, 돌출부(522a. 522b, 522c, 532a, 532b, 532c)들 사이 간격(g1, g2)은 방전 효율을 충분히 확보하기 위해 75㎛이상 110㎛이하인 것이 바람직하다.
또한, 돌출부(522a. 522b, 522c, 532a, 532b, 532c) 중 적어도 하나의 돌출부의 길이는 다른 돌출부의 길이와 다를 수 있다. 바람직하게는, 돌출되는 방향이 다른 두 개의 돌출부의 길이는 다를 수 있다. 예를 들면, 스캔 전극(112)의 복수의 돌출부(522a, 522b, 522c) 중 번호 522a, 522b의 돌출부의 길이와 번호 522c의 돌출부의 길이는 서로 다르고, 서스테인 전극(113)의 복수의 돌출부(532a, 532b, 532c) 중 번호 532a, 532b의 돌출부의 길이와 번호 532c의 돌출부의 길이는 서로 다를 수 있다.
또한, 스캔 전극(112)과 서스테인 전극(113)은 복수의 라인부(521a, 521b, 531a, 531b) 중 적어도 두 개의 라인부를 연결하는 연결부(523, 533)를 포함할 수 있다. 예컨대 스캔 전극(112)의 제 1 라인부(521a)와 제 2 라인부(521b)를 연결하는 연결부(523)와, 서스테인 전극(113)의 제 1 라인부(531a)와 제 2 라인부(531b)를 연결하는 연결부(533)를 더 포함할 수 있다.
이러한, 스캔 전극(112)의 제 1 라인부(521a)로부터 돌출되는 돌출부(522a, 522b)와 서스테인 전극(113)의 제 1 라인부(531a)로부터 돌출되는 돌출부(532a, 532b)의 사이에서 방전이 개시될 수 있다.
개시된 방전은 스캔 전극(112)의 제 1 라인부(521a)와 서스테인 전극(113)의 제 1 라인부(531a)로 확산되고, 아울러 연결부(523, 533)를 타고 스캔 전극(112)의 제 2 라인부(521b)와 서스테인 전극(113)의 제 2 라인부(531b)로 확산될 수 있다.
또한, 제 2 라인부(521b, 531b)로 확산된 방전은 스캔 전극(112)의 번호 522c의 돌출부와 서스테인 전극(113)의 번호 532c의 돌출부를 타고 방전 셀의 후방으로 더욱 확산될 수 있다.
다음, 도 4b를 살펴보면 스캔 전극(112)과 서스테인 전극(113)의 복수의 돌출부(522a, 522b, 522c, 532a, 532b, 532c) 중 적어도 하나는 적어도 일부분이 곡 률(Curvature)을 가질 수 있다. 바람직하게는, 복수의 돌출부(521a, 521b, 521c, 531a, 531b, 531c) 중 적어도 하나의 끝단부가 곡률을 가질 수 있다.
또한, 돌출부(521a, 521b, 521c, 531a, 531b, 531c)와 라인부(521a, 521b, 531a, 531b)가 연결되는 부분이 곡률을 갖는 것도 가능하다.
또한, 라인부(521a, 521b, 531a, 531b)와 연결부(523, 533)가 연결되는 부분이 곡률을 갖는 것도 가능하다.
이와 같이, 스캔 전극(112)과 서스테인 전극(113)의 일부분이 곡률을 갖도록 형성하면 스캔 전극(112)과 서스테인 전극(113)의 제조 공정이 보다 용이해질 수 있다. 아울러, 구동 시 벽 전하가 특정 위치에 과도하게 집중되는 것을 방지할 수 있어서 구동을 안정시킬 수 있다.
도 5는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 스캔 전극과 서스테인 전극이 단일 층인 이유의 일례에 대해 설명하기 위한 것이다.
도 5를 살펴보면, (a)는 도 3의 (a)와 같이 스캔 전극(612)과 서스테인 전극(613)이 복수 층 구조를 갖는 경우의 일례이고, (b), (c)는 도 3의 (b)와 같이 스캔 전극(712a,712b)과 서스테인 전극(713a,713b)이 단일 층 구조를 갖는 경우의 일례이다.
(a)와 (b),(c)의 경우를 비교하면, (b),(c)의 경우는 단일 층 구조를 갖는데 반해, (a)의 경우는 스캔 전극(612)과 서스테인 전극(613)이 투명 전극(612a, 613a)과 버스 전극(612b, 613b)을 포함한다.
이와 같이, (a)의 경우는 스캔 전극(612)과 서스테인 전극(613)이 각각 투명 전극(612a, 613a)을 포함하기 때문에 전체 면적이 증가하여도 관계없다. 반면에, (b)또는 (c)의 경우는 투명 전극이 생략되었기 때문에, 스캔 전극(712a,712b)과 서스테인 전극(713a,713b)의 면적을 과도하게 증가시키게 되면 패널의 개구율이 과도하게 감소함으로써 구현되는 영상의 휘도가 과도하게 감소할 수 있다.
즉, (a)의 경우는 투명 전극(612a, 613a)을 포함하기 때문에 투명 전극(612a, 613a)의 면적을 증가시키는 방법으로, 스캔 전극(612)과 서스테인 전극(613)의 면적을 증가시킬 수 있고, 이에 따라 구동 전압을 감소시켜 구동 효율을 향상시킬 수 있다. 이러한 경우에는 패널 개구율이 감소하지 않는다. 반면에, (b) 또는 (c)의 경우는 스캔 전극(712a,712b)과 서스테인 전극(713a,713b)의 면적을 증가시키면 구동 전압을 낮출 수는 있지만, 투명 전극을 포함하지 않기 때문에 개구율이 과도하게 저하됨으로써 구현되는 영상의 휘도가 과도하게 저하되는 것이다.
따라서 (b),(c)와 같이 스캔 전극(712a,712b)과 서스테인 전극(713a,713b)이 단일 층 구조를 갖는 경우에는, 스캔 전극(712a,712b)과 서스테인 전극(713a,713b)의 전체 면적이 상대적으로 작을 수 있고, 이에 따라 (a)의 경우에 비해 스캔 전극(712a,712b)과 서스테인 전극(713a,713b) 간의 방전 전압이 더 높을 수 있다.
반면에, 이상에서 상세히 설명한 바와 같이, 방전 가스에 크세논(Xe)이 포함되는 경우에는, 크세논(Xe)이 방전의 촉매 역할을 수행함으로써, 스캔 전극(712a,712b)과 서스테인 전극(713a,713b)이 단일 층인 경우에도 스캔 전극(712a,712b)과 서스테인 전극(713a,713b) 사이의 방전 전압이 과도하게 높아지는 것을 방지할 수 있다.
따라서, 스캔 전극과 서스테인 전극이 단일 층 구조를 갖는 경우에는, 방전 가스에 크세논(Xe)이 포함되는 것이 바람직할 수 있다.
도 6은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 스캔 전극과 서스테인 전극이 비대칭인 것에 대해 설명하기 위한 것이다.
도 6의 (a)을 살펴보면, 방전 셀 내에 배치되는 스캔 전극(812a)과 서스테인 전극(813a)이 비대칭으로 형성된다. 이에 따라, 방전 셀 내에 배치되는 스캔 전극(812a)의 면적은 서스테인 전극(813a)의 면적과 달라질 수 있는 것이다.
이는 방전 셀 내에 배치되는 스캔 전극(812a)과 서스테인 전극(813a)을 비대칭 되도록 함으로써, 스캔 전극(812a)과 서스테인 전극(813a)이 대칭일 때보다 전체 면적이 상대적으로 더욱 작아질 수 있다. 이에 따라, 스캔 전극(812a)과 서스테인 전극(813a) 간의 방전 전압을 더 높일 수 있는 것이다.
이때, 스캔 전극(812a)과 서스테인 전극(813a)이 비대칭이 될 때, 스캔 전극(812a)의 면적은 서스테인 전극(813a)의 면적보다 더 넓게 할 수 있다. 이는 스캔 전극(812a)에 공급되는 구동 신호가 서스테인 전극(813a)에 공급되는 구동 신호보다 더 많이 공급되기 때문에 구동 신호가 많이 공급되는 스캔 전극(812a)의 면적을 더 넓게 하여 구동성의 신뢰성을 향상시키기 위해서이다.
또한, 서스테인 전극(813a)의 면적을 스캔 전극(812a)의 면적보다 작게 함으로써, 개구율 감소를 최소화할 수 있을 뿐만 아니라 휘도 전하를 최소화할 수 있는 것이다.
이에 따라 스캔 전극(812a)의 면적은 서스테인 전극(812b)의 면적 대비는 1.1배 이상 1.5배 이하인 것이 바람직할 것이다.
(b),(c) 는 (a)와 형태를 달리하는 다양한 실시 예이며, 이에 대한 기능 및 효과는 (a)와 실질적으로 동일하다.
도 7a 내지 도 7c는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 내부에 충진된 방전 가스의 크세논의 함유량에 대해 설명하기 위한 것이다.
도 7a 내지 도 7c에는 플라즈마 디스플레이 패널의 내부에 충진된 방전 가스에 크세논(Xe)이 포함되고, 크세논(Xe)의 함량을 5%에서 35%까지 변경하면서 35% 윈도우 패턴 영상을 화면에 표시할 때의 휘도 및 스캔 전극과 서스테인 전극 사이의 방전 개시 전압(Firing Voltage)을 측정한 데이터가 도시되어 있다.
도 7a를 살펴보면, 방전 가스에서 크세논(Xe)의 함량이 대략 5%인 경우에는 구현되는 영상의 휘도가 329[cd/m2]이고, 9%인 경우에는 대략 346[cd/m2]로서, 상대적으로 작다.
반면에, 크세논(Xe)의 함량이 10%인 경우에는 휘도가 대략 353[cd/m2]로 증가한다. 이와 같이, 크세논(Xe)의 함량이 증가함에 따라 휘도가 증가한 것은 크세논(Xe)은 방전 시 진공 자외선의 발생을 증가시킬 수 있는 특성이 있고, 이에 따라 방전 셀 내에 채워진 방전 가스의 크세논(Xe) 함량이 증가하게 되면 방전 셀에서 발생하는 광의 양이 증가하기 때문이다.
또한, 크세논(Xe)의 함량이 11%인 경우에는 휘도가 대략 359[cd/m2]이고, 크 세논(Xe)의 함량이 대략 12%이상 15%이하인 경우에는 휘도가 373[cd/m2] 이상 390[cd/m2] 이하의 높은 값을 갖는다.
또한, 크세논(Xe)의 함량이 16%이상인 경우에는 휘도가 대략 396[cd/m2] 이상이다.
이상의 도 7a의 데이터를 살펴보면, 크세논(Xe)의 함량이 10% 이상 30% 이하의 범위 내에서는 크세논(Xe)의 함량이 증가할수록 구현되는 영상의 휘도는 점진적으로 증가하지만, 크세논(Xe)의 함량이 35% 이상인 경우에는 휘도 향상 효과가 미미해짐을 알 수 있다.
도 7b를 살펴보면, 방전 가스에서 크세논(Xe)의 함량이 대략 5% 인 경우에는 스캔 전극과 서스테인 전극 간의 방전 개시 전압이 대략 135V이고, 9% 인 경우에는 대략 136V로서, 상대적으로 작다.
반면에, 크세논(Xe)의 함량이 10% 인 경우에는 방전 개시 전압은 대략 137V로 증가한다.
또한, 크세논(Xe)의 함량이 11%인 경우에는 방전 개시 전압이 대략 137V이고, 크세논(Xe)의 함량이 대략 12% 이상 15% 이하인 경우에는 방전 개시 전압이 대략 138V 이상 140V 이하이다.
또한, 크세논(Xe)의 함량이 16%이상 30%이하인 경우에는 방전 개시 전압이 대략 141V 이상 143V 이하이고, 크세논(Xe)의 함량이 35% 이상인 경우에는 방전 개시 전압이 대략 153V 이상으로 급격히 상승할 수 있다.
이상에서와 같이, 방전 가스에서 헬륨(He)이 포함되는 경우에도, 크세논(Xe)의 함량이 증가하면 구현되는 영상의 휘도가 증가하고, 이와는 반대로 스캔 전극과 서스테인 전극 사이의 방전 개시 전압이 상승함을 알 수 있다.
따라서, 구현되는 영상의 휘도를 충분히 높게 유지하면서도, 스캔 전극과 서스테인 전극 사이의 방전 개시 전압이 과도하게 상승하는 것을 방지하기 위해 전면 기판과 후면 기판 사이에는 채워지는 방전 가스는 크세논(Xe)을 10% 이상 30% 이하 포함하는 것이 바람직할 수 있고, 더욱 바람직하게는 12% 이상 15 %이하 포함할 수 있다.
도 7c를 살펴보면, 방전 가스의 압력을 400 [torr]로 하고, 상부 유전체 층의 두께를 실질적으로 비슷하게 한 후 크세논(Xe)의 함량을 10%에서 20%로 증가시킨 것이다.
크세논(Xe)의 함량이 10%일 때는 서스테인 기간 동안 공급되는 서스테인 전압의 최소 전압이 172V 이고, 모듈효율이 1.08[lm/W]이었으나, 크세논(Xe)의 함량이 20%로 상승 되었을 때는 서스테인 전압의 최소 전압이 178V 이고, 모듈 효율이 1.41[lm/W]이 된다.
크세논(Xe)의 함량을 증가함에 따라, 모듈 효율이 향상되면서 서스테인 기간 동안 공급되는 서스테인 전압인 구동전압이 상승할 수 있는 것이다.
이에 따라, 크세논(Xe)의 함량을 증가시켜 모듈 효율을 향상시키면서 구동 전압이 상승하는 것을 억제하기 위해 상부 유전체 층의 두께, 상부 유전체 층의 유전율, 하부 유전체 층의 두께, 하부 유전체 층의 유전율 및 하부 격벽 유전율을 변 화시킬 수 있다.
도 8a 내지 도 8b는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 상부 유전체 층의 두께 및 유전율을 설명하기 위한 것이다.
도 8a을 살펴보면, 방전 가스의 압력을 400 [torr]로 하고, 크세논(Xe)의 함량을 20%로 하고, 상부 유전체 층의 두께를 35㎛에서 28㎛로 감소시킨 것이다.
상부 유전체 층의 두께가 35㎛ 일 때는 서스테인 기간 동안 공급되는 서스테인 전압의 최소 전압이 184V 이고, 모듈효율이 1.43[lm/W]이었으나, 상부 유전체 층의 두께가 28㎛로 감소할 경우에는 서스테인 전압의 최소 전압이 171V 이고, 모듈 효율이 1.70[lm/W]이 된다.
상부 유전체 층의 두께가 감소됨에 따라, 모듈 효율이 향상되면서 서스테인 기간 동안 공급되는 서스테인 전압인 구동전압이 하강할 수 있는 것이다.
도 8b을 살펴보면, 방전 가스의 압력을 400 [torr]로 하고, 크세논(Xe)의 함량을 20%로 하고, 상부 유전체 층의 유전율을 12 [C2/N·㎡]에서 7 [C2/N·㎡]로 감소시킨 것이다.
상부 유전체 층의 유전율이 12 [C2/N·㎡] 일 때는 서스테인 기간 동안 공급되는 서스테인 전압의 최소 전압이 178V 이고, 모듈효율이 1.62 [lm/W]이었으나, 상부 유전체 층의 유전율이 7 [C2/N·㎡]로 감소할 경우에는 서스테인 전압의 최소 전압이 186V 이고, 모듈 효율이 1.82 [lm/W]이 된다.
상부 유전체 층의 유전율이 감소됨에 따라, 모듈 효율이 향상되면서 서스테 인 기간 동안 공급되는 서스테인 전압인 구동전압이 급격하게 상승되는 것을 억제할 수 있는 것이다.
이에 따라, 크세논(Xe)을 증가시키더라도 상부 유전체 층의 두께 및 유전율을 변화함으로 해서 서스테인 전압인 구동전압이 급격하게 상승하는 것을 억제할 수 있을 뿐만 아니라 모듈 효율을 향상시킬 수 있는 것이다.
도 9a 내지 도 9b는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 하부 유전체 층의 두께 및 유전율과 격벽을 설명하기 위한 것이다.
도 9a을 살펴보면, 방전 가스의 압력을 400 [torr]로 하고, 크세논(Xe)의 함량을 20%로 하고, 격벽의 유전율을 12 [C2/N·㎡]에서 8 [C2/N·㎡]로 감소시킨 것이다.
격벽의 유전율이 12 [C2/N·㎡] 일 때는 서스테인 기간 동안 공급되는 서스테인 전압의 최소 전압이 179V 이고, 모듈효율이 1.61[lm/W]이었으나, 격벽의 유전율이 8 [C2/N·㎡]로 감소할 경우에는 서스테인 전압의 최소 전압이 172V 이고, 모듈 효율이 1.70[lm/W]이 된다.
격벽의 유전율이 감소됨에 따라, 모듈 효율이 향상되면서 서스테인 기간 동안 공급되는 서스테인 전압인 구동전압이 하강할 수 있는 것이다.
도 9b을 살펴보면, 하부 유전체 층의 두께를 12㎛에서 10㎛으로 감소시키고 하부 유전체 층의 유전율을 16 [C2/N·㎡]에서 13 [C2/N·㎡]로 감소시킨 것이다.
하부 유전체층의 유전율이 16 [C2/N·㎡]이면서 하부 유전체의 두께가 12㎛일 때보다 하부 유전체층의 유전율이 10 [C2/N·㎡]이면서 하부 유전체의 두께가 10㎛일 때, 암잔상은 대략 -4% point 내지 -9% point 감소하였으며, 보색 잔상은 대략 -14% 감소하였다. 또한, 명잔상은 대략 -30% 감소하였다.
이와 같이, 하부 유전체층의 유전율이 감소하고, 하부 유전체의 두께가 감소함에 따라 암잔상, 보색 잔상 및 명잔상이 개선되어 화질이 향상될 수 있는 것이다.
도 10은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 상부 유전체 층, 격벽, 하부 유전체 층을 설명하기 위한 것이다.
도 10을 살펴보면, 방전 가스의 압력을 400 [torr]로 하고, 크세논(Xe)의 함량을 10%에서 20%로 감소하고, 상부 유전체 층의 두께를 38㎛에서 25㎛로 감소하고, 상부 유전체 층의 유전율을 12 [C2/N·㎡]에서 7 [C2/N·㎡]로 감소하고, 격벽의 유전율을 12 [C2/N·㎡]에서 8 [C2/N·㎡]로 감소하고, 하부 유전체 층의 두께를 12㎛에서 10㎛로 감소하고, 하부 유전체 층의 유전율을 12 [C2/N·㎡]에서 8 [C2/N·㎡]로 감소한 것이다.
이에 따라, 크세논(Xe)의 함량을 증가시켜 휘도를 향상시킴과 동시에 구동 전압이 상승하는 것을 상부 유전체 층의 두께, 상부 유전체 층의 유전율, 하부 유전체 층의 두께, 하부 유전체 층의 유전율 및 격벽 유전율을 조절하여 구동 전압이 상승하는 것을 억제하고, 모듈 효율을 향상시킬 수 있는 것이다.
도 11은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 동작을 설명하기 위한 것이다.
본 발명은 도 11에 한정되는 것은 아니고, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널을 동작시키는 방법은 다양하게 변경될 수 있다.
도 11을 살펴보면, 초기화를 위한 리셋 기간에서는 스캔 전극으로 리셋 신호가 공급될 수 있다. 리셋 신호는 상승 램프(Ramp-Up) 신호와 하강 램프(Ramp-Down) 신호를 포함할 수 있다.
예를 들어, 셋업(Set-Up) 기간에서는 스캔 전극으로 제1 전압(V1)부터 제2 전압(V2)까지 급격히 상승한 이후 제2 전압(V2)부터 제3 전압(V3)까지 전압이 점진적으로 상승하는 상승 램프 신호가 공급될 수 있다. 여기서, 제1 전압(V1)은 그라운드 레벨(GND)의 전압일 수 있다.
이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge)인 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.
셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 하강 램프 신호가 스캔 전극에 공급될 수 있다.
여기서, 하강 램프 신호는 상승 램프 신호의 피크(Peak) 전압, 즉 제 3 전압(V3)보다 낮은 제 4 전압(V4)부터 제 5 전압(V5)까지 점진적으로 하강할 수 있 다.
이러한 하강 램프 신호가 공급됨에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge)인 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.
리셋 기간 이후의 어드레스 기간에서는 하강 램프 신호의 최저 전압, 즉 제 5 전압(V5)보다는 높은 전압, 예컨대 제 6 전압(V6)을 실질적으로 유지하는 스캔 바이어스 신호가 스캔 전극에 공급된다.
아울러, 스캔 바이어스 신호로부터 하강하는 스캔 신호가 스캔 전극에 공급될 수 있다.
스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극에 데이터 신호가 공급될 수 있다.
이러한 스캔 신호와 데이터 신호가 공급되면, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.
여기서, 어드레스 기간에서 서스테인 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 서스테인 전극에 서스테인 바이어스 신호가 공급될 수 있다.
서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.
이후, 영상 표시를 위한 서스테인 기간에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급될 수 있다.
이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전인 표시방전이 발생될 수 있다.
한편, 적어도 하나의 서브필드에서는 서스테인 기간에서 복수의 서스테인 신호가 공급되고, 복수의 서스테인 신호 중 적어도 하나의 서스테인 신호의 펄스 폭은 다른 서스테인 신호의 펄스 폭과 다를 수 있다. 예를 들면, 복수의 서스테인 신호 중 가장 먼저 공급되는 서스테인 신호의 펄스 폭이 다른 서스테인 신호의 펄스 폭보다 크게 함으로써, 안정적인 서스테인 방전을 발생시킬 수 있는 것이다.
또한, 지금까지 설명한 구동 신호는 도 2a 내지 도 10에서 설명한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 단일 층 구조, 상부 유전체 층의 두께, 상부 유전체 층의 유전율, 하부 유전체 층의 두께, 하부 유전체 층의 유전율 또는 플라즈마 디스플레이 패널의 내부에 채워지는 방전 가스 등에 의해 방전 전압이 달라질 수 있고, 이에 따라 구동 효율이 향상될 수 있다.
또한, 지금까지 설명한 플라즈마 디스플레이 패널의 내부에 채워지는 방전 가스에는 크세논(Xe)이 포함된다. 방전 가스에는 크세논(Xe) 이외에 헬륨(He)이 더 포함될 수 있다. 이와 같이, 방전 가스에 헬륨(He)을 포함하면, 헬륨(He)의 기체 특성에 의해 방전 전압이 낮아질 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 것이다.
도 2a 내지 도 2b는 본 발명의 일실시 예에 따른 스캔 전극과 서스테인 전극에 대해 설명하기 위한 것이다.
도 3은 본 발명의 일실시 예에 따른 스캔 전극과 서스테인 전극이 단일 층으로 배치된 것에 대해 설명하기 위한 것이다.
도 4a 내지 도 4b는 본 발명의 일실시 예에 따른 스캔 전극과 서스테인 전극의 구조에 대해 보다 상세히 설명하기 위한 것이다.
도 5는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 스캔 전극과 서스테인 전극이 단일 층인 이유의 일례에 대해 설명하기 위한 것이다.
도 6은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 스캔 전극과 서스테인 전극이 비대칭인 것에 대해 설명하기 위한 것이다.
도 7a 내지 도 7c는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 내부에 충진된 방전 가스의 크세논의 함유량에 대해 설명하기 위한 것이다.
도 8a 내지 도 8b는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 상부 유전체 층의 두께 및 유전율을 설명하기 위한 것이다.
도 9a 내지 도 9b는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 하부 유전체 층의 두께 및 유전율과 격벽을 설명하기 위한 것이다.
도 10은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 상부 유전 체 층, 격벽, 하부 유전체 층을 설명하기 위한 것이다.
도 11은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 동작을 설명하기 위한 것이다.

Claims (14)

  1. 전면 기판;
    상기 전면 기판에 배치되어 서로 나란한 스캔 전극과 서스테인 전극;
    상기 스캔 전극과 서스테인 전극 상부에 배치되는 상부 유전체층;
    상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극이 배치되는 후면 기판;
    상기 어드레스 전극 상부에 배치되는 하부 유전체층; 및
    상기 전면 기판과 상기 후면 기판 사이에서 방전 셀을 구획하는 격벽;
    을 포함하고,
    상기 전면 기판과 상기 후면 사이에는 방전 가스가 채워지고, 상기 방전 가스는 크세논(Xe)을 10% 이상 30% 이하이고,
    상기 스캔 전극과 상기 서스테인 전극은 단일 층으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제1 항에 있어서,
    상기 방전 셀 내에 배치되는 상기 스캔 전극의 면적은 상기 서스테인 전극의 면적과 다른 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제2 항에 있어서,
    상기 스캔 전극의 면적은 상기 서스테인 전극의 면적보다 더 넓은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제3 항에 있어서,
    상기 스캔 전극의 면적은 상기 서스테인 전극의 면적 대비는 1.1 배 이상 1.5배 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제4 항에 있어서,
    상기 방전 셀 내에 배치되는 상기 스캔 전극은 상기 서스테인 전극과 비대칭인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제1 항 내지 제5 항에 있어서,
    상기 스캔 전극과 상기 서스테인 전극 각각은
    상기 어드레스 전극과 교차하는 복수의 라인부;
    상기 복수의 라인부 중 적어도 두 개의 라인부를 연결하는 적어도 하나의 연결부; 및
    상기 복수의 라인부로부터 돌출되는 적어도 하나의 돌출부;
    를 포함하는 플라즈마 디스플레이 패널.
  7. 제6 항에 있어서,
    상기 스캔 전극과 상기 서스테인 전극은 버스 전극인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제6 항에 있어서,
    상기 상부 유전체 층의 유전율은 6 [C2/N·㎡] 이상 9 [C2/N·㎡] 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제6 항에 있어서,
    상기 격벽의 유전율은 6 [C2/N·㎡] 이상 10 [C2/N·㎡] 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제6 항에 있어서,
    상기 하부 유전체 층의 두께는 15㎛ 이상 25㎛ 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제6 항에 있어서,
    상기 하부 유전체 층의 유전율은 7 [C2/N·㎡] 이상 13 [C2/N·㎡] 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  12. 제6 항에 있어서,
    상기 방전 가스는 크세논(Xe)을 12% 이상 15% 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  13. 제6 항에 있어서,
    상기 방전 가스의 압력은 300 [torr] 이상 550 [torr]이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  14. 제6 항에 있어서,
    상기 돌출부는 상기 방전 셀 중심부를 향해 돌출되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020080002306A 2008-01-08 2008-01-08 플라즈마 디스플레이 패널 KR20090076386A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080002306A KR20090076386A (ko) 2008-01-08 2008-01-08 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080002306A KR20090076386A (ko) 2008-01-08 2008-01-08 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20090076386A true KR20090076386A (ko) 2009-07-13

Family

ID=41333504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080002306A KR20090076386A (ko) 2008-01-08 2008-01-08 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR20090076386A (ko)

Similar Documents

Publication Publication Date Title
US7825596B2 (en) Full color surface discharge type plasma display device
US6867546B1 (en) Plasma display panel
US8076849B2 (en) Plasma display panel having a bus electrode
US7652427B2 (en) Plasma display panel
US7868549B2 (en) Plasma display panel comprising phosphor additive material
KR20090076386A (ko) 플라즈마 디스플레이 패널
US7576495B2 (en) Plasma display panel
JP3373507B1 (ja) 面放電型プラズマディスプレイ装置
KR100872366B1 (ko) 플라즈마 디스플레이 패널
KR100599592B1 (ko) 플라즈마 디스플레이 패널
KR100857070B1 (ko) 플라즈마 디스플레이 패널
KR100765517B1 (ko) 플라즈마 디스플레이 패널
KR100760765B1 (ko) 플라즈마 디스플레이 패널
US8334820B2 (en) Plasma display panel
KR100599680B1 (ko) 플라즈마 디스플레이 패널
KR100836556B1 (ko) 플라즈마 디스플레이 패널
KR20090076662A (ko) 플라즈마 디스플레이 패널
KR100692058B1 (ko) 플라즈마 디스플레이 패널
KR20090076667A (ko) 플라즈마 디스플레이 패널
US7719189B2 (en) Plasma display panel
KR100755307B1 (ko) 플라즈마 디스플레이 장치
KR100599679B1 (ko) 플라즈마 디스플레이 패널
KR20090076663A (ko) 플라즈마 디스플레이 패널
KR20090076660A (ko) 플라즈마 디스플레이 패널
JP2002184316A (ja) プラズマディスプレイパネル用基板、プラズマディスプレイパネル及びプラズマディスプレイ装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination