KR20090075411A - 플라즈마 디스플레이 패널 및 그 제조방법 - Google Patents

플라즈마 디스플레이 패널 및 그 제조방법 Download PDF

Info

Publication number
KR20090075411A
KR20090075411A KR1020080001253A KR20080001253A KR20090075411A KR 20090075411 A KR20090075411 A KR 20090075411A KR 1020080001253 A KR1020080001253 A KR 1020080001253A KR 20080001253 A KR20080001253 A KR 20080001253A KR 20090075411 A KR20090075411 A KR 20090075411A
Authority
KR
South Korea
Prior art keywords
substrate
dielectric
electrode
plasma display
panel
Prior art date
Application number
KR1020080001253A
Other languages
English (en)
Inventor
조원기
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080001253A priority Critical patent/KR20090075411A/ko
Publication of KR20090075411A publication Critical patent/KR20090075411A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/225—Material of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 전극 재료에 관한 것이다.
본 발명은 제 1 기판 상에, 도전성 금속과 은(Ag)이 포함된 어드레스 전극과, 제 1 유전체 및 형광체가 구비된 제 1 패널; 및 벽을 사이에 두고 상기 제 1 패널과 합착되며, 제 2 기판 상에 서스테인 전극쌍과 제 2 유전체 및 보호막이 구비된 제 2 패널을 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.
따라서, 본 발명에 의하면 범용 금속과 Ag를 전극 재료로 함께 사용하여 플라즈마 디스플레이 패널의 제조비용을 절감하고, 전극 재료와 유전체를 하나의 공정으로 소성하여 플라즈마 디스플레이 패널의 제조 공정을 간략히 할 수 있다.
전극, 귀금속, 산화, 열중량

Description

플라즈마 디스플레이 패널 및 그 제조방법{Plasma display panel and method for manufacturing the same}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 플라즈마 디스플레이 패널의 전극 재료 및 그와 같은 전극 재료를 이용한 플라즈마 디스플레이 패널과 그 제조방법에 관한 것이다.
멀티 미디어 시대의 도래와 함께 더 세밀하고, 더 크고, 더욱 자연색에 가까운 색을 표현해줄 수 있는 디스플레이 장치의 등장이 요구되고 있다. 그런데, 40인치 이상의 큰 화면을 구성하기에는 현재의 CRT(Cathode Ray Tube)는 한계가 있어서, LCD(Liquid Crystal Display)나 PDP(Plasma Display Panel) 및 프로젝션 TV(Television) 등이 고화질 영상의 분야로 용도확대를 위해 급속도로 발전하고 있다.
플라즈마 디스플레이 패널은 플라즈마 방전을 이용하여 화상을 표시하는 전자 장치로서, PDP의 방전 공간에 배치된 전극에 소정의 전압을 인가하여 이들 사이에서 플라즈마 방전이 일어나도록 하고, 이 플라즈마 방전 시 발생되는 진공자외선(VUV)에 의해 소정의 패턴으로 형성된 형광체층을 여기시켜 화상을 형성한다.
여기서, 플라즈마 디스플레이 패널의 하부 패널에는 어드레스 전극이 구비되고, 상부 패널에는 각각의 방전셀마다 한 쌍의 서스테인 전극쌍이 형성된다. 상술한 서스테인 전극쌍은 ITO(Indium-Tin-Oxide) 등으로 이루어진 투명 전극쌍과, 서스테인 전극쌍의 저항을 감소시키고 저항 증대에 의한 에너지 손실 및 신호 지연 등을 해결하기 위하여 상기 투명 전극쌍 상에 형성된 버스 전극을 포함하여 이루어진다.
그러나, 상술한 종래의 버스 전극과 어드레스 전극은 다음과 같은 문제점이 있었다.
어드레스 전극과 버스 전극은 Ag(은) 전극을 페이스트 도포 또는 잉크 인쇄 방식 등으로 제조하여 형성하고 있으나, Ag를 재료로 사용하면 제조비용이 증가하는 문제점이 있다. 그리고, Ag가 아닌 범용 금속을 사용하면 제조비용을 줄일 수는 있으나, 현재의 전극 소성 공정에서 산화되어 전극의 저항 감소라는 상술한 조건을 만족할 수 없다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 Ag가 아닌 범용 금속을 전극 재료로 사용하여 제조비용이 절감되고 소성 공정에서 산화되지 않는 플라즈마 디스플레이 패널의 전극 재료 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은, 상술한 전극 재료를 어드레스 전극과 버스 전극의 재료로 사용한 플라즈마 디스플레이 패널 및 그 제조방법을 제공하는 것이다.
상술한 문제점을 해결하기 위하여 본 발명은 제 1 기판 상에, 도전성 금속과 은(Ag)이 포함된 어드레스 전극과, 제 1 유전체 및 형광체가 구비된 제 1 패널; 및 벽을 사이에 두고 상기 제 1 패널과 합착되며, 제 2 기판 상에 서스테인 전극쌍과 제 2 유전체 및 보호막이 구비된 제 2 패널을 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.
본 발명의 다른 실시 형태에 따르면, 제 1 기판 상에, 어드레스 전극과, 백색 유전체 및 형광체가 구비된 제 1 패널; 및 격벽을 사이에 두고 상기 제 1 패널과 합착되며, 제 2 기판 상에 투명 전극, 도전성 금속과 은(Ag)이 포함된 투명 전극, 버스 전극, 투명 유전체 및 보호막이 구비된 제 2 패널을 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.
본 발명의 또 다른 실시 형태에 따르면, 도전성 금속과 은(Ag)이 포함된 어 드레스 전극 재료를 준비하는 단계; 제 1 기판 상에 상기 어드레스 전극 재료를 도포하여, 어드레스 전극을 형성하는 단계; 상기 어드레스 전극 상에 제 1 유전체 및 격벽을 형성하는 단계; 상기 격벽에 의하여 구획되는 셀 내에 형광체를 도포하는 단계; 제 2 기판 상에 서스테인 전극쌍과 유전체 및 보호막을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법을 제공한다.
본 발명의 또 다른 실시 형태에 따르면, 제 1 기판 상에 어드레스 전극과 제 1 유전체 및 격벽을 형성하는 단계; 상기 격벽에 의하여 구획되는 셀 내에 형광체를 도포하는 단계; 제 2 기판 상에 투명 전극과, 도전성 금속과 은(Ag)이 포함된 버스 전극, 제 2 유전체 및 보호막을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법을 제공한다.
상술한 본 발명에 따른 플라즈마 디스플레이 패널 및 그 제조방법의 일실시예의 효과를 설명하면 다음과 같다.
첫째, 범용 금속과 Ag를 전극 재료로 함께 사용하여, 플라즈마 디스플레이 패널의 제조비용을 절감할 수 있다.
둘째, 범용 금속과 Ag를 전극 재료로 함께 사용하여, 소성 공정에서 재료의 산화를 줄일 수 있다.
셋째, 전극 재료와 유전체를 하나의 공정으로 소성하여, 플라즈마 디스플레 이 패널의 제조 공정을 간략히 할 수 있다.
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 상기 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예가 첨부된 도면을 참조하여 설명된다.
첨부된 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타냈으며, 도면에 나타난 각 층간의 두께 비가 실제 두께 비를 나타내는 것은 아니다.
본 발명에 따른 플라즈마 디스플레이 패널은, 상부 패널과 하부 패널이 격벽을 사이에 두고 합착되어 이루어진다. 먼저, 도 1a 및 1b를 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 일실시예를 설명한다.
도 1a에 도시되어 있는 바와 같이, 본 발명의 플라즈마 디스플레이 패널은 전면기판(170) 상에 일방향으로 통상 ITO(Indium Tin Oxide)로 이루어진 한 쌍의 투명전극(180a, 180b)과 버스전극(180a', 180b')으로 구성되는 서스테인 전극쌍이 형성된다. 그리고, 서스테인 전극쌍을 덮으면서 전면기판(170) 전면에 유전체(190)와 보호막(195)이 순차적으로 형성되어 이루어진다.
전면 기판(170)은 디스플레이 기판용 글라스의 밀링(milling) 및 클리닝(cleaning) 등의 가공을 통하여 형성된다. 여기서, 투명 전극(180a, 180b)은 ITO(Indium-Tin-Oxide) 또는 SnO2 등을, 스퍼터링(sputtering)에 의한 포토에칭(photoetching)법 또는 CVD에 의한 리프트 오프(lift-off)법 등으로 형성된 것이다.
이하에서, 버스 전극(180a', 180b')에 대하여 설명한다. 버스 전극(180a', 180b')은 범용의 도전성 금속과 귀금속이 포함되어 이루어진다. 여기서, 범용의 도전성 금속으로는 Al(알루미늄), Cu(구리), Ni(니켈), Cr(크롬) 및 Mo(몰리브덴) 등이 있다. 그리고, 귀금속으로는 Ag(은), Au(금), Pt(백금), Ir(이리듐) 등이 있다.
본 실시예에서는, 버스 전극재료로써는 귀금속 대신 범용의 도전성 금속을 사용하는 것을 특징으로 한다. 그러나, 구리(Cu) 등의 범용 금속은 가격은 저렴하나, Ag보다 전기저항이 커서 전기전도도가 낮으며 제조공정 중 산소분위기에서 소성할 경우 산화되므로, 요구되는 저항을 만족시키는 것이 더욱 어렵다. 따라서, 상술한 범용 금속과 귀금속을 함께 전극의 재료로 사용한다.
그리고, 범용 금속과 귀금속을 혼합할 때, 범용 금속으로 코어(core)를 형성하고, 귀금속으로 상기 코어의 표면을 감쌀 수도 있다.
이하에서는 범용 금속으로 Cu를, 그리고 귀금속으로 Ag를 사용하여 버스 전극 재료가 Cu와 Ag의 2층 구조를 이룬 실시예에 대하여 설명한다.
도 1b에서 코어(100)는 구리로 이루어져 있으며, 직경이 0.5 마이크로 미터 내지 1.5 마이크로 미터인 것이 바람직하다. 그리고, 상술한 코어(100)는 구형의 형상을 하고 있으나, 단면이 다각형을 형상을 하여도 무방하다.
그리고, 도 1c에 도시된 바와 같이 코어(100)의 표면에 Ag(105)가 층을 이루고 형성되어 있는데, 상술한 Ag층은 복수 개의 층을 이룰 수 있다. 여기서, 도 1d에 도시된 바와 같이 구리 등으로 이루어진 코어(100)의 표면에 Ag으로 이루어진 제 1 층(105)과 Ag으로 이루어진 제 2 층(108)이 형성되어 있다. 그리고, 제 1 층(105)은 두께가 0.1~0.5 마이크로 미터인 것이 바람직하고, 제 2 층(108)은 두께가 0.01~0.3 마이크로 미터인 것이 바람직하다.
도 1e는 Ag와 범용 금속의 열중량 곡선이다. 도시된 바와 같이, Ag는 온도에 따라 산화되는 양의 변화가 없이 거의 일정하다. 그러나, 범용 금속들의 경우 온도가 높아질수록 산화되는 양이 증가하는 패턴을 보이고 있다. 특히, 전극의 소성 온도인 500~600 ℃ 부근에서 그 산화되는 중량이 급격히 증가하고 있다.
따라서, 상술한 바와 같이 Cu 등 저가의 범용 금속과 Ag를 혼합하여 사용하여 비용을 줄일 수 있으며, 전기전도도가 작은 Cu 등은 코어에 형성되고 전기전도도가 큰 Ag가 표면에 형성되어 종래의 Ag로만 이루어진 전극재와 거의 동일한 전기저항을 나타낸다. 그리고, 비용을 고려하면, 상기 Ag의 양은 상기 도전성 금속의 0.5~50 mol% 로 한다.
그리고, 서스테인 전극쌍에는 블랙 매트릭스가 형성될 수 있는데, 저융점 유리와 흑색 안료 등을 포함하여 이루어진다.
그리고, 투명 전극과 버스 전극이 형성된 전면 기판(170) 상에는, 유전체(190)가 형성된다. 여기서, 유전체(190)는 투명한 저융점 유리를 포함하여 이루어지며, 구체적인 조성은 후술한다. 그리고, 상판 유전층(190) 상에는 산화 마그네 슘 등으로 이루어진 보호막이 형성되어, 방전시 (+) 이온의 충격으로부터 유전체를 보호하고, 2차 전자 방출을 증가시키기도 한다.
한편, 배면기판(110)의 일면에는 상기 서스테인 전극쌍과 교차하는 방향을 따라 어드레스 전극(120)이 형성되고, 이 어드레스 전극(120)을 덮으면서 배면기판(110)의 전면에 백색 유전층(130)이 형성된다. 여기서, 어드레스 전극(120)은 상술한 버스 전극과 같이 범용의 도전성 금속과 귀금속이 포함되어 이루어질 수 있다. 그리고, 범용의 도전성 금속으로는 Al(알루미늄), Cu(구리), Ni(니켈), Cr(크롬) 및 Mo(몰리브덴) 등이 있다. 그리고, 귀금속으로는 Ag(은), Au(금), Pt(백금), Ir(이리듐) 등이 있다. 구체적인 내용은 상술한 바와 같다.
백색 유전층(130)은 인쇄법 또는 필름 라미네이팅(laminating) 방법에 의하여 도포된 후, 소성 공정을 통하여 완성된다. 그리고, 백색 유전층(130) 위로 각 어드레스 전극(120) 사이에 배치되도록 격벽(140)이 형성된다. 그리고, 격벽(140)은 스트라이프형(stripe-type), 웰형(well-type), 또는 델타형(delta-type)일 수 있다.
격벽(140)은, 모상 유리와 다공성 필러를 포함하여 이루어진다. 모상 유리로서 유연계 모상 유리와 무연계 모상 유리가 있다. 유연계 모상 유리는 ZnO, PbO 및 B2O3 등을 포함하여 이루어지고, 무연계 모상 유리는 ZnO, B2O3, BaO, SrO 및 CaO 등으로 이루어진다. 그리고, 필러로서, SiO2, Al2O3 등의 산화물이 포함된다.
그리고, 도시되지 않았으나 격벽 (140) 상에는 블랙 탑이 형성될 수도 있다. 그리고, 각각의 격벽(140) 사이에 적색(R), 녹색(G), 청색(B)의 형광체층(150a, 150b, 150c)이 형성된다. 배면기판(110) 상의 어드레스 전극(120)과 전면기판(110) 상의 서스테인 전극쌍이 교차하는 지점이 각각 방전셀을 구성하는 부분이 된다.
그리고, 상기 전면기판(170)과 배면기판(110)이 격벽(140)을 사이에 두고 접합되는데, 기판의 외곽에 구비된 실링재를 통하여 접합된다.
그리고, 상부 패널과 하부 패널은 구동 장치와 연결되어 있다.
도 2는 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치와 연결부를 나타낸 도면이다. 이하에서, 도 2를 참조하여 상술한 구조의 패널과 구동 장치의 연결부를 설명한다.
도시된 바와 전체 플라즈마 디스플레이 장치는, 패널(220)과, 상기 패널(220)에 구동 전압을 공급하는 구동 기판(230)과, 상기 패널(220)의 각각의 셀에 대한 전극들과 상기 구동 기판(230)을 연결하는 연성 기판의 일종인 테이프 캐리어 패키지(Tape carrier package, 이하 TCP라 함)(240)로 이루어진다. 여기서, 패널(220)은 상술한 바와 같이 전면 기판과 배면 기판 및 격벽을 포함하여 이루어진다.
그리고, 상기 패널(220)과 상기 TCP(240)의 전기적, 물리적 연결 및 상기 TCP(240)와 구동 기판(230)의 전기적, 물리적 연결은 이방성 전도 필름(Anisotropic conductive film, 이하 ACF라 함)을 사용한다. ACF는 금(Au)을 코팅한 니켈(Ni)의 볼(ball)을 이용하여 만든 전도성 수지 필름이다.
도 3은 일반적인 테이프 캐리어 패키지의 기판 배선 구조를 나타낸 도면이 다.
도시된 바와 같이, TCP(240)는 패널(220)과 구동 기판(230) 사이의 결선을 담당하면서, 구동 드라이버 칩이 탑재되어 있다. TCP(340)는 연성 기판(342) 상에 밀집 배치된 배선(343)과, 상기 배선(343)과 연결되면서 상기 구동 기판(330)으로부터 전력을 제공받아 패널(320)의 특정 전극에 제공하는 구동 드라이버 칩(341)로 이루어져 있다. 여기서, 구동 드라이버 칩(341)은 작은 수의 전압과 구동 제어 신호들을 인가 받아 높은 전력의 많은 신호들을 교번하면서 출력하는 구조를 가지므로, 상기 구동 기판(330) 측과 연결되는 배선은 수가 작고, 상기 패널(320)측과 연결되는 배선은 수가 많다. 따라서, 상기 구동 기판(330)측 공간을 활용하여 상기 구동 드라이버 칩(341)의 배선을 연결하는 경우도 있으므로, 상기 배선(343)은 상기 구동 드라이버 칩(341)의 중심을 경계로 구분되지 않을 수도 있다.
도 4는 본 발명에 따른 플라즈마 디스플레이 장치의 또 다른 실시예를 모식적으로 나타낸 도면이다.
본 실시예에서, 패널(320)은 구동 장치와 FPC(Flexible printed circuit, 이하 FPC라 함)(350)를 통하여 연결된다. 여기서, FPC(350)는 polymide를 이용하여 내부에 패턴을 형성한 필름이다. 그리고, 본 실시예에서도 FPC(350)와 패널(320)은 ACF를 통하여 연결된다. 또한, 본 실시예에서 구동 기판(330)은 PCB 회로인 것은 당연하다.
여기서, 구동 장치는 데이타 드라이터와 스캔 드라이버와 서스테인 드라이버 등으로 이루어진다. 여기서, 데이타 드라이버는 어드레스 전극에 연결되어 데이터 펄스를 인가한다. 그리고, 스캔 드라이버는 스캔 전극에 연결되어 상승 램프 파형(Ramp-up), 하강 램프 파형(Ramp-down), 스캔 펄스(scan) 및 서스테인 펄스를 공급한다. 또한, 서스테인 드라이버는 공통 서스테인 전극에 서스테인 펄스와 DC 전압을 인가한다.
그리고, 플라즈마 디스플레이 패널은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 나뉘어 구동된다. 리셋 기간에는 스캔 전극들에 상승 램프 파형(Ramp-up)이 동시에 인가된다. 그리고, 어드레스 기간에는 부극성 스캔 펄스(scan)가 스캔 전극들에 순차적으로 인가되며, 동시에 스캔 펄스와 동기되어 어드레스 전극들에 정극성의 데이터펄스가 인가된다. 또한, 서스테인 기간에는 스캔 전극들과 서스테인 전극들에 교번적으로 서스테인 펄스(sus)가 인가된다.
도 5a 내지 5k는 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법의 일실시예를 나타낸 도면이다. 도 5a 내지 5k를 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법을 설명하면 다음과 같다.
먼저, 도 5a에 도시된 바와 같이 전면 기판(170) 상에 투명 전극(180a, 180b)과 버스 전극(180a', 180b')을 형성한다. 여기서, 전면 기판(170)은 디스플레이 기판용 글래스 또는 소다라임 유리를 밀링(milling) 및 클리닝(cleaning)하여 제조된다. 그리고, 투명 전극(180a)은 ITO 또는 SnO2 등을, 스퍼터링에 의한 포토에칭법(photoetching) 또는 CVD에 의한 리프트 오프(lift-off)법 등으로 형성한다.
이어서, 버스 전극(180a', 180')을 형성하는데, 상술한 바와 같이 범용 도전 성 금속과 귀금속이 포함된 재료를 사용한다.
버스 전극 재료는 상술한 범용 도전성 금속과 귀금속을 혼합하여 페이스트를 제조할 수 있다. 그리고, 상술한 바와 같이 범용 금속의 코어와 표면의 귀금속 층을 이룰 수도 있다. 이하에서, 2층 구조를 갖는 버스 전극 재료를 준비하는 과정을 상술한다.
먼저, Al, Cu, Ni, Cr 및 Mo으로 구성되는 군으로부터 선택되는 물질로 코어를 형성한다. 이 때, 코어는 어토마즈(atomize), 플라즈마, 액상 침전법 등으로 형성할 수 있다. 그리고, 상기 코어의 표면에 Ag 등을 코팅한다. 이 때, 상술한 바와 같이 Ag층을 2개의 층으로 나눌 수 있는데, 내부의 제 1 층은 결정성이 큰 Ag 결정 등을 균일 핵 성장으로 형성할 수 있으며, 제 2 층은 결정성이 작은 Ag 결정 등을 비균일 핵 성장으로 형성할 수 있다. 즉, 코어와 접하는 제 1 층은 소성시에 완전히 녹아서 코어와 혼합되는 것을 방지하기 위하여 크기가 큰 결정을 코팅하여 소성하는 것이 바람직하고, 이 때 각각의 Ag 입자는 균일 핵 성장으로 결정화되어서 결정화되는 정도가 크다. 그리고, 제 2 층은 코어와 직접 접하지 않기 때문에 소성시에 녹아서 제 1 층과 혼합되는 것이 가능하므로, 크기가 비교적 작은 결정을 코팅하여 완전히 소성하는 것이 바람직하고, 이 때 각각의 Ag 입자는 비균일 핵 성장으로 결정화되므로 결정화되는 정도가 작다.
이어서, 상술한 버스 전극 재료를, 스크린 인쇄법 또는 감광성 페이스트법 등으로 형성한다. 또한, 서스테인 전극쌍에는 상에는 블랙 매트릭스가 형성될 수 있는데, 저융점 유리와 흑색 안료 등을 스크린 인쇄법 또는 감광성 페이스트법 등 으로 형성할 수 있다.
이어서, 도 5b에 도시된 바와 같이 투명 전극(180a)과 버스 전극(180b)이 형성된 전면 기판(170) 상에 유전체(190)를 형성한다. 여기서, 유전체(190)는 저융점 유리 등을 포함한 재료를 스크린 인쇄법이나 코팅법 또는 그린 시트를 라미네이팅하는 방법 등으로 적층한다.
그리고, 상술한 버스 전극 재료와 유전체(190)를 소성한다. 여기서, 각각을 별개의 공정에서 소성할 수도 있으나, 공정의 간소화를 위하여 하나의 공정으로 소성할 수도 있다. 이 때, 소성 온도는 약 500~600 ℃인 것이 바람직하다. 버스 전극과 유전체의 소성 공정을 함께 하면, 산소와 버스 전극 사이를 유전체가 차단하여 산화되는 버스 전극 재료의 양을 줄일 수 있다.
다음은 본 실시예에 따른 소성 공정에서 산화되는 버스 전극 재료의 양을 나타낸 식이다.
산화 비율=100×(WA-WB)/WA
여기서, WA는 소성 공정 이전의 버스 전극 재료의 중량이고, WB는 소성 공정 후의 버스 전극의 중량이다. 따라서, 산화 비율은 소성 공정에서 산화된 버스 전극의 비율(%)를 나타낸다. 본 실시예에서, 소성 과정에서 상기 격벽 재료의 산화율은 0~30% 이다.
이어서, 도 5c에 도시된 바와 같이 유전체(190) 상에 보호막(195)을 증착한 다. 보호막(195)은 산화 마그네슘 등으로 이루어지고, 실리콘 등을 도펀트로 포함할 수 있다. 여기서, 보호막(195)은 화학적 기상 증착(CVD)법, 전자빔(E-beam)법, 이온 도금(Ion-plating)법, 졸겔법 및 스퍼터링법 등으로 형성될 수 있다.
그리고, 도 5d에 도시된 바와 같이, 배면 기판(110) 상에 어드레스 전극(120)을 형성한다. 여기서, 배면 기판(110)은 디스플레이 기판용 글래스 또는 소다리임 유리를 밀링(milling) 또는 클리닝(cleaning) 등의 가공을 통하여 형성한다. 이어서, 배면 기판(110) 상에 어드레스 전극(120)을 형성한다. 어드레스 전극(120)은 은(Ag) 등을 스크린 인쇄법, 감광성 페이스트법 또는 스퍼터링 후 포토에칭법 등으로 형성할 수 있다.
또한, 어드레스 전극(120)은 범용 도전성 금속과 귀금속을 재료로 하여 형성할 수 있으며, 구체적인 공정은 상술한 버스 전극의 경우와 같다.
그리고, 도 5e에 도시된 바와 같이 어드레스 전극(120)이 형성된 배면 기판(110) 상에 유전체(130)를 형성한다. 상기 유전체(130)는 저융점 유리와 TiO2 등의 필러를 포함한 재료를 스크린 인쇄법 또는 그린 시트의 라미네이팅 등의 방법으로 형성한다. 여기서, 하판 유전체(130)는 플라즈마 디스플레이 패널의 휘도를 증가시키기 위하여 백색을 나타내는 것이 바람직하다. 공정의 간략화를 위하여, 하판 유전체(130)와 어드레스 전극(120)을 하나의 공정에서 소성할 수도 있다.
이어서, 도 5f 내지 5i에 도시된 바와 각각의 방전 셀을 구분하기 위한 격벽을 형성한다.
먼저, 격벽 재료를 준비하는데, 용매와 분산제와 모상 유리 및 다공성 필러를 혼합하고, 밀링하여 준비한다. 여기서, 모상유리로서 유연계 모상 유리와 무연계 모상 유리가 있다. 유연계 모상 유리는 ZnO, PbO 및 B2O3 등을 포함하여 이루어지고, 무연계 모상 유리는 ZnO, B2O3, BaO, SrO 및 CaO 등으로 이루어진다. 그리고, 필러로서, SiO2, Al2O3 등의 산화물을 사용한다.
이어서, 도 5f에 도시된 바와 같이, 하판 유전체(130) 상에 격벽 재료(140a)를 도포한다. 격벽 재료의 도포는 스프레이 코팅(spray coating)법, 바(bar) 코팅법, 스크린 프린팅(screen printing)법, 그린시트법 등의 방법으로 수행될 수 있는데, 바람직하게는 그린트로 제조되어 라미네이팅될 수 있다.
그리고, 격벽 재료(140a)의 패터닝은 샌딩, 식각(etching) 및 감광성 공법 등이 가능하다. 이하에서 식각 공법을 상세히 설명한다.
먼저, 도 5g에 도시된 바와 같이 격벽 재료(140a) 상에 DFR(dry film resist)(155)를 소정 간격으로 형성한다. 여기서, DFR(155)는 격벽이 형성될 위치에 형성하는 것이 바람직하다.
그리고, 도 5h에 도시된 바와 같이, 격벽 재료를 패터닝하여 격벽(140)을 형성한다. 즉, 식각액을 DFR의 상부에서 분사하면, DFR(155)이 구비되지 않은 부분의 격벽 재료가 점차 식각되어 격벽(140)의 형태로 패터닝된다. 그리고, DFR(155)을 제거하고, 세정공정을 통하여 식각액을 제거한 후 소성 공정을 거치면 도 5i에 도시된 바와 같이 격벽(140) 구조가 완성된다. 여기서, 격벽(140)은 스트라이브 타 입, 웰 타입, 델타 타입 등으로 형성될 수 있음은 상술한 바와 같다.
이어서, 도 5j에 도시된 바와 같이 상기 하판 유전층(130) 중 방전 공간에 접하는 면과, 격벽의 측면에 형광체(150a, 150b, 150c)를 도포한다. 형광체는 각각의 방전셀에 따라 R,G,B의 형광체가 차례로 도포되는데, 스크린 인쇄법이나 감광성 페이스트법으로 도포된다.
그리고, 도 5k에 도시된 바와 같이 상부 패널을 격벽을 사이에 두고 하부 패널과 접합하고 실링한 후, 내부의 불순물 등을 배기한 후 방전 가스(160)를 주입한다.
이하에서, 상부 패널과 하부 패널의 실링 공정을 상세히 설명한다.
실링 공정은 스크린 인쇄법, 디스펜싱법 등으로 수행된다.
스크린 인쇄법은 패터닝된 스크린을 소정 간격 유지하여 기판 위에 놓고, 실링재 형성에 필요한 페이스트를 압착, 전사시켜서 원하는 형상의 실링재를 인쇄하는 방법이다. 스크린 인쇄법은 생산 설비가 간단하고, 재료의 이용 효율이 높은 장점이 있다.
그리고, 디스펜싱법은 스크린 마스크 제작에 사용되는 CAD 배선 데이터를 이용하여, 후막 페이스트를 공기 압력을 이용하여 기판 상에 직접 토출하여 실링재를 형성하는 방법이다. 디스펜싱법은 마스크의 제작비용이 절감되고, 후막의 형상에 큰 자유도를 가질 수 있는 장점이 있다.
도 6a는 플라즈마 디스플레이 패널의 전면 기판과 후면 기판을 합착하는 공정을 나타낸 도면이고, 도 6b는 도 6a의 A-A'의 단면도이다.
도시된 바와 같이, 도시된 바와 같이, 전면 기판(170) 또는 배면 기판(110) 상에 실링재(600)가 도포된다. 구체적으로, 기판의 최외곽에서 소정 간격을 두고 동시에 인쇄되거나 디스펜싱되어 도포된다.
이어서, 상기 실링재(600)를 소성한다. 소성 과정에서, 실링재(600)에 포함된 유기물이 제거되고, 전면 기판(170)과 배면 기판(110)이 합착된다. 그리고, 이러한 소성 공정에서 실링재(600)의 폭이 넓어지고 높이가 낮아질 수 있다. 본 실시예에서는 실링재(600)가 인쇄 또는 도포되었으나, 실링 테이프의 형태로 형성되어 전면 기판 또는 배면 기판에 접착하여 사용할 수도 있다.
그리고, 에이징 공정을 통하여 소정 온도에서 보호막 등의 특성을 향상시킨다.
그리고, 전면 기판 상에 전면 필터를 형성할 수 있다. 전면 필터에는 패널에서 외부로 외부로 방사되는 전자파(Elctromagnetic Interference;EMI)를 차폐하기 위한 전자파 차폐막이 구비된다. 이러한 전자파 차폐막은 전자파를 차폐하면서도 디스플레이 장치에서 요구되는 가시광 투과율을 확보하기 위하여, 도전성 물질이 특정 형태로 패터닝되기도 한다. 그리고, 전면 필터에는 근적외선 차폐막, 색보정막 및 반사방지막 등이 형성될 수도 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의하여 정해져야 한다.
본 발명에 따른 플라즈마 디스플레이 패널 및 그 제조방법은, 전극 비용을 절감하여 제조공정에서 그 산화비율을 줄일 수 있다.
도 1a는 본 발명에 따른 플라즈마 디스플레이 패널의 일실시예의 방전 셀 구조를 나타낸 도면이고,
도 1b 내지 도 1d는 본 발명에 따른 플라즈마 디스플레이 패널의 전극 재료의 일실시예를 모식적으로 나타낸 도면이고,
도 1e는 Ag와 범용 금속의 열중량 곡선이고,
도 2는 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치와 연결부를 나타낸 도면이고,
도 3은 일반적인 테이프 캐리어 패키지의 기판 배선 구조를 나타낸 도면이고,
도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 또 다른 실시예를 모식적으로 나타낸 도면이고,
도 5a 내지 도 5k는 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법의 일실시예를 나타낸 도면이고,
도 6a는 플라즈마 디스플레이 패널의 전면 기판과 후면 기판을 합착하는 공정을 나타낸 도면이고,
도 6b는 도 6a의 A-A'의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 코어 105 : Ag(은)
110 : 배면 기판 120 : 어드레스 전극
130 : 하판 유전체 140 : 격벽
150a, 150b, 150c : 형광체 160 : 방전 가스
170 : 전면 기판 180a, 180b : 투명 전극
180a', 180b' : 버스 전극 190 : 상판 유전체
195 : 보호막 220 : 패널
230 : 구동 기판 240 : TCP
241 : 구동 드라이버 칩 242 : 연성 기판
243 : 배선 250 : FPC
260 : 방열판

Claims (14)

  1. 제 1 기판 상에, 도전성 금속과 은(Ag)이 포함된 어드레스 전극과, 제 1 유전체 및 형광체가 구비된 제 1 패널; 및
    격벽을 사이에 두고 상기 제 1 패널과 합착되며, 제 2 기판 상에 서스테인 전극쌍과 제 2 유전체 및 보호막이 구비된 제 2 패널을 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 Ag의 양은 상기 도전성 금속의 0.5~50 mol% 인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서, 상기 도전성 금속은,
    Al, Cu, Ni, Cr 및 Mo로 구성되는 군으로부터 선택되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 1 항에 있어서, 상기 도전성 금속과 Ag는,
    상기 도전성 금속이 코어를 이루고, 상기 Ag이 상기 코어를 감싸는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1 기판 상에, 어드레스 전극과, 백색 유전체 및 형광체가 구비된 제 1 패널; 및
    격벽을 사이에 두고 상기 제 1 패널과 합착되며, 제 2 기판 상에 투명 전극, 제 1 항 내지 제 4 항에 기재된 도전성 금속과 은(Ag)이 포함된 투명 전극, 버스 전극, 투명 유전체 및 보호막이 구비된 제 2 패널을 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 도전성 금속과 은(Ag)이 포함된 어드레스 전극 재료를 준비하는 단계;
    제 1 기판 상에 상기 어드레스 전극 재료를 도포하여, 어드레스 전극을 형성하는 단계;
    상기 어드레스 전극 상에 제 1 유전체 및 격벽을 형성하는 단계;
    상기 격벽에 의하여 구획되는 셀 내에 형광체를 도포하는 단계;
    제 2 기판 상에 서스테인 전극쌍과 유전체 및 보호막을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  7. 제 6 항에 있어서, 상기 어드레스 전극 재료를 준비하는 단계는,
    Al,Cu, Ni, Cr 및 Mo로 구성되는 군으로부터 선택되는 물질과 Ag을 혼합하여 페이스트를 제조하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  8. 제 6 항에 있어서, 상기 어드레스 전극 재료를 준비하는 단계는,
    Al, Cu, Ni, Cr 및 Mo로 구성되는 군으로 선택되는 물질로 코어를 형성하는 단계; 및
    상기 코어의 표면에 Ag을 코팅하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  9. 제 8 항에 있어서, 상기 코어를 형성하는 단계는,
    어토마즈(atomize), 플라즈마, 액상 침전법 중 어느 하나의 방법으로 수행되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  10. 제 8 항에 있어서, 상기 Ag은 코팅하는 단계는,
    Ag을 균일 핵 성장으로 코팅하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  11. 제 6 항에 있어서,
    상기 어드레스 전극 재료는 500~600 ℃의 온도에서 소성되고, 소성 과정에서 상기 격벽 재료의 산화율은 0~30% 인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  12. 제 6 항에 있어서,
    상기 어드레스 전극과 상기 제 1 유전체는 하나의 공정에서 소성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  13. 제 1 기판 상에 어드레스 전극과 제 1 유전체 및 격벽을 형성하는 단계;
    상기 격벽에 의하여 구획되는 셀 내에 형광체를 도포하는 단계;
    제 2 기판 상에 투명 전극과, 제 6 항 내지 제 12 항에 기재된 도전성 금속과 은(Ag)이 포함된 버스 전극, 제 2 유전체 및 보호막을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  14. 제 13 항에 있어서,
    상기 버스 전극과 상기 제 2 유전체는 하나의 공정에서 소성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
KR1020080001253A 2008-01-04 2008-01-04 플라즈마 디스플레이 패널 및 그 제조방법 KR20090075411A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080001253A KR20090075411A (ko) 2008-01-04 2008-01-04 플라즈마 디스플레이 패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080001253A KR20090075411A (ko) 2008-01-04 2008-01-04 플라즈마 디스플레이 패널 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20090075411A true KR20090075411A (ko) 2009-07-08

Family

ID=41332629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080001253A KR20090075411A (ko) 2008-01-04 2008-01-04 플라즈마 디스플레이 패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20090075411A (ko)

Similar Documents

Publication Publication Date Title
US7923931B2 (en) Plasma display panel and related technologies including method for manufacturing the same
US20090026952A1 (en) Phosphor paste and plasma display panel using the same
KR101387531B1 (ko) 터치 스크린을 구비한 플라즈마 디스플레이 패널 및 그제조 방법
KR20090075411A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20090093049A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
US8022629B2 (en) Plasma display panel and method for manufacturing the same
KR20090093050A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20090093051A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20090097649A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
US7876045B2 (en) Plasma display panel having barrier ribs with pigments with different mixing ratios
KR20090072191A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20090093048A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20090093453A (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
US20080297049A1 (en) Plasma display panel and method for fabricating the same
KR20090093454A (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
KR20090076549A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20090099831A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20090091937A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20100109827A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20100000221A (ko) 형광체 페이스트 및 그를 이용한 플라즈마 디스플레이 패널제조방법
US20080265740A1 (en) Plasma display panel and method for fabricating the same
KR20090093452A (ko) 플라즈마 디스플레이 패널 및 그의 형광체 제조방법
KR20090091926A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20090078562A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20090091925A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination