KR20090071415A - Solid-state imaging device, manufacturing method for the same, and imaging apparatus - Google Patents

Solid-state imaging device, manufacturing method for the same, and imaging apparatus Download PDF

Info

Publication number
KR20090071415A
KR20090071415A KR1020080131301A KR20080131301A KR20090071415A KR 20090071415 A KR20090071415 A KR 20090071415A KR 1020080131301 A KR1020080131301 A KR 1020080131301A KR 20080131301 A KR20080131301 A KR 20080131301A KR 20090071415 A KR20090071415 A KR 20090071415A
Authority
KR
South Korea
Prior art keywords
film
light receiving
imaging device
solid
state imaging
Prior art date
Application number
KR1020080131301A
Other languages
Korean (ko)
Other versions
KR101541544B1 (en
Inventor
하루미 이케다
스스무 히야마
다카시 안도
기요타카 다부치
데쓰지 야마구치
유코 오기시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007333691A external-priority patent/JP4798130B2/en
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20090071415A publication Critical patent/KR20090071415A/en
Application granted granted Critical
Publication of KR101541544B1 publication Critical patent/KR101541544B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Abstract

A CCD, a manufacturing method thereof and a photographing apparatus are provided to reduce the noise from the image-pickup pictures by suppressing the dark current. A CCD(1) has a light receiving portion(12) converting the incident light(L) onto a semiconductor substrate(11). The light receiving portion has a peripheral circuit section in which the peripheral circuit is formed. A pixel isolation section is formed therebetween. A film(21) for reducing the interface state is formed on a light-receiving surface(12s) of the light receiving portion. The film is formed with the oxidation silicon film. A hole accumulation film(23) is formed in the light-receiving surface of the light receiving portion. The pixel circuit including the transistor is formed at the peripheral circuit of the peripheral circuit section.

Description

고체 촬상 장치와 그 제조 방법 및 촬상 장치{SOLID-STATE IMAGING DEVICE, MANUFACTURING METHOD FOR THE SAME, AND IMAGING APPARATUS}Solid-state imaging device, manufacturing method thereof, and imaging device {SOLID-STATE IMAGING DEVICE, MANUFACTURING METHOD FOR THE SAME, AND IMAGING APPARATUS}

본 발명은 각각 2007년 5월 7일과 2007년 12월 26일자로 일본 특허청에 출원된 일본 특허 출원 번호 JP2007-122370호와 JP2007-333691호에 관련된 기술 요지를 포함하고 있으며, 상기 특허 출원은 그 전체 내용이 발명의 일부로서 본 명세서에 원용되어 있다.The present invention includes the technical gist of Japanese Patent Application Nos. JP2007-122370 and JP2007-333691 filed with the Japan Patent Office on May 7, 2007 and December 26, 2007, respectively, which are incorporated in their entirety. The contents are incorporated herein as part of the invention.

본 발명은 암전류(dark current)의 발생이 억제된 고체 촬상 장치와 그 제조 방법, 및 촬상 장치에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a solid-state imaging device, a manufacturing method thereof, and an imaging device in which generation of dark current is suppressed.

비디오 카메라나 디지털 스틸 카메라 등에서, CCD(Charge Coupled D evice) 또는 CMOS 이미지 센서를 포함한 고체 촬상 장치가 널리 사용되고 있다. 이들 고체 촬상 장치에서는 공통적으로 감도의 향상과 함께 노이즈 저감이 중요한 과제이다.Background Art In video cameras, digital still cameras, and the like, solid-state imaging devices including charge coupled devices (CCDs) or CMOS image sensors are widely used. In these solid-state imaging devices, noise reduction is an important subject in common with the improvement of a sensitivity.

특히, 입사광이 없는 상태, 즉 입사광의 광전 변환에 의해 생성되는 순수한 신호 전하가 없는 상태에도 관계없이, 수광면의 기판 계면에 존재하는 미소 결함에 의해 야기되는 전하(전자)가 신호로서 받아들여져 미소 전류로 되어 검지되는 암전 류나, Si층과 절연층 사이의 계면에 존재하는 상당한 레벨의 결함(계면 준위)에 의해 야기되는 암전류는, 고체 촬상 장치에 대해서는 감소되어야 하는 노이즈이다.In particular, regardless of the state in which there is no incident light, i.e., there is no pure signal charge generated by the photoelectric conversion of the incident light, the charge (electrons) caused by the microscopic defects present at the substrate interface of the light receiving surface is taken as a signal and is minute. The dark current detected as a current and the dark current caused by a significant level of defects (interface states) present at the interface between the Si layer and the insulating layer are noise that should be reduced for the solid-state imaging device.

계면 준위에 기인하는 암전류의 발생을 억제하는 방법으로서 예를 들면 도 54의 (2)에 나타낸 바와 같이, 수광부(예를 들면, 포토다이오드)(12) 상에 P+ 층을 포함하는 홀 축적층(hole accumulation layer)(23)을 갖는 매립형 포토다이오드 구조가 사용되고 있다. 본 명세서에서는 상기 매립형 포토다이오드 구조를 HAD(Hole Accumulated Diode) 구조로 지칭한다.As a method of suppressing the generation of dark current due to the interface level, for example, as shown in FIG. 54 (2), a hole accumulation layer including a P + layer on the light receiving portion (for example, photodiode) 12 A buried photodiode structure having a hole accumulation layer 23 is used. In the present specification, the buried photodiode structure is referred to as a hole accumulated diode (HAD) structure.

도 54의 (1)에 나타낸 바와 같이, HAD 구조를 설치하지 않는 구조에서는 계면 준위에 기인하여 발생한 전자가 암전류로서 포토다이오드 내로 흐른다.As shown in FIG. 54 (1), in the structure without the HAD structure, electrons generated due to the interface level flow into the photodiode as a dark current.

한편, 도 54의 (2)에 나타낸 바와 같이, HAD 구조에서는 계면에 형성된 홀 축적층(23)에 의해 계면으로부터의 전자의 생성이 억제된다. 또, 계면으로부터 전하(전자)가 생성되어도, 이 전하(전자)는 수광부(12)의 N+ 층에서 전위 우물을 형성하고 있는 전하 축적 부분 내로 유입되지 않고 홀이 다수 존재하는 P+ 층의 홀 축적층(23)을 흐르기 때문에 소멸시킬 수 있다.On the other hand, as shown in Fig. 54 (2), in the HAD structure, generation of electrons from the interface is suppressed by the hole accumulation layer 23 formed at the interface. Also, even when charges (electrons) are generated from the interface, the charges (electrons) do not flow into the charge accumulation portion that forms the potential well in the N + layer of the light receiving portion 12, and holes in the P + layer in which many holes exist. Since the accumulation layer 23 flows, it can be extinguished.

따라서, 이 계면에 기인하는 전하가 암전류로 되어 검지되는 것을 방지할 수 있고, 계면 준위로 인한 암전류를 억제할 수 있다.Therefore, the electric charge resulting from this interface can become a dark current, and can be prevented, and the dark current resulting from an interface level can be suppressed.

이 HAD 구조의 형성 방법으로서는, 기판 상에 형성된 열산화막 또는 CVD 산화막을 사이에 두고 P+ 층을 형성하는 불순물, 예를 들면 붕소(B) 또는 이불화붕 소(BF2) 등을 이온 주입한 후, 어닐링에 의해 주입 불순물의 활성화를 행하고, 계면 부근에 P형 영역을 형성하는 것이 일반적이다.As the method for forming the HAD structure, an ion implanted with impurities, such as boron (B) or boron difluoride (BF 2 ), to form a P + layer with a thermal oxide film or CVD oxide film formed on a substrate therebetween, It is common to activate implanted impurities by annealing and to form a P-type region near the interface.

그러나, 도핑 불순물의 활성화를 위해 700℃ 이상의 고온에서의 열처리가 필수적이기 때문에, 400℃ 이하의 저온에서의 프로세스에서는 이온 주입에 의한 홀 축적층의 형성이 곤란하다. 또한, 불순물의 확산을 억제하기 위하여 고온에서의 장시간의 활성화를 피하고 싶은 경우에도, 이온 주입 및 어닐링을 적용함으로써 홀 축적층을 형성하는 방법은 바람직하지 않다.However, since heat treatment at a high temperature of 700 ° C. or higher is essential for activation of the doping impurity, formation of a hole accumulation layer by ion implantation is difficult in a process at a low temperature of 400 ° C. or lower. In addition, even when it is desired to avoid prolonged activation at high temperature in order to suppress diffusion of impurities, the method of forming the hole accumulation layer by applying ion implantation and annealing is not preferable.

또한, 수광부의 상층에 형성되는 산화 실리콘 또는 질화 실리콘을 저온 플라즈마 CVD 등의 방법으로 형성하면, 고온에서 형성한 막과 수광 표면 사이의 계면에 비해, 계면 준위가 악화된다. 이 계면 준위의 악화는 암전류의 증가를 발생시킨다.In addition, when silicon oxide or silicon nitride formed on the upper part of the light receiving unit is formed by a method such as low temperature plasma CVD, the interface level deteriorates as compared with the interface between the film formed at a high temperature and the light receiving surface. Deterioration of this interface level causes an increase in dark current.

이상과 같이, 이온 주입 및 고온에서의 어닐링 처리를 피하고 싶은 경우에는, 종래의 이온 주입에 의한 홀 축적층의 형성을 행하는 것이 곤란하며, 더욱이 암전류가 보다 악화되는 경향이 있다. 따라서, 이러한 문제점을 해소하기 위해 종래의 이온 주입에 의하지 않는 다른 방법으로 홀 축적층을 형성할 필요가 있다.As described above, when it is desired to avoid the ion implantation and the annealing treatment at a high temperature, it is difficult to form the hole accumulation layer by conventional ion implantation, and the dark current tends to be worse. Therefore, in order to solve this problem, it is necessary to form the hole accumulation layer by another method not by the conventional ion implantation.

예를 들면, 반도체 영역 내에 형성된 반도체 영역의 전도형과는 반대의 전도형을 갖는 광전 변환 소자 상의 산화 실리콘으로 이루어지는 절연층에 반대의 전도형과 동일 극성의 하전 입자를 매립함으로써 광전 변환부 표면의 전위를 상승시켜 표면에 반전층을 형성함으로써, 표면의 공핍화를 막아 암전류의 발생을 감소시키는 기술이 개시되어 있다(예를 들면, 일본 특허 출원 공개번호 평1-256168호 공보를 참조).For example, by filling a charged particle of the same polarity as that of the opposite conductivity type in an insulating layer made of silicon oxide on the photoelectric conversion element having a conductivity opposite to that of the semiconductor region formed in the semiconductor region. A technique is disclosed in which an inversion layer is formed on the surface by raising the potential to prevent depletion of the surface to reduce the generation of dark currents (see, for example, Japanese Patent Application Laid-open No. Hei 1-256168).

그러나, 상기한 기술에서는, 절연층에 하전 입자를 매립하는 기술이 필요하지만, 어떠한 매립 기술을 사용하는 것인지가 불분명하다. 또한, 일반적으로 비휘발성 메모리에서와 같이 외부로부터 절연막 내로 전하를 주입하기 위해서는, 전하를 주입하기 위한 전극이 필요하게 된다. 만일 전극을 이용하지 않고 외부로부터 비접촉 방식으로 전하를 주입할 수 있다고 해도, 어쨌든 절연막 중에 트랩된 전하가 디트랩(detrap)되어서는 안되므로, 전하 유지 특성이 문제로 된다. 그러므로, 전하 유지 특성이 높은 고품질의 절연막이 요구되지만, 이러한 절연막은 실현이 곤란하다.However, the above technique requires a technique of embedding charged particles in the insulating layer, but it is unclear which embedding technique is used. Also, in general, in order to inject charge into the insulating film from the outside as in a nonvolatile memory, an electrode for injecting charge is required. Even if it is possible to inject charges from the outside in a non-contact manner without using an electrode, the charge trapping characteristic becomes a problem since the charge trapped in the insulating film should not be detrapped anyway. Therefore, a high quality insulating film having high charge retention characteristics is required, but such an insulating film is difficult to realize.

본 발명은, 수광부(광전 변환부)에 고농도로 이온 주입하여 충분한 홀 축적층을 형성하려고 할 때, 수광부가 이온 주입에 의해 데미지를 입기때문에, 고온에서의 어닐링 처리가 필수로 되지만, 그 때는 불순물의 확산이 발생하고, 광전 변환 특성이 열화된다는 문제점을 해소하는 것을 목적으로 한다.In the present invention, when a high concentration of ions are implanted into the light receiving portion (photoelectric conversion portion) to form a sufficient hole accumulation layer, the light receiving portion is damaged by ion implantation. The purpose of this invention is to solve the problem of the diffusion of and deterioration of the photoelectric conversion characteristics.

한편, 이온 주입의 데미지를 감소시키기 위하여, 농도를 낮추어 이온 주입을 행하면, 홀 축적층의 농도가 낮아져, 홀 축적층으로서의 기능을 충분히 가지고 있지 않은 것으로 된다.On the other hand, in order to reduce the damage of ion implantation, when ion concentration is carried out by lowering the concentration, the concentration of the hole accumulation layer is lowered, so that the function as the hole accumulation layer is not sufficient.

즉, 불순물의 확산을 억제하고 원하는 광전 변환 특성을 가지면서, 충분한 홀 축적층의 실현과 암전류의 저감을 양립시키는 것이 곤란하다.That is, it is difficult to attain both sufficient hole accumulation layers and reduction of dark current while suppressing diffusion of impurities and having desired photoelectric conversion characteristics.

본 발명은 충분한 홀 축적층의 실현과 암전류의 감소를 양립시키는 것을 과제로 한다.An object of the present invention is to achieve both a sufficient hole accumulation layer and a reduction in dark current.

본 발명의 고체 촬상 장치(제1 고체 촬상 장치)는, 입사광을 광전 변환하는 수광부를 갖는 고체 촬상 장치에 있어서, 상기 수광부의 수광면에 형성된 계면 준위를 감소시키기 위한 막과, 상기 계면 준위를 감소시키기 위한 막 상에 형성된 마이너스의 고정 전하를 갖는 막을 포함하며, 상기 수광부의 수광면측 상에 홀 축적층이 형성되는 것을 특징으로 한다.A solid-state imaging device (first solid-state imaging device) of the present invention is a solid-state imaging device having a light receiving unit that photoelectrically converts incident light, the film for reducing the interface level formed on the light receiving surface of the light receiving unit, and the interface level is reduced. And a film having a negative fixed charge formed on the film for forming the film, wherein the hole accumulation layer is formed on the light-receiving surface side of the light-receiving portion.

상기 제1 고체 촬상 장치에서는, 계면 준위를 감소시키기 위한 막에 마이너 스의 고정 전하를 갖는 막이 형성되어 있으므로, 마이너스의 고정 전하에 기인한 전계에 의해, 수광부의 수광면측 상의 계면에 홀 축적층이 충분하게 형성된다. 따라서, 계면으로부터의 전하(전자)의 생성이 억제되는 동시에, 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고 홀이 다수 존재하는 홀 축적층을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다. 따라서, 이러한 계면에 기인한 전하가 암전류로 되어 수광부에서 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다. 또한, 수광부의 수광면에 계면 준위를 감소시키기 위한 막이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부 내로 흐르는 것이 억제된다.In the first solid-state imaging device, since a film having a negative fixed charge is formed in the film for reducing the interface level, a hole accumulation layer is formed at the interface on the light-receiving surface side of the light receiving portion by an electric field caused by the negative fixed charge. It is formed sufficiently. Therefore, generation of charges (electrons) from the interface is suppressed, and even when charges (electrons) are generated, the hole accumulation layer in which a large number of holes does not flow into the charge accumulation portion forming the potential well in the light receiving portion is present. Because of this, it is possible to dissipate this charge (electron). Therefore, the charge resulting from such an interface becomes a dark current, and it can prevent that it is detected by a light receiving part, and the dark current resulting from an interface level is suppressed. In addition, since a film for reducing the interface level is formed on the light receiving surface of the light receiving portion, generation of electrons due to the interface level is further suppressed, so that electrons due to the interface level flow into the light receiving portion as a dark current.

본 발명의 고체 촬상 장치(제2 고체 촬상 장치)는, 입사광을 광전 변환하는 수광부를 갖는 고체 촬상 장치에 있어서, 상기 수광부의 수광면에 형성되고 입사광을 투과하는 절연막과, 상기 절연막 상에 형성되어 마이너스 전압이 인가되는 막을 포함하며, 상기 수광부의 수광면측 상에 홀 축적층이 형성되는 것을 특징으로 한다.A solid-state imaging device (second solid-state imaging device) of the present invention is a solid-state imaging device having a light-receiving unit that photoelectrically converts incident light, which is formed on the light-receiving surface of the light-receiving unit and is formed on the insulating film and the insulating film. And a film to which a negative voltage is applied, wherein a hole accumulation layer is formed on the light receiving surface side of the light receiving unit.

상기 제2 고체 촬상 장치에서는, 수광부의 수광면에 형성된 절연막 상에 마이너스 전압이 인가되는 막이 형성되어 있으므로, 마이너스 전압이 인가되는 막에 마이너스 전압이 인가될 때에 생성되는 전계에 의해, 수광부의 수광면측의 계면에 홀 축적층이 충분하게 형성된다. 따라서, 계면으로부터의 전하(전자)의 생성이 억제되는 동시에, 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성 하고 있는 전하 축적 부분에 유입되지 않고 홀이 다수 존재하는 홀 축적층을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다. 따라서, 이러한 계면에 기인한 전하가 암전류로 되어 수광부에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다.In the second solid-state imaging device, since a film to which negative voltage is applied is formed on the insulating film formed on the light receiving surface of the light receiving unit, the light receiving surface side of the light receiving unit is formed by an electric field generated when a negative voltage is applied to the film to which the negative voltage is applied. The hole accumulation layer is sufficiently formed at the interface of. Therefore, generation of charges (electrons) from the interface is suppressed, and even when charges (electrons) are generated, the hole accumulation layer in which a large number of holes does not flow into the charge accumulation portion forming the potential well in the light receiving portion is present. Because of this, it is possible to dissipate this charge (electron). Therefore, the electric charge resulting from this interface becomes a dark current, and can be prevented from being detected by the light receiving part, and the dark current resulting from an interface level is suppressed.

본 발명의 고체 촬상 장치(제3 고체 촬상 장치)는, 입사광을 광전 변환하는 수광부를 갖는 고체 촬상 장치에 있어서, 상기 수광부의 수광면측의 상층에 형성된 절연막과, 상기 절연막 상에 형성되고 입사광을 광전 변환하는 상기 수광부의 수광면측의 계면보다 일함수의 값이 큰 막을 포함하는 것을 특징으로 한다.The solid-state imaging device (third solid-state imaging device) of the present invention is a solid-state imaging device having a light-receiving unit that photoelectrically converts incident light, comprising: an insulating film formed on an upper layer on the light-receiving surface side of the light-receiving unit, and formed on the insulating film, And a film having a larger work function than an interface on the light-receiving surface side of the light-receiving portion to be converted.

상기 제3 고체 촬상 장치에서는, 수광부 상에 형성된 절연막 상에, 광전 변환하는 수광부의 수광면측의 계면보다 일함수의 값이 큰 막이 형성되므로, 수광부의 수광측 계면에 홀 축적이 가능하게 된다. 그에 따라 암전류가 저감된다.In the third solid-state imaging device, since a film having a larger work function value is formed on the insulating film formed on the light receiving portion than the interface on the light receiving surface side of the light receiving portion for photoelectric conversion, hole accumulation is possible at the light receiving side interface of the light receiving portion. As a result, the dark current is reduced.

본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)은, 반도체 기판에 입사광을 광전 변환하는 수광부가 형성되는 고체 촬상 장치의 제조 방법에 있어서, 상기 수광부가 형성된 반도체 기판 상에 계면 준위를 감소시키기 위한 막을 형성하는 공정과, 상기 계면 준위를 감소시키기 위한 막에 마이너스의 고정 전하를 갖는 막을 형성하는 공정을 포함하며, 상기 마이너스의 고정 전하를 갖는 막에 의해 상기 수광부의 수광면측에 홀 축적층이 형성되는 것을 특징으로 한다.The manufacturing method (first manufacturing method) of the solid-state imaging device of the present invention is a manufacturing method of a solid-state imaging device in which a light receiving portion for photoelectric conversion of incident light is formed on a semiconductor substrate, wherein the interface level is reduced on the semiconductor substrate on which the light receiving portion is formed. And forming a film having a negative fixed charge in the film for reducing the interface level, wherein the hole accumulation layer is provided on the light-receiving side of the light receiving portion by a film having the negative fixed charge. It is characterized in that it is formed.

상기 고체 촬상 장치의 제조 방법(제1 제조 방법)에서는, 계면 준위를 감소시키기 위한 막 상에 마이너스의 고정 전하를 갖는 막이 형성되므로, 마이너스의 고정 전하에 기인한 전계에 의해, 수광부의 수광면측의 계면에 홀 축적층이 충분하 게 형성된다. 따라서, 계면으로부터 생성되는 전하(전자)가 억제되는 동시에, 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고 홀이 다수 존재하는 홀 축적층을 흐르므로, 이 전하(소자)를 소멸시킬 수 있다. 따라서, 이러한 계면에 기인한 전하에 의한 암전류가 수광부에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다. 또한, 수광부의 수광면에 계면 준위를 감소시키기 위한 막이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제된다. 따라서, 계면 준위에 기인하는 전자가 암전류로서 수광부 내로 흐르는 것이 억제된다. 그리고, 마이너스의 고정 전하를 갖는 막을 사용함으로써, 이온 주입 및 어닐링을 행하지 않고 HAD 구조의 형성이 가능하게 된다.In the manufacturing method (first manufacturing method) of the above-mentioned solid-state imaging device, since a film having a negative fixed charge is formed on the film for reducing the interface level, the light receiving surface side of the light-receiving portion is formed by an electric field caused by the negative fixed charge. A sufficient hole accumulation layer is formed at the interface. Therefore, even when charges (electrons) generated from the interface are suppressed and charges (electrons) are generated, the charge accumulation layer having a large number of holes does not flow into the charge accumulation portion forming the potential well in the light receiving portion. As a result, this charge (element) can be eliminated. Therefore, the dark current by the electric charge resulting from such an interface can be prevented from being detected by the light receiving part, and the dark current resulting from the interface level is suppressed. In addition, since a film for reducing the interface level is formed on the light receiving surface of the light receiving portion, generation of electrons due to the interface level is further suppressed. Therefore, it is suppressed that the electron resulting from an interface level flows into a light receiving part as a dark current. By using a film having a negative fixed charge, the HAD structure can be formed without ion implantation and annealing.

본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)은, 반도체 기판에 입사광을 광전 변환하는 수광부가 형성되는 고체 촬상 장치의 제조 방법에 있어서, 상기 수광부의 수광면에 상기 입사광을 투과시키는 절연막을 형성하는 공정과, 상기 절연막 상에 마이너스 전압이 인가되는 막을 형성하는 공정을 포함하며, 상기 마이너스 전압이 인가되는 막에 마이너스 전압을 인가함으로써 상기 수광부의 수광면측에 홀 축적층이 형성되는 것을 특징으로 한다.The manufacturing method (second manufacturing method) of the solid-state imaging device of this invention is a manufacturing method of the solid-state imaging device in which the light receiving part which photoelectrically converts incident light is formed in the semiconductor substrate, The insulating film which permeate | transmits the said incident light to the light receiving surface of the said light receiving part Forming a film to which a negative voltage is applied on the insulating film; and applying a negative voltage to the film to which the negative voltage is applied to form a hole accumulation layer on the light receiving surface side of the light receiving unit. It is done.

상기 고체 촬상 장치의 제조 방법(제2 제조 방법)에서는, 수광부의 수광면에 형성된 절연막 상에 마이너스 전압이 인가되는 막을 형성하므로, 마이너스 전압이 인가되는 막에 마이너스 전압이 인가됨으로써 발생한 전계에 의해, 수광부의 수광면측의 계면에 홀 축적층이 충분하게 형성된다. 따라서, 계면으로부터의 전하(전 자)의 생성이 억제되며, 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고 홀이 다수 존재하는 홀 축적층을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다. 따라서, 이러한 계면에 기인한 전하에 의해 생성된 암전류가 수광부에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다. 그리고, 마이너스의 고정 전하를 갖는 막을 사용함으로써, 이온 주입 및 어닐링을 행하지 않고서도 HAD 구조의 형성이 가능하게 된다.In the manufacturing method (second manufacturing method) of the above-mentioned solid-state imaging device, since a film to which negative voltage is applied is formed on the insulating film formed on the light receiving surface of the light receiving unit, the electric field generated by applying a negative voltage to the film to which negative voltage is applied, The hole accumulation layer is sufficiently formed at the interface on the light receiving surface side of the light receiving portion. Therefore, generation of charges (electrons) from the interface is suppressed, and even when charges (electrons) are generated, these charges do not flow into the charge accumulation portion that forms the potential well in the light receiving portion, and the hole accumulation layer in which many holes exist. Because of this, it is possible to dissipate this charge (electron). Therefore, it is possible to prevent the dark current generated by the charge due to such an interface from being detected by the light receiving portion, and the dark current due to the interface level is suppressed. By using a film having a negative fixed charge, the HAD structure can be formed without ion implantation and annealing.

본 발명의 고체 촬상 장치의 제조 방법(제3 제조 방법)은, 반도체 기판에 입사광을 광전 변환하는 수광부가 형성되는 고체 촬상 장치의 제조 방법에 있어서, 상기 수광부의 수광면측의 상층에 절연막을 형성하는 공정과, 상기 절연막 상에 상기 광전 변환하는 수광부의 수광면측의 계면보다 일함수의 값이 큰 막을 형성하는 공정을 포함하는 것을 특징으로 한다.The manufacturing method (third manufacturing method) of the solid-state imaging device of this invention is a manufacturing method of the solid-state imaging device in which the light receiving part which photoelectrically converts incident light is formed in a semiconductor substrate, Comprising: An insulating film is formed in the upper layer on the light-receiving surface side of the light receiving part. And forming a film on the insulating film having a larger work function than an interface on the light-receiving surface side of the light-receiving portion for photoelectric conversion.

상기 고체 촬상 장치의 제조 방법(제3 제조 방법)에서는, 수광부 상에 형성된 절연막 상에, 입사광을 광전 변환하는 수광부의 수광면측 계면보다 일함수의 값이 큰 막을 형성하므로, 수광부의 수광측 계면에 홀 축적층을 형성할 수 있다. 그에 따라 암전류가 저감된다.In the manufacturing method (third manufacturing method) of the above-mentioned solid-state imaging device, a film having a larger work function than the light-receiving surface side interface of the light-receiving portion for photoelectric conversion of incident light is formed on the insulating film formed on the light-receiving portion. The hole accumulation layer can be formed. As a result, the dark current is reduced.

본 발명의 촬상 장치(제1 촬상 장치)는, 입사광을 집광하는 집광 광학부와, 상기 집광 광학부에 의해 집광된 상기 입사광을 수광하여 광전 변환하는 고체 촬상 장치와, 광전 변환된 신호 전하를 처리하는 신호 처리부를 포함하며, 상기 고체 촬상 장치는, 상기 입사광을 광전 변환하는 상기 고체 촬상 장치의 수광부의 수광면 에 형성된 계면 준위를 감소시키기 위한 막과, 상기 계면 준위를 감소시키기 위한 막에 형성된 마이너스의 고정 전하를 갖는 막을 포함하며, 상기 수광부의 수광면에 홀 축적층이 형성되는 것을 특징으로 한다.An imaging device (first imaging device) of the present invention includes a light condensing optical unit for condensing incident light, a solid-state image capturing photoelectric conversion by receiving the incident light collected by the condensing optical unit, and a photoelectrically converted signal charge. And a signal processing unit, wherein the solid-state imaging device includes a film for reducing the interface level formed on the light receiving surface of the light-receiving unit of the solid-state imaging device for photoelectric conversion of the incident light, and a minus formed in the film for reducing the interface level. It includes a film having a fixed charge of, characterized in that the hole accumulation layer is formed on the light receiving surface of the light receiving portion.

상기 제1 촬상 장치에서는, 본 발명의 상기 제1 고체 촬상 장치를 사용하므로, 암전류가 저감된 고체 촬상 장치가 사용되게 된다.In the first imaging device, since the first solid-state imaging device of the present invention is used, the solid-state imaging device with reduced dark current is used.

본 발명의 촬상 장치(제2 촬상 장치)는, 입사광을 집광하는 집광 광학부와, 상기 집광 광학부에 의해 집광된 상기 입사광을 수광하여 광전 변환하는 고체 촬상 장치와, 광전 변환된 신호 전하를 처리하는 신호 처리부를 포함하며, 상기 고체 촬상 장치는, 상기 입사광을 광전 변환하는 상기 고체 촬상 장치의 수광부의 수광면에 형성된 절연막과, 상기 절연막 상에 형성된 마이너스 전압이 인가되는 막을 포함하며, 상기 절연막은 상기 입사광을 투과하는 절연막을 포함하며, 상기 수광부의 수광면에 홀 축적층이 형성되는 것을 특징으로 한다.An imaging device (second imaging device) of the present invention comprises a condensing optical unit for condensing incident light, a solid-state imaging device for receiving and photoelectrically converting the incident light collected by the condensing optical unit, and processing photoelectrically converted signal charges. And a signal processing unit, wherein the solid-state imaging device includes an insulating film formed on the light receiving surface of the light receiving unit of the solid-state imaging device that photoelectrically converts the incident light, and a film to which a negative voltage formed on the insulating film is applied. And an insulating film that transmits the incident light, wherein a hole accumulation layer is formed on the light receiving surface of the light receiving unit.

상기 제2 촬상 장치에서는, 본원 발명의 상기 제2 고체 촬상 장치를 사용하므로, 암전류가 저감된 고체 촬상 장치가 사용된다.In the said 2nd imaging device, since the said 2nd solid-state imaging device of this invention is used, the solid-state imaging device in which dark current was reduced is used.

본 발명의 촬상 장치(제3 촬상 장치)는, 입사광을 집광하는 집광 광학부와, 상기 집광 광학부에 의해 집광된 상기 입사광을 수광하여 광전 변환하는 고체 촬상 장치와, 광전 변환된 신호 전하를 처리하는 신호 처리부를 포함하며, 상기 고체 촬상 장치는, 상기 입사광을 신호 전하로 변환하는 수광부의 수광면측의 상층에 형성한 절연막과, 상기 절연막 상에 형성되고 광전 변환하는 수광부의 수광면측 계면보다 일함수의 값이 큰 막을 포함하는 것을 특징으로 한다.An imaging device (third imaging device) of the present invention comprises a condensing optical unit for condensing incident light, a solid-state imaging device for receiving and photoelectrically converting the incident light collected by the condensing optical unit, and processing the photoelectrically converted signal charges. And a signal processing unit, wherein the solid-state imaging device has a work function greater than an insulating film formed on the light receiving surface side of the light receiving unit for converting the incident light into a signal charge, and a light receiving surface side interface formed on the insulating film for photoelectric conversion. It is characterized by including a film having a large value of.

상기 제3 촬상 장치에서는, 본 발명의 상기 제3 고체 촬상 장치를 사용하므로, 암전류가 저감된 고체 촬상 장치가 사용된다.In the third imaging device, since the third solid-state imaging device of the present invention is used, the solid-state imaging device with reduced dark current is used.

본 발명의 고체 촬상 장치에 의하면, 암전류를 억제할 수 있으므로, 촬상 화상에서의 노이즈를 감소시킬 수 있으므로, 고화질의 화상을 얻을 수 있다는 이점이 있다. 특히, 노광량이 적은 장시간 노광에서의 암전류에 의한 흰색점의 발생(컬러 CCD에서는 원색의 점)을 감소시킬 수 있다.According to the solid-state imaging device of the present invention, since the dark current can be suppressed, noise in the picked-up image can be reduced, so that there is an advantage in that a high quality image can be obtained. In particular, the occurrence of white spots (dots of primary colors in color CCDs) due to dark current during long-time exposure with a small exposure amount can be reduced.

본 발명의 고체 촬상 장치의 제조 방법에 의하면, 암전류를 억제할 수 있으므로, 촬상 화상에서의 노이즈를 감소시킬 수 있다. 따라서, 고화질의 화상을 얻을 수 있는 고체 촬상 장치의 실현이 가능하게 된다는 이점이 있다. 특히, 노광량이 적은 장시간 노광에서의 암전류에 의한 흰색점의 발생(컬러 CCD에서는 원색의 점)을 감소시킬 수 있는 고체 촬상 장치의 실현이 가능하게 된다.According to the manufacturing method of the solid-state imaging device of this invention, since a dark current can be suppressed, the noise in a picked-up image can be reduced. Therefore, there is an advantage that the solid-state imaging device capable of obtaining a high quality image can be realized. In particular, it is possible to realize a solid-state imaging device capable of reducing the occurrence of white spots (dots of primary colors in color CCDs) due to dark current during long-time exposure with a small exposure amount.

본 발명의 촬상 장치에 의하면, 암전류를 억제할 수 있는 고체 촬상 장치를 사용하고 있으므로, 촬상 화상에서의 노이즈를 감소시킬 수 있다. 따라서, 고품위의 영상을 기록할 수 있다는 이점이 있다. 특히, 노광량이 적은 장시간 노광에서의 암전류에 의한 흰색점의 발생(컬러 CCD에서는 원색의 점)을 감소시킬 수 있다.According to the imaging device of the present invention, since the solid-state imaging device capable of suppressing the dark current is used, noise in the captured image can be reduced. Therefore, there is an advantage that high quality video can be recorded. In particular, the occurrence of white spots (dots of primary colors in color CCDs) due to dark current during long-time exposure with a small exposure amount can be reduced.

본 발명의 고체 촬상 장치(제1 고체 촬상 장치)의 제1 실시예를 도 1의 주요부 구성 단면도를 참조하여 설명한다.A first embodiment of a solid-state imaging device (first solid-state imaging device) of the present invention will be described with reference to a sectional view of the main part of FIG.

도 1에 나타낸 바와 같이, 고체 촬상 장치(1)는 반도체 기판(또는 반도체 층)(11)에 입사광(L)을 광전 변환하는 수광부(12)를 가지며, 이 수광부(12)의 측부에는 화소 분리 영역(13)을 사이에 두고 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14)를 가지고 있다.As shown in FIG. 1, the solid-state imaging device 1 has a light receiving portion 12 that photoelectrically converts incident light L into a semiconductor substrate (or semiconductor layer) 11, and the side of the light receiving portion 12 separates pixels. The peripheral circuit part 14 in which the peripheral circuit (not specifically shown) was formed across the area | region 13 is provided.

그리고, 이하의 설명에서는, 고체 촬상 장치(1)는 반도체 기판(11)에 수광부(12)를 갖는 것으로 설명한다.In the following description, the solid-state imaging device 1 will be described as having the light receiving portion 12 in the semiconductor substrate 11.

수광부(후술하는 홀 축적층(23)도 포함함)(12)의 수광면(12s) 상에는 계면 준위를 감소시키기 위한 막(21)이 형성되어 있다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성되어 있다. 계면 준위를 감소시키기 위한 막(21) 상에는 마이너스의 고정 전하를 갖는 막(22)이 형성되어 있다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.On the light receiving surface 12s of the light receiving portion (including the hole accumulation layer 23 described later) 12, a film 21 for reducing the interface level is formed. The film 21 for reducing this interface level is formed of, for example, a silicon oxide (SiO 2 ) film. On the film 21 for reducing the interface level, a film 22 having a negative fixed charge is formed. As a result, the hole accumulation layer 23 is formed on the light receiving surface side of the light receiving portion 12.

따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해 수광부(12)의 수광면(12s)측에 홀 축적층(23)이 형성되도록 하는 막두께로 형성되어 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.Therefore, the film 21 for reducing the interface level has a hole accumulation layer 23 on the light receiving surface 12s side of the light receiving portion 12 by the film 22 having a negative fixed charge on at least the light receiving portion 12. ) Is formed to a film thickness for forming. The film thickness is made into 1 atomic layer or more and 100 nm or less, for example.

주변 회로부(14)의 주변 회로에는, 예를 들면, 고체 촬상 장치(1)가 CMOS 이미지 센서인 경우에는, 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터 등의 트랜지스터를 포함하는 화소 회로가 있다.In the peripheral circuit of the peripheral circuit unit 14, for example, when the solid-state imaging device 1 is a CMOS image sensor, there is a pixel circuit including transistors such as a transfer transistor, a reset transistor, an amplifying transistor, and a selection transistor.

또한, 주변 회로에는, 복수의 수광부(12)를 포함하는 화소 어레이부의 판독 행의 신호의 판독 동작을 행하는 구동 회로, 판독한 신호를 전송하는 수직 주사 회 로, 시프트 레지스터 또는 어드레스 디코더, 및 수평 주사 회로 등이 포함된다.In addition, the peripheral circuit includes a driving circuit for reading out a signal of a read row of a pixel array section including a plurality of light receiving sections 12, a vertical scan circuit for transferring the read signal, a shift register or an address decoder, and a horizontal scan. Circuits and the like.

또한, 주변 회로부(14)의 주변 회로에는, 예를 들면, 고체 촬상 장치(1)가 CCD 이미지 센서의 경우, 수광부에 의해 광전 변환된 신호 전하를 수직 전송 게이트에 판독하는 판독 게이트, 판독한 신호 전하를 수직 방향으로 전송하는 수직 전하 전송부 등이 있다. 또한, 이 주변 회로에는 수평 전하 전송부 등이 포함된다.In the peripheral circuit of the peripheral circuit portion 14, for example, in the case where the solid-state imaging device 1 is a CCD image sensor, a read gate for reading the signal charges photoelectrically converted by the light receiving portion into a vertical transfer gate and a read signal And vertical charge transfer units for transferring charges in the vertical direction. In addition, the peripheral circuit includes a horizontal charge transfer unit and the like.

마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다. 전술한 종류의 막은 실제로 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 사용되고 있다. 따라서, 성막 방법이 확립되어 있으므로, 용이하게 성막할 수 있다.The film 22 having a negative fixed charge includes, for example, a hafnium oxide (HfO 2 ) film, an aluminum oxide (Al 2 O 3 ) film, a zirconium oxide (ZrO 2 ) film, and tantalum oxide (Ta 2 O 5 ). Film or a titanium oxide (TiO 2 ) film. The film of the above kind is actually used for the gate insulating film of an insulated gate type field effect transistor, and the like. Therefore, since the film-forming method is established, it can form into a film easily.

성막 방법으로서는, 예를 들면, 화학 기상 성장법(CVD), 스퍼터링법, 원자층 증착법 등을 들 수 있지만, 원자층 증착법을 이용하면, 성막 중에 계면 준위를 감소시키기 위한 SiO2층을 동시에 1nm 정도로 형성할 수 있으므로 바람직하다.Examples of the deposition method include chemical vapor deposition (CVD), sputtering, atomic layer deposition, and the like. However, when the atomic layer deposition method is used, the SiO 2 layer for reducing the interface level during film formation is simultaneously about 1 nm. It is preferable because it can be formed.

또한, 그 이외의 재료로서는, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등이 있다.In addition, other materials include lanthanum oxide (La 2 O 3 ), praseodymium oxide (Pr 2 O 3 ), cerium oxide (CeO 2 ), and neodymium oxide. ) (Nd 2 O 3 ), promethium oxide (Pm 2 O 3 ), samarium oxide (Sm 2 O 3 ), europium oxide (Eu 2 O 3 ), gadolinium oxide ( gadolinium oxide (Gd 2 O 3 ), terbium oxide (Tb 2 O 3 ), dysprosium oxide (Dy 2 O 3 ), holmium oxide (Ho 2 O 3 ), oxidation Erbium oxide (Er 2 O 3 ), thulium oxide (Tm 2 O 3 ), ytterbium oxide (Yb 2 O 3 ), lutetium oxide (Lu 2 O 3 ) And yttrium oxide (Y 2 O 3 ).

또한, 마이너스의 고정 전하를 갖는 막(22)은 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막으로 형성하는 것도 가능하다.In addition, the film 22 having a negative fixed charge may be formed of a hafnium nitride film, an aluminum nitride film, a hafnium oxynitride film, or an aluminum oxynitride film.

마이너스의 고정 전하를 갖는 막(22)은, 절연성을 손상시키지 않는 범위에서, 막 내에 실리콘(Si) 또는 질소(N)가 첨가되어 있어도 된다. 그 농도는 막의 절연성이 손상되지 않는 범위에서 적당히 결정된다. 단, 흰색점 등의 화상 결함이 발생하지 않도록 하기 위하여, 실리콘 또는 질소 등의 첨가물은, 마이너스의 고정 전하를 갖는 막(22)의 표면, 즉 수광부(12)의 반대측의 면에 첨가되어 있는 것이 바람직하다.In the film 22 having a negative fixed charge, silicon (Si) or nitrogen (N) may be added to the film within a range that does not impair insulation. The concentration is suitably determined in a range in which the insulation of the film is not impaired. However, in order to prevent image defects such as white spots from occurring, additives such as silicon or nitrogen are added to the surface of the film 22 having a negative fixed charge, that is, the surface opposite to the light receiving portion 12. desirable.

이와 같이, 실리콘(Si) 또는 질소(N)가 첨가되는 것에 의해, 막의 내열성 또는 프로세스 중의 이온 주입의 저지 능력을 향상시키는 것이 가능하게 된다.Thus, by adding silicon (Si) or nitrogen (N), it becomes possible to improve the heat resistance of a film | membrane or the ability to prevent ion implantation in a process.

마이너스의 고정 전하를 갖는 막(22) 상에는 절연막(41)이 형성되고, 주변 회로부(14) 위쪽의 절연막(41) 상에는 차광막(42)이 형성되어 있다. 이 차광막(42)에 의해, 수광부(12)에 광이 진입하지 못하는 영역이 형성되며, 그 수광 부(12)의 출력에 의해 화상에서의 흑레벨이 결정된다.An insulating film 41 is formed on the film 22 having a negative fixed charge, and a light shielding film 42 is formed on the insulating film 41 above the peripheral circuit portion 14. The light shielding film 42 forms a region where light cannot enter the light receiving portion 12, and the black level in the image is determined by the output of the light receiving portion 12.

또한, 주변 회로부(14)에 광이 진입하는 것이 방지되므로, 주변 회로부(14)에 진입하는 광에 의한 특성 변동이 억제된다.In addition, since light is prevented from entering the peripheral circuit portion 14, the characteristic variation caused by the light entering the peripheral circuit portion 14 is suppressed.

또한, 상기 입사광에 대하여 투과성을 갖는 절연막(43)이 형성되어 있다. 이 절연막(43)의 표면은 평탄화되어 있는 것이 바람직하다.In addition, an insulating film 43 having transparency to the incident light is formed. It is preferable that the surface of this insulating film 43 is planarized.

또한, 절연막(43) 상에는 컬러 필터층(44) 및 집광 렌즈(45)가 형성되어 있다.The color filter layer 44 and the condenser lens 45 are formed on the insulating film 43.

고체 촬상 장치(제1 고체 촬상 장치)(1)에서는, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)이 형성되어 있으므로, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하에 의해, 계면 준위를 감소시키기 위한 막(21)을 통해 수광부(12)의 표면에 전계가 가해진다. 수광부(12)의 표면에 홀 축적층(23)이 형성된다.In the solid-state imaging device (first solid-state imaging device) 1, since the film 22 having the negative fixed charge is formed on the film 21 for reducing the interface level, the film having the negative fixed charge ( Due to the negative fixed charge in 22, an electric field is applied to the surface of the light receiving portion 12 through the film 21 for reducing the interface level. The hole accumulation layer 23 is formed on the surface of the light receiving portion 12.

도 2의 (1)에 나타낸 바와 같이, 마이너스의 고정 전하를 갖는 막(22)을 형성한 직후부터, 막 내에 존재하는 마이너스의 고정 전하에 의한 전계에 의해, 계면 부근을 홀 축적층(23)으로 하는 것이 가능하게 된다.As shown in FIG. 2 (1), immediately after the formation of the film 22 having the negative fixed charge, the hole accumulation layer 23 is located near the interface by the electric field by the negative fixed charge present in the film. It becomes possible to make it.

따라서, 수광부(12)와 계면 준위를 감소시키기 위한 막(21)과의 계면에서의 계면 준위에 의해 생성되는 암전류가 억제된다. 즉, 그 계면으로부터 생성되는 전하(전자)가 억제되며, 계면으로부터 전하(전자)가 생성되어도, 그 전하가 수광부(12)에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고, 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 그 전하(전자)를 소멸시킬 수 있다.Therefore, the dark current generated by the interface level at the interface between the light receiving portion 12 and the film 21 for reducing the interface level is suppressed. That is, the charges (electrons) generated from the interface are suppressed, and even if charges (electrons) are generated from the interface, the charges do not flow into the charge accumulation portion forming the potential well in the light receiving portion 12, and many holes are provided. Since the existing hole accumulation layer 23 flows, the electric charges (electrons) can be eliminated.

따라서, 이러한 계면에 기인한 전하에 의한 암전류가 수광부(12)에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다.Therefore, the dark current by the electric charge resulting from such an interface can be prevented by the light receiving part 12, and the dark current resulting from an interface level is suppressed.

한편, 도 2의 (2)에 나타낸 바와 같이, 홀 축적층을 형성하지 않는 구성에서는, 계면 준위에 의해 암전류가 발생하여, 그 암전류가 수광부(12) 내로 흐르게 된다는 문제가 발생한다.On the other hand, as shown in (2) of FIG. 2, in the structure which does not form a hole accumulation layer, the dark current generate | occur | produces by interface level, and the problem that the dark current flows into the light receiving part 12 arises.

또한, 도 2의 (3)에 나타낸 바와 같이, 이온 주입에 의해 홀 축적층(23)을 형성하는 구성에서는, 전술한 바와 같이, 이온 주입에서의 도핑 불순물의 활성화를 위해 700℃ 이상의 고온의 열처리가 필수적이기 때문에, 불순물의 확산이 발생하고, 계면의 홀 축적층이 확장되며, 광전 변환하는 영역이 좁아지게 된다. 그 결과, 원하는 광전 변화 특성을 얻는 것이 곤란하게 된다.In addition, as shown in FIG. 2 (3), in the configuration in which the hole accumulation layer 23 is formed by ion implantation, as described above, heat treatment at a high temperature of 700 ° C. or higher for activation of doping impurities in ion implantation. Since is essential, diffusion of impurities occurs, the hole accumulation layer at the interface is expanded, and the region for photoelectric conversion is narrowed. As a result, it becomes difficult to obtain desired photoelectric change characteristics.

또한, 고체 촬상 장치(1)에서는, 수광부(12)의 수광면(12s)에 계면 준위를 감소시키기 위한 막(21)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제된다. 이로써, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다.In the solid-state imaging device 1, since the film 21 for reducing the interface level is formed on the light receiving surface 12s of the light receiving unit 12, generation of electrons due to the interface level is further suppressed. This suppresses the flow of electrons due to the interface level into the light receiving portion 12 as a dark current.

또한, 마이너스의 고정 전하를 갖는 막(22)으로서 산화 하프늄막을 사용한 경우, 산화 하프늄막의 굴절률이 2정도이므로, 막두께를 최적화함으로써 HAD 구조를 형성하는 것뿐만 아니라, 동시에 반사 방지 효과를 얻는 것도 가능하다. 산화 하프늄막 이외의 재료에 있어서도, 굴절률이 높은 재료를 사용하면, 그 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하게 된다.When the hafnium oxide film is used as the film 22 having a negative fixed charge, the refractive index of the hafnium oxide film is about 2, so that not only the HAD structure can be formed by optimizing the film thickness but also the antireflection effect can be obtained at the same time. Do. Also in materials other than the hafnium oxide film, when a material having a high refractive index is used, the antireflection effect can be obtained by optimizing the film thickness.

그리고, 종래의 고체 촬상 장치에서 이용된 산화 실리콘이나 질화 실리콘을 저온으로 형성한 경우에는, 막 내의 고정 전하는 양극으로 이루어지는 것으로 알려져 있어, 마이너스의 고정 전하에 의해 HAD 구조를 형성하는 것은 불가능하다.In the case where silicon oxide or silicon nitride used in a conventional solid-state imaging device is formed at a low temperature, it is known that the fixed charge in the film is composed of an anode, and it is impossible to form the HAD structure by the negative fixed charge.

다음에, 고체 촬상 장치(제1 고체 촬상 장치)(1)의 일변형예를 도 3의 주요부 구성 단면도를 참조하여 설명한다.Next, one modification of the solid-state imaging device (first solid-state imaging device) 1 will be described with reference to the main part configuration cross-sectional view of FIG. 3.

도 3에 나타낸 바와 같이, 고체 촬상 장치(2)는, 상기 고체 촬상 장치(1)에서 마이너스의 고정 전하를 갖는 막(22)만으로는 수광부(12) 상에서의 반사 방지 효과가 불충분한 경우, 마이너스의 고정 전하를 갖는 막(22) 상에 반사 방지막(46)이 형성된다. 이 반사 방지막(46)은 예를 들면 질화 실리콘막으로 형성한다.As shown in FIG. 3, in the solid-state imaging device 2, in the solid-state imaging device 1, when the anti-reflection effect on the light-receiving portion 12 is insufficient, only the film 22 having negative fixed charge is negative. An antireflection film 46 is formed on the film 22 having a fixed charge. This antireflection film 46 is formed of, for example, a silicon nitride film.

그리고, 상기 고체 촬상 장치(1)에서 형성되었된 절연막(43)은 형성되어 있지 않다.In addition, the insulating film 43 formed in the solid-state imaging device 1 is not formed.

따라서, 반사 방지막(46) 상에 컬러 필터층(44) 및 집광 렌즈(45)가 형성된다.Therefore, the color filter layer 44 and the condenser lens 45 are formed on the antireflection film 46.

이와 같이, 질화 실리콘막을 추가 성막함으로써 반사 방지 효과를 최대화하는 것이 가능하게 된다. 이 구성은 다음에 설명되는 고체 촬상 장치(3)에도 적용할 수 있다.In this manner, by further forming a silicon nitride film, it is possible to maximize the antireflection effect. This configuration is also applicable to the solid-state imaging device 3 described later.

전술한 바와 같이, 반사 방지막(46)이 형성됨으로써, 광이 수광부(12)에 입사되기 전에 광의 반사를 감소시킬 수 있다. 따라서, 수광부(12)로의 입사광량을 증대시킬 수 있으므로, 고체 촬상 장치(2)의 감도를 향상시킬 수 있다.As described above, the anti-reflection film 46 is formed, so that the reflection of the light can be reduced before the light is incident on the light receiving portion 12. Therefore, since the amount of incident light to the light receiving portion 12 can be increased, the sensitivity of the solid-state imaging device 2 can be improved.

다음에, 상기 고체 촬상 장치(제1 고체 촬상 장치)(1)의 일변형예를 도 4의 주요부 구성 단면도를 참조하여 설명한다.Next, one modification of the solid-state imaging device (first solid-state imaging device) 1 will be described with reference to the sectional view of the main part of FIG. 4.

도 4에 나타낸 바와 같이, 고체 촬상 장치(3)에서는, 상기 고체 촬상 장치(1)에서의 절연막(41)이 형성되어 있지 않고, 마이너스의 고정 전하를 갖는 막(22) 상에 차광막(42)이 직접 형성된다. 또한, 절연막(43)이 형성되어 있지 않고, 반사 방지막(46)이 형성되어 있다.As shown in FIG. 4, in the solid-state imaging device 3, the insulating film 41 in the solid-state imaging device 1 is not formed, and the light shielding film 42 is formed on the film 22 having a negative fixed charge. This is formed directly. In addition, the insulating film 43 is not formed, but the antireflection film 46 is formed.

이와 같이, 차광막(42)이 마이너스의 고정 전하를 갖는 막(22) 상에 직접 형성됨으로써, 차광막(42)을 반도체 기판(11)의 표면에 근접시키는 것이 가능하다. 따라서, 차광막(42)과 반도체 기판(11)의 간격을 좁힐 수 있으므로, 인접한 수광부(포토다이오드)의 상층으로부터 경사져 입사되는 광의 성분, 즉 광학적인 색혼합 성분을 줄일 수 있다.In this manner, the light shielding film 42 is formed directly on the film 22 having the negative fixed charge, so that the light shielding film 42 can be brought close to the surface of the semiconductor substrate 11. Therefore, since the distance between the light shielding film 42 and the semiconductor substrate 11 can be narrowed, the component of light inclined from the upper layer of the adjacent light receiving unit (photodiode), that is, the optical color mixing component can be reduced.

또한, 도 5에 나타낸 바와 같이, 마이너스의 고정 전하를 갖는 막(22)이 주변 회로부(14) 부근에 있는 경우, 마이너스의 고정 전하를 갖는 막(22)의 마이너스의 고정 전하에 의해 형성되는 홀 축적층(23)에 의해, 수광부(12)의 표면에서의 계면 준위에 기인하는 암전류가 억제될 수 있다.In addition, as shown in FIG. 5, when the film 22 having the negative fixed charge is near the peripheral circuit portion 14, the hole formed by the negative fixed charge of the film 22 having the negative fixed charge is formed. By the accumulation layer 23, the dark current resulting from the interface level on the surface of the light receiving portion 12 can be suppressed.

그러나, 주변 회로부(14)에서는, 수광부(12)측과 표면측에 존재하는 소자(14D) 사이에 전위차가 야기되어, 수광부(12)의 표면으로부터 예기치 않은 캐리어가 표면측의 소자(14D)에 유입되고, 주변 회로부(14)의 오동작의 원인이 된다.However, in the peripheral circuit portion 14, a potential difference is caused between the light receiving portion 12 side and the element 14D present on the surface side, so that unexpected carriers from the surface of the light receiving portion 12 are transferred to the surface element 14D. It flows in and causes malfunction of the peripheral circuit part 14.

이와 같은 오동작을 방지하는 구성에 대하여, 이하의 본 발명의 제2 실시예 및 제3 실시예에서 설명한다.A configuration for preventing such a malfunction will be described below in the second and third embodiments of the present invention.

다음에, 본 발명의 고체 촬상 장치(제1 고체 촬상 장치)의 제2 실시예를 도 6의 주요부 구성 단면도를 참조하여 설명한다.Next, a second embodiment of the solid-state imaging device (first solid-state imaging device) of the present invention will be described with reference to the principal part configuration cross-sectional view of FIG. 6.

도 6에는, 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등은 도시되어 있지 않다.6, a light shielding film for shielding part of the light receiving unit and a peripheral circuit unit, a color filter layer for spectroscopy of light incident on the light receiving unit, a condenser lens for condensing incident light, etc. are not shown.

도 6에 나타낸 바와 같이, 고체 촬상 장치(4)는, 상기 고체 촬상 장치(1)에서, 주변 회로부(14)의 표면에서부터 마이너스의 고정 전하를 갖는 막(22)까지의 거리가 수광부(12)의 표면에서부터 막(22)까지의 거리보다 커지도록, 상기 주변 회로부(14)의 표면과 마이너스의 고정 전하를 갖는 막(22) 사이에 절연막(24)이 형성되어 있다. 이 절연막(24)은, 계면 준위를 감소시키기 위한 막(21)이 산화 실리콘막으로 형성되어 있는 경우, 주변 회로부(14) 상의 계면 준위를 감소시키기 위한 막(21)을 수광부(12) 위의 것보다 두껍게 형성한 것이어도 된다.As shown in FIG. 6, in the solid-state imaging device 4, in the solid-state imaging device 1, the distance from the surface of the peripheral circuit portion 14 to the film 22 having a negative fixed charge is the light-receiving portion 12. An insulating film 24 is formed between the surface of the peripheral circuit portion 14 and the film 22 having a negative fixed charge so as to be larger than the distance from the surface of the film to the film 22. The insulating film 24 includes a film 21 for reducing the interface level on the peripheral circuit portion 14 on the light receiving portion 12 when the film 21 for reducing the interface level is formed of a silicon oxide film. It may be formed thicker than that.

이와 같이, 주변 회로부(14)의 표면에서부터 마이너스의 고정 전하를 갖는 막(22)까지의 거리가 수광부(12)의 표면에서부터 막(22)까지의 거리보다 커지도록, 주변 회로부(14)의 표면과 마이너스의 고정 전하를 갖는 막(22) 사이에 절연막(24)이 형성되어 있으므로, 주변 회로부(14)는 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하의 전계에 의해 영향을 받지 않게 된다.Thus, the surface of the peripheral circuit portion 14 such that the distance from the surface of the peripheral circuit portion 14 to the film 22 having the negative fixed charge becomes larger than the distance from the surface of the light receiving portion 12 to the film 22. Since the insulating film 24 is formed between the film 22 having a negative fixed charge and the peripheral circuit portion 14, the peripheral circuit portion 14 is not affected by the negative fixed electric field in the film 22 having the negative fixed charge. Will not.

따라서, 마이너스의 고정 전하에 의한 주변 회로의 오동작을 방지할 수 있다.Therefore, the malfunction of the peripheral circuit due to the negative fixed charge can be prevented.

다음에, 본 발명의 고체 촬상 장치(제1 고체 촬상 장치)의 제3 실시예를 도 7의 주요부 구성 단면도를 참조하여 설명한다.Next, a third embodiment of the solid-state imaging device (first solid-state imaging device) of the present invention will be described with reference to the principal part configuration cross-sectional view of FIG.

도 7에는, 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사 하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등은 도시되어 있지 않다.In FIG. 7, a light shielding film for shielding part of the light receiving unit and a peripheral circuit part, a color filter layer for spectroscopy of light incident on the light receiving unit, a condenser lens for condensing incident light, etc. are not shown.

도 7에 나타낸 바와 같이, 고체 촬상 장치(5)는, 고체 촬상 장치(1)에서 주변 회로부(14)와 마이너스의 고정 전하를 갖는 막(22) 사이에, 마이너스의 고정 전하를 갖는 막과 수광면을 분리시키기 위한 막(25)이 형성되어 있다. 이 막(25)은 마이너스의 고정 전하의 영향을 소거(cancel)하기 위해 플러스의 고정 전하를 갖는 것이 바람직하다. 예를 들면, 막(25)으로는 질화 실리콘을 사용하는 것이 바람직하다.As shown in FIG. 7, the solid-state imaging device 5 includes a light-receiving film and a light-receiving film having a negative fixed charge between the peripheral circuit portion 14 and the negatively fixed film 22 in the solid-state imaging device 1. A film 25 for separating the face is formed. This film 25 preferably has a positive fixed charge in order to cancel the influence of the negative fixed charge. For example, it is preferable to use silicon nitride as the film 25.

이와 같이, 주변 회로부(14)와 마이너스의 고정 전하를 갖는 막(22) 사이에 플러스의 고정 전하를 갖는 막(25)이 형성되어 있다. 따라서, 마이너스의 고정 전하를 갖는 막(22)의 마이너스의 고정 전하는, 막(25) 내의 플러스의 고정 전하에 의해 저감되므로, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하의 전계에 의한 영향이 주변 회로부(14)에 미치지 않게 된다.In this manner, a film 25 having a positive fixed charge is formed between the peripheral circuit portion 14 and the film 22 having a negative fixed charge. Therefore, since the negative fixed charge of the film 22 having the negative fixed charge is reduced by the positive fixed charge in the film 25, the negative fixed charge in the film 22 having the negative fixed charge is applied to the electric field of the negative fixed charge in the film 22. The influence by this does not reach the peripheral circuit portion 14.

따라서, 마이너스의 고정 전하에 의한 주변 회로부(14)의 오동작을 방지할 수 있다.Therefore, the malfunction of the peripheral circuit portion 14 due to the negative fixed charge can be prevented.

상기한 바와 같이, 주변 회로부(14)와 마이너스의 고정 전하를 갖는 막(22) 사이에 플러스의 고정 전하를 갖는 막(25)이 형성되는 구성은, 고체 촬상 장치(1, 2, 3, 4)에도 적용할 수 있으며, 고체 촬상 장치(5)에서와 동일한 효과를 얻을 수 있다.As described above, the configuration in which the film 25 having the positive fixed charge is formed between the peripheral circuit portion 14 and the film 22 having the negative fixed charge includes the solid-state imaging devices 1, 2, 3, and 4. ), And the same effects as in the solid-state imaging device 5 can be obtained.

고체 촬상 장치(4, 5)에서의 마이너스의 고정 전하를 갖는 막(22) 상의 구성 은, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 설치되어 있다. 그 구성은, 일례로서, 고체 촬상 장치(1, 2, 3) 중의 어느 하나의 구성을 적용하는 것도 가능하다.The configuration on the film 22 having a negative fixed charge in the solid-state imaging devices 4 and 5 is a light shielding film that shields part of the light receiving portion 12 and the peripheral circuit portion 14, and incident light incident on the light receiving portion 12 at least. A color filter layer for spectroscopy, and a condenser lens for condensing incident light on the light receiving unit 12 are provided. As an example, the structure can also apply any one of the solid-state imaging devices 1, 2, and 3. As shown in FIG.

다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제1 실시예를 도 8 내지 도 10의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 8 내지 도 10에는 일례로서 고체 촬상 장치(1)의 제조 공정이 도시되어 있다.Next, a first embodiment of a manufacturing method (first manufacturing method) of the solid-state imaging device of the present invention will be described with reference to manufacturing process cross-sectional views showing main parts of FIGS. 8 to 10. 8 to 10 show a manufacturing process of the solid-state imaging device 1 as an example.

도 8의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은, 기존의 제조 방법을 이용한다.As shown in (1) of FIG. 8, the light receiving part 12 which photoelectrically converts incident light into the semiconductor substrate (or semiconductor layer) 11, the pixel isolation area | region 13 which isolate | separates this light receiving part 12, and the light receiving part ( The peripheral circuit portion 14 and the like in which a peripheral circuit (not specifically shown) is formed with the pixel isolation region 13 interposed therebetween are formed. This manufacturing method uses the existing manufacturing method.

다음에, 도 8의 (2)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다.Next, as shown in FIG. 8 (2), a film 21 for reducing the interface level is actually formed on the light receiving surface 12s of the light receiving portion 12 on the semiconductor substrate 11. The film 21 for reducing this interface level is formed of, for example, a silicon oxide (SiO 2 ) film.

이어서, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.Subsequently, a film 22 having a negative fixed charge is formed on the film 21 for reducing the interface level. As a result, the hole accumulation layer 23 is formed on the light receiving surface side of the light receiving portion 12.

따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해, 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.Therefore, the film 21 for reducing the interface level is formed at least on the light receiving portion 12 by the film 22 having a negative fixed charge on the light receiving surface 12s side of the light receiving portion 12. It is necessary to be formed with a film thickness sufficient to form 23). The film thickness is made into 1 atomic layer or more and 100 nm or less, for example.

마이너스의 고정 전하를 갖는 막(22)은 예를 들면 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다. 전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있으므로, 성막 방법이 확립되어 있기 때문에, 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 이용하면, 성막 중에 계면 준위를 감소시키기 위한 SiO2층을 동시에 1nm 정도로 형성할 수 있으므로 바람직하다.The film 22 having a negative fixed charge includes, for example, a hafnium oxide (HfO 2 ) film, an aluminum oxide (Al 2 O 3 ) film, a zirconium oxide (ZrO 2 ) film, a tantalum oxide (Ta 2 O 5 ) film, Or a titanium oxide (TiO 2 ) film. Since the film of the above-mentioned kind is actually used for the gate insulating film of an insulated gate type field effect transistor, etc., since the film-forming method is established, it can form easily. As the film forming method, for example, a chemical vapor deposition method, a sputtering method, an atomic layer deposition method, or the like can be used. However, when the atomic layer deposition method is used, a SiO 2 layer for reducing the interfacial level can be simultaneously formed at about 1 nm during film formation. It is preferable because it is.

또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 또한, 마이너스의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막, 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있다.In addition, as other materials, lanthanum oxide (La 2 O 3 ), praseodymium oxide (Pr 2 O 3 ), cerium oxide (CeO 2 ), and neodymium oxide ) (Nd 2 O 3 ), promethium oxide (Pm 2 O 3 ), samarium oxide (Sm 2 O 3 ), europium oxide (Eu 2 O 3 ), gadolinium oxide ( gadolinium oxide (Gd 2 O 3 ), terbium oxide (Tb 2 O 3 ), dysprosium oxide (Dy 2 O 3 ), holmium oxide (Ho 2 O 3 ), oxidation Erbium oxide (Er 2 O 3 ), thulium oxide (Tm 2 O 3 ), ytterbium oxide (Yb 2 O 3 ), lutetium oxide (Lu 2 O 3 ) And yttrium oxide (Y 2 O 3 ) may be used. The film 22 having a negative fixed charge can also be formed of a hafnium nitride film, an aluminum nitride film, a hafnium oxynitride film, or an aluminum oxynitride film. These films can also be formed using, for example, chemical vapor deposition, sputtering, atomic layer deposition, or the like.

또한, 마이너스의 고정 전하를 갖는 막(22)은 절연성을 손상시키지 않는 범위에서 막 내에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는 막의 절연성이 손상되지 않는 범위에서 적당히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가되는 것에 의해, 막의 내열성 및 프로세스 중의 이온 주입의 저지 능력을 향상시키는 것이 가능하게 된다.Further, in the film 22 having a negative fixed charge, silicon (Si) or nitrogen (N) may be added to the film within a range that does not impair insulation. The concentration is suitably determined in a range in which the insulation of the film is not impaired. Thus, by adding silicon (Si) or nitrogen (N), it becomes possible to improve the heat resistance of a film | membrane and the ability to prevent ion implantation in a process.

또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 굴절률이 2정도이므로, 그 막두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.Further, the case of forming the film 22 having a fixed charges of the negative of hafnium oxide (HfO 2) film, a hafnium oxide (HfO 2) film because it is a refractive index of about two, effective anti-reflection by adjusting the film thickness effect It is possible to obtain. As a matter of course, also in other kinds of films, it is possible to obtain an antireflection effect by optimizing the film thickness according to the refractive index.

다음에, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 형성하고, 또한 절연막(41) 상에 차광막(42)을 형성한다. 절연막(41)은 예를 들면 산화 실리콘막으로 형성된다. 또한, 차광막(42)은 예를 들면 차광성을 갖는 금속막으로 형성한다.Next, an insulating film 41 is formed on the film 22 having a negative fixed charge, and a light shielding film 42 is formed on the insulating film 41. The insulating film 41 is formed of, for example, a silicon oxide film. The light shielding film 42 is formed of, for example, a metal film having light shielding properties.

이와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 사이에 두고 차광막(42)을 형성함으로써, 산화 하프늄막 등으로 형성되는 마이너스의 고정 전하를 갖는 막(22)과 차광막(42)의 금속의 반응을 방지할 수 있다.As described above, the light shielding film 42 is formed on the film 22 having the negative fixed charge with the insulating film 41 therebetween, whereby the film 22 and the light blocking film having the negative fixed charge formed of the hafnium oxide film or the like are formed. The reaction of the metal of (42) can be prevented.

또한, 차광막을 에칭할 때, 절연막(42)이 에칭 스토퍼로 되므로, 마이너스의 고정 전하를 갖는 막(22)에 대한 에칭 데미지를 방지할 수 있다.In addition, when the light shielding film is etched, the insulating film 42 becomes an etching stopper, so that etching damage to the film 22 having a negative fixed charge can be prevented.

다음에, 도 9의 (3)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 차광막(42) 상에 레지스트 마스크(도시하지 않음)를 형성한다. 이 레지스트 마스크를 사용한 에칭에 의해 차광막(42)을 가공하여, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 절연막(41) 상에 차광막(42)을 잔류시킨다.Next, as shown in FIG. 9 (3), a resist mask (not shown) is applied to a part of the light receiving portion 12 and the light shielding film 42 above the peripheral circuit portion 14 by resist coating and lithography techniques. Form. The light shielding film 42 is processed by etching using this resist mask, and the light shielding film 42 is left on a part of the light receiving portion 12 and the insulating film 41 above the peripheral circuit portion 14.

이 차광막(42)에 의해, 수광부(12)에 광이 진입되지 않는 영역이 형성되어, 그 수광부(12)의 출력에 의해 화상에서의 흑레벨이 결정된다.The light shielding film 42 forms a region where no light enters the light receiving portion 12, and the black level in the image is determined by the output of the light receiving portion 12.

또한, 주변 회로부(14)에 광이 진입하는 것이 방지되므로, 주변 회로부에 광이 진입함으로써 야기되는 특성 변동이 억제된다.In addition, since light is prevented from entering the peripheral circuit portion 14, the characteristic variation caused by the light entering the peripheral circuit portion is suppressed.

다음에, 도 9의 (4)에 나타낸 바와 같이, 절연막(41) 상에 차광막(42)에 의해 형성된 단차를 감소시키는 절연막(43)을 형성한다. 이 절연막(43)은 그 표면이 평탄화되는 것이 바람직하고, 예를 들면 도포된 절연막으로 형성된다.Next, as shown in FIG. 9 (4), an insulating film 43 for reducing the step formed by the light shielding film 42 is formed on the insulating film 41. It is preferable that the surface of this insulating film 43 is planarized, for example, it is formed with the coated insulating film.

다음에, 도 10에 나타낸 바와 같이, 기존의 제조 기술에 의해, 수광부(12) 위쪽의 절연막(43) 상에 컬러 필터층(44)을 형성하고, 또한 컬러 필터층(44) 상에 집광 렌즈(45)를 형성한다. 그 때, 컬러 필터층(44)과 집광 렌즈(45) 사이에, 렌즈 가공시의 컬러 필터층(44)에 대한 가공 데미지를 방지하기 위하여, 광투과성의 절연막(도시하지 않음)이 형성되어도 된다.Next, as shown in FIG. 10, the color filter layer 44 is formed on the insulating film 43 above the light receiving part 12, and the condenser lens 45 is formed on the color filter layer 44 by a conventional manufacturing technique. ). At that time, a light-transmitting insulating film (not shown) may be formed between the color filter layer 44 and the condenser lens 45 to prevent processing damage to the color filter layer 44 during lens processing.

이같이 하여, 고체 촬상 장치(1)가 형성된다.In this way, the solid-state imaging device 1 is formed.

고체 촬상 장치의 제조 방법(제1 제조 방법)의 제1 실시예에서는, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성하므로, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하에 기인하는 전계에 의해, 수광부(12)의 수광면측의 계면에 홀 축적층(23)이 충분하게 형성된다.In the first embodiment of the manufacturing method of the solid-state imaging device (first manufacturing method), since the film 22 having the negative fixed charge is formed on the film 21 for reducing the interface level, the negative fixed charge is reduced. Due to the electric field resulting from the negative fixed charge in the film 22 having, the hole accumulation layer 23 is sufficiently formed at the interface on the light receiving surface side of the light receiving portion 12.

따라서, 계면으로부터 생성되는 전하(전자)가 억제되며, 만일 전하(전자)가 생성되어도, 그 전하가 수광부(12)에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 그 전하(전자)를 소멸시킬 수 있다.Therefore, the charges (electrons) generated from the interface are suppressed, and even if the charges (electrons) are generated, the holes do not flow into the charge accumulation portion that forms the potential well in the light receiving portion 12, and the holes have a large number of holes. Since the accumulation layer 23 flows, the charges (electrons) can be eliminated.

따라서, 이러한 계면에 기인한 전하에 의한 암전류가 수광부에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다.Therefore, the dark current by the electric charge resulting from such an interface can be prevented from being detected by the light receiving part, and the dark current resulting from the interface level is suppressed.

또한, 수광부(12)의 수광면에 계면 준위를 감소시키기 위한 막(21)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 발생이 추가로 억제된다. 따라서, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다. 그리고, 마이너스의 고정 전하를 갖는 막(22)을 사용함으로써, 이온 주입 및 어닐링을 행하지 않고 HAD 구조를의 형성하는 것이 가능하게 된다.In addition, since the film 21 for reducing the interface level is formed on the light receiving surface of the light receiving portion 12, generation of electrons due to the interface level is further suppressed. Therefore, the electrons resulting from the interface level flow into the light receiving portion 12 as a dark current is suppressed. By using the film 22 having a negative fixed charge, the HAD structure can be formed without ion implantation and annealing.

다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제2 실시예를 도 11 내지 도 13의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 11 내지 도 13에는 일례로서 고체 촬상 장치(2)의 제조 공정이 도시되어 있다.Next, a second embodiment of the manufacturing method (first manufacturing method) of the solid-state imaging device of the present invention will be described with reference to manufacturing process cross-sectional views showing main parts of FIGS. 11 to 13. 11 to 13 show a manufacturing process of the solid-state imaging device 2 as an example.

도 11의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은 기존의 제조 방법을 이용한다.As shown in FIG. 11 (1), the light receiving part 12 which photoelectrically converts incident light into the semiconductor substrate (or semiconductor layer) 11, the pixel separation area 13 which separates this light receiving part 12, and the light receiving part ( The peripheral circuit portion 14 and the like in which a peripheral circuit (not specifically shown) is formed with the pixel isolation region 13 interposed therebetween are formed. This manufacturing method uses the existing manufacturing method.

다음에, 도 11의 (2)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다. 이어서, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.Next, as shown in FIG. 11 (2), a film 21 for actually reducing the interface level is formed on the light receiving surface 12s of the light receiving portion 12 on the semiconductor substrate 11. The film 21 for reducing this interface level is formed of, for example, a silicon oxide (SiO 2 ) film. Subsequently, a film 22 having a negative fixed charge is formed on the film 21 for reducing the interface level. As a result, the hole accumulation layer 23 is formed on the light receiving surface side of the light receiving portion 12.

따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.Therefore, the film 21 for reducing the interface level has a hole accumulation layer 23 on the light receiving surface 12s side of the light receiving portion 12 by the film 22 having a negative fixed charge on at least the light receiving portion 12. It needs to be formed with a film thickness sufficient to form). The film thickness is made into 1 atomic layer or more and 100 nm or less, for example.

마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다.The film 22 having a negative fixed charge includes, for example, a hafnium oxide (HfO 2 ) film, an aluminum oxide (Al 2 O 3 ) film, a zirconium oxide (ZrO 2 ) film, and tantalum oxide (Ta 2 O 5 ). Film or a titanium oxide (TiO 2 ) film.

전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있다. 따라서, 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있다.The above-mentioned film is actually used for the gate insulating film of an insulated gate type field effect transistor, and the like. Therefore, since the film formation method is established, film formation can be performed easily. As the film formation method, for example, a chemical vapor deposition method, a sputtering method, an atomic layer deposition method, or the like can be used.

또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 또한, 마이너스의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막, 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있지만, 원자층 증착법을 이용하면, 성막 중에 계면 준위를 감소시키기 위한 SiO2층을 동시에 1nm 정도로 형성할 수 있어 바람직하다.In addition, as other materials, lanthanum oxide (La 2 O 3 ), praseodymium oxide (Pr 2 O 3 ), cerium oxide (CeO 2 ), and neodymium oxide ) (Nd 2 O 3 ), promethium oxide (Pm 2 O 3 ), samarium oxide (Sm 2 O 3 ), europium oxide (Eu 2 O 3 ), gadolinium oxide ( gadolinium oxide (Gd 2 O 3 ), terbium oxide (Tb 2 O 3 ), dysprosium oxide (Dy 2 O 3 ), holmium oxide (Ho 2 O 3 ), oxidation Erbium oxide (Er 2 O 3 ), thulium oxide (Tm 2 O 3 ), ytterbium oxide (Yb 2 O 3 ), lutetium oxide (Lu 2 O 3 ) And yttrium oxide (Y 2 O 3 ) may be used. The film 22 having a negative fixed charge can also be formed of a hafnium nitride film, an aluminum nitride film, a hafnium oxynitride film, or an aluminum oxynitride film. These films can also be formed using, for example, chemical vapor deposition, sputtering, atomic layer deposition, or the like. However, when atomic layer deposition is used, a SiO 2 layer for reducing the interfacial level during film formation is simultaneously about 1 nm. It is preferable because it can be formed.

또한, 마이너스의 고정 전하를 갖는 막(22)은 절연성을 손상시키지 않는 범위에서 막 내에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는 막의 절연성이 손상되지 않는 범위에서 적당히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가되는 것에 의해, 막의 내열성 및 프로세스 중의 이온 주입의 저지 능력을 향상시키는는 것이 가능하게 된다.Further, in the film 22 having a negative fixed charge, silicon (Si) or nitrogen (N) may be added to the film within a range that does not impair insulation. The concentration is suitably determined in a range in which the insulation of the film is not impaired. Thus, by adding silicon (Si) or nitrogen (N), it becomes possible to improve the heat resistance of a film | membrane and the ability to prevent ion implantation in a process.

또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 굴절률이 2정도이므로, 그 막두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.Further, the case of forming the film 22 having a fixed charges of the negative of hafnium oxide (HfO 2) film, a hafnium oxide (HfO 2) film because it is a refractive index of about two, effective anti-reflection by adjusting the film thickness effect It is possible to obtain. As a matter of course, also in other kinds of films, it is possible to obtain an antireflection effect by optimizing the film thickness according to the refractive index.

다음에, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 형성하고, 또한 절연막(41) 상에 차광막(42)을 형성한다. 절연막(41)은 예를 들면 산화 실리콘막으로 형성된다. 또한, 차광막(42)은 예를 들면 차광성을 갖는 금속막으로 형 성된다.Next, an insulating film 41 is formed on the film 22 having a negative fixed charge, and a light shielding film 42 is formed on the insulating film 41. The insulating film 41 is formed of, for example, a silicon oxide film. The light shielding film 42 is formed of, for example, a metal film having light shielding properties.

이와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 사이에 두고 차광막(42)을 형성함으로써, 산화 하프늄막 등으로 형성되는 마이너스의 고정 전하를 갖는 막(22)과 차광막(42)의 금속과의 반응을 방지할 수 있다.As described above, the light shielding film 42 is formed on the film 22 having the negative fixed charge with the insulating film 41 therebetween, whereby the film 22 and the light blocking film having the negative fixed charge formed of the hafnium oxide film or the like are formed. Reaction with the metal of (42) can be prevented.

또한, 차광막을 에칭할 때, 절연막(41)이 에칭 스토퍼로 되므로, 마이너스의 고정 전하를 갖는 막(22)에 대한 에칭 데미지를 방지할 수 있다.Further, when the light shielding film is etched, the insulating film 41 becomes an etching stopper, so that etching damage to the film 22 having a negative fixed charge can be prevented.

다음에, 도 12의 (3)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 차광막(42) 상에 레지스트 마스크(도시하지 않음)를 형성하고, 그 레지스트 마스크를 사용한 에칭에 의해 차광막(42)을 가공하여, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 절연막(41) 상에 차광막(42)을 잔류시킨다. 이 차광막(42)에 의해 수광부(12)에 광이 진입하지 않는 영역이 형성되어, 그 수광부(12)의 출력에 의해 화상에서의 흑레벨이 결정된다. 또한, 주변 회로부(14)에 광이 진입하는 것이 방지되므로, 주변 회로부에 광이 진입하는 것에 의한 특성 변동이 억제된다.Next, as shown in FIG. 12 (3), a resist mask (not shown) is applied to a part of the light receiving portion 12 and the light shielding film 42 above the peripheral circuit portion 14 by resist coating and lithography techniques. The light shielding film 42 is formed by etching using the resist mask, and the light shielding film 42 is left on a part of the light receiving portion 12 and the insulating film 41 above the peripheral circuit portion 14. The light shielding film 42 forms an area where light does not enter the light receiving portion 12, and the black level in the image is determined by the output of the light receiving portion 12. In addition, since light is prevented from entering the peripheral circuit portion 14, characteristic variations caused by light entering the peripheral circuit portion are suppressed.

다음에, 도 12의 (4)에 나타낸 바와 같이, 차광막(42)을 피복하도록 절연막(41) 상에 반사 방지막(46)을 형성한다. 이 반사 방지막(46)은 예를 들면 굴절률이 2정도의 질화 실리콘막으로 형성된다.Next, as shown in FIG. 12 (4), an antireflection film 46 is formed on the insulating film 41 so as to cover the light shielding film 42. The antireflection film 46 is formed of, for example, a silicon nitride film having a refractive index of about two.

다음에, 도 13의 (5)에 나타낸 바와 같이, 기존의 제조 기술에 의해, 수광부(12) 위쪽의 반사 방지막(46) 상에 컬러 필터층(44)을 형성하고, 또한 컬러 필터층(44) 상에 집광 렌즈(45)를 형성한다. 그 때, 컬러 필터층(44)과 집광 렌즈(45) 사이에, 렌즈 가공시의 컬러 필터층(44)에 대한 가공 데미지를 방지하기 위하여, 광투과성의 절연막(도시하지 않음)이 형성되어도 된다.Next, as shown in FIG. 13 (5), the color filter layer 44 is formed on the anti-reflection film 46 above the light receiving portion 12 by the existing manufacturing technique, and further on the color filter layer 44. The condenser lens 45 is formed in the groove. At that time, a light-transmitting insulating film (not shown) may be formed between the color filter layer 44 and the condenser lens 45 to prevent processing damage to the color filter layer 44 during lens processing.

이같이 하여, 고체 촬상 장치(2)가 형성된다.In this way, the solid-state imaging device 2 is formed.

고체 촬상 장치의 제조 방법(제1 제조 방법)의 제2 실시예에서는, 제1 실시예서와와 동일한 효과가 얻어진다.In the second embodiment of the manufacturing method of the solid-state imaging device (first manufacturing method), the same effects as in the first embodiment are obtained.

이와 함께, 반사 방지막(46)이 형성되어 있으므로, 광이 수광부(12)에 입사되기 전의 광의 반사를 감소시킬 수 있기 때문에, 수광부(12)에의 입사광량을 증대시킬 수 있다. 그러므로, 고체 촬상 장치(2)의 감도를 향상시킬 수 있다.In addition, since the anti-reflection film 46 is formed, the reflection of the light before the light is incident on the light receiving portion 12 can be reduced, so that the amount of incident light to the light receiving portion 12 can be increased. Therefore, the sensitivity of the solid-state imaging device 2 can be improved.

다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제3 실시예를 도 14 내지 도 16의 주요부를 나타내는 제조 공정의 단면도를 참조하여 설명한다. 도 14 내지 도 16은 일례로서 고체 촬상 장치(3)의 제조 공정을 나타낸다.Next, a third embodiment of the manufacturing method (first manufacturing method) of the solid-state imaging device of the present invention will be described with reference to a cross-sectional view of the manufacturing process showing the main parts of FIGS. 14 to 16. 14-16 show the manufacturing process of the solid-state imaging device 3 as an example.

도 14의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은, 기존의 제조 방법을 이용한다.As shown in (1) of FIG. 14, the light receiving part 12 which photoelectrically converts incident light into the semiconductor substrate (or semiconductor layer) 11, the pixel isolation area | region 13 which isolate | separates this light receiving part 12, and the light receiving part ( The peripheral circuit portion 14 and the like in which a peripheral circuit (not specifically shown) is formed with the pixel isolation region 13 interposed therebetween are formed. This manufacturing method uses the existing manufacturing method.

다음에, 도 14의 (2)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성 된다.Next, as shown in FIG. 14 (2), a film 21 for actually reducing the interface level is formed on the light receiving surface 12s of the light receiving portion 12 on the semiconductor substrate 11. The film 21 for reducing this interface level is formed of, for example, a silicon oxide (SiO 2 ) film.

이어서, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)를 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.Subsequently, a film 22 having a negative fixed charge is formed on the film 21 for reducing the interface level. As a result, the hole accumulation layer 23 is formed on the light receiving surface side of the light receiving portion 12.

따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해, 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.Therefore, the film 21 for reducing the interface level is formed at least on the light receiving portion 12 by the film 22 having a negative fixed charge on the light receiving surface 12s side of the light receiving portion 12. It is necessary to be formed with a film thickness sufficient to form 23). The film thickness is made into 1 atomic layer or more and 100 nm or less, for example.

마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다. 전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있따. 따라서, 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 이용하면, 성막 중에 계면 준위를 감소시키기 위한 SiO2층을 동시에 1nm 정도로 형성할 수 있어 바람직하다.The film 22 having a negative fixed charge includes, for example, a hafnium oxide (HfO 2 ) film, an aluminum oxide (Al 2 O 3 ) film, a zirconium oxide (ZrO 2 ) film, and tantalum oxide (Ta 2 O 5 ). Film or a titanium oxide (TiO 2 ) film. The above-described film is actually used for the gate insulating film of an insulated gate type field effect transistor, and the like. Therefore, since the film formation method is established, film formation can be performed easily. As the film forming method, for example, a chemical vapor deposition method, a sputtering method, an atomic layer deposition method, or the like can be used. However, when the atomic layer deposition method is used, a SiO 2 layer for reducing the interfacial level can be simultaneously formed at about 1 nm during film formation. It is preferable.

또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오 디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 또한, 마이너스의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막, 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있다.In addition, as other materials, lanthanum oxide (La 2 O 3 ), praseodymium oxide (Pr 2 O 3 ), cerium oxide (CeO 2 ), and neodymium oxide oxide) (Nd 2 O 3 ), promethium oxide (Pm 2 O 3 ), samarium oxide (Sm 2 O 3 ), europium oxide (Eu 2 O 3 ), gadolinium oxide (gadolinium oxide) (Gd 2 O 3 ), terbium oxide (Tb 2 O 3 ), dysprosium oxide (Dy 2 O 3 ), holmium oxide (Ho 2 O 3 ), Erbium oxide (Er 2 O 3 ), thulium oxide (Tm 2 O 3 ), ytterbium oxide (Yb 2 O 3 ), and lutetium oxide (Lu 2 O 3) ), Yttrium oxide (Y 2 O 3 ), and the like. The film 22 having a negative fixed charge can also be formed of a hafnium nitride film, an aluminum nitride film, a hafnium oxynitride film, or an aluminum oxynitride film. These films can also be formed using, for example, chemical vapor deposition, sputtering, atomic layer deposition, or the like.

또한, 마이너스의 고정 전하를 갖는 막(22)은 절연성을 손상시키지 않는 범위에서 막 내에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는 막의 절연성이 손상되지 않는 범위에서 적당히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가되는 것에 의해, 막의 내열성 및 프로세스 중의 이온 주입의 저지 능력을 향상시키는 것이 가능하게 된다.Further, in the film 22 having a negative fixed charge, silicon (Si) or nitrogen (N) may be added to the film within a range that does not impair insulation. The concentration is suitably determined in a range in which the insulation of the film is not impaired. Thus, by adding silicon (Si) or nitrogen (N), it becomes possible to improve the heat resistance of a film | membrane and the ability to prevent ion implantation in a process.

또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 막두께를 조정함으로써 효율적으로 반사 방지 효과 를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.Further, when forming the film 22 having a negative fixed charge of hafnium oxide (HfO 2) film, it is possible to efficiently obtain the antireflection effect by adjusting the hafnium oxide (HfO 2) film thickness. As a matter of course, also in other kinds of films, it is possible to obtain an antireflection effect by optimizing the film thickness according to the refractive index.

다음에, 마이너스의 고정 전하를 갖는 막(22) 상에 차광막(42)을 형성한다. 차광막(42)은 예를 들면 차광성을 갖는 금속막으로 형성한다.Next, a light shielding film 42 is formed on the film 22 having a negative fixed charge. The light shielding film 42 is formed of a metal film having light shielding properties, for example.

이와 같이, 차광막(42)이 마이너스의 고정 전하를 갖는 막(22) 상에 직접 형성됨으로써, 차광막(42)을 반도체 기판(11)의 표면에 접근시키는 것이 가능하므로, 차광막(42)과 반도체 기판(11)의 간격을 좁힐 수 있다. 그러므로, 인접한 포토다이오드의 상층으로부터 경사져 입사되는 광의 성분, 즉 광학적인 색혼합 성분을 감소시킬 수 있다.In this way, since the light shielding film 42 is directly formed on the film 22 having the negative fixed charge, the light shielding film 42 can be brought close to the surface of the semiconductor substrate 11, so that the light shielding film 42 and the semiconductor substrate are The interval of (11) can be narrowed. Therefore, it is possible to reduce the component of light incident from the upper layer of the adjacent photodiode, that is, the optical color mixing component.

다음에, 도 15의 (3)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 차광막(42) 상에 레지스트 마스크(도시하지 않음)를 형성하고, 그 레지스트 마스크를 사용한 에칭에 의해 차광막(42)을 가공하여, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 마이너스의 고정 전하를 갖는 막(22) 상에 차광막(42)을 잔류시킨다.Next, as shown in FIG. 15 (3), a resist mask (not shown) is applied to a part of the light receiving portion 12 and the light shielding film 42 above the peripheral circuit portion 14 by resist coating and lithography techniques. The light shielding film 42 is formed by etching using the resist mask to form a light shielding film 42 on a part of the light receiving portion 12 and the film 22 having a negative fixed charge above the peripheral circuit portion 14. Remain.

이 차광막(42)에 의해, 수광부(12)에 광이 진입하 않는 영역이 형성되어, 그 수광부(12)의 출력에 의해 화상에서의 흑레벨이 결정된다.The light shielding film 42 forms a region where light does not enter the light receiving portion 12, and the black level in the image is determined by the output of the light receiving portion 12.

또한, 주변 회로부(14)에 광이 진입하는 것이 방지되므로, 주변 회로부에 광이 진입함에 의한 특성 변동이 억제된다.In addition, since light is prevented from entering the peripheral circuit portion 14, characteristic variations caused by light entering the peripheral circuit portion are suppressed.

다음에, 도 15의 (4)에 나타낸 바와 같이, 차광막(42)을 피복하도록 마이너스의 고정 전하를 갖는 막(22) 상에 반사 방지막(46)을 형성한다. 이 반사 방지 막(46)은 예를 들면 굴절률이 2정도의 질화 실리콘막으로 형성된다.Next, as shown in FIG. 15 (4), an anti-reflection film 46 is formed on the film 22 having a negative fixed charge so as to cover the light shielding film 42. The antireflection film 46 is formed of, for example, a silicon nitride film having a refractive index of about two.

다음에, 도 16에 나타낸 바와 같이, 기존의 제조 기술에 의해, 수광부(12) 상의 반사 방지막(46) 상에 컬러 필터층(44)을 형성한다.Next, as shown in FIG. 16, the color filter layer 44 is formed on the anti-reflective film 46 on the light receiving part 12 by a conventional manufacturing technique.

또한, 컬러 필터층(44) 상에 집광 렌즈(45)를 형성한다. 그 때, 컬러 필터층(44)과 집광 렌즈(45) 사이에, 렌즈 가공시의 컬러 필터층(44)에 대한 가공 데미지를 방지하기 위하여, 광투과성의 절연막(도시하지 않음)을 형성해도 된다.In addition, the condenser lens 45 is formed on the color filter layer 44. In that case, in order to prevent the processing damage to the color filter layer 44 at the time of lens processing between the color filter layer 44 and the condensing lens 45, an optically transparent insulating film (not shown) may be formed.

이와같이 하여, 고체 촬상 장치(3)가 형성된다.In this way, the solid-state imaging device 3 is formed.

고체 촬상 장치의 제조 방법(제1 제조 방법)의 제3 실시예에서는, 제1 실시예와 동일한 효과가 얻어지는 동시에, 차광막(42)이 마이너스의 고정 전하를 갖는 막(22) 상에 직접 형성됨으로써, 차광막(42)을 반도체 기판(11)의 표면에 접근시키는 것이 가능하므로, 차광막(42)과 반도체 기판(11)의 간격을 좁힐 수 있으며, 이로써, 인접한 포토다이오드의 상층으로부터 경사져 입사되는 광의 성분, 즉 광학적인 색혼합 성분을 감소시킬 수 있다.In the third embodiment of the manufacturing method (first manufacturing method) of the solid-state imaging device, the same effect as in the first embodiment is obtained, and the light shielding film 42 is formed directly on the film 22 having a negative fixed charge. Since the light shielding film 42 can be brought close to the surface of the semiconductor substrate 11, the gap between the light shielding film 42 and the semiconductor substrate 11 can be narrowed, whereby the light component inclined from the upper layer of the adjacent photodiode is incident. That is, the optical color mixing component can be reduced.

또한, 반사 방지막(46)이 형성되므로, 마이너스의 고정 전하를 갖는 막(22)만으로는 반사 방지 효과가 불충분했을 때에, 반사 방지 효과를 최대화할 수 있다.In addition, since the antireflection film 46 is formed, when the antireflection effect is insufficient with only the film 22 having a negative fixed charge, the antireflection effect can be maximized.

다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제4 실시예를 도 17 내지 도 19의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 17 내지 도 19에는 일례로서 고체 촬상 장치(4)의 제조 공정이 도시되어 있다.Next, a fourth embodiment of the manufacturing method (first manufacturing method) of the solid-state imaging device of the present invention will be described with reference to manufacturing process cross-sectional views showing main parts of FIGS. 17 to 19. 17-19 show the manufacturing process of the solid-state imaging device 4 as an example.

도 17의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(예를 들면, 회로(14C))가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은 기존의 제조 방법을 이용한다.As shown in FIG. 17 (1), the light receiving part 12 which photoelectrically converts incident light into the semiconductor substrate (or semiconductor layer) 11, the pixel separation area 13 which separates this light receiving part 12, and the light receiving part ( The peripheral circuit portion 14 and the like in which the peripheral circuit (for example, the circuit 14C) is formed are formed with the pixel isolation region 13 interposed therebetween. This manufacturing method uses the existing manufacturing method.

이어서, 입사광에 대하여 투과성을 갖는 절연막(26)을 형성한다. 이 절연막(26)은 예를 들면 산화 실리콘막으로 형성된다.Next, an insulating film 26 having transparency to incident light is formed. This insulating film 26 is formed of, for example, a silicon oxide film.

다음에, 도 17의 (2)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 주변 회로부(14) 위쪽의 절연막(26) 상에 레지스트 마스크(51)를 형성한다.Next, as shown in FIG. 17 (2), a resist mask 51 is formed on the insulating film 26 above the peripheral circuit portion 14 by resist coating and lithography techniques.

다음에, 도 18의 (3)에 나타낸 바와 같이, 레지스트 마스크(51)(도 17의 (2)를 참조)를 사용한 에칭에 의해 절연막(26)을 가공하여, 주변 회로부(14) 상에 절연막(26)을 잔류시킨다.Next, as shown in FIG. 18 (3), the insulating film 26 is processed by etching using the resist mask 51 (see FIG. 17 (2)), and the insulating film is formed on the peripheral circuit portion 14. (26) is left.

그 후, 레지스트 마스크(51)를 제거한다.Thereafter, the resist mask 51 is removed.

다음에, 도 18의 (4)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 반도체 기판(11) 상에, 절연막(26)을 피복하는 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다.Next, as shown in FIG. 18 (4), on the light receiving surface 12s of the light receiving portion 12, and actually on the semiconductor substrate 11, for reducing the interface level covering the insulating film 26. The film 21 is formed. The film 21 for reducing this interface level is formed of, for example, a silicon oxide (SiO 2 ) film.

다음에, 도 19에 나타낸 바와 같이, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.Next, as shown in FIG. 19, a film 22 having a negative fixed charge is formed on the film 21 for reducing the interface level. As a result, the hole accumulation layer 23 is formed on the light receiving surface side of the light receiving portion 12.

따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.Therefore, the film 21 for reducing the interface level has a hole accumulation layer 23 on the light receiving surface 12s side of the light receiving portion 12 by the film 22 having a negative fixed charge on at least the light receiving portion 12. It needs to be formed with a film thickness sufficient to form). The film thickness is made into 1 atomic layer or more and 100 nm or less, for example.

마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다. 전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있다. 따라서, 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 이용하면, 성막 중에 계면 준위를 감소시키기 위한 산화 실리콘(SiO2)막을 동시에 1nm 정도로 형성할 수 있어 바람직하다.The film 22 having a negative fixed charge includes, for example, a hafnium oxide (HfO 2 ) film, an aluminum oxide (Al 2 O 3 ) film, a zirconium oxide (ZrO 2 ) film, and tantalum oxide (Ta 2 O 5 ). Film or a titanium oxide (TiO 2 ) film. The above-mentioned film is actually used for the gate insulating film of an insulated gate type field effect transistor, and the like. Therefore, since the film formation method is established, film formation can be performed easily. As the film forming method, for example, a chemical vapor deposition method, a sputtering method, an atomic layer deposition method, or the like can be used. However, when the atomic layer deposition method is used, a silicon oxide (SiO 2 ) film for reducing the interface level during film formation is simultaneously about 1 nm. It is preferable because it can be formed.

또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 또한, 마이너스의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막, 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있다.In addition, as other materials, lanthanum oxide (La 2 O 3 ), praseodymium oxide (Pr 2 O 3 ), cerium oxide (CeO 2 ), and neodymium oxide ) (Nd 2 O 3 ), promethium oxide (Pm 2 O 3 ), samarium oxide (Sm 2 O 3 ), europium oxide (Eu 2 O 3 ), gadolinium oxide ( gadolinium oxide (Gd 2 O 3 ), terbium oxide (Tb 2 O 3 ), dysprosium oxide (Dy 2 O 3 ), holmium oxide (Ho 2 O 3 ), oxidation Erbium oxide (Er 2 O 3 ), thulium oxide (Tm 2 O 3 ), ytterbium oxide (Yb 2 O 3 ), lutetium oxide (Lu 2 O 3 ) And yttrium oxide (Y 2 O 3 ) may be used. The film 22 having a negative fixed charge can also be formed of a hafnium nitride film, an aluminum nitride film, a hafnium oxynitride film, or an aluminum oxynitride film. These films can also be formed using, for example, chemical vapor deposition, sputtering, atomic layer deposition, or the like.

또한, 마이너스의 고정 전하를 갖는 막(22)은 절연성을 손상시키지 않는 범위에서 막 내에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는 막의 절연성이 손상되지 않는 범위에서 적당히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가되는 것에 의해, 막의 내열성 및 프로세스 중의 이온 주입의 저지 능력을 향상시키는 것이 가능하게 된다.Further, in the film 22 having a negative fixed charge, silicon (Si) or nitrogen (N) may be added to the film within a range that does not impair insulation. The concentration is suitably determined in a range in which the insulation of the film is not impaired. Thus, by adding silicon (Si) or nitrogen (N), it becomes possible to improve the heat resistance of a film | membrane and the ability to prevent ion implantation in a process.

또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 굴절률이 2정도이므로, 그 막두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.Further, the case of forming the film 22 having a fixed charges of the negative of hafnium oxide (HfO 2) film, a hafnium oxide (HfO 2) film because it is a refractive index of about two, effective anti-reflection by adjusting the film thickness effect It is possible to obtain. As a matter of course, also in other kinds of films, it is possible to obtain an antireflection effect by optimizing the film thickness according to the refractive index.

고체 촬상 장치(4)에서의 마이너스의 고정 전하를 갖는 막(22) 위의 구성은, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 설치되어 있다. 그 구성은, 일례로서, 고체 촬상 장치(1, 2, 3) 중의 어느 하나의 구성을 적용하는 것도 가능하다.The configuration on the film 22 having a negative fixed charge in the solid-state imaging device 4 includes a light shielding film that shields a part of the light receiving portion 12 and the peripheral circuit portion 14, and at least incident light incident on the light receiving portion 12. A color filter layer for spectroscopy and a condenser lens for condensing incident light are provided on the light receiving unit 12. As an example, the structure can also apply any one of the solid-state imaging devices 1, 2, and 3. As shown in FIG.

고체 촬상 장치의 제조 방법(제1 제조 방법)의 제4 실시예에서는, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성하므로, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하에 기인하는 전계에 의해, 수광부(12)의 수광면측의 계면에 홀 축적층(23)이 충분하게 형성된다.In the fourth embodiment of the manufacturing method (first manufacturing method) of the solid-state imaging device, since the film 22 having the negative fixed charge is formed on the film 21 for reducing the interface level, the negative fixed charge is reduced. Due to the electric field resulting from the negative fixed charge in the film 22 having, the hole accumulation layer 23 is sufficiently formed at the interface on the light receiving surface side of the light receiving portion 12.

따라서, 계면으로부터 생성되는 전하(전자)를 억제할 수 있는 동시에, 만일 전하(전자)가 생성되어도, 이 전하가 수광부(12)에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고, 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다.Therefore, the charges (electrons) generated from the interface can be suppressed, and even if charges (electrons) are generated, the charges do not flow into the charge accumulation portion forming the potential well in the light receiving portion 12, and the holes Since many hole accumulation layers 23 exist, this charge (electron) can be eliminated.

따라서, 이러한 계면에 기인한 전하에 의해 발생되는 암전류가 수광부에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다. 또한, 수광부(12)의 수광면에 계면 준위를 감소시키기 위한 막(21)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제된다. 따라서, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다. 그리고, 마이너스의 고정 전하를 갖는 막(22)을 사용함으로써, 이온 주입 및 어닐링을 행하지 않고서도 HAD 구조의 형성이 가능하게 된다.Therefore, it is possible to prevent the dark current generated by the electric charge due to such an interface from being detected by the light receiving portion, and the dark current due to the interface level is suppressed. In addition, since the film 21 for reducing the interface level is formed on the light receiving surface of the light receiving portion 12, generation of electrons due to the interface level is further suppressed. Therefore, the electrons resulting from the interface level flow into the light receiving portion 12 as a dark current is suppressed. By using the film 22 having a negative fixed charge, the HAD structure can be formed without ion implantation and annealing.

또한, 주변 회로부(14) 상에 절연막(26)을 형성하므로, 주변 회로부(14) 상의 마이너스의 고정 전하를 갖는 막(22)까지의 거리가 수광부(12) 상의 마이너스의 고정 전하를 갖는 막까지의 거리보다 길어지게 되므로, 마이너스의 고정 전하를 갖는 막(22)으로부터 주변 회로부(14)에 미치는 마이너스의 전계가 완화된다. 즉, 주변 회로부(14)에 대한 마이너스의 고정 전하를 갖는 막(22)의 영향이 감소되므로, 마이너스의 고정 전하를 갖는 막(22)에 의한 마이너스의 전계에 기인하는 주변 회로부(14)의 오동작이 방지된다.In addition, since the insulating film 26 is formed on the peripheral circuit portion 14, the distance to the film 22 having the negative fixed charge on the peripheral circuit portion 14 extends to the film having the negative fixed charge on the light receiving portion 12. Since it becomes longer than the distance of, the negative electric field from the film 22 having the negative fixed charge to the peripheral circuit portion 14 is relaxed. That is, since the influence of the film 22 having the negative fixed charge on the peripheral circuit portion 14 is reduced, the malfunction of the peripheral circuit portion 14 due to the negative electric field by the film 22 having the negative fixed charge is reduced. This is avoided.

다음에, 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제5 실시예를 도 20 내지 도 21의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 20 내지 도 21에는 일례로서 고체 촬상 장치(4)의 제조 공정이 도시되어 있다.Next, a fifth embodiment of the manufacturing method (first manufacturing method) of the solid-state imaging device of the present invention will be described with reference to manufacturing process cross-sectional views showing main parts of FIGS. 20 to 21. 20 to 21 show a manufacturing process of the solid-state imaging device 4 as an example.

도 20의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(예를 들면, 회로(14C))가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은 기존의 제조 방법을 이용한다.As shown in FIG. 20 (1), the light receiving part 12 which photoelectrically converts incident light into the semiconductor substrate (or semiconductor layer) 11, the pixel separation area 13 which separates this light receiving part 12, and the light receiving part ( The peripheral circuit portion 14 and the like in which the peripheral circuit (for example, the circuit 14C) is formed are formed with the pixel isolation region 13 interposed therebetween. This manufacturing method uses the existing manufacturing method.

이어서, 입사광에 대하여 투과성을 갖는 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘막으로 형성된다.Subsequently, a film 21 for reducing the interface level having transparency to incident light is formed. The film 21 for reducing this interface level is formed of, for example, a silicon oxide film.

또한, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막을 수광면 표면으로부터 분리시키기 위한 막(25)을 형성한다. 이 막(25)은 마이너스의 고정 전하의 영향을 소거하기 위해 플러스의 고정 전하를 갖는 것이 바람직하고, 질화 실리콘을 사용하는 것이 바람직하다. 이하, 이 막(25)을 플러스의 고정 전하를 갖는 막으로 지칭한다.Further, a film 25 for separating the film having a negative fixed charge from the light receiving surface surface is formed on the film 21 for reducing the interface level. It is preferable that this film 25 has a positive fixed charge in order to eliminate the influence of negative fixed charges, and it is preferable to use silicon nitride. Hereinafter, this film 25 is referred to as a film having a positive fixed charge.

계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 추후에 형성되는 마이너스의 고정 전하를 갖는 막(22)에 의해, 수광부(12)의 수광면(12s)측에 추후에 설명하는 홀 축적층(23)이 형성되기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.The film 21 for reducing the interface level is later on the light receiving surface 12s side of the light receiving portion 12 by a film 22 having a negative fixed charge formed later on at least on the light receiving portion 12. It is necessary to form the film thickness sufficient to form the hole accumulation layer 23 demonstrated. The film thickness is made into 1 atomic layer or more and 100 nm or less, for example.

다음에, 도 20의 (2)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 주변 회로부(14) 위쪽의 플러스의 고정 전하를 갖는 막(25) 상에 레지스트 마스크(52)를 형성한다.Next, as shown in FIG. 20 (2), a resist mask 52 is formed on the film 25 having a positive fixed charge above the peripheral circuit portion 14 by resist coating and lithography techniques.

다음에, 도 21의 (3)에 나타낸 바와 같이, 레지스트 마스크(52)(도 20의 (2)를 참조)를 사용한 에칭에 의해 플러스의 고정 전하를 갖는 막(25)을 가공하여, 주변 회로부(14) 상에 플러스의 고정 전하를 갖는 막(25)을 잔류시킨다. 그 후, 레지스트 마스크(52)를 제거한다.Next, as shown in FIG. 21 (3), the film 25 having the positive fixed charge is processed by etching using the resist mask 52 (see FIG. 20 (2)) to form a peripheral circuit portion. A film 25 having a positive fixed charge is left on (14). Thereafter, the resist mask 52 is removed.

다음에, 도 21의 (4)에 나타낸 바와 같이, 계면 준위를 감소시키기 위한 막(21) 상에, 플러스의 고정 전하를 갖는 막(25)을 피복하는 마이너스의 고정 전하를 갖는 막(22)을 형성한다.Next, as shown in FIG. 21 (4), the film 22 having a negative fixed charge covering the film 25 having a positive fixed charge on the film 21 for reducing the interface level. To form.

마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티 탄(TiO2)막으로 형성된다. 전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있다. 따라서, 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 이용하면, 성막 중에 계면 준위를 감소시키기 위한 SiO2층을 동시에 1nm 정도로 형성하는 것이 가능하여 바람직하다.The film 22 having a negative fixed charge includes, for example, a hafnium oxide (HfO 2 ) film, an aluminum oxide (Al 2 O 3 ) film, a zirconium oxide (ZrO 2 ) film, and tantalum oxide (Ta 2 O 5 ). Film or a titanium oxide (TiO 2 ) film. The above-mentioned film is actually used for the gate insulating film of an insulated gate type field effect transistor, and the like. Therefore, since the film formation method is established, film formation can be performed easily. As the film forming method, for example, a chemical vapor deposition method, a sputtering method, an atomic layer deposition method, or the like can be used. However, when the atomic layer deposition method is used, it is possible to simultaneously form a SiO 2 layer for reducing the interface level at about 1 nm during film formation. It is preferable because it is possible.

또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 또한, 마이너스의 고정 전하를 갖는 막(22)은, 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막, 또는 산질화 알루미늄막으로 형성하는 것도 가능하다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있다.In addition, as other materials, lanthanum oxide (La 2 O 3 ), praseodymium oxide (Pr 2 O 3 ), cerium oxide (CeO 2 ), and neodymium oxide ) (Nd 2 O 3 ), promethium oxide (Pm 2 O 3 ), samarium oxide (Sm 2 O 3 ), europium oxide (Eu 2 O 3 ), gadolinium oxide ( gadolinium oxide (Gd 2 O 3 ), terbium oxide (Tb 2 O 3 ), dysprosium oxide (Dy 2 O 3 ), holmium oxide (Ho 2 O 3 ), oxidation Erbium oxide (Er 2 O 3 ), thulium oxide (Tm 2 O 3 ), ytterbium oxide (Yb 2 O 3 ), lutetium oxide (Lu 2 O 3 ) And yttrium oxide (Y 2 O 3 ) may be used. The film 22 having a negative fixed charge can also be formed of a hafnium nitride film, an aluminum nitride film, a hafnium oxynitride film, or an aluminum oxynitride film. These films can also be formed using, for example, chemical vapor deposition, sputtering, atomic layer deposition, or the like.

또한, 마이너스의 고정 전하를 갖는 막(22)은 절연성을 손상시키지 않는 범위에서 막 내에 실리콘(Si)이나 질소(N)가 첨가되어 있어도 된다. 그 농도는 막의 절연성이 손상되지 않는 범위에서 적당히 결정된다. 이와 같이, 실리콘(Si)이나 질소(N)가 첨가되는 것에 의해, 막의 내열성 및 프로세스 중의 이온 주입의 저지 능력을 향상시키는 것이 가능하게 된다.Further, in the film 22 having a negative fixed charge, silicon (Si) or nitrogen (N) may be added to the film within a range that does not impair insulation. The concentration is suitably determined in a range in which the insulation of the film is not impaired. Thus, by adding silicon (Si) or nitrogen (N), it becomes possible to improve the heat resistance of a film | membrane and the ability to prevent ion implantation in a process.

또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 막두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.Further, when forming the film 22 having a negative fixed charge of hafnium oxide (HfO 2) film, it is possible to efficiently obtain the antireflection effect by adjusting the hafnium oxide (HfO 2) film thickness. As a matter of course, also in other kinds of films, it is possible to obtain an antireflection effect by optimizing the film thickness according to the refractive index.

고체 촬상 장치(5)에서의 마이너스의 고정 전하를 갖는 막(22) 위의 구성은, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 설치되어 있다. 그 구성은, 일례로서, 고체 촬상 장치(1, 2, 3) 중의 어느 하나의 구성을 적용하는 것도 가능하다.The configuration on the film 22 having a negative fixed charge in the solid-state imaging device 5 includes a light shielding film that shields a part of the light receiving portion 12 and the peripheral circuit portion 14, and at least incident light incident on the light receiving portion 12. A color filter layer for spectroscopy and a condenser lens for condensing incident light are provided on the light receiving unit 12. As an example, the structure can also apply any one of the solid-state imaging devices 1, 2, and 3. As shown in FIG.

고체 촬상 장치의 제조 방법(제1 제조 방법)의 제5 실시예에서는, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성하므로, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하에 기인하는 전계에 의해, 수광부(12)의 수광면측의 계면에 홀 축적층(23)이 충분하게 형성된 다.In the fifth embodiment of the manufacturing method of the solid-state imaging device (first manufacturing method), since the film 22 having the negative fixed charge is formed on the film 21 for reducing the interface level, the negative fixed charge is reduced. Due to the electric field resulting from the negative fixed charge in the film 22 having, the hole accumulation layer 23 is sufficiently formed at the interface on the light receiving surface side of the light receiving portion 12.

따라서, 계면으로부터 생성되는 전하(전자)를 억제할 수 있으며, 만일 계면으로부터 전하(전자)가 생성되어도, 이 전하가 수광부(12)에서 전위 우물을 형성하고 있는 전하 축적 부분에 유입되지 않고, 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다.Therefore, charges (electrons) generated from the interface can be suppressed, and even if charges (electrons) are generated from the interface, the charges do not flow into the charge accumulation portion that forms the potential well in the light receiving portion 12, and the holes Since many of these hole accumulation layers 23 flow, this charge (electron) can be dissipated.

따라서, 이러한 계면에 기인한 전하에 의해 생성되는 암전류가 수광부에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다.Therefore, it is possible to prevent the dark current generated by the charge due to such an interface from being detected by the light receiving portion, and the dark current due to the interface level is suppressed.

또한, 수광부(12)의 수광면에 계면 준위를 감소시키기 위한 막(21)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다.In addition, since the film 21 for reducing the interface level is formed on the light receiving surface of the light receiving portion 12, the generation of electrons due to the interface level is further suppressed, so that the electrons due to the interface level are the dark current. 12) Flowing into is suppressed.

그리고, 마이너스의 고정 전하를 갖는 막(22)을 사용함으로써, 이온 주입 및 어닐링을 행하지 않고서도 HAD 구조를 형성할 수 있다.By using the film 22 having a negative fixed charge, the HAD structure can be formed without ion implantation and annealing.

또한, 주변 회로부(14)와 마이너스의 고정 전하를 갖는 막(22) 사이에, 바람직하게는 플러스의 고정 전하를 가져 마이너스의 고정 전하를 갖는 막을 수광면 표면으로부터 분리시키기 위한 막(25)을 형성함으로써, 마이너스의 고정 전하를 갖는 막(22)의 마이너스의 고정 전하는, 플러스의 고정 전하를 갖는 막(25) 내의 플러스의 고정 전하에 의해 감소되므로, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하의 전계에 의한 영향이 주변 회로부(14)에 미치지 않게 된다.In addition, between the peripheral circuit portion 14 and the film 22 having a negative fixed charge, a film 25 is formed for separating the film having a positive fixed charge, preferably having a negative fixed charge, from the surface of the light receiving surface. Thereby, the negative fixed charge of the film 22 having the negative fixed charge is reduced by the positive fixed charge in the film 25 having the positive fixed charge, so that the negative in the film 22 having the negative fixed charge The influence of the electric field of the fixed electric charges does not affect the peripheral circuit portion 14.

따라서, 마이너스의 고정 전하에 의한 주변 회로부(14)의 오동작을 방지할 수 있다.Therefore, the malfunction of the peripheral circuit portion 14 due to the negative fixed charge can be prevented.

마이너스의 고정 전하를 갖는 막의 일례로서, 산화 하프늄(HfO2)막에 대하여 마이너스의 고정 전하가 존재하는 것을 이하에 설명한다.As an example of a film having a negative fixed charge, a negative fixed charge is present in the hafnium oxide (HfO 2 ) film as follows.

제1 샘플로서는, 실리콘 기판 상에 열산화 실리콘(SiO2)막을 사이에 두고 게이트 전극을 형성한 MOS 커패시터로서, 이 열산화 실리콘막의 막두께를 변경한 것을 준비하였다.A first MOS capacitor by forming a gate electrode placed between the sample 1 as a silicon substrate thermally oxidized silicon (SiO 2) film on a, were prepared by changing the film thickness of the thermally oxidized silicon film.

제2 샘플로서는, 실리콘 기판 상에 CVD 산화 실리콘(CVD－SiO2)막을 사이에 두고 게이트 전극을 형성한 MOS 커패시터로서, CVD 산화 실리콘막의 막두께를 변경한 것을 준비하였다.As a second sample, it was prepared by changing the CVD silicon oxide film has a thickness as a MOS capacitor by forming a gate electrode placed between the CVD silicon oxide (CVD-SiO 2) film on a silicon substrate.

제3 샘플로서는, 실리콘 기판 상에, 오존 산화 실리콘(O3－SiO2)막, 산화 하프늄(HfO2)막, CVD 산화 실리콘(SiO2)막을 차례로 적층한 적층막을 사이에 두고 게이트 전극을 형성한 MOS 커패시터로서, 이 CVD 산화 실리콘막의 막두께를 변경한 것을 준비하였다. 그리고, HfO2막 및 O3－SiO2막의 막두께는 고정으로 하였다.As a third sample, a gate electrode is formed on a silicon substrate with a laminated film in which an ozone silicon oxide (O 3 -SiO 2 ) film, a hafnium oxide (HfO 2 ) film, and a CVD silicon oxide (SiO 2 ) film are laminated in this order. One MOS capacitor was prepared by changing the film thickness of this CVD silicon oxide film. The film thicknesses of the HfO 2 film and the O 3 -SiO 2 film were fixed.

각각의 샘플의 CVD－SiO2막은 모노실란(SiH4)과 산소(O2)의 혼합 가스를 사용한 CVD법에 의해 형성되고, HfO2막은 테트라키스에틸메틸-아미노 하프늄(tetrakisethylmethyl-amino hafnium: TEMAHf)과 오존(O3)을 재료로 하는 ALD법에 따라 형성된다. 제3 샘플에서의 O3－SiO2막은, ALD법에 따라 HfO2막을 형성할 때, HfO2와 실리콘 기판 사이에 형성되는 1nm 정도의 두께의 계면 산화막이다. 각각의 샘플에서의 게이트 전극은 모두 상층으로부터 알루미늄(Al)막, 질화 티탄(TiN)막 및 티탄(Ti)막이 적층된 구조가 사용된다.The CVD-SiO 2 film of each sample was formed by the CVD method using a mixed gas of monosilane (SiH 4 ) and oxygen (O 2 ), and the HfO 2 film was tetrakisethylmethyl-amino hafnium (TEMAHf). ) And ozone (O 3 ) are formed according to the ALD method. The O 3 -SiO 2 film in the third sample is an interfacial oxide film having a thickness of about 1 nm formed between the HfO 2 and the silicon substrate when the HfO 2 film is formed by the ALD method. As the gate electrode in each sample, a structure in which an aluminum (Al) film, a titanium nitride (TiN) film, and a titanium (Ti) film were all stacked from the upper layer was used.

그리고, 상기 샘플 구조에서, 제1 샘플 및 제2 샘플은 SiO2막의 바로 위에 게이트 전극이 형성됨에 비하여, 제3 샘플의 HfO2막의 적용 제품에만 HfO2막 상에 CVD－SiO2막을 적층한 구조로 하였다. 그 이유는, HfO2와 게이트 전극을 직접 접촉시킴으로써, HfO2와 전극이 계면에서 반응을 일으키는 경우를 방지하기 위해서이다.And, in the sample structure, the first sample and the second sample is SiO 2 film is directly compared to the over the formed gate electrode, a structure in which three samples HfO 2 film applies only laminated film CVD-SiO 2 on the HfO 2 film It was set as. The reason for this is to prevent HfO 2 from causing a reaction at the interface by directly contacting HfO 2 with the gate electrode.

또한, 제3 샘플의 적층 구조에서, HfO2의 막두께를 10nm로 고정하고, 상층의 CVD－SiO2막의 막두께를 변경하였다. 그 이유는, HfO2가 비유전률이 크기 때문에, 10nm 레벨의 막두께를 형성해도 산화막 환산의 막두께로 하면 수 nm가 되므로, 산화 실리콘층의 유효 막두께(산화막 환산 막두께)에 대하여 플랫 밴드 전압(Vfb)의 변화를 찾는 것이 곤란하기 때문이다.In the laminated structure of the third sample, the film thickness of HfO 2 was fixed at 10 nm, and the film thickness of the upper CVD-SiO 2 film was changed. The reason is that since HfO 2 has a large dielectric constant, even when a film thickness of 10 nm is formed, the film thickness in terms of oxide film becomes several nm. Therefore, the band is flat with respect to the effective film thickness of the silicon oxide layer (oxide film thickness). This is because it is difficult to find a change in the voltage Vfb.

제1 샘플, 제2 샘플, 제3 샘플에 대하여, 산화막 환산 막두께(Tox)에 대한 플랫 밴드 전압(Vfb)을 조사하였다. 그 결과가 도 22에 나타내어져 있다.The flat band voltage Vfb with respect to oxide film conversion film thickness Tox was investigated about the 1st sample, the 2nd sample, and the 3rd sample. The result is shown in FIG.

도 22에 나타낸 바와 같이, 열산화(Thermal－SiO2)막의 제1 샘플 및 CVD－SiO2막의 제2 샘플은, 막두께 증가에 대하여, 플랫 밴드 전압이 마이너스 방향으로 시프트하고 있다.As shown in Fig. 22, in the first sample of the thermal oxidation (Thermal-SiO 2 ) film and the second sample of the CVD-SiO 2 film, the flat band voltage is shifted in the negative direction with respect to the increase in the film thickness.

한편, 제3 샘플의 HfO2막의 적용 제품에서만, 막두께 증가에 대하여 플랫 밴 드 전압이 플러스 방향으로 시프트하고 있는 것을 확인할 수 있었다. 이 플랫 밴드 전압의 동작에 의해, HfO2막은 막 중에 마이너스의 전하가 존재하고 있다는 것을 알 수 있다.On the other hand, only the product to which the HfO 2 film of the third sample was applied, it was confirmed that the flat band voltage shifted in the positive direction with respect to the increase in the film thickness. By the operation of the flat band voltage, it can be seen that the negative charge is present in the HfO 2 film.

또한, HfO2 이외의 마이너스의 고정 전하를 갖는 막을 구성하는 각 재료에 대해도, HfO2와 마찬가지로 마이너스의 고정 전하를 가지고 있는 것으로 알려져 있다.Further, it is known that even for each material constituting the film having a negative fixed charge other than HfO 2, as in the HfO 2 has a fixed charge of the negative.

또한, 각각의 샘플에서의 계면 준위 밀도의 데이터를 도 23에 나타낸다. 도 23에서는, 도 22에서 산화막 환산 막두께(Tox)가 40nm 정도로 대략 동일한 제1, 제2, 및 제3 샘플을 사용하여, 계면 준위 밀도(Dit)의 비교를 행하였다.Moreover, the data of the interface state density in each sample are shown in FIG. In FIG. 23, the interface level density Dit was compared using the first, second, and third samples in which the oxide film conversion film thickness Tox was approximately equal to about 40 nm in FIG.

그 결과, 도 23에 나타낸 바와 같이, 열산화(Thermal－SiO2)막의 제1 샘플이 2E10(cm2·eV) 이하의 특성을 갖는 한편, CVD－SiO2막의 제2 샘플은 1자리수 정도로 계면 준위가 악화되었다.As a result, as shown in FIG. 23, the first sample of the thermal oxidation (Thermal-SiO 2 ) film has a characteristic of 2E10 (cm 2 · eV) or less, while the second sample of the CVD-SiO 2 film has an interface of about one order. The level deteriorated.

한편, HfO2막을 사용한 제3 샘플은 3E10/cm2·eV 정도와 열산화막에 가까운 양호한 계면을 갖는 것을 확인할 수 있었다.On the other hand, it was confirmed that the third sample using the HfO 2 film had a good interface close to about 3E10 / cm 2 · eV and the thermal oxide film.

한편, HfO2 이외의 마이너스의 고정 전하를 갖는 막을 구성하는 각 재료에 대해도, HfO2와 마찬가지로 열산화막에 가까운 양호한 계면 준위를 갖는 것을 알 수 있다.On the other hand, as in Fig. HfO, HfO 2 for each material constituting a film having negative fixed charges of other than 2 can be seen that with a good interface states close to the thermal oxide film.

다음에, 플러스의 고정 전하를 갖는 막(25)을 형성한 경우의 산화막 환산 막두께(Tox)에 대한 플랫 밴드 전압(Vfb)를 조사하였다. 그 결과를 도 24에 나타내었다.Next, the flat band voltage Vfb with respect to oxide film conversion film thickness Tox when the film 25 with positive fixed charge was formed was investigated. The results are shown in FIG.

도 24에 나타낸 바와 같이, 플랫 밴드 전압(Vfb)이 열산화막의 플랫 밴드 전압보다 큰 경우, 막 내에 마이너스의 전하가 있으므로, 실리콘(Si) 표면에는 홀(정공)이 형성된다. 이와 같은 적층막으로서, 예를 들면, 실리콘(Si) 기판의 표면에, HfO2막과 CVD－SiO2막을 아래에서부터 차례로 적층한 것이 있다.As shown in Fig. 24, when the flat band voltage Vfb is larger than the flat band voltage of the thermal oxide film, negative charges exist in the film, so that holes (holes) are formed on the silicon (Si) surface. As such a laminated film, for example, an HfO 2 film and a CVD-SiO 2 film are laminated in order from the bottom on the surface of a silicon (Si) substrate.

한편, 플랫 밴드 전압(Vfb)이 열산화막의 플랫 밴드 전압보다 작은 경우, 막 내에 플러스의 전하가 있으므로, 실리콘(Si)의 표면에는 전자가 형성된다. 이와 같은 적층막으로서, 예를 들면, 실리콘(Si) 기판의 표면에, CVD－SiO2막, CVD－SiN막, HfO2막, CVD－SiO2막을 아래에서부터 차례로 적층한 것이 있다. 여기서, CVD－SiN막의 막두께를 두껍게 하면, 플랫 밴드 전압이 열산화막에 비해 크게 마이너스 방향으로 시프트한다. 또한, CVD－SiN막 내의 플러스의 전하의 영향이 산화 하프늄(HfO2)의 마이너스의 전하를 소거하고 있다.On the other hand, when the flat band voltage Vfb is smaller than the flat band voltage of the thermal oxide film, since there is a positive charge in the film, electrons are formed on the surface of silicon (Si). As such a lamination film, for example, a CVD-SiO 2 film, a CVD-SiN film, a HfO 2 film, and a CVD-SiO 2 film are laminated on the surface of a silicon (Si) substrate from the bottom up. Here, when the film thickness of the CVD-SiN film is made thick, the flat band voltage shifts in the negative direction significantly compared with the thermal oxide film. In addition, the influence of the positive charge in the CVD-SiN film eliminates the negative charge of hafnium oxide (HfO 2 ).

상기한 각각의 실시예의 고체 촬상 장치(1) 내지 고체 촬상 장치(5)에서, 전술한 바와 같이, 마이너스의 고정 전하를 갖는 막(22)에 질소(N)를 포함하는 경우, 마이너스의 고정 전하를 갖는 막(22)을 형성한 후에, 고주파 플라즈마 또는 마이크로파 플라즈마에 의한 질화 처리에 의해 막(22) 내에 질소(N)가 포함되도록 할 수 있다.In the solid-state imaging device 1 to the solid-state imaging device 5 of each of the above-described embodiments, as described above, when nitrogen (N) is included in the film 22 having a negative fixed charge, the negative fixed charge is negative. After the formation of the film 22 having, the nitrogen (N) can be contained in the film 22 by nitriding with a high frequency plasma or a microwave plasma.

또한, 마이너스의 고정 전하를 갖는 막(22)에 대하여, 성막 후에 전자빔 조사에 의한 전자빔 경화 처리를 행함으로써, 막 내의 마이너스의 고정 전하를 증가시키는 것이 가능하게 된다.In addition, by performing the electron beam curing treatment by electron beam irradiation after the film formation on the film 22 having the negative fixed charge, it becomes possible to increase the negative fixed charge in the film.

다음에, 전술한 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제1 실시예 내지 제5 실시예에서 사용한 마이너스의 고정 전하를 갖는 막(22)에 산화 하프늄을 사용한 경우의 제6 실시에에 따른 바람직한 제조 방법을, 도 25를 참조하여 이하에 설명한다. 도 25는 일례로서 상기 제1 제조 방법의 제1 실시예에 적용한 경우를 나타낸다. 본 실시예에 따른 마이너스의 고정 전하를 갖는 막의 형성 방법은, 상기 제1 제조 방법의 제2 실시예 내지 제5 실시예의 마이너스의 고정 전하를 갖는 막의 형성 방법에도 마찬가지로 적용할 수 있다.Next, when hafnium oxide is used for the film 22 having the negative fixed charge used in the first to fifth embodiments of the method (first manufacturing method) of the solid-state imaging device of the present invention described above. A preferred manufacturing method according to the sixth embodiment will be described below with reference to FIG. 25. Fig. 25 shows a case where it is applied to the first embodiment of the first manufacturing method as an example. The method for forming a negative fixed charge film according to the present embodiment can be similarly applied to the method for forming a negative fixed charge film in the second to fifth embodiments of the first manufacturing method.

마이너스의 고정 전하를 갖는 막(22)은, 원자층 증착법(ALD법)에 따라 산화 하프늄으로 형성하는 경우, 막질은 우수한 것으로 되지만, 성막 시간이 길어진다는 문제가 있다.When the film 22 having a negative fixed charge is formed of hafnium oxide by the atomic layer deposition method (ALD method), the film quality is excellent, but there is a problem that the film formation time is long.

따라서, 도 25의 (1)에 나타낸 바와 같이, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14) 등이 형성된 반도체 기판(또는 반도체층)(11)을 준비하고, 수광부(12)의 수광면(12s) 상에, 실제로는 상기 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다.Therefore, as shown in FIG. 25 (1), the light receiving portion 12 for photoelectric conversion of incident light, the pixel separation region 13 for separating the light receiving portion 12, and the pixel separation region 13 for the light receiving portion 12 A semiconductor substrate (or semiconductor layer) 11 having a peripheral circuit portion 14 and the like having a peripheral circuit (not specifically shown) formed therebetween is prepared, and is formed on the light receiving surface 12s of the light receiving portion 12. In practice, a film 21 for reducing the interface level is formed on the semiconductor substrate 11.

이어서, 원자층 증착법에 따라 상기 계면 준위를 감소시키기 위한 막(21) 상 에 제1 산화 하프늄막(22-1)을 형성한다. 이 제1 산화 하프늄막(22-1)은 마이너스의 고정 전하를 갖는 막(22)에 필요한 막두께 중 적어도 3nm 이상의 막두께로 형성된다.Subsequently, a first hafnium oxide film 22-1 is formed on the film 21 for reducing the interface level by atomic layer deposition. The first hafnium oxide film 22-1 is formed with a film thickness of at least 3 nm or more of the film thicknesses required for the film 22 having a negative fixed charge.

제1 산화 하프늄막(22-1)을 성막하는 원자층 증착법(ALD법)의 성막 조건은, 일례로서, 전구체(precursor)로, TEMA－Hf(Tetraki sethylmethylamido hafnium), TDMA－Hf(Tetrakis dimethylamido hafnium) 또는 TDEA－Hf(Tetrakis diethylamido hafnium)을 사용하고, 성막 기판 온도를 200℃ 내지 500℃, 전구체의 하나의 유량을 10cm3/min 내지 500cm3/min, 전구체 하나의 조사 시간을 1초 내지 15초, 오존(O3)의 유량을 5cm3/min 내지 50cm3/min으로 하였다.The film forming conditions of the atomic layer deposition method (ALD method) for forming the first hafnium oxide film 22-1 are, for example, precursors, TEMA-Hf (Tetraki Sethylmethylamido hafnium) and TDMA-Hf (Tetrakis dimethylamido hafnium). ) Or TDEA-Hf (Tetrakis diethylamido hafnium), the deposition substrate temperature is 200 ℃ to 500 ℃, one flow rate of the precursor 10 cm 3 / min to 500 cm 3 / min, one precursor time 1 to 15 Second, the flow rate of ozone (O 3 ) was 5 cm 3 / min to 50 cm 3 / min.

그리고, 제1 산화 하프늄막(22-1)은 유기 금속 화학 기상 성장법(MOCVD법)에 따라 형성하는 것도 가능하다. 이 경우의 성막 조건은, 일례로서, 전구체로, TEMA－Hf(Tetrakis ethylmethylamido hafnium), TDMA－Hf(Tetrakis dimethylamido hafnium) 또는 TDEA－Hf(Tetrakis diethylamido hafnium)를 사용하고, 성막 기판 온도를 200℃ 내지 600℃, 전구체 하나의 유량을 10cm3/min 내지 500cm3/min, 전구체 하나의 조사 시간을 1초 내지 15초, 오존(O3)의 유량을 5cm3/min 내지 50cm3/min으로 하였다.The first hafnium oxide film 22-1 can also be formed by an organometallic chemical vapor deposition method (MOCVD method). In this case, the film forming conditions are, for example, TEMA-Hf (Tetrakis ethylmethylamido hafnium), TDMA-Hf (Tetrakis dimethylamido hafnium) or TDEA-Hf (Tetrakis diethylamido hafnium) as precursors, and the film forming substrate temperature is 200 deg. 600 ℃, were the precursors a flow rate of 10cm 3 / min to about 500cm 3 / min, the precursor single irradiation time of 1 second to 15 seconds, the flow rate of the ozone (O 3) 5cm 3 / min to about 50cm 3 / min.

이어서, 도 25의 (2)에 나타낸 바와 같이, 물리적 기상 성장법(PVD법)에 따라 제1 산화 하프늄막(22-1) 상에 제2 산화 하프늄막(22-2)을 형성하여, 마이너스 의 고정 전하를 갖는 막(22)을 완성시킨다. 예를 들면, 제1 산화 하프늄막(22-1)과 제2 산화 하프늄막(22-2)의 전체 막두께가 50nm 내지 60nm로 되도록 성막한다.Subsequently, as shown in FIG. 25 (2), a second hafnium oxide film 22-2 is formed on the first hafnium oxide film 22-1 according to the physical vapor deposition method (PVD method), thereby minus The film 22 having a fixed charge of is completed. For example, the film is formed so that the total film thickness of the first hafnium oxide film 22-1 and the second hafnium oxide film 22-2 is 50 nm to 60 nm.

그 후, 상기 제1 실시예 내지 제5 실시예에서 설명한 바와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 형성하는 이후의 공정을 행한다.Thereafter, as described in the first to fifth embodiments, the subsequent steps of forming the insulating film 41 on the film 22 having a negative fixed charge are performed.

제2 산화 하프늄막(22-2)의 물리적 기상 성장법(PVD법)에서의 성막 조건은, 일례로서, 타겟으로서 하프늄 금속 타겟을 사용하고, 프로세스 가스로서 아르곤과 산소를 사용하고, 성막 분위기의 압력을 0.01Pa 내지 50Pa로 설정하고, 파워를 500W 내지 2.00kW로 설정하고, 아르곤(Ar)의 유량을 5cm3/min 내지 50cm3/min로 설정하고, 산소(O2)의 유량을 5cm3/min 내지 50cm3/min으로 하였다.The film forming conditions in the physical vapor deposition method (PVD method) of the second hafnium oxide film 22-2 are, for example, a hafnium metal target as a target, argon and oxygen as the process gas, and a film forming atmosphere. The pressure is set at 0.01 Pa to 50 Pa, the power is set at 500W to 2.00 kW, the flow rate of argon (Ar) is set at 5 cm 3 / min to 50 cm 3 / min, and the flow rate of oxygen (O 2 ) is 5 cm 3 / min to 50 cm 3 / min.

다음에, 산화 하프늄으로 이루어지는 마이너스의 고정 전하를 갖는 막(22)의 막두께를 60nm으로 하고, 그 중의 제1 산화 하프늄막(22-1)의 막두께를 파라미터로 하여 고체 촬상 장치의 C－V(용량-전압) 특성을 조사하였다.Next, the film thickness of the film 22 having a negative fixed charge composed of hafnium oxide is set to 60 nm, and the film thickness of the first hafnium oxide film 22-1 is used as the parameter C − of the solid-state imaging device. V (capacity-voltage) characteristics were investigated.

그 결과를 도 26 및 도 27에 나타내었다. 도 26 및 도 27 모두에서, 세로축은 용량(C)을 나타내고, 가로축은 전압(V)을 나타낸다.The results are shown in FIGS. 26 and 27. In both FIGS. 26 and 27, the vertical axis represents capacitance C and the horizontal axis represents voltage V. In FIG.

도 26에 나타낸 바와 같이, PVD법만으로 산화 하프늄(HfO2)막을 성막한 경우, 플랫 밴드 전압(Vfb)은 마이너스 전압인 -1.32V이다. 이것으로는 마이너스의 고정 전하를 갖는 막이 되지 않는다.As shown in FIG. 26, when the hafnium oxide (HfO2) film is formed only by the PVD method, the flat band voltage Vfb is -1.32V which is a negative voltage. This does not become a film having a negative fixed charge.

마이너스의 고정 전하를 갖는 막을 얻기 위해서는, 플랫 밴드 전압(Vfb)가 플러스 전압일 필요가 있다.In order to obtain a film having a negative fixed charge, the flat band voltage Vfb needs to be a positive voltage.

또한, 상승 에지가 완만하기 때문에, 계면 준위 밀도가 크다. 후에 설명하지만, 이 경우, 계면 준위 밀도(Dit)의 평가는 계면 준위 밀도가 너무 높기 때문에 불가능하였다.In addition, since the rising edge is smooth, the interface level density is large. As described later, in this case, evaluation of the interface level density (Dit) was impossible because the interface level density was too high.

한편, ALD법에 따라 제1 산화 하프늄막(22-1)을 3nm의 두께로 형성한 후, 그 위에 PVD법에 따라 제2 산화 하프늄막(22-2)를 50nm의 두께로 성막한 경우에는, 플랫 밴드 전압(Vfb)이 플러스 전압인 +0.42V로 된다. 따라서, 이 막은 마이너스의 고정 전하를 갖는 막으로 된다.On the other hand, when the first hafnium oxide film 22-1 is formed to a thickness of 3 nm by the ALD method, and then the second hafnium oxide film 22-2 is formed to a thickness of 50 nm by the PVD method, The flat band voltage Vfb becomes + 0.42V which is a positive voltage. Therefore, this film becomes a film having a negative fixed charge.

또한, 상승 에지가 가파르기 때문에, 계면 준위 밀도(Dit)가 낮아져 5.14E10/cm2·eV으로 된다.In addition, since the rising edge is steep, the interface state density Dit is lowered to 5.14E10 / cm 2 · eV.

또한, ALD법에 따라 제1 산화 하프늄막(22-1)을 11nm의 두께로 형성한 후, 그 위에 PVD법에 따라 제2 산화 하프늄막(22-2)을 50nm의 두께로 성막한 경우에는, 플랫 밴드 전압(Vfb)은 더 높은 플러스 전압으로 된다. 따라서, 이 막은 마이너스의 고정 전하를 갖는 막이 된다.When the first hafnium oxide film 22-1 is formed to a thickness of 11 nm by the ALD method, and then the second hafnium oxide film 22-2 is formed to a thickness of 50 nm by the PVD method, The flat band voltage Vfb becomes a higher plus voltage. Thus, this film becomes a film having a negative fixed charge.

또한, 상승 에지가 더 가파르므로, 계면 준위 밀도(Dit)가 더 낮아진다.In addition, since the rising edge is steeper, the interface level density (Dit) is lower.

또한, 도 27에 나타낸 바와 같이, ALD법에 따라 제1 산화 하프늄막(22-1)을 11nm의 두께로 형성한 후, 그 위에 PVD법에 따라 제2 산화 하프늄막(22-2)를 50nm의 두께로 성막한 경우에는, 마이너스의 고정 전하를 갖는 막(22)을 전체적으로 ALD법으로 성막한 경우에 얻어지는 것에 가까운 플랫 밴드 전압(Vfb)을 얻을 수 있다. 상승 에지도 마이너스의 고정 전하를 갖는 막(22)을 전체적으로 ALD법으로 성 막한 경우에 얻어지는 것에 가까운 상태로 된다.As shown in Fig. 27, the first hafnium oxide film 22-1 is formed to a thickness of 11 nm by the ALD method, and thereafter, the second hafnium oxide film 22-2 is 50 nm by the PVD method. In the case of forming the film with a thickness of, the flat band voltage Vfb close to that obtained when the film 22 having the negative fixed charge as a whole is formed by the ALD method can be obtained. The rising edge also becomes a state close to that obtained when the film 22 having a negative fixed charge as a whole is formed by the ALD method.

다음에, 제1 산화 하프늄막(22-1)을 11nm의 두께로 형성한 후, 그 위에 PVD법에 따라 제2 산화 하프늄막(22-2)를 50nm의 두께로 성막한 경우의 마이너스의 고정 전하를 갖는 막에 대하여, 직류를 사용한 일반적인 C－V 특성의 측정(Qs－CV: Quasi-static-CV) 및 고주파를 사용한 측정(Hf－CV)을 행하였다. Qs－CV 측정은, 게이트 전압을 시간의 1차 함수로서 스윕(sweep)하고, 게이트와 기판 사이에 흐르는 변위 전류를 구하는 측정법이며, 이 변위 전류로부터 저주파 영역의 커패시턴스를 구한다.Next, after the first hafnium oxide film 22-1 is formed to a thickness of 11 nm, the negative fixation in the case where the second hafnium oxide film 22-2 is formed to a thickness of 50 nm by the PVD method thereon For the film having electric charge, measurement of general C-V characteristics using direct current (Qs-CV: Quasi-static-CV) and measurement using high frequency (Hf-CV) were performed. Qs-CV measurement is a measurement method which sweeps a gate voltage as a linear function of time, and calculates the displacement current which flows between a gate and a board | substrate, and calculates the capacitance of a low frequency region from this displacement current.

그 결과를 도 28에 나타내었다.The results are shown in FIG.

또한, Qs－CV의 측정값과 Hf－CV의 측정값의 차분으로부터 계면 준위 밀도(Dit)를 구하였다. 그 결과, Dit= 5.14E10/cm2·eV로 되고, 충분히 낮은 값이 얻어졌다. 전술한 바와 같이, 플랫 밴드 전압(Vfb)은 플러스 전압인 +0.42V이 되었다.In addition, the interface state density (Dit) was calculated from the difference between the measured value of Qs-CV and the measured value of Hf-CV. As a result, Dit = 5.14E10 / cm 2 · eV, and a sufficiently low value was obtained. As described above, the flat band voltage Vfb became + 0.42V which is a positive voltage.

따라서, 제1 산화 하프늄막(22-1)을 3nm 이상의 막두께로 성막함으로써, 마이너스의 고정 전하를 갖는 막(22)의 플랫 밴드 전압(Vfb)의 값을 플러스 전압으로 할 수 있고, 또 계면 준위 밀도(Dit)를 낮게 할 수 있다.Therefore, by forming the first hafnium oxide film 22-1 at a film thickness of 3 nm or more, the value of the flat band voltage Vfb of the film 22 having a negative fixed charge can be made a positive voltage and the interface. It is possible to lower the level density (Dit).

따라서, 제1 산화 하프늄막(22-1)을, 마이너스의 고정 전하를 갖는 막(22)에 필요한 막두께 중 적어도 3nm 이상의 막두께로 형성하는 것이 바람직하다.Therefore, it is preferable to form the first hafnium oxide film 22-1 to a film thickness of at least 3 nm or more of the film thicknesses required for the film 22 having a negative fixed charge.

제1 산화 하프늄막(22-1)은 원자층 증착법에 따라 형성된 막이다. 원자층 증착법에 의한 산화 하프늄막의 성막에서는, 그 막두께가 3nm 미만에서는, 그 다음의 제2 산화 하프늄막(22-2)의 성막을 PVD법으로 행한 경우, 그 PVD법에 기인하는 계면 데미지가 발생하지만, 제1 산화 하프늄막(22-1)의 막두께가 3nm 이상으로 되면, 그 다음의 제2 산화 하프늄막(22-2)의 성막을 PVD법에 따라 행하여도 계면 데미지가 억제된다. 이와 같이 PVD법에 기인하는 계면 데미지가 억제되도록, 제1 산화 하프늄막(22-1)의 막두께를 3nm 이상으로 함으로써, 제1 산화 하프늄막(22-1)과 제2 산화 하프늄막(22-2)을 조합하여 얻은 막은, 그 플랫 밴드 전압(Vfb)의 값이 플러스 전압이 되므로, 마이너스의 고정 전하를 갖는 막이 된다.The first hafnium oxide film 22-1 is a film formed by atomic layer deposition. In the deposition of a hafnium oxide film by the atomic layer deposition method, when the film thickness is less than 3 nm, when the next deposition of the second hafnium oxide film 22-2 is performed by the PVD method, the interface damage caused by the PVD method is Although the film thickness of the 1st hafnium oxide film 22-1 becomes 3 nm or more, even if it forms the next 2nd hafnium oxide film 22-2 by PVD method, interface damage is suppressed. In this way, the first hafnium oxide film 22-1 and the second hafnium oxide film 22 are formed by setting the thickness of the first hafnium oxide film 22-1 to 3 nm or more so that the interface damage caused by the PVD method is suppressed. The film obtained by combining -2) becomes a film having a negative fixed charge because the flat band voltage Vfb becomes a positive voltage.

따라서, 계면 준위를 감소시키기 위한 막(21)과의 계면측에 형성되는 제1 산화 하프늄막(22-1)은 3nm 이상의 막두께로 하고 있다.Therefore, the first hafnium oxide film 22-1 formed on the interface side with the film 21 for reducing the interface level has a film thickness of 3 nm or more.

그리고, PVD법은 일례로서 스퍼터법이 있다.The PVD method is, for example, a sputtering method.

한편, 마이너스의 고정 전하를 갖는 막(22)을 전체적으로 원자층 증착법에 따라 성막한 경우에는, C－V 특성은 우수한 것으로 되지만, 성막에 시간이 너무 걸리기때문에, 생산성이 현저하게 저하된다. 그러므로, 상기 제1 산화 하프늄막(22-1)의 막두께를 두껍게 하는 것이 곤란하다.On the other hand, when the film 22 having the negative fixed charge as a whole is formed by the atomic layer deposition method, the C-V characteristics are excellent, but since the film formation takes too much time, the productivity is significantly reduced. Therefore, it is difficult to thicken the film thickness of the first hafnium oxide film 22-1.

원자층 증착법에서는, 예를 들면, 10nm의 두께로 산화 하프늄을 성막하는데 45분 정도 소요된다. 한편, 물리적 기상 성장법에서는, 예를 들면, 50nm의 두께로 산화 하프늄을 성막하는데 약 3분 정도만이 소요된다. 따라서, 생산성을 고려하여, 제1 산화 하프늄막(22-1)의 막두께의 상한이 결정된다. 예를 들면, 마이너스의 고정 전하를 갖는 막(22)의 성막 시간을 1시간 이내로 한다면, 제1 산화 하프늄 막(22-1)의 막두께는 11nm 내지 12nm 정도가 상한이 된다.In the atomic layer deposition method, for example, it takes about 45 minutes to form hafnium oxide into a film at a thickness of 10 nm. On the other hand, in the physical vapor deposition method, it takes only about 3 minutes to form hafnium oxide into a film of 50 nm thickness, for example. Therefore, in consideration of productivity, the upper limit of the film thickness of the first hafnium oxide film 22-1 is determined. For example, if the film formation time of the film 22 having a negative fixed charge is within 1 hour, the film thickness of the first hafnium oxide film 22-1 is about 11 nm to 12 nm as the upper limit.

이와 같이, 원자층 증착법과 물리적 기상 성장법을 병용하는 성막 방법에 의하면, 마이너스의 고정 전하를 갖는 막(22)을 전체적으로 원자층 증착법 또는 CVD법으로 성막하는 것보다 성막 시간의 대폭적인 단축이 가능하게 되므로, 양산 효율의 향상이 실현될 수 있다.As described above, according to the film forming method that uses the atomic layer deposition method and the physical vapor deposition method together, the film formation time can be significantly shorter than the overall deposition of the film 22 having the negative fixed charge by the atomic layer deposition method or the CVD method. As a result, an improvement in mass production efficiency can be realized.

또한, 원자층 증착법 및 MOCVD법에서는, 물리적 기상 성장법으로 성막하는 것보다 기판에 주는 데미지가 거의 없다.In the atomic layer deposition method and the MOCVD method, there is almost no damage to the substrate than the film formation by the physical vapor deposition method.

그러므로, 수광 센서부에 대한 데미지가 감소되고, 암전류의 발생의 원인으로 되는 계면 준위 밀도가 커지는 문제를 해결할 수 있다.Therefore, it is possible to solve the problem that the damage to the light receiving sensor portion is reduced and the interface level density that causes the dark current is increased.

상기한 설명에서는, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄막으로 형성한 경우에 대하여 설명하였으나, 마이너스의 고정 전하를 갖는 막(22)은, 전술한 막, 예를 들면, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 산화 티탄(TiO2)막, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등과, 또한 질화 하프늄막, 질화 알루미늄막, 산질화 하프늄막 또는 산질화 알루미늄막에 대해서도, 마찬가지로, 처음에 원자층 증착법으로 성막하고, 그 후 물리적 기상 성장법으로 성막하는 본 발명의 제조 방법을 적용할 수 있다. 이 경우, 산화 하프늄막의 경우와 동일한 효과를 얻을 수 있다.In the above description, the case where the film 22 having the negative fixed charge is formed of the hafnium oxide film has been described. However, the film 22 having the negative fixed charge has the above-described film, for example, aluminum oxide. (Al 2 O 3 ) film, zirconium oxide (ZrO 2 ) film, tantalum oxide (Ta 2 O 5 ) film, titanium oxide (TiO 2 ) film, lanthanum oxide (La 2 O 3 ), praseodymium oxide ( praseodymium oxide (Pr 2 O 3 ), cerium oxide (CeO 2 ), neodymium oxide (Nd 2 O 3 ), promethium oxide (Pm 2 O 3 ), samarium oxide ) (Sm 2 O 3 ), europium oxide (Eu 2 O 3 ), gadolinium oxide (Gd 2 O 3 ), terbium oxide (Tb 2 O 3 ), oxidation Dysprosium oxide (Dy 2 O 3 ), holmium oxide (Ho 2 O 3 ), erbium oxide (Er 2 O 3 ), thulium oxide (Tm 2 O 3 ) , ytterbium oxide (ytterbium oxide) (Yb 2 O 3), oxide Tetyum (lutetium oxide) (Lu 2 O 3), yttrium oxide (yttrium oxide) (Y 2 O 3) , etc., and similarly to the hafnium nitride film, an aluminum nitride film, an acid nitride, a hafnium film or an acid aluminum nitride film, and, for the first time The manufacturing method of this invention which forms into a film by the atomic layer vapor deposition method, and forms into a film by the physical vapor deposition method after that is applicable. In this case, the same effects as in the case of the hafnium oxide film can be obtained.

다음에, 전술한 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제1 실시예 내지 제5 실시예에서 사용한 마이너스의 고정 전하를 갖는 막(22)의 것보다 바람직한 제조 방법(제7 실시예)을 도 29 내지 도 31을 참조하여 이하에 설명한다. 도 29 내지 도 31은, 일례로서, 제1 제조 방법의 제1 실시예에 적용한 경우를 나타낸다. 본 실시예에 따른 마이너스의 고정 전하를 갖는 막의 형성 방법은, 제1 제조 방법의 제2 실시예 내지 제5 실시예의 마이너스의 고정 전하를 갖는 막의 형성 방법에도 마찬가지로 하여 적용할 수 있다. 여기서는, 마이너스의 고정 전하를 갖는 막의 일례로서 산화 하프늄막을 사용한 경우에 대하여 설명한다.Next, a more preferable manufacturing method than that of the film 22 having a negative fixed charge used in the first to fifth embodiments of the manufacturing method (first manufacturing method) of the above-described solid-state imaging device of the present invention A seventh embodiment will be described below with reference to FIGS. 29 to 31. 29-31 shows the case where it applies to the 1st Example of a 1st manufacturing method as an example. The method for forming a negative fixed charge film according to the present embodiment can be similarly applied to the method for forming a negative fixed charge film in the second to fifth embodiments of the first manufacturing method. Here, the case where a hafnium oxide film is used as an example of a film having a negative fixed charge will be described.

도 29의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 복수의 수광부(12), 각각의 수광부(12)에 의해 광전 변환되어 얻어진 신호를 처리하는 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14), 수광부(12)와 주변 회로부(14)의 사이 및 각각의 수광부(12)의 사이 등을 분리하는 화소 분리 영역(13)(단, 수광부(12) 사이의 화소 분리 영역(13)의 도 시는 생략함) 등을 형성한다. 이 제조 방법은 기존의 제조 방법을 이용한다.As shown in FIG. 29 (1), a plurality of light receiving portions 12 for photoelectrically converting incident light into a semiconductor substrate (or semiconductor layer) 11 and a signal obtained by photoelectric conversion by each light receiving portion 12 are processed. A pixel separation region 13 for separating the peripheral circuit portion 14, the light receiving portion 12 and the peripheral circuit portion 14, and the respective light receiving portions 12, etc., each having a peripheral circuit (not specifically shown) formed thereon. (However, the illustration of the pixel separation region 13 between the light receiving portions 12 is omitted) and the like. This manufacturing method uses the existing manufacturing method.

다음에, 도 29의 (2)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다.Next, as shown in FIG. 29 (2), a film 21 for reducing the interface level is actually formed on the light receiving surface 12s of the light receiving portion 12 on the semiconductor substrate 11. The film 21 for reducing this interface level is formed of, for example, a silicon oxide (SiO 2 ) film.

이어서, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.Subsequently, a film 22 having a negative fixed charge is formed on the film 21 for reducing the interface level. As a result, the hole accumulation layer 23 is formed on the light receiving surface side of the light receiving portion 12.

따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해, 수광부(12)의 수광면(12s)측에 홀 축적층(23)이 형성되기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.Therefore, the film 21 for reducing the interface level is formed at least on the light receiving portion 12 by the film 22 having a negative fixed charge on the light receiving surface 12s side of the light receiving portion 12. 23) needs to be formed with a sufficient film thickness to form. The film thickness is made into 1 atomic layer or more and 100 nm or less, for example.

마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다. 전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있다. 따라서, 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 이용하 면, 성막 중에 계면 준위를 저감시키기 위한 SiO2층을 동시에 1nm 정도로 형성할 수 있어 바람직하다.The film 22 having a negative fixed charge includes, for example, a hafnium oxide (HfO 2 ) film, an aluminum oxide (Al 2 O 3 ) film, a zirconium oxide (ZrO 2 ) film, and tantalum oxide (Ta 2 O 5 ). Film or a titanium oxide (TiO 2 ) film. The above-mentioned film is actually used for the gate insulating film of an insulated gate type field effect transistor, and the like. Therefore, since the film formation method is established, film formation can be performed easily. As the film formation method, for example, a chemical vapor deposition method, a sputtering method, an atomic layer deposition method, or the like can be used. However, when the atomic layer deposition method is used, a SiO 2 layer for reducing the interface level can be simultaneously formed during film formation to about 1 nm. It is preferable.

또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있다.In addition, as other materials, lanthanum oxide (La 2 O 3 ), praseodymium oxide (Pr 2 O 3 ), cerium oxide (CeO 2 ), and neodymium oxide ) (Nd 2 O 3 ), promethium oxide (Pm 2 O 3 ), samarium oxide (Sm 2 O 3 ), europium oxide (Eu 2 O 3 ), gadolinium oxide ( gadolinium oxide (Gd 2 O 3 ), terbium oxide (Tb 2 O 3 ), dysprosium oxide (Dy 2 O 3 ), holmium oxide (Ho 2 O 3 ), oxidation Erbium oxide (Er 2 O 3 ), thulium oxide (Tm 2 O 3 ), ytterbium oxide (Yb 2 O 3 ), lutetium oxide (Lu 2 O 3 ) And yttrium oxide (Y 2 O 3 ) may be used. These films can also be formed using, for example, chemical vapor deposition, sputtering, atomic layer deposition, or the like.

또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 막두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.Further, when forming the film 22 having a negative fixed charge of hafnium oxide (HfO 2) film, it is possible to efficiently obtain the antireflection effect by adjusting the hafnium oxide (HfO 2) film thickness. As a matter of course, also in other kinds of films, it is possible to obtain an antireflection effect by optimizing the film thickness according to the refractive index.

다음에, 마이너스의 고정 전하를 갖는 막(22)의 표면을 플라즈마 질화 처리한다.Next, plasma nitriding is performed on the surface of the film 22 having a negative fixed charge.

이 플라즈마 질화에 따라 산화 하프늄막 내에 마이너스의 고정 전하가 추가로 생성되고, 보다 큰 밴드 벤딩(Band Bending)이 형성된다. 플라즈마 질화 조건으로서는, 예를 들면, 고주파 플라즈마 처리 장치를 사용하고, 챔버 내에 공급하는 질화 처리의 가스로서 질소(N2) 또는 암모니아(NH3)를 사용하고, 예를 들면, RF 파워를 200W 내지 900W로 설정하고, 압력을 0.13Pa 내지 13.3Pa로 설정한다. 이 조건 하에서, 챔버 내에 플라즈마를 발생시켜, 질화 처리를 행한다.With this plasma nitriding, negative fixed charges are further generated in the hafnium oxide film, and a larger band bending is formed. As plasma nitriding conditions, for example, a high frequency plasma processing apparatus is used, and nitrogen (N 2) or ammonia (NH 3) is used as the gas for nitriding treatment to be supplied into the chamber. For example, the RF power is 200 W to 900 W. The pressure is set at 0.13 Pa to 13.3 Pa. Under this condition, plasma is generated in the chamber to perform nitriding treatment.

상기한 플라즈마 처리 장치는 고주파 플라즈마 처리 장치로 한정되지 않고, 챔버 내에 플라즈마를 생성할 수 있는 것이면 어떠한 플라즈마 처리 장치도 가능하다. 예를 들면, 마이크로파 플라즈마 처리 장치, ICP 플라즈마 처리 장치, ECR 플라즈마 처리 장치 등을 사용할 수도 있다.The plasma processing apparatus is not limited to the high frequency plasma processing apparatus, and any plasma processing apparatus may be used as long as it can generate plasma in the chamber. For example, a microwave plasma processing apparatus, an ICP plasma processing apparatus, an ECR plasma processing apparatus, etc. can also be used.

상기한 플라즈마 질화 처리에서는, 마이너스의 고정 전하를 갖는 막(22)의 표면에 질소(N)가 도입되도록 플라즈마 질화 처리를 행한다. 이 때, 질소(N)가 마이너스의 고정 전하를 갖는 막(22)의 수광부(12)측의 계면에 도달하지 않도록 플라즈마 질화 처리 조건을 설정하여, 플라즈마 질화 처리를 행하는 것이 중요하다. 예를 들면, 마이너스의 고정 전하를 갖는 막(22)의 막두께, 재질 등을 고려하여, 질소 가스 및 암모니아 가스의 챔버로의 공급량, RF파워 등을 조정하면 된다.In the plasma nitridation process, plasma nitridation is performed so that nitrogen (N) is introduced into the surface of the film 22 having a negative fixed charge. At this time, it is important to perform plasma nitridation treatment by setting plasma nitridation treatment conditions so that nitrogen (N) does not reach the interface on the light receiving portion 12 side of the film 22 having a negative fixed charge. For example, the supply amount of the nitrogen gas and the ammonia gas to the chamber, the RF power, or the like may be adjusted in consideration of the film thickness, material, and the like of the film 22 having a negative fixed charge.

그리고, 질소(N)가 마이너스의 고정 전하를 갖는 막(22)의 수광부(12)측의 계면에 도달하면, 수광부(12)에서의 흰색 점결함의 발생의 원인이 된다.When nitrogen (N) reaches the interface on the light receiving portion 12 side of the film 22 having a negative fixed charge, it causes the occurrence of white point defects in the light receiving portion 12.

다음에, 도 30의 (3)에 나타낸 바와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 형성하고, 또한 절연막(41) 상에 차광막(42)을 형성한다. 절연막(41)은 예를 들면 산화 실리콘막으로 형성된다. 또한, 차광막(42)은 예를 들면 차광성을 갖는 금속막으로 형성된다.Next, as shown in FIG. 30 (3), an insulating film 41 is formed on the film 22 having a negative fixed charge, and a light shielding film 42 is formed on the insulating film 41. The insulating film 41 is formed of, for example, a silicon oxide film. The light shielding film 42 is formed of, for example, a metal film having light shielding properties.

이와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 사이에 두고 차광막(42)을 형성함으로써, 산화 하프늄막 등으로 형성되는 마이너스의 고정 전하를 갖는 막(22)과 차광막(42)의 금속의 반응을 방지할 수 있다.As described above, the light shielding film 42 is formed on the film 22 having the negative fixed charge with the insulating film 41 therebetween, whereby the film 22 and the light blocking film having the negative fixed charge formed of the hafnium oxide film or the like are formed. The reaction of the metal of (42) can be prevented.

또한, 차광막을 에칭할 때, 절연막(42)이 에칭 스토퍼로 되므로, 마이너스의 고정 전하를 갖는 막(22)에 대한 에칭 데미지를 방지할 수 있다.In addition, when the light shielding film is etched, the insulating film 42 becomes an etching stopper, so that etching damage to the film 22 having a negative fixed charge can be prevented.

다음에, 도 30의 (4)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 차광막(42) 상에 레지스트 마스크(도시하지 않음)를 형성한다. 이 레지스트 마스크를 사용한 에칭에 의해 차광막(42)을 가공하여, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 절연막(41) 상에 차광막(42)을 잔류시킨다.Next, as shown in FIG. 30 (4), a resist mask (not shown) is applied to a part of the light receiving portion 12 and the light shielding film 42 above the peripheral circuit portion 14 by resist coating and lithography techniques. Form. The light shielding film 42 is processed by etching using this resist mask, and the light shielding film 42 is left on a part of the light receiving portion 12 and the insulating film 41 above the peripheral circuit portion 14.

이 차광막(42)에 의해, 수광부(12)에 광이 진입하지 않는 영역이 형성되어, 그 수광부(12)의 출력에 의해 화상에서의 흑레벨이 결정된다.The light shielding film 42 forms a region where light does not enter the light receiving portion 12, and the black level in the image is determined by the output of the light receiving portion 12.

또한, 주변 회로부(14)에 광이 진입하는 것이 방지되므로, 주변 회로부에 광이 진입하는 것에 의한 특성 변동이 억제된다.In addition, since light is prevented from entering the peripheral circuit portion 14, characteristic variations caused by light entering the peripheral circuit portion are suppressed.

다음에, 도 31의 (5)에 나타낸 바와 같이, 절연막(41) 상에 차광막(42)에 의한 단차를 감소시키는 절연막(43)을 형성한다. 이 절연막(43)은 그 표면이 평탄화 되는 것이 바람직하고, 예를 들면 도포 절연막으로 형성된다.Next, as shown in FIG. 31 (5), an insulating film 43 for reducing the step difference caused by the light shielding film 42 is formed on the insulating film 41. It is preferable that the surface of this insulating film 43 is planarized, for example, it is formed with a coating insulating film.

다음에, 도 31의 (6)에 나타낸 바와 같이, 기존의 제조 기술에 의해, 수광부(12) 위쪽의 절연막(43)상에 컬러 필터층(44)을 형성하고, 또한 컬러 필터층(44) 상에 집광 렌즈(45)를 형성한다. 그 때, 컬러 필터층(44)과 집광 렌즈(45) 사이에, 렌즈 가공시의 컬러 필터층(44)에 대한 가공 데미지를 방지하기 위하여, 광투과성의 절연막(도시하지 않음)이 형성되어도 된다.Next, as shown in (6) of FIG. 31, the color filter layer 44 is formed on the insulating film 43 above the light receiving part 12 by the existing manufacturing technique, and also on the color filter layer 44. FIG. The condenser lens 45 is formed. At that time, a light-transmitting insulating film (not shown) may be formed between the color filter layer 44 and the condenser lens 45 to prevent processing damage to the color filter layer 44 during lens processing.

이같이 하여, 고체 촬상 장치(1)가 형성된다.In this way, the solid-state imaging device 1 is formed.

다음에, 마이너스의 고정 전하를 갖는 막(22)으로 산화 하프늄(HfO2)막을 사용한 고체 촬상 장치(1)에서의 플라즈마 질화 처리의 유무에 의한 암전류의 발생 상태에 대하여 조사하였다. 그 결과를 도 32에 나타낸다.Next, the state of dark current generation with or without plasma nitridation treatment in the solid-state imaging device 1 using the hafnium oxide (HfO 2 ) film as the film 22 having the negative fixed charge was investigated. The result is shown in FIG.

도 32에서, 세로축에 암전류의 발생율(％)을 나타내고, 가로축에 산화 하프늄(HfO2)만의 암전류의 메디안(median)으로 규격화한 암전류를 나타낸다.In FIG. 32, the vertical axis shows the generation rate of dark current (%), and the horizontal axis shows the dark current normalized by the median of the dark current only of hafnium oxide (HfO 2 ).

도 32에 나타낸 바와 같이, 산화 하프늄막의 표면을 플라즈마 질화 처리한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치에서는, 플라즈마 질화 처리를 하지 않은 산화 하프늄막을 마이너스의 고정 전하를 갖는 막으로 사용한 고체 촬상 장치보다, 암전류가 대폭적으로 감소될 수 있다는 것을 알 수 있다.As shown in FIG. 32, in the solid-state imaging device using a film having a negative fixed charge in which plasma nitridation is performed on the surface of the hafnium oxide film, the solid-state imaging device using a hafnium oxide film not subjected to plasma nitridation as a film having a negative fixed charge. Moreover, it can be seen that the dark current can be significantly reduced.

또한, 산화 하프늄 이외의 각종 막을 포함하는 마이너스의 고정 전하를 갖는 막(22)에서도, 산화 하프늄막과 마찬가지로, 플라즈마 질화 처리한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치는, 플라즈마 질화 처리를 하지 않은 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치보다, 암전류를 대폭적으로 감소시킬 수 있다는 효과를 얻을 수 있다.In addition, even in the film 22 having a negative fixed charge including various films other than hafnium oxide, the solid-state imaging device using a film having a negative fixed charge subjected to plasma nitridation, like the hafnium oxide film, is not subjected to plasma nitridation treatment. The effect that the dark current can be significantly reduced can be obtained, compared to the solid-state imaging device using a film having a negative fixed charge.

따라서, 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제7 실시예에서는, 마이너스의 고정 전하를 갖는 막(22)의 표면을 플라즈마 질화 처리함으로써, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하가 증가하고, 보다 강한 밴드 벤딩을 형성할 수 있으므로, 수광부(12)에 발생하는 암전류를 감소시킬 수 있다.Therefore, in the seventh embodiment of the manufacturing method (first manufacturing method) of the solid-state imaging device, the plasma nitriding treatment of the surface of the film 22 having the negative fixed charge is performed in the film 22 having the negative fixed charge. Since the negative fixed charge increases and a stronger band bending can be formed, the dark current generated in the light receiving portion 12 can be reduced.

다음에, 전술한 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제1 실시예 내지 제5 실시예에서 사용한 마이너스의 고정 전하를 갖는 막(22)의 것보다 바람직한 제조 방법(제8 실시예)을 도 33 내지 도 35를 참조하여 이하에 설명한다. 도 33 내지 도 35는 일례로서 상기 제1 제조 방법의 제1 실시예에 적용한 경우를 나타낸다. 본 발명의 마이너스의 고정 전하를 갖는 막의 형성 방법은, 상기 제1 제조 방법의 제2 실시예 내지 제5 실시예의 마이너스의 고정 전하를 갖는 막의 형성 방법에도 마찬가지로 하여 적용할 수 있다. 여기서는, 마이너스의 고정 전하를 갖는 막의 일례로서 산화 하프늄막을 사용한 경우에 대하여 설명한다.Next, a more preferable manufacturing method than that of the film 22 having a negative fixed charge used in the first to fifth embodiments of the manufacturing method (first manufacturing method) of the above-described solid-state imaging device of the present invention An eighth embodiment will be described below with reference to FIGS. 33 to 35. 33 to 35 show a case where the first embodiment of the first manufacturing method is applied as an example. The method for forming a negative fixed charge film of the present invention can be similarly applied to the method for forming a negative fixed charge film of the second to fifth embodiments of the first manufacturing method. Here, the case where a hafnium oxide film is used as an example of a film having a negative fixed charge will be described.

도 33의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 복수의 수광부(12), 각각의 수광부(12)에 의해 광전 변환되어 획득한 신호를 처리하는 주변 회로(구체적으로는 도시하지 않음)가 형성된 주변 회로부(14), 수광부(12)와 주변 회로부(14) 사이 및 각각의 수광부(12)의 사이를 분리하는 화소 분리 영역(13)(단, 수광부(12) 사이의 화소 분리 영역(13)의 도시는 생략한다) 등을 형성한다. 이 제조 방법은, 기존의 제조 방법을 이용한다.As shown in FIG. 33 (1), a plurality of light receiving portions 12 for photoelectrically converting incident light and a signal obtained by photoelectric conversion by each light receiving portion 12 are applied to the semiconductor substrate (or semiconductor layer) 11. A pixel separation region 13 separating the peripheral circuit portion 14, the light receiving portion 12 and the peripheral circuit portion 14, and the respective light receiving portion 12, each of which has a peripheral circuit (not specifically shown) formed therein to be processed ( However, the illustration of the pixel separation region 13 between the light receiving portions 12 is omitted) and the like. This manufacturing method uses the existing manufacturing method.

다음에, 도 33의 (2)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 상기 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다.Next, as shown in FIG. 33 (2), a film 21 for actually reducing the interface level is formed on the light receiving surface 12s of the light receiving portion 12 on the semiconductor substrate 11. . The film 21 for reducing this interface level is formed of, for example, a silicon oxide (SiO 2 ) film.

이어서, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스의 고정 전하를 갖는 막(22)을 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.Subsequently, a film 22 having a negative fixed charge is formed on the film 21 for reducing the interface level. As a result, the hole accumulation layer 23 is formed on the light receiving surface side of the light receiving portion 12.

따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스의 고정 전하를 갖는 막(22)에 의해, 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.Therefore, the film 21 for reducing the interface level is formed at least on the light receiving portion 12 by the film 22 having a negative fixed charge on the light receiving surface 12s side of the light receiving portion 12. It is necessary to be formed with a film thickness sufficient to form 23). The film thickness is made into 1 atomic layer or more and 100 nm or less, for example.

마이너스의 고정 전하를 갖는 막(22)은, 예를 들면, 산화 하프늄(HfO2)막, 산화 알류미늄(Al2O3)막, 산화 지르코늄(ZrO2)막, 산화 탄탈(Ta2O5)막, 또는 산화 티탄(TiO2)막으로 형성된다. 전술한 종류의 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등에 실제로 사용되고 있다. 따라서, 성막 방법이 확립되어 있으므로 용이하게 성막할 수 있다. 성막 방법으로서는, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용할 수 있지만, 원자층 증착법을 이용하 면, 성막 중에 계면 준위를 감소시키기 위한 SiO2층을 동시에 1nm 정도로 형성할 수 있어 바람직하다.The film 22 having a negative fixed charge includes, for example, a hafnium oxide (HfO 2 ) film, an aluminum oxide (Al 2 O 3 ) film, a zirconium oxide (ZrO 2 ) film, and tantalum oxide (Ta 2 O 5 ). Film or a titanium oxide (TiO 2 ) film. The above-mentioned film is actually used for the gate insulating film of an insulated gate type field effect transistor, and the like. Therefore, since the film formation method is established, film formation can be performed easily. As the film forming method, for example, a chemical vapor deposition method, a sputtering method, an atomic layer deposition method, or the like can be used. However, when the atomic layer deposition method is used, a SiO 2 layer for reducing the interface level can be simultaneously formed at about 1 nm during film formation. It is preferable.

또한, 그 이외의 재료로서, 산화 란탄(lanthanum oxide)(La2O3), 산화 프라세오디뮴(praseodymium oxide)(Pr2O3), 산화 세륨(cerium oxide)(CeO2), 산화 네오디뮴(neodymium oxide)(Nd2O3), 산화 프로메티움(Pm2O3), 산화 사마륨(samarium oxide)(Sm2O3), 산화 유러퓸(europium oxide)(Eu2O3), 산화 가도리늄(gadolinium oxide)(Gd2O3), 산화 테르븀(terbium oxide)(Tb2O3), 산화 디스프로슘(dysprosium oxide)(Dy2O3), 산화 홀뮴(holmium oxide)(Ho2O3), 산화 에르븀(erbium oxide)(Er2O3), 산화 툴륨(thulium oxide)(Tm2O3), 산화 이테르븀(ytterbium oxide)(Yb2O3), 산화 루테튬(lutetium oxide)(Lu2O3), 산화 이트륨(yttrium oxide)(Y2O3) 등을 사용할 수 있다. 이들 막도, 예를 들면, 화학 기상 성장법, 스퍼터링법, 원자층 증착법 등을 사용하여 형성할 수 있다.In addition, as other materials, lanthanum oxide (La 2 O 3 ), praseodymium oxide (Pr 2 O 3 ), cerium oxide (CeO 2 ), and neodymium oxide ) (Nd 2 O 3 ), promethium oxide (Pm 2 O 3 ), samarium oxide (Sm 2 O 3 ), europium oxide (Eu 2 O 3 ), gadolinium oxide ( gadolinium oxide (Gd 2 O 3 ), terbium oxide (Tb 2 O 3 ), dysprosium oxide (Dy 2 O 3 ), holmium oxide (Ho 2 O 3 ), oxidation Erbium oxide (Er 2 O 3 ), thulium oxide (Tm 2 O 3 ), ytterbium oxide (Yb 2 O 3 ), lutetium oxide (Lu 2 O 3 ) And yttrium oxide (Y 2 O 3 ) may be used. These films can also be formed using, for example, chemical vapor deposition, sputtering, atomic layer deposition, or the like.

또한, 마이너스의 고정 전하를 갖는 막(22)을 산화 하프늄(HfO2)막으로 형성한 경우, 산화 하프늄(HfO2)막의 막두께를 조정함으로써 효율적으로 반사 방지 효과를 얻는 것이 가능하게 된다. 당연히, 다른 종류의 막에서도, 굴절률에 따라 막두께를 최적화함으로써 반사 방지 효과를 얻는 것이 가능하다.Further, when forming the film 22 having a negative fixed charge of hafnium oxide (HfO 2) film, it is possible to efficiently obtain the antireflection effect by adjusting the hafnium oxide (HfO 2) film thickness. As a matter of course, also in other kinds of films, it is possible to obtain an antireflection effect by optimizing the film thickness according to the refractive index.

다음에, 마이너스의 고정 전하를 갖는 막(22)의 표면을 플라즈마 질화 처리한다.Next, plasma nitriding is performed on the surface of the film 22 having a negative fixed charge.

이 플라즈마 질화 처리에 따라 산화 하프늄막 내에 마이너스의 고정 전하가 추가로 생성되고, 보다 큰 밴드 벤딩(Band Bending)이 형성된다. 플라즈마 질화 조건으로서는, 예를 들면, 전자빔 조사 장치를 사용하고, 예를 들면, 가속 전압을 0.5kV 내지 50kV로 설정하고, 챔버 내의 압력을 0.13Pa 내지 13.3Pa로 설정하고, 기판 온도를 200℃ 내지 500℃로 설정한다. 막(22)의 표면에 전자빔을 조사하여, 전자빔 경화 처리를 행한다.This plasma nitriding process further generates a negative fixed charge in the hafnium oxide film, and a larger band bending is formed. As plasma nitridation conditions, for example, an electron beam irradiation apparatus is used, for example, the acceleration voltage is set to 0.5 kV to 50 kV, the pressure in the chamber is set to 0.13 Pa to 13.3 Pa, and the substrate temperature is 200 ° C. to Set to 500 ° C. The electron beam is irradiated to the surface of the film 22 to perform an electron beam curing treatment.

다음에, 도 34의 (3)에 나타낸 바와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 형성하고, 또한 절연막(41) 상에 차광막(42)을 형성한다. 절연막(41)은 예를 들면 산화 실리콘막으로 형성된다. 또한, 차광막(42)은 예를 들면 차광성을 갖는 금속막으로 형성한다.Next, as shown in FIG. 34 (3), an insulating film 41 is formed on the film 22 having a negative fixed charge, and a light shielding film 42 is formed on the insulating film 41. The insulating film 41 is formed of, for example, a silicon oxide film. The light shielding film 42 is formed of, for example, a metal film having light shielding properties.

이와 같이, 마이너스의 고정 전하를 갖는 막(22) 상에 절연막(41)을 사이에 두고 차광막(42)을 형성함으로써, 산화 하프늄막 등으로 형성되는 마이너스의 고정 전하를 갖는 막(22)과 차광막(42)의 금속의 반응을 방지할 수 있다.As described above, the light shielding film 42 is formed on the film 22 having the negative fixed charge with the insulating film 41 therebetween, whereby the film 22 and the light blocking film having the negative fixed charge formed of the hafnium oxide film or the like are formed. The reaction of the metal of (42) can be prevented.

또한, 차광막(42)을 에칭할 때, 절연막(42)이 에칭 스토퍼로 되므로, 마이너스의 고정 전하를 갖는 막(22)에 대한 에칭 데미지를 방지할 수 있다.In addition, when the light shielding film 42 is etched, the insulating film 42 becomes an etching stopper, whereby etching damage to the film 22 having a negative fixed charge can be prevented.

다음에, 도 34의 (4)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 차광막(42) 상에 레지스트 마스크(도시하지 않음)를 형성한다. 그 레지스트 마스크를 사용한 에칭에 의해 차광막(42)을 가공하여, 수광부(12)의 일부 및 주변 회로부(14) 위쪽의 절연막(41) 상에 차광막(42)을 잔류시킨다.Next, as shown in FIG. 34 (4), a resist mask (not shown) is applied to a part of the light receiving portion 12 and the light shielding film 42 above the peripheral circuit portion 14 by resist coating and lithography techniques. Form. The light shielding film 42 is processed by the etching using the resist mask, and the light shielding film 42 is left on a part of the light receiving portion 12 and the insulating film 41 above the peripheral circuit portion 14.

이 차광막(42)에 의해 수광부(12)에 광이 진입하지 않는 영역이 형성되어, 그 수광부(12)의 출력에 의해 화상에서의 흑레벨이 결정된다.The light shielding film 42 forms an area where light does not enter the light receiving portion 12, and the black level in the image is determined by the output of the light receiving portion 12.

또한, 주변 회로부(14)에 광이 진입하는 것이 방지되므로, 주변 회로부에 광이 진입함에 의한 특성 변동이 억제된다.In addition, since light is prevented from entering the peripheral circuit portion 14, characteristic variations caused by light entering the peripheral circuit portion are suppressed.

다음에, 도 35의 (5)에 나타낸 바와 같이, 절연막(41) 상에 차광막(42)에 의한 단차를 감소시키는 절연막(43)을 형성한다. 이 절연막(43)은 그 표면이 평탄화되는 것이 바람직하고, 예를 들면 도포된 절연막으로 형성된다.Next, as shown in FIG. 35 (5), an insulating film 43 for reducing the step difference caused by the light shielding film 42 is formed on the insulating film 41. It is preferable that the surface of this insulating film 43 is planarized, for example, it is formed with the coated insulating film.

다음에, 도 35의 (6)에 나타낸 바와 같이, 기존의 제조 기술에 의해, 수광부(12) 위쪽의 절연막(43) 상에 컬러 필터층(44)을 형성하고, 또한 컬러 필터층(44) 상에 집광 렌즈(45)를 형성한다. 그 때, 컬러 필터층(44)과 집광 렌즈(45) 사이에, 렌즈 가공시의 컬러 필터층(44)에 대한 가공 데미지를 방지하기 위하여, 광투과성의 절연막(도시하지 않음)이 형성되어도 된다.Next, as shown in FIG. 35 (6), by the existing manufacturing technique, the color filter layer 44 is formed on the insulating film 43 above the light receiving portion 12, and further on the color filter layer 44. The condenser lens 45 is formed. At that time, a light-transmitting insulating film (not shown) may be formed between the color filter layer 44 and the condenser lens 45 to prevent processing damage to the color filter layer 44 during lens processing.

이와같이 하여, 고체 촬상 장치(1)가 형성된다.In this way, the solid-state imaging device 1 is formed.

다음에, 마이너스의 고정 전하를 갖는 막(22)에 산화 하프늄(HfO2)막을 사용한 고체 촬상 장치(1)에서의 전자빔 경화 처리의 유무에 의한 암전류의 발생 상태에 대하여 조사하였다. 그 결과를 도 36에 나타내었다.Next, the oxide film having a fixed charges of the negative (22) hafnium (HfO 2) was examined with respect to the generation state of the dark current by the presence or absence of the electron-beam curing process in the solid-state imaging device (1) with a film. The results are shown in FIG. 36.

도 36은 세로축에 암전류의 발생율(％)을 나타내고, 가로축에 산화 하프 늄(HfO2)만의 암전류의 메디안으로 규격화한 암전류를 나타낸다.36 shows the incidence of dark current (%) on the vertical axis, and the dark current normalized to the median of the dark current only of hafnium oxide (HfO 2 ) on the horizontal axis.

도 36에 나타낸 바와 같이, 산화 하프늄막의 표면을 전자빔 경화 처리한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치에서는, 전자빔 경화 처리를 하지 않은 산화 하프늄막을 마이너스의 고정 전하를 갖는 막에 사용한 고체 촬상 장치보다, 암전류가 대폭적으로 저감될 수 있다는 것을 알 수 있다.As shown in FIG. 36, in the solid-state imaging device using the negative fixed charge film | membrane which carried out the electron beam hardening process on the surface of the hafnium oxide film, the solid-state imaging device which used the hafnium oxide film which did not carry out the electron beam hardening process for the film which has a negative fixed charge. Moreover, it can be seen that the dark current can be significantly reduced.

또한, 산화 하프늄 이외의 상기한 각종 막을 포함하는 마이너스의 고정 전하를 갖는 막(22)에서도, 산화 하프늄막과 마찬가지로, 전자빔 경화 처리한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치는, 전자빔 경화 처리를 하지 않는 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치보다, 암전류를 대폭적으로 감소시킬 수 있는 효과를 얻을 수 있다.In addition, also in the film 22 having a negative fixed charge including the above-described various films other than hafnium oxide, the solid-state imaging device using a film having a negative fixed charge subjected to electron beam curing similarly to the hafnium oxide film is an electron beam curing treatment. Compared with the solid-state imaging device using the film with the negative fixed charge which does not have a negative effect, the effect which can reduce a dark current significantly can be acquired.

따라서, 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제7 실시예에서는, 마이너스의 고정 전하를 갖는 막(22)의 표면을 전자빔 경화 처리함으로써, 마이너스의 고정 전하를 갖는 막(22) 내의 마이너스의 고정 전하가 증가되고, 보다 강한 밴드 벤딩을 형성할 수 있다. 따라서, 수광부(12)에 발생하는 암전류를 감소시킬 수 있다.Therefore, in the seventh embodiment of the manufacturing method (first manufacturing method) of the solid-state imaging device, the electron beam curing treatment of the surface of the film 22 having the negative fixed charge is performed in the film 22 having the negative fixed charge. The negative fixed charge is increased, and stronger band bending can be formed. Therefore, the dark current generated in the light receiving portion 12 can be reduced.

다음에, 전술한 본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제1 실시예 내지 제5 실시예에서 사용한 마이너스의 고정 전하를 갖는 막(22)의 것보다 바람직한 제조 방법(제9 실시예)을 도 37을 참조하여 이하에 설명한다. 도 37은 일례로서 상기 제1 제조 방법의 제1 실시예에 적용한 경우를 나타낸다. 본 실 시예의 마이너스의 고정 전하를 갖는 막의 형성 방법은, 상기 제1 제조 방법의 제2 실시예 내지 제5 실시예의 마이너스의 고정 전하를 갖는 막의 형성 방법에도 마찬가지로 하여 적용할 수 있다. 여기서는, 마이너스의 고정 전하를 갖는 막의 일례로서 산화 하프늄막을 사용한 경우에 대하여 설명한다.Next, a more preferable manufacturing method than that of the film 22 having a negative fixed charge used in the first to fifth embodiments of the manufacturing method (first manufacturing method) of the above-described solid-state imaging device of the present invention Ninth Embodiment) will be described below with reference to FIG. 37 shows an example where the present invention is applied to the first embodiment of the first manufacturing method. The method for forming a film having a negative fixed charge of the present embodiment can be applied to the method for forming a film having a negative fixed charge of the second to fifth embodiments of the first manufacturing method in the same manner. Here, the case where a hafnium oxide film is used as an example of a film having a negative fixed charge will be described.

도 37의 (1)에 도시되어 있지는 않지만, 반도체 기판(또는 반도체층)(11)에는 소자 분리 영역, 수광부(12), 트랜지스터 등이 형성되어 있다. 또한, 반도체 기판(11)의 배면측에는 예를 들면 배선층(63)이 형성되어 있다. 이 배선층(63)은 배선(61)과 이 배선(61)을 피복하는 절연막(62)을 포함한다.Although not shown in FIG. 37 (1), an element isolation region, a light receiving portion 12, a transistor, and the like are formed in the semiconductor substrate (or semiconductor layer) 11. In addition, the wiring layer 63 is formed in the back side of the semiconductor substrate 11, for example. The wiring layer 63 includes a wiring 61 and an insulating film 62 covering the wiring 61.

이와 같은 반도체 기판(11) 상에 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막(21Si)으로 형성된다.The film 21 for reducing the interface level is formed on the semiconductor substrate 11 as described above. The film 21 for reducing this interface level is formed of, for example, a silicon oxide (SiO 2 ) film 21Si.

또한, 반도체 기판(11)으로는 예를 들면 단결정 실리콘 기판을 사용한다. 또한, 이 반도체 기판(11)은 3㎛ 내지 5㎛ 정도의 두께로 형성되어 있다.As the semiconductor substrate 11, for example, a single crystal silicon substrate is used. The semiconductor substrate 11 is formed to a thickness of about 3 μm to 5 μm.

다음에, 도 37의 (2)에 나타낸 바와 같이, 산화 실리콘(SiO2)막(21Si) 상에 마이너스의 고정 전하를 갖는 막(22)으로서 산화 하프늄(HfO2)막(22Hf)을 형성한다. 이로써, 수광부(12)의 수광면측에 홀 축적층이 형성된다.Next, as shown in FIG. 37 (2), a hafnium oxide (HfO 2 ) film 22Hf is formed as a film 22 having a negative fixed charge on the silicon oxide (SiO 2 ) film 21Si. . As a result, a hole accumulation layer is formed on the light receiving surface side of the light receiving portion 12.

따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 산화 하프늄막(22Hf)에 의해, 수광부(12)의 수광면(12s)측에 홀 축적층을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이 상 100nm 이하로 한다. 여기서는 일례로서 30nm의 두께로 형성하였다. 또한, 이 산화 실리콘막이 반사 방지막의 기능을 겸비하도록 할 수도 있다.Therefore, the film 21 for reducing the interface level is sufficient to form the hole accumulation layer on the light receiving surface 12s side of the light receiving portion 12 at least on the light receiving portion 12 by the hafnium oxide film 22Hf. It needs to be formed into a film thickness. The film thickness is, for example, not less than 100 nm of one atomic layer or more. Here, as an example, a thickness of 30 nm was formed. The silicon oxide film may also have a function as an antireflection film.

산화 하프늄막(22Hf)의 성막에서는 예를 들면 원자층 증착법이 사용된다. 이 성막에서는 반도체 기판(11), 배선층(63) 등을 400℃ 이하의 온도로 유지하는 것이 필요하다. 그 이유는, 배선층(63), 반도체 장치(11) 등에 형성된 확산 영역 및 배선의 신뢰성을 확보하기 위해서이다.In forming the hafnium oxide film 22Hf, for example, an atomic layer deposition method is used. In this film formation, it is necessary to maintain the semiconductor substrate 11, the wiring layer 63 and the like at a temperature of 400 ° C or lower. The reason for this is to ensure the reliability of the diffusion region and the wiring formed in the wiring layer 63, the semiconductor device 11, and the like.

이와 같이, 성막 온도를 400℃ 이하로 유지함으로써부터, 산화 하프늄막(22Hf)은 비정질 상태로 형성된다.In this manner, the hafnium oxide film 22Hf is formed in an amorphous state by maintaining the film formation temperature at 400 ° C or lower.

다음에, 도 37의 (3)에 나타낸 바와 같이, 산화 하프늄막(22Hf)의 표면에 광(L)을 조사하는 광 조사 처리를 행하여 비정질의 산화 하프늄막(22Hf)을 결정화한다.Next, as shown in FIG. 37 (3), a light irradiation process of irradiating light L on the surface of the hafnium oxide film 22Hf is performed to crystallize the amorphous hafnium oxide film 22Hf.

예를 들면, 파장 528nm의 광이 120ns, 140ns, 160ns, 200ns 동안 조사될 때에 산화 하프늄막 표면의 온도가 1400℃ 이상으로 되도록 한 조건 설정에 따라, 산화 하프늄막 표면으로부터의 깊이 방향의 온도 분포를 시뮬레이션에 의해 구하였다. 그 결과를 도 38에 나타내었다.For example, the temperature distribution in the depth direction from the surface of the hafnium oxide film is determined by setting a condition such that the temperature of the surface of the hafnium oxide film becomes 1400 ° C. or more when light having a wavelength of 528 nm is emitted for 120 ns, 140 ns, 160 ns, or 200 ns. It calculated | required by simulation. The results are shown in FIG.

도 38은 세로축이 온도를 나타내고, 가로축이 산화 하프늄막 표면으로부터의 깊이를 나타낸다.38, the vertical axis represents temperature, and the horizontal axis represents depth from the hafnium oxide film surface.

도 38에 나타낸 바와 같이, 120ns 내지 200ns의 조사 시간에서, 400℃ 이하의 온도를 갖는 영역은 3㎛ 보다 깊은 영역이라는 것을 알 수 있다.As shown in FIG. 38, it can be seen that in the irradiation time of 120 ns to 200 ns, the region having a temperature of 400 ° C. or less is a region deeper than 3 μm.

또한, 예를 들면, 파장 528nm의 광이 800ns, 1200ns, 1600ns 동안 조사될 때 에 산화 하프늄막 표면의 온도가 1400℃ 이상으로 되도록 한 조건 설정에 따라, 산화 하프늄막 표면으로부터의 깊이 방향의 온도 분포를 시뮬레이션에 의해 구하였다. 그 결과를 도 39에 나타내었다.Further, for example, the temperature distribution in the depth direction from the hafnium oxide film surface in accordance with a condition setting such that the temperature of the hafnium oxide film surface becomes 1400 ° C. or more when light having a wavelength of 528 nm is irradiated for 800 ns, 1200 ns, or 1600 ns. Was obtained by simulation. The results are shown in FIG. 39.

도 39는 세로축이 온도를 나타내고, 가로축이 산화 하프늄막 표면으로부터의 깊이를 나타낸다.39, the vertical axis represents temperature, and the horizontal axis represents depth from the hafnium oxide film surface.

도 39에 나타낸 바와 같이, 800ns 내지 1200ns의 조사 시간에서, 400℃ 이하의 온도를 갖는 영역은 3㎛ 보다 깊은 영역이라는 것을 알 수 있다.As shown in FIG. 39, it can be seen that, at an irradiation time of 800 ns to 1200 ns, the region having a temperature of 400 ° C. or less is a region deeper than 3 μm.

상기 시뮬레이션 결과로부터, 반도체 기판(11)의 표면측에 산화 실리콘막(21Si)을 사이에 두고 형성한 산화 하프늄막(22Hf)의 표면의 온도가 1400℃ 이상이 되고, 또한 반도체 기판(11)의 배면측에 형성한 배선층(63)의 온도가 400℃ 이하로 되도록 설정한 광 조사에서는, 조사 시간을 1200ns 이하로 하는 것이 필요하다는 것을 알 수 있다.From the simulation results, the temperature of the surface of the hafnium oxide film 22Hf formed on the surface side of the semiconductor substrate 11 with the silicon oxide film 21Si interposed therebetween becomes 1400 ° C or more, and the semiconductor substrate 11 It turns out that it is necessary to set irradiation time to 1200 ns or less in the light irradiation set so that the temperature of the wiring layer 63 formed in the back side might be 400 degrees C or less.

따라서, 상기한 광 조사 처리에서는 광의 조사 시간을 1ms 이하로 하는 것이 바람직하다. 또한, 조사 시간이 짧으면, 산화 하프늄막(22Hf)의 표면과 배선층(63) 간의 온도 차가 커지게 되는 것을 알 수 있다.Therefore, it is preferable to make irradiation time of light into 1 ms or less in said light irradiation process. In addition, when the irradiation time is short, it can be seen that the temperature difference between the surface of the hafnium oxide film 22Hf and the wiring layer 63 becomes large.

상기한 시뮬레이션 결과로부터, 배선층(63)을 400℃ 이하로 유지하고 또한 산화 하프늄막(22Hf)을 고온으로 하여 결정화시키기 위해 조사하는 광을 효율적으로 산화 하프늄막(22Hf)의 결정화에 사용하기 위한 조건을 조사하였다.From the above simulation results, the conditions for maintaining the wiring layer 63 at 400 ° C. or lower and using the irradiated light to crystallize the hafnium oxide film 22Hf at a high temperature efficiently for crystallization of the hafnium oxide film 22Hf. Was investigated.

단결정 실리콘의 반도체 기판(11)에 침입하는 광의 침입 길이 "d"가 3㎛ 이하로 되는 파장의 광을 사용한다. 이 침입 길이 d는 d=λ／(4πk)로 정의된다.Light having a wavelength such that the penetration length “d” of light penetrating into the semiconductor substrate 11 of single crystal silicon is 3 μm or less is used. This penetration length d is defined as d = λ / (4πk).

광을 조사한 경우, 단결정 실리콘의 반도체 기판(11) 중의 산화 실리콘막(21Si)에 가까운 부분에서 광의 흡수 및 발열이 발생하여, 산화 하프늄막(22Hf)은 반도체 기판(11)측으로부터의 열전도로 고온으로 되고, 결정화된다. 단결정 실리콘의 반도체 기판(11) 중의 배선층(63)에 가까운 부분은, 조사한 광이 도달하지 않기 때문에, 배선층(63)의 온도를 낮게, 예를 들면, 400℃ 이하, 바람직하게는 200℃ 이하로 일정하게 유지할 수 있다.When light is irradiated, light absorption and heat generation occur in a portion close to the silicon oxide film 21Si in the semiconductor substrate 11 of single crystal silicon, so that the hafnium oxide film 22Hf has a high temperature with heat conduction from the semiconductor substrate 11 side. And crystallize. Since the irradiated light does not reach the part near the wiring layer 63 of the single-crystal silicon semiconductor substrate 11, the temperature of the wiring layer 63 is low, for example, 400 degrees C or less, Preferably it is 200 degrees C or less. You can keep it constant.

일례로서, 광이 λ= 527nm의 파장을 갖는 경우, 산화 하프늄막(22Hf)의 소광 계수(extinction coefficient) "k"는 0이고, 산화 실리콘의 소광 계수 "k"는 0이며, 실리콘의 소광 계수 "k"는 0.03이 되므로, 산화 하프늄막(22Hf) 및 산화 실리콘막(21Si)에서는 입사광의 손실이 없다.As an example, when the light has a wavelength of? = 527 nm, the extinction coefficient "k" of the hafnium oxide film 22Hf is 0, the extinction coefficient "k" of silicon oxide is 0, and the extinction coefficient of silicon Since "k" is 0.03, there is no loss of incident light in the hafnium oxide film 22Hf and the silicon oxide film 21Si.

한편, 단결정 실리콘의 반도체 기판(11)에서는 입사광의 손실이 있다. 여기서, 광의 침입 길이는 d=λ／(4πk)=1.3㎛이므로, 단결정 실리콘의 반도체 기판(11)의 두께를 5㎛로 하면, 배선층(63)에서는 조사한 광의 영향을 무시할 수 있다. 또한, 열전도를 고려한 시뮬레이션에서도, 침투 길이가 5㎛ 이하인 경우, 배선층(63)의 온도는 200℃ 이하이다.On the other hand, in the semiconductor substrate 11 of single crystal silicon, there is a loss of incident light. Since the penetration length of light is d = λ / (4πk) = 1.3 μm, when the thickness of the semiconductor substrate 11 of single crystal silicon is 5 μm, the influence of the light irradiated on the wiring layer 63 can be ignored. In the simulation considering the thermal conductivity, when the penetration length is 5 µm or less, the temperature of the wiring layer 63 is 200 ° C or less.

또한, 산화 하프늄막(22Hf)을 2.5nm의 두께로 성막한 샘플에서, 파장 λ=527nm을 갖는 펄스 레이저 광을 150ns의 조사 시간 동안 조사한 경우, 산화 하프늄막(22Hf)의 결정화를 확인할 수 있었다.Further, in the sample in which the hafnium oxide film 22Hf was formed to a thickness of 2.5 nm, when the pulsed laser light having the wavelength λ = 527 nm was irradiated for 150 ns of irradiation time, crystallization of the hafnium oxide film 22Hf could be confirmed.

또는, 배선층(63)을 400℃ 이하로 유지하고, 산화 하프늄막(22Hf)을 고온으로 하여 결정화시키기 위해 조사하는 광으로서, 산화 하프늄막(22Hf)의 침입 길이 d가 60nm 이하로 되는 파장의 광을 사용한다. 침입 길이 d는 d=λ／(4πk)로 정의된다.Alternatively, the light is irradiated in order to maintain the wiring layer 63 at 400 ° C. or lower and crystallize the hafnium oxide film 22Hf at a high temperature. Light having a wavelength at which the penetration length d of the hafnium oxide film 22Hf becomes 60 nm or less. Use Intrusion length d is defined as d = λ / (4πk).

조사된 광이 산화 하프늄막(22Hf)에 의해 많이 흡수되므로, 단결정 실리콘의 반도체 기판(11)에 진입하는 광을 줄일 수 있다.Since the irradiated light is absorbed much by the hafnium oxide film 22Hf, the light which enters the semiconductor substrate 11 of single crystal silicon can be reduced.

또한, 산화 하프늄막(22Hf) 또는 산화 실리콘막(21Si)으로부터 단결정 실리콘의 반도체 기판(11)으로 다소의 열전도가 있는 경우에도, 배선층(63)의 온도를 낮게 유지할 수 있다.Further, even when there is some thermal conductivity from the hafnium oxide film 22Hf or the silicon oxide film 21Si to the semiconductor substrate 11 of single crystal silicon, the temperature of the wiring layer 63 can be kept low.

일례로서, 조사된 광이 λ= 200nm의 파장을 갖는 경우, 산화 하프늄막(22Hf)의 굴절률 "n"은 2.3으로 설정하고(소광 계수 "k"를 0.3으로 설정), 산화 실리콘막(21Si)의 굴절률 "n"을 1.5로 설정하며, 단결정 실리콘의 굴절률 "n"을 0.9로 설정하면, 산화 하프늄막(22Hf) 및 산화 실리콘막(21Si)에서는 입사광의 손실이 있고, 광의 침입 길이는 d=λ／(4πk)= 53nm로 된다. 따라서, 산화 하프늄막(22Hf)을 60nm로 하면, 산화 하프늄막(22Hf)을 통과하는 광을 감소시킬 수 있다.As an example, when the irradiated light has a wavelength of λ = 200 nm, the refractive index "n" of the hafnium oxide film 22Hf is set to 2.3 (extinction coefficient "k" is set to 0.3), and the silicon oxide film 21Si is used. When the refractive index of "n" is set to 1.5 and the refractive index of "n" of single crystal silicon is set to 0.9, there is a loss of incident light in the hafnium oxide film 22Hf and the silicon oxide film 21Si, and the penetration length of light is d = λ / (4πk) = 53 nm. Therefore, when the hafnium oxide film 22Hf is 60 nm, light passing through the hafnium oxide film 22Hf can be reduced.

그 때, 산화 하프늄막(22Hf)에 더 많은 광이 집중되도록 간섭의 원리를 사용하여 산화 실리콘막(21Si)의 두께 t를 최적화하면 효율적이다. 상기한 굴절률에서는 바람직한 산화 실리콘막(21Si)의 두께 t의 일례는 t=λ／2n=66nm로 된다(n은 산화 실리콘의 굴절률).At that time, it is efficient to optimize the thickness t of the silicon oxide film 21Si using the principle of interference so that more light is concentrated on the hafnium oxide film 22Hf. In the above refractive index, an example of the thickness t of the preferable silicon oxide film 21Si is t = λ / 2n = 66 nm (n is the refractive index of silicon oxide).

다음에, 산화 하프늄막(22Hf)에 조사한 광을 집광하는 각각의 막의 굴절률의 관계를 도 40의 개략 구성 단면도를 참조하여 설명한다.Next, the relationship of the refractive index of each film | membrane which condenses the light irradiated to hafnium oxide film 22Hf is demonstrated with reference to schematic structure sectional drawing of FIG.

도 40에 나타낸 바와 같이, 매질 1의 굴절률을 n1으로 하고, 매질 2의 굴절률을 n2로 하며, 매질 3의 굴절률을 n3으로 한다.As shown in FIG. 40, the refractive index of the medium 1 is n 1 , the refractive index of the medium 2 is n 2 , and the refractive index of the medium 3 is n 3 .

매질 1에 조사된 광이 매질 1에서 서로 강하게 하려면, 간섭 조건에 따라, n1＞n2＞n3 또는 n1＜n2＜n3의 관계에서는, 매질 2의 막두께 "t"가 (λ／2n2)m(단, m은 자연수)로 된다.In order for the light irradiated onto the medium 1 to be strong with each other in the medium 1, depending on the interference conditions, in the relation of n 1 > n 2 > n 3 or n 1 <n 2 <n 3 , the film thickness "t" of the medium 2 is ( λ / 2n 2 ) m (where m is a natural number).

또한, n1＜n2＞n3 또는 n1＞n2＜n3의 관계에서는, 매질 2의 막두께 "t"가 λ／4n2 + (λ/2n2)m(단, m은 자연수)으로 된다.Further, in the relation n 1 <n 2 > n 3 or n 1 > n 2 <n 3 , the film thickness "t" of the medium 2 is λ / 4n 2 + (λ / 2n 2 ) m (where m is a natural number) ).

여기서, 조사된 광으로서 파장 λ=200nm의 광을 사용하는 경우, 매질 1을 산화 하프늄막(22Hf), 매질 2를 산화 실리콘막, 매질 3을 단결정 실리콘의 반도체 기판(11)으로 하면, n1＞n2＞n3이므로, 바람직한 산화 실리콘막(21Si)의 막두께 "t"는 (λ／2n2)m, (m=1), =66nm로 된다.Here, in the case of using light having a wavelength of λ = 200 nm as the irradiated light, when medium 1 is a hafnium oxide film 22Hf, medium 2 is a silicon oxide film, and medium 3 is a single crystal silicon semiconductor substrate 11, n 1 Since &gt; n 2 &gt; n 3 , the film thickness &quot; t &quot; of the preferred silicon oxide film 21Si is (λ / 2n 2 ) m, (m = 1), = 66 nm.

이와 같이, 산화 하프늄막(22Hf)에 광이 집광되도록 산화 실리콘막(21Si)의 막두께를 선택하는 것이 바람직하다.In this manner, it is preferable to select the film thickness of the silicon oxide film 21Si so that light is focused on the hafnium oxide film 22Hf.

전술한 바와 같이, 비결정 상태의 산화 하프늄막(22Hf)을 결정 상태의 산화 하프늄으로 하기 위해, 조사 시간이 1ms 이하인 매우 짧은 시간의 광 조사를 행하는 것이 바람직하다. 광의 조사 시간을 1ms 이하로 하는 이유는, 조사 시간이 길면, 단결정 실리콘의 반도체 기판(11)의 열전도에 의해 배선층(63)의 온도가 상승되어, 산화 하프늄막(22Hf)만을 고온으로 하는 것이 곤란하기 때문이다.As described above, in order to make the hafnium oxide film 22Hf in the amorphous state into hafnium oxide in the crystal state, it is preferable to perform light irradiation for a very short time with an irradiation time of 1 ms or less. The reason why the irradiation time of light is 1 ms or less is that if the irradiation time is long, the temperature of the wiring layer 63 is increased by the heat conduction of the semiconductor substrate 11 of single crystal silicon, and it is difficult to make only the hafnium oxide film 22Hf at a high temperature. Because.

그 후에는, 배면 전극의 형성, 컬러 필터층의 형성, 집광 렌즈(온-칩 렌즈)의 형성 등을 행한다.Thereafter, a back electrode is formed, a color filter layer is formed, a condenser lens (on-chip lens) is formed, and the like.

상기한 제9 실시예에서는, 광 조사에 사용하는 광의 파장예를 528nm 및 200nm으로 설명하였으나, 광 조사에 사용할 수 있는 광의 파장은 상기 파장에 한정되지 않고, 원자외선에서부터 근자외선까지를 포함하는 자외선, 가시 광선, 근적외선에서부터 적외선까지를 포함하는 적외선을 사용할 수 있다. 그리고, 적외선으로부터 원적외선까지를 포함하는 적외선의 경우, 조사 시간을 수십 ns정도의 매우 짧은 시간으로 설정하여 출력을 높일 필요가 있다.In the ninth embodiment described above, examples of the wavelength of light used for light irradiation have been described as 528 nm and 200 nm, but the wavelength of light that can be used for light irradiation is not limited to the above-mentioned wavelength, but ultraviolet rays including far ultraviolet rays to near ultraviolet rays. Infrared rays, including visible light, near infrared to infrared, can be used. In the case of infrared rays including infrared to far infrared rays, it is necessary to set the irradiation time to a very short time of about several tens of ns to increase the output.

다음에, 본 발명의 고체 촬상 장치(제2 고체 촬상 장치)의 제1 실시예를 도 41의 주요부 구성 단면도를 참조하여 설명한다. 도 41에는, 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등은 도시되어 있지 않다.Next, a first embodiment of the solid-state imaging device (second solid-state imaging device) of the present invention will be described with reference to a sectional view of the main part of FIG. 41. 41, a light shielding film for shielding part of the light receiving unit and a peripheral circuit part, a color filter layer for spectroscopy of light incident on the light receiving unit, a condenser lens for condensing incident light, etc., are not shown.

도 41에 나타낸 바와 같이, 고체 촬상 장치(6)는, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12)를 가지며, 또한 이 수광부(12)의 측부에는 화소 분리 영역(13)을 사이에 두고 주변 회로(예를 들면, 회로(14C))가 형성된 주변 회로부(14)를 가지고 있다. 수광부(후에 설명하는 홀 축적층(23)도 포함함)(12)의 수광면(12s) 상에는 절연막(27)이 형성되어 있다. 이 절연막(27)은 예를 들면 산화 실리콘(SiO2)막으로 형성되어 있다. 절연막(27) 상에는 마이너스 전압이 인가되는 막(28)이 형성되어 있다.As shown in FIG. 41, the solid-state imaging device 6 has a light receiving unit 12 that photoelectrically converts incident light on the semiconductor substrate (or semiconductor layer) 11, and separates pixels on the side of the light receiving unit 12. The peripheral circuit part 14 in which the peripheral circuit (for example, circuit 14C) was formed across the area | region 13 is provided. An insulating film 27 is formed on the light receiving surface 12s of the light receiving portion (including the hole accumulation layer 23 described later) 12. This insulating film 27 is formed of, for example, a silicon oxide (SiO 2 ) film. On the insulating film 27, a film 28 to which a negative voltage is applied is formed.

도 41에서, 절연막(27)은, 주변 회로부(14)의 표면으로부터 막(28)까지의 거리가 수광부(12)의 표면으로부터 막(28)까지의 거리보다 길어지도록, 수광부(12) 위쪽보다 주변 회로부(14) 위쪽이 두껍도록 형성되어 있다.In FIG. 41, the insulating film 27 is larger than the light receiving portion 12 so that the distance from the surface of the peripheral circuit portion 14 to the film 28 is longer than the distance from the surface of the light receiving portion 12 to the film 28. The upper portion of the peripheral circuit portion 14 is formed to be thick.

또한, 이 절연막(27)은, 예를 들면, 산화 실리콘막으로 형성되어 있는 경우, 수광부(12) 상에서는, 전술한 계면 준위를 감소시키기 위한 막(21)과 동일한 작용을 갖는다. 따라서, 수광부(12) 상의 절연막(27)은 예를 들면 1원자층 이상 100nm 이하의 막두께로 형성되는 것이 바람직하다.When the insulating film 27 is formed of, for example, a silicon oxide film, the insulating film 27 has the same function as that of the film 21 for reducing the above-described interface level on the light receiving portion 12. Therefore, it is preferable that the insulating film 27 on the light receiving part 12 is formed with the film thickness of 1 atomic layer or more and 100 nm or less, for example.

이로써, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가되면, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.Thus, when a negative voltage is applied to the film 28 to which the negative voltage is applied, the hole accumulation layer 23 is formed on the light receiving surface side of the light receiving portion 12.

주변 회로부(14)의 주변 회로에는, 예를 들면 고체 촬상 장치(6)가 CMOS 이미지 센서인 경우에는, 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터 등의 트랜지스터를 포함하는 화소 회로가 있다.In the peripheral circuit of the peripheral circuit unit 14, for example, when the solid-state imaging device 6 is a CMOS image sensor, there is a pixel circuit including transistors such as a transfer transistor, a reset transistor, an amplifying transistor, and a selection transistor.

또한, 주변 회로에는, 복수의 수광부(12)를 포함하는 화소 어레이부의 판독 행의 신호의 판독 동작을 행하는 구동 회로, 판독한 신호를 전송하는 수직 주사 회로, 시프트 레지스터 또는 어드레스 디코더, 수평 주사 회로 등이 포함된다.In the peripheral circuit, a driving circuit for reading out a signal of a read row of a pixel array section including a plurality of light receiving sections 12, a vertical scanning circuit for transmitting the read signal, a shift register or address decoder, a horizontal scanning circuit, and the like. This includes.

또한, 주변 회로부(14)의 주변 회로에는, 예를 들면, 고체 촬상 장치(6)가 CCD 이미지 센서인 경우에는, 수광부로부터 광전 변환된 신호 전하를 수직 전송 게이트에 판독하는 판독 게이트, 및 판독한 신호 전하를 수직 방향으로 전송하는 수직 전하 전송부가 있다. 또한, 주변 회로에는 수평 전하 전송부 등이 포함된다.In the peripheral circuit of the peripheral circuit portion 14, for example, in the case where the solid-state imaging device 6 is a CCD image sensor, a read gate for reading photoelectrically converted signal charges from the light receiving portion to the vertical transfer gate, and the readout There is a vertical charge transfer section for transferring the signal charge in the vertical direction. In addition, the peripheral circuit includes a horizontal charge transfer unit and the like.

마이너스 전압이 인가되는 막(28)은, 예를 들면 입사광에 대하여 투명한 도 전성을 갖는 막으로 형성되거나, 또는 예를 들면 가시광에 대하여 투명한 도전성 막으로 형성된다. 이와 같은 막으로서는, 인듐 주석 산화막, 인듐 아연 산화막, 인듐 산화막, 주석 산화막, 갈륨 아연 산화막 등을 사용할 수 있다.The film 28 to which a negative voltage is applied is formed, for example, of a film having a conductive conductivity transparent to incident light, or formed of, for example, a conductive film transparent to visible light. As such a film, an indium tin oxide film, an indium zinc oxide film, an indium oxide film, a tin oxide film, a gallium zinc oxide film, or the like can be used.

고체 촬상 장치(6)에서 마이너스 전압이 인가되는 막(28) 위에는, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 설치되어 있다. 그 구성은, 일례로서, 고체 촬상 장치(1, 2, 3) 중의 어느 하나의 구성을 적용하는 것도 가능하다.On the film 28 to which a negative voltage is applied in the solid-state imaging device 6, a light shielding film for shielding part of the light receiving portion 12 and the peripheral circuit portion 14, a color filter layer for spectroscopically incident light incident on the light receiving portion 12, A condenser lens or the like for condensing incident light is provided in the light receiving portion 12. As an example, the structure can also apply any one of the solid-state imaging devices 1, 2, and 3. As shown in FIG.

고체 촬상 장치(제2 고체 촬상 장치)(6)에서는, 수광부(12)의 수광면(12s)에 형성한 절연막(27) 상에 마이너스 전압이 인가되는 막(28)이 형성되어 있으므로, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가될 때에 발생한 전계에 의해, 수광부(12)의 수광면(12s)측의 계면에 홀 축적층이 충분하게 형성된다.In the solid-state imaging device (second solid-state imaging device) 6, since the film 28 to which negative voltage is applied is formed on the insulating film 27 formed on the light receiving surface 12s of the light receiving portion 12, the negative voltage is formed. Due to the electric field generated when a negative voltage is applied to the film 28 to be applied, a hole accumulation layer is sufficiently formed at the interface on the light receiving surface 12s side of the light receiving portion 12.

따라서, 계면으로부터의 전하(전자)의 생성이 억제되며, 만일 계면으로부터 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성하고 있는 전하 축적 부분 내로 흐르지 않고, 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다.Therefore, generation of charges (electrons) from the interface is suppressed, and even if charges (electrons) are generated from the interface, these charges do not flow into the charge accumulation portion that forms the potential well in the light receiving portion, and the holes have many holes. Since the accumulation layer 23 flows, this charge (electron) can be eliminated.

따라서, 이러한 계면에 기인한 전하가 암전류로 되어 수광부(12)에 의해 검지되는 것을 방지할 수 있어, 계면 준위에 기인하는 암전류가 억제된다.Therefore, the electric charge resulting from such an interface becomes a dark current, and can be prevented from being detected by the light receiving part 12, and the dark current resulting from an interface level is suppressed.

또한, 수광부(12)의 수광면(12s)에 계면 준위를 감소시키기 위한 막으로서 기능하는 절연막(27)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제되므로, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다.In addition, since the insulating film 27 which functions as a film for reducing the interface level is formed on the light receiving surface 12s of the light receiving portion 12, the generation of electrons due to the interface level is further suppressed, which is caused by the interface level. It is suppressed that electrons to be flowed into the light-receiving portion 12 as dark currents.

또한, 도시한 바와 같이, 절연막(27)에 의해, 주변 회로부(14)의 표면으로부터 마이너스 전압이 인가되는 막(28)까지의 거리가 수광부(12)의 표면으로부터 막(28)까지의 거리보다 길게 되도록 형성되어 있으므로, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가되었을 때 발생하는 전계가 주변 회로부(14)에 영향을 주는 것이 방지되므로, 주변 회로부(14)에서의 회로 오동작을 제거할 수 있다.As shown in the figure, the distance from the surface of the peripheral circuit portion 14 to the film 28 to which a negative voltage is applied by the insulating film 27 is greater than the distance from the surface of the light receiving portion 12 to the film 28. Since the electric field generated when the negative voltage is applied to the film 28 to which the negative voltage is applied is prevented from affecting the peripheral circuit portion 14, the circuit malfunction in the peripheral circuit portion 14 is eliminated. can do.

다음에, 본 발명의 고체 촬상 장치(제2 고체 촬상 장치)의 제2 실시예를 도 42의 주요부 구성 단면도를 참조하여 설명한다. 도 42에는, 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등이 도시되어 있지 않다.Next, a second embodiment of the solid-state imaging device (second solid-state imaging device) of the present invention will be described with reference to the principal part configuration cross-sectional view of FIG. In FIG. 42, a light shielding film for shielding part of the light receiving unit and the peripheral circuit unit, a color filter layer for spectroscopy of light incident on the light receiving unit, a condenser lens for condensing incident light, etc. are not shown.

도 42에 나타낸 바와 같이, 고체 촬상 장치(7)는, 고체 촬상 장치(6)에서, 주변 회로부(14) 상에, 실질적으로는 절연막(27)과 마이너스 전압이 인가되는 막(28) 사이에, 마이너스 전압이 인가되는 막을 수광면 표면으로부터 분리시키기 위한 막(25)이 형성되어 있다. 막(25)은 마이너스 전압의 영향을 소거하기 위해 플러스의 고정 전하를 갖는 것이 바람직하다. 이하, 이 막(25)을 플러스의 고정 전하를 갖는 막으로 지칭한다.As shown in FIG. 42, in the solid-state imaging device 6, the solid-state imaging device 6 is disposed on the peripheral circuit portion 14 substantially between the insulating film 27 and the film 28 to which a negative voltage is applied. The film 25 for separating the film to which a negative voltage is applied from the light receiving surface surface is formed. The film 25 preferably has a positive fixed charge to cancel the influence of negative voltage. Hereinafter, this film 25 is referred to as a film having a positive fixed charge.

플러스의 고정 전하를 갖는 막(25)은 주변 회로부(14)와 마이너스 전압이 인가되는 막(28) 사이에 형성되어 있으면 되고, 절연막(27) 상에 또는 절연막(27) 아래에 형성되어도 된다.The film 25 having a positive fixed charge may be formed between the peripheral circuit portion 14 and the film 28 to which a negative voltage is applied, and may be formed on the insulating film 27 or under the insulating film 27.

또한, 도면에서는, 절연막(27)이 균일한 두께의 막으로 형성되어 있는 경우를 나타내고 있으나, 고체 촬상 장치(6)에서와 같이, 주변 회로부(14) 위쪽이 수광부(12) 위쪽보다 두께가 두꺼운 절연막이어도 된다.In addition, although the figure shows the case where the insulating film 27 is formed with the film of uniform thickness, as in the solid-state imaging device 6, the upper part of the peripheral circuit part 14 is thicker than the upper part of the light receiving part 12 like the solid-state imaging device 6. The insulating film may be sufficient.

플러스의 고정 전하를 갖는 막(25)으로서는 일례로서 질화 실리콘막이 있다.As an example of the film 25 having a positive fixed charge, there is a silicon nitride film.

이와 같이, 주변 회로부(14)와 마이너스 전압이 인가되는 막(28) 사이에 플러스의 고정 전하를 갖는 막(25)이 형성되어 있으므로, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가되었을 때 발생하는 마이너스의 전계는, 플러스의 고정 전하를 갖는 막(25) 내의 플러스의 고정 전하에 의해 감소되므로, 이 마이너스의 전계에 의한 영향이 주변 회로부(14)에 미치지 않게 된다.Thus, since the film 25 having the positive fixed charge is formed between the peripheral circuit portion 14 and the film 28 to which the negative voltage is applied, a negative voltage is applied to the film 28 to which the negative voltage is applied. The negative electric field generated at the time is reduced by the positive fixed electric charge in the film 25 having the positive fixed electric charge, so that the influence of the negative electric field does not reach the peripheral circuit portion 14.

따라서, 마이너스의 전계에 의한 주변 회로부(14)의 오동작을 방지할 수 있도록 되므로, 주변 회로부(14)의 신뢰성을 높일 수 있다.Therefore, since the malfunction of the peripheral circuit part 14 by the negative electric field can be prevented, the reliability of the peripheral circuit part 14 can be improved.

전술한 바와 같이, 주변 회로부(14)와 마이너스 전압이 인가되는 막(28) 사이에 플러스의 고정 전하를 갖는 막(25)이 형성되는 구성은, 고체 촬상 장치(6)에도 적용할 수 있고, 고체 촬상 장치(7)와 동일한 효과를 얻을 수 있다.As described above, the configuration in which the film 25 having the positive fixed charge is formed between the peripheral circuit portion 14 and the film 28 to which the negative voltage is applied is also applicable to the solid-state imaging device 6, The same effect as that of the solid-state imaging device 7 can be obtained.

다음에, 본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제1 실시예를 도 43 내지 도 45의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 43 내지 도 45에는, 일례로서, 고체 촬상 장치(4)의 제조 공정이 도시되어 있다.Next, a first embodiment of the manufacturing method (second manufacturing method) of the solid-state imaging device of the present invention will be described with reference to manufacturing process cross-sectional views showing main parts of FIGS. 43 to 45. 43 to 45 show a manufacturing process of the solid-state imaging device 4 as an example.

도 43의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(예를 들면, 회로(14C))가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은 기존의 제조 방법을 이용한다. 이어서, 입사광에 대하여 투과성을 갖는 절연막(29)을 형성한다. 이 절연막(29)은 예를 들면 산화 실리콘막으로 형성된다.As shown in FIG. 43 (1), the light receiving part 12 which photoelectrically converts incident light into the semiconductor substrate (or semiconductor layer) 11, the pixel separation area 13 which separates this light receiving part 12, and the light receiving part ( The peripheral circuit portion 14 and the like in which the peripheral circuit (for example, the circuit 14C) is formed are formed with the pixel isolation region 13 interposed therebetween. This manufacturing method uses the existing manufacturing method. Next, an insulating film 29 having transparency to incident light is formed. This insulating film 29 is formed of, for example, a silicon oxide film.

다음에, 도 43의 (2)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 주변 회로부(14) 위쪽의 절연막(29) 상에 레지스트 마스크(53)를 형성한다.Next, as shown in FIG. 43 (2), a resist mask 53 is formed on the insulating film 29 above the peripheral circuit portion 14 by resist coating and lithography techniques.

다음에, 도 44의 (3)에 나타낸 바와 같이, 레지스트 마스크(53)(도 43의 (2)를 참조)를 사용한 에칭에 의해 절연막(29)을 가공하여, 주변 회로부(14) 상에 절연막(29)을 잔류시킨다. 그 후, 레지스트 마스크(53)를 제거한다.Next, as shown in FIG. 44 (3), the insulating film 29 is processed by etching using the resist mask 53 (see FIG. 43 (2)), and the insulating film is formed on the peripheral circuit portion 14. (29) is left. Thereafter, the resist mask 53 is removed.

다음에, 도 44의 (4)에 나타낸 바와 같이, 수광부(12)의 수광면(12s) 상에, 실제로는 반도체 기판(11) 상에, 절연막(26)을 피복하는 계면 준위를 감소시키기 위한 막(21)을 형성한다. 이 계면 준위를 감소시키기 위한 막(21)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다. 이로써, 절연막(27)이 절연막(29)과 계면 준위를 감소시키기 위한 막(21)에 의해 형성된다.Next, as shown in FIG. 44 (4), on the light receiving surface 12s of the light receiving portion 12, on the semiconductor substrate 11, for reducing the interface level covering the insulating film 26. The film 21 is formed. The film 21 for reducing this interface level is formed of, for example, a silicon oxide (SiO 2 ) film. As a result, the insulating film 27 is formed by the film 21 for reducing the interface level with the insulating film 29.

다음에, 도 45에 나타낸 바와 같이, 계면 준위를 감소시키기 위한 막(21) 상에 마이너스 전압이 인가되는 막(28)을 형성한다. 이 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가될 때해, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다.Next, as shown in FIG. 45, a film 28 to which a negative voltage is applied is formed on the film 21 for reducing the interface level. When a negative voltage is applied to the film 28 to which the negative voltage is applied, the hole accumulation layer 23 is formed on the light receiving surface side of the light receiving portion 12.

따라서, 계면 준위를 감소시키기 위한 막(21)은, 적어도 수광부(12) 상에서는, 마이너스 전압이 인가되는 막(28)에 인가된 마이너스 전압에 의해 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들면 1원자층 이상 100nm 이하로 한다.Therefore, the film 21 for reducing the interface level has a hole on the light receiving surface 12s side of the light receiving portion 12 due to the negative voltage applied to the film 28 to which the negative voltage is applied, at least on the light receiving portion 12. It is necessary to be formed with a film thickness sufficient to form the accumulation layer 23. The film thickness is made into 1 atomic layer or more and 100 nm or less, for example.

마이너스 전압이 인가되는 막(28)은, 예를 들면 입사광에 대하여 투명한 도전성을 갖는 막으로 형성되거나, 또는 예를 들면 가시광에 대하여 투명한 도전성 막으로 형성된다. 이와 같은 막으로서는, 인듐 주석 산화막, 인듐 아연 산화막, 인듐 산화막, 주석 산화막, 갈륨 아연 산화막 등을 사용할 수 있다.The film 28 to which a negative voltage is applied is formed, for example, of a film having a transparent conductivity with respect to incident light, or is formed of, for example, a conductive film transparent with respect to visible light. As such a film, an indium tin oxide film, an indium zinc oxide film, an indium oxide film, a tin oxide film, a gallium zinc oxide film, or the like can be used.

고체 촬상 장치(6)에서 마이너스 전압이 인가되는 막(28) 상에는, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 형성된다.On the film 28 to which a negative voltage is applied in the solid-state imaging device 6, a light shielding film for shielding part of the light receiving portion 12 and the peripheral circuit portion 14, a color filter layer for spectroscopically incident light incident on the light receiving portion 12, A condenser lens or the like for condensing incident light on the light receiving portion 12 is formed.

그 제조 방법은, 일례로서, 고체 촬상 장치의 제조 방법(제1 제조 방법)의 각각의 실시예에서 설명한 어느 하나의 방법을 적용하는 것도 가능하다.As the manufacturing method, as an example, any of the methods described in the respective embodiments of the manufacturing method (first manufacturing method) of the solid-state imaging device can be applied.

고체 촬상 장치(6)의 제조 방법(제2 제조 방법)의 제1 실시예에서는, 수광부(12)의 수광면(12s)에 형성한 절연막(27) 상에 마이너스 전압이 인가되는 막(28)을 형성하므로, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가될 때에 발생한 전계에 의해, 수광부(12)의 수광면(12s)측의 계면에 홀 축적층이 충분하게 형성된다.In the first embodiment of the manufacturing method (second manufacturing method) of the solid-state imaging device 6, the film 28 to which a negative voltage is applied on the insulating film 27 formed on the light receiving surface 12s of the light receiving portion 12. Therefore, the hole accumulation layer is sufficiently formed at the interface on the light receiving surface 12s side of the light receiving portion 12 by the electric field generated when the negative voltage is applied to the film 28 to which the negative voltage is applied.

따라서, 계면으로부터 생성되는 전하(전자)를 억제할 수 있으며, 만일 계면 으로부터 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성하고 있는 전하 축적 부분 내로 흐르지 않고, 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다.Therefore, charges (electrons) generated from the interface can be suppressed, and even if charges (electrons) are generated from the interface, these charges do not flow into the charge accumulation portion that forms the potential well at the light receiving portion, and many holes exist. Since the hole accumulation layer 23 flows, this charge (electron) can be eliminated.

따라서, 이러한 계면에 기인한 전하가 암전류로 되어 수광부(12)에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다.Therefore, the electric charge resulting from such an interface becomes a dark current, and can be prevented from being detected by the light receiving part 12, and the dark current resulting from an interface level is suppressed.

또한, 수광부(12)의 수광면(12s)에 계면 준위를 감소시키기 위한 막(21)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 발생이 추가로 억제된다. 따라서, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다.In addition, since the film 21 for reducing the interface level is formed on the light receiving surface 12s of the light receiving portion 12, generation of electrons due to the interface level is further suppressed. Therefore, the electrons resulting from the interface level flow into the light receiving portion 12 as a dark current is suppressed.

또한, 도시한 바와 같이, 절연막(27)에 의해, 주변 회로부(14)의 표면으로부터 마이너스 전압이 인가되는 막(28)까지의 거리가 수광부(12)의 표면으로부터 막(28)까지의 거리보다 길게 되도록 형성되며, 수광부(12) 상의 절연막(27)의 막두께보다 주변 회로부(14) 상의 절연막(27)의 막두께 쪽이 크도록 형성되어 있다.As shown in the figure, the distance from the surface of the peripheral circuit portion 14 to the film 28 to which a negative voltage is applied by the insulating film 27 is greater than the distance from the surface of the light receiving portion 12 to the film 28. It is formed to be long, and is formed so that the film thickness of the insulating film 27 on the peripheral circuit part 14 is larger than the film thickness of the insulating film 27 on the light receiving part 12.

이로부터, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가되었을 때 발생하는 전계의 영향이 주변 회로부(14)에 미치지 않게 된다. 즉, 전계 강도가 감소되어, 주변 회로부(14)의 표면에 홀이 축적되는 것이 억제되므로, 주변 회로부(14)에서의 회로 오동작을 제거할 수 있다.From this, the influence of the electric field generated when the negative voltage is applied to the film 28 to which the negative voltage is applied does not affect the peripheral circuit portion 14. That is, since the electric field strength is reduced and the accumulation of holes on the surface of the peripheral circuit portion 14 is suppressed, the circuit malfunction in the peripheral circuit portion 14 can be eliminated.

다음에, 본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제2 실시예를 도 46 내지 도 47의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 46 내지 도 47에는 일례로서 고체 촬상 장치(4)의 제조 공정이 도시되어 있다.Next, a second embodiment of the manufacturing method (second manufacturing method) of the solid-state imaging device of the present invention will be described with reference to the manufacturing process cross-sectional views showing main parts of FIGS. 46 to 47. 46-47 show the manufacturing process of the solid-state imaging device 4 as an example.

도 46의 (1)에 나타낸 바와 같이, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12), 이 수광부(12)를 분리하는 화소 분리 영역(13), 수광부(12)에 대하여 화소 분리 영역(13)을 사이에 두고 주변 회로(예를 들면, 회로(14C))가 형성된 주변 회로부(14) 등을 형성한다. 이 제조 방법은 기존의 제조 방법을 이용한다. 이어서, 입사광에 대하여 투과성을 갖는 절연막(27)을 형성한다. 이 절연막(27)은 예를 들면 산화 실리콘막으로 형성된다. 또한, 절연막(27) 상에 플러스의 고정 전하를 갖는 막(25)을 형성한다. 이 플러스의 고정 전하를 갖는 막(25)은 예를 들면 질화 실리콘막으로 형성된다.As shown in FIG. 46 (1), the light receiving part 12 which photoelectrically converts incident light into the semiconductor substrate (or semiconductor layer) 11, the pixel separation area 13 which separates this light receiving part 12, and the light receiving part ( The peripheral circuit portion 14 and the like in which the peripheral circuit (for example, the circuit 14C) is formed are formed with the pixel isolation region 13 interposed therebetween. This manufacturing method uses the existing manufacturing method. Next, an insulating film 27 having transparency to incident light is formed. This insulating film 27 is formed of, for example, a silicon oxide film. In addition, a film 25 having a positive fixed charge is formed on the insulating film 27. This positive fixed charge film 25 is formed of, for example, a silicon nitride film.

다음에, 도 46의 (2)에 나타낸 바와 같이, 레지스트 도포 및 리소그라피 기술에 의해, 주변 회로부(14) 위쪽의 플러스의 고정 전하를 갖는 막(25) 상에 레지스트 마스크(54)를 형성한다.Next, as shown in FIG. 46 (2), a resist mask 54 is formed on the film 25 having a positive fixed charge above the peripheral circuit portion 14 by resist coating and lithography techniques.

다음에, 도 47의 (3)에 나타낸 바와 같이, 레지스트 마스크(54)(도 46의 (2)를 참조)를 사용한 에칭에 의해, 플러스의 고정 전하를 갖는 막(25)을 가공하여, 주변 회로부(14) 상에 플러스의 고정 전하를 갖는 막(25)을 잔류시킨다. 그 후, 레지스트 마스크(54)를 제거한다.Next, as shown in FIG. 47 (3), the film 25 having a positive fixed charge is processed by etching the etching using the resist mask 54 (see FIG. A film 25 having a positive fixed charge is left on the circuit portion 14. Thereafter, the resist mask 54 is removed.

다음에, 도 47의 (4)에 나타낸 바와 같이, 절연막(27) 및 플러스의 고정 전하를 갖는 막(25) 상에 마이너스 전압이 인가되는 막(28)을 형성한다. 이 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가될 때에, 수광부(12)의 수광면측에 홀 축적층(23)이 형성된다. 그 때, 절연막(27)을 계면 준위를 감소시키기 위한 막으로서 기능하게 할 수 있다.Next, as shown in FIG. 47 (4), a film 28 to which a negative voltage is applied is formed on the insulating film 27 and the film 25 having a positive fixed charge. When the negative voltage is applied to the film 28 to which the negative voltage is applied, the hole accumulation layer 23 is formed on the light receiving surface side of the light receiving portion 12. At that time, the insulating film 27 can function as a film for reducing the interface level.

이를 위해서는, 절연막(27)은, 적어도 수광부(12) 상에서는, 마이너스 전압이 인가되는 막(28)에 인가된 마이너스 전압에 의해 수광부(12)의 수광면(12s)측에 홀 축적층(23)을 형성하기에 충분한 막두께로 형성될 필요가 있다. 그 막두께는 예를 들 1원자층 이상 100nm 이하로 한다.For this purpose, the insulating film 27 is at least on the light receiving portion 12 by the negative voltage applied to the film 28 to which a negative voltage is applied to the hole accumulation layer 23 on the light receiving surface 12s side of the light receiving portion 12. It needs to be formed with a film thickness sufficient to form a. The film thickness is made into 1 atomic layer or more and 100 nm or less, for example.

마이너스 전압이 인가되는 막(28)은, 예를 들면 입사광에 대하여 투명한 도전성을 갖는 막으로 형성되거나, 또는 예를 들면 가시광에 대하여 투명한 도전성 막으로 형성된다.The film 28 to which a negative voltage is applied is formed, for example, of a film having a transparent conductivity with respect to incident light, or is formed of, for example, a conductive film transparent with respect to visible light.

이러한 막으로서는, 인듐 주석 산화막, 인듐 아연 산화막, 인듐 산화막, 주석 산화막, 갈륨 아연 산화막 등을 사용할 수 있다.As such a film, an indium tin oxide film, an indium zinc oxide film, an indium oxide film, a tin oxide film, a gallium zinc oxide film, or the like can be used.

고체 촬상 장치(7)에서 마이너스 전압이 인가되는 막(28) 상에는, 도시하지 않았지만, 수광부(12)의 일부와 주변 회로부(14)를 차광하는 차광막, 적어도 수광부(12)에 입사되는 입사광을 분광하는 컬러 필터층, 수광부(12)에 입사광을 집광하는 집광 렌즈 등이 형성된다.Although not shown on the film 28 to which a negative voltage is applied in the solid-state imaging device 7, a light shielding film shielding part of the light receiving portion 12 and the peripheral circuit portion 14, and incident light incident on the light receiving portion 12 is spectroscopically. And a condenser lens for condensing incident light on the light receiving unit 12.

그 제조 방법은, 일례로서, 상기한 고체 촬상 장치의 제조 방법(제1 제조 방법)의 각 실시예에서 설명한 어느 하나의 방법을 적용하는 것도 가능하다.As the manufacturing method, as an example, any of the methods described in each embodiment of the manufacturing method (first manufacturing method) described above can be applied.

고체 촬상 장치(7)의 제조 방법(제2 제조 방법)의 제2 실시예에서는, 수광부(12)의 수광면(12s)에 형성한 절연막(27) 상에 마이너스 전압이 인가되는 막(28)을 형성하므로, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가될 때에 발생한 전계에 의해, 수광부(12)의 수광면(12s)측의 계면에 홀 축적층이 충분하게 형성된다.In the second embodiment of the manufacturing method (second manufacturing method) of the solid-state imaging device 7, the film 28 to which a negative voltage is applied on the insulating film 27 formed on the light receiving surface 12s of the light receiving unit 12. Therefore, the hole accumulation layer is sufficiently formed at the interface on the light receiving surface 12s side of the light receiving portion 12 by the electric field generated when the negative voltage is applied to the film 28 to which the negative voltage is applied.

따라서, 계면으로부터 생성되는 전하(전자)를 억제할 수 있으며, 만일 계면으로부터 전하(전자)가 생성되어도, 이 전하가 수광부에서 전위 우물을 형성하고 있는 전하 축적 부분 내로 흐르지 않고, 홀이 다수 존재하는 홀 축적층(23)을 흐르므로, 이 전하(전자)를 소멸시킬 수 있다.Therefore, charges (electrons) generated from the interface can be suppressed, and even if charges (electrons) are generated from the interface, these charges do not flow into the charge accumulation portion that forms the potential well in the light receiving portion, and many holes exist. Since the hole accumulation layer 23 flows, this charge (electron) can be eliminated.

따라서, 이러한 계면에 기인한 전하가 암전류로 되어 수광부(12)에 의해 검지되는 것을 방지할 수 있고, 계면 준위에 기인하는 암전류가 억제된다.Therefore, the electric charge resulting from such an interface becomes a dark current, and can be prevented from being detected by the light receiving part 12, and the dark current resulting from an interface level is suppressed.

또한, 수광부(12)의 수광면(12s)에 계면 준위를 감소시키기 위한 막(21)이 형성되어 있으므로, 계면 준위에 기인하는 전자의 생성이 추가로 억제된다. 따라서, 계면 준위에 기인하는 전자가 암전류로서 수광부(12) 내로 흐르는 것이 억제된다.In addition, since the film 21 for reducing the interface level is formed on the light receiving surface 12s of the light receiving portion 12, generation of electrons due to the interface level is further suppressed. Therefore, the electrons resulting from the interface level flow into the light receiving portion 12 as a dark current is suppressed.

또한, 주변 회로부(14)와 마이너스 전압이 인가되는 막(28) 사이에 플러스의 고정 전하를 갖는 막(25)을 형성하므로, 마이너스 전압이 인가되는 막(28)에 마이너스 전압이 인가되었을 때 발생하는 마이너스의 전계는, 플러스의 고정 전하를 갖는 막(25) 내의 플러스의 고정 전하에 의해 감소되므로, 이 마이너스의 전계에 의한 영향이 주변 회로부(14)에 미치지 않게 된다.In addition, since a film 25 having a positive fixed charge is formed between the peripheral circuit portion 14 and the film 28 to which a negative voltage is applied, it occurs when a negative voltage is applied to the film 28 to which a negative voltage is applied. Since the negative electric field is reduced by the positive fixed electric charge in the film 25 having the positive fixed electric charge, the influence of the negative electric field does not reach the peripheral circuit portion 14.

따라서, 마이너스의 전계에 의한 주변 회로부(14)의 오동작을 방지할 수 있다. 상기한 바와 같이, 주변 회로부(14)와 마이너스 전압이 인가되는 막(28) 사이에 플러스의 고정 전하를 갖는 막(25)이 형성되는 구성은 고체 촬상 장치(6)에도 적용할 수 있고, 고체 촬상 장치(7)와 동일한 효과를 얻을 수 있다.Therefore, the malfunction of the peripheral circuit portion 14 due to the negative electric field can be prevented. As described above, the configuration in which the film 25 having a positive fixed charge is formed between the peripheral circuit portion 14 and the film 28 to which a negative voltage is applied can also be applied to the solid-state imaging device 6, The same effect as that of the imaging device 7 can be obtained.

다음에, 본 발명의 고체 촬상 장치(제3 고체 촬상 장치)의 실시예를 도 48의 주요부 구성 단면도를 참조하여 설명한다. 도 48에는 수광부를 주로 나타내고, 주변 회로부, 배선층, 수광부의 일부 및 주변 회로부를 차광하는 차광막, 수광부에 입사하는 광을 분광하는 컬러 필터층, 수광부에 입사광을 집광하는 집광 렌즈 등은 도시되어 있지 않다.Next, an embodiment of the solid-state imaging device (third solid-state imaging device) of the present invention will be described with reference to the principal part configuration cross-sectional view of FIG. 48. In FIG. 48, a light receiving part is mainly shown, and a peripheral circuit part, a wiring layer, a light shielding film for shielding part of the light receiving part, and a peripheral circuit part, a color filter layer for spectroscopy of light incident on the light receiving part, a condenser lens for condensing incident light, etc. are not shown.

도 48에 나타낸 바와 같이, 고체 촬상 장치(8)는, 반도체 기판(또는 반도체층)(11)에, 입사광을 광전 변환하는 수광부(12)를 갖는다. 이 수광부(12)의 수광면(12s)측에는 절연막(31)이 형성되고, 이 절연막(31)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다.As shown in FIG. 48, the solid-state imaging device 8 includes a light receiving portion 12 that photoelectrically converts incident light into the semiconductor substrate (or semiconductor layer) 11. An insulating film 31 is formed on the light receiving surface 12s side of the light receiving portion 12, and the insulating film 31 is formed of, for example, a silicon oxide (SiO 2 ) film.

절연막(31) 상에는, 광전 변환하는 수광부(12)의 수광면(12s)측의 계면보다 일함수의 값이 큰 막(이하, 홀 축적 보조막으로 지칭함)(32)이 형성되며, 이 일함수의 차이에 의해 홀 축적층(23)이 형성된다. 이 홀 축적 보조막(32)은 전기적으로 다른 소자 및 배선과 접속될 필요가 없기 때문에, 절연막 또는 금속막과 같은 도전성을 갖는 막이이도 된다.On the insulating film 31, a film 32 (hereinafter referred to as a hole accumulation auxiliary film) having a larger work function value than the interface on the light receiving surface 12s side of the light receiving portion 12 for photoelectric conversion is formed, and this work function is formed. Due to this difference, the hole accumulation layer 23 is formed. Since the hole accumulation auxiliary film 32 does not need to be electrically connected to other elements and wirings, the film having conductivity such as an insulating film or a metal film may be used.

또한, 수광부(12)가 형성되는 반도체 기판(11)의 광입사측의 반대측에는, 예를 들면, 복수 층의 배선(61)과 절연막(62)을 포함하는 배선층(63)이 형성되어 있다. 그리고, 이 배선층(63)은 지지 기판(64)에 지지되어 있다.On the opposite side of the light incident side of the semiconductor substrate 11 on which the light receiving portion 12 is formed, for example, a wiring layer 63 including a plurality of layers of wiring 61 and an insulating film 62 is formed. The wiring layer 63 is supported by the support substrate 64.

예를 들면, 홀 축적층(23)은 실리콘(Si)으로 형성되어 있으므로, 그 일함수의 값은 대략 5.1eV이다. 따라서, 홀 축적 보조막(32)은 일함수의 값이 5.1보다 큰 값의 막이면 된다.For example, since the hole accumulation layer 23 is made of silicon (Si), the work function has a value of approximately 5.1 eV. Therefore, the hole accumulation auxiliary film 32 may be a film having a value of the work function larger than 5.1.

예를 들면, 금속막을 사용하는 경우, 이과 연표(chronological scientific table)에 의하면, 이리듐 [110] 막의 일함수의 값은 5.42, 이리듐 [111] 막의 일함수의 값은 5.76, 니켈막의 일함수의 값은 5.15, 팔라듐막의 일함수의 값은 5.55, 오스뮴막의 일함수의 값은 5.93, 금 [100] 막의 일함수의 값은 5.47, 금 [110] 막의 일함수의 값은 5.37, 백금막의 일함수의 값은 5.64이다. 이들 막은 홀 축적 보조막(32)에 사용할 수 있다.For example, when using a metal film, according to the chronological scientific table, the work function of the iridium [110] film is 5.42, the work function of the iridium [111] film is 5.76, and the work function of the nickel film. Silver 5.15, work function of palladium film is 5.55, work function of osmium film is 5.93, work function of gold [100] is 5.47, work function of gold [110] is 5.37, work function of platinum is The value is 5.64. These films can be used for the hole accumulation auxiliary film 32.

또한, 상기한 막 이외의 막이라도, 수광부(12)의 수광면(12s)측의 계면보다 일함수의 값이 큰 금속막이면, 홀 축적 보조막(32)에 사용할 수 있다. 또한, 투명 전극으로서 사용되고 있는 ITO(In2O3)의 일함수 값은 4.8eV로 되어 있지만, 산화물 반도체의 일함수는 성막 방법 및 불순물 도입에 의해 제어될 수 있다.Moreover, even if it is a film other than the said film, if it is a metal film whose work function is larger than the interface of the light receiving surface 12s side of the light receiving part 12, it can be used for the hole accumulation auxiliary film 32. As shown in FIG. In addition, although the work function value of ITO (In 2 O 3 ) used as the transparent electrode is 4.8 eV, the work function of the oxide semiconductor can be controlled by the film formation method and the introduction of impurities.

홀 축적 보조막(32)은 광입사측에 형성되므로, 입사광을 투과시키는 막두께로 형성되는 것이 중요하며, 그 입사광의 투과율은 가능한 한 높은 것이 바람직하고, 예를 들면 95％ 이상의 투과율이 확보되는 것이 바람직하다.Since the hole accumulation auxiliary film 32 is formed on the light incidence side, it is important to form a film thickness for transmitting incident light, and the transmittance of the incident light is preferably as high as possible, for example, a transmittance of 95% or more is ensured. It is preferable.

또한, 홀 축적 보조막(32)은 홀 축적 보조막(32)과 수광부(12)의 표면 간의 일함수의 차를 이용할 수 있으면 되고, 낮은 저항값에 제한이 없기 때문에, 예를 들면 도전막을 사용한 경우에도 막두께를 두껍게 형성할 필요는 없다. 예를 들면, 입사광 강도를 I0로 하고, 흡광 계수를 α(단, α=(4πk)/λ, 여기서 k는 볼츠만 상수, λ는 입사광의 파장)로 하면, 깊이 "z" 위치에서의 광강도는 I(z)=I0exp(-α·z)에 의해 표현된다. 따라서, I(z)/I0=0.8로 되는 두께를 구하면, 예를 들면 이리 듐막은 1.9nm, 금막은 4.8nm, 백금막은 3.4nm로 되고, 막의 유형에 따라 상이하지만, 바람직하게는 2nm 이하이면 양호하다는 것을 알 수 있다.In addition, the hole accumulation auxiliary film 32 may use a difference in the work function between the hole accumulation auxiliary film 32 and the surface of the light receiving portion 12, and since the low resistance value is not limited, for example, a conductive film is used. Even in this case, it is not necessary to form a thick film. For example, if the incident light intensity is I 0 and the extinction coefficient is α (where α = (4πk) / λ, where k is Boltzmann's constant and λ is the wavelength of incident light), the light at the depth “z” position. The intensity is expressed by I (z) = I 0 exp (−α · z). Therefore, when a thickness of I (z) / I 0 = 0.8 is obtained, for example, the iridium film is 1.9 nm, the gold film is 4.8 nm, and the platinum film is 3.4 nm, which varies depending on the type of film, but is preferably 2 nm or less. It turns out that it is favorable.

또한, 홀 축적 보조막(32)은 유기막이어도 되며, 예를 들면 폴리스틸렌디옥시티오펜(polysthylenedioxytyiophene)을 사용할 수도 있다. 전술한 바와 같이, 홀 축적 보조막(32)은, 수광부(12)의 수광면(12s)측 계면의 일함수의 값보다 높은 일함수의 값을 갖는 것이면, 도전막, 절연막, 또는 반도체막이어도 된다.In addition, the hole accumulation auxiliary film 32 may be an organic film, for example, polysthylenedioxytyiophene may be used. As described above, the hole accumulation auxiliary film 32 may be a conductive film, an insulating film, or a semiconductor film as long as the hole accumulation auxiliary film 32 has a value of the work function higher than the value of the work function of the interface of the light receiving surface 12s side of the light receiving portion 12. do.

고체 촬상 장치(8)에서는, 수광부(12) 상에 형성된 절연막(31) 상에, 수광부(12)의 수광면(12s)측의 계면보다 일함수의 값이 큰 막(홀 축적 보조막)(32)을 가지므로, 그에 따라 홀 축적층(23)의 홀의 축적 효율을 높일 수 있어, 수광부(12)의 수광측 계면에 형성되어 있는 홀 축적층(23)은 충분한 홀을 축적할 수 있게 된다. 그에 따라 암전류가 감소된다.In the solid-state imaging device 8, a film (hole accumulation auxiliary film) having a larger work function than the interface on the light receiving surface 12s side of the light receiving portion 12 on the insulating film 31 formed on the light receiving portion 12 ( 32), the accumulation efficiency of the holes in the hole accumulation layer 23 can be increased thereby, and the hole accumulation layer 23 formed at the light receiving side interface of the light receiving portion 12 can accumulate enough holes. . As a result, the dark current is reduced.

다음에, 홀 축적 보조막(32)을 채용하는 고체 촬상 장치의 구성의 일례를 도 49를 참조하여 설명한다. 도 49에는 CMOS 이미지 센서가 도시되어 있다.Next, an example of the structure of the solid-state imaging device which employ | adopts the hole accumulation auxiliary film 32 is demonstrated with reference to FIG. 49 shows a CMOS image sensor.

도 49에 나타낸 바와 같이, 반도체 기판(11)에는, 입사광을 전기 신호로 변환하는 수광부(예를 들면, 포토다이오드)(12), 전송 트랜지스터, 증폭 트랜지스터, 및 리셋 트랜지스터를 포함하는 트랜지스터군(65)(도면에서는 그 일부를 도시) 등을 갖는 복수의 화소부(71)가 형성되어 있다. 반도체 기판(11)에는 예를 들면 실리콘 기판을 사용한다. 또한, 각각의 수광부(12)로부터 판독한 신호 전하를 처리하는 신호 처리부(도시하지 않음)가 형성되어 있다.As illustrated in FIG. 49, the semiconductor substrate 11 includes a transistor group 65 including a light receiving unit (for example, a photodiode) 12 that converts incident light into an electrical signal, a transfer transistor, an amplifying transistor, and a reset transistor. (A part of which is shown in the figure) and the like, and a plurality of pixel portions 71 are formed. For example, a silicon substrate is used for the semiconductor substrate 11. In addition, a signal processing unit (not shown) for processing the signal charges read from each light receiving unit 12 is formed.

화소부(71)의 주위의 일부, 예를 들면, 행방향 또는 열방향의 화소부(71) 사 이에는 화소 분리 영역(13)이 형성되어 있다.A pixel separation region 13 is formed between a portion of the pixel portion 71 around, for example, the pixel portion 71 in the row direction or the column direction.

또한, 수광부(12)가 형성된 반도체 기판(11)의 표면측(도면에서는 반도체 기판(11)의 아래쪽)에는 배선층(63)이 형성되어 있다. 이 배선층(63)은 배선(61)과 이 배선(61)을 피복하는 절연막(62)을 포함한다. 배선층(63)에는 지지 기판(64)이 형성되어 있다. 이 지지 기판(64)은 예를 들면 실리콘 기판으로 이루어진다.In addition, a wiring layer 63 is formed on the surface side (downside of the semiconductor substrate 11 in the drawing) of the semiconductor substrate 11 on which the light receiving portion 12 is formed. The wiring layer 63 includes a wiring 61 and an insulating film 62 covering the wiring 61. The support substrate 64 is formed in the wiring layer 63. This support substrate 64 is made of, for example, a silicon substrate.

또한, 고체 촬상 장치(1)에는, 반도체 기판(11)의 배면측에 홀 축적층(23)이 형성되고, 더욱이 그 상면에 절연막(31)을 사이에 두고 전술한 홀 축적 보조막(32)이 형성되어 있다. 또한, 절연막(도시하지 않음)을 사이에 두고 유기 컬러 필터층(44)이 형성되어 있다. 이 유기 컬러 필터층(44)은 수광부(12)에 대응시켜 형성되고, 예를 들면 청색(Blue), 적색(Red) 및 녹색(Green)의 유기 컬러 필터를 예를 들면 체크 무늬로 배열함으로써 형성된다. 또한, 각각의 유기 컬러 필터층(44) 상에는 각각의 수광부(12)에 입사광을 집광시키는 집광 렌즈(45)가 형성되어 있다.In the solid-state imaging device 1, the hole accumulation layer 23 is formed on the back side of the semiconductor substrate 11, and the hole accumulation auxiliary film 32 described above is provided with the insulating film 31 interposed therebetween. Is formed. The organic color filter layer 44 is formed with an insulating film (not shown) interposed therebetween. The organic color filter layer 44 is formed corresponding to the light receiving portion 12, and is formed by, for example, arranging organic color filters of blue, red and green in a checkered pattern, for example. . Further, a condensing lens 45 for condensing incident light on each light receiving portion 12 is formed on each organic color filter layer 44.

다음에, 본 발명의 고체 촬상 장치의 제조 방법(제3 제조 방법)의 제1 실시예를 도 50의 플로차트, 도 51의 제조 공정 단면도, 및 도 52의 주요부를 나타낸 제조 공정 단면도를 참조하여 설명한다. 도 50 내지 도 52는, 일례로서, 고체 촬상 장치(8)의 제조 공정을 도시하고 있다.Next, a first embodiment of the manufacturing method (third manufacturing method) of the solid-state imaging device of the present invention will be described with reference to the flowchart of FIG. 50, the cross-sectional view of the manufacturing process of FIG. 51, and the cross-sectional view of the manufacturing process of FIG. 52. do. 50-52 shows the manufacturing process of the solid-state imaging device 8 as an example.

도 50의 (1) 및 도 51의 (1)에 나타낸 바와 같이, 먼저, 실리콘 기판(82) 상에 절연층(예를 들면, 산화 실리콘층)(83)을 사이에 두고 실리콘층(84)이 형성된 SOI 기판(81)을 준비하고, 실리콘층(84)에 얼라인먼트를 위한 배면 마크(85)를 형성한다.As shown in FIG. 50 (1) and FIG. 51 (1), first, the silicon layer 84 on the silicon substrate 82 with an insulating layer (for example, silicon oxide layer) 83 interposed therebetween. The formed SOI substrate 81 is prepared, and a back mark 85 for alignment is formed on the silicon layer 84.

다음에, 도 50의 (2) 및 도 51의 (2)에 나타낸 바와 같이, SOI 기판(81)의 실리콘층(84)에, 소자 분리 영역(도시하지 않음), 홀 축적층(23), 수광부(12), 트랜지스터군(65), 및 배선층(63)을 형성한다. 이 중에서 홀 축적층(23)은 추후의 기판 박막화 후의 공정에서 형성해도 된다.Next, as shown in FIG. 50 (2) and FIG. 51 (2), an element isolation region (not shown), a hole accumulation layer 23, in the silicon layer 84 of the SOI substrate 81, The light receiving portion 12, the transistor group 65, and the wiring layer 63 are formed. Among these, the hole accumulation layer 23 may be formed in a step after the substrate thinning later.

다음에, 도 50의 (3) 및 도 51의 (3)에 나타낸 바와 같이, 배선층(63)과 지지 기판(64)을 접착시킨다.Next, as shown in FIG. 50 (3) and FIG. 51 (3), the wiring layer 63 and the support substrate 64 are bonded.

다음에, 도 50의 (4) 및 도 51의 (4)에 나타낸 바와 같이, SOI 기판(81)의 박막화를 실시한다. 여기서는, 실리콘 기판(82)을 예를 들면 연삭 또는 연마에 의해 제거한다.Next, as shown in FIG. 50 (4) and FIG.51 (4), the SOI substrate 81 is thinned. Here, the silicon substrate 82 is removed by grinding or polishing, for example.

도시하지는 않았지만, 홀 축적층(23)은, SOI 기판(81)의 절연막(82)을 제거한 후에 캡막(도시하지 않음)을 형성함으로써 불순물 도입 및 활성화 처리에 의해 형성하여도 된다. 일례로서, 캡막으로서 플라즈마-TEOS 산화 실리콘막을 30nm의 두께로 형성하고, 불순물 도입은 붕소의 이온 주입으로 행한다. 이 이온 주입 조건으로서, 예를 들면, 주입 에너지를 20keV로 설정하고, 도스량을 1×1013/cm2로 설정한다.Although not shown, the hole accumulation layer 23 may be formed by the impurity introduction and activation process by forming a cap film (not shown) after removing the insulating film 82 of the SOI substrate 81. As an example, a plasma-TEOS silicon oxide film is formed to a thickness of 30 nm as a cap film, and impurity introduction is performed by ion implantation of boron. As the ion implantation conditions, for example, the implantation energy is set to 20 keV and the dose amount is set to 1 × 10 13 / cm 2 .

또한, 활성화는 배선층(63)과 지지 기판(54)의 접합을 파괴하지 않는 400℃ 이하의 온도에서의 어닐링에 의해 행하는 것이 바람직하다. 그리고, 캡층을 예를 들면 희불산(DHF) 처리로 제거한다. 이 때, SOI 기판(81)의 절연층(83)을 제거해도 된다.Moreover, it is preferable to perform activation by annealing at the temperature of 400 degrees C or less which does not destroy the junction of the wiring layer 63 and the support substrate 54. FIG. The cap layer is then removed by, for example, a dilute hydrofluoric acid (DHF) treatment. At this time, the insulating layer 83 of the SOI substrate 81 may be removed.

이와같이 하여, 도 52의 (1)에 나타낸 바와 같이, 수광부(12) 상에 수광부의 수광면측 계면(23)이 형성된다.In this way, as shown in FIG. 52 (1), the light receiving surface side interface 23 of the light receiving portion is formed on the light receiving portion 12.

다음에, 도 52의 (2)에 나타낸 바와 같이, 홀 축적층(23) 상(광입사측)에 절연막(31)을 형성한다. 일례로서, 플라즈마-TEOS 산화 실리콘막을 30nm의 두께로 형성한다.Next, as shown in FIG. 52 (2), the insulating film 31 is formed on the hole accumulation layer 23 (light incidence side). As an example, a plasma-TEOS silicon oxide film is formed to a thickness of 30 nm.

다음에, 도 52의 (3)에 나타낸 바와 같이, 절연막(31)(광입사측) 상에, 수광부(12)의 수광면(12s)측 계면(일함수 값이 약 5.1eV)보다 큰 일함수 값을 갖는 막, 즉 홀 축적 보조막(32)을 형성한다. 일례로서, 금속 박막인 5.6eV의 일함수를 갖는 백금(Pt)막을 스퍼터링에 의해 3nm의 두께로 성막한다. 다른 금속 박막의 후보로는, 이리듐(Ir), 레니움(Re), 니켈(Ni), 팔라듐(Pd), 코발트(Co), 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 금(Au) 등이 포함된다. 당연히, 합금도 가능하다.Next, as shown in FIG. 52 (3), on the insulating film 31 (light incidence side), the one having a surface larger than the light receiving surface 12s side interface (work function value is about 5.1 eV). A film having a function value, that is, a hole accumulation auxiliary film 32 is formed. As an example, a platinum (Pt) film having a work function of 5.6 eV, which is a metal thin film, is formed to a thickness of 3 nm by sputtering. Candidates for other metal thin films include iridium (Ir), rhenium (Re), nickel (Ni), palladium (Pd), cobalt (Co), ruthenium (Ru), rhodium (Rh), osmium (Os), gold (Au) and the like. Of course, alloys are also possible.

또한, 이 예에서는 수광부의 수광면측 계면의 일함수의 값이 약 5.1eV이므로, 홀 축적 보조막(32)의 재료로는 ITO(In2O3)도 가능하다. ITO는 그 성막 프로세스에서 4.5eV 내지 5.6eV의 일함수의 값을 갖는 것이 가능하다. 또한, RuO2, SnO2, IrO2, OsO2, ZnO, ReO2, MoO2 및 억셉터 불순물이 도입된 반도체와 같은 다른 산화물 반도체 및 유기 재료인 폴리스티렌디옥시티오펜(polysthylenedioxytyiophene: PEDOT) 등도 5.1eV보다 큰 일함수값을 가질 수 있으므로, 홀 축적 보조막(32)의 재료가 될 수 있다. 또한, 400℃ 이하의 온도에서의 성막 방법의 예로서 ALD, CVD, 기상 도핑 등을 들 수 있다.In this example, since the work function of the light receiving surface side interface of the light receiving portion is about 5.1 eV, ITO (In 2 O 3 ) may be used as the material of the hole accumulation auxiliary film 32. It is possible for the ITO to have a work function of 4.5 eV to 5.6 eV in the film formation process. In addition, other oxide semiconductors such as RuO 2 , SnO 2 , IrO 2 , OsO 2 , ZnO, ReO 2 , MoO 2 and acceptor impurities, and polysthylenedioxytyiophene (PEDOT), which are organic materials and organic materials, are also 5.1eV. Since it can have a larger work function value, it can be a material of the hole accumulation auxiliary film 32. Moreover, ALD, CVD, vapor phase doping, etc. are mentioned as an example of the film-forming method at the temperature of 400 degrees C or less.

다음에, 도 50의 (5) 및 도 51의 (5)에 나타낸 바와 같이, 장벽 금속(barrier metal)(91)을 사이에 두고 배면 전극(92)을 형성한다.Next, as shown in FIG. 50 (5) and FIG. 51 (5), the back electrode 92 is formed with the barrier metal 91 interposed therebetween.

다음에, 도 50의 (6) 및 도 51의 (6)에 나타낸 바와 같이, 수광부(12) 위쪽에, 컬러 필터층(44)을 형성한 후, 집광 렌즈(45)를 형성한다. 이와같이 하여, 고체 촬상 장치(8)가 형성된다.Next, as shown in FIG. 50 (6) and FIG.51 (6), after collecting the color filter layer 44 above the light receiving part 12, the condensing lens 45 is formed. In this way, the solid-state imaging device 8 is formed.

고체 촬상 장치의 제조 방법(제3 제조 방법)에서는, 수광부(12) 상에 형성된 절연막(31) 상에, 수광부(12)의 수광면(12s)측 계면보다 일함수의 값이 큰 막, 즉 홀 축적 보조막(32)을 형성하므로, 홀 축적층(23)의 홀의 축적 효율이 향상되어, 수광부(12)의 수광면(12s)측 계면에 형성되어 있는 홀 축적층(23)은 충분한 홀을 축적할 수 있는 것으로 된다. 그에 따라, 암전류가 감소된다.In the manufacturing method (third manufacturing method) of the solid-state imaging device, on the insulating film 31 formed on the light receiving portion 12, a film having a larger work function value than that of the light receiving surface 12s side interface of the light receiving portion 12, namely Since the hole accumulation auxiliary film 32 is formed, the accumulation efficiency of the holes in the hole accumulation layer 23 is improved, and the hole accumulation layer 23 formed at the interface of the light receiving surface 12s side of the light receiving portion 12 has sufficient holes. Can be accumulated. As a result, the dark current is reduced.

또한, 홀 축적 보조막(32)은 홀 축적층(23)의 일함수 값보다 높은 일함수 값을 갖는 것이면 되고, 전류를 도통시킬 필요가 없기 때문에, 도전막, 절연막, 또는 반도체막이어도 된다. 그러므로, 높은 저항을 갖는 재료가 홀 축적 보조막(32)용으로 선택되어도 된다.In addition, the hole accumulation auxiliary film 32 may be one having a work function value higher than the work function value of the hole accumulation layer 23, and may be a conductive film, an insulating film, or a semiconductor film because it is not necessary to conduct current. Therefore, a material having a high resistance may be selected for the hole accumulation auxiliary film 32.

또한, 홀 축적 보조막(32)에는 외부 신호 입력 단자도 불필요하다는 특징을 갖는다.In addition, the hole accumulation auxiliary film 32 is characterized in that an external signal input terminal is also unnecessary.

상기한 각 실시예의 고체 촬상 장치(1∼8)는, 입사광을 전기 신호로 변환하는 수광부를 갖는 복수의 화소부와, 각 화소부가 형성된 반도체 기판의 일표면측 상의 배선층을 포함하며, 이 배선층이 형성되어 있는 면의 반대측으로부터 입사되는 광을 각각의 수광부에 의해 수광하는 구성의 배면 조사형 고체 촬상 장치에 적 용할 수 있다. 당연히, 수광면측에 배선층이 형성되고, 또한 수광부에 입사되는 입사광의 광로를 배선층의 미형성 영역으로 하여 수광부에 입사되는 입사광을 차단하지 않게 하는 구성의 표면 조사형 고체 촬상 장치에도 적용할 수 있다.The solid-state imaging devices 1 to 8 of each of the embodiments described above include a plurality of pixel portions having light receiving portions for converting incident light into electrical signals, and a wiring layer on one surface side of the semiconductor substrate on which each pixel portion is formed. The light incident from the opposite side of the formed surface can be applied to a back-illumination type solid-state imaging device having a configuration of receiving light by each light receiving portion. Naturally, the wiring layer is formed on the light-receiving surface side, and the light path of the incident light incident on the light-receiving portion can also be applied to a surface irradiation type solid-state imaging device having a structure in which incident light incident on the light-receiving portion is not blocked.

다음에, 본 발명의 촬상 장치에 관한 실시예를 도 53의 블록도를 참조하여 설명한다. 이 촬상 장치에는, 예를 들면, 비디오 카메라, 디지털 스틸 카메라, 휴대 전화기의 카메라 등이 있다.Next, an embodiment of the imaging device of the present invention will be described with reference to the block diagram of FIG. Examples of the imaging device include a video camera, a digital still camera, a camera of a mobile phone, and the like.

도 53에 나타낸 바와 같이, 촬상 장치(500)는 촬상부(501)에 고체 촬상 장치(도시하지 않음)를 포함하고 있다. 이 촬상부(501)의 집광측에는 상을 결상시키는 결상 광학계(502)가 구비되고, 또한 촬상부(501)에는, 촬상부(501)를 구동하는 구동 회로, 및 고체 촬상 장치에 의해 광전 변환된 신호를 화상으로 처리하는 신호 처리 회로 등을 포함하는 신호 처리부(503)가 접속되어 있다. 신호 처리부(503)에 의해 처리된 화상 신호는 화상 기억부(도시하지 않음)에 의해 기억시킬 수 있다. 이와 같은 촬상 장치(500)에서, 고체 촬상 장치로는 상기한 실시예에서 설명한 고체 촬상 장치(1∼8)를 사용할 수 있다.As shown in FIG. 53, the imaging device 500 includes a solid-state imaging device (not shown) in the imaging unit 501. An imaging optical system 502 for forming an image is provided on the condensing side of the imaging unit 501, and the imaging unit 501 is photoelectrically converted by a driving circuit for driving the imaging unit 501 and a solid-state imaging device. A signal processing unit 503 including a signal processing circuit for processing a signal as an image is connected. An image signal processed by the signal processing unit 503 can be stored by an image storage unit (not shown). In such an imaging device 500, the solid-state imaging devices 1 to 8 described in the above embodiments can be used as the solid-state imaging device.

본 실시예에 따른 촬상 장치(500)에서는, 본 발명의 실시예에 따른 고체 촬상 장치(1 또는 2) 또는 도 4에 나타낸 구성의 반사막이 형성된 집광 렌즈를 갖는 고체 촬상 장치가 사용된다. 따라서, 전술한 바와 같이, 색재현성 및 해상도를 향상시킬 수 있는 고체 촬상 장치가 사용되므로, 촬상 장치(500)가 고품위의 영상을 기록할 수 있다는 이점이 있다.In the imaging device 500 according to the present embodiment, a solid-state imaging device 1 or 2 according to the embodiment of the present invention or a solid-state imaging device having a condensing lens having a reflective film having the configuration shown in FIG. 4 is used. Therefore, as described above, since a solid-state imaging device capable of improving color reproducibility and resolution is used, there is an advantage that the imaging device 500 can record a high quality image.

그리고, 본 실시예에 따른 촬상 장치(500)는 전술한 구성으로 한정되지 않으 며, 고체 촬상 장치를 사용하는 어떠한 구성의 촬상 장치에도 적용할 수 있다.In addition, the imaging device 500 according to the present embodiment is not limited to the above-described configuration, and can be applied to an imaging device having any configuration using a solid-state imaging device.

고체 촬상 장치(1∼8)는 하나의 칩으로 형성된 형태이어도 되고, 촬상부, 신호 처리부 및 광학계가 모아져 패키징된 촬상 기능을 갖는 모듈형의 형태이어도 된다.The solid-state imaging devices 1 to 8 may be formed in one chip, or may be in the form of a module having an imaging function in which an imaging unit, a signal processing unit, and an optical system are collected and packaged.

또한, 본 발명은 고체 촬상 장치뿐만 아니라 촬상 장치에도 적용할 수 있다. 본 발명을 촬상 장치에 적용한 경우, 촬상 장치는 고화질화의 효과를 얻을 수 있다. 여기서, 촬상 장치는 예를 들면 카메라 및 촬상 기능을 갖는 휴대 기기를 나타낸다. 또한, "촬상"은 통상의 카메라 촬영 시에의 상의 촬영을 포함할뿐만 아니라, 광의의 의미로서 지문 검출 등도 포함한다.In addition, the present invention can be applied not only to a solid-state imaging device but also to an imaging device. When the present invention is applied to an imaging device, the imaging device can obtain the effect of high image quality. Here, the imaging device represents, for example, a camera and a portable device having an imaging function. In addition, "imaging" not only includes photographing an image during normal camera shooting, but also includes fingerprint detection and the like in a broad sense.

본 기술 분야에 익숙한 사람이라면, 첨부된 청구범위 또는 그 등가물의 사상 내에서 각종 변형, 조합, 부분 조합 및 변경이 가능하다는 것을 이해할 것이다.Those skilled in the art will appreciate that various modifications, combinations, subcombinations and modifications are possible within the spirit of the appended claims or their equivalents.

도 1은 본 발명의 제1 실시예에 따른 고체 촬상 장치(제1 고체 촬상 장치)의 주요부 구성 단면도이다.1 is a cross-sectional view of main parts of a solid-state imaging device (first solid-state imaging device) according to a first embodiment of the present invention.

도 2는 제1 실시예 따른 고체 촬상 장치(제1 고체 촬상 장치)의 효과를 설명하는 에너지 밴드 도면이다.FIG. 2 is an energy band diagram for explaining the effect of the solid-state imaging device (first solid-state imaging device) according to the first embodiment.

도 3은 제1 실시예의 고체 촬상 장치(제1 고체 촬상 장치)의 일변형례를 나타낸 주요부 구성 단면도이다.FIG. 3 is a sectional view of principal parts showing a modification of the solid-state imaging device (first solid-state imaging device) of the first embodiment.

도 4는 제1 실시예의 고체 촬상 장치(제1 고체 촬상 장치)의 다른 변형례를 나타낸 주요부 구성 단면도이다.FIG. 4 is a sectional view of principal parts showing another modification of the solid-state imaging device (first solid-state imaging device) of the first embodiment.

도 5는 마이너스의 고정 전하를 갖는 막이 주변 회로부 부근에 있는 경우의 마이너스의 고정 전하의 작용을 설명하는 주요부 구성 단면도이다.Fig. 5 is a cross sectional view of the essential parts explaining the action of the negative fixed charge when the film having the negative fixed charge is in the vicinity of the peripheral circuit portion.

도 6은 본 발명의 제2 실시예에 따른 고체 촬상 장치(제1 고체 촬상 장치)의 주요부 구성 단면도이다.Fig. 6 is a cross sectional view of main parts of a solid-state imaging device (first solid-state imaging device) according to the second embodiment of the present invention.

도 7은 본 발명의 제3 실시예에 따른 고체 촬상 장치(제1 고체 촬상 장치)의 주요부 구성 단면도이다.Fig. 7 is a sectional view of the main parts of the solid-state imaging device (first solid-state imaging device) according to the third embodiment of the present invention.

도 8은 제1 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.8 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the first embodiment.

도 9는 제1 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.9 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the first embodiment.

도 10은 제1 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.10 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the first embodiment.

도 11은 제2 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.11 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the second embodiment.

도 12는 제2 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.12 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the second embodiment.

도 13은 제2 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.13 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the second embodiment.

도 14는 제3 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.14 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the third embodiment.

도 15는 제3 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.Fig. 15 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the third embodiment.

도 16은 제3 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.16 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the third embodiment.

도 17은 제4 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.17 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the fourth embodiment.

도 18은 제4 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.18 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the fourth embodiment.

도 19는 제4 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.19 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the fourth embodiment.

도 20은 제5 실시예에 따른 고체 촬상 장치의 제조 방법의 제조 공정 단면도 이다.20 is a cross sectional view of the production process of the method of manufacturing the solid-state imaging device according to the fifth embodiment.

도 21은 제5 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.21 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the fifth embodiment.

도 22는 산화 하프늄(HfO2)막에 마이너스의 고정 전하가 존재하는 것을 나타내는 플랫 밴드 전압(flat band voltage)과 산화막 환산 막두께의 관계도이다.Fig. 22 is a relationship diagram between a flat band voltage and an oxide film conversion film thickness indicating that a negative fixed charge is present in a hafnium oxide (HfO 2 ) film.

도 23은 산화 하프늄(HfO2)막에 마이너스의 고정 전하가 존재하는 것을 나타내는 계면 준위 밀도의 비교도이다.FIG. 23 is a comparison diagram of interfacial state density showing that a negative fixed charge is present in a hafnium oxide (HfO 2 ) film.

도 24는 열산화막을 기준으로 하는 전자의 형성과 홀(정공)의 형성을 설명하는 플랫 밴드 전압과 산화막 환산 막두께의 관계도이다.Fig. 24 is a relationship diagram between the flat band voltage and the oxide film conversion film thickness for explaining the formation of electrons and the formation of holes (holes) based on the thermal oxide film.

도 25는 본 발명의 제6 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.25 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the sixth embodiment of the present invention.

도 26은 제1 제조 방법의 제6 실시예에 의해 제조한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치의 C－V(용량－전압) 특성을 나타낸 도면이다.FIG. 26 shows C-V (capacitance-voltage) characteristics of a solid-state imaging device using a film having a negative fixed charge produced by the sixth embodiment of the first manufacturing method.

도 27은 제1 제조 방법의 제6 실시예에 의해 제조한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치의 C－V(용량－전압) 특성을 나타낸 도면이다.FIG. 27 shows C-V (capacitance-voltage) characteristics of a solid-state imaging device using a film having a negative fixed charge produced by the sixth embodiment of the first manufacturing method.

도 28은 제1 제조 방법의 제6 실시예에 의해 제조한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치의 C－V(용량－전압) 특성을 나타낸 도면이다.FIG. 28 shows C-V (capacitance-voltage) characteristics of a solid-state imaging device using a film having a negative fixed charge produced by the sixth embodiment of the first manufacturing method.

도 29는 본 발명의 제7 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.29 is a cross-sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the seventh embodiment of the present invention.

도 30은 제7 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.30 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the seventh embodiment.

도 31은 제7 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.31 is a cross sectional view of the production step of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the seventh embodiment.

도 32는 제1 제조 방법의 제7 실시예에 의해 제조한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치의 암전류 억제 효과를 나타낸 도면이다.FIG. 32 is a diagram showing a dark current suppression effect of a solid-state imaging device using a film having a negative fixed charge produced by the seventh embodiment of the first manufacturing method.

도 33은 본 발명의 제8 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.33 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the eighth embodiment of the present invention.

도 34는 제8 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.34 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the eighth embodiment.

도 35는 제8 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.35 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the eighth embodiment.

도 36은 제1 제조 방법의 제8 실시예에 의해 제조한 마이너스의 고정 전하를 갖는 막을 사용한 고체 촬상 장치의 암전류 억제 효과를 나타낸 도면이다.Fig. 36 is a diagram showing the dark current suppression effect of the solid-state imaging device using the film with the negative fixed charge produced by the eighth embodiment of the first manufacturing method.

도 37은 본 발명의 제9 실시예에 따른 고체 촬상 장치의 제조 방법(제1 제조 방법)의 제조 공정 단면도이다.Fig. 37 is a cross sectional view of the production process of the manufacturing method (first manufacturing method) of the solid-state imaging device according to the ninth embodiment of the present invention.

도 38은 광 조사 시간에 대한 온도와 깊이의 관계도이다.38 is a relationship between temperature and depth with respect to light irradiation time.

도 39는 광 조사 시간에 대한 온도와 깊이의 관계도이다.39 is a relationship between temperature and depth with respect to light irradiation time.

도 40은 굴절률에 대한 간섭 조건을 설명하기 위한 모식 단면도이다.40 is a schematic sectional view for explaining an interference condition with respect to the refractive index.

도 41은 제1 실시예에 따른 고체 촬상 장치(제2 고체 촬상 장치)의 주요부 구성 단면도이다.FIG. 41 is a sectional view of principal parts of the solid-state imaging device (second solid-state imaging device) according to the first embodiment.

도 42는 제2 실시예에 따른 고체 촬상 장치(제2 고체 촬상 장치)의 주요부 구성 단면도이다.42 is a sectional view of a principal part configuration of the solid-state imaging device (second solid-state imaging device) according to the second embodiment.

도 43은 제1 실시예에 따른 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제조 공정 단면도이다.43 is a cross sectional view of the production process of the manufacturing method (second manufacturing method) of the solid-state imaging device according to the first embodiment.

도 44는 제1 실시예에 따른 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제조 공정 단면도이다.44 is a cross sectional view of the production step of the manufacturing method (second manufacturing method) of the solid-state imaging device according to the first embodiment.

도 45는 제1 실시예에 따른 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제조 공정 단면도이다.45 is a cross sectional view of the production step of the manufacturing method (second manufacturing method) of the solid-state imaging device according to the first embodiment.

도 46은 제2 실시예에 따른 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제조 공정 단면도이다.46 is a cross sectional view of the production step of the manufacturing method (second manufacturing method) of the solid-state imaging device according to the second embodiment.

도 47은 제2 실시예에 따른 고체 촬상 장치의 제조 방법(제2 제조 방법)의 제조 공정 단면도이다.47 is a cross sectional view of the production process of the manufacturing method (second manufacturing method) of the solid-state imaging device according to the second embodiment.

도 48은 본 발명의 실시예에 따른 고체 촬상 장치(제3 고체 촬상 장치)의 주요부 구성 단면도이다.48 is a sectional view of principal parts of the solid-state imaging device (third solid-state imaging device) according to the embodiment of the present invention.

도 49는 홀 축적 보조막이 사용되는 고체 촬상 장치의 구성례의 주요부 구성 단면도이다.It is a principal part structural cross section of the structural example of the solid-state imaging device which uses a hole accumulation auxiliary film.

도 50은 본 발명의 실시예에 따른 고체 촬상 장치의 제조 방법(제3 제조 방법)의 흐름도이다.50 is a flowchart of a manufacturing method (third manufacturing method) of the solid-state imaging device according to the embodiment of the present invention.

도 51은 본 발명의 실시예에 따른 제조 방법(제3 제조 방법)의 제조 공정 단 면도이다.Fig. 51 is a manufacturing process diagram of the manufacturing method (third manufacturing method) according to the embodiment of the present invention.

도 52는 본 발명의 실시예에 따른 제조 방법(제3 제조 방법)의 주요부 제조 공정 단면도이다.52 is an essential part manufacturing step sectional view of the manufacturing method (third manufacturing method) according to the embodiment of the present invention.

도 53은 본 발명의 실시예에 따른 촬상 장치의 블록도이다.53 is a block diagram of an imaging device according to an embodiment of the present invention.

도 54는 계면 준위로 인한 암전류의 생성을 억제하는 방법을 설명하기 위한 수광부의 개략 구조 단면도이다.54 is a schematic cross-sectional view of a light receiving unit for explaining a method of suppressing generation of dark current due to an interface level.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1 : 고체 촬상 장치1: solid-state imaging device

12 : 수광부12: light receiver

21 : 계면 준위를 감소시키기 위한 막21: Membrane for Reducing Interfacial Levels

22 : 마이너스의 고정 전하를 갖는 막22: membrane with negative fixed charge

23 : 홀 축적층23: hole accumulation layer

Claims (15)

입사광을 광전 변환하는 수광부를 포함하는 고체 촬상 장치에 있어서,A solid-state imaging device comprising a light receiving unit that photoelectrically converts incident light, 상기 수광부의 수광면 상에 형성된 절연막; 및An insulating film formed on the light receiving surface of the light receiving portion; And 상기 절연막 상에 형성된 마이너스의 고정 전하를 갖는 막A film having a negative fixed charge formed on the insulating film 을 포함하며,Including; 상기 수광부의 수광면측 상에 홀 축적층(hole accumulation layer)이 형성되며,A hole accumulation layer is formed on the light receiving surface side of the light receiving unit. 상기 수광부의 측부에, 주변 회로가 형성된 주변 회로부가 설치되며,At the side of the light receiving portion, a peripheral circuit portion in which a peripheral circuit is formed is provided, 상기 주변 회로부의 표면에서부터 상기 마이너스의 고정 전하를 갖는 막까지의 거리가 상기 수광부의 표면에서부터 상기 마이너스의 고정 전하를 갖는 막까지의 거리보다 길게 되도록, 상기 주변 회로부의 표면과 상기 마이너스의 고정 전하를 갖는 막 사이에 상기 절연막이 형성되는,The distance between the surface of the peripheral circuit portion and the negative fixed charge film is longer than the distance from the surface of the light receiving portion to the film having the negative fixed charge. The insulating film is formed between the films having 고체 촬상 장치.Solid-state imaging device. 제1항에 있어서,The method of claim 1, 상기 마이너스의 고정 전하를 갖는 막은, 산화 하프늄막, 산화 알류미늄막, 산화 지르코늄막, 산화 탄탈막, 또는 산화 티탄막인, 고체 촬상 장치.The film having the negative fixed charge is a hafnium oxide film, an aluminum oxide film, a zirconium oxide film, a tantalum oxide film, or a titanium oxide film. 제1항에 있어서,The method of claim 1, 상기 절연막은 산화 실리콘막을 포함하는, 고체 촬상 장치.And the insulating film includes a silicon oxide film. 제1항에 있어서,The method of claim 1, 상기 주변 회로부와 상기 마이너스의 고정 전하를 갖는 막 사이에 형성된 상기 절연막은, 산화 실리콘막, 질화 실리콘막, 및 산질화 실리콘막 중의 한 종류의 막 또는 복수 종류의 막의 적층 구조를 포함하는, 고체 촬상 장치.The insulating film formed between the peripheral circuit portion and the film having a negative fixed charge includes a stacked structure of one kind of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film or a plurality of kinds of films. Device. 제1항에 있어서,The method of claim 1, 상기 고체 촬상 장치는,The solid-state imaging device, 입사광량을 전기 신호로 변환하는 수광부를 갖는 복수의 화소부와, 상기 화소부가 형성된 반도체 기판의 일면측 상의 배선층을 포함하고, 상기 배선층이 형성되어 있는 면의 반대측으로부터 입사되는 광이 상기 수광부에 의해 수광되는 배면 조사형 고체 촬상 장치인, 고체 촬상 장치.A plurality of pixel portions having a light receiving portion for converting an incident light amount into an electrical signal, and a wiring layer on one side of the semiconductor substrate on which the pixel portion is formed, wherein light incident from an opposite side of the surface on which the wiring layer is formed is received by the light receiving portion; The solid-state imaging device which is a back irradiation type solid-state imaging device which is received. 입사광을 광전 변환하는 수광부를 포함하는 고체 촬상 장치에 있어서, A solid-state imaging device comprising a light receiving unit that photoelectrically converts incident light, 상기 수광부의 수광면 상에 형성되고, 상기 입사광을 투과시키는 절연막; 및An insulating film formed on the light receiving surface of the light receiving part and transmitting the incident light; And 상기 절연막 상에 형성되고, 마이너스 전압이 인가되는 막A film formed on the insulating film and to which a negative voltage is applied 을 포함하며,Including; 상기 수광부의 수광면측 상에 홀 축적층이 형성되며,A hole accumulation layer is formed on the light receiving surface side of the light receiving unit, 상기 수광부의 측부에, 주변 회로가 형성된 주변 회로부가 설치되며,At the side of the light receiving portion, a peripheral circuit portion in which a peripheral circuit is formed is provided, 상기 주변 회로부의 표면에서부터 상기 마이너스 전압이 인가되는 막까지의 거리가 상기 수광부의 표면에서부터 상기 마이너스 전압이 인가되는 막까지의 거리보다 길게 되도록, 상기 주변 회로부의 표면과 상기 마이너스 전압이 인가되는 막 사이에 상기 절연막이 형성되는,Between the surface of the peripheral circuit portion and the film to which the negative voltage is applied such that the distance from the surface of the peripheral circuit portion to the film to which the negative voltage is applied is longer than the distance from the surface of the light receiving portion to the film to which the negative voltage is applied The insulating film is formed on, 고체 촬상 장치.Solid-state imaging device. 제6항에 있어서,The method of claim 6, 상기 마이너스 전압이 인가되는 막은 상기 입사광을 투과시키는 도전성 재료로 이루어지는, 고체 촬상 장치The film | membrane to which the said negative voltage is applied consists of a conductive material which permeate | transmits the said incident light, The solid-state imaging device. 제6항에 있어서,The method of claim 6, 상기 주변 회로부와 상기 마이너스 전압이 인가되는 막 사이에, 산화 실리콘막, 질화 실리콘막, 및 산질화 실리콘막 중의 한 종류의 막 또는 복수 종류의 막의 적층 구조를 포함하는 막이 형성되어 있는, 고체 촬상 장치.Between the peripheral circuit portion and the film to which the negative voltage is applied, a solid-state imaging device in which a film including a layer structure of one kind of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film or a plurality of kinds of films is formed. . 제6항에 있어서,The method of claim 6, 상기 고체 촬상 장치는,The solid-state imaging device, 입사광량을 전기 신호로 변환하는 수광부를 갖는 복수의 화소부와, 상기 화소부가 형성된 반도체 기판의 일면측 상의 배선층을 포함하고, 상기 배선층이 형성되어 있는 면의 반대측으로부터 입사되는 광이 상기 수광부에 의해 수광되는 배면 조사형 고체 촬상 장치인, 고체 촬상 장치.A plurality of pixel portions having a light receiving portion for converting an incident light amount into an electrical signal, and a wiring layer on one side of the semiconductor substrate on which the pixel portion is formed, wherein light incident from an opposite side of the surface on which the wiring layer is formed is received by the light receiving portion; The solid-state imaging device which is a back irradiation type solid-state imaging device which is received. 반도체 기판에 입사광을 광전 변환하는 수광부가 형성되는 고체 촬상 장치의 제조 방법에 있어서,In the manufacturing method of the solid-state imaging device in which the light receiving part which photoelectrically converts incident light is formed in a semiconductor substrate, 상기 수광부가 형성되어 있는 반도체 기판 상에 절연막을 형성하는 공정;Forming an insulating film on the semiconductor substrate on which the light receiving portion is formed; 상기 절연막 상에 마이너스의 고정 전하를 갖는 막을 형성하는 공정; 및Forming a film having a negative fixed charge on the insulating film; And 상기 마이너스의 고정 전하를 갖는 막을 형성하는 공정 후에, 상기 마이너스의 고정 전하를 갖는 막의 표면에 질소 플라즈마 처리를 행하거나, 또는 상기 마이너스의 고정 전하를 갖는 막의 표면에 전자빔 경화 처리를 행하는 공정After the step of forming the film having the negative fixed charge, the step of performing nitrogen plasma treatment on the surface of the negative fixed charge film or the electron beam curing treatment on the surface of the negative fixed charge film. 을 포함하며,Including; 상기 마이너스의 고정 전하를 갖는 막에 의해, 상기 수광부의 수광면측에 홀 축적층이 형성되는,A hole accumulation layer is formed on the light receiving surface side of the light receiving portion by the film having the negative fixed charge. 고체 촬상 장치의 제조 방법.The manufacturing method of a solid-state imaging device. 제10항에 있어서,The method of claim 10, 상기 마이너스의 고정 전하를 갖는 막을 형성하는 공정은,The step of forming a film having the negative fixed charge, 상기 절연막 상에 원자층 증착법(atomic layer deposition method)으로 제1 산화 하프늄막을 형성하는 공정과,Forming a first hafnium oxide film on the insulating film by an atomic layer deposition method; 상기 제1 산화 하프늄막 상에 물리적 기상 성장법(physical vapor deposition method)으로 제2 산화 하프늄막을 형성하는 공정Forming a second hafnium oxide film on the first hafnium oxide film by a physical vapor deposition method 을 포함하는, 고체 촬상 장치의 제조 방법.A manufacturing method of a solid-state imaging device, including. 제11항에 있어서,The method of claim 11, 상기 제1 산화 하프늄막은, 상기 마이너스의 고정 전하를 갖는 막에 요구되는 막두께 중 적어도 3nm 이상의 막두께로 형성되는, 고체 촬상 장치의 제조 방법.And the first hafnium oxide film is formed with a film thickness of at least 3 nm or more of the film thicknesses required for the negative fixed charge film. 제10항에 있어서,The method of claim 10, 상기 마이너스의 고정 전하를 갖는 막은 산화 하프늄막을 포함하는, 고체 촬상 장치의 제조 방법.And the film having a negative fixed charge comprises a hafnium oxide film. 제10항에 있어서,The method of claim 10, 상기 마이너스의 고정 전하를 갖는 막을 형성하는 공정은,The step of forming a film having the negative fixed charge, 상기 절연막 상에 비정질의 산화 하프늄막을 형성하는 공정과,Forming an amorphous hafnium oxide film on the insulating film; 상기 비정질의 산화 하프늄막의 표면에 광 조사 처리를 가하여 상기 산화 하프늄막을 결정화하는 공정Applying a light irradiation treatment to the surface of the amorphous hafnium oxide film to crystallize the hafnium oxide film 을 포함하는, 고체 촬상 장치의 제조 방법.A manufacturing method of a solid-state imaging device, including. 촬상 장치에 있어서,In the imaging device, 입사광을 집광하는 집광 광학부;A condensing optical unit condensing incident light; 상기 집광 광학부에 의해 집광된 상기 입사광을 수광하여 광전 변환하는 고 체 촬상 장치; 및A solid-state imaging device which receives the incident light collected by the condensing optical unit and performs photoelectric conversion; And 상기 고체 촬상 장치에 의해 광전 변환된 신호 전하를 처리하는 신호 처리부A signal processor which processes the signal charges photoelectrically converted by the solid-state imaging device 를 포함하며,Including; 상기 고체 촬상 장치는,The solid-state imaging device, 상기 입사광을 광전 변환하는 상기 고체 촬상 장치의 수광부의 수광면 상에 형성된 절연막; 및An insulating film formed on the light receiving surface of the light receiving portion of the solid-state imaging device which photoelectrically converts the incident light; And 상기 절연막 상에 형성된 마이너스의 고정 전하를 갖는 막A film having a negative fixed charge formed on the insulating film 을 포함하며,Including; 상기 수광부의 수광면측 상에 홀 축적층이 형성되며,A hole accumulation layer is formed on the light receiving surface side of the light receiving unit, 상기 수광부의 측부에, 주변 회로가 형성된 주변 회로부가 설치되며,At the side of the light receiving portion, a peripheral circuit portion in which a peripheral circuit is formed is provided, 상기 주변 회로부의 표면에서부터 상기 마이너스의 고정 전하를 갖는 막까지의 거리가 상기 수광부의 표면에서부터 상기 마이너스의 고정 전하를 갖는 막까지의 거리보다 길게 되도록, 상기 주변 회로부의 표면과 상기 마이너스의 고정 전하를 갖는 막 사이에 상기 절연막이 형성되는,The distance between the surface of the peripheral circuit portion and the negative fixed charge film is longer than the distance from the surface of the light receiving portion to the film having the negative fixed charge. The insulating film is formed between the films having 촬상 장치.Imaging device.
KR1020080131301A 2007-12-26 2008-12-22 Solid-state imaging device, manufacturing method for the same, and imaging apparatus KR101541544B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-333691 2007-12-26
JP2007333691A JP4798130B2 (en) 2007-05-07 2007-12-26 Method for manufacturing solid-state imaging device

Publications (2)

Publication Number Publication Date
KR20090071415A true KR20090071415A (en) 2009-07-01
KR101541544B1 KR101541544B1 (en) 2015-08-03

Family

ID=41322844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131301A KR101541544B1 (en) 2007-12-26 2008-12-22 Solid-state imaging device, manufacturing method for the same, and imaging apparatus

Country Status (2)

Country Link
KR (1) KR101541544B1 (en)
CN (1) CN102184932B (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101484389B1 (en) * 2012-04-09 2015-01-19 가부시끼가이샤 도시바 Solid-state imaging device and method of manufacturing the same
KR20150063939A (en) * 2013-12-01 2015-06-10 아익스트론 에스이 Method and apparatus for fabricating dielectric structures
KR20180105603A (en) * 2010-10-07 2018-09-28 소니 주식회사 Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR20210088499A (en) * 2010-10-07 2021-07-14 소니그룹주식회사 Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697472B2 (en) * 2011-11-14 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with improved dark current performance
US9224881B2 (en) * 2013-04-04 2015-12-29 Omnivision Technologies, Inc. Layers for increasing performance in image sensors
JP2015119018A (en) * 2013-12-18 2015-06-25 ソニー株式会社 Solid state image sensor and electronic apparatus
WO2017159362A1 (en) * 2016-03-15 2017-09-21 ソニー株式会社 Solid-state imaging sensor and manufacturing method of same and electronic instrument

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4123415B2 (en) 2002-05-20 2008-07-23 ソニー株式会社 Solid-state imaging device
CN100442530C (en) * 2005-02-21 2008-12-10 索尼株式会社 Solid-state imager device, drive method of solid-state imager device and camera apparatus
JP2007048893A (en) 2005-08-09 2007-02-22 Fujifilm Corp Solid-state image pickup element and manufacturing method thereof
JP4940607B2 (en) * 2005-09-22 2012-05-30 ソニー株式会社 Solid-state imaging device, manufacturing method thereof, and camera

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180105603A (en) * 2010-10-07 2018-09-28 소니 주식회사 Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR20190096322A (en) * 2010-10-07 2019-08-19 소니 주식회사 Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR20200085704A (en) * 2010-10-07 2020-07-15 소니 주식회사 Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR20210088499A (en) * 2010-10-07 2021-07-14 소니그룹주식회사 Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR101484389B1 (en) * 2012-04-09 2015-01-19 가부시끼가이샤 도시바 Solid-state imaging device and method of manufacturing the same
KR20150063939A (en) * 2013-12-01 2015-06-10 아익스트론 에스이 Method and apparatus for fabricating dielectric structures
KR20200133195A (en) * 2013-12-01 2020-11-26 유제누스 인크. Method and apparatus for fabricating dielectric structures

Also Published As

Publication number Publication date
CN102184932A (en) 2011-09-14
KR101541544B1 (en) 2015-08-03
CN102184932B (en) 2014-06-11

Similar Documents

Publication Publication Date Title
US10770500B2 (en) Solid state imaging device for reducing dark current
KR101596629B1 (en) Imaging apparatus, solid state imaging device, and method of manufacturing the same
KR101541544B1 (en) Solid-state imaging device, manufacturing method for the same, and imaging apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 4