KR20090062788A - 철도신호 제어기용 바이탈 워치독 타이머 - Google Patents

Abstract

본 발명은 철도신호 제어기용 바이탈 워치독 타이머에 관한 것으로서, 철도신호처리를 담당하는 제어수단의 구동클럭과는 독립적으로 구동되는 클럭발생기와, 상기 클럭발생기의 클럭신호에 따라 카운트하되 카운트값이 설정값에 도달하면 워치독신호를 출력하는 타이머와, 상기 클럭발생기의 클럭신호를 감시하여 고장이면 클럭고장신호를 출력하는 클럭감시수단과, 상기 워치독신호와 클럭고장신호 중에 어느 하나가 감지되면 바이탈 워치독신호를 상기 제어수단에 출력하는 바이탈 워치독신호발생수단으로 구성되는 것을 특징으로 한다.

본 발명에 따르면 철도신호의 제어를 위해 사용되는 제어기의 정지고장을 검출하기 위한 워치독타이머를 개선하여 워치독타이머의 정상동작을 전제로 제어기의 고장을 성공적으로 검출할 수 있을 뿐만 아니라 워치독 타이머의 내부에서 발생된 고장을 실시간으로 감시하여 제어기가 대처할 수 있어 신뢰성과 안전성을 가지며 철도신호를 제어하게 할 수 있는 장점이 있다.

철도신호, 와치독타이머

Description

철도신호 제어기용 바이탈 워치독 타이머 { watch dog timer for railroad signal control }

도 1은 종래 일반적인 워치독타이머가 구비되는 철도신호 제어기의 회로 구성도.

도 2는 종래 일반적인 워치독타이머의 내부 고장시 워치독신호의 고장검출특성을 도시한 도면.

도 3은 본 발명에 따른 철도신호 제어기용 바이탈 워치독 타이머가 구비되는 제어기의 회로 구성도.

도 4는 워치독타이머의 내부 고장시 종래 일반적인 워치독신호와 본 발명에 따른 바이탈워치독신호의 고장검출특성을 비교하여 도시한 도면.

도 5는 본 발명에 따른 철도신호 제어기용 바이탈 워치독 타이머가 구비되는 제어기의 다른 실시예에 따른 회로 구성도.

도 6은 도 5에 따른 바이탈워치독신호의 고장검출특성을 도시한 도면.

*** 도면의 주요부분에 대한 부호의 설명 ***

100: 바이탈 워치독 타이머 110: 클럭발생기

120: 타이머 130: 클럭감시수단

140: 바이탈 워치독신호발생수단 141: OR게이트

142: AND게이트 200: 제어기

210: 제어수단 WS: 와치독신호

CFS: 클럭고장신호 VWS: 바이탈 워치독신호

본 발명은 철도신호 제어기용 바이탈 워치독 타이머에 관한 것으로, 더욱 구체적으로 설명하면, 철도신호분야에서 사용하는 내장형 제어기에 사용하는 워치독타이머의 고장을 검출하여 제어기에 전송하여 철도신호 제어에 대한 신뢰성 및 안전성을 확보할 수 있도록 하는 철도신호 제어기용 바이탈 워치독 타이머에 관한 것이다.

일반적으로 일정한 레일을 따라 운행하며 사람 또는 물건을 운반하는 열차는 다수의 객차 또는 화차가 연결된 구조를 이루고 있다.

이와 같은 철도의 운영을 위해서는 열차의 위치, 속도, 차간거리유지, 제동 등을 감시 또는 제어하기 위한 수많은 철도신호의 송수신이 이루어지며, 특히 마이크로프로세서(micro processoir) 또는 마이크로컨트롤러(micro controller)를 사용 하는 내장형 제어기(Embedded Controller)는 열차의 간격제어 및 진로제어와 같이 운영신뢰성 및 안전성에 직접적인 영향을 미치는 제어를 담당한다.

따라서, 그와 같은 철도신호의 제어를 통해 철도의 유기적이면서도 안정적인 감시 및 제어를 함에 따라 정확한 정보의 송수신이 필요함은 당연하다.

예를 들어 지상제어기로부터 동일 선로상에 이동하는 선행열차의 위치정보가 후행열차의 차상제어기에 입력된 경우 차상제어기의 내부 결함으로 인해 정확한 위치정보가 인식되지 못하는 경우 선행열차와 후행열차사이에 충돌 사고 등을 일으켜 대형 사고를 유발할 수 있다.

따라서, 이와 같은 제어기로 전송되는 철도신호의 전송중 결함유무에 대한 판정은 매우 중요하므로, 이러한 철도신호의 처리를 위한 내장형 제어기(Embedded Controller)의 정지고장(Halt Fault)을 검지하여 시스템의 신뢰성(Reliability)과 안전성(Safety)의 확보가 필요하다.

특히 철도신호분야 제어기의 워치독타이머 사용은 발생된 제어기의 고장을 실시간으로 검출하여 고장으로 인한 제어기의 신뢰성 및 안전성 확보를 목적으로 한다. 따라서 정량적으로 제시되는 제어기의 신뢰도와 안전도의 만족은 고장검출 및 안전대책인 워치독 타이머의 정상동작을 전제로 평가된다.

따라서, 일반적으로 제어기의 정지고장을 검지하기 위해 워치독타이머(Watch-Dog Timer)를 사용하고 있으며, 그 일예가 도 1에 도시되어 있다.

도 1에 의하면, 종래 일반적인 제어기(1)는 철도신호의 처리를 담당하는 마이크로컨트롤러(10) 또는 마이크로프로세서가 구비되며, 그 마이크로컨트롤러(10) 또는 마이크로프로세서의 정지고장 여부를 검지하기 위한 워치독타이머(20)가 널리 사용되고 있다.

이와 같은 열차의 속도 및 진로 등을 제어하는 철도신호분야에 사용되는 종래 일반적인 제어기(1)의 정지는 열차충돌 또는 탈선에 이르는 사고의 원인이 되므로 대부분의 제어기가 정지상태고장의 검출을 목적으로 워치독타이머(20)를 사용한다.

상기 워치독타이머(20)는 마이크로컨트롤러(10)의 구동클럭과는 독립적으로 오실레이터(Oscillator) 또는 크리스탈(Crystal) 등으로 이루어지는 클럭발생기(22)를 사용한다.

따라서, 마이크로컨트롤러(10)가 카운터(counter)값을 초기값으로 설정하면, 워치독타이머(20)의 클럭발생기(22)에 의해 타이머(24)의 카운터값은 자동으로 증가하여 최대값에 도달하면 위치독신호(S)를 발생한다.

따라서, 상기 마이크로컨트롤러(10)는 워치독타이머(20)의 카운터값이 최대값에 도달하기 전에 타이머(24)를 주기적으로 초기화시켜 워치독신호(S)가 발생하지 않도록 억제한다.

한편, 워치독타이머(20)의 카운터값이 최대값에 도달하여 워치독신호(S)가 발생하면 마이크로컨트롤러(10)는 정지고장이 발생한 것으로 판단하여 워치독신호(S)를 사용하여 마이크로컨트롤러(10)를 재시작시키거나 대기계(Hardware Redundancy)로 제어권을 절체시킨다.

이때, 상기 워치독카운터(20)를 구성하는 타이머(24) 카운터값이 자동으로 상승하도록 구현하는 위와 같은 설계가 업카운트(Up-count) 워치독타이머이며, 카운터 값이 자동으로 감소하도록 구현하는 반대의 개념이 다운카운트(Down-count) 워치독타이머로써 모두 동일한 동작원리를 갖는다.

그런데 이와 같은 구성에 의하면 도 2에 도시한 바와 같이 워치독타이머(20)의 클럭발생기(22)에 고장이 발생하는 경우, 클럭발생기(22)의 클럭발생신호가 발생하지 않고 그에 따라 워치독타이머(20)의 타이머(24) 카운터값은 자동으로 증가 또는 감소되지 않게 되어 마이크로콘트롤러(10)가 타이머(24)를 주기적으로 초기화시키지 않게 되며, 그에 따라 워치독신호(S)를 발생하지 않는 문제점을 가지고 있다.

따라서, 이와 같은 워치독타이머(20)의 클럭발생기(22)에 고장이 발생하면 그 클럭발생기(22)의 고장을 검출할 수 없을 뿐만 아니라 그로 인해 제어기(1) 자체의 이상 동작으로 인한 신뢰성과 안전성이 저하되는 문제점도 가지고 있다.

더욱이 워치독타이머(20)의 고장발생이 제어기(1)의 고장발생 이전에는 외부로 표출되지 않으므로 워치독타이머(20)의 고장은 심각한 사고의 원인이 될 수 있다.

따라서, 본 발명은 이러한 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 기존의 워치독타이머 설계의 취약점인 워치독타이머의 고장을 감시하여 워치독타이머의 고장이 발생하는 경우 워치독타이머의 고장에 대해 실시간으 로 대처하여 신뢰성과 안전성을 가지고 제어기가 동작할 수 있도록 하는 철도신호 제어기용 바이탈 워치독 타이머를 제공하는데 있다.

이와 같은 목적을 달성하기 위한 본 발명은;

철도신호처리를 담당하는 제어수단의 구동클럭과는 독립적으로 구동되는 클럭발생기와, 상기 클럭발생기의 클럭신호에 따라 카운트하되 카운트값이 설정값에 도달하면 워치독신호를 출력하는 타이머와, 상기 클럭발생기의 클럭신호를 감시하여 고장이면 클럭고장신호를 출력하는 클럭감시수단과, 상기 워치독신호와 클럭고장신호 중에 어느 하나가 감지되면 바이탈 워치독신호를 상기 제어수단에 출력하는 바이탈 워치독신호발생수단으로 구성되는 것을 특징으로 한다.

이때, 상기 클럭발생기는 오실레이터 또는 크리스탈 중에 어느 하나인 것을 특징으로 한다.

또한, 상기 타이머의 카운터값은 업카운트 형식 또는 다운카운트 형식으로 카운트되는 것을 특징으로 한다.

그리고, 상기 바이탈 워치독신호발생수단은 상기 클럭감시수단의 클럭고장신호와, 상기 타이머에서 발생되는 워치독신호 중에 어느 하나의 신호가 입력되는 경우 바이탈 워치독신호를 출력하도록 OR게이트로 구성되는 것을 특징으로 한다.

한편, 상기 바이탈 워치독신호발생수단의 바이탈 워치독신호가 상기 제어수단에 입력되면, 상기 제어수단은 재시작되거나 또는 대기계로 제어권이 절체되는 것을 특징으로 한다.

그리고, 상기 바이탈 워치독신호발생수단은 상기 클럭감시수단의 클럭고장신호와 상기 타이머에서 발생되는 워치독신호 중에 어느 하나의 신호가 입력되는 경우 바이탈 워치독신호를 출력하도록 AND게이트로 구성되는 것을 특징으로 한다.

이하, 본 발명에 따른 철도신호 제어기용 바이탈 워치독 타이머를 첨부한 도면을 참고로 하여 상세히 기술되는 실시예에 의하여 그 특징들을 이해할 수 있을 것이다.

이때, 도 3은 본 발명에 따른 철도신호 제어기용 바이탈 워치독 타이머가 구비되는 제어기의 회로 구성도이고, 도 4는 워치독타이머의 내부 고장시 종래 일반적인 워치독신호와 본 발명에 따른 바이탈워치독신호의 고장검출특성을 비교하여 도시한 도면이고, 도 5는 본 발명에 따른 철도신호 제어기용 바이탈 워치독 타이머가 구비되는 제어기의 다른 실시예에 따른 회로 구성도이고, 도 6은 도 5에 따른 바이탈워치독신호의 고장검출특성을 도시한 도면이다.

먼저, 도 3에 의하면 본 발명에 따른 철도신호 제어기용 바이탈 워치독 타이머(100)는 제어기(200)에 구비되어 제어수단(210)의 정지고장 여부를 검지하며, 바이탈 워치독 타이머(100) 자체의 고장을 검출하게 된다.

이때, 상기 제어수단(210)은 내부에 롬과 램이 내장되는 마이크로컨트롤러로 구성되거나 또는 연산 및 제어기능을 수행하고 별도로 롬과 램을 연결하여 사용해 야 하는 마이크로프로세서 등이 선택적으로 사용될 수 있다.

이와 같은 본 발명에 따른 철도신호 제어기용 바이탈 워치독 타이머(100)는 제어수단(210)의 구동클럭과는 독립적으로 구동되는 클럭발생기(110)와, 상기 클럭발생기(110)의 클럭신호에 따라 카운터값을 카운트하는 타이머(120)와, 상기 클럭발생기(110)의 클럭신호를 감시하여 고장여부를 감시하는 클럭감시수단(130)와, 상기 클럭감시수단(130)에서 클럭발생기(110)의 고장으로 인해 출력되는 클럭고장신호(CFS)와 상기 타이머(120)에서 발생되는 워치독신호(WS) 중에 어느 하나가 감지되면 바이탈 워치독신호(VWS)를 출력하는 바이탈 워치독신호발생수단(140)으로 이루어진다.

이때, 상기 타이머(120)는 상기 제어수단(210)에 데이터버스(DataBus)(DB)와, 어드레스버스(AdressBus)(AB)와, 제어버스(ControlBus)(CB)가 연결되고, 상기 바이탈 워치독신호발생수단(140)의 출력신호는 상기 제어수단(210)의 특정 포트(예를 들어, 인터럽트 포트)로 연결된다.

이때, 상기 클럭발생기(110)는 오실레이터(Oscillator) 또는 크리스탈(Crystal) 등으로 이루어질 수 있다.

이와 같은 구성에 의해 상기 클럭발생기(110)가 클럭신호를 발생하는 경우 상기 타이머(120)는 클럭발생기(110)의 클럭신호에 따라 카운터값을 설정방식에 따라 증가시키거나 감소시키는 카운트를 진행하게 된다.

이때, 상기 타이머(120)의 카운터값이 자동으로 상승하도록 구현하는 경우 업카운트 형식이며, 카운터 값이 자동으로 감소하도록 구현하는 반대의 개념이 다 운카운트 형식 역시 모두 동일한 동작원리를 갖는 것으로 이하에서는 편의상 카운트를 증가시키는 방식만을 설명한다.

한편, 상기 타이머(120)의 카운터값이 증가하는 경우 이는 특정 어드레스에 저장된 카운트된 데이터가 데이터버스(DB)를 통해 제어수단(210)인 마이크로컨트롤러로 입력되어 타이머(120)의 상태를 감시하게 된다.

이때, 상기 제어수단(210)은 제어버스(CB)를 통해 제어신호를 인가하여 타이머(120)를 초기화하면, 워치독타이머(100)의 클럭발생기(110)에 의해 타이머(120)의 카운터값은 자동으로 증가하게 된다.

이와 같은 구성에 의해 상기 타이머(120)는 클럭발생기(110)의 클럭신호에 따른 카운터값이 계속 증가하는 경우 이를 감시하는 제어수단(210)에 의해 제어신호를 입력받고 최대값에 도달하기 전에 타이머(120)를 주기적으로 초기화시켜 워치독신호(WS)가 발생하지 않도록 억제된다.

한편, 상기 타이머(120)의 카운트값이 최대값에 도달했음에도 불구하고 타이머(120)가 초기화되지 않는 경우에는 상기 타이머(120)는 자체적으로 워치독신호(WS)를 발생하게 된다.

그리고, 상기 클럭감시수단(130)은 상기 클럭발생기(110)의 클럭신호를 감시하여 고장여부를 감시하게 되는데, 이 경우 클럭발생기(110)의 클럭신호가 예를 들어 '1'->'0'으로 변하거나 또는 '0'->'1'로 변하는 경우에는 클럭발생기(110)가 정상동작하고 있는 것으로 판정하고, '0'->'0'으로 또는 '1'->'1'로 변화가 없는 경우에는 클럭발생기(110)가 고장난 것으로 판정하여 예를 들어 '1'과 같은 '클럭고 장신호'(CFS)를 출력하게 된다.

이때, 상기 클럭감시수단(130)은 선행하는 클럭과 후행하는 클럭을 비교하기 위한 마이컴 또는 비교기, 플립플롭 등의 다양한 구성소자로 구성됨은 당연하다.

한편, 바이탈 워치독신호발생수단(140)은 상기 클럭감시수단(130)의 '클럭고장신호'(CFS)와, 상기 타이머(120)에서 발생되는 워치독신호(WS) 중에 어느 하나의 신호가 입력되는 경우 바이탈 워치독신호(VWS)를 출력하게 되는데, 이를 위해 상기 바이탈 워치독신호발생수단(140)은 OR게이트(141)를 이용함이 바람직하다.

이와 같은 바이탈 워치독신호발생수단(140)의 바이탈 워치독신호(VWS)는 제어수단(210)을 재시작시키거나 대기계(Hardware Redundancy)로 제어권을 절체시키는 제어신호로 사용된다.

이하, 도 3 및 도 4를 참고로 본 발명에 따른 철도신호 제어기용 바이탈 워치독 타이머의 작동과정을 설명한다.

먼저 제어수단(210)이 정상 작동하는 경우에는 바이탈 워치독 타이머(100)의 타이머(120)를 초기화시켜 카운트하게 된다.

이에 따라 타이머(120)는 클럭발생기(110)에서 출력하는 클럭신호에 따라 카운터값을 카운트하게 된다.

상기 카운트값은 데이터버스(DB)를 통해 제어수단(210)인 마이크로컨트롤러에 입력되며, 제어수단(210)인 마이크로컨트롤러는 내부 연산을 통해 타이머(120)의 상태를 감시하게 되고, 제어수단(210)은 설정된 카운터값 즉 최대값에 도달하기 전의 특정값에 도달하는 경우 타이머(120)를 초기화시켜 주어 타이머에서 워치독신호(WS)가 발생하지 않도록 억제하게 된다. 이와 같은 타이머(120) 초기화는 지속적으로 이루어지게 된다.

한편, 상기 타이머(120)의 카운터값이 설정값인 최대값에 도달하는 경우 타이머(120)는 예를 들어 '1'과 같은 워치독신호(WS)를 발생하여 제어수단(210)을 재시작시키거나 대기계로 제어권을 절체시키게 되는데, 이는 제어수단(210)인 마이크로컨트롤러에 정지고장이 발생한 것으로 판단할 수 있는 근거가 된다.

이와는 별개로 제어수단(210)이 정상동작하고 있는 중에 클럭감시수단(130)은 클럭발생기(110)가 오작동 또는 고장을 일으키는지를 병행하여 감시하게 된다.

이때, 클럭발생기(110)의 고장으로 인해 클럭신호를 감시하여 고장여부를 감시하게 되는데, 이 경우 클럭발생기(110)의 클럭신호가 '0'->'0'으로 또는 '1'->'1'로 변화가 없는 경우에는 클럭발생기(110)가 고장난 것으로 판정하여 '1'과 같은 '클럭고장신호'(CFS)를 출력하며 이는 바이탈 워치독신호발생수단(140)에 입력된다.

이와 같은 타이머(120)에서의 와치독신호(WS)와 클럭감시수단(130)의 '클럭고장신호'(CFS) 중에 어느 하나의 신호가 입력되면 바이탈 워치독신호(VWS)가 바이탈 워치독신호발생수단(140)에서 출력되어 제어수단(210)을 재시작시키거나 대기계로 제어권을 절체시키게 된다.

한편, 도 5 및 도 6은 본 발명의 다른 실시 예에 따른 철도신호 제어기용 바 이탈 워치독 타이머 및 그에 따른 신호 처리 흐름을 도시한 도면으로 이에 의하면, 상기 타이머(120)에서 상기 타이머(120)의 카운터값이 최대값에 도달하는 경우 타이머(120)는 예를 들어 '0'과 같은 워치독신호(WS)를 발생하고, 상기 클럭감시수단(130)은 상기 클럭발생기(110)의 클럭신호를 감시하여 고장여부를 감시하게 되는데, 이 경우 클럭발생기(110)의 클럭신호가 예를 들어 '1'->'0'으로 변하거나 또는 '0'->'1'로 변하는 경우에는 클럭발생기(110)가 정상동작하고 있는 것으로 판정하고, '0'->'0'으로 또는 '1'->'1'로 변화가 없는 경우에는 클럭발생기(110)가 고장난 것으로 판정하여 예를 들어 '0'과 같은 '클럭고장신호'(CFS)를 출력하게 되는 경우에는 바이탈 워치독신호발생수단(140)은 AND게이트(142)를 사용하게 된다.

즉, 정상작동시에는 타이머(120)에서 '1'을 출력하고, 클럭감시수단(130)에서 '1'을 출력하여 바이탈 워치독신호발생수단(140)은 '1'이 출력되어 제어수단(210)인 마이크로콘트롤러에 '1'이 입력되어 정상동작으로 판단하게 된다.

따라서, 타이머(120)에서 '0'을 출력하거나 또는 클럭감시수단(130)에서 '0'을 출력하는 경우에는 상기 바이탈 워치독신호발생수단(140)은 '0'이 출력되어 제어수단(210)인 마이크로콘트롤러에 '0'이 입력되어 고장으로 판단하여 제어수단(210)을 재시작시키거나 대기계로 제어권을 절체시키게 된다.

이상에서는 본 발명의 바람직한 실시 예들을 설명하였으나, 본 발명의 권리범위는 이에 한정되지 않으며, 본 발명의 실시 예들과 실질적으로 균등한 범위에 있는 것까지 본 발명의 권리범위가 미치는 것으로 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형 실시가 가능한 것이다.

이상의 설명에서 알 수 있는 바와 같이, 본 발명에 따르면 철도신호의 제어를 위해 사용되는 제어기의 정지고장을 검출하기 위한 워치독타이머를 개선하여 워치독타이머의 정상동작을 전제로 제어기의 고장을 성공적으로 검출할 수 있을 뿐만 아니라 워치독 타이머의 내부에서 발생된 고장을 실시간으로 감시하여 제어기가 대처할 수 있어 신뢰성과 안전성을 가지며 철도신호를 제어하게 할 수 있는 장점이 있다.

Claims (6)

1. 철도신호처리를 담당하는 제어수단의 구동클럭과는 독립적으로 구동되는 클럭발생기와,

   상기 클럭발생기의 클럭신호에 따라 카운트하되 카운트값이 설정값에 도달하면 워치독신호를 출력하는 타이머와,

   상기 클럭발생기의 클럭신호를 감시하여 고장이면 클럭고장신호를 출력하는 클럭감시수단과,

   상기 워치독신호와 클럭고장신호 중에 어느 하나가 감지되면 바이탈 워치독신호를 상기 제어수단에 출력하는 바이탈 워치독신호발생수단으로 구성되는 것을 특징으로 하는 철도신호 제어기용 바이탈 워치독 타이머.
2. 제 1항에 있어서,

   상기 클럭발생기는 오실레이터 또는 크리스탈 중에 어느 하나인 것을 특징으로 하는 철도신호 제어기용 바이탈 워치독 타이머.
3. 제 1항에 있어서,

   상기 타이머의 카운터값은 업카운트 형식 또는 다운카운트 형식으로 카운트 되는 것을 특징으로 하는 철도신호 제어기용 바이탈 워치독 타이머.
4. 제 1항에 있어서, 상기 바이탈 워치독신호발생수단은 상기 클럭감시수단의 클럭고장신호와, 상기 타이머에서 발생되는 워치독신호 중에 어느 하나의 신호가 입력되는 경우 바이탈 워치독신호를 출력하도록 OR게이트로 구성되는 것을 특징으로 하는 철도신호 제어기용 바이탈 워치독 타이머.
5. 제 1항에 있어서,

   상기 바이탈 워치독신호발생수단의 바이탈 워치독신호가 상기 제어수단에 입력되면, 상기 제어수단은 재시작되거나 또는 대기계로 제어권이 절체되는 것을 특징으로 하는 철도신호 제어기용 바이탈 워치독 타이머.
6. 제 1항에 있어서,

   상기 바이탈 워치독신호발생수단은 상기 클럭감시수단의 클럭고장신호와 상기 타이머에서 발생되는 워치독신호 중에 어느 하나의 신호가 입력되는 경우 바이탈 워치독신호를 출력하도록 AND게이트로 구성되는 것을 특징으로 하는 철도신호 제어기용 바이탈 워치독 타이머.

Images