KR20090060476A - Iii-nitride semiconductor and fabricating method thereof - Google Patents

Iii-nitride semiconductor and fabricating method thereof Download PDF

Info

Publication number
KR20090060476A
KR20090060476A KR1020070127296A KR20070127296A KR20090060476A KR 20090060476 A KR20090060476 A KR 20090060476A KR 1020070127296 A KR1020070127296 A KR 1020070127296A KR 20070127296 A KR20070127296 A KR 20070127296A KR 20090060476 A KR20090060476 A KR 20090060476A
Authority
KR
South Korea
Prior art keywords
semiconductor device
nitride semiconductor
ion implantation
layer
silicon substrate
Prior art date
Application number
KR1020070127296A
Other languages
Korean (ko)
Other versions
KR100936869B1 (en
Inventor
변동진
김범준
장삼석
이도한
이광택
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020070127296A priority Critical patent/KR100936869B1/en
Publication of KR20090060476A publication Critical patent/KR20090060476A/en
Application granted granted Critical
Publication of KR100936869B1 publication Critical patent/KR100936869B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

A nitride semiconductor device including a buffer layer and a manufacturing method thereof are provided to form a GaN layer without a crack by forming an ion implanted layer into a periodic pattern shape on a surface of a silicon substrate. A silicon substrate(310) includes an ion implanted region(330). A buffer layer(340) is formed on the silicon substrate in which the ion implanted region is formed. A GaN layer(350) is formed on the buffer layer. The ion implanted region has a lattice distortion region formed into a periodic pattern shape and a region in which an ion is not implanted. An ion implanted depth of the ion implanted region is 30nm~1um. The buffer layer is made of InAlGaN.

Description

질화물 반도체소자 및 그 제조방법{III-Nitride semiconductor and fabricating method thereof}Nitride semiconductor device and its manufacturing method {III-Nitride semiconductor and fabricating method

본 발명은 질화물 반도체소자 및 그 제조방법으로, 보다 구체적으로는 이온주입층, 응력완화층을 구비하여 크랙 없이 안정적으로 질화갈륨층(GaN)을 형성할 수 있는 질화물 반도체소자 및 그 제조방법에 관한 것이다. The present invention relates to a nitride semiconductor device and a method for manufacturing the same, and more particularly, to a nitride semiconductor device capable of stably forming a gallium nitride layer (GaN) without cracks by including an ion implantation layer and a stress relaxation layer. will be.

최근 GaN 물질은 광, 전기 소자 등의 응용범위가 크게 늘어나면서 각광을 받고 있다. Recently, GaN materials have been in the spotlight as the application range of optical and electrical devices has been greatly increased.

특히 화학연료가 고갈되어감에 따른 에너지 문제가 대두되면서 기존의 조명을 효율이 높은 반도체 조명으로 바꾸려는 움직임이 본격화 되고 있다. In particular, as the energy problem is raised due to the depletion of chemical fuels, the movement to replace existing lighting with highly efficient semiconductor lighting is in full swing.

또한, IT분야에서도 정보처리 속도를 빠르게 하기 위한 경쟁이 치열한 가운데 고속으로 동작하는 HEMT(High Electron Mobility Transistor)나 스위칭 소자 등에 GaN 물질을 적용하려는 시도가 활발하게 진행되고 있다. In addition, in the IT field, competition for speeding up information processing is intense, and attempts to apply GaN materials to HEMT (High Electron Mobility Transistor) or switching devices that operate at high speed are actively progressed.

이와 같은 배경에 아직까지 GaN기판을 기술적으로 만들기 힘들어 대부분 사 파이어 기판을 사용하여 GaN물질을 성장하고 있다. 하지만 사파이어 기판은 부도체이기 때문에 소자 설계에 제약이 따른다. Against this backdrop, GaN substrates are still difficult to make technically, and most of them use sapphire substrates to grow GaN materials. However, because the sapphire substrate is an insulator, there are limitations in the device design.

또한, 사파이어 기판은 열전도도가 좋지 않으며 휨 발생 등의 문제로 인해 GaN를 대면적으로 성장시키기 어렵다는 단점이 있다. In addition, the sapphire substrate has a disadvantage in that it is difficult to grow GaN in a large area due to problems such as poor thermal conductivity and occurrence of warpage.

이와 같은 이유로 사파이어 기판을 실리콘 기판으로 대체하려는 연구가 계속되고 있으며 최근에는 일본의 '산켄' 사가 실리콘 기판 위에 성장시켜 만든 GaN LED를 상용화 시킴으로써 큰 가능성을 보여 주었다. For this reason, research into replacing a sapphire substrate with a silicon substrate is being continued, and recently, it has shown great potential by commercializing a GaN LED made by Japan's Sanken Corporation on a silicon substrate.

하지만 실리콘 기판 위에 GaN를 성장시킬 경우 두 물질 사이에 50%이상의 큰 열팽창 계수 차이로 인해 GaN층이 깨지는 문제점이 있다. However, when GaN is grown on a silicon substrate, there is a problem in that the GaN layer is broken due to a large coefficient of thermal expansion of more than 50% between the two materials.

그래서 일반적인 종래의 방법은 질화갈륨 성장 전에 전혀 새로운 GaAs층이나 GaSe층 등의 물질을 삽입하는 방법이 제안되고 있다. Therefore, a general conventional method has been proposed to insert an entirely new material such as GaAs layer or GaSe layer before gallium nitride growth.

도 1은 종래의 질화물 반도체 소자를 도시한 도면이다. 1 is a view showing a conventional nitride semiconductor device.

도 1을 참조하면, 종래의 질화물 반도체소자(10)는 실리콘 기판(110)과, 실리콘 기판(110) 상에 GaAs층(120)과, GaAs층(120) 상에 질화갈륨 저온버퍼층(130)과, 질화갈륨 저온버퍼층(130) 상에 질화갈륨층(140)으로 구성되어 있다. Referring to FIG. 1, a conventional nitride semiconductor device 10 includes a silicon substrate 110, a GaAs layer 120 on a silicon substrate 110, and a gallium nitride low temperature buffer layer 130 on a GaAs layer 120. And a gallium nitride layer 140 on the gallium nitride low temperature buffer layer 130.

크랙이 없는 질화갈륨층(140)을 실리콘기판(110) 상에 성장시키기 위해서 응력을 완화해 줄 수 있는 GaAs층(120)을 실리콘기판(110) 상에 형성한다. In order to grow the gallium nitride layer 140 without cracks on the silicon substrate 110, a GaAs layer 120 may be formed on the silicon substrate 110 to relieve stress.

여기서 질화갈륨층(140)을 성장시키기 전에 응력완화층(120)은 GaAs, GaSe 등의 이종의 물질을 사용할 수 있다. Here, before the gallium nitride layer 140 is grown, the stress relaxation layer 120 may use heterogeneous materials such as GaAs and GaSe.

GaAs층(120)은 질화갈륨층(140)과 실리콘기판(110)의 열팽창계수 차이로 발생하는 응력을 흡수할 수 있다. 또한 GaAs층(120)은 결정성이 양호한 질화갈륨층(140)이 성장될 수 있는 표면을 제공하게 된다. The GaAs layer 120 may absorb stress caused by a difference in thermal expansion coefficient between the gallium nitride layer 140 and the silicon substrate 110. In addition, the GaAs layer 120 provides a surface on which the gallium nitride layer 140 having good crystallinity can be grown.

그리고, GaAs층(120) 상에는 질화갈륨 저온버퍼층(130)이 형성된다. 질화갈륨층(140)의 형성온도가 1000℃ 이상의 높은 온도에서 수행됨으로 이종의 물질로 형성되는 GaAs층(120)의 표면이 손상되거나 증발되는 경우가 발생할 수 있기 때문에 GaAs층(120) 상에 질화갈륨 저온버퍼층(130)을 형성한다. The gallium nitride low temperature buffer layer 130 is formed on the GaAs layer 120. Since the formation temperature of the gallium nitride layer 140 is performed at a high temperature of 1000 ° C. or more, the surface of the GaAs layer 120 formed of a heterogeneous material may be damaged or evaporated, thereby nitriding on the GaAs layer 120. The gallium low temperature buffer layer 130 is formed.

이와 같이 형성된 질화갈륨 저온버퍼층(130) 상에 질화갈륨층(140)을 형성하여 질화물 반도체소자(10)를 형성할 수 있다. The nitride semiconductor device 10 may be formed by forming the gallium nitride layer 140 on the gallium nitride low temperature buffer layer 130 formed as described above.

그러나 종래의 질화물 반도체소자(10)는 상기와 같은 다수의 층을 형성하는데 있어서 각각의 층은 최적의 성장 조건이 상이하고, 소스가 다르므로 공정을 수행함에 있어 복잡하다는 단점이 있다. However, in the conventional nitride semiconductor device 10, each layer has a disadvantage in that it is complicated in performing a process because different layers have different optimal growth conditions and different sources.

또한, GaAs층(120)을 형성하는 이종의 물질에 의해서 반응기 내부에 오염이 유발할 수 있는 단점이 있다.In addition, the heterogeneous materials forming the GaAs layer 120 has a disadvantage that contamination may occur in the reactor.

본 발명은 상기와 같은 문제점을 해결하고자 안출된 것으로, 실리콘 기판 상층부에 질소 이온 주입하여 버퍼층을 형성한 후 질화갈륨(GaN)을 성장시킴으로써 크랙(Crack)이 없는 질화칼륨을 성장시킬 수 있는 질화물 반도체소자 제조방법을 제공하는데 그 목적이 있다. The present invention has been made to solve the above problems, a nitride semiconductor capable of growing a crack-free potassium nitride by growing gallium nitride (GaN) after forming a buffer layer by implanting nitrogen ions in the upper portion of the silicon substrate. Its purpose is to provide a device manufacturing method.

또한 본 발명은 실리콘기판과 질화갈륨층 사이에 배치하면서 열팽창계수 차이에 의한 응력을 흡수해야 하는 동시에 질화갈륨의 결정성장이 용이한 표면을 제공할 수 있는 버퍼층을 구비하는 질화물 반도체 소자를 제공하는데 다른 목적이 있다. In addition, the present invention provides a nitride semiconductor device having a buffer layer disposed between the silicon substrate and the gallium nitride layer while absorbing the stress due to the difference in coefficient of thermal expansion and providing a surface that facilitates crystal growth of gallium nitride. There is a purpose.

상기 기술적 과제를 해결하기 위한 본 발명에 따른 질화물 반도체소자은 이온주입영역을 구비한 실리콘기판; 상기 이온주입영역이 형성된 실리콘기판 상에 형성되는 버퍼층; 상기 버퍼층 상에 형성되는 질화갈륨층을 포함한다. According to an aspect of the present invention, a nitride semiconductor device includes: a silicon substrate having an ion implantation region; A buffer layer formed on the silicon substrate on which the ion implantation region is formed; And a gallium nitride layer formed on the buffer layer.

여기서 상기 이온주입영역은 주기적인 패턴형상으로 형성되는 격자변형영역, 이온이 주입되지 않은 영역으로 형성되는 것을 특징으로 한다. Here, the ion implantation region is characterized in that the lattice deformation region is formed in a periodic pattern, the region is not implanted with ions.

상기 이온주입영역의 이온주입 깊이는 30nm 내지 1㎛인 것을 특징으로 한다. The ion implantation depth of the ion implantation region is characterized in that 30nm to 1㎛.

상기 버퍼층은 InxAlyGa1-x-yN(x≥0, y>0, x+y??1)인 것을 특징으로 한다. The buffer layer is characterized in that InxAlyGa1-x-yN (x≥0, y> 0, x + y ?? 1).

상기 기술적 과제를 해결하기 위한 수단으로 본 발명에 따른 질화물 반도체소자 제조방법은 실리콘 기판 상에 이온주입마스크를 형성하는 단계; 상기 이온주입마스크가 마련된 실리콘기판 표면에 이온을 주입시키는 단계; 이온주입된 실리콘 기판 표면에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 질화갈륨층을 형성하는 단계를 포함한다. According to an aspect of the present invention, there is provided a nitride semiconductor device manufacturing method comprising: forming an ion implantation mask on a silicon substrate; Implanting ions into a surface of the silicon substrate provided with the ion implantation mask; Forming a buffer layer on the ion implanted silicon substrate surface; Forming a gallium nitride layer on the buffer layer.

본 발명에 따른 질화물 반도체소자 및 그 제조방법은 실리콘 기판 표면에 주기적인 격자형상으로 이온주입층을 형성함으로써 크랙이 없는 질화갈륨층을 형성할 수 있는 효과가 있다. The nitride semiconductor device and the method of manufacturing the same according to the present invention have an effect of forming a crack-free gallium nitride layer by forming an ion implantation layer in a periodic lattice shape on the surface of a silicon substrate.

본 발명은 질화물 반도체 소자를 제조방법은 응력을 완화시키는 버퍼층을 실리콘기판과 질화갈륨층 사이에 배치하여 열팽창계수 차이에 의한 발생되는 응력을 흡수하면서 용이하게 질화갈륨의 결정을 성장시킬 수 있는 효과가 있다. According to the present invention, a method of manufacturing a nitride semiconductor device has an effect of disposing a buffer layer for relieving stress between a silicon substrate and a gallium nitride layer to easily grow crystals of gallium nitride while absorbing stress generated by a difference in thermal expansion coefficient. have.

또한 간단한 리소그래피공정을 통해 주기적인 패턴형상으로 버퍼층을 형성할 수 있으므로 응력완충 효과를 1차원에서 2차원의 형태로 형성할 수 있다는 장점이 있다. In addition, since the buffer layer can be formed in a periodic pattern through a simple lithography process, there is an advantage in that the stress buffer effect can be formed in one-dimensional to two-dimensional form.

이온주입공정으로 실리콘기판 상에 질화물 반도체소자를 형성할 수 있음으로 인해 대면적화 공정이 가능하고 이를 통한 양산성을 향상시킬 수 있는 효과가 있다. Since the nitride semiconductor device can be formed on the silicon substrate by the ion implantation process, a large area process is possible and the mass productivity can be improved.

이하는 본 발명에 따른 질화물 반도체소자 및 그 제조방법을 상세히 설명하기로 한다. Hereinafter, a nitride semiconductor device and a method of manufacturing the same according to the present invention will be described in detail.

도 2는 본 발명에 따른 질화물 반도체소자를 도시한 단면도이다. 2 is a cross-sectional view showing a nitride semiconductor device according to the present invention.

도 2를 참조하면, 본 발명에 따른 질화물 반도체소자(20)는 이온주입층(330)을 구비한 실리콘기판(310)과, 실리콘기판(310) 상에 형성되는 응력을 완화시키는 버퍼층(340)과, 버퍼층(340) 상에 형성되는 질화갈륨층(350)을 포함한다. Referring to FIG. 2, the nitride semiconductor device 20 according to the present invention includes a silicon substrate 310 having an ion implantation layer 330, and a buffer layer 340 for relieving stress formed on the silicon substrate 310. And a gallium nitride layer 350 formed on the buffer layer 340.

이온주입층(330)을 구비한 실리콘기판(310)에서 이온주입층(330)은 이온이 주입되어 격자변형영역과 이온주입이 차단되어 격자변형이 발생하지 않은 영역이 같이 존재하게 된다. 상기 격자변형영역은 질화갈륨층(350) 내부에 응력을 흡수하여 크랙이 없는 질화갈륨층(350)을 형성할 수 있도록 할 수 있다. In the silicon substrate 310 having the ion implantation layer 330, the ion implantation layer 330 is implanted with ions to block the lattice deformation region and the ion implantation so that the region where no lattice deformation occurs is present. The lattice strain region may absorb the stress in the gallium nitride layer 350 to form a gallium nitride layer 350 without cracks.

여기서 실리콘기판(310)에 주입된 이온들은 N, C, B, Be, Li, Mg, O, F, S, P, As, Sr, Te 중 선택되는 어느 하나일 수 있다. The ions implanted into the silicon substrate 310 may be any one selected from N, C, B, Be, Li, Mg, O, F, S, P, As, Sr, and Te.

그리고 이온주입층(330)의 격자변형영역의 깊이는 30nm 내지 1㎛로 형성할 수 있다. 바람직하게는 격자변형영역의 깊이는 30nm 내지 120nm를 형성할 수 있다. And the depth of the lattice strain region of the ion implantation layer 330 may be formed to 30nm to 1㎛. Preferably, the depth of the lattice strain region may be 30 nm to 120 nm.

이온주입층(330)은 주기적인 패턴형상으로 형성할 수 있다. 여기서 패턴의 형상을 주기적으로 형성하되 다른 패턴형상으로 형성하여 이온주입되는 면적의 비율을 조절할 수 있다.The ion implantation layer 330 may be formed in a periodic pattern shape. Here, the shape of the pattern may be periodically formed, but the shape of the pattern may be formed in another pattern to adjust the ratio of the ion implanted area.

이는 이온 주입되는 면적이 넓어지면 질화갈륨층(350)의 결정성이 나빠지는 단점이 발생할 수 있고, 이온주입면적이 적어지게 되면 질화갈륨층(350)에 크랙이 발생할 수 있기 때문이다.This is because when the ion implantation area increases, the crystallinity of the gallium nitride layer 350 may deteriorate, and when the ion implantation area decreases, cracks may occur in the gallium nitride layer 350.

그리고 이온주입층(330)을 형성하기 위한 주기적인 패턴형상은 추후 도 6에서 상세히 설명하기로 한다. The periodic pattern shape for forming the ion implantation layer 330 will be described in detail later with reference to FIG. 6.

버퍼층(340)은 InxAlyGa1-x-yN (x≥0, y>0, x+y≤1)로 형성할 수 있다. The buffer layer 340 may be formed of InxAlyGa1-x-yN (x ≧ 0, y> 0, x + y ≦ 1).

그리고 버퍼층(340)은 1㎛이내로 형성하는 것이 바람직하다. The buffer layer 340 is preferably formed within 1 μm.

이와 같이, 버퍼층(340)을 질화갈륨층(350)과 실리콘기판(310) 사이에 배치되도록형성할 수 있다. 그리고 실리콘기판(310) 상에 버퍼층(340)을 먼저 형성하는 이유는 Ga성분과 Si성분의 반응성이 좋아 Ga성분이 실리콘기판(310) 방향으로 들어가는 멜트백(melt back) 현상이 나타나기 때문이다. As such, the buffer layer 340 may be formed to be disposed between the gallium nitride layer 350 and the silicon substrate 310. The reason why the buffer layer 340 is first formed on the silicon substrate 310 is because the reactivity between the Ga component and the Si component is good and a melt back phenomenon occurs in which the Ga component enters the silicon substrate 310.

다시 말해 일단 맬트백이 일어나면 GaN의 성장이 제대로 일어나지 않을 수 있으며, 불량한 에피층을 얻을 수 있기 때문이다.In other words, once malt occurs, the growth of GaN may not occur properly and a poor epitaxial layer may be obtained.

그리고 버퍼층(340) 상에 질화갈륨층(350)을 성장시키게 된다. The gallium nitride layer 350 is grown on the buffer layer 340.

이와 같이, 주기적인 패턴형상으로 형성된 이온주입층(330) 구비한 실리콘기판(310) 상에 질화갈륨층(350)을 형성함으로써 질화갈륨층(350)에 발생하는 크랙을 최소화할 수 있다. As such, by forming the gallium nitride layer 350 on the silicon substrate 310 having the ion implantation layer 330 formed in a periodic pattern, cracks generated in the gallium nitride layer 350 may be minimized.

도 3은 본 발명에 따른 질화물 반도체소자의 제조방법을 도시한 순서도이고, 도 4a 내지 도 4e는 본 발명에 따른 질화물 반도체소자의 제조방법을 도시한 공정도이다. 3 is a flowchart illustrating a method of manufacturing a nitride semiconductor device according to the present invention, and FIGS. 4A to 4E are flowcharts illustrating a method of manufacturing a nitride semiconductor device according to the present invention.

여기서 도 3 및 도 4a 내지 도 4e는 본 발명의 용이한 설명을 위해서 서로 매칭시켜 설명하기로 한다. 3 and 4a to 4e will be described by matching each other for easy description of the present invention.

도 3 및 도 4a에 도시된 바와 같이, 실리콘 기판(310) 상에 이온주입 마스크(320)을 형성한다. (S 310)3 and 4A, an ion implantation mask 320 is formed on the silicon substrate 310. (S 310)

이온주입 마스크(320)는 PR패턴, SixN1-x, SiO2 등으로 형성할 수 있다. 여기서 본 발명의 실시예로써 PR패턴을 형성하는 것을 간략히 설명한다. 이하에서는 이온주입 마스크를 PR패턴과 동일부호로 설명하기로 한다. The ion implantation mask 320 may be formed of a PR pattern, Si x N 1-x , SiO 2, or the like. Herein, a brief description will be given of forming a PR pattern as an embodiment of the present invention. Hereinafter, the ion implantation mask will be described with the same reference numerals as the PR pattern.

PR패턴(320)을 형성하는 공정을 간략히 설명하면, PR(photo resist)을 스핀코팅 등으로 실리콘기판(310)에 도포하고 고루게 퍼지도록 베이크를 더 실시하여 3㎛ 내지 5㎛ 두께의 PR층을 형성한다. Briefly describing the process of forming the PR pattern 320, a PR layer having a thickness of 3 μm to 5 μm by applying photoresist (PR) to the silicon substrate 310 by spin coating or the like and further baking to spread evenly. To form.

그리고 PR층 상에 노광영역과 차광영역을 갖는 마스크를 배치시키고 자외선을 조사한다. 여기서 자외선은 상기 노광영역은 통과하게 되고, 상기 차광영역은 자외선이 차단된다. Then, a mask having an exposure area and a light shielding area is disposed on the PR layer and irradiated with ultraviolet rays. The ultraviolet light passes through the exposure area, and the light blocking area is blocked by the ultraviolet light.

PR층에 도달한 자외선은 PR을 경화시키고, 차단영역은 미경화된 영역으로 남게 된다. 자외선의 조사여부에 따라서 경화/미경화 영역을 형성할 수도 있다. The ultraviolet rays reaching the PR layer harden the PR, and the blocking region remains as an uncured region. Cured / uncured regions may be formed depending on whether or not UV rays are irradiated.

따라서 PR층은 경화영역과 미경화영역이 형성된다. 여기서 현상액을 이용하여 미경화영역을 제거하게 되면 경화된 영역만 PR이 남아 소정의 형상을 갖는 PR패턴(320)이 형성된다. Therefore, in the PR layer, a hardened region and an uncured region are formed. In this case, when the uncured region is removed using a developer, the PR pattern 320 having a predetermined shape may be formed by remaining PR only in the cured region.

PR패턴(320) 형상은 주기적인 패턴을 갖도록 형성할 수 있다. The shape of the PR pattern 320 may be formed to have a periodic pattern.

도 3 및 도 4b에 도시된 바와 같이, PR패턴(320)이 형성된 실리콘기판(310) 상에 이온을 제공한다. 여기서는 실시예로써 질소이온을 실리콘기판(310)에 제공하였다. (S 320)As shown in FIG. 3 and FIG. 4B, ions are provided on the silicon substrate 310 on which the PR pattern 320 is formed. In this embodiment, nitrogen ions are provided to the silicon substrate 310 by way of example. (S 320)

실리콘기판(310)에 주입된 이온들은 N, C, B, Be, Li, Mg, O, F, S, P, As, Sr, Te 중 선택되는 어느 하나일 수 있으며, 바람직하게는 N, O, C 중에 선택하여 사용할 수 있다. The ions implanted into the silicon substrate 310 may be any one selected from N, C, B, Be, Li, Mg, O, F, S, P, As, Sr, Te, and preferably N, O Can be selected from C.

여기서 이온주입은 질소이온으로 1E15 ion/cm2 내지 5E17 ion/cm2 도즈량을 주입하였으며, 바람직하게는 1E16 ion/cm2 의 도즈량을 주입하였다. Here, the ion implantation was injected with a dose of 1E15 ion / cm 2 to 5E17 ion / cm 2 as nitrogen ion, and preferably a dose of 1E16 ion / cm 2 .

이 때 이온에너지는 10 내지 600 KeV를 제공하였으며, 바람직하게는 37.5KeV로 제공하였다. At this time, the ion energy provided 10 to 600 KeV, preferably 37.5 KeV.

이와 같이 제공되는 이온으로 실리콘기판(310) 표면에 형성되는 이온주입 깊이는 30nm 내지 1㎛로 형성할 수 있다. The ion implantation depth formed on the surface of the silicon substrate 310 by the ions provided as described above may be formed to have a thickness of 30 nm to 1 μm.

도 3 및 도 4c에 도시된 바와 같이, 제공되는 질소이온은 실리콘기판(310)으로 제공된 질소이온은 실리콘기판(310)의 격자구조를 변경시켜 격자변형영역을 형성할 수 있다. (S 330)3 and 4C, the nitrogen ions provided to the silicon substrate 310 may change the lattice structure of the silicon substrate 310 to form a lattice strain region. (S 330)

이온주입 단계 후에는 마스크로 사용되었던 PR패턴(320)을 실리콘기판(310)에서 스트립하게 된다. After the ion implantation step, the PR pattern 320 used as a mask is stripped from the silicon substrate 310.

실리콘기판(310)에는 이온주입 되어 형성된 이온주입영역(330)이 실리콘기판(310) 표면에 형성된다. An ion implantation region 330 formed by ion implantation into the silicon substrate 310 is formed on the surface of the silicon substrate 310.

여기서 이온주입영역(330)에서 이온 주입된 영역은 격자가 변형되는 격자변형영역과, PR패턴(320)으로 이온주입이 되지 않아 격자변형 되지 않은 영역이 주기적인 패턴형상으로 형성된다. The ion implanted region 330 is formed of a lattice strain region in which the lattice is deformed, and a region in which the lattice strain is not implanted into the PR pattern 320 is formed in a periodic pattern shape.

상기 격자변형 영역은 Raman분석을 통해 격자변형영역이 추후에 형성되는 질화갈륨층(350) 내부의 응력을 줄일 수 있다는 것은 보고 된 바 있다. [Applied Physics Letters 87, 082103 (2005)].It has been reported that the lattice strain region can reduce the stress inside the gallium nitride layer 350 in which the lattice strain region is formed later through Raman analysis. Applied Physics Letters 87, 082103 (2005).

도 3 및 도 4d에 도시된 바와 같이, 이온주입층(330)이 형성된 실리콘기판(310) 상에 실리콘기판과 질화갈륨에서 발생되는 응력을 완화시킬 수 있는 버퍼층(340)을 형성한다. (S 340)As shown in FIGS. 3 and 4D, a buffer layer 340 is formed on the silicon substrate 310 on which the ion implantation layer 330 is formed to relieve stress generated from the silicon substrate and gallium nitride. (S 340)

버퍼층(340)은 이온주입 된 실리콘기판(310)을 MOCVD(Metal Organic Chemical Vapor Deposition) 반응기 등으로 넣고 형성할 수 있다.The buffer layer 340 may be formed by inserting the ion implanted silicon substrate 310 into a MOCVD (Metal Organic Chemical Vapor Deposition) reactor or the like.

버퍼층(340)은 1㎛ 이내의 두께로 형성할 수 있으며, InxAlyGa1-x-yN (x≥0, y>0, x+y≤1) 조성으로 형성할 수 있다. The buffer layer 340 may be formed to a thickness within 1 μm, and may be formed of an InxAlyGa1-x-yN (x ≧ 0, y> 0, x + y ≦ 1) composition.

도 3 및 도 4e에 도시된 바와 같이, 버퍼층(340) 상에 질화갈륨층(350)을 형성한다. (S 350)As shown in FIGS. 3 and 4E, the gallium nitride layer 350 is formed on the buffer layer 340. (S 350)

질화갈륨층(350)은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy), ALD(Atomic Layer Deposition) 등으로 형성할 수 있다. 이를 통해서 질화갈륨층(350)은 0.5㎛ 내지 10㎛두께로 형성할 수 있다. The gallium nitride layer 350 may be formed of a metal organic chemical vapor deposition (MOCVD), a molecular beam epitaxy (MBE), a hydraulic vapor phase epitaxy (HVPE), an atomic layer deposition (ALD), or the like. Through this, the gallium nitride layer 350 may be formed to a thickness of 0.5 μm to 10 μm.

질화갈륨층(350)과 실리콘기판(310) 사이에 버퍼층(340)을 형성하는 것은 Ga성분과 Si성분의 반응성이 좋아 Ga성분이 Si기판 쪽으로 들어가는 멜트백(melt back)현상이 나타나기 때문이다. The buffer layer 340 is formed between the gallium nitride layer 350 and the silicon substrate 310 because the reactivity between the Ga component and the Si component is good, resulting in a melt back phenomenon in which the Ga component enters the Si substrate.

따라서 질화갈륨층(350)은 버퍼층(340)의 표면에 의해서 용이한 결정성장을 할 수 있다. Therefore, the gallium nitride layer 350 may easily crystallize by the surface of the buffer layer 340.

또한, 질화갈륨층(350)과 실리콘기판(310) 사이에 버퍼층(340)을 배치하기 때문에 열팽창계수 차이에 의한 질화갈륨층(350)의 응력을 버퍼층이 흡수하여 질화갈륨층(350)의 크랙을 최소화할 수 있다. In addition, since the buffer layer 340 is disposed between the gallium nitride layer 350 and the silicon substrate 310, the buffer layer absorbs the stress of the gallium nitride layer 350 due to a difference in the coefficient of thermal expansion, thereby causing cracks in the gallium nitride layer 350. Can be minimized.

따라서 상기와 같은 공정으로 실리콘기판(310) 상에 크랙을 최소화시킨 질화갈륨층(350)을 형성할 수 있으며, 이온공정으로 대면적공정이 용이하고, 버퍼층(340)을 두께를 조절할 수 있는 효과가 있다.Therefore, the gallium nitride layer 350 may be formed to minimize cracks on the silicon substrate 310 by the above process. The large area process may be easily performed by the ion process, and the thickness of the buffer layer 340 may be adjusted. There is.

또한, 이온공정을 통해 이온주입층의 두께를 조절할 수 있습니다. 이 이온주입층이 에피층의 응력을 흡수합니다. 물론 버퍼층(InAlGaN)에서도 응력이 흡수될 수 있다. In addition, the thickness of the ion implantation layer can be controlled through the ion process. This ion implantation layer absorbs the stress of the epilayer. Of course, the stress may be absorbed in the buffer layer InAlGaN.

또한, 버퍼층(340)을 외부에서 미리 형성하므로 질화물 반도체소자 제조방법의 공정성 및 양산성을 향상시킬 수 있는 효과가 있다. In addition, since the buffer layer 340 is formed in advance, there is an effect of improving the processability and mass production of the nitride semiconductor device manufacturing method.

이하에서는 본 발명의 실시예에 따른 질화물 반도체소자 및 그 제조방법에 따라 질화갈륨층의 크랙을 최소화시키고 공정성이 향상된다는 것을 구체적인 실시 예들 및 비교예를 들어 설명한다. Hereinafter, specific examples and comparative examples will be described to minimize cracks and improve processability of the gallium nitride layer according to the nitride semiconductor device and the manufacturing method according to the embodiment of the present invention.

여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략한다. Details not described herein are omitted because they can be sufficiently inferred by those skilled in the art.

1. XPS (X-ray Photoelectron Spectroscopy) 강도측정XPS (X-ray Photoelectron Spectroscopy) Intensity Measurement

도 5a는 본 발명에 따른 질화물 반도체소자의 XPS(X-ray Photoelectron Spectroscopy)를 측정한 결과를 도시한 도면이고, 도 5b는 질화물 반도체소자의 PL(Photoluminescence)를 측정한 결과를 도시한 도면이다. FIG. 5A is a diagram illustrating a result of measuring X-ray photoelectron spectroscopy (XPS) of a nitride semiconductor device according to the present invention, and FIG. 5B is a diagram illustrating a result of measuring PL (photoluminescence) of a nitride semiconductor device.

여기서 실시예의 용이한 설명을 위해 본 발명에 따른 질화물 반도체소자는 도 2 및 도 3을 인용한다. Herein, the nitride semiconductor device according to the present invention is referred to FIGS. 2 and 3 for easy description of the embodiment.

본 발명에 따른 질화물 반도체소자(20)는 이온주입층(310)에 구비되는 격자변형영역에 의해서 질화갈륨층(350)에 크랙이 최소화되도록 형성된다. The nitride semiconductor device 20 according to the present invention is formed to minimize cracks in the gallium nitride layer 350 by the lattice deformation region provided in the ion implantation layer 310.

반면, 종래의 질화물 반도체소자는 실리콘기판과 질화갈륨층의 열팽창계수의 차이에 의해서 크랙이 발생할 수 있다. On the other hand, in the conventional nitride semiconductor device, cracks may occur due to a difference in thermal expansion coefficient between the silicon substrate and the gallium nitride layer.

도 5a를 참조하면, 이온주입층의 에너지 상태가 달라졌음을 알 수 있습니다. 즉, 이온주입층의 에너지 상태가 달라졌음을 통해 기판 상부에 임의의 버퍼층이 형성되었음을 확인할 수 있다. Referring to Figure 5a, it can be seen that the energy state of the ion implantation layer has changed. That is, it can be confirmed that an arbitrary buffer layer is formed on the substrate by changing the energy state of the ion implantation layer.

도 5b를 참조하면, 본 발명에 따른 질화물 반도체소자(20)는 크랙이 없기 때문에 강도가 크랙이 발생한 종래의 질화물 반도체소자에 비해 2배 가량 높게 측정이 되었다. Referring to FIG. 5B, since the nitride semiconductor device 20 according to the present invention has no crack, the strength of the nitride semiconductor device 20 is about twice as high as that of the conventional nitride semiconductor device in which the strength is cracked.

이는 종래의 질화물 반도체소자에서는 크랙에서 비 발광성 재결합이 발생할 수 있는 반면, 본 발명의 질화물 반도체소자(20)에서는 크랙이 최소화되었기 때문에 크랙계면에서의 비 발광성 재결합의 수가 크게 감소한 것으로 판단된다. In the conventional nitride semiconductor device, the non-luminous recombination may occur in the crack, whereas in the nitride semiconductor device 20 of the present invention, the number of non-luminous recombination in the crack interface is significantly reduced because the crack is minimized.

2. PR패턴의 현미경 관찰2. Microscopic observation of PR pattern

도 6a 내지 도 6d는 본 발명에 따른 질화물 반도체소자의 여러 이온주입마스크의 구조를 현미경으로 관찰한 사진을 도시한 도면이다. 6a to 6d are photographs showing the microscopic observation of the structure of various ion implantation masks of the nitride semiconductor device according to the present invention.

여기서 실시예의 용이한 설명을 위해 본 발명에 따른 질화물 반도체소자는 도 4a 내지 도 4e를 인용한다. Here, the nitride semiconductor device according to the present invention will be referred to Figures 4a to 4e for easy description of the embodiment.

도 6a 내지 도 6d를 참조하면, 실리콘 기판 상에 PR패턴이 형성된다. 그리고 실리콘기판에 이온주입을 실시하게 된다. 6A through 6D, a PR pattern is formed on a silicon substrate. Then, ion implantation is performed on the silicon substrate.

이 때 실리콘 기판 표면에 이온이 주입되어 격자변형영역(330)을 형성하게 되는데 PR패턴이 형성된 영역은 이온이 주입되지 않는 비이온주입영역(330a)이 형성된다. At this time, ions are implanted into the surface of the silicon substrate to form the lattice deformation region 330. In the region where the PR pattern is formed, the non-ion implantation region 330a into which the ions are not implanted is formed.

상기한 형상으로 PR패턴을 형성하는 것은 PR패턴의 형상변경을 통해 이온주입되는 면적비율을 조절할 수 있게 된다. Forming the PR pattern in the above-described shape can adjust the area ratio of ion implantation through the shape change of the PR pattern.

이와 같이, PR패턴을 형성하고, 이온주입을 통해 이온주입되는 면적비율을 조절할 수 있게 됨에 따라 버퍼층의 면적과 깊이를 조절할 수 있게 된다.As such, the PR pattern may be formed and the area ratio of ion implantation may be adjusted through ion implantation, thereby controlling the area and depth of the buffer layer.

이와 같이, 주기적인 패턴형상으로 PR패턴을 형성함으로써 이온주입으로 격자변형영역을 주기적으로 형성할 수 있게 됨에 따라 발생응력을 고루게 완화시킬 수 있게 된다.As such, by forming the PR pattern in a periodic pattern shape, it is possible to periodically form the lattice deformation region by ion implantation, thereby evenly alleviating the generated stress.

따라서 상기 격자변형영역으로 인해 질화갈륨층 내부의 응력을 감소시킬 수 있게 된다.Therefore, due to the lattice strain region, it is possible to reduce the stress in the gallium nitride layer.

3. 미세구조 관찰3. Observation of microstructure

도 7은 본 발명에 따른 질화물 반도체소자의 이온주입층을 투과전자현미경(TEM)으로 촬상한 도면이다.7 is an image of an ion implanted layer of a nitride semiconductor device according to the present invention with a transmission electron microscope (TEM).

여기서 실시예의 용이한 설명을 위해 본 발명에 따른 질화물 반도체소자는 도 2 및 도 3을 인용한다. Herein, the nitride semiconductor device according to the present invention is referred to FIGS. 2 and 3 for easy description of the embodiment.

도 7을 참조하면, (a)는 종래의 질화물 반도체소자의 단면도를 촬상한 도면이고, (b)는 본 발명에 따른 질화물 반도체소자의 단면을 촬상한 도면이다. Referring to FIG. 7, (a) is a view showing a cross-sectional view of a conventional nitride semiconductor device, and (b) is a view showing a cross section of a nitride semiconductor device according to the present invention.

(a)에서는 실리콘기판 상에 GaAS층과 질화갈륨 저온버퍼층과, 질화갈륨층을 확인할 수 있다.In (a), the GaAS layer, the gallium nitride low temperature buffer layer, and the gallium nitride layer can be confirmed on the silicon substrate.

(b)에서는 실리콘기판과, 실리콘기판 표면에 이온주입영역이 형성되어 있는 것을 확인할 수 있다. 그리고 이온주입층 상에 응력완화층과, 질화갈륨층이 형성된 것을 확인할 수 있다. In (b), it can be seen that the ion implantation region is formed on the silicon substrate and on the surface of the silicon substrate. And it can be seen that the stress relaxation layer and the gallium nitride layer formed on the ion implantation layer.

여기서 (b)에서와 같이, 이온주입영역에서 주입된 깊이가 30nm~1㎛ 두께로 형성되었음을 관찰할 수 있다. Here, as in (b), it can be observed that the depth implanted in the ion implantation region is formed to a thickness of 30nm ~ 1㎛.

도 1은 종래의 질화물 반도체 소자를 도시한 도면. 1 is a view showing a conventional nitride semiconductor device.

도 2는 본 발명에 따른 질화물 반도체소자를 도시한 단면도. 2 is a cross-sectional view showing a nitride semiconductor device according to the present invention.

도 3은 본 발명에 따른 질화물 반도체소자의 제조방법을 도시한 순서도.3 is a flowchart illustrating a method of manufacturing a nitride semiconductor device according to the present invention.

도 4a 내지 도 4e는 본 발명에 따른 질화물 반도체소자의 제조방법을 도시한 공정도. Figures 4a to 4e is a process diagram showing a method of manufacturing a nitride semiconductor device according to the present invention.

도 5a는 본 발명에 따른 질화물 반도체소자의 XPS(X-ray Photoelectron Spectroscopy)를 측정한 결과를 도시한 도면. Figure 5a is a view showing the results of measuring the X-ray Photoelectron Spectroscopy (XPS) of the nitride semiconductor device according to the present invention.

도 5b는 질화물 반도체소자의 PL(Photoluminescence)를 측정한 결과를 도시한 도면. FIG. 5B is a diagram illustrating the results of measuring PL (photoluminescence) of a nitride semiconductor device. FIG.

도 6a 내지 도 6d는 본 발명에 따른 질화물 반도체소자의 여러 이온주입마스크 구조를 현미경으로 관찰한 사진을 도시한 도면. 6a to 6d are photographs showing microscopic observations of various ion implantation mask structures of the nitride semiconductor device according to the present invention.

도 7은 본 발명에 따른 질화물 반도체소자의 이온주입층을 투과전자현미경(TEM)으로 촬상한 도면. 7 is an image of an ion implanted layer of a nitride semiconductor device according to the present invention with a transmission electron microscope (TEM).

Claims (15)

이온주입영역을 구비한 실리콘기판; A silicon substrate having an ion implantation region; 상기 이온주입영역이 형성된 실리콘기판 상에 형성되는 버퍼층; A buffer layer formed on the silicon substrate on which the ion implantation region is formed; 상기 버퍼층 상에 형성되는 질화갈륨층을 포함하는 질화물 반도체소자. A nitride semiconductor device comprising a gallium nitride layer formed on the buffer layer. 제 1항에 있어서, The method of claim 1, 상기 이온주입영역은 주기적인 패턴형상으로 형성되는 격자변형영역, 이온이 주입되지 않은 영역으로 형성되는 것을 특징으로 하는 질화물 반도체소자. The ion implantation region is a nitride semiconductor device, characterized in that formed in the lattice strain region formed in a periodic pattern shape, the region is not implanted with ions. 제 1항에 있어서, The method of claim 1, 상기 이온주입영역의 이온주입 깊이는 30nm 내지 1㎛인 것을 특징으로 하는 질화물 반도체소자. The ion implantation depth of the ion implantation region is a nitride semiconductor device, characterized in that 30nm to 1㎛. 제 1항에 있어서, The method of claim 1, 상기 이온주입영역에 주입되는 이온은 N, C, B, Be, Li, Mg, O, F, S, P, As, Sr, Te 중 어느 하나인 것을 특징으로 하는 질화물 반도체소자. The ion implanted into the ion implantation region is a nitride semiconductor device, characterized in that any one of N, C, B, Be, Li, Mg, O, F, S, P, As, Sr, Te. 제 1항에 있어서, The method of claim 1, 상기 버퍼층은 InxAlyGa1-x-yN(x≥0, y>0, x+y≤1)인 것을 특징으로 하는 질화물 반도체소자. And the buffer layer is InxAlyGa1-x-yN (x≥0, y> 0, x + y≤1). 제 1항에 있어서, The method of claim 1, 상기 버퍼층은 1㎛이내로 형성되는 것을 특징으로 하는 질화물 반도체소자. The buffer layer is formed of a nitride semiconductor device, characterized in that less than 1㎛. 실리콘 기판 상에 이온주입마스크를 형성하는 단계;Forming an ion implantation mask on the silicon substrate; 상기 이온주입마스크가 마련된 실리콘기판 표면에 이온을 주입시키는 단계;Implanting ions into a surface of the silicon substrate provided with the ion implantation mask; 이온주입된 실리콘 기판 표면에 버퍼층을 형성하는 단계;Forming a buffer layer on the ion implanted silicon substrate surface; 상기 버퍼층 상에 질화갈륨층을 형성하는 단계를 포함하는 질화물 반도체소자 제조방법. A method of manufacturing a nitride semiconductor device comprising forming a gallium nitride layer on the buffer layer. 제 7항에 있어서, The method of claim 7, wherein 상기 이온주입마스크는 PR, SixN1-x, SiO2을 포함하며, 이온을 차단하는 물질로 형성되는 것을 특징으로 하는 질화물 반도체소자 제조방법 . The ion implantation mask comprises a PR, SixN 1-x , SiO 2 , characterized in that the nitride semiconductor device manufacturing method characterized in that formed of a material blocking the ion. 제 7항에 있어서, The method of claim 7, wherein 상기 이온주입마스크는 주기적인 패턴형상을 갖는 구조로 형성되는 것을 특징으로 하는 질화물 반도체소자 제조방법. The ion implantation mask is a nitride semiconductor device manufacturing method, characterized in that formed in a structure having a periodic pattern shape. 제 7항에 있어서, The method of claim 7, wherein 상기 이온주입은 1E15 ion/cm2 내지 5E17 ion/cm2 량을 제공하는 것을 특징으로 하는 질화물 반도체소자 제조방법.The ion implantation method of the nitride semiconductor device, characterized in that to provide an amount of 1E15 ion / cm2 to 5E17 ion / cm2. 제 7항에 있어서, The method of claim 7, wherein 상기 이온주입단계에 있어서, In the ion implantation step, 이온에너지는 10 내지 600 KeV를 제공하여 상기 실리콘기판의 이온주입 깊이가 30nm 내지 1㎛으로 형성되는 것을 특징으로 하는 질화물 반도체소자 제조방법.Ion energy provides a 10 to 600 KeV ion implantation depth of the silicon substrate is 30nm to 1㎛ characterized in that the manufacturing method of the nitride semiconductor device. 제 7항에 있어서, The method of claim 7, wherein 상기 이온주입하는 단계에 있어서, In the ion implantation step, 주입되는 이온은 N, C, B, Be, Li, Mg, O, F, S, P, As, Sr, Te 중 어느 하나인 것을 특징으로 하는 질화물 반도체소자 제조방법. The implanted ion is a nitride semiconductor device manufacturing method, characterized in that any one of N, C, B, Be, Li, Mg, O, F, S, P, As, Sr, Te. 제 7항에 있어서, The method of claim 7, wherein 상기 버퍼층은 InxAlyGa1-x-yN(x≥0, y>0, x+y≤1)인 것을 특징으로 하는 질화물 반도체소자 제조방법. And the buffer layer is InxAlyGa1-x-yN (x≥0, y> 0, x + y≤1). 제 7항에 있어서, The method of claim 7, wherein 상기 버퍼층은 1㎛이내로 형성되는 것을 특징으로 하는 질화물 반도체소자 제조방법. The buffer layer is a nitride semiconductor device manufacturing method, characterized in that formed in less than 1㎛. 제 7항에 있어서, The method of claim 7, wherein 상기 질화갈륨층은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy), ALD(Atomic Layer Deposition)를 통해서 형성되는 것을 특징으로 하는 질화물 반도체소자 제조방법.The gallium nitride layer is a nitride semiconductor device manufacturing method characterized in that formed through the MOCVD (Metal Organic Chemical Vapor Deposition), MBE (Molecular Beam Epitaxy), HVPE (Hydride Vapor Phase Epitaxy), ALD (Atomic Layer Deposition).
KR1020070127296A 2007-12-10 2007-12-10 III-Nitride semiconductor and fabricating method thereof KR100936869B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070127296A KR100936869B1 (en) 2007-12-10 2007-12-10 III-Nitride semiconductor and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127296A KR100936869B1 (en) 2007-12-10 2007-12-10 III-Nitride semiconductor and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20090060476A true KR20090060476A (en) 2009-06-15
KR100936869B1 KR100936869B1 (en) 2010-01-14

Family

ID=40990208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127296A KR100936869B1 (en) 2007-12-10 2007-12-10 III-Nitride semiconductor and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR100936869B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988126B1 (en) * 2008-09-18 2010-10-18 고려대학교 산학협력단 Method for forming nitride semiconductor and light emitting diode that include the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101749694B1 (en) 2010-12-17 2017-06-22 삼성전자주식회사 Semiconductor device and method of manufacturing the same and electronic device including the semiconductor device
EP4239658A1 (en) * 2022-03-03 2023-09-06 Siltronic AG A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257442B2 (en) * 1997-04-09 2002-02-18 松下電器産業株式会社 Method for producing gallium nitride crystal
JP4127463B2 (en) 2001-02-14 2008-07-30 豊田合成株式会社 Method for crystal growth of group III nitride compound semiconductor and method for manufacturing group III nitride compound semiconductor light emitting device
KR100731586B1 (en) * 2005-08-25 2007-06-22 경북대학교 산학협력단 Nitrides semiconductors and manufacturing method at the same of

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988126B1 (en) * 2008-09-18 2010-10-18 고려대학교 산학협력단 Method for forming nitride semiconductor and light emitting diode that include the same

Also Published As

Publication number Publication date
KR100936869B1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
KR102519304B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method for manufacturing epitaxial substrate for semiconductor device
EP1908097B1 (en) Method for controlling dislocation positions in silicon germanium buffer layers
KR100988126B1 (en) Method for forming nitride semiconductor and light emitting diode that include the same
JP6896063B2 (en) Semiconductor material growth of high resistance nitride buffer layer using ion implantation
JP2006135319A (en) Hetero integration type strained silicon n-type mosfet, p-type mosfet, and method of manufacturing the same
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
KR100513923B1 (en) Growth method of nitride semiconductor layer and light emitting device using the growth method
US9337029B2 (en) Structure including gallium nitride substrate and method of manufacturing the gallium nitride substrate
KR100936869B1 (en) III-Nitride semiconductor and fabricating method thereof
CN117228641B (en) Preparation method of nitride ferroelectric film for compensating nitrogen vacancy and inhibiting leakage current
KR20180075524A (en) Title: EPITACLE SUBSTRATE FOR SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE
KR101450521B1 (en) manufacturing method of semiconductor devices with Si trench
JP5109912B2 (en) Semiconductor device manufacturing method, semiconductor device
CN108231539B (en) Method for selective epitaxial growth of group III nitride layer
US9023722B2 (en) Compound semiconductor growth using ion implantation
KR100833897B1 (en) Method for epitaxial growth
CN115440573A (en) Single crystal SiC/Si wafer substrate, heterostructure and preparation method thereof
TW202123350A (en) Semiconductor wafer and method for producing same
US20110127640A1 (en) Stiffening layers for the relaxation of strained layers
KR100888484B1 (en) Method for growing nitride semiconductor film
KR101363760B1 (en) Single crystalline substrate structure and method of manufacturing a single crystalline substrate structure
CN116525671B (en) Gallium nitride semiconductor device and method for manufacturing the same
KR101082457B1 (en) Method of forming epitaxial layer using carbonized photoresist and laminated structure manufacured by the method
KR20100086153A (en) Method for epitaxial growth
CN113178389A (en) Gallium nitride-based device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151215

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 10