KR20090059879A - Die bonding structure and method thereof - Google Patents
Die bonding structure and method thereof Download PDFInfo
- Publication number
- KR20090059879A KR20090059879A KR1020070126957A KR20070126957A KR20090059879A KR 20090059879 A KR20090059879 A KR 20090059879A KR 1020070126957 A KR1020070126957 A KR 1020070126957A KR 20070126957 A KR20070126957 A KR 20070126957A KR 20090059879 A KR20090059879 A KR 20090059879A
- Authority
- KR
- South Korea
- Prior art keywords
- aluminum
- germanium alloy
- die bonding
- alloy
- vanadium
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
본 발명은 다이 본딩 구조 및 그 방법에 관한 것이다.The present invention relates to a die bonding structure and method thereof.
일반적으로 다이 본딩이라 함은 리드프레임 또는 회로기판 위에 접착 부재를 이용하여 반도체 다이(능동 소자 또는 수동 소자)를 접착함을 의미한다. 여기서, 상기 접착 부재는 크게 절연성 접착 부재와 도전성 접착 부재로 분류할 수 있으며, 이하의 설명에서는 상기 도전성 접착 부재를 이용한 다이 본딩 구조만을 살펴 보기로 한다.In general, die bonding means bonding a semiconductor die (active device or passive device) using an adhesive member on a lead frame or a circuit board. Here, the adhesive member may be broadly classified into an insulating adhesive member and a conductive adhesive member. Hereinafter, only the die bonding structure using the conductive adhesive member will be described.
리드프레임 위에 반도체 다이를 본딩하기 위해서 통상 반도체 다이의 저면에는 아래와 같은 층 구조가 먼저 형성된다. 즉, 바나듐(V)/니켈(Ni)/골드게르마늄안티몬(AuGeSb) 합금/골드 또는 은(Au 또는 Ag), 바나듐(V)/니켈(Ni)/골드 또는 골드아세나이드(AuAs) 합금/골드 또는 은, 바나듐/니켈/골드 또는 은/솔더 플럭스의 3가지 종류중 어느 1가지 종류의 층이 반도체 다이의 저면에 형성된다. 이후, 상기 반도체 다이가 고온으로 가열된 리드프레임 위에 안착되면 중간층의 골드게르마늄안티몬(AuGeSb) 합금 또는 골드아세나이드(AuAs) 합금 또는 니켈, 또는 솔더 플럭스가 용융되면서 반도체 다이와 리드프레임 상호간이 전기적 및 기구적으로 연결 된다.In order to bond the semiconductor die on the lead frame, the following layer structure is usually formed on the bottom of the semiconductor die. That is, vanadium (V) / nickel (Ni) / gold germanium antimony (AuGeSb) alloy / gold or silver (Au or Ag), vanadium (V) / nickel (Ni) / gold or gold arsenide (AuAs) alloy / gold Or a layer of any one of three kinds of silver, vanadium / nickel / gold or silver / solder flux is formed on the bottom surface of the semiconductor die. Subsequently, when the semiconductor die is seated on the leadframe heated to a high temperature, the intermediate layer of the gold germanium antimony (AuGeSb) alloy or the gold arsenide (AuAs) alloy or nickel, or the solder flux is melted, and the semiconductor die and the leadframe are electrically and mechanically connected. Is connected by enemy.
그런데, 이러한 종래의 다이 본딩 구조는 각층의 원가 및 본딩 공정이 반도체 디바이스 제조 비용중 대략 20% 이상을 차지함으로써, 반도체 디바이스의 제조 비용을 상당히 증가시키는 문제가 있다. 또한, 종래의 다이 본딩 구조는 골드게르마늄안티몬 합금, 골드 또는 골드아세나이드 합금이 반도체 다이의 표면에 잘 접착되지 않기 때문에, 미리 반도체 다이의 저면에 바나듐/니켈을 형성함으로써, 작업성이 떨어지고 그만큼 불량률도 높아지는 문제가 있다. 또한, 종래의 다이 본딩 구조중 솔더 플러스를 이용한 경우에는 반도체 다이와 리드프레임 사이의 저항이 높아지고, 솔더(납 포함)의 사용으로 환경이 오염되는 문제가 있다.However, this conventional die bonding structure has a problem that the cost and bonding process of each layer occupies approximately 20% or more of the semiconductor device manufacturing cost, thereby significantly increasing the manufacturing cost of the semiconductor device. In addition, in the conventional die bonding structure, since gold germanium antimony alloy, gold or gold arsenide alloy does not adhere well to the surface of the semiconductor die, the vanadium / nickel is formed on the bottom surface of the semiconductor die in advance, resulting in poor workability and thus a defective rate. There is also a problem that increases. In addition, in the case of using the solder plus in the conventional die bonding structure, the resistance between the semiconductor die and the lead frame is high, and the environment is contaminated by the use of solder (including lead).
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 다이 본딩 재료 및 공정 원가를 대폭 축소할 수 있는 다이 본딩 구조 및 그 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to overcome the above-mentioned conventional problems, and an object of the present invention is to provide a die bonding structure and a method capable of greatly reducing die bonding materials and process costs.
본 발명의 다른 목적은 다층 구조를 사용하지 않고서도 반도체 다이와 리드프레임을 용이하게 본딩할 수 있는 다이 본딩 구조 및 그 방법을 제공하는데 있다.Another object of the present invention is to provide a die bonding structure and a method for easily bonding a semiconductor die and a lead frame without using a multilayer structure.
상기한 목적을 달성하기 위해 본 발명은 반도체 다이와 리드프레임을 상호간 본딩하는 다이 본딩 구조에 있어서, 상기 반도체 다이와 리드프레임은 알루미늄게르마늄(AlGe) 합금에 의해 상호 본딩될 수 있다.In order to achieve the above object, the present invention provides a die bonding structure for bonding a semiconductor die and a lead frame to each other, wherein the semiconductor die and the lead frame may be bonded to each other by an aluminum germanium (AlGe) alloy.
상기 알루미늄게르마늄 합금과 상기 리드프레임 사이에는 금(Au) 또는 은(Ag)이 더 개재될 수 있다.Gold (Au) or silver (Ag) may be further interposed between the aluminum germanium alloy and the lead frame.
상기 반도체 다이와 알루미늄게르마늄 합금 사이에는 바나듐(V) 및 니켈(Ni), 또는 니켈바나듐 합금이 개재될 수 있다.Vanadium (V) and nickel (Ni), or a nickel vanadium alloy may be interposed between the semiconductor die and the aluminum germanium alloy.
상기 알루미늄게르마늄 합금은 반도체 다이의 사이즈(chip size)에 따라서 0.5~5㎛두께로 형성 될 수 있다. 상기 금 또는 은은 0.01~1㎛두께로 형성될 수 있다.The aluminum germanium alloy may be formed to a thickness of 0.5 ~ 5㎛ according to the size (chip size) of the semiconductor die. The gold or silver may be formed to a thickness of 0.01 ~ 1㎛.
상기 바나듐은 0.01~1㎛두께로, 상기 니켈은 0.01~1㎛두께로 형성될 수 있다.The vanadium may be formed to a thickness of 0.01 ~ 1㎛, the nickel may be formed to a 0.01 ~ 1㎛ thickness.
상기 니켈바나듐 합금은 0.01~1㎛두께로 형성될 수 있다.The nickel vanadium alloy may be formed to a thickness of 0.01 ~ 1㎛.
상기 알루미늄게르마늄 합금은 알루미늄이 35~55wt.%, 게르마늄 45~65wt.%일 수 있다.The aluminum germanium alloy may be 35 to 55 wt.% Aluminum and 45 to 65 wt.% Germanium.
상기 알루미늄게르마늄 합금은 순수한 알루미늄 결정부가 없는 층상부로만 형성될 수 있다.The aluminum germanium alloy may be formed only in a layered part without pure aluminum crystal parts.
상기한 목적을 달성하기 위해 본 발명에 의한 다이 본딩 방법은 반도체 다이를 준비하는 반도체 다이 준비 단계와, 상기 반도체 다이의 표면에 알루미늄게르마늄 합금을 형성하는 알루미늄게르마늄 합금 형성 단계와, 상기 알루미늄게르마늄 합금의 표면에 골드 또는 은을 형성하는 골드 또는 은 형성 단계와, 상기 반도체 다이를 리드프레임의 표면에 올려놓고, 온도 400~600℃, 압력 50~500gf/㎠로 다이 본딩하는 다이 본딩 단계를 포함한다.In order to achieve the above object, the die bonding method according to the present invention includes a semiconductor die preparation step of preparing a semiconductor die, an aluminum germanium alloy forming step of forming an aluminum germanium alloy on the surface of the semiconductor die, and the aluminum germanium alloy Gold or silver forming step of forming gold or silver on the surface, and die bonding step of placing the semiconductor die on the surface of the lead frame, die bonding at a temperature of 400 ~ 600 ℃,
상기 반도체 다이 준비 단계와 알루미늄게르마늄 합금 형성 단계 사이에는 상기 반도체 다이의 표면에 바나듐 및 니켈, 또는 니켈바나듐 합금을 형성하는 바나듐 및 니켈 형성 단계가 더 포함될 수 있다.상기 알루미늄게르마늄 합금의 형성 단계는 증착(evaporation) 또는 스퍼터링(sputtering) 방식에 의해 이루어질 수 있다.A vanadium and nickel forming step of forming vanadium and nickel or a nickel vanadium alloy on the surface of the semiconductor die may be further included between the semiconductor die preparation step and the aluminum germanium alloy forming step. The forming of the aluminum germanium alloy may include deposition. It may be made by an evaporation or sputtering method.
상기 골드 또는 은 형성 단계는 증착(evaporation) 또는 스퍼터링(sputtering) 방식에 의해 이루어질 수 있다.The gold or silver forming step may be performed by evaporation or sputtering.
상기 바나듐 및 니켈 형성 단계는 증착(evaporation) 또는 스퍼터링(sputtering) 방식에 의해 이루어질 수 있다.The vanadium and nickel forming step may be performed by evaporation or sputtering.
상술한 바와 같이, 본 발명에 따른 다이 본딩 구조 및 그 방법은 종래의 원가 대비 1/10인 알루미늄게르마늄 합금을 이용함으로써, 다이 본딩 재료 및 공정 원가를 대폭 축소할 수 있게 된다. As described above, the die bonding structure and method thereof according to the present invention can significantly reduce the die bonding material and the process cost by using an aluminum germanium alloy 1/10 of the conventional cost.
또한, 본 발명은 종래와 같은 다층 구조를 사용하지 않고서도 반도체 다이와 리드프레임을 용이하게 본딩할 수 있다.In addition, the present invention can easily bond the semiconductor die and the lead frame without using the conventional multilayer structure.
더불어, 본 발명은 최적의 조성비와 최적의 온도 범위를 선택함으로써, 알루미늄 석출이 없는 랜덤한 층상 구조의 알루미늄게르마늄 합금을 얻을 수 있고, 이에 따라 전기적 특성이 우수하고 또한 접착력이 우수한 다이 본딩 구조를 얻을 수 있다.In addition, the present invention can obtain an aluminum germanium alloy having a random layered structure without aluminum precipitation by selecting the optimum composition ratio and the optimum temperature range, thereby obtaining a die bonding structure having excellent electrical properties and excellent adhesion. Can be.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.
도 1은 본 발명의 실시예에 따른 다이 본딩 구조를 도시한 단면도이다.1 is a cross-sectional view illustrating a die bonding structure according to an embodiment of the present invention.
도 1에 도시된 바와 같이 본 발명에 따른 다이 본딩 구조(100)는 반도체 다이(110)와, 상기 반도체 다이(110)에 형성된 알루미늄게르마늄(AlGe) 합금(120)과, 상기 알루미늄게르마늄 합금(120)에 형성된 금(Au) 또는 은(Ag)과, 상기 금 또는 은(130)에 본딩된 리드프레임(140)을 포함한다.As shown in FIG. 1, the
상기 반도체 다이(110)는 통상의 능동 소자, 집적회로 또는 그 등가물이 가 능하며, 여기서 그 종류를 한정하는 것은 아니다. 즉, 상기 반도체 다이(110)는 심지어 수동 소자도 포함하는 개념이다.The
상기 알루미늄게르마늄 합금(120)은 상기 반도체 다이(110)의 표면에 대략 0.5~5㎛의 두께로 형성되어, 상기 반도체 다이(110)와 리드프레임(140) 상호간을 공용 본딩(eutectic bonding)하는 역할을 한다. 즉, 상기 알루미늄게르마늄 합금(120)은 반도체 다이(110)와 리드프레임(140) 사이의 접합 매개체 역할을 한다. 상기 알루미늄게르마늄 합금(120)은 두께가 0.5㎛미만인 경우에는 공정 불량(개방(open), 특성 저하 등) 문제가 있을 수 있고, 상기 알루미늄게르마늄 합금(120)의 두께가 5㎛를 초과할 경우에는 공정불량(반도체 다이의 위치 변동(chip tilting), 단락(short) 등) 문제가 있을 수 있다. The
또한, 상기 알루미늄게르마늄 합금(120)은 알루미늄이 35~55wt.%, 게르마늄 45~65wt.%로 형성될 수 있다. 상기 알루미늄의 중량비가 35wt.% 미만이거나 55wt.%를 초과할 경우에는 알루미늄게르마늄 합금(120)의 용융점이 대략 600℃를 초과하게 되어 공정 조건이 나빠지고, 또한 다이 본딩 공정에서 알루미늄게르마늄 합금(120)이 고상, 고상+액상 및 액상 상태를 모두 통과하게 되어 냉각시 알루미늄또는 게르마늄만의 결정(즉, 알루미늄 또는 게르마늄 석출)이 형성될 수 있는 단점이 있다. 마찬가지로, 상기 게르마늄의 중량비가 45wt.% 미만이거나 65wt.%를 초과할 경우에는 알루미늄게르마늄 합금(120)의 용융점이 대략 600℃를 초과하게 되어 공정 조건이 나빠지고, 또한 다이 본딩 공정에서 알루미늄게르마늄 합금(120)이 고상, 고상+액상 및 액상 상태를 모두 통과하게 되어 냉각시 알루미늄 또는 게르마늄 만의 결정(즉, 알루미늄 또는 게르마늄 석출)이 형성될 수 있는 단점이 있다. In addition, the
상기 금 또는 은(130)은 상기 알루미늄게르마늄 합금(120)의 표면에 대략 0.01~1㎛두께로 형성되어 상기 알루미늄게르마늄 합금(120)의 산화를 방지하고, 리드프레임(140)에 더욱 강하게 접착되도록 하는 역할을 한다. 여기서, 상기 금 또는 은(130)의 두께가 0.01㎛미만인 경우에는 공정 불량(산화, 개방(open) 등)문제가 있을 수 있고, 상기 금 또는 은(130)의 두께가 1㎛를 초과할 경우에는 공정불량(반도체 다이의 위치 변동(chip tilting), 단락(short), 본딩(bonding) 불량 등) 문제가 있을 수 있다. The gold or
한편, 상기 리드프레임(140)은 통상의 구리, 구리 합금 및 그 등가물중 선택된 어느 하나일 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 즉, 상기 리드프레임(140)은 통상의 구리 배선 패턴이 형성된 회로기판을 포함한 개념이다.On the other hand, the
도 2는 본 발명의 다른 실시예에 따른 다이 본딩 구조를 도시한 단면도이다. 2 is a cross-sectional view illustrating a die bonding structure according to another embodiment of the present invention.
도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 다이 본딩 구조(200)는 도 1에 도시된 다이 본딩 구조(100)와 거의 유사하다. 따라서, 그 차이점만을 중심으로 설명한다.As shown in FIG. 2, the
도시된 바와 같이 반도체 다이(110)의 표면에는 실리콘 표면에 단단하게 접착되는 바나듐(V)(210)이 대략 0.01~1㎛두께로 형성될 수 있다. 이러한 바나듐(210)은 접착 금속(glue metal) 역할을 한다. 또한, 상기 바나듐(210)은 두께가 0.01㎛ 미만인 경우에는 금속 들뜸(metal lift) 문제가 있을 수 있고, 상기 바나 듐(210)의 두께가 1㎛를 초과할 경우에는 특성 불량(저항 증가) 문제가 있을 수 있다. As illustrated, vanadium (V) 210 that is firmly adhered to the silicon surface may be formed on the surface of the semiconductor die 110 to have a thickness of about 0.01 to 1 μm. The
또한, 상기 바나듐(210)의 표면에는 니켈(Ni)(220)이 대략 0.01~1㎛두께로 형성되어, 상기 바나듐(210)과 알루미늄게르마늄 합금(120)간의 결합력을 향상시키는 역할을 할 수 있다. 이러한 니켈(220)은 두께가 0.01㎛ 미만인 경우에는 금속 들뜸(metal lift) 문제가 있을 수 있고, 상기 니켈(220)의 두께가 1㎛를 초과할 경우에는 특성 불량(저항 증가) 문제가 있을 수 있다.In addition, nickel (Ni) 220 is formed on the surface of the
더불어, 도면에는 도시하지 않았으나 상기 바나듐(210) 및 니켈(220) 대신, 상기 반도체 다이(110)와 알루미늄게르마늄 합금(120) 사이에 니켈바나듐 합금이 개재될 수도 있다. 물론, 이러한 니켈바나듐 합금을 형성할 경우 그 두께는 0.01~1㎛두께로 형성함이 바람직하다. 상기 니켈바나듐 합금은 두께가 0.01㎛미만인 경우에는 금속 들뜸(metal lift) 문제가 있을 수 있고, 상기 니켈바나듐 합금의 두께가 1㎛ 를 초과할 경우에는 특성 불량(저항 증가) 문제가 있을 수 있다. 이러한 니켈바나듐 합금은 당업자에게 이미 공지된 사항이므로, 더 이상의 자세한 설명은 생략한다.In addition, although not shown, a nickel vanadium alloy may be interposed between the semiconductor die 110 and the
도 3은 본 발명의 다른 실시예에 따른 다이 본딩 방법을 도시한 순서도이다.3 is a flowchart illustrating a die bonding method according to another embodiment of the present invention.
도 4a 내지 도 4d는 도 3에 도시된 다이 본딩 방법을 순차적으로 도시한 단면도이다.4A through 4D are cross-sectional views sequentially illustrating the die bonding method illustrated in FIG. 3.
도 3에 도시된 바와 같이 본 발명에 따른 다이 본딩 방법은 반도체 다이 준 비 단계(S11)와, 알루미늄게르마늄 합금 형성 단계(S12)와, 골드 또는 은 형성 단계(S13)와, 소잉 단계(S14)와, 본딩 단계(S15)를 포함한다.As shown in FIG. 3, the die bonding method according to the present invention includes a semiconductor die preparation step S11, an aluminum germanium alloy forming step S12, a gold or silver forming step S13, and a sawing step S14. And a bonding step S15.
상기 반도체 다이(110) 준비 단계(S11)에서는, 도 4a에 도시된 바와 같이, 통상의 능동 소자, 집적회로 또는 그 등가물중 어느 하나를 준비하나, 여기서 그 종류를 한정하는 것은 아니다. 즉, 상기 반도체 다이(110)는 수동 소자를 포함하는 개념이다. 또한, 실제로 상기 반도체 다이(110)는 반도체 웨이퍼 형태가 적합하다. 즉, 다수의 반도체 다이(110)가 형성된 반도체 웨이퍼가 바람직하다. 그러나, 도면에서는 설명의 편의를 의해 하나의 반도체 다이만을 도시하였다.In the preparing of the semiconductor die 110 (S11), as shown in FIG. 4A, one of a conventional active device, an integrated circuit, or an equivalent thereof is prepared, but the type thereof is not limited thereto. That is, the semiconductor die 110 is a concept including a passive element. Further, in practice, the semiconductor die 110 is suitably in the form of a semiconductor wafer. That is, a semiconductor wafer in which a plurality of semiconductor dies 110 are formed is preferable. However, in the drawings, only one semiconductor die is shown for convenience of description.
상기 알루미늄게르마늄 합금 형성 단계(S12)에서는, 도 4b에 도시된 바와 같이, 상기 반도체 다이(110)의 표면에 대략 0.5~5㎛의 두께로 알루미늄게르마늄 합금(120)을 증착(evaporation) 또는 스퍼터링(sputtering)한다. 여기서, 상기 알루미늄게르마늄 합금(120)은 알루미늄이 35~55wt.%, 게르마늄이 45~65wt.%로 형성될 수 있다.In the aluminum germanium alloy forming step (S12), as shown in FIG. 4B, the
일례로, 이러한 알루미늄게르마늄 합금(120)을 형성하기 위한 타겟(target) 및 작업 조건(process condition)을 제시한다. 그러나, 본 발명은 이러한 타겟 및 작업 조건으로 한정되는 것은 아니다.In one example, a target and a process condition for forming the
타겟: Al55wt.%Ge45wt.%(Al55Ge)Target: Al55wt.% Ge45wt.% (Al55Ge)
기본 압력: 5.0E-6TorrBasic Pressure: 5.0E-6Torr
예비 스퍼터링: 5분Preliminary Sputtering: 5 minutes
파워(DC,RF): 120WPower (DC, RF): 120 W
아르곤 유량: 15sccmArgon flow rate: 15sccm
작업 압력: 3.0E-3TorrWorking pressure: 3.0E-3Torr
두께: 15,000ÅThickness: 15,000Å
이러한 타겟 및 작업 조건에 의해 면저항 4.5~5.5Ω/㎠인 알루미늄게르마늄 합금(120)을 얻을 수 있다. 이러한 면저항 값은 종래의 골드게르마늄안티몬(AuGeSb) 합금, 골드 또는 골드아세나이드(AuAs) 합금이 갖는 면저항 값이 범위 이내이다. 따라서, 본 발명에 의한 알루미늄게르마늄 합금(120)은 종래의 재료와 동일한 전기적 특성을 가져, 종래의 고가 재료를 대체할 수 있음을 알 수 있다. 실제로 종래의 가격 대비 1/10로 다이 본딩 구조를 구현할 수 있다. 더불어, 상기 알루미늄게르마늄 합금(120)은 종래의 재료 특성 평가에 이용되는 스크래치(scratch) 및 테이핑(taping) 테스트를 모두 통과하였다. 즉, 알루미늄게르마늄 합금(120)은 다이 본딩 재료로서 충분한 접착력을 갖는다. 따라서, 상기 알루미늄게르마늄 합금(120)은 종래의 고가 재료를 충분히 대체할 수 있음을 알 수 있다. 더욱이, 이러한 알루미늄게르마늄 합금(120)은 조성 구조 및 분포에 있어서도 보이드(void)가 전혀 없으며 치밀하고 단단하였다. 또한, 상기 알루미늄게르마늄 합금(120)의 스퍼터링 공정에 이용된 챔버 내부 및 사용된 타겟에도 오염이 없음을 확인하였다. 종합하면, 본 발명에 따른 알루미늄게르마늄 합금은 종래와 동일한 전기적 특성 및 접착력을 가지면서도, 종래에 비해 1/10의 가격으로 구현할 수 있는 잇점이 있다.By such targets and working conditions, an
계속해서, 골드 또는 은 형성 단계(S13)에서는, 도 4c에 도시된 바와 같이, 상기 알루미늄게르마늄 합금(120)의 표면에 대략 0.01~1㎛두께로 골드 또는 은을 증착(evaporation) 또는 스퍼터링(sputtering)한다. 이러한 골드 또는 은은 상기 알루미늄게르마늄 합금(120)의 산화 현상을 방지하고 다이 본딩 공정에서 리드프레임(140)에 잘 접착되도록 한다.Subsequently, in the gold or silver forming step (S13), as illustrated in FIG. 4C, gold or silver is deposited or sputtered on the surface of the
소잉 단계(S14)에서는, 웨이퍼에서 낱개의 반도체 다이(110)를 소잉하여 분리한다. 물론, 처음부터 낱개의 반도체 다이(110)에 상기와 같은 작업이 수행되었다면 이러한 소잉 공정은 필요없다.In the sawing step S14, the individual semiconductor dies 110 are sawed and separated from the wafer. Of course, such a sawing process is not necessary if the above operation is performed on the individual semiconductor dies 110 from the beginning.
마지막으로 다이 본딩 단계(S15)에서는, 도 4d에 도시된 바와 같이, 반도체 다이(110)를 리드프레임(140) 위에 올려 놓고, 온도 400~600℃, 압력 50~500gf/㎠로 다이 본딩한 후 냉각한다. 여기서, 상기 온도가 400℃ 미만이면 상기 알루미늄게르마늄 합금(120)이 고체 상태로 남아 공융(eutectic) 상태에 도달하지 않을 수 있다. 또한, 상기 온도가 600℃를 초과하게 되면 과공융 상태에 도달하여 알루미늄게르마늄 합금(120)이 반도체 다이(110)의 외부로 흘러 갈 수 있다. 물론, 공정 온도가 너무 높음으로써 다른 소자들이 용융될 위험도 있다. 실제의 실험 결과, 상기 알루미늄게르마늄 합금(120)은 대략 423℃에서부터 공융 상태가 시작됨을 관찰할 수 있었으나, 최적의 전기적 특성 및 접착력 등은 대략 450~550℃ 부근에서 얻을 수 있었다.Finally, in the die bonding step S15, as shown in FIG. 4D, the semiconductor die 110 is placed on the
도 5는 본 발명의 다른 실시예에 따른 다이 본딩 방법을 도시한 순서도이다.5 is a flowchart illustrating a die bonding method according to another embodiment of the present invention.
도 6a 내지 도 6e는 도 5에 도시된 다이 본딩 방법을 순차적으로 도시한 단면도이다.6A through 6E are cross-sectional views sequentially illustrating the die bonding method illustrated in FIG. 5.
도 5 및 도 6a 내지 도 6e에 도시된 바와 같이 본 발명의 다른 실시예에 따른 다이 본딩 방법은 반도체 다이 준비 단계(S21)와, 바나듐 및 니켈 형성 단계(S22)와, 알루미늄게르마늄 합금 형성 단계(S23)와, 골드 또는 은 형성 단계(S24)와, 소잉 단계(S25)와, 본딩 단계(S26)를 포함한다.5 and 6A to 6E, the die bonding method according to another embodiment of the present invention includes a semiconductor die preparation step (S21), a vanadium and nickel formation step (S22), and an aluminum germanium alloy formation step ( S23, gold or silver forming step S24, sawing step S25, and bonding step S26.
여기서, 상기 바나듐 및 니켈 형성 단계(S22)를 제외한 나머지 단계는 상기 도 3에 도시된 단계와 동일하다. 따라서, 그 차이점만을 설명하기로 한다.Here, the remaining steps except for the vanadium and nickel forming step (S22) is the same as the step shown in FIG. Therefore, only the differences will be described.
도 5 및 도 6b에 도시된 바와 같이, 반도체 다이(110)의 표면에는 증착 또는 스퍼터링에 의해 바나듐(210)이 대략 0.01~1㎛ 두께로 형성될 수 있다. 이러한 바나듐(210)은 접착 금속(glue metal) 역할을 한다. 또한, 상기 바나듐(210)의 표면에는 증착 또는 스퍼터링에 의해 니켈(220)이 대략 0.01~1㎛ 두께로 형성될 수 있다. 이러한 니켈(220)은 바나듐(210)과 알루미늄게르마늄 합금(120)간의 결합력을 향상시키는 역할을 한다.As illustrated in FIGS. 5 and 6B, the
더불어, 도면에 도시하지는 않았으나 상기 바나듐(210) 및 니켈(220) 대신, 상기 반도체 다이(110)의 표면에 증착 또는 스퍼터링에 의해 니켈바나듐 합금이 형성될 수도 있다. 물론, 이러한 니켈바나듐 합금을 형성할 경우 그 두께는 0.01~1㎛ 두께로 형성한다.In addition, although not shown in the drawing, instead of the
도 7은 본 발명에 개시된 알루미늄게르마늄 합금의 특성을 도시한 그래프이다.7 is a graph showing the characteristics of the aluminum germanium alloy disclosed in the present invention.
도 7의 그래프중 X축은 알루미늄게르마늄 합금중 게르마늄의 중량비를 의미 한다. 따라서, X축중 0은 알루미늄 100wt.%, 게르마늄0wt.%를 의미한다. 또한 X축중 55는 알루미늄 45wt.%, 게르마늄 55wt.%를 의미한다. 물론, X축중 100은 알루미늄 0wt.%, 게르마늄 100wt.%를 의미한다. 또한, Y축은 온도를 의미한다. 실험은 온도 300~700℃ 범위에서 수행되었다.X-axis in the graph of Figure 7 refers to the weight ratio of germanium in the aluminum germanium alloy. Therefore, 0 in the X axis means 100 wt.% Aluminum and 0 wt.% Germanium. In addition, 55 in the X axis means aluminum 45wt.%, Germanium 55wt.%. Of course, 100 in the X-axis means 0wt.% Aluminum, 100wt.% Germanium. In addition, Y-axis means temperature. Experiments were carried out in the
한편, 그래프중 b-a-c가 이루는 상부 영역은 알루미늄게르마늄 합금의 액상 영역을 의미한다. 또한 d-b-a 및 a-c-e가 이루는 영역은 알루미늄게르마늄 합금의 액상+고상 영역을 의미한다. 물론, d-a-e가 이루는 선의 하부 영역은 알루미늄게르마늄 합금의 고상 영역을 의미한다.Meanwhile, the upper region formed by b-a-c in the graph means a liquid region of the aluminum germanium alloy. In addition, the region formed by d-b-a and a-c-e means a liquid phase + solid state region of the aluminum germanium alloy. Of course, the lower region of the line formed by d-a-e means the solid region of the aluminum germanium alloy.
도 7에서 볼 수 있는 바와 같이, 게르마늄의 중량비가 대략 55wt.% 미만일 경우에는 온도 증가에 따라 알루미늄게르마늄 합금이 고상, 액상+고상 및 액상의 순서로 공융됨을 알 수 있다. 이와 같이 고상, 액상+고상 및 액상의 순서로 공융되면 냉각 과정에서 알루미늄이 석출되면서 알루미늄만의 결정이 형성되기 때문에 다이 본딩 재료로 적합하지 않다. 더욱이, 완전한 액상의 알루미늄게르마늄 합금을 얻기 위해서는 423~656℃ 이상의 온도가 필요함으로써, 공정 온도가 너무 높아지는 단점이 있다.As can be seen in Figure 7, when the weight ratio of germanium is less than approximately 55wt.% It can be seen that the aluminum germanium alloy is eutectic in the order of solid phase, liquid phase + solid phase and liquid phase with increasing temperature. As such, when eutectic in the order of solid phase, liquid phase + solid phase, and liquid phase, aluminum is precipitated during cooling and aluminum only crystals are formed, which is not suitable as a die bonding material. Furthermore, in order to obtain a complete liquid aluminum germanium alloy, a temperature of 423 ° C to 656 ° C or higher is required, resulting in a process temperature that is too high.
또한, 게르마늄의 중량비가 대략 55wt.%를 초과할 경우에도 온도 증가에 따라 알루미늄게르마늄 합금이 고상, 액상+고상 및 액상의 순서로 공융됨을 알 수 있다. 이와 같이 고상, 액상+고상 및 액상의 순서로 공융되면 냉각 과정에서 게르마늄이 석출되면서 게르마늄만의 결정이 형성되기 때문에 다이 본딩 재료로 적합하지 않다. 마찬가지로, 완전한 액상의 알루미늄게르마늄 합금을 얻기 위해서는 423~700 ℃ 이상의 온도가 필요함으로써, 공정 온도가 너무 높아지는 단점이 있다.In addition, even when the weight ratio of germanium exceeds about 55 wt.%, It can be seen that the aluminum germanium alloy is eutectic in the order of a solid phase, a liquid phase + a solid phase, and a liquid phase as the temperature increases. As such, when eutectic in the order of solid phase, liquid phase + solid phase, and liquid phase, germanium is precipitated during cooling, and only germanium crystals are formed, which is not suitable as a die bonding material. Similarly, in order to obtain a complete liquid aluminum germanium alloy temperature of 423 ~ 700 ℃ or more, there is a disadvantage that the process temperature is too high.
그런데, 게르마늄의 중량비가 대략 55wt.%일 경우 알루미늄게르마늄 합금(120)이 고상 및 액상의 순서로 공융됨을 알 수 있다. 즉, 다이 본딩 공정에서 알루미늄게르마늄 합금은 액상+고상의 상태없이 바로 고상에서 액상의 순서로 공융되는 특성이 있다. 이와 같이 다이 본딩 공정중 바로 고상에서 액상으로 상태가 변하면 냉각 과정에서 알루미늄이나 게르마늄이 석출되는 현상이 발생하지 않는다. 따라서, 최적의 다이 본딩 구조를 얻을 수 있게 된다. 실제로, 다이 본딩 공정은 대략 400℃~600℃ 이상으로 온도를 증가시켰다가 냉각함으로써, 전체적으로 조성이 균일한 고상의 알루미늄게르마늄 합금을 얻을 수 있었다.However, when the weight ratio of germanium is about 55 wt.%, It can be seen that the
도 8a 및 도 8b는 최적 조성비에서 형성된 알루미늄게르마늄 합금을 도시한 SEM 사진이다.8a and 8b are SEM images showing the aluminum germanium alloy formed at the optimum composition ratio.
도 8a 및 도 8b에 도시된 바와 같이, 최적 조성비 즉, 알루미늄45wt.% 및 게르마늄55wt.%인 알루미늄게르마늄 합금을 이용하여 다이 본딩한 경우 그 구조는 랜덤(random)한 층상부 형태를 한다. 즉, 알루미늄만의 결정부 또는 게르마늄만의 결정부가 관찰되지 않는다. 이러한 층상부 구조를 갖는 알루미늄게르마늄 합금은 면저항이 종래의 금을 함유한 면저항과 같거나 더 우수하고, 또한 접착력도 종래의 금을 함유한 것과 같거나 더 우수하다.As shown in FIGS. 8A and 8B, when the die bonding is performed using an aluminum germanium alloy having an optimum composition ratio, that is, 45 wt.% Aluminum and 55 wt.% Germanium, the structure has a random layered shape. That is, the crystal part only of aluminum or the crystal part only of germanium is not observed. The aluminum germanium alloy having such a layered structure has a sheet resistance equal to or better than a sheet resistance containing conventional gold, and the adhesion is also equal to or better than that containing conventional gold.
도 9a 및 도 9b는 최적 조성비를 벗어난 경우 형성된 알루미늄게르마늄 합금 을 도시한 SEM 사진이다.9A and 9B are SEM photographs showing aluminum germanium alloy formed when the optimum composition ratio is out of range.
도 9a 및 도 9b에 도시된 바와 같이, 최적의 조성비를 벗어난 경우 즉, 게르마늄의 중량비가 55wt.% 미만이거나 또는 55wt.%를 초과한 경우 알루미늄이나 게그마늄이 석출되면서 층상부 사이에 알루미늄이나 게르마늄 결정부가 형성된다. 이러한 알루미늄이나 게르마늄 결정부는 면저항을 높일 뿐만 아니라 접착력도 저하시켜 다이 본딩 구조로 적합하지 않다.As shown in FIGS. 9A and 9B, when the composition ratio is out of the optimum composition ratio, that is, when the weight ratio of germanium is less than 55 wt.% Or more than 55 wt.%, Aluminum or germanium is precipitated, and aluminum or layer is deposited between layers. Germanium crystal parts are formed. The aluminum or germanium crystal part not only increases the sheet resistance but also lowers the adhesive force and is not suitable as a die bonding structure.
따라서, 본 발명에 개시된 알루미늄게르마늄 합금을 다이 본딩 재료로 이용하기 위해서는 최적의 조성비와 최적의 다이 본딩 온도가 필요함을 알 수 있다. 지금까지의 설명에서 최적의 조성비는 알루미늄 45wt.%, 게르마늄 55wt.%이고, 또한 다이 본딩 온도는 400~600℃로 설명하였다. 그러나, 당업자라면 이러한 조성비 및 온도로 본 발명을 한정하는 것이 아님을 인식할 것이다. 즉, 공정상 알루미늄게르마늄 합금 또는 타겟에는 미량의 불순물(예를 들면, 철, 탄소, 실리콘, 나트륨, 비소, 안티몬, 비스무스 등)이 있게 마련이고, 또한 반도체 다이, 니켈, 금, 은 또는 리드프레임 등의 표면 특성에 따라서 상기 알루미늄게르마늄 합금의 실제 최적 조성비 및 실제 다이 본딩 온도는 약간씩 쉬프트(shift)될 수 있기 때문이다. Therefore, it can be seen that in order to use the aluminum germanium alloy disclosed in the present invention as a die bonding material, an optimum composition ratio and an optimal die bonding temperature are required. In the above description, the optimum composition ratio was 45 wt.% Aluminum and 55 wt.% Germanium, and the die bonding temperature was 400-600 ° C. However, those skilled in the art will recognize that the present invention is not limited to these composition ratios and temperatures. That is, in the process, the aluminum germanium alloy or the target is provided with a small amount of impurities (for example, iron, carbon, silicon, sodium, arsenic, antimony, bismuth, etc.), and also a semiconductor die, nickel, gold, silver or leadframe This is because the actual optimum composition ratio and the actual die bonding temperature of the aluminum germanium alloy may be shifted slightly depending on the surface characteristics of the aluminum alloy.
이상에서 설명한 것은 본 발명에 따른 다이 본딩 구조 및 그 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is just one embodiment for carrying out the die bonding structure and method thereof according to the present invention, and the present invention is not limited to the above-described embodiment, and as claimed in the following claims, the present invention Without departing from the gist of the present invention, those skilled in the art to which the present invention pertains to the technical spirit of the present invention to the extent that various modifications can be made.
도 1은 본 발명의 일실시예에 따른 다이 본딩 구조를 도시한 단면도이다.1 is a cross-sectional view illustrating a die bonding structure according to an embodiment of the present invention.
도 2는 본 발명의 다른 실시예에 따른 다이 본딩 구조를 도시한 단면도이다.2 is a cross-sectional view illustrating a die bonding structure according to another embodiment of the present invention.
도 3은 본 발명의 다른 실시예에 따른 다이 본딩 방법을 도시한 순서도이다.3 is a flowchart illustrating a die bonding method according to another embodiment of the present invention.
도 4a 내지 도 4d는 도 3에 도시된 다이 본딩 방법을 순차적으로 도시한 단면도이다.4A through 4D are cross-sectional views sequentially illustrating the die bonding method illustrated in FIG. 3.
도 5는 본 발명의 다른 실시예에 따른 다이 본딩 방법을 도시한 순서도이다.5 is a flowchart illustrating a die bonding method according to another embodiment of the present invention.
도 6a 내지 도 6e는 도 5에 도시된 다이 본딩 방법을 순차적으로 도시한 단면도이다.6A through 6E are cross-sectional views sequentially illustrating the die bonding method illustrated in FIG. 5.
도 7은 본 발명에 개시된 알루미늄게르마늄 합금의 특성을 도시한 그래프이다.7 is a graph showing the characteristics of the aluminum germanium alloy disclosed in the present invention.
도 8a 및 도 8b는 최적 조성비에서 형성된 알루미늄게르마늄 합금을 도시한 SEM 사진이다.8a and 8b are SEM images showing the aluminum germanium alloy formed at the optimum composition ratio.
도 9a 및 도 9b는 최적 조성비를 벗어난 경우 형성된 알루미늄게르마늄 합금을 도시한 SEM 사진이다.9A and 9B are SEM photographs showing the aluminum germanium alloy formed when the optimum composition ratio is out of range.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
100,200; 본 발명에 따른 다이 본딩 구조100,200; Die bonding structure according to the present invention
110; 반도체 다이110; Semiconductor die
120; 알루미늄게르마늄 합금120; Aluminum germanium alloy
130; 금 또는 은130; Gold or silver
140; 리드프레임140; Leadframe
210; 바나듐210; vanadium
220; 니켈220; nickel
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070126957A KR100976650B1 (en) | 2007-12-07 | 2007-12-07 | Die bonding structure and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070126957A KR100976650B1 (en) | 2007-12-07 | 2007-12-07 | Die bonding structure and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090059879A true KR20090059879A (en) | 2009-06-11 |
KR100976650B1 KR100976650B1 (en) | 2010-08-18 |
Family
ID=40989910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070126957A KR100976650B1 (en) | 2007-12-07 | 2007-12-07 | Die bonding structure and method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100976650B1 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2550886B1 (en) * | 1983-08-17 | 1986-10-24 | Radiotechnique Compelec | METHOD FOR PRODUCING POWER TRANSISTORS INCLUDING MEANS OF PROTECTION AGAINST OVERLOADS AND DEVICES OBTAINED THEREBY |
-
2007
- 2007-12-07 KR KR1020070126957A patent/KR100976650B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100976650B1 (en) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110382445B (en) | Copper-ceramic joined body, insulated circuit board, method for producing copper-ceramic joined body, and method for producing insulated circuit board | |
CN105393348B (en) | Conjugant and power module substrate | |
KR101690820B1 (en) | Method for producing substrate for power module with heat sink, substrate for power module with heat sink, and power module | |
KR102154889B1 (en) | Method for manufacturing assembly and method for manufacturing power-module substrate | |
CN105393347B (en) | Conjugant and power module substrate | |
TWI514522B (en) | Submount and method for making a submount | |
US8084861B2 (en) | Connection structure semiconductor chip and electronic component including the connection structure and methods for producing the connection structure | |
CN105393349B (en) | Conjugant and power module substrate | |
JP5815880B2 (en) | Layer combination comprising a layer system comprising a sinterable layer comprising at least one metal powder and a solder layer and a support sheet | |
WO2016031770A1 (en) | Joined body, substrate for power module provided with heat sink, heat sink, method for manufacturing joined body, method for manufacturing substrate for power module provided with heat sink, and method for manufacturing heat sink | |
TW201119079A (en) | A bonding method for LED chip and bonded LED | |
WO2016031754A1 (en) | Assembly, power-module substrate provided with heat sink, heat sink, method for manufacturing assembly, method for manufacturing power-module substrate provided with heat sink, and method for manufacturing heat sink | |
US8517249B2 (en) | Soldering structure and method using Zn | |
US9070561B2 (en) | Semiconductor device and die bonding structure thereof | |
WO2015163232A1 (en) | Process for producing united object and process for producing substrate for power module | |
CN114999943B (en) | Interconnection method of microstructure array and device bonding structure | |
US7851910B2 (en) | Diffusion soldered semiconductor device | |
JP2006278463A (en) | Sub-mount | |
JP5828352B2 (en) | Copper / ceramic bonding body and power module substrate | |
EP3407380B1 (en) | Bonded body, power module substrate, bonded body manufacturing method, and power module substrate manufacturing method | |
KR100976650B1 (en) | Die bonding structure and method thereof | |
JP4917375B2 (en) | Power semiconductor module manufacturing method | |
JP4951932B2 (en) | Power module substrate manufacturing method | |
TWM582236U (en) | Power module package | |
KR101667427B1 (en) | Chip and Chip-substrate composite assembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130725 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150720 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160725 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180710 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190710 Year of fee payment: 10 |