KR20090059456A - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20090059456A
KR20090059456A KR1020070126324A KR20070126324A KR20090059456A KR 20090059456 A KR20090059456 A KR 20090059456A KR 1020070126324 A KR1020070126324 A KR 1020070126324A KR 20070126324 A KR20070126324 A KR 20070126324A KR 20090059456 A KR20090059456 A KR 20090059456A
Authority
KR
South Korea
Prior art keywords
sustain
electrode
electrodes
panel
switch
Prior art date
Application number
KR1020070126324A
Other languages
English (en)
Inventor
권봉환
최우영
Original Assignee
엘지전자 주식회사
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 포항공과대학교 산학협력단 filed Critical 엘지전자 주식회사
Priority to KR1020070126324A priority Critical patent/KR20090059456A/ko
Publication of KR20090059456A publication Critical patent/KR20090059456A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널에 구동 신호를 공급하기 위한 에너지 회수 회로 및 그를 이용한 플라즈마 디스플레이 장치에 관한 것으로, 그 장치는 플라즈마 디스플레이 패널; 및 패널을 구동시키기 위한 구동 신호를 생성하는 구동부를 포함하고, 구동부는 스캔 전극 및 서스테인 전극에 서스테인 신호를 교번적으로 공급하며, 스캔 전극으로부터 회수한 에너지를 이용해 서스테인 전극에 에너지를 충전하여 서스테인 신호를 공급하는 것을 특징으로 한다.
본 발명에 의하면, 에너지 회수 회로를 이용하여 플라즈마 디스플레이 패널에 구동 신호를 공급하고자 하는 경우, 에너지 충전을 위한 별도의 커패시터를 구비하지 아니하고 패널의 일 전극에 충전된 에너지를 회수해 타 전극에 공급함으로써, 에너지 회수 회로에 구비되는 부품의 수를 감소시킬 수 있으며, 패널 구동에 소모되는 전력을 줄일 수 있다.
플라즈마 디스플레이 패널, 에너지 회수, 커패시터

Description

플라즈마 디스플레이 장치{Plasma display apparatus}
본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 패널에 구동 신호를 공급하기 위한 에너지 회수 회로에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel,이하 PDP라 함)은 불활성 혼합가스의 방전시 발생하는 진공자외선(VUV)에 의해 형광체를 여기 발광시킴으로써 화상을 표시한다.
이러한 PDP는 대형화와 박막화가 용이할 뿐만 아니라 구조가 단순해짐으로 제작이 용이해지고 아울러 다른 평면 표시장치에 비하여 휘도 및 발광효율이 높다는 장점을 가진다. 특히, 교류 면방전형 3전극 플라즈마 디스플레이 패널은 방전시 표면에 벽전하가 축적되어 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 이점을 가진다.
플라즈마 디스플레이 패널은 화상의 계조를 구현하기 위하여, 모든셀을 초기화 하기 위한 리셋(Reset)기간, 셀을 선택하기 위한 어드레스 기간(Address)과 선택된 셀에서 표시방전을 일으키는 서스테인 기간(Sustain)으로 시분할 구동된다.
구동 회로가 플라즈마 디스플레이 패널에 구동 신호들을 공급하기 위해서는,다수의 스위칭 소자 및 클램핑 다이오드가 요구되기 때문에 부품수 증가로 인한 비용 증가 및 사이즈 증대의 문제점이 있으며, 나아가 다수의 회로 부품으로 인해 패널 구동회로의 소비 전력이 많이 소모되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 플라즈마 디스플레이 장치에 구비되는 에너지 회수 회로에 있어 상기와 같은 문제점을 해결하기 위해, 제조 비용을 감소시키는 동시에 에너지 효율을 증가시킬 수 있는 신뢰성이 높은 구동 회로가 구비된 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
상기한 과제를 해결하기 위한 본 발명에 따른 플라즈마 디스플레이 장치는, 상부기판에 형성되는 제1, 2 전극 및 하부기판에 형성되는 제3 전극을 구비하는 플라즈마 디스플레이 패널; 및 상기 복수의 전극들에 구동 신호를 공급하는 구동부를 포함하고, 상기 구동부는 상기 제1, 2 전극에 서스테인 신호를 교번적으로 공급하며, 상기 제1 전극으로부터 회수한 에너지를 이용해 상기 제2 전극에 에너지를 충전하여 상기 제2 전극에 서스테인 신호를 공급하는 것을 특징으로 한다.
상기와 같이 구성되는 본 발명에 의하면, 에너지 회수 회로를 이용하여 플라즈마 디스플레이 패널에 구동 신호를 공급하고자 하는 경우, 에너지 충전을 위한 별도의 커패시터를 구비하지 아니하고 패널의 일 전극에 충전된 에너지를 회수해 타 전극에 공급함으로써, 에너지 회수 회로에 구비되는 부품의 수를 감소시킬 수 있으며, 패널 구동에 소모되는 전력을 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 에너지 회수 회로 및 그를 이용한 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 사시도로 도시한 것이다.
도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.
상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.
한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조 뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.
스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄 여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.
본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다.
또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.
스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.
또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(24)과 격벽(21)이 형성된다.
또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.
여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.
한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.
또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.
도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.
도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.
도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.
여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.
각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.
각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.
각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양 에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.
또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.
도 4는 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 타이밍도로 도시한 것이다.
상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함한다.
리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.
어드레스 구간에는 스캔 전극으로 부극성의 스캔 신호(scan)가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성 전압(Va)을 가지는 데이터 신호(data)가 인가된다. 이러한 상기 스캔 신호(scan)와 데이터 신호(data) 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 상기 셋다운 구간과 어드레스 구간 동안에 상기 서스테인 전극에는 서스테인 전압을 유지하는 신호가 인가된다.
상기 서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.
도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.
도 5는 플라즈마 디스플레이 패널의 스캔 전극 및 서스테인 전극에 서스테인 신호를 공급하기 위한 에너지 회수 회로의 구성을 회로도로 도시한 것이다.
도 5를 참조하면, 에너지 회수 회로는 소스커패시터(C1, C2), 인덕터(L1, L2), 서스업 스위치(S1, S2), 서스다운 스위치(S3, S4), 에너지 공급 스위치(S5, S6) 및 에너지 회수 스위치(S7, S8)를 포함하여 구성될 수 있다.
소스커패시터(C1, C2)는 패널(Cp)로부터 에너지를 회수하여 저장하고, 인덕터(L1, L2)는 패널의 커패시터(Cp) 및 소스커패시터(C1, C2)와 함께 공진회로를 형성하며, 에너지 공급/회수 스위치(S5, S6, S7, S8)는 소스 커패시터(C1, C2)와 인덕터(L1, L2) 사이에 연결되어 에너지의 공급 및 회수를 각각 제어한다. 소스 커패시터(C1, C2)는 서스테인 방전시 패널에 충전된 전압을 회수하여 저장하고, 패널에 서스테인 신호 공급 시 상기 저장된 전압을 패널로 재공급한다.
상기 패널 커패시터(Cp)는 스캔 전극(Y)과 서스테인 전극(Z) 사이에 형성되는 정전 용량을 등가적으로 나타낸 것이다.
서스업 스위치(S1, S2)는 서스테인 전압원(Vs)에 접속되어 서스테인 전압을 패널에 공급하기 위해 턴온되며, 서스다운 스위치(S3, S4)는 기준 전압원에 접속되어 패널의 전압을 기준 전압까지 하강시키기 위해 턴온된다. 도 5에 도시된 바와 같이, 상기 기준 전압은 그라운드 전압(GND)일 수 있으며, 서스다운 스위치(S3, S4)가 연결되는 기준 전압원은 그라운드일 수 있다.
도 6에 도시된 서스테인 신호의 파형에 대한 실시예를 참조하여, 상기 에너 지 회수 회로의 동작에 대해 좀더 상세히 설명하기로 한다.
이하에서는 스캔 전극(Y)에 서스테인 신호를 공급하는 경우를 예로 들어 설명한다.
전체 플라즈마 디스플레이 장치의 전원이 온(on)되어 패널에서 다수의 방전이 계속 발생하면 패널의 방전전류가 인덕터(L1)을 통하여 소스 캐패시터(C1)에 충전된다.
에너지 공급 구간(ER_up)에서 에너지 공급 스위치(S5)가 턴온(turn on)되면 소스 커패시터(C1)에 충전된 전압이 스캔 전극(Y)에 공급되고 그에 따라 스캔 전극(Y)에 공급되는 서스테인 신호의 전압이 서서히 상승한다.
그 후, 서스테인 전압 유지 구간(SUS_up)에서 서스업 스위치(S1)가 턴온되면, 스캔 전극(Y)에 공급되는 서스테인 신호가 서스테인 전압(Vs)을 유지하게 된다.
에너지 회수 구간(ER_dn)에서 에너지 회수 스위치(S7)가 턴온되면, 스캔 전극(Y)에 충전되어 있던 에너지가 인덕터(L1)를 통해 소스 캐패시터(C1)로 회수되어 충전된다. 그에 따라, 스캔 전극(Y)에 공급되는 서스테인 신호의 전압이 서서히 하강하게 된다.
그 후, 기준 전압 유지 구간(SUS_dn)에서 서스다운 스위치(S3)를 턴온시키면, 스캔 전극(Y) 공급되는 서스테인 신호의 전압이 기준 전압, 예를 들어 그라운 드 전압으로 급격히 하강하여 유지하게 된다.
즉, 에너지 공급 단계(ER_up) 및 에너지 회수 단계(ER_dn)에서는 소스 커패시터(C1), 패널의 커패시턴스(Cp) 및 인덕터(L1)가 형성하는 공진 회로를 형성하여, 상기 공진에 의해 소스 커패시터(C1)에 충전되었던 에너지가 인덕터(L1)를 통해 스캔 전극(Y)에 공급되거나, 스캔 전극(Y)에 충전되었던 에너지가 소스 커패시터(C1)로 회수된다.
상기와 같은 에너지 공급 단계(ER_up) 내지 기준 전압 유지 단계(SUS_dn)를 반복하면서 에너지 회수 회로는 스캔 전극(Y)에 서스테인 신호를 공급하게 된다.
또한, 서스테인 전극(Z)에도 도 6을 참조하여 설명한 바와 같은 동작에 의해 서스테인 신호를 공급할 수 있으며, 그를 위해 도 5에 도시된 바와 같이 스캔 전극(Y)에 서스테인 신호를 공급하기 위한 에너지 회수 회로와 서스테인 전극(Z)에 서스테인 신호를 공급하기 위한 에너지 회수 회로가 서로 대칭적으로 구성되어 있다.
도 5에 도시된 바와 같은 구동 회로에 있어서, 패널로부터 회수되는 에너지를 충전하기 위해 대용량의 커패시터들(C1, C2)을 포함하여야하는 등 구동 회로에 많은 수의 소자들이 중복 포함되며, 다수의 스위칭 소자들의 도통 손실로 인하여 소모 전력이 증가하는 문제가 있을 수 있다.
따라서 본 발명에 따른 에너지 회수 회로는 패널로부터 회수되는 에너지를 충전하기 위해 대용량의 커패시터들을 별도로 포함하지 않고, 패널의 스캔 전극(Y) 으로부터 회수된 에너지를 서스테인 전극(Z)에 공급하거나 그 반대의 동작을 이용하여 스캔 전극(Y)과 서스테인 전극(Z)에 교변적으로 서스테인 신호를 공급할 수 있다.
도 7은 본 발명에 따른 에너지 회수 회로의 구성에 대한 제1 실시예를 회로도로 도시한 것이다.
도 7을 참조하면, 본 발명에 따른 에너지 회수 회로는 별도의 소스 커패시터를 포함하지 않고, 인덕터(Lp), 서스업 스위치(S1, S2), 서스다운 스위치(S3, S4), 에너지 공급 및 회수를 제어하기 위한 하나의 ER 스위치(S5)를 포함하여 구성될 수 있다.
인덕터(Lp)는 일단이 패널에 연결되어 패널의 커패시턴스(Cp)와 함께 공진회로를 형성하며, ER 스위치(S5)는 인덕터의 패널에 연결되지 않은 타단과 서스테인 전압원(Vs) 사이에 연결되어 스캔 전극(Y)과 서스테인 전극(Z) 사이의 에너지 회수 및 공급을 제어한다.
서스업 스위치(S1, S2)는 서스테인 전압원(Vs)에 접속되어 서스테인 전압을 스캔 전극(Y)과 서스테인 전극(Z)에 공급하기 위해 각각 턴온되며, 서스다운 스위치(S3, S4)는 기준 전압원에 접속되어 스캔 전극(Y)과 서스테인 전극(Z)의 전압을 기준 전압까지 하강시키기 위해 각각 턴온된다.
스위치들(S1, S2, S3, S4, S5)이 턴오프된 상태에서 인덕터(Lp)의 전류(iLp)가 순환할 수 있도록 하기 위해, 도 7에 도시된 바와 같이 내부 다이오드(D1, D2, D3, D4, D5)이 스위치들(S1, S2, S3, S4, S5) 각각에 연결될 수 있다.
또한, 패널에 공급되는 전압(Vcp)의 극성이 반전됨에 따라 발생할 수 있는 회로의 손상을 방지하기 위해, 서스업 스위치(S1)와 서스테인 전압원(Vs) 사이에 다이오드(Db)가 연결될 수 있다.
ER 스위치(S5)가 턴오프되는 경우, 인덕터(Lp) 전류(iLp)가 흐를 수 있는 경로를 제공하기 위해 인덕터와 기준 전압원 사이에 다이오드(Dc)가 연결될 수 있다.
도 8은 도 7에 도시된 에너지 회수 회로에 공급되는 스위칭 제어 신호 및 패널에 공급되는 서스테인 신호의 파형에 대한 실시예를 도시한 것으로, 도 8을 참조하여 본 발명의 일실시예에 따른 에너지 회수 회로의 동작에 대해 좀더 구체적으로 설명하기로 한다.
T1 구간 이전에는 패널의 서스테인 전극(Z)에 Vs 전압이 공급되었다고 가정하면, T1 구간동안 ER 스위치(S5)가 턴온되어 패널, 제2 서스업 스위치(S2)의 내부 다이오드(D2), ER 스위치(S5) 및 인덕터(Lp)로 이어지는 전류 패스가 형성된다. 그에 따라, 인덕터(Lp)와 패널 커패시터(Cp)가 공진 회로를 형성하여, 패널의 스캔 전극(Y) 공급되는 전압이 Vs까지 상승할 수 있다.
T1 구간동안, 패널의 서스테인 전극(Y) 공급되는 전압은 패널의 스캔 전 극(Y) 공급되는 전압이 점진적으로 상승함에 따라 -Vs까지 점진적으로 하강한다.
T2 구간에서는 ER 스위치(S5)가 턴오프 되고 제1 서스업 스위치(S1) 및 제2 서스다운 스위치(S4)가 턴온되어, 패널의 스캔 전극(Y)에 서스테인 전압(Vs)이 공급된다.
T2 구간동안, 패널의 서스테인 전극(Y) 공급되는 전압은 -Vs를 유지한다.
T3 구간에는 제1 서스업 스위치(S1) 및 제2 서스다운 스위치(S4)가 턴오프 되고 제2 서스업 스위치(S2)가 턴온되어, 패널, 인덕터(Lp), ER 스위치(S5)의 내부 다이오드(D5) 및 제2 서스업 스위치(S2)로 이어지는 전류 패스가 형성된다. 그에 따라, 인덕터(Lp)와 패널 커패시터(Cp)가 공진 회로를 형성하여, 패널의 스캔 전극(Z)에 공급되는 전압이 -Vs까지 하강한다.
T3 구간동안, 패널의 서스테인 전극(Y) 공급되는 전압은 패널의 스캔 전극(Y) 공급되는 전압이 점진적으로 하강함에 따라 서스테인 전압(Vs)까지 점진적으로 상승한다.
또한, T4 구간에서는 제2 서스업 스위치(S2) 및 제1 서스다운 스위치(S3)가 턴온되어, 패널의 스캔 전극(Y)에 -Vs가 공급된다.
T4 구간동안, 패널의 서스테인 전극(Y) 공급되는 전압은 서스테인 전압(Vs)을 유지한다.
상기한 바와 같이 T1 구간동안에는 서스테인 전극(Z)에 충전된 에너지를 스 캔 전극(Y)에 공급하여, 서스테인 전극(Z)에 공급되는 전압이 하강함과 동시에 스캔 전극(Y)에 공급되는 전압이 상승한다.
또한, T3 구간동안에는 스캔 전극(Y)에 충전된 에너지를 서스테인 전극(Z)에 공급하여, 서스테인 전극(Z)에 공급되는 전압이 상승함과 동시에 스캔 전극(Y)에 공급되는 전압이 하강한다.
즉, 본 발명에 따른 에너지 회수 회로에 따르면, 스캔 전극(Y)에 공급되는 서스테인 신호의 에너지 공급 구간(ER_up)과 서스테인 전극(Z)에 공급되는 서스테인 신호의 에너지 회수 구간(ER_dn)이 적어도 일부 중첩될 수 있으며, 스캔 전극(Y)에 공급되는 서스테인 신호의 에너지 회수 구간(ER_dn)과 서스테인 전극(Z)에 공급되는 서스테인 신호의 에너지 공급 구간(ER_up)이 적어도 일부 중첩될 수 있다.
도 9는 본 발명에 따른 에너지 회수 회로의 구성에 대한 제2 실시예를 회로도로 도시한 것으로, 도 9에 도시된 에너지 회수 회로의 구성 중 도 7 및 도 8을 참조하여 설명한 것과 동일한 것에 대해서는 설명을 생략하기로 한다.
도 9를 참조하면, 인덕터(Lp)의 패널과 연결되지 않은 타단이 서스업 스위치(S1)와 직렬 연결된 다이오드(Db)에 연결되며, ER 스위치(S5)는 상기 다이오드(Db)와 서스테인 전압원 사이에 연결될 수 있다.
도 9에 도시된 바와 같이, ER 스위치(S5)가 턴오프되었을 때 인덕터(Lp) 전류(iLp)가 서스업 스위치(S1) 또는 그의 내부 다이오드(D1)를 통해 흐를 수 있도록 함으로써, 도 7에 도시된 다이오드(Dc)를 제거할 수 있다.
도 10은 도 9에 도시된 에너지 회수 회로에 공급되는 스위칭 제어 신호 및 패널에 공급되는 서스테인 신호의 파형에 대한 실시예를 타이밍도로 도시한 것이다.
도 10을 참조하면, T1 구간동안 ER 스위치(S5)가 턴온되어 패널, 제2 서스업 스위치(S2)의 내부 다이오드(D2), ER 스위치(S5) 및 인덕터(Lp)로 이어지는 전류 패스가 형성된다. 그에 따라, 인덕터(Lp)와 패널 커패시터(Cp)가 공진 회로를 형성하여, 패널의 스캔 전극(Y) 공급되는 전압이 Vs까지 상승할 수 있다.
T1 구간동안, 패널의 서스테인 전극(Y) 공급되는 전압은 패널의 스캔 전극(Y) 공급되는 전압이 점진적으로 상승함에 따라 -Vs까지 점진적으로 하강한다.
T2 구간에서는 ER 스위치(S5), 제1 서스업 스위치(S1) 및 제2 서스다운 스위치(S4)가 턴온되어, 패널의 스캔 전극(Y)에 서스테인 전압(Vs)이 공급된다.
T2 구간동안, 패널의 서스테인 전극(Y) 공급되는 전압은 -Vs를 유지한다.
T3 구간에는 ER 스위치(S5), 제1 서스업 스위치(S1) 및 제2 서스다운 스위치(S4)가 턴오프 되고 제2 서스업 스위치(S2)가 턴온되어, 패널, 인덕터(Lp), ER 스위치(S5)의 내부 다이오드(D5) 및 제2 서스업 스위치(S2)로 이어지는 전류 패스가 형성된다. 그에 따라, 인덕터(Lp)와 패널 커패시터(Cp)가 공진 회로를 형성하여, 패 널의 스캔 전극(Z)에 공급되는 전압이 -Vs까지 하강한다.
T3 구간동안, 패널의 서스테인 전극(Y) 공급되는 전압은 패널의 스캔 전극(Y) 공급되는 전압이 점진적으로 하강함에 따라 서스테인 전압(Vs)까지 점진적으로 상승한다.
또한, T4 구간에서는 제2 서스업 스위치(S2) 및 제1 서스다운 스위치(S3)가 턴온되어, 패널의 스캔 전극(Y)에 -Vs가 공급된다. T4 구간동안, 패널의 서스테인 전극(Y) 공급되는 전압은 서스테인 전압(Vs)을 유지한다.
상기에서는 본 발명에 따른 에너지 회수 회로를 플라즈마 디스플레이 장치에 이용하는 것을 예로 들어 설명하였으나, 본 발명은 이에 한정되지 아니하며 플라즈마 디스플레이 패널 이외에 LCD, OLED 등 여러 디스플레이 패널에 공급되는 구동 신호를 생성하기 위해 이용될 수 있다.
이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
도 1은 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.
도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 나타내는 단면도이다.
도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.
도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 나타내는 타이밍도이다.
도 5는 플라즈마 디스플레이 패널의 스캔 전극 또는 서스테인 전극에 구동 신호를 공급하기 위한 에너지 회수 회로의 구성을 나타내는 회로도이다.
도 6은 플라즈마 디스플레이 패널에 공급되는 서스테인 신호의 파형에 대한 일실시예를 나타내는 도면이다.
도 7은 본 발명에 따른 에너지 회수 회로의 구성에 대한 제1 실시예를 나타내는 회로도이다.
도 8은 도 7에 도시된 에너지 회수 회로에 공급되는 스위칭 제어 신호 및 패널에 공급되는 서스테인 신호의 파형에 대한 실시예를 나타내는 타이밍도이다.
도 9는 본 발명에 따른 에너지 회수 회로의 구성에 대한 제2 실시예를 나타내는 회로도이다.
도 10은 도 9에 도시된 에너지 회수 회로에 공급되는 스위칭 제어 신호 및 패널에 공급되는 서스테인 신호의 파형에 대한 실시예를 나타내는 타이밍도이다.

Claims (11)

  1. 상부기판에 형성되는 제1, 2 전극 및 하부기판에 형성되는 제3 전극을 구비하는 플라즈마 디스플레이 패널; 및 상기 복수의 전극들에 구동 신호를 공급하는 구동부를 포함하는 플라즈마 디스플레이 장치에 있어서,
    상기 구동부는 상기 제1, 2 전극에 서스테인 신호를 교번적으로 공급하며, 상기 제1 전극으로부터 회수한 에너지를 이용해 상기 제2 전극에 에너지를 충전하여 상기 제2 전극에 서스테인 신호를 공급하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 제1항에 있어서,
    상기 서스테인 신호는 전압이 점진적으로 상승하는 제1 구간, 전압을 유지 하는 제2 구간 및 전압이 점진적으로 하강하는 제3 구간을 순차적으로 포함하고, 상기 제1 전극에 공급되는 서스테인 신호의 상기 제3 구간은 상기 제2 전극에 공급되는 서스테인 신호의 제1 구간의 적어도 일부와 중첩되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제1항에 있어서,
    일단이 상기 제1, 2 전극 중 어느 하나와 연결되며, 타단이 상기 제1, 2 전극 사이의 에너지 공급 및 회수를 제어하는 ER 스위치와 연결되는 인덕터를 포함하 는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제3항에 있어서,
    상기 ER 스위치는 상기 인덕터의 타단과 서스테인 전압원 사이에 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1, 2 전극에 서스테인 전압을 공급하기 위해 각각 턴온되는 제1, 2 서스업 스위치; 및
    상기 제1, 2 전극에 기준 전압을 공급하기 위해 각각 턴온되는 제1, 2 서스다운 스위치를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제1 서스 업 스위치와 서스테인 전압원 사이에 제1 다이오드가 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제1 다이오드의 캐소드 단자는 상기 제1 서스 업 스위치와 연결되며, 애노드 단자는 상기 서스테인 전압원에 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제6항에 있어서,
    상기 제1, 2 전극 사이의 에너지 공급 및 회수를 제어하는 ER 스위치가 상기 제1 다이오드의 애노드 단자와 상기 서스테인 전압원 사이에 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 제6항에 있어서,
    상기 제1 전극에 연결되어 상기 패널의 커패시턴스와 함께 공진회로를 형성하는 인덕터를 포함하고, 상기 제1 다이오드의 애노드 단자가 상기 인덕터와 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제1항에 있어서,
    일단이 상기 제1, 2 전극 중 어느 하나와 연결되는 인덕터; 및
    상기 인덕터의 타단과 기준 전압원 사이에 연결된 제2 다이오드를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제2 다이오드의 캐소드 단자는 상기 인덕터에 연결되며, 애노드 단자는 상기 기준 전압원에 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020070126324A 2007-12-06 2007-12-06 플라즈마 디스플레이 장치 KR20090059456A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070126324A KR20090059456A (ko) 2007-12-06 2007-12-06 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070126324A KR20090059456A (ko) 2007-12-06 2007-12-06 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20090059456A true KR20090059456A (ko) 2009-06-11

Family

ID=40989561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070126324A KR20090059456A (ko) 2007-12-06 2007-12-06 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20090059456A (ko)

Similar Documents

Publication Publication Date Title
KR20080006987A (ko) 플라즈마 디스플레이 장치
KR100877191B1 (ko) 플라즈마 디스플레이 장치
US8049682B2 (en) Plasma display device
KR100903647B1 (ko) 플라즈마 디스플레이 패널 구동 장치 및 그를 이용한플라즈마 디스플레이 장치
KR20090106804A (ko) 플라즈마 디스플레이 장치
KR100794347B1 (ko) 플라즈마 디스플레이 장치
KR100806312B1 (ko) 플라즈마 디스플레이 장치
KR20080006370A (ko) 플라즈마 디스플레이 장치
KR100811141B1 (ko) 플라즈마 디스플레이 장치
KR100907715B1 (ko) 에너지 회수 회로 및 그를 이용한 플라즈마 디스플레이장치
KR20090059456A (ko) 플라즈마 디스플레이 장치
KR20080059902A (ko) 플라즈마 디스플레이 장치
KR20080052880A (ko) 플라즈마 디스플레이 장치
KR100806309B1 (ko) 플라즈마 디스플레이 장치
KR100830408B1 (ko) 플라즈마 디스플레이 장치
KR100790832B1 (ko) 플라즈마 디스플레이 장치
KR20100057353A (ko) 플라즈마 디스플레이 장치
JP2008015533A (ja) プラズマディスプレイパネルの駆動装置
KR20090050311A (ko) 플라즈마 디스플레이 장치
KR20090059782A (ko) 플라즈마 디스플레이 장치
KR20090050310A (ko) 플라즈마 디스플레이 장치
KR20100033802A (ko) 플라즈마 디스플레이 장치
KR20080057990A (ko) 플라즈마 디스플레이 장치
KR20090076399A (ko) 플라즈마 디스플레이 장치
KR20100051457A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid