KR20090059192A - Substrate for manufacturing semiconductor package and, method for manufacturing semiconductor package using the same - Google Patents

Substrate for manufacturing semiconductor package and, method for manufacturing semiconductor package using the same Download PDF

Info

Publication number
KR20090059192A
KR20090059192A KR1020070125903A KR20070125903A KR20090059192A KR 20090059192 A KR20090059192 A KR 20090059192A KR 1020070125903 A KR1020070125903 A KR 1020070125903A KR 20070125903 A KR20070125903 A KR 20070125903A KR 20090059192 A KR20090059192 A KR 20090059192A
Authority
KR
South Korea
Prior art keywords
lead
circuit board
printed circuit
chip
semiconductor package
Prior art date
Application number
KR1020070125903A
Other languages
Korean (ko)
Other versions
KR100922370B1 (en
Inventor
장유
배재민
이지훈
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020070125903A priority Critical patent/KR100922370B1/en
Publication of KR20090059192A publication Critical patent/KR20090059192A/en
Application granted granted Critical
Publication of KR100922370B1 publication Critical patent/KR100922370B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Abstract

A substrate for manufacturing a semiconductor package and a method for manufacturing the semiconductor package using the same are provided to reduce the length of a lead by mounting a printed circuit board in a chip mounting plate of a lead frame. A chip mounting plate is integrated from a side frame(12) of a lead frame(10) by a tie bar. A printed circuit board(30) is adhered on the tie bar. The printed circuit board includes a semiconductor chip attachment region and a plurality of wire bonding conductive patterns. A plurality of shot leads(14) are extended from the side frame of the lead frame and arranged adjacently to four sides of the printed circuit board.

Description

반도체 패키지 제조용 자재 및 이를 이용한 반도체 패키지 제조 방법{Substrate for manufacturing semiconductor package and, method for manufacturing semiconductor package using the same}Substrate for manufacturing semiconductor package and, method for manufacturing semiconductor package using the same}

본 발명은 반도체 패키지 제조용 자재 및 이를 이용한 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 리드프레임과 인쇄회로기판을 혼용시킨 자재 및, 이 자재를 이용하여 와이어의 길이를 짧게 그리고 본딩각이 최적으로 이루어질 수 있도록 한 반도체 패키지 제조 방법에 관한 것이다.The present invention relates to a material for manufacturing a semiconductor package and a method for manufacturing a semiconductor package using the same, and more particularly, a material in which a lead frame and a printed circuit board are mixed, and a short wire length and an optimal bonding angle using the material. The present invention relates to a method for manufacturing a semiconductor package.

주지된 바와 같이, 반도체 패키지는 금속재 등으로 만들어진 리드프레임, 소정의 회로경로가 집약된 수지계열의 인쇄회로기판 또는 회로필름 등과 같이 각종 자재(기판)를 이용하여 여러가지 구조로 제조되는 바, 최근에는 단위 시간당 생산성을 증대시키고자 매트릭스(matrix) 배열 구조의 칩부착 영역을 갖는 기판을 이용하여, 반도체 칩 부착 공정, 와이어 본딩 공정, 몰딩 공정 등을 거치게 한 다음, 낱개로 소잉 내지 싱귤레이션하는 공정 등을 거치게 하여, 한번에 많은 반도체 패 키지를 제조하는 추세에 있다.As is well known, semiconductor packages are manufactured in various structures using various materials (substrates), such as lead frames made of metal materials, resin-based printed circuit boards or circuit films in which predetermined circuit paths are concentrated. In order to increase productivity per unit time, a substrate having a chip attachment region having a matrix array structure is subjected to a semiconductor chip attaching process, a wire bonding process, a molding process, and the like, and then separately sawed or singulated. By going through, there is a trend to manufacture many semiconductor packages at once.

상기 리드프레임의 경우, 전체적인 골격 지지를 하는 사이드 프레임과, 반도체 칩이 부착되는 칩탑재판과, 상기 사이드 프레임으로부터 연장되어 칩탑재판의 네 변에 인접 배열되는 다수의 리드와, 상기 칩탑재판의 각 모서리와 상기 사이드프레임을 일체로 연결하는 타이바 등으로 구성되어 있다.In the case of the lead frame, a side frame for supporting the overall skeleton, a chip mounting plate to which semiconductor chips are attached, a plurality of leads extending from the side frame and arranged adjacent to four sides of the chip mounting plate, and the chip mounting plate Consists of tie bars and the like to connect the corners and the side frames integrally.

이러한 리드프레임을 이용한 반도체 패키지의 제조 공정은, 상기 칩탑재판에 칩을 에폭시 등을 이용하여 부착하는 단계와, 상기 반도체 칩의 본딩패드와 각 리드간을 와이어로 본딩하는 단계와, 상기 반도체 칩과 와이어 등을 외부로부터 보호하기 위하여 몰딩 컴파운드 수지로 몰딩하는 단계와, 상기 리드중 몰딩수지면으로부터 노출된 외부리드를 트리밍 및 포밍하는 단계 등을 포함하여 이루어진다.In the manufacturing process of the semiconductor package using the lead frame, the step of attaching the chip to the chip mounting plate using an epoxy or the like, bonding the bonding pad and each lead of the semiconductor chip with a wire, and the semiconductor chip And molding with a molding compound resin to protect the wires and the like from the outside, and trimming and forming the external leads exposed from the molding resin surface of the lead.

그러나, 상기 리드프레임의 리드는 파인 피치(fine pitch)를 위해 보다 얇게 그리고 보다 많은 수로 제작됨에 따라, 각 공정중 핸들링시 흔들림, 특히 몰딩수지의 흐름 압력에 의하여 각 리드들의 흔들림 현상이 발생될 수 있고, 또한 반도체 칩과 리드간을 연결하는 와이어가 몰딩수지 흐름 압력에 의하여 한쪽 방향으로 쏠리면서 휘어지는 와이어 스위핑(wire-sweeping) 등의 현상이 발생될 수 있으며, 결국 반도체 패키지로 완성된 경우 서로 인접하는 와이어끼리 접촉되어 쇼트 현상 등을 초래하는 문제점이 있다.However, as the lead of the lead frame is made thinner and larger in number for fine pitch, shaking during handling may occur, in particular, shaking of each lead due to the flow pressure of the molding resin. In addition, a wire-sweeping may occur when the wire connecting the semiconductor chip and the lead is drawn in one direction due to the molding resin flow pressure, and thus may be adjacent to each other when the semiconductor package is completed. There is a problem in that the wires are in contact with each other and cause a short phenomenon.

이에, 다수의 리드를 댐바를 이용하여 일체로 연결하거나, 테이프를 부착하는 방법 등을 채택하여, 각 공정간 리드의 흔들림을 방지하는 동시에 몰딩 공정시 휘어짐 현상 등을 방지하고 있다.Accordingly, a plurality of leads are integrally connected using a dam bar, a tape attaching method, or the like is adopted to prevent the lead from shaking during each process and to prevent warpage during molding.

가장 좋은 리드의 흔들림 방지책은 리드를 짧게 구현하고, 와이어 스위핑 방지책은 와이어의 길이를 짧게 구현하는 것에 있다 하겠다.The best way to prevent the lead from shaking is to make the lead shorter, and the wire sweeping prevention is to make the wire shorter.

한편, 리드프레임을 이용한 패키지에서 발생되는 문제점중 다른 하나는 리드프레임의 리드의 파인 피치로 인하여, 각 리드의 본드핑거면 즉, 와이어가 본딩되는 자리면이 매우 좁아 와이어 본딩의 본딩각을 맞추는데 어려움이 있다.On the other hand, one of the problems caused by the package using the lead frame is due to the fine pitch of the leads of the lead frame, it is difficult to match the bonding angle of the wire bonding because the bonding finger surface of each lead, that is, the seat surface where the wire is bonded is very narrow There is this.

즉, 첨부한 도 6에서 보는 바와 같이, 와이어 본딩 공정시, 와이어(1)가 반도체 칩(2)의 본딩패드에 볼본딩(1차 본딩)된 다음, 리드(3)쪽으로 루프를 형성하며 연장되는 동시에 해당 리드의 본드핑거면에 스티치 본딩(2차 본딩)을 하게 되는데, 파인 피치에 따라 각 리드가 길어지면서 점차 안쪽으로 갈수록 협소한 면적을 갖기 때문에 각 리드(3)의 본드 핑거면이 매우 협소하게 형성될 수 밖에 없고, 결국 와이어(1)가 각 리드(3)의 본드 핑거면으로 향하는 본딩각을 셋팅하는데 정밀도를 요하며 매우 어려운 문제점이 있다.That is, as shown in FIG. 6, in the wire bonding process, the wire 1 is ball bonded to the bonding pad of the semiconductor chip 2 (primary bonding), and then looped toward the lead 3 to extend. At the same time, a stitch bonding (secondary bonding) is performed on the bond finger surface of the lead, and as the lead pitch increases depending on the fine pitch, the lead finger surface of each lead 3 becomes very narrow. Inevitably, the wire 1 needs precision to set a bonding angle toward the bond finger surface of each lead 3, which is very difficult.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 리드프레임의 칩탑재판에 인쇄회로기판을 탑재하여, 리드의 길이를 흔들리지 않을 정도로 짧게 구현할 수 있는 반도체 패키지 제조용 자재를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above, and has an object to provide a material for manufacturing a semiconductor package that can be implemented to have a printed circuit board mounted on a chip mounting board of a lead frame so that the length of the lead can be made short. .

또한, 본 발명의 다른 목적은 리드프레임과 인쇄회로기판을 혼용시킨 자재 를 이용하여, 와이어의 길이를 짧게 그리고 각 리드에 대한 본딩각이 최적으로 이 루어질 수 있도록 한 반도체 패키지 제조 방법을 제공하는데 있다.In addition, another object of the present invention is to provide a method for manufacturing a semiconductor package by using a material in which the lead frame and the printed circuit board are mixed, so that the length of the wire can be shortened and the bonding angle for each lead can be optimally achieved. have.

상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 리드프레임의 사이드 프레임으로부터 타이바에 의하여 일체로 형성되며 아래쪽으로 다운셋된 칩탑재판과; 반도체 칩 부착영역과, 이 칩 부착영역의 외곽에 다수의 와이어 본딩용 전도성패턴이 노출 형성된 구조로서, 상기 칩탑재판상에 부착되는 인쇄회로기판과; 상기 리드프레임의 사이드 프레임으로부터 연장되어 상기 인쇄회로기판의 네 변에 인접 배열되는 다수의 숏 리드; 를 포함하여 구성된 것을 특징으로 하는 반도체 패키지 제조용 자재를 제공한다.One embodiment of the present invention for achieving the above object is a chip-mounted plate integrally formed by a tie bar from the side frame of the lead frame and downset down; A printed circuit board having a semiconductor chip attaching region and a plurality of conductive patterns for wire bonding exposed outside the chip attaching region, the printed circuit board being attached to the chip mounting plate; A plurality of short leads extending from a side frame of the lead frame and arranged adjacent to four sides of the printed circuit board; It provides a material for manufacturing a semiconductor package, characterized in that configured to include.

바람직한 일 구현예로서, 상기 리드프레임의 각 숏 리드와 상기 인쇄회로기판의 각 전도성 회로패턴은 서로 같거나 다른 갯수를 이루면서 서로 인접 배열되는 것을 특징으로 한다.In one preferred embodiment, each short lead of the lead frame and each conductive circuit pattern of the printed circuit board are arranged adjacent to each other while forming the same or different number.

바람직한 일 구현예로서, 상기 칩탑재판은 원판형 중앙패드와, 이 중앙패드와 타이바를 연결하는 엑스자형 패드로 구성된 것을 특징으로 한다.In a preferred embodiment, the chip mounting plate is characterized in that consisting of a disk-shaped center pad, and the X-shaped pad connecting the center pad and the tie bar.

상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 사이드 프레임으로부터 타이바에 의하여 일체로 형성되며 아래쪽으로 다운셋된 칩탑재판상에 인쇄회로기판이 부착된 자재를 제공하는 단계와; 상기 인쇄회로기판의 칩 부착영역에 반도체 칩을 부착하는 단계와; 상기 반도체 칩의 각 본딩패드와, 상기 인쇄회로기판의 칩 부착영역의 외곽에 노출 형성된 각 와이어 본딩용 전도성패턴간을 제1와이어 로 본딩하는 단계와; 상기 각 와이어 본딩용 전도성패턴과 상기 리드프레임의 각 숏 리드간을 제2와이어로 본딩하는 단계와; 상기 반도체 칩과 제1 및 제2와이어, 칩탑재판을 몰딩 컴파운드 수지로 감싸주어 봉지체를 형성하는 몰딩 단계와; 상기 몰딩 컴파운드 수지로부터 외부로 돌출된 각 숏 리드의 외부리드를 트리밍 및 포밍하는 단계; 로 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.Another embodiment of the present invention for achieving the above object comprises the steps of: providing a material having a printed circuit board attached to the chip mounting board integrally formed by the tie bar from the side frame and downset; Attaching a semiconductor chip to a chip attachment region of the printed circuit board; Bonding each of the bonding pads of the semiconductor chip and the conductive patterns for wire bonding exposed on the outside of the chip attachment region of the printed circuit board with a first wire; Bonding each of the conductive patterns for wire bonding and each short lead of the lead frame with a second wire; A molding step of encapsulating the semiconductor chip, the first and second wires, and the chip mounting plate with a molding compound resin to form an encapsulation body; Trimming and forming an outer lead of each short lead protruding outward from the molding compound resin; It provides a method for manufacturing a semiconductor package, characterized in that consisting of.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공할 수 있다.Through the above problem solving means, the present invention can provide the following effects.

리드프레임의 다운셋된 칩탑재판에 인쇄회로기판이 안착된 혼합형 자재를 제공하고, 와이어 본딩을 반도체 칩과 인쇄회로기판간, 그리고 인쇄회로기판과 리드간에 2차에 거쳐 실시할 수 있도록 함으로써, 리드의 길이를 짧게 구현하는 동시에 리드의 본드핑거 면적을 크게 증대시켜 안정적인 본딩각을 제공할 수 있고, 테이프 또는 댐바와 같은 별도의 리드 흔들림 방지수단이 필요없는 장점이 있다.By providing a mixed material with a printed circuit board on the downset chip mounting board of the lead frame, and allowing wire bonding to be carried out between the semiconductor chip and the printed circuit board and between the printed circuit board and the lead, The lead length can be shortened and the bond finger area of the lead can be greatly increased to provide a stable bonding angle, and there is no need for a separate lead anti-shake means such as a tape or a dam bar.

특히, 와이어의 길이가 짧아지게 되어, 와이어 스위핑 현상을 방지할 수 있다.In particular, the length of the wire is shortened, which can prevent the wire sweeping phenomenon.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 반도체 패키지 제조용 자재는 리드프레임과 인쇄회로기판이 혼용된 점에 특징이 있고, 이러한 리드프레임과 인쇄회로기판의 혼용에 따라 리드의 길이를 짧게 구현함과 아울러 와이어의 길이도 짧게 구현할 수 있도록 한 점에 주안점이 있으며, 그 구조는 첨부한 도 1 및 도 2에 도시된 바와 같다.The material for manufacturing a semiconductor package of the present invention is characterized in that the lead frame and the printed circuit board are mixed, and the length of the lead can be shortened and the wire length can be shortened according to the mixing of the lead frame and the printed circuit board. One point is to make a point, and the structure is as shown in Figures 1 and 2 attached.

첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 자재로서, 리드프레임만을 보여주는 평면도이고, 도 2는 그 사시도이며, 도 3은 본 발명에 따른 반도체 패키지 제조용 자재로서, 리드프레임에 인쇄회로기판이 혼용된 것을 보여주는 사시도이다.1 is a plan view showing only a lead frame as a material for manufacturing a semiconductor package according to the present invention, FIG. 2 is a perspective view thereof, and FIG. 3 is a material for manufacturing a semiconductor package according to the present invention, in which a printed circuit board is mixed in a lead frame. It is a perspective view showing what happened.

본 발명의 리드프레임(10)은 사이드프레임(12)으로부터 연장된 다수의 리드(14)와, 칩탑재판(16)을 포함하는 점은 통상의 리드프레임과 동일하지만, 본 발명의 리드프레임(10)의 리드는 기존의 파인피치에 따른 리드에 비하여 그 길이가 많이 짧아진 숏 리드(14)이고, 칩탑재판(16)은 원판형 중앙패드(18)와, 이 중앙패드(18)와 타이바(22)를 연결하는 엑스자형 패드(20)로 구성된 점에서 차이가 있으며, 특히 엑스자형 패드(20)와 타이바(22)의 인접부분에서 다운셋부(24)로 형성되어 엑스자형 타이바(20)는 아래쪽으로 다운셋된 형태를 갖는다.Although the lead frame 10 of the present invention includes a plurality of leads 14 and a chip mounting plate 16 extending from the side frame 12, the lead frame 10 of the present invention is the same as the conventional lead frame ( The lead of 10) is a short lead 14 having a much shorter length than the lead according to the conventional fine pitch, and the chip mounting plate 16 has a disc-shaped center pad 18 and the center pad 18 and There is a difference in that it consists of the X-shaped pad 20 to connect the tie bar 22, in particular the X-shaped pad 20 and formed in the adjacent portion of the tie bar 22 as the downset portion 24 The bar 20 has a shape downset downward.

여기서, 첨부한 도 3에 도시된 바와 같이 상기 칩탑재판(16)에 반도체 칩이 탑재되는 것이 아니라, 인쇄회로기판(30)을 탑재시키는 바, 소정의 접착수단(예를 들어, 양면테이프, 에폭시 수지 등)을 이용하여 인쇄회로기판(30)을 칩탑재판(16)의 원판형 중앙패드(18) 및 엑스자형 패드(20)에 올려 부착시킨다.Here, as shown in FIG. 3, the semiconductor chip is not mounted on the chip mounting plate 16, but the printed circuit board 30 is mounted on the chip mounting board 16. The printed circuit board 30 is attached to the disc-shaped center pad 18 and the X-shaped pad 20 of the chip mounting board 16 using an epoxy resin or the like.

이때, 상기 인쇄회로기판(30)의 중앙영역은 칩부착 영역이 되고, 이 칩부착 영역의 사방 위치에는 다수의 와이어 본딩용 전도성패턴(32)이 외부로 노출되며 배열되는 상태가 된다.At this time, the center region of the printed circuit board 30 is a chip attaching region, and a plurality of conductive patterns 32 for wire bonding are exposed and arranged at all four positions of the chip attaching region.

상기 각 와이어 본딩용 전도성 패턴(32)은 인쇄회로기판(30)에 구리 박막을 식각 처리 공정을 이용하여 형성하는 바, 이러한 공정은 당분야에서 널리 알려진 사실이므로 그 설명은 생략하기로 한다.Each of the conductive patterns 32 for wire bonding is formed on the printed circuit board 30 by using an etching process of a copper thin film. Since the process is well known in the art, the description thereof will be omitted.

한편, 상기 리드프레임(10)의 각 숏 리드(14)와 상기 인쇄회로기판(30)의 각 전도성 회로패턴(32)은 서로 같거나 또는 서로 다른 갯수를 이루면서 서로 가깝게 인접 배열되도록 한다.Meanwhile, the short leads 14 of the lead frame 10 and the conductive circuit patterns 32 of the printed circuit board 30 are arranged to be adjacent to each other while forming the same or different numbers.

이때, 상기 리드프레임(10)의 각 숏 리드(14)와 상기 인쇄회로기판(30)의 각 전도성 회로패턴(32)이 서로 다른 갯수로 정해지는 이유는 반도체 칩의 다이패드와 전도성 회로패턴간에 연결되는 와이어가 더 많거나 적으면, 전도성 회로패턴의 수가 들어 날 수도 또는 줄어들 수도 있기 때문이다.In this case, the short lead 14 of the lead frame 10 and the conductive circuit patterns 32 of the printed circuit board 30 are determined to have different numbers between the die pads of the semiconductor chip and the conductive circuit patterns. If more or fewer wires are connected, the number of conductive circuit patterns may enter or decrease.

이와 같이, 본 발명에 따른 자재는 리드프레임(10)과 인쇄회로기판(30)이 혼용된 형태를 가지게 되는 바, 리드프레임(10)의 각 리드(14)를 외력에 흔들리지 않을 정도로 짧은 숏 리드(14)로 구비한 점에 특징이 있고, 또한 인쇄회로기판(30)의 칩부착 영역에 부착되는 반도체 칩과 각 와이어 본딩용 전도성패턴(32)간의 거리 및, 상기 각 리드(14)와 각 전도성패턴(32)간의 거리를 짧게하여 와이어 본딩 거리 및 와이어 길이를 짧게 구현한 점에 특징이 있다 하겠다.As described above, the material according to the present invention has a form in which the lead frame 10 and the printed circuit board 30 are mixed, so that the short leads are short enough not to shake each lead 14 of the lead frame 10 with external force. (14), the distance between the semiconductor chip attached to the chip attachment region of the printed circuit board 30 and the conductive pattern 32 for each wire bonding, and the respective leads 14 and each By shortening the distance between the conductive pattern 32 will be characterized in that the wire bonding distance and the wire length is implemented short.

이렇게 구비된 자재를 이용한 반도체 패키지 제조 방법을 살펴보면 다음과 같다.Looking at the semiconductor package manufacturing method using the material provided as follows.

먼저, 상기 자재의 인쇄회로기판의 칩부착영역에 반도체 칩을 부착한다.First, the semiconductor chip is attached to the chip attaching region of the printed circuit board of the material.

이어서, 첨부한 도 4a 및 도 4b에 도시된 바와 같이 상기 인쇄회로기판(30)의 칩 부착영역에 반도체 칩(40)을 부착한 후, 상기 반도체 칩(40)의 각 본딩패드와, 상기 인쇄회로기판(30)의 각 와이어 본딩용 전도성패턴(32) 안쪽단 간을 제1와이어(42)로 본딩한다.Subsequently, as shown in FIGS. 4A and 4B, after attaching the semiconductor chip 40 to the chip attaching region of the printed circuit board 30, each bonding pad of the semiconductor chip 40 and the printing are printed. The inner ends of the conductive patterns 32 for wire bonding of the circuit board 30 are bonded with the first wire 42.

연이어, 상기 각 와이어 본딩용 전도성패턴(32) 바깥쪽단과 상기 리드프레임(10)의 각 숏 리드(14)간을 제2와이어(44)로 본딩한다.Subsequently, a second wire 44 is bonded between an outer end of each of the wire bonding conductive patterns 32 and each short lead 14 of the lead frame 10.

이때, 상기 반도체 칩(40)과 와이어 본딩용 전도성패턴(32)간의 거리가 가까워 제1와이어(42)의 길이를 짧게 적용할 수 있고, 또한 상기 각 숏 리드(14)와 와이어 본딩용 전도성패턴(32)간의 거리가 가까워 제2와이어(44)의 길이도 짧게 적용할 수 있게 되어, 후술하는 몰딩 공정시 몰딩수지의 흐름 압력에 의한 와이어 스위핑 현상을 방지할 수 있다.In this case, since the distance between the semiconductor chip 40 and the wire bonding conductive pattern 32 is close, the length of the first wire 42 may be shortened, and the short lead 14 and the wire bonding conductive pattern may be shortened. Since the distance between the 32 is so close that the length of the second wire 44 can be shortly applied, it is possible to prevent the wire sweeping phenomenon due to the flow pressure of the molding resin during the molding process described later.

한편, 기존의 파인피치 및 길다란 길이에 따라 와이어가 본딩되는 자리면(본드핑거)의 면적이 협소하였지만, 본 발명의 숏 리드(14)는 짧으면서 그 본드핑거 면적이 증대되어 와이어의 본딩각을 수월하게 설정할 수 있고, 와이어 본딩이 보다 원할하게 이루어질 수 있게 해준다.On the other hand, although the area of the seat surface (bond finger) to which the wire is bonded is narrow according to the existing fine pitch and the long length, the short lead 14 of the present invention is short and the bond finger area is increased to increase the bonding angle of the wire. It is easy to set up and makes wire bonding more smooth.

다음으로, 첨부한 도 5에 도시된 바와 같이 상기 반도체 칩(40)과 제1 및 제2와이어(42,44), 칩탑재판(16) 등을 외부로부터 보호하기 위하여 몰딩 컴파운드 수지(50)로 감싸주어 봉지체를 형성하는 몰딩 단계가 진행되는 바, 이때 몰딩 수지(50)의 흐름 압력에도 제1 및 제2와이어(42,44)는 그 길이가 짧게 적용됨에 따라 와이어 스위핑되지 않게 된다.Next, as shown in FIG. 5, a molding compound resin 50 is provided to protect the semiconductor chip 40, the first and second wires 42 and 44, the chip mounting plate 16, and the like from the outside. The molding step of encapsulating the encapsulated product is performed, wherein the first and second wires 42 and 44 are not swept as the length of the first and second wires 42 and 44 is short.

이후, 상기 몰딩 컴파운드 수지(50)로부터 외부로 돌출된 각 숏 리드(14)의 외부리드를 트리밍 및 포밍하는 단계가 후공정으로 진행되어 최종적으로 반도체 패키지로 완성된다.Thereafter, trimming and forming the outer lead of each shot lead 14 protruding outward from the molding compound resin 50 is performed in a later process to finally complete the semiconductor package.

도 1은 본 발명에 따른 반도체 패키지 제조용 자재로서, 리드프레임만을 보여주는 평면도,1 is a plan view showing only a lead frame as a material for manufacturing a semiconductor package according to the present invention;

도 2는 본 발명에 따른 반도체 패키지 제조용 자재로서, 리드프레임만을 보여주는 사시도,2 is a perspective view showing only a lead frame as a material for manufacturing a semiconductor package according to the present invention;

도 3은 본 발명에 따른 반도체 패키지 제조용 자재로서, 리드프레임에 인쇄회로기판이 혼용된 것을 보여주는 사시도,3 is a perspective view showing that a printed circuit board is mixed in a lead frame as a material for manufacturing a semiconductor package according to the present invention;

도 4a 및 도 4b는 본 발명에 따른 반도체 패키지 제조용 자재를 이용하여 반도체 패키지를 제조하는 공정중, 와이어 본딩 공정을 설명하는 사시도 및 단면도,4A and 4B are a perspective view and a cross-sectional view illustrating a wire bonding process during a process of manufacturing a semiconductor package using a material for manufacturing a semiconductor package according to the present invention;

도 5는 본 발명에 따른 반도체 패키지 제조용 자재를 이용하여 반도체 패키지를 제조하는 공정중, 몰딩 공정을 설명하는 단면도,5 is a cross-sectional view illustrating a molding process during a process of manufacturing a semiconductor package using a material for manufacturing a semiconductor package according to the present invention;

도 6은 기존의 리드프레임의 리드에 대한 와이어 본딩 공정을 설명하는 개략도.6 is a schematic diagram illustrating a wire bonding process for a lead of an existing lead frame.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 리드프레임 12 : 사이드프레임10: lead frame 12: side frame

14 : 숏 리드 16 : 칩탑재판14: short lead 16: chip mounting board

18 : 원판형 중앙패드 20 : 엑스자형 패드18: disc-shaped center pad 20: X-shaped pad

22 : 타이바 24 : 다운셋부22: tie bar 24: downset

30 : 인쇄회로기판 32 : 와이어 본딩용 전도성패턴30: printed circuit board 32: conductive pattern for wire bonding

40 : 반도체 칩 42 : 제1와이어40: semiconductor chip 42: first wire

44 : 제2와이어 50 : 몰딩 컴파운드 수지44: second wire 50: molding compound resin

Claims (4)

리드프레임의 사이드 프레임으로부터 타이바에 의하여 일체로 형성되며 아래쪽으로 다운셋된 칩탑재판과; A chip mounting plate integrally formed by a tie bar from the side frame of the lead frame and downset downward; 반도체 칩 부착영역과, 이 칩 부착영역의 외곽에 다수의 와이어 본딩용 전도성패턴이 노출 형성된 구조로서, 상기 타이바상에 부착되는 인쇄회로기판과; A semiconductor chip attaching region and a plurality of conductive patterns for wire bonding exposed on the outside of the chip attaching region, the printed circuit board being attached on the tie bar; 상기 리드프레임의 사이드 프레임으로부터 연장되어 상기 인쇄회로기판의 네 변에 인접 배열되는 다수의 숏 리드;A plurality of short leads extending from a side frame of the lead frame and arranged adjacent to four sides of the printed circuit board; 를 포함하여 구성된 것을 특징으로 하는 반도체 패키지 제조용 자재.Semiconductor package manufacturing material, characterized in that configured to include. 청구항 1에 있어서, The method according to claim 1, 상기 리드프레임의 각 숏 리드와 상기 인쇄회로기판의 각 전도성 회로패턴은 서로 같거나 다른 갯수를 이루면서 서로 인접 배열되는 것을 특징으로 하는 반도체 패키지 제조용 자재.And each shot lead of the lead frame and each conductive circuit pattern of the printed circuit board are arranged adjacent to each other while forming the same or different number. 청구항 1에 있어서,The method according to claim 1, 상기 칩탑재판은 원판형 중앙패드와, 이 중앙패드와 타이바를 연결하는 엑스자형 패드로 구성된 것을 특징으로 하는 반도체 패키지 제조용 자재.The chip mounting plate is a semiconductor package manufacturing material, characterized in that consisting of a disk-shaped center pad, and the X-shaped pad connecting the center pad and the tie bar. 사이드 프레임으로부터 타이바에 의하여 일체로 형성되며 아래쪽으로 다운셋된 칩탑재판상에 인쇄회로기판이 부착된 자재를 제공하는 단계와;Providing a material integrally formed by a tie bar from a side frame and having a printed circuit board attached thereto on a chip mounted substrate downset; 상기 인쇄회로기판의 칩 부착영역에 반도체 칩을 부착하는 단계와; Attaching a semiconductor chip to a chip attachment region of the printed circuit board; 상기 반도체 칩의 각 본딩패드와, 상기 인쇄회로기판의 칩 부착영역의 외곽에 노출 형성된 각 와이어 본딩용 전도성패턴간을 제1와이어로 본딩하는 단계와;Bonding each of the bonding pads of the semiconductor chip and the conductive patterns for wire bonding exposed on the outside of the chip attachment region of the printed circuit board with a first wire; 상기 각 와이어 본딩용 전도성패턴과 상기 리드프레임의 각 숏 리드간을 제2와이어로 본딩하는 단계와;Bonding each of the conductive patterns for wire bonding and each short lead of the lead frame with a second wire; 상기 반도체 칩과 제1 및 제2와이어, 칩탑재판을 몰딩 컴파운드 수지로 감싸주어 봉지체를 형성하는 몰딩 단계와;A molding step of encapsulating the semiconductor chip, the first and second wires, and the chip mounting plate with a molding compound resin to form an encapsulation body; 상기 몰딩 컴파운드 수지로부터 외부로 돌출된 각 숏 리드의 외부리드를 트리밍 및 포밍하는 단계;Trimming and forming an outer lead of each short lead protruding outward from the molding compound resin; 로 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법.Method for manufacturing a semiconductor package, characterized in that consisting of.
KR1020070125903A 2007-12-06 2007-12-06 Substrate for manufacturing semiconductor package and, method for manufacturing semiconductor package using the same KR100922370B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070125903A KR100922370B1 (en) 2007-12-06 2007-12-06 Substrate for manufacturing semiconductor package and, method for manufacturing semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070125903A KR100922370B1 (en) 2007-12-06 2007-12-06 Substrate for manufacturing semiconductor package and, method for manufacturing semiconductor package using the same

Publications (2)

Publication Number Publication Date
KR20090059192A true KR20090059192A (en) 2009-06-11
KR100922370B1 KR100922370B1 (en) 2009-10-21

Family

ID=40989342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070125903A KR100922370B1 (en) 2007-12-06 2007-12-06 Substrate for manufacturing semiconductor package and, method for manufacturing semiconductor package using the same

Country Status (1)

Country Link
KR (1) KR100922370B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543931A (en) * 2011-12-31 2012-07-04 天水华天科技股份有限公司 Center-wiring double-circle-arrangement single-IC (integrated circuit) chip packaging piece and preparation method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332441B (en) * 2010-07-12 2014-05-14 无锡华润安盛科技有限公司 High-alignment-packaging-type lead frame and packaging structure thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120403A (en) * 1992-10-01 1994-04-28 Dainippon Printing Co Ltd Lead frame for mounting electronic circuit element
US5283717A (en) * 1992-12-04 1994-02-01 Sgs-Thomson Microelectronics, Inc. Circuit assembly having interposer lead frame
KR970053646A (en) * 1995-12-07 1997-07-31 김주용 Semiconductor package and manufacturing method
JP2005129605A (en) 2003-10-22 2005-05-19 Ricoh Co Ltd Wiring board and semiconductor package using it

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543931A (en) * 2011-12-31 2012-07-04 天水华天科技股份有限公司 Center-wiring double-circle-arrangement single-IC (integrated circuit) chip packaging piece and preparation method thereof

Also Published As

Publication number Publication date
KR100922370B1 (en) 2009-10-21

Similar Documents

Publication Publication Date Title
US7808084B1 (en) Semiconductor package with half-etched locking features
US8044494B2 (en) Stackable molded packages and methods of making the same
US7476962B2 (en) Stack semiconductor package formed by multiple molding and method of manufacturing the same
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US6972214B2 (en) Method for fabricating a semiconductor package with multi layered leadframe
US7911047B2 (en) Semiconductor device and method of fabricating the semiconductor device
US8093694B2 (en) Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
US6445077B1 (en) Semiconductor chip package
JP5227501B2 (en) Stack die package and method of manufacturing the same
US8022539B2 (en) Integrated circuit packaging system with increased connectivity and method of manufacture thereof
US20070176269A1 (en) Multi-chips module package and manufacturing method thereof
KR20030018204A (en) Multi chip package having spacer
US8531017B2 (en) Semiconductor packages having increased input/output capacity and related methods
KR20150047168A (en) Semiconductor package
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
KR20040037575A (en) Micro leadless package having oblique etching line
KR20070015014A (en) Method of making a stacked die package
US7095122B2 (en) Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
KR20040108582A (en) Seniconductor device and method for fabricating the same
KR100922370B1 (en) Substrate for manufacturing semiconductor package and, method for manufacturing semiconductor package using the same
US8969139B2 (en) Lead frame array package with flip chip die attach
KR100923999B1 (en) Fabrication method of Structure of Stack Semiconductor Package Without PCB
KR20070078593A (en) Array type leadframe package, semiconductor package using array type leadframe package, and method for manufacturing the semiconductor package
KR20070067382A (en) Substrate for semiconductor package
KR100384335B1 (en) A semiconductor packages and manufacturing method for it

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161005

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181008

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 11