KR20090048813A - Conductive adhesive and flipchip bonding method using the same - Google Patents
Conductive adhesive and flipchip bonding method using the same Download PDFInfo
- Publication number
- KR20090048813A KR20090048813A KR1020070114866A KR20070114866A KR20090048813A KR 20090048813 A KR20090048813 A KR 20090048813A KR 1020070114866 A KR1020070114866 A KR 1020070114866A KR 20070114866 A KR20070114866 A KR 20070114866A KR 20090048813 A KR20090048813 A KR 20090048813A
- Authority
- KR
- South Korea
- Prior art keywords
- ball
- pressure
- nonconductive
- temperature
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Wire Bonding (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
본 발명은 도전 접착제 및 이를 이용한 플립칩 본딩 방법에 관한 것으로서, 보다 상세하게는 반도체 칩과 기판 간의 간격을 조정하기 위한 비전도성 볼을 포함하는 도전 접착제 및 이를 이용한 플립칩 본딩 방법에 관한 것이다. 본 발명에 따른 도전 접착제는 열경화성을 갖는 고분자 수지; 상기 고분자 수지에 분산되어 있는 저융점 솔더볼; 및 상기 고분자 수지에 분산되어 있고 상기 저융점 솔더볼의 용융점보다 높은 용융점을 가지는 비전도성 볼로 구성된다. 본 발명은 도전 접착제 내부에 반도체 칩 및 기판 간의 간격을 조정하기 위한 비전도성 볼을 포함시킴으로써, 별도의 정교한 제어 기술 없이 단순히 압력 조절을 통해 낮은 비용으로 플립칩 본딩 공정을 수행할 수 있으며, 이에 따라 공정시간을 단축하고 제품의 수율을 증가시킬 수 있다. The present invention relates to a conductive adhesive and a flip chip bonding method using the same, and more particularly, to a conductive adhesive including a non-conductive ball for adjusting the distance between the semiconductor chip and the substrate and a flip chip bonding method using the same. Conductive adhesive according to the invention is a polymer resin having a thermosetting; A low melting solder ball dispersed in the polymer resin; And a nonconductive ball dispersed in the polymer resin and having a melting point higher than that of the low melting solder ball. The present invention includes a non-conductive ball for adjusting the gap between the semiconductor chip and the substrate inside the conductive adhesive, so that the flip chip bonding process can be performed at low cost simply by adjusting the pressure without any sophisticated control technique. It can shorten the processing time and increase the yield of the product.
저융점 솔더, 도전 접착제, ACF, 플립칩 본딩 Low Melting Solder, Conductive Adhesive, ACF, Flip Chip Bonding
Description
본 발명은 도전 접착제 및 이를 이용한 플립칩 본딩 방법에 관한 것으로서, 보다 상세하게는 반도체 칩과 기판 간의 간격을 조정하기 위한 비전도성 볼을 포함하는 도전 접착제 및 이를 이용한 플립칩 본딩 방법에 관한 것이다.The present invention relates to a conductive adhesive and a flip chip bonding method using the same, and more particularly, to a conductive adhesive including a non-conductive ball for adjusting the distance between the semiconductor chip and the substrate and a flip chip bonding method using the same.
전자 패키징 기술은 반도체 소자에서부터 최종 완성제품까지의 모든 단계를 포함하는 광범위하고 다양한 시스템 제조 기술이다. 최근 급속히 발전하는 반도체 기술은 이미 백만개 이상의 셀(cell)을 집적화하고 있으며, 비메모리 소자의 경우는 많은 I/O핀 개수, 큰 다이(die) 크기, 많은 열 방출, 고전기적 성능 등의 경향으로 발전하고 있다. 그러나, 상대적으로 이러한 소자를 패키지 하기 위한 전자 패키징 기술은 급속한 반도체 산업에 보조를 못 맞추었던 것이 사실이다. 전자 패키징 기술은 최종 전자 제품의 성능, 크기, 가격, 신뢰성 등을 결정하는 매우 중요한 기술로서, 특히 고전기적 성능, 극소형/고밀도, 저 전력, 다기능, 초고속 신호처리, 영구적 신뢰성 등을 추구하는 최근의 전자제품에 있어서는 그 위상이 더욱 중요해 지고 있다.Electronic packaging technology is a wide variety of systems fabrication technologies that cover all stages from semiconductor devices to finished products. Recent rapid development of semiconductor technology has already integrated more than one million cells, and non-memory devices tend to have a large number of I / O pins, large die size, high heat dissipation, and high performance. It is developing. However, the relative fact that electronic packaging technology for packaging such devices has not kept pace with the rapid semiconductor industry. Electronic packaging technology is a very important technology that determines the performance, size, price, and reliability of the final electronic product. In particular, electronic packaging technology has recently pursued high performance, ultra small / high density, low power, multifunction, ultra-fast signal processing, and permanent reliability. In electronics, the status is becoming more important.
이러한 추세에 부응하여, 리드를 사용하지 않고 반도체 칩을 기판에 전기적으로 연결시키는 기술 중의 하나인 플립칩(Flip chip) 본딩 기술이 최근 각광을 받고 있다. 플립칩 본딩 공정에서 반도체 칩을 기판에 결합하기 위하여 사용되는 도전 접착제는 일반적으로 도전성 입자인 솔더 및 열경화성 및/또는 열가소성을 가지는 절연 수지로 구성된다.In response to this trend, a flip chip bonding technique, which is one of techniques for electrically connecting a semiconductor chip to a substrate without using a lead, has recently been in the spotlight. The conductive adhesive used to bond the semiconductor chip to the substrate in the flip chip bonding process is generally composed of a conductive particle solder and an insulating resin having thermosetting and / or thermoplastic.
최근 반도체 칩과 기판 간의 전기적 결합을 강화하기 위하여 낮은 용융점을 가지는 저융점 솔더를 포함하는 도전 접착제가 많이 사용되고 있다. 플립칩 본딩 방법에 있어서, 저융점 솔더 입자들은 온도가 증가함에 따라 용융되어 서로 융합되고 저융점 솔더의 젖음성(Wettability)에 따라 반도체 칩의 전극과 기판의 전극 간에 웨팅(wetting)됨으로써 전극들을 전기적으로 연결한다. 이 때, 저융점 솔더 입자들이 충분히 융합 및 웨팅되기 위해서는 반도체 칩의 전극 및 기판의 전극 사이의 간격이 일정시간 동안 일정한 간격으로 유지되어야 한다.Recently, in order to strengthen electrical coupling between a semiconductor chip and a substrate, a conductive adhesive including a low melting point solder having a low melting point has been widely used. In the flip chip bonding method, the low melting solder particles are melted and fused with each other as the temperature increases, and the electrodes are electrically connected by wetting between the electrodes of the semiconductor chip and the substrate according to the wettability of the low melting solder. Connect. At this time, in order for the low melting point solder particles to be sufficiently fused and wetted, the interval between the electrode of the semiconductor chip and the electrode of the substrate should be maintained at a constant interval for a predetermined time.
종래의 플립칩 본딩 방법은 기판 표면에 별도의 스탠드 오프(Stand-off)를 형성함으로써 저융점 솔더의 융합 및 웨팅 중에 반도체 칩과 기판 사이의 간격이 스탠드 오프에 의해 유지될 수 있도록 한다. 그러나, 종래의 플립칩 본딩 방법은 스탠드 오프 형성을 위해 고가의 본딩 장비 및 정교한 제어 기술을 필요로 하는 단점이 있다.The conventional flip chip bonding method forms a separate stand-off on the substrate surface so that the gap between the semiconductor chip and the substrate can be maintained by the stand off during the fusion and wetting of the low melting point solder. However, the conventional flip chip bonding method has the disadvantage of requiring expensive bonding equipment and sophisticated control techniques for forming standoffs.
본 발명에서 해결하고자 하는 과제는, 고도의 제어 기술 없이도 적은 비용으로 저융점 솔더를 이용한 플립칩 본딩 공정을 수행할 수 있는 도전 접착제 및 이를 이용한 플립칩 본딩 방법을 제공하는 것이다.An object of the present invention is to provide a conductive adhesive and a flip chip bonding method using the same, which can perform a flip chip bonding process using a low melting point solder at a low cost without high control technology.
상술한 과제를 해결하기 위한 본 발명의 일 측면은 열경화성을 갖는 고분자 수지; 상기 고분자 수지에 분산되어 있는 저융점 솔더볼; 및 상기 고분자 수지에 분산되어 있고 상기 저융점 솔더볼의 용융점보다 높은 용융점을 가지는 비전도성 볼을 포함하는 도전 접착제를 제공한다.One aspect of the present invention for solving the above problems is a polymer resin having a thermosetting; A low melting solder ball dispersed in the polymer resin; And a nonconductive ball dispersed in the polymer resin and having a melting point higher than that of the low melting solder ball.
본 발명의 다른 측면은 저융점 솔더볼, 고분자 수지, 제 1 비전도성 볼 및 제 2 비전도성 볼을 포함하는 도전 접착제를 상기 기판 상에 제공하는 단계; 상기 반도체 칩의 전극과 상기 기판의 전극을 정렬하는 단계; 상기 저융점 솔더볼의 용융점보다 높은 제 1 온도에서 상기 반도체 칩과 상기 기판 사이에 소정의 제 1 압력을 가하는 단계; 및 상기 제 1 온도보다 높은 제 2 온도에서 상기 반도체 칩과 상기 기판 사이에 상기 제 1 압력보다 높은 제 2 압력을 가하는 단계를 포함하고, 상기 제 1 비전도성 볼은 상기 저융점 솔더볼의 용융점보다 높은 용융점을 가지고, 상기 제 2 비전도성 볼은 상기 저융점 솔더볼의 용융점보다 높은 용융점을 가지며 상기 제 1 비전도성 볼의 직경보다 작은 직경을 가지는 플립칩 본딩 방법을 제공한 다.According to another aspect of the present invention, there is provided a method including providing a conductive adhesive on the substrate, the conductive adhesive comprising a low melting solder ball, a polymer resin, a first nonconductive ball, and a second nonconductive ball; Aligning an electrode of the semiconductor chip with an electrode of the substrate; Applying a predetermined first pressure between the semiconductor chip and the substrate at a first temperature higher than a melting point of the low melting solder ball; And applying a second pressure higher than the first pressure between the semiconductor chip and the substrate at a second temperature higher than the first temperature, wherein the first nonconductive ball is higher than the melting point of the low melting solder ball. It has a melting point, the second non-conductive ball has a melting point higher than the melting point of the low melting point solder ball and provides a flip chip bonding method having a diameter smaller than the diameter of the first non-conductive ball.
본 발명의 또 다른 측면은 저융점 솔더볼, 고분자 수지 및 상기 저융점 솔더볼의 용융점보다 높은 용융점을 가지는 비전도성 볼을 포함하는 도전 접착제를 상기 기판 상에 제공하는 단계; 상기 반도체 칩의 전극과 상기 기판의 전극을 정렬하는 단계; 상기 저융점 솔더볼의 용융점보다 높은 소정의 제 1 온도에서 상기 반도체 칩과 상기 기판 사이에 소정의 압력을 가하는 단계; 및 상기 제 1 온도보다 높은 제 2 온도에서 상기 반도체 칩과 상기 기판 사이에 상기 소정의 압력을 가하는 단계를 포함하는 플립칩 본딩 방법을 제공한다.Yet another aspect of the present invention provides a method of manufacturing a conductive adhesive comprising: providing a conductive adhesive on the substrate, the conductive adhesive comprising a low melting solder ball, a polymer resin, and a non-conductive ball having a melting point higher than a melting point of the low melting solder ball; Aligning an electrode of the semiconductor chip with an electrode of the substrate; Applying a predetermined pressure between the semiconductor chip and the substrate at a first predetermined temperature higher than a melting point of the low melting solder ball; And applying the predetermined pressure between the semiconductor chip and the substrate at a second temperature higher than the first temperature.
본 발명은 도전 접착제 내부에 반도체 칩 및 기판 간의 간격을 조정하기 위한 비전도성 볼을 포함시킴으로써, 별도의 정교한 제어 기술 없이 단순히 압력 조절을 통해 낮은 비용으로 플립칩 본딩 공정을 수행할 수 있으며, 이에 따라 공정시간을 단축하고 제품의 수율을 증가시킬 수 있다. The present invention includes a non-conductive ball for adjusting the gap between the semiconductor chip and the substrate inside the conductive adhesive, so that the flip chip bonding process can be performed at low cost simply by adjusting the pressure without any sophisticated control technique. It can shorten the processing time and increase the yield of the product.
또한, 본 발명은 우수한 열전도성을 갖는 도전 접착제를 반도체 웨이퍼 간의 본딩 공정에서 등방성 도전 접착제로 사용함으로써, 반도체의 발열 특성을 개선할 수 있다.In addition, the present invention can improve the heat generation characteristics of a semiconductor by using a conductive adhesive having excellent thermal conductivity as an isotropic conductive adhesive in a bonding process between semiconductor wafers.
도 1은 본 발명의 일 실시예에 따른 도전 접착제의 구성을 나타내는 도면이 다.1 is a view showing the configuration of a conductive adhesive according to an embodiment of the present invention.
도 1을 참조하면, 도전 접착제(110)는 저융점 솔더볼(111) 및 고분자 수지(112) 이외에도 제 1 비전도성 볼(113) 및 제 2 비전도성 볼(114)을 더 포함한다. 일 실시예에서, 저융점 솔더볼(111)는 Sn/Bi 등으로 구성되고 약 140℃의 용융점을 가질 수 있다. 또한, 고분자 수지(112)는 열 경화성을 가지는 페놀 수지, 멜라닌 수지 등의 고분자 절연 수지로 구성될 수 있다.Referring to FIG. 1, the conductive adhesive 110 further includes a first
제 1 비전도성 볼(113) 및 제 2 비전도성 볼(114)은 저융점 솔더볼(111)의 융합 및 웨팅 중에 반도체 칩의 전극 및 기판의 전극 간의 간격을 일정하게 유지하는 스탠드 오프의 역할을 하기 위해 저융점 솔더볼(111)의 용융점 이상의 온도에서도 용융되지 않는 물질, 즉 저융점 솔더볼(111)의 용융점보다 높은 용융점을 가지는 물질로 구성된다. 또한, 본딩 공정에서 상기 간격을 두 단계로 조정하기 위하여 제 1 비전도성 볼(113)은 제 2 비전도성 볼(114)의 직경보다 큰 직경을 가진다. 일 실시예에서, 제 1 비전도성 볼(113)은 PMMA(Polymethyl methacrylate), 폴리카보네이트(Polycarbonate), 폴리스티렌(Polystyrene) 등의 고분자로 구성될 수 있고, 제 2 비전도성 볼(114)은 제 1 비전도성 볼(113)과 동일한 소재 또는 제 1 비전도성 볼(113)의 경도보다 큰 경도를 가지는 유리 종류의 물질로 구성될 수 있다.The first
한편, 도전 접착제(110)에 포함된 저융점 솔더볼(111)은 전기적 전도성뿐만 아니라 열 전도성도 우수하므로, 이러한 점을 이용하여 도전 접착제(110)는 반도체 웨이퍼 간의 본딩 공정에서도 사용될 수 있다. 다시 말해, 도전 접착제(110)는 플립칩 본딩 공정에서는 반도체 칩의 전극과 기판의 전극을 전기적으로 연결하기 위 한 이방성 도전 접착제로 사용될 수 있고, 반도체 웨이퍼 간의 본딩 공정에서는 반도체 웨이퍼 간의 열전도를 용이하게 하여 반도체의 발열 특성을 개선하는 등방성 도전 접착제로도 사용될 수 있다. 이 때, 제 1 비전도성 볼(113) 및 제 2 비전도성 볼(114)은 반도체 웨이퍼 간에 저융점 솔더볼(111)들이 충분히 융합 및 웨팅될 수 있도록 간격을 유지하는 역할을 한다.Meanwhile, since the low
도 2a 내지 2c는 본 발명의 제 1 실시예에 따른 플립칩 본딩 방법을 설명하기 위한 도면이고, 도 2d는 본 발명의 제 1 실시예에 따른 플립칩 본딩 방법에서의 시간에 따른 온도 및 압력의 변화를 나타내는 그래프이다.2A to 2C are diagrams for describing a flip chip bonding method according to a first embodiment of the present invention, and FIG. 2D is a diagram illustrating temperature and pressure according to time in a flip chip bonding method according to a first embodiment of the present invention. Graph showing change.
도 2a를 참조하면, 도전 접착제(210)는 저융점 솔더볼(211), 제 1 비전도성볼(213) 및 제 2 비전도성 볼(214)을 고분자 수지(212)와 혼합하여 필름 또는 페스트리(Pastry) 형태로 제작되고, 본딩하고자 하는 반도체 칩(220) 및 기판(230)사이에 위치한다.Referring to FIG. 2A, the
플립칩 본딩 장비를 사용하여 반도체 칩(220) 및 기판(230)을 정렬한 후 반도체 칩(220) 및 기판(230) 사이에 압력을 가하면 도전 접착제(210) 내부에서 직경이 가장 큰 제 1 비전도성볼(213)에 압력이 가해진다. 이에 따라, 반도체 칩(220) 및 기판(230) 간의 간격은 제 1 비전도성볼(213)의 탄성과 반도체 칩(220) 및 기판(230) 사이의 압력에 따라 결정된다.After aligning the
이 때, 제 2 비전도성 볼(214)의 직경이 제 1 비전도성볼(213)의 직경보다 작으므로 제 2 비전도성 볼(214)은 제 1 비전도성볼(213)이 변형이 일어나기 전까지는 반도체 칩(220) 및 기판(230) 사이에 가해지는 압력에 영향을 받지 않는다.At this time, since the diameter of the second
도 2b 및 2d를 참조하면, 온도가 증가하여 시간 1에서 저융점 솔더볼(211)의 녹는점인 제 1 온도를 통과하면 저융점 솔더볼(211)들이 서로 융합하여 반도체 칩(220) 및 기판(230)의 전극(221,231) 사이에 오목렌즈 모양으로 형성된다. 일 실시예에서, 저융점 솔더볼(211)이 Sn/Bi로 구성되는 경우 제 1 온도는 139℃ 내지 141℃가 될 수 있다.2B and 2D, when the temperature increases to pass the first temperature, which is the melting point of the low
이 때, 고분자 수지(212)는 수백 cps의 낮은 점도를 유지하므로 저융점 솔더볼(211)의 융합 및 웨팅에 영향을 미치지 않는다. 또한, 제 1 비전도성볼(213) 및 제 2 비전도성 볼(214)은 저융점 솔더볼(211)에 대한 젖음성 특성이 매우 나쁜 고분자 등으로 구성되므로, 제 1 비전도성볼(213) 및 제 2 비전도성 볼(214) 역시 저융점 솔더볼(211)의 융합 및 웨팅에 영향을 미치지 않는다.At this time, since the
이 후, 온도 및 압력이 증가하여 시간 2에서 제 1 압력 및 제 2 온도에 도달하고, 소정 시간 동안(시간 2 ~ 시간 3) 제 1 압력 및 제 2 온도가 유지된다. 이 때, 제 1 압력은 제 1 비전도성볼(213)의 변형압력보다 낮은 압력이다. 여기서, 변형압력이란 일정한 형태의 구조물에 압력을 가했을 때 구조물의 변형이 일어나기 시작하는 압력을 말한다. 일 실시예에서, 제 1 압력은 100 g/cm2 내지 300 g/cm2이고, 제 2 온도는 155℃ 내지 165℃이다. Thereafter, the temperature and pressure increase to reach the first pressure and the second temperature at time 2, and the first pressure and the second temperature are maintained for a predetermined time (time 2 to time 3). At this time, the first pressure is a pressure lower than the deformation pressure of the first
반도체 칩(220) 및 기판(230)의 간격은 스탠드 오프의 역할을 하는 제 1 비전도성볼(213)의 탄성 및 제 1 압력에 의해 결정되고, 이러한 간격은 저융점 솔더볼(211)의 충분한 융합 및 웨팅을 위하여 소정 시간 동안(시간 2 ~ 시간 3) 유지된 다. 일 실시예에서, 저융점 솔더볼(211)의 충분한 융합 및 웨팅을 위하여 제 1 압력 및 제 2 온도는 대략 70초 동안 유지된다.The gap between the
도 2c 및 2d를 참조하면, 시간 3 경과 후 압력을 증가하여 시간 4에서 제 2 압력에 도달한다. 이 때, 제 2 압력은 제 1 비전도성볼(213)의 변형압력보다 높고 제 2 비전도성볼(214)의 변형압력보다 낮은 압력이다. 일 실시예에서, 제 2 압력은 300 g/cm2 내지 600 g/cm2이다.2C and 2D, the pressure is increased after time 3 to reach the second pressure at time 4. At this time, the second pressure is higher than the deformation pressure of the first
제 2 압력이 가해짐에 따라 반도체 칩(220) 및 기판(230)의 표면에 형성된 전극(221,231) 간의 간격이 줄어들고, 제 2 압력이 제 1 비전도성볼(213) 및 제 2 비전도성볼(214)에 분산되어 반도체 칩(220) 및 기판(230) 간의 간격이 결정된다. 제 1 압력에 의해 결정된 간격에서 융합 및 웨팅된 저융점 솔더볼(211)들은 제 2 압력에 의해 상기 간격이 좁혀짐에 따라 볼록렌즈 모양으로 형성된다. 이에 따라, 저융점 솔더볼(211)과 전극(221,231) 간의 접합면적은 극대화될 수 있다.As the second pressure is applied, the gap between the
이와 동시에, 압력의 증가와 함께 온도도 증가하여 시간 4에서 제 3 온도에 도달한다. 여기서, 제 3 온도는 고분자 수지(212)의 경화 반응이 시작되는 온도, 즉 고분자 수지(212)의 열경화 온도보다 높은 온도이다. 소정 시간 동안(시간 4 ~ 시간 5) 제 3 온도를 유지한 후 온도를 감소시키면 고분자 수지(212)는 대략 70% 이상 경화되어 완전경화 상태의 90% 정도의 열 기계적 물성을 나타낸다. 일 실시예에서, 제 3 온도는 179℃ 내지 181℃이다. 고분자 수지(212)의 경화도가 95% 이상이 요구되는 경우, 제 3 온도에서 대기압 또는 제 2 압력을 가하는 추가 경화 공정 이 수행될 수 있다.At the same time, the temperature increases with increasing pressure, reaching the third temperature at time 4. Here, the third temperature is a temperature higher than the temperature at which the curing reaction of the
두 단계의 압력을 사용하는 공정의 복잡함을 감소시키기 위하여 제 1 비전도성볼을 포함하지 않는 도전 접착제를 사용하는 제 2 실시예에 대하여 이하 도 3a 내지 3c를 통하여 설명하기로 한다.A second embodiment using a conductive adhesive that does not include the first non-conductive ball to reduce the complexity of the process using two stages of pressure will now be described with reference to FIGS. 3A-3C.
도 3a 내지 3b는 본 발명의 제 2 실시예에 따른 플립칩 본딩 방법을 설명하기 위한 도면이고, 도 3c는 본 발명의 제 2 실시예에 따른 플립칩 본딩 방법에서의 시간에 따른 온도 및 압력의 변화를 나타내는 그래프이다.3A to 3B are diagrams for describing a flip chip bonding method according to a second embodiment of the present invention, and FIG. 3C is a view illustrating temperature and pressure according to time in a flip chip bonding method according to a second embodiment of the present invention. Graph showing change.
도 3a를 참조하면, 도전 접착제(310)는 저융점 솔더볼(311) 및 제 2 비전도성 볼(313)을 고분자 수지(312)와 혼합하여 필름 또는 페스트리 형태로 제작되고, 본딩하고자 하는 반도체 칩(320) 및 기판(330)사이에 위치한다.Referring to FIG. 3A, the
플립칩 본딩 장비를 사용하여 반도체 칩(320) 및 기판(330)을 정렬한 후 반도체 칩(320) 및 기판(330) 사이에 압력을 가하면 제 2 비전도성볼(313)에 압력이 가해진다. 반도체 칩(320) 및 기판(330) 간의 간격은 제 2 비전도성볼(313)의 탄성과 반도체 칩(320) 및 기판(330) 사이의 압력에 의해 결정된다.After the
도 3b 및 3c를 참조하면, 제 2 압력을 유지한 상태에서 온도가 증가함에 따라 고분자 수지(312)의 점도는 수백 cps까지 낮아지고, 시간 1을 지나면서 온도가 저융점 솔더볼(311)의 녹는 점인 제 1 온도보다 높아짐에 따라 저융점 솔더볼(311)은 고체상태에서 액체상태로 변화된다. 여기서, 제 2 압력은 제 1 실시예의 제 2 압력과 마찬가지로 제 2 비전도성볼(313)의 변형압력보다 낮은 압력이다. 일 실시 예에서, 제 2 압력은 300 g/cm2 내지 600 g/cm2이다.Referring to FIGS. 3B and 3C, as the temperature is increased while maintaining the second pressure, the viscosity of the
시간 2에서 온도가 제 2 온도에 도달하여 소정 시간 동안(시간 2 ~ 시간 3) 유지된다. 이에 따라, 저융점 솔더볼(311)은 서로 융합되어 반도체 칩(320) 및 기판(330)의 전극(321,331) 사이에 볼록렌즈 형상으로 형성된다. 일 실시예에서, 제 2 온도는 155℃ 내지 165℃이다.At time 2 the temperature reaches the second temperature and is maintained for a predetermined time (time 2 to time 3). Accordingly, the low melting
이 후, 온도가 다시 증가하여 시간 4에서 제 3 온도에 도달한다. 여기서, 제 3 온도는 제 1 실시예의 제 3 온도와 마찬가지로 고분자 수지(312)의 열경화 온도보다 높은 온도이다. 소정 시간 동안(시간 4 ~ 시간 5) 제 3 온도를 유지한 후 온도를 감소시키면 고분자 수지(312)는 대략 70% 이상 경화되어 완전경화 상태의 90% 정도의 열 기계적 물성을 나타낸다. 일 실시예에서, 제 3 온도는 179℃ 내지 181℃이다. 고분자 수지(312)의 경화도가 95% 이상이 요구되는 경우, 제 3 온도에서 대기압 또는 제 2 압력을 가하는 추가 경화 공정이 수행될 수 있다.Thereafter, the temperature increases again to reach the third temperature at time 4. Here, the third temperature is a temperature higher than the thermosetting temperature of the
한편, 본 발명의 일 실시예에 따른 도전 접착제를 반도체 웨이퍼 본딩 공정에서 등방성 도전 접착제로서 사용하는 경우에도 저융점 솔더볼들이 반도체 웨이퍼 간에 충분히 융합 및 웨팅되도록 소정 시간동안 반도체 웨이퍼 간의 간격이 유지될 필요가 있다. 따라서, 상기 도 2a 내지 3c를 통하여 설명한 본딩 방법 중 반도체 칩 및 기판을 정렬하는 단계를 제외한 나머지 본딩 과정은 반도체 웨이퍼 본딩 공정에도 동일하게 적용될 수 있다.Meanwhile, even when the conductive adhesive according to the embodiment of the present invention is used as an isotropic conductive adhesive in the semiconductor wafer bonding process, the gap between the semiconductor wafers needs to be maintained for a predetermined time so that the low melting solder balls are sufficiently fused and wetted between the semiconductor wafers. have. Accordingly, the other bonding processes except for the alignment of the semiconductor chip and the substrate in the bonding methods described with reference to FIGS. 2A through 3C may be equally applied to the semiconductor wafer bonding process.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
도 1은 본 발명의 일 실시예에 따른 도전 접착제의 구성을 나타내는 도면이다.1 is a view showing the configuration of a conductive adhesive according to an embodiment of the present invention.
도 2a 내지 2c는 본 발명의 제 1 실시예에 따른 플립칩 본딩 방법을 설명하기 위한 도면이다.2A to 2C are diagrams for describing a flip chip bonding method according to a first embodiment of the present invention.
도 2d는 본 발명의 제 1 실시예에 따른 플립칩 본딩 방법에서의 시간에 따른 온도 및 압력의 변화를 나타내는 그래프이다.2D is a graph showing changes in temperature and pressure with time in the flip chip bonding method according to the first embodiment of the present invention.
도 3a 내지 3b는 본 발명의 제 2 실시예에 따른 플립칩 본딩 방법을 설명하기 위한 도면이다.3A to 3B illustrate a flip chip bonding method according to a second embodiment of the present invention.
도 3c는 본 발명의 제 2 실시예에 따른 플립칩 본딩 방법에서의 시간에 따른 온도 및 압력의 변화를 나타내는 그래프이다.3C is a graph showing changes in temperature and pressure with time in the flip chip bonding method according to the second embodiment of the present invention.
Claims (17)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070114866A KR100926747B1 (en) | 2007-11-12 | 2007-11-12 | Conductive Adhesive and Flip Chip Bonding Method Using the Same |
JP2008091481A JP5037406B2 (en) | 2007-11-12 | 2008-03-31 | Conductive adhesive and flip chip bonding method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070114866A KR100926747B1 (en) | 2007-11-12 | 2007-11-12 | Conductive Adhesive and Flip Chip Bonding Method Using the Same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090048813A true KR20090048813A (en) | 2009-05-15 |
KR100926747B1 KR100926747B1 (en) | 2009-11-16 |
Family
ID=40813303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20070114866A KR100926747B1 (en) | 2007-11-12 | 2007-11-12 | Conductive Adhesive and Flip Chip Bonding Method Using the Same |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5037406B2 (en) |
KR (1) | KR100926747B1 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323523A (en) * | 1999-05-07 | 2000-11-24 | Sony Corp | Flip-chip mounting structure |
JP2002217239A (en) * | 2001-01-19 | 2002-08-02 | Matsushita Electric Ind Co Ltd | Anisotropic conductive film |
US6806309B2 (en) * | 2002-02-28 | 2004-10-19 | Henkel Corporation | Adhesive compositions containing organic spacers and methods for use thereof |
CN100404597C (en) * | 2003-04-01 | 2008-07-23 | 天鹰技术公司 | Thermally conductive adhesive composition and process for device attachment |
JP2006199833A (en) * | 2005-01-20 | 2006-08-03 | Sekisui Chem Co Ltd | Anisotropic conductive adhesive |
-
2007
- 2007-11-12 KR KR20070114866A patent/KR100926747B1/en active IP Right Grant
-
2008
- 2008-03-31 JP JP2008091481A patent/JP5037406B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009120799A (en) | 2009-06-04 |
KR100926747B1 (en) | 2009-11-16 |
JP5037406B2 (en) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10297570B2 (en) | 3D-joining of microelectronic components with conductively self-adjusting anisotropic matrix | |
KR100733208B1 (en) | Semiconductor package using filp-chip mounting technology | |
KR101883577B1 (en) | Method for producing conductive adhesive film, conductive adhesive film, and method for producing connection body | |
US8890304B2 (en) | Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material | |
CN101156238B (en) | Methods for manufacturing protruding electrode for connecting electronic component and electronic component mounted body | |
CN101317266B (en) | Bumpless flip-chip assembly with a compliant interposer contractor | |
TW388945B (en) | Filp-chip connecting method, filp-chip connected structure and electronic device using the same | |
TW200405985A (en) | IC card and method of manufacturing the same | |
JPWO2006109383A1 (en) | ELECTRONIC DEVICE HAVING WIRING BOARD, MANUFACTURING METHOD THEREOF, AND WIRING BOARD USED FOR THE ELECTRONIC DEVICE | |
KR20030004741A (en) | Anisotropic conductive film and method of fabricating the same for ultra-fine pitch COG application | |
CN101278383A (en) | Electronic circuit device and method for manufacturing same | |
KR20160128536A (en) | Anisotropic Conductive Film including Anchoring Polymer Layer with Conductive Particles and Manufacturing Method thereof | |
KR101776584B1 (en) | Anisotropic Conductive Film including Anchoring Polymer Layer with Conductive Particles and Manufacturing Method thereof | |
JP2013004823A (en) | Semiconductor device manufacturing method | |
KR20180083789A (en) | Method for manufacturing circuit component and circuit component | |
KR100926747B1 (en) | Conductive Adhesive and Flip Chip Bonding Method Using the Same | |
KR102532081B1 (en) | Flip chip module with enhanced properties | |
KR100946597B1 (en) | Conductive ball with easily pressed down, method of mamufacturing thereof and anisotropic conductive film using the same | |
KR100705529B1 (en) | Rfid tag | |
Suppiah et al. | A review: Application of adhesive bonding on semiconductor interconnection joints | |
CN112770476A (en) | Circuit board assembly, photosensitive assembly, camera module and circuit board assembly manufacturing method | |
KR101211753B1 (en) | Method and device for connecting electronic parts using high frequency electromagnetic field | |
KR101083042B1 (en) | Method for filling via hall and method of fabricating semiconductor package | |
KR100613026B1 (en) | Conductive ball, method of mamufacturing thereof and anisotropic conductive film using the same | |
US20110227215A1 (en) | Electronic device, package including the same and method of fabricating the package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131024 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141027 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171027 Year of fee payment: 9 |