KR20090046179A - 투명 박막 트랜지스터, 이미지 센서 및 투명 박막트랜지스터의 제조 방법 - Google Patents

투명 박막 트랜지스터, 이미지 센서 및 투명 박막트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20090046179A
KR20090046179A KR1020070112171A KR20070112171A KR20090046179A KR 20090046179 A KR20090046179 A KR 20090046179A KR 1020070112171 A KR1020070112171 A KR 1020070112171A KR 20070112171 A KR20070112171 A KR 20070112171A KR 20090046179 A KR20090046179 A KR 20090046179A
Authority
KR
South Korea
Prior art keywords
film transistor
thin film
transparent thin
substrate
transparent
Prior art date
Application number
KR1020070112171A
Other languages
English (en)
Inventor
송주일
문상태
조굉래
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070112171A priority Critical patent/KR20090046179A/ko
Publication of KR20090046179A publication Critical patent/KR20090046179A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes

Abstract

실시예에 따른 투명 박막 트랜지스터는 투명 재질의 기판; 상기 기판 위에 형성되고, 투명 전도성 물질로 이루어진 게이트 전극; 상기 게이트 전극의 적어도 일부를 포함하여 상기 게이트 전극 및 상기 기판 위에 형성된 게이트 절연층; 상기 게이트 절연층 위에 형성된 활성층; 채널 영역이 형성되도록 상기 활성층 위에 상호 이격되어 형성되고, 투명 전도성 물질로 이루어진 소스 전극 및 드레인 전극을 포함한다.
실시예에 의하면, 투명 전도체를 이용하여 각 반도체층을 형성함으로써 가시영역에서 75% 이상의 투과도를 구현할 수 있으며, 전기적 특성의 향상을 통하여 트랜지스터의 높은 전계효과 및 채널 이동도를 구현할 수 있다. 또한, 동작 특성 및 광투과도가 우수한 투명 박막 트랜지스터를 통하여 이미지 센서를 제작할 수 있으므로, 이미지 센서의 회로 구현이 용이하고 회로 설계에 자유도가 확보되는 효과가 있다.
이미지 센서, 투명 박막 트랜지스터, TTFT, ITO, ZnO, ZIO, RF 스퍼터링

Description

투명 박막 트랜지스터, 이미지 센서 및 투명 박막 트랜지스터의 제조 방법{Transparent thin-film transistor, image sensor and manufacturing method of transparent thin-film transistor}
실시예는 투명 박막 트랜지스터, 투명 박막 트랜지스터를 이용한 이미지 센서 및 투명 박막 트랜지스터의 제조 방법에 관하여 개시한다.
이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)로 구분된다.
상기 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡하며, 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
상기 CMOS 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반 도체 기판에 형성함으로써 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.
이와 같은 CMOS 이미지 센서는 CMOS 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, CMOS 이미지 센서는 각종 회로를 단일칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다.
도 1은 이미지 센서의 평면 레이 아웃도이다.
도 1을 참조하면, 이미지 센서의 단위 화소(P)는 입사된 광에 의하여 전기신호를 발생시키는 포토 다이오드(PD), 포토 다이오드(PD)에서 발생된 전기신호를 축적하는 트랜스퍼 트랜지스터(Tx), 트랜스퍼 트랜지스터(Tx)에 축적된 전기신호를 저장하는 부유 확산(FD; Floating Diffusion)층, 부유 확산층(FD)으로 전원을 인가하는 리셋 트랜지스터(Rx), 부유 확산층(FD)에 전기신호가 저장됨에 따라 게이트 전위가 변화되고, 전기신호를 인가하는 억세스 트랜지스터(Ax), 억세스 트랜지스터(Ax)에 의하여 인가된 전기신호를 출력하는 셀렉터 트랜지스터를 포함한다.
상기 트랜지스터들은 포토 다이오드(PD)의 광경로를 방해하지 않는 범위에서 구성되어야 하므로, 회로 구성 및 배치에 많은 제약이 있다.
가령, 불투명한 비정질의 SI형 TFT의 경우, 포토 다이오드(PD)로 입사되는 광경로를 방해할 수 있으므로, 도 1에 도시된 것처럼, 포토 다이오드(PD) 영역 밖에 위치되며, 그 크기 또한 작게 형성되어야 한다.
따라서, 이미지 센서의 크기를 최소화하는데 한계가 있으며, 다양한 트랜지 스터 제품을 사용할 수 없는 문제점이 있다.
실시예는 투명 전도체를 이용하여 각 반도체층을 형성함으로써 광학 효율이 증가되고, 제작 공정을 단순화할 수 있는 투명 박막 트랜지스터 및 그 제조 방법을 제공한다.
또한, 실시예는 투명 박막 트랜지스터를 통하여 적층 구조로 구현됨으로써 회로 사이즈를 최소화할 수 있고, 포토 다이오드 영역을 확장시킬 수 있는 이미지 센서를 제공한다.
실시예에 따른 투명 박막 트랜지스터는 투명 재질의 기판; 상기 기판 위에 형성되고, 투명 전도성 물질로 이루어진 게이트 전극; 상기 게이트 전극의 적어도 일부를 포함하여 상기 게이트 전극 및 상기 기판 위에 형성된 게이트 절연층; 상기 게이트 절연층 위에 형성된 활성층; 채널 영역이 형성되도록 상기 활성층 위에 상호 이격되어 형성되고, 투명 전도성 물질로 이루어진 소스 전극 및 드레인 전극을 포함한다.
실시예에 따른 이미지 센서는, 반도체 기판의 에피층에 불순물이 도핑되어 형성되고, 입사된 광에 의하여 전기신호를 발생시키는 포토 다이오드; 상기 포토 다이오드와 소스 전극이 연결되고, 턴온되어 상기 전기신호를 축적하는 트랜스퍼 트랜지스터; 상기 트랜스퍼 트랜지스터의 드레인에 연결되어 상기 축적된 전기신호를 저장하는 부유 확산층; 상기 부유 확산층으로 전원을 인가하는 리셋 트랜지스터; 상기 부유 확산층에 전기신호가 저장됨에 따라 게이트 전위가 변화되고, 전기신호를 인가하는 억세스 트랜지스터; 선택신호에 의하여 턴온되고, 상기 인가된 전기신호를 출력하는 셀렉터 트랜지스터를 포함하고, 상기 트랜지스터들은 제1항에 의한 투명 박막 트랜지스터로 구현되며, 상기 트랜지스터들 중 하나 이상의 트랜지스터는 상기 포토 다이오드 영역 위에 형성되는 것을 특징으로 한다.
실시예에 따른 투명 박막 트랜지스터의 제조 방법은 투명 재질의 기판 위에 투명 전도성 물질로 이루어진 게이트 전극이 형성되는 단계; 상기 게이트 전극의 적어도 일부를 포함하여 상기 게이트 전극 및 상기 기판 위에 게이트 절연층이 형성되는 단계; 상기 게이트 절연층 위에 형성된 활성층이 형성되는 단계; 및 투명 전도성 물질로 이루어진 소스 전극 및 드레인 전극이 상기 활성층 위에 상호 이격되어 형성되는 단계를 포함한다.
실시예에 의하면, 다음과 같은 효과가 있다.
첫째, 투명 전도체를 이용하여 각 반도체층을 형성함으로써 가시영역에서 75% 이상의 투과도를 구현할 수 있으며, 전기적 특성의 향상을 통하여 트랜지스터의 높은 전계효과 및 채널 이동도를 구현할 수 있는 효과가 있다.
둘째, 동작 특성 및 광투과도가 우수한 투명 박막 트랜지스터를 통하여 이미지 센서를 제작할 수 있으므로, 이미지 센서의 회로 구현이 용이하고 회로 설계에 자유도가 확보되는 효과가 있다.
셋째, 투명 박막 트랜지스터를 포토 다이오드 영역에 적층시킬 수 있으므로, 포토 다이오드 영역을 확장시킴과 동시에 이미지 센서의 화소셀의 크기를 감소시킬 수 있으므로 광전 효과를 극대화할 수 있고, 생산 수율을 향상시킬 수 있다.
첨부된 도면을 참조하여, 실시예에 따른 투명 박막 트랜지스터, 이미지 센서 및 투명 박막 트랜지스터의 제조 방법에 관하여 상세히 설명한다.
도 2는 실시예에 따른 투명 박막 트랜지스터(100)의 구조를 예시한 상면도이고, 도 3은 실시예에 따른 투명 박막 트랜지스터(100)의 구조를 예시한 측단면도이다.
도 3에 예시된 투명 박막 트랜지스터(100)의 구조는 도 2의 "A" 부분의 측단면을 도시한 것이다.
도 2 및 도 3을 참조하면, 실시예에 따른 투명 박막 트랜지스터(100)는 기판(110), 게이트 전극(120), 게이트 절연층(130), 활성층(140), 소스 전극(150) 및 드레인 전극(160)을 포함하여 구성된다.
처음으로, 상기 기판(110) 위에 게이트 전극(120)이 형성되는데, 기판(110)은 투명 재질로 이루어지며, 가령 유리 기판이 사용될 수 있다.
상기 기판(110) 위에 증착되는 박막층의 미세 구조 및 물성 등은 기판(110) 표면에 존재하는 유기물의 영향을 크게 받으므로, 상기 게이트 전극(120)이 형성되기 전에 세척 공정이 처리된다.
우선, 유기물을 제거하기 위하여, 아세톤(acetone), 에탄올(Ethyl Alcohol), 증류수(Deionized Water)를 순서대로 적용하여 기판(110) 표면을 각각 15분씩 초음 파 세척한다.
이후, N2 가스를 이용하여 기판(110)에 잔류된 습기와 이물질을 제거한다.
상기 게이트 전극(120), 게이트 절연층(130), 활성층(140), 소스 전극(150), 드레인 전극(160)은 비정질 산화물, 결정질 산화물, 고분자 유기물 등으로 이루어진 투명 전도성 물질로 이루어진다.
예를 들어, 상기 비정질 산화물은 AlOx 계열의 알루미늄 산화물, ZIO(Zinc Indium Oxide) 등을 포함할 수 있고, 상기 결정질 산화물은 산화인듐, 인듐주석 산화물(ITO), 산화주석, 산화아연(ZnO) 등을 포함할 수 있다.
또한, 상기 고분자 유기물은 전도성 고분자인 펜탄센, PEDOT[poly(3,4-ethylenedioxythiophene)] 등과 같은 유기물에 첨가제를 주입하여 형성될 수 있다.
상기 구성층들(120, 130, 140, 150, 160)은 RF 스퍼터링 방식, CVD(Chemical Vapor Deposition) 방식, PVD(Physical Vapor Deposition) 방식을 이용하여 형성가능하다.
비정질 산화물은 상온에서 성막 가능한 특성이 있으므로, 이하의 설명에서, 상기 구성층들(120, 130, 140, 150, 160)은 비정질 산화물로 형성되며, 상온에서 RF 스퍼터링 방식으로 형성되는 것으로 한다.
스퍼터링 챔버 내의 초기 진공도는 1×10-6 내지 1×10-4 Torr로 유지되며, 게이트 전극(120)을 증착하기 전에 타겟 표면의 이물질을 제거하기 위하여 약 30분 정도 예비 증착(pre-sputtering)을 진행한다.
실시예에서, 상기 게이트 전극(120)은 ZIO를 이용하여 약 800Å 내지 1200Å의 두께로 형성되고, 이때 약 40W 내지 60W의 전압이 인가되어 증착이 진행된다.
이후, 게이트 전극(120)의 적어도 일부를 포함한 기판(110) 위에 게이트 절연층(130)을 형성한다.
실시예에서, 상기 게이트 절연층(130)은 알루미늄 산화막으로 형성되며, 약 800Å 내지 1200Å의 두께로 형성된다. 이때 약 90W 내지 110W의 전압이 인가되어 증착이 진행된다.
특히, 상기 게이트 전극(120) 위의 게이트 절연층(130) 부분의 두께는 포화 전류와 상관 관계를 가지므로, 활성층(140)보다 얇은 두께로 형성되는 것이 좋다.
이어서, 상기 게이트 절연층(130) 위에 활성층(140)이 형성된다.
실시에에서, 상기 활성층(140)은 ZIO를 이용하여 약 400Å 내지 800Å의 두께로 형성되며, 약 40W 내지 60W의 전압이 인가되어 증착이 진행된다.
상기 활성층(140)은 산호 및 아르곤 분위기에서 증착되며, 이때 산소 분압이 조정되어 반도체 특성이 발현될 수 있다.
상기 활성층(140), 게이트 전극(120), 소스 전극(150), 드레인 전극(160)은 상온에서 성막가능한 비정질로 이루어지며, 특히 전류 이동도(mobility)를 향상시키기 위하여 동일한 조성으로 이루어지는 것이 좋다.
실시예에서, 상기 활성층(140), 게이트 전극(120), 소스 전극(150), 드레인 전극(160)은 ZIO를 이용하여 형성된 것으로 한다.
다음으로, 상기 활성층(140) 위에 소스 전극(150)과 드레인 전극(160)이 형성되는데, 소스 전극(150)과 드레인 전극(160) 사이에 이격된 활성층(140) 상의 영역은 채널이 형성되는 영역이다.
상기 소스 전극(150)과 드레인 전극(160)은 40W 내지 60W의 전압이 인가된 상태에서 ZIO 물질이 스퍼터링되어 증착되며, 약 800Å 내지 1200Å의 두께로 형성될 수 있다.
상기 게이트 전극(120), 게이트 절연층(130), 활성층(140), 소스 전극(150), 드레인 전극(160)은 증착 영역이 개구된 포토 레지스트막을 이용하여 증착될 수 있으며, 포토 레지스트막 도포, 증착, 포토 레지스트막 제거의 공정은 각 구성층(120, 130, 140, 150, 160)이 형성되는 경우 반복적으로 진행될 수 있다.
이와 같이, 실시예에 따른 투명 박막 트랜지스터(100)는 각 구성층(120, 130, 140, 150, 160)이 모두 비정질로 이루어지므로, 계면 사이의 결함 및 저항 성분이 크게 감소될 수 있다.
이러한 관점에서, 종래의 ITO를 이용한 투명 박막 트랜지스터가 전극 특성을 발현하기 위하여 결정화 공정을 필요로 하는데 비하여, 실시예에 따른 투명 박막 트랜지스터(100)는 추가적인 공정을 필요로 하지 않을 뿐만 아니라 보다 우수한 효과를 가진다.
특히, 실시예에 따른 투명 박막 트랜지스터(100)를 이루는 각층(120, 130, 140, 150, 160)은 80% 이상의 투과도를 가지므로, 개구률 및 광학 효율이 향상될 수 있다.
이상에서 설명된 실시예에 따른 투명 박막 트랜지스터(100)는 이미지 센서에 적용될 수 있으며, 이에 대하여 설명하면 다음과 같다.
도 4는 실시예에 따른 이미지 센서의 회로도이고, 도 5는 실시예에 따른 이미지 센서의 평면 레이 아웃도이다.
도 4 및 도 5를 참조하면, 이미지 센서를 이루는 다수의 화소들 중 하나의 화소(Pixel, P)는 외부의 광을 감지하는 포토 다이오드(PD) 및 상기 포토 다이오드(PD)에 저장된 전하들의 전송 및 출력 등을 제어하는 다수의 트랜지스터들을 포함한다.
상기 다수의 트랜지스터들은 트랜스퍼 트랜지스터(Tx), 리셋 트랜지스터(Rx), 셀렉트 트랜지스터(Sx) 및 억세스 트랜지스터(Ax)를 포함한다.
상기 포토 다이오드(PD)는 트랜스퍼 트랜지스터(Tx)의 소스와 연결되고, 트랜스퍼 트랜지스터(Tx)의 드레인은 리셋 트랜지스터(Rx)의 소스 및 억세스 트랜지스터(Ax)의 게이트에 연결된다.
상기 리셋 트랜지스터(Rx)의 드레인과 억세스 트랜지스터(Ax)의 드레인은 전원단(VDD)과 연결되고, 억세스 트랜지스터(Ax)의 소스는 셀렉트 트랜지스터(Sx)의 소스와 연결된다.
상기 셀렉트 트랜지스터(Sx)의 게이트는 선택신호를 입력받고, 드레인은 출력단(OUT)과 연결되어 전기신호를 출력한다.
상기 리셋 트랜지스터(Sx)의 드레인에는 전원 전압(Vdd)이 인가되고, 트랜스퍼 트랜지스터(Tx)의 드레인과 리셋 트랜지스터(Rx)의 소스 사이의 영역에는 부유 확산층(FD, floating diffusion)이 형성된다.
상기 부유 확산층(FD)은 억세스 트랜지스터(Ax)의 게이트에 접속된다.
상술한 구조의 이미지 센서의 화소(P)의 동작을 간략히 설명한다.
먼저, 상기 리셋 트랜지스터(Rx)를 턴 온(turn on)시켜 상기 부유 확산층(FD)의 전위를 상기 전원 전압(Vdd)과 동일하게 한 후에, 상기 리셋 트랜지스터(Rx)를 턴 오프(turn off)시킨다. 이러한 동작을 리셋 동작이라 정의한다.
외부의 광이 포토 다이오드(PD)에 입사되면, 포토 다이오드(PD)내에 전자-홀 쌍(EHP; electron-hole pair)들이 생성되어 신호 전하들이 포토 다이오드(PD)내에 축적된다.
이어서, 상기 트랜스퍼 트랜지스터(Tx)가 턴 온됨에 따라 포토 다이오드(PD)내 축적된 신호 전하들은 부유 확산층(FD)으로 출력되어 부유 확산층(FD)에 저장된다.
이에 따라, 부유 확산층(FD)의 전위는 포토 다이오드(PD)에서 출력된 전하의 전하량에 비례하여 변화되고, 이로 인해 억세스 트랜지스터(Ax)의 게이트의 전위가 변한다. 이때, 선택 신호에 의해 셀렉트 트랜지스터(Sx)가 턴 온되면, 데이타가 출력단(Out)으로 출력된다. 데이타가 출력된 후에, 화소(P)는 다시 리셋 동작을 수행한다. 화소(P)는 이러한 과정들을 반복하여 광을 전기적 신호로 변환시켜 출력한다.
실시예에 따른 이미지 센서를 구성하는 트랜지스터들은 도 2 및 도 3을 참조하여 설명한 투명 박막 트랜지스터로 구비되며, 뛰어난 투과도를 가지므로 포토 다 이오드(PD) 영역 안에 형성될 수 있다.
도 5를 참조하면, 리셋 트랜지스터(Rx), 억세스 트랜지스터(Ax), 셀렉트 트랜지스터(Sx)는 포토 다이오드(PD) 영역 내에 형성되고, 트랜스퍼 트랜지스터(Tx)와 부유 확산층(FD)은 포토 다이오드(PD) 영역 밖에 형성된 형태를 볼 수 있는데, 이는 부유 확산층(FD)이 실시예에 따른 투명 박막 트랜지스터와 같이 유리 기판 위에 투명 전도성 물질로 제작되지 않으며 포토 다이오드(PD)와 같이 반도체 기판 상에 형성되어야 하기 때문이다.
경우에 따라, 부유 확산층(FD)만이 포토 다이오드(PD) 영역 밖에 형성되고, 트랜스퍼 트랜지스터(Tx)는 포토 다이오드(PD) 영역 안에 형성될 수 있음은 물론이다.
따라서, 이미지 센서를 구현하는 경우, 광경로를 고려한 소자 배치에 제한이 없어지므로 실시예에 따른 투명 박막 트랜지스터(100)를 이용하면 회로 설계에 자유도가 확보되고, 회로 사이즈를 축소시킬 수 있다. 또한, 포토 다이오드(PD)의 영역을 종래에 비하여 확장시킬 수 있으므로 광전 변환 기능을 향상시킬 수 있다.
도 6은 실시예에 따른 이미지 센서의 일부를 절개한 측단면도이다.
도 6에 도시된 도면은 도 5의 I-I'선을 기준으로 이미지 센서를 절단한 경우의 측단면도로서, I-I'선을 따라 이미지 센서를 절단한 후 일직선으로 펼친 형태로 도시한 것이다.
도 6을 참조하면, 실시예에 따른 이미지 센서의 포토 다이오드(PD)(220), 트랜스퍼 트랜지스터(Tx)(100a) 및 리셋 트랜지스터(Rx)(100b) 및 부유 확산층(FD)(240)이 도시되어 있다.
반도체 기판(200)에 트렌치가 형성되고, 트렌치에 산화물이 매립되어 소자 분리막(230)이 형성된다.
상기 포토 다이오드(PD)(220)는 반도체 기판(200)의 상측 일부에 형성된 P형 에피층(210)에 N형 도전성 불순물이 저농도 도핑되어 형성된다.
상기 포토 다이오드(PD)(220)와 인접한 영역에 트랜스퍼 트랜지스터(Tx)(100a)가 형성되고, 트랜스퍼 트랜지스터(Tx)(100a)에 인접한 영역에 부유 확산층(FD)(240)이 형성된다.
상기 부유 확산층(FD)(240)과 소스가 연결된 리셋 트랜지스터(Rx)(100b)는 포토 다이오드(PD)(220) 영역 안에 형성되는데(도 5 참조), 도 6은 I-I'선을 일직선으로 펼친 것이므로, 리셋 트랜지스터(Rx)(100b)가 포토 다이오드(PD)(220) 영역 밖에 위치된 것처럼 도시되었다.
즉, 포토 다이오드(PD)(220)와 트랜스퍼 트랜지스터(Tx)(100a)의 경계역은 수직하게 좌측으로 굴곡되고, 부유 확산층(FD)(240)과 리셋 트랜지스터(Rx)(100b)의 경계역은 수직하게 아래로 굴곡됨으로써, 리셋 트랜지스터(Rx)(100b)는 포토 다이오드(PD)(220) 영역 위에 배치될 수 있다.
상기 트랜스퍼 트랜지스터(Tx)(100a)와 리셋 트랜지스터(Rx)(100b)는 도 2 및 도 3을 참조하여 설명한 실시예에 따른 투명 박막 트랜지스터(100)로 구비되며, 따라서 반복되는 설명은 생략하기로 한다.
상기 트랜스퍼 트랜지스터(Tx)(100a)의 소스 전극(150a)은 포토 다이오드(PD)(220)와 연결되고, 드레인 전극(160a)은 부유 확산층(FD)(240) 위의 실리사이드(250)와 연결된다.
상기 리셋 트랜지스터(Rx)(100b)의 소스 전극(150b)은 부유 확산층(FD)(240) 위의 실리사이드(250)와 연결되고, 드레인 전극(160b)은, 도시되지 않았으나, 전원단(VDD) 및 억세스 트랜지스터(Ax)의 드레인과 연결된다.
상기 부유 확산층(FD)(240)은 포토 레지스트를 이온 주입 마스크로 하여 N 형 도전성 불순물이 고농도 도핑되어 형성될 수 있으며, 부유 확산층(FD)(240)이 형성된 후, 실리사이드(250)가 형성된다.
상기 포토 다이오드(PD)(220), 트랜스퍼 트랜지스터(Tx)(100a), 리셋 트랜지스터(Rx)(100b), 실리사이드(250)를 포함한 반도체 기판(200) 위에 층간 절연막(280)이 형성되고, 실리 사이드(250) 위의 층간 절연막(280) 영역에 컨택 플러그(260)가 형성된다.
상기 컨택 플러그(260)는 실리사이드(250)와 층간 절연막(280) 상부의 금속 배선(270)을 전기적으로 연결하고, 금속 배선(270)은, 도면에 도시되지 않았으나, 억세스 트랜지스터(Ax)의 게이트와 연결된다.
도 7은 실시에에 따른 투명 박막 트랜지스터(100)의 투과도를 측정한 그래프이다.
도 7에 예시된 수치는 "UV-visible spectrophotometer"를 사용하여 측정된 수치이고, 기판 상에 각 박막에 대한 광파장 범위는 약 250∼900 ㎚로 하였다.
도 7의 그래프에서, X축은 투명 박막 트랜지스터(100)로 조사된 빛의 파장 대역(mn)을 나타내고, Y축은 투과도(Transmittance; ％)를 나타낸다.
또한, 실선으로 표시된 측정선은 게이트 전극(120)이 형성된 후의 투과도를 측정한 경우이고, 굵은 점선으로 표시된 측정선은 게이트 절연층(130)이 형성된 후의 투과도를 측정한 경우이며, 얇은 점선으로 표시된 측정선은 소스 전극(150) 및 드레인 전극(160)이 형성된 후의 투과도를 측정한 경우이다.
측정 결과, 약 350 nm 내지 500 nm의 파장 대역, 즉 가시광선 영역에서의 총투과도는 약 75％로서, 우수한 광투과도를 보임을 알 수 있으며, 각 구성층(120, 130, 140, 150, 160)이 적층되더라도 투과도에 큰 영향이 미치지 않음을 알 수 있다.
도 8은 실시예에 따른 투명 박막 트랜지스터(100)의 전류-전압 특성을 측정한 그래프이다.
도 8의 그래프에서, X축은 드레인 전압(VDS, V)을 나타내고, Y축은 드레인 전류(IDS, A)를 나타낸다.
그래프에서, 드레인 전압은 0V에서 10V까지 인가하였고(X축), 5개의 표시선은 게이트 전압을 1V 단위로 0V에서 5V까지 인가한 경우, 드레인 전류(Y축)의 변화를 측정한 것이다.
도 8에 측정된 것처럼, 게이트 전압이 증가함에 따라 드레인 전류는 약 5V의 저전압 상태에서부터 포화 상태에 진입되는 것으로 파악되었으며, 이때의 포화 전류는 약 1.41 μA인 것으로 측정되었다.
이와 같은 측정결과는 n-채널 TFT와 일치하는 구동 상태로서, 우수한 동작 특성을 보임을 알 수 있다.
도 9는 실시예에 따른 투명 박막 트랜지스터(100)의 전극 사이의 전기적 특성을 측정한 그래프이다.
도 9의 그래프에서, X축은 게이전 전압(VGS)을 나타내고, 좌측의 Y축은 드레인 전류(IDS)를 나타낸다. 또한, 우측의 Y축은 드레인 전류를 로그 스케일로 표시한 것이다.
도 9의 그래프는, 드레인 전압(VDS)을 10V로 유지하면서 게이트 전압을 변화시키는 경우 이에 따른 드레인 전류를 측정한 것이다.
데이터 분석 결과 핀치 오프(pinch-off) 현상이 관찰되었으며, 실시예에 따른 투명 박막 트랜지스터(100)의 온/오프(on/off) 비는 약 2.7× 105 로 계산되었다.
이때의 문턱 전압은 약 1.1V이고, 전계효과가 발생되는 채널 이동도는 0.53 cm2/Vs 로 측정되었다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 이미지 센서의 평면 레이 아웃도.
도 2는 실시예에 따른 투명 박막 트랜지스터의 구조를 예시한 상면도.
도 3은 실시예에 따른 투명 박막 트랜지스터의 구조를 예시한 측단면도.
도 4는 실시예에 따른 이미지 센서의 회로도.
도 5는 실시예에 따른 이미지 센서의 평면 레이 아웃도.
도 6은 실시예에 따른 이미지 센서의 일부를 절개한 측단면도.
도 7은 실시에에 따른 투명 박막 트랜지스터의 투과도를 측정한 그래프.
도 8은 실시예에 따른 투명 박막 트랜지스터의 전류-전압 특성을 측정한 그래프.
도 9는 실시예에 따른 투명 박막 트랜지스터의 전극 사이의 전기적 특성을 측정한 그래프.

Claims (12)

  1. 투명 재질의 기판;
    상기 기판 위에 형성되고, 투명 전도성 물질로 이루어진 게이트 전극;
    상기 게이트 전극의 적어도 일부를 포함하여 상기 게이트 전극 및 상기 기판 위에 형성된 게이트 절연층;
    상기 게이트 절연층 위에 형성된 활성층;
    채널 영역이 형성되도록 상기 활성층 위에 상호 이격되어 형성되고, 투명 전도성 물질로 이루어진 소스 전극 및 드레인 전극을 포함하는 투명 박막 트랜지스터.
  2. 제1항에 있어서, 상기 활성층은
    투명 전도성 물질로 이루어진 것을 특징으로 하는 투명 박막 트랜지스터.
  3. 제1항 또는 제2항에 있어서, 상기 투명 전도성 물질은
    비정질 산화물, 결정질 산화물, 고분자 유기물 중 하나 이상의 물질을 포함하여 이루어지는 것을 특징으로 하는 투명 박막 트랜지스터.
  4. 제3항에 있어서, 상기 비정질 산화물은
    ZIO(Zinc Indium Oxide), 알루미늄 산화물 중 하나 이상의 물질을 포함하는 투명 박막 트랜지스터.
  5. 반도체 기판의 에피층에 불순물이 도핑되어 형성되고, 입사된 광에 의하여 전기신호를 발생시키는 포토 다이오드; 상기 포토 다이오드와 소스 전극이 연결되고, 턴온되어 상기 전기신호를 축적하는 트랜스퍼 트랜지스터; 상기 트랜스퍼 트랜지스터의 드레인에 연결되어 상기 축적된 전기신호를 저장하는 부유 확산층; 상기 부유 확산층으로 전원을 인가하는 리셋 트랜지스터; 상기 부유 확산층에 전기신호가 저장됨에 따라 게이트 전위가 변화되고, 전기신호를 인가하는 억세스 트랜지스터; 선택신호에 의하여 턴온되고, 상기 인가된 전기신호를 출력하는 셀렉터 트랜지스터를 포함하고,
    상기 트랜지스터들은 제1항에 의한 투명 박막 트랜지스터로 구현되며,
    상기 트랜지스터들 중 하나 이상의 트랜지스터는 상기 포토 다이오드 영역 위에 형성되는 것을 특징으로 하는 이미지 센서.
  6. 투명 재질의 기판 위에 투명 전도성 물질로 이루어진 게이트 전극이 형성되는 단계;
    상기 게이트 전극의 적어도 일부를 포함하여 상기 게이트 전극 및 상기 기판 위에 게이트 절연층이 형성되는 단계;
    상기 게이트 절연층 위에 형성된 활성층이 형성되는 단계; 및
    투명 전도성 물질로 이루어진 소스 전극 및 드레인 전극이 상기 활성층 위에 상호 이격되어 형성되는 단계를 포함하는 투명 박막 트랜지스터의 제조 방법.
  7. 제6항에 있어서, 상기 활성층은
    투명 전도성 물질로 이루어진 것을 특징으로 하는 투명 박막 트랜지스터의 제조 방법.
  8. 제6항 또는 제7항에 있어서, 상기 투명 전도성 물질은
    비정질 산화물, 결정질 산화물, 고분자 유기물 중 하나 이상의 물질을 포함하여 이루어지는 것을 특징으로 하는 투명 박막 트랜지스터의 제조 방법.
  9. 제6항에 있어서, 상기 게이트 전극이 형성되는 단계는
    상기 기판이 아세톤으로 초음파 세척되는 단계;
    상기 기판이 에탄올로 초음파 세척되는 단계;
    상기 기판이 증류수로 초음파 세척되는 단계;
    상기 기판 상의 잔류 습기 및 이물질이 N2 가스를 이용하여 제거되는 단계를 포함하는 투명 박막 트랜지스터의 제조 방법.
  10. 제6항에 있어서, 상기 게이트 전극, 게이트 절연층, 활성층, 소스 전극, 드레인 전극 중 하나 이상의 층은
    RF 스퍼터링 방식, CVD(Chemical Vapor Deposition) 방식, PVD(Physical Vapor Deposition) 방식 중 하나 이상의 방식을 이용하여 상온에서 증착되는 것을 특징으로 하는 투명 박막 트랜지스터의 제조 방법.
  11. 제6항에 있어서, 상기 활성층이 형성되는 단계에서
    상기 활성층은 산호 및 아르곤 분위기에서 증착되며,
    산소 분압이 조정되어 반도체 특성이 발현되는 것을 특징으로 하는 투명 박막 트랜지스터의 제조 방법.
  12. 제6항에 있어서,
    상기 게이트 전극, 소스 전극, 드레인 전극 중 하나 이상의 전극은 800Å 내지 1200Å의 두께로 형성되고,
    상기 활성층은 400Å 내지 800Å의 두께로 형성되며,
    상기 게이트 절연층은 800Å 내지 1200Å의 두께로 형성되고,
    상기 게이트 전극 위의 게이트 절연층 부분은 활성층보다 얇은 두께로 형성되는 것을 특징으로 하는 투명 박막 트랜지스터의 제조 방법.
KR1020070112171A 2007-11-05 2007-11-05 투명 박막 트랜지스터, 이미지 센서 및 투명 박막트랜지스터의 제조 방법 KR20090046179A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070112171A KR20090046179A (ko) 2007-11-05 2007-11-05 투명 박막 트랜지스터, 이미지 센서 및 투명 박막트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070112171A KR20090046179A (ko) 2007-11-05 2007-11-05 투명 박막 트랜지스터, 이미지 센서 및 투명 박막트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090046179A true KR20090046179A (ko) 2009-05-11

Family

ID=40856091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070112171A KR20090046179A (ko) 2007-11-05 2007-11-05 투명 박막 트랜지스터, 이미지 센서 및 투명 박막트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090046179A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010015689A1 (de) * 2008-08-06 2010-02-11 Roche Diagnostics Gmbh Medizinisches system mit kompaktem barcodeleser für verbrauchsartikel
US8785924B2 (en) 2011-12-12 2014-07-22 Korea Institute Of Science And Technology High-sensitivity transparent gas sensor and method for manufacturing the same
US9118795B2 (en) 2009-11-11 2015-08-25 Samsung Electronics Co., Ltd. Image sensors having variable voltage-current characteristics and methods of operating the same
US9285332B2 (en) 2011-12-12 2016-03-15 Korea Institute Of Science And Technology Low power consumption type gas sensor and method for manufacturing the same
WO2018214799A1 (zh) * 2017-05-26 2018-11-29 京东方科技集团股份有限公司 光电传感器及其制作方法、显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010015689A1 (de) * 2008-08-06 2010-02-11 Roche Diagnostics Gmbh Medizinisches system mit kompaktem barcodeleser für verbrauchsartikel
US9282922B2 (en) 2008-08-06 2016-03-15 Roche Diabetes Care, Inc. Medical system comprising a compact barcode reader for consumable items
US9118795B2 (en) 2009-11-11 2015-08-25 Samsung Electronics Co., Ltd. Image sensors having variable voltage-current characteristics and methods of operating the same
US8785924B2 (en) 2011-12-12 2014-07-22 Korea Institute Of Science And Technology High-sensitivity transparent gas sensor and method for manufacturing the same
US9285332B2 (en) 2011-12-12 2016-03-15 Korea Institute Of Science And Technology Low power consumption type gas sensor and method for manufacturing the same
WO2018214799A1 (zh) * 2017-05-26 2018-11-29 京东方科技集团股份有限公司 光电传感器及其制作方法、显示装置
US10886310B2 (en) 2017-05-26 2021-01-05 Boe Technology Group Co., Ltd. Photoelectric sensor, fabricating method thereof and display device

Similar Documents

Publication Publication Date Title
JP6718543B2 (ja) 半導体装置
JP6289592B2 (ja) 半導体装置
JP6255068B2 (ja) 半導体装置及び半導体装置の作製方法
JP2011119710A (ja) 半導体装置及びその動作方法
KR20120091294A (ko) 반도체 장치
CN106803901A (zh) 光电转换设备以及摄像系统
KR20090046179A (ko) 투명 박막 트랜지스터, 이미지 센서 및 투명 박막트랜지스터의 제조 방법
KR20150089299A (ko) 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
KR20020058420A (ko) 광감도 특성을 향상시킬 수 있는 이미지 센서 및 그 제조방법
KR20070065021A (ko) 씨모스 이미지 센서 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application