KR20090044579A - Apparatus for fabricating semiconductor device and method for fabricating semiconductor device using the same - Google Patents

Apparatus for fabricating semiconductor device and method for fabricating semiconductor device using the same Download PDF

Info

Publication number
KR20090044579A
KR20090044579A KR1020070110719A KR20070110719A KR20090044579A KR 20090044579 A KR20090044579 A KR 20090044579A KR 1020070110719 A KR1020070110719 A KR 1020070110719A KR 20070110719 A KR20070110719 A KR 20070110719A KR 20090044579 A KR20090044579 A KR 20090044579A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor device
wafer chuck
exposure process
peltier
Prior art date
Application number
KR1020070110719A
Other languages
Korean (ko)
Inventor
이철승
박준형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070110719A priority Critical patent/KR20090044579A/en
Publication of KR20090044579A publication Critical patent/KR20090044579A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support

Abstract

본 발명에 따른 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 노광 공정 시 노광 영역 및 비 노광 영역 사이의 온도 차이에 의하여 웨이퍼가 변형되거나 패턴의 CD(Critical Dimension)를 균일하게 형성하지 못한 문제를 해결하기 위하여, 웨이퍼 척 내부에 펠티어(Peltier) 소자를 내장하여 노광 공정이 진행되는 상황에 따라서 웨이퍼를 냉각시키거나 가열하는 방법으로 웨이퍼 척에 대한 온도를 최적으로 조절함으로써 노광 공정의 효율을 향상시킬 수 있도록 하는 발명에 관한 것이다.The present invention relates to an apparatus for manufacturing a semiconductor device and a method for manufacturing the semiconductor device using the same, wherein the wafer is deformed or the CD (Critical Dimension) of the pattern is uniformly deformed due to the temperature difference between the exposed and non-exposed areas during the exposure process. In order to solve the problem that cannot be formed, an exposure process is performed by optimally controlling the temperature of the wafer chuck by cooling or heating the wafer in accordance with the exposure process by embedding a Peltier device inside the wafer chuck. It relates to an invention to improve the efficiency of.

Description

반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의 제조 방법{APPARATUS FOR FABRICATING SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING SEMICONDUCTOR DEVICE USING THE SAME}A device for manufacturing a semiconductor device and a method for manufacturing a semiconductor device using the same {APPARATUS FOR FABRICATING SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING SEMICONDUCTOR DEVICE USING THE SAME}

도 1은 종래 기술에 따른 웨이퍼 척을 도시한 평면도.1 is a plan view of a wafer chuck in accordance with the prior art;

도 2는 본 발명에 따른 웨이퍼 척을 도시한 평면도.2 is a plan view of a wafer chuck in accordance with the present invention;

도 3은 본 발명에 따른 웨이퍼 척을 도시한 단면도.3 is a sectional view of a wafer chuck in accordance with the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10, 100 : 웨이퍼 척 20 : 주입구10, 100: wafer chuck 20: injection hole

30 : 배출구 40 : 순환 통로30: discharge port 40: circulation passage

110 : 전도성 물질층 120 : 하부 전극판110: conductive material layer 120: lower electrode plate

130 : P 타입 반도체 소자 135 : N 타입 반도체 소자130: P type semiconductor element 135: N type semiconductor element

140 : 상부 전극판 150 : 펠티어 소자140: upper electrode plate 150: Peltier element

160 : 직류 전원 장치160: DC power supply

본 발명에 따른 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의 제 조 방법에 관한 것으로, 노광 공정 시 노광 영역 및 비 노광 영역 사이의 온도 차이에 의하여 웨이퍼가 변형되거나 패턴의 CD(Critical Dimension)를 균일하게 형성하지 못한 문제를 해결하기 위하여, 웨이퍼 척 내부에 펠티어(Peltier) 소자를 내장하여 노광 공정이 진행되는 상황에 따라서 웨이퍼를 냉각시키거나 가열하는 방법으로 웨이퍼 척에 대한 온도를 최적으로 조절함으로써 노광 공정의 효율을 향상시킬 수 있도록 하는 발명에 관한 것이다.The present invention relates to an apparatus for manufacturing a semiconductor device and a method for manufacturing the semiconductor device using the same, wherein the wafer is deformed or the CD (Critical Dimension) of the pattern is uniformed due to the temperature difference between the exposed and non-exposed areas during the exposure process. In order to solve the problem that could not be formed, the Peltier device is built-in inside the wafer chuck, and the exposure is performed by optimally controlling the temperature of the wafer chuck by cooling or heating the wafer according to the exposure process. The present invention relates to an invention for improving the efficiency of the process.

반도체 소자의 제조 방법에는 일반적으로 노광 공정 및 에칭 공정을 사용하여 원하는 전자소자 또는 배선 등을 패터닝하는 것이 있다. 이때, 노광 공정 중 웨이퍼의 온도 변화에 따라서 웨이퍼가 변형되는 문제가 있다.In general, a method for manufacturing a semiconductor device may be used to pattern a desired electronic device or wiring using an exposure step and an etching step. At this time, there is a problem that the wafer is deformed according to the temperature change of the wafer during the exposure process.

이러한 온도 변화 문제는 특히 노광 공정 중 현재 차세대 노광 공정 기술로 적용중에 있는 이멀젼 노광 공정에서 심각하게 나타나고 있다.This temperature change problem is particularly serious in the emulsion exposure process that is being applied as the next generation exposure process technology among the exposure process.

이멀젼 노광 기술은 프로젝션 렌즈의 최종 투영 렌즈와 웨이퍼 사이에 임의의 액체를 채우고 그 액체의 굴절률만큼 광학계의 개구수(Numerical Aperture: 이하 NA)를 증가시켜 노광 장치의 분해능(Resolution)을 향상시키는 기술이다. Emulsion exposure technology improves the resolution of the exposure apparatus by filling an arbitrary liquid between the final projection lens of the projection lens and the wafer and increasing the numerical aperture (NA) of the optical system by the refractive index of the liquid. to be.

액체에서 전파해 나가는 광원은 그 실제 파장이 공기 중에서의 파장을 해당 매질의 굴절률로 나눈 값에 해당한다. The light source propagating out of a liquid corresponds to its actual wavelength divided by the refractive index of the medium in wavelength in air.

193nm의 광원(ArF 레이저빔)을 사용할 때, 물을 매질로 선택할 경우 물의 굴절률이 1.44이므로 실제 물을 거쳐간 ArF 레이저빔의 파장은 193nm에서 134nm로 감소한다. 이는 ArF 레이져 빔을 사용하여도 ArF 레이저빔 보다 분해능을 증가시킬 수 있는 F2 레이저 빔(157nm)을 사용하는 것과 동일한 효과를 가져온다.When using a 193nm light source (ArF laser beam), when the water is selected as the medium, the refractive index of the water is 1.44, so the wavelength of the ArF laser beam passing through the water decreases from 193nm to 134nm. This has the same effect as using an F2 laser beam (157 nm), which can increase resolution than an ArF laser beam even with an ArF laser beam.

그러나 이멀젼 노광 장치를 이용하여 노광 공정을 수행할 경우 이멀젼 액체가 반도체 기판 상부에 잔류하여 버블(Bubble) 결함으로 작용하거나, 프로젝션 렌즈부의 스캐닝 방향에 따라서 워터 마크(Water Mark)가 발생하거나, 이멀젼 액체가 반도체 기판에 스며들어 스웰링(Swelling) 또는 브리지(Bridge) 결함을 유발시키는 문제가 있다. However, when the exposure process is performed using the emulsion exposure apparatus, the emulsion liquid remains on the semiconductor substrate and acts as a bubble defect, or a water mark is generated depending on the scanning direction of the projection lens unit. There is a problem that the emulsion liquid penetrates the semiconductor substrate and causes swelling or bridge defects.

이러한 문제뿐만 아니라, 웨이퍼 표면에 잔류하는 액체들이 증발하면서 웨이퍼의 온도를 냉각시키는 역할을 하므로 노광 영역과 비 노광 영역 사이에 온도 차이가 발생하게 되고 이로 인하여 웨이퍼가 뒤틀리는 문제를 유발시키기도 한다. In addition to these problems, the remaining liquid on the surface of the wafer serves to cool the temperature of the wafer as it evaporates, causing a temperature difference between the exposed and non-exposed areas, thereby causing the wafer to be distorted.

상기한 문제를 해결하기 위한 방법으로 노광 공정에 사용되는 웨이퍼 척에 내부에 순환 통로를 형성하고 물을 순환시켜 웨이퍼의 전면 온도를 조절하는 시스템을 추가하였다.As a method for solving the above problems, a system was formed in the wafer chuck used in the exposure process to form a circulation passage therein and circulate water to adjust the front temperature of the wafer.

도 1은 종래 기술에 따른 웨이퍼 척을 도시한 평면도이다.1 is a plan view showing a wafer chuck according to the prior art.

도 1을 참조하면, 웨이퍼 척(10)이 구비되고, 웨이퍼 척(10) 내부에 순환 통로(40) 들이 구비된다. 순환 통로(40)는 온도 조절용 물이 들어가는 주입구(20)와 배출구(30)를 포함한다.Referring to FIG. 1, a wafer chuck 10 is provided, and circulation passages 40 are provided inside the wafer chuck 10. The circulation passage 40 includes an inlet 20 and an outlet 30 into which the water for temperature control is placed.

도시된 바와 같이 주입구(20)와 배출구(30)가 모두 하나의 라인으로 구비되고 웨이퍼 척(10) 전면에 걸쳐 고르게 순환될 수 있게 배열된다.As shown, both the inlet 20 and the outlet 30 are provided in one line and arranged to be evenly circulated over the entire surface of the wafer chuck 10.

그러나, 물이 순환하면서 각 부분에 따라서 유속이 상이하게 되고, 각 부분 별로 온도 변화도 상이하게 나타나게 된다. 이 경우 노광 공정이 원활하게 진행되지 못하여 웨이퍼에 형성된 패턴들의 CD(Critical Dimesion)가 균일하게 형성되지 못하고, 오버레이(Overlay)가 흐트러져 반도체 소자들 간에 단락되거나 연결되어야 할 부분이 끊어져 불량이 발생하는 문제가 있다.However, as the water circulates, the flow rate is different according to each part, and the temperature change is also different for each part. In this case, the exposure process does not proceed smoothly, and the CD (Critical Dimesion) of the patterns formed on the wafer is not uniformly formed, and the overlay is disturbed, causing short circuits or parts to be connected between the semiconductor devices, thereby causing defects. There is.

또한, 물을 이용할 경우 온도 조절을 상황에 맞게 빨리빨리 대처하기가 어렵고 별도의 온도 조절 장치가 필요하므로 시간과 비용이 많이 소모될 수 있다. 그리고, 누수 관리를 위한 장치도 필요하게 된다. 따라서, 노광 공정의 효율이 저하되고, 이에 따라 반도체 제조 공정의 수율 및 신뢰성이 저하되는 문제가 있다.In addition, when water is used, it is difficult to cope with temperature control quickly and quickly, and a separate temperature control device is required, which may consume a lot of time and money. In addition, a device for water leakage management is also required. Therefore, there exists a problem that the efficiency of an exposure process falls and the yield and reliability of a semiconductor manufacturing process fall by this.

본 발명은 상기한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 웨이퍼 척 내부에 펠티어(Peltier) 소자를 내장하여 노광 공정이 진행되는 상황에 따라서 웨이퍼를 냉각시키거나 가열하는 방법으로 웨이퍼 척에 대한 온도 조절을 용이하게 수행함으로써 노광 공정의 효율을 향상시킬 수 있도록 하는 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의 제조 방법을 제공하는 것을 그 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems in the prior art, and has a Peltier device embedded in a wafer chuck to cool or heat the wafer according to an exposure process. It is an object of the present invention to provide a device for manufacturing a semiconductor device and a method for manufacturing a semiconductor device using the same, by which temperature control can be easily performed to improve the efficiency of an exposure process.

상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 장치는The semiconductor device manufacturing apparatus according to the present invention for achieving the above object is

웨이퍼를 고정하는 웨이퍼 척(Chuck)과,A wafer chuck to fix the wafer,

상기 웨이퍼 척의 내부에 형성되어 상기 웨이퍼를 가열 및 냉각하는 펠티어(Peltier) 소자 및A Peltier device formed in the wafer chuck to heat and cool the wafer;

상기 펠티어(Peltier) 소자에 직류전압을 공급하는 직류 전원 장치를 포함하는 것을 특징으로 한다.It characterized in that it comprises a DC power supply for supplying a DC voltage to the Peltier (Peltier) device.

여기서, 상기 웨이퍼 척은 건식(Dry) 노광 장치 또는 이멀전(Immersion) 노광 장치에 사용되는 것을 특징으로 하고, 상기 펠티어(Peltier) 소자는 상기 웨이퍼 척의 평면상에서 볼 때 바둑판 무늬로 배열되는 것을 특징으로 한다.Here, the wafer chuck is characterized in that it is used in a dry exposure apparatus or an emulsion exposure apparatus, the Peltier element is characterized in that arranged in a checkered pattern when viewed from the plane of the wafer chuck do.

아울러, 본 발명에 따른 반도체 소자의 제조 방법은In addition, the method of manufacturing a semiconductor device according to the present invention

웨이퍼 상부에 감광막을 형성하는 단계와,Forming a photoresist film on the wafer;

상기 웨이퍼를 상술한 반도체 소자의 제조 장치의 웨이퍼 척에 로딩시키는 단계 및Loading the wafer into the wafer chuck of the semiconductor device manufacturing apparatus described above; and

상기 감광막에 노광 공정을 수행하는 단계를 포함하는 것을 특징으로 한다.It characterized in that it comprises the step of performing an exposure process on the photosensitive film.

여기서, 상기 노광 공정은 건식 노광 또는 이멀젼 노광 공정인 것을 특징으로 하고, 상기 노광 공정 중 상기 펠티어 소자를 이용하여 상기 웨이퍼 척을 냉각 또는 가열시키는 것을 특징으로 한다.The exposure process may be a dry exposure or an emulsion exposure process, and the wafer chuck may be cooled or heated using the Peltier device during the exposure process.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조 장치 및 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, an apparatus and method for manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명에서는 웨이퍼 척의 온도 조절을 위하여 펠티어 소자를 이용한다. 펠티어 소자는 1843년 프랑스의 펠티어(Peltier)가 두 개의 서로 다른 금속선을 PN접합 반도체 소자를 이용하여 연결한 후 PN 접합 소자에 직류전기를 흘리면 한쪽 금속선에서 흡열, 다른 금속선에서는 발열이 일어나며, 전류의 방향을 반대로 하면 흡열과 발열이 반대로 일어나는 현상을 발견하면서 개발되었다. 이전까지는 전선에 전류를 흘리면 전선 자체의 전기저항에 의한 발열만 일어나는 것으로 생각하였으나, 전혀 기대하지 못했던 현상을 발견하게 된 것이다. 이 현상은 일종의 히트 펌 핑(heat pumping) 현상으로써 전자 냉각의 원리이며, 이를 펠티어 효과(Peltier Effect)라 한다.In the present invention, the Peltier device is used for temperature control of the wafer chuck. The Peltier device is a French Peltier in 1843 connected two different metal wires using a PN junction semiconductor device, and when direct current flows through the PN junction device, heat is absorbed from one metal wire and heat is generated from the other metal wire. It was developed by discovering the opposite phenomenon of endothermic and exothermic when reversed direction. Previously, when electric current flowed through a wire, only the heat generated by the electric resistance of the wire itself was thought to occur, but the phenomenon was unexpected. This phenomenon is a type of heat pumping (heat pumping), the principle of electronic cooling, called the Peltier Effect (Peltier Effect).

상기 펠티어 효과를 응용하여 온도조절 장치를 형성할 수 있는데, 그 일 실시예로 상부 및 하부 전극판을 구비시키고 그 사이에 PN접합 반도체 소자를 형성한다. The Peltier effect can be applied to form a temperature control device. In one embodiment, upper and lower electrode plates are provided and a PN junction semiconductor device is formed therebetween.

다음에는, N 타입의 반도체 소자에 (+) 전압을 인가하고 P 타입의 반도체 소자에 (-) 전압을 인가하면 P 타입의 반도체 소자에서 N 타입 소자쪽으로 전자가 이동하게 되어 상부 전극판의 온도가 감소되고 하부 전극판은 가열되게 된다.Next, when a positive voltage is applied to the N-type semiconductor device and a negative voltage is applied to the P-type semiconductor device, electrons move from the P-type semiconductor device toward the N-type device, thereby increasing the temperature of the upper electrode plate. It is reduced and the lower electrode plate is heated.

반대로 N 타입의 반도체 소자에 (-) 전압을 인가하고 P 타입의 반도체 소자에 (+) 전압을 인가하면 상부 전극판이 가열되고 하부 전극판이 냉각된다.On the contrary, when a negative voltage is applied to an N type semiconductor element and a positive voltage is applied to a P type semiconductor element, the upper electrode plate is heated and the lower electrode plate is cooled.

도 2는 본 발명에 따른 웨이퍼 척을 도시한 평면도이다.2 is a plan view illustrating a wafer chuck in accordance with the present invention.

도 2를 참조하면, 물 순환 통로 대신에 펠티어 효과를 이용한 온도 조절용 펠티어 소자(150)를 웨이퍼 척(100)에 바둑판 모양으로 배열한다. 이때, 노광 장치의 스캔 범위 또는 스캔 방향을 고려하여 펠티어 소자(150)를 부분 부분 나누어 배열 할 수 있으며, 전원 공급 장치도 부분별로 나누어 연결할 수 있다. 따라서, 웨이퍼 척(100)의 온도를 노광 공정에 최적화시킬 수 있도록 한다.Referring to FIG. 2, the Peltier element 150 for temperature control using the Peltier effect is arranged on the wafer chuck 100 instead of the water circulation passage. In this case, the Peltier element 150 may be divided into parts in consideration of the scan range or the scan direction of the exposure apparatus, and the power supply may be divided into parts. Therefore, the temperature of the wafer chuck 100 can be optimized for the exposure process.

도 3은 본 발명에 따른 웨이퍼 척을 도시한 단면도로, 상기 도 2의 AA' 방향을 따른 단면을 도시한 것이다.3 is a cross-sectional view illustrating a wafer chuck in accordance with the present invention, which illustrates a cross section along the AA ′ direction of FIG. 2.

도 3을 참조하면, 웨이퍼 척(100) 내부에 펠티어 소자(150)가 구비된다.Referring to FIG. 3, the Peltier element 150 is provided in the wafer chuck 100.

여기서, 펠티어 소자(150)는 상부 전극판(140), 하부 전극판(120) 및 상/하 부 전극판 사이에 형성된 P 타입 반도체 소자(130)와 N 타입 반도체 소자(135)로 구성된다.Here, the Peltier element 150 includes a P type semiconductor element 130 and an N type semiconductor element 135 formed between the upper electrode plate 140, the lower electrode plate 120, and the upper and lower electrode plates.

다음에는, 펠티어 소자(150)와 웨이퍼 척(100) 사이에 펠티어 소자를 완충시키고 열전달을 용이하게 수행할 수 있는 열 전도성물질층(110)이 구비된다.Next, a thermally conductive material layer 110 is provided between the Peltier element 150 and the wafer chuck 100 to buffer the Peltier element and easily perform heat transfer.

그 다음에는, P 타입 반도체 소자(130) 및 N 타입 반도체 소자(135)에 전압을 인가하는 직류 전원 장치(160)가 구비된다. 이때, N 타입 반도체 소자(130)에 (+) 전압이 인가되고 P 타입 반도체 소자(130)에 (-) 전압이 인가되면 상부 전극판(140)이 냉각되어 웨이퍼 척(100)의 웨이퍼와 접촉되는 면이 냉각된다.Next, a DC power supply device 160 for applying a voltage to the P type semiconductor element 130 and the N type semiconductor element 135 is provided. At this time, when a positive voltage is applied to the N-type semiconductor device 130 and a negative voltage is applied to the P-type semiconductor device 130, the upper electrode plate 140 is cooled to contact the wafer of the wafer chuck 100. The surface is cooled.

상술한 바와 같이, 물 순환 방식으로 웨이퍼 척의 온도를 조절할 경우 노광 효율이 감소되는 문제를 해결하기 위하여, 웨이퍼 척의 온도 조절 수단을 펠티어 효과를 이용한 펠티어 소자를 이용하여 수행한다. 펠티어 소자를 웨이퍼 척의 내부에 내장하되, 건식 노광 공정 또는 이멀젼 노광 공정의 특성에 맞게 적절히 배열을 변경한다. 또한, 가열과 냉각이 용이하게 구현될 수 있도록 직규 전원 장치를 구비시킴으로써 노광 공정에 최적화된 웨이퍼 척의 온도를 구현할 수 있도록 한다.As described above, in order to solve the problem that the exposure efficiency is reduced when the temperature of the wafer chuck is adjusted by the water circulation method, the temperature adjusting means of the wafer chuck is performed using the Peltier element using the Peltier effect. The Peltier element is embedded in the wafer chuck, but the arrangement is appropriately changed in accordance with the characteristics of the dry exposure process or the emulsion exposure process. In addition, by providing a power supply device so that heating and cooling can be easily implemented, it is possible to implement the temperature of the wafer chuck optimized for the exposure process.

따라서, 다양화되는 노광 공정에 유연하게 적용할 수 있도록 함으로써, 반도체 소자의 CD를 개선시키고 오버레이를 향상시켜 반도체 소자의 수율을 증가시킬 수 있다. Therefore, by making it possible to flexibly apply to the diversified exposure process, it is possible to improve the CD of the semiconductor device and to improve the overlay to increase the yield of the semiconductor device.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의 제조 방법은 노광 공정에서 사용되는 웨이퍼 척 내부에 펠티어 소자를 내장하여 노광 공정이 진행되는 상황에 따라서 웨이퍼를 냉각시키거나 가열함으로써, 물 순환 방식으로 사용하던 웨이퍼 척의 문제를 해결하고, 웨이퍼 척 전면에 대한 온도 조절을 용이하게 수행함으로써 노광 공정의 효율을 향상시킬 수 있다. 따라서, 반도체 소자의 공정 수율을 증가 및 반도체 소자의 신뢰성을 향상시킬 수 있는 효과를 제공한다.As described above, in the semiconductor device manufacturing apparatus and the semiconductor device manufacturing method using the same, a Peltier device is embedded in the wafer chuck used in the exposure process to cool the wafer according to the exposure process. Or by heating, it is possible to solve the problem of the wafer chuck used in the water circulation method, and to easily perform the temperature control on the entire surface of the wafer chuck can improve the efficiency of the exposure process. Thus, the process yield of the semiconductor device can be increased and the reliability of the semiconductor device can be improved.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (6)

웨이퍼를 고정하는 웨이퍼 척(Chuck);A wafer chuck to fix the wafer; 상기 웨이퍼 척의 내부에 형성되어 상기 웨이퍼를 가열 및 냉각하는 펠티어(Peltier) 소자; 및A Peltier element formed inside the wafer chuck to heat and cool the wafer; And 상기 펠티어(Peltier) 소자에 직류 전압을 공급하는 직류 전원 장치를 포함하는 것을 특징으로 하는 반도체 소자의 제조 장치.And a DC power supply for supplying a DC voltage to the Peltier device. 제 1 항에 있어서,The method of claim 1, 상기 웨이퍼 척은 건식(Dry) 노광 장치 또는 이멀전(Immersion) 노광 장치에 사용되는 것을 특징으로 하는 반도체 소자의 제조 장치.The wafer chuck is an apparatus for manufacturing a semiconductor element, characterized in that used in a dry exposure apparatus or an emulsion exposure apparatus. 제 1 항에 있어서,The method of claim 1, 상기 펠티어(Peltier) 소자는 상기 웨이퍼 척의 평면상에서 볼 때 바둑판 무늬로 배열되는 것을 특징으로 하는 반도체 소자의 제조 장치.The Peltier device is a semiconductor device manufacturing apparatus, characterized in that arranged in a checkered pattern when viewed in the plane of the wafer chuck. 웨이퍼 상부에 감광막을 형성하는 단계;Forming a photoresist film on the wafer; 상기 웨이퍼를 제 1항 기재 반도체 소자의 제조 장치의 웨이퍼 척에 로딩시키는 단계; 및Loading the wafer into a wafer chuck of the apparatus of claim 1; And 상기 감광막에 노광 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.And performing an exposure process on the photosensitive film. 제 4 항에 있어서,The method of claim 4, wherein 상기 노광 공정은 건식 노광 또는 이멀젼 노광 공정인 것을 특징으로 하는 반도체 소자의 제조 방법.The exposure process is a dry exposure or an emulsion exposure process. 제 4 항에 있어서,The method of claim 4, wherein 상기 노광 공정 중 상기 펠티어 소자를 이용하여 상기 웨이퍼 척을 냉각 또는 가열시키는 것을 특징으로 하는 반도체 소자의 제조 방법.And the wafer chuck is cooled or heated by using the Peltier element during the exposure process.
KR1020070110719A 2007-10-31 2007-10-31 Apparatus for fabricating semiconductor device and method for fabricating semiconductor device using the same KR20090044579A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070110719A KR20090044579A (en) 2007-10-31 2007-10-31 Apparatus for fabricating semiconductor device and method for fabricating semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110719A KR20090044579A (en) 2007-10-31 2007-10-31 Apparatus for fabricating semiconductor device and method for fabricating semiconductor device using the same

Publications (1)

Publication Number Publication Date
KR20090044579A true KR20090044579A (en) 2009-05-07

Family

ID=40855122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110719A KR20090044579A (en) 2007-10-31 2007-10-31 Apparatus for fabricating semiconductor device and method for fabricating semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR20090044579A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053967B2 (en) 2012-07-11 2015-06-09 Samsung Electronics Co., Ltd. Apparatus for testing a wafer in a wafer testing process
US10451983B2 (en) 2018-02-23 2019-10-22 Samsung Electronics Co., Ltd. Exposure apparatus and method of fabricating semiconductor device using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053967B2 (en) 2012-07-11 2015-06-09 Samsung Electronics Co., Ltd. Apparatus for testing a wafer in a wafer testing process
US10451983B2 (en) 2018-02-23 2019-10-22 Samsung Electronics Co., Ltd. Exposure apparatus and method of fabricating semiconductor device using the same

Similar Documents

Publication Publication Date Title
KR100909455B1 (en) Lithographic Apparatus and Device Manufacturing Method
JP2005521260A (en) System and method for heating and cooling a wafer at an accelerated rate
US20060260793A1 (en) Thermal management of systems having localized regions of elevated heat flux
JP2005197384A (en) Aligner
JP2003297738A (en) Heat treatment apparatus and substrate treatment apparatus
KR101280399B1 (en) Lithographic apparatus and lithographic apparatus cooling method
JP2004512676A (en) Pinhole defect repair by resist flow
JPH0845827A (en) Projection exposure device and manufacture of semiconductor device using it
KR20090044579A (en) Apparatus for fabricating semiconductor device and method for fabricating semiconductor device using the same
CN100380582C (en) Mask and producing method, producing method for semiconductor device with this mask
CN114624962A (en) Light source apparatus, cooling method and product manufacturing method
JP2009192569A (en) Exposure apparatus and method for manufacturing device
TW200848948A (en) Lithographic apparatus and method
KR20090001133A (en) Apparatus and method for fabricating semiconductor device
JP7458853B2 (en) Light source device, illumination device, and exposure device.
KR20020014098A (en) Apparatus for hard baking of a photo resist film pattern
KR102499845B1 (en) Temperature control apparatus of fluid using electrothermic element
KR19990034784A (en) Chuck part of exposure equipment
KR100649005B1 (en) Apparatus of exposure for semiconductor fabrication
KR20050035356A (en) Wafer temperature controller for use in semiconductor equipment
JP2001023890A (en) Aligner and manufacture of device using the same
JP2021162612A (en) Light source device, luminaire, and exposure device
KR20070120241A (en) Apparatus for transfer a semiconductor substrate
JP4104909B2 (en) Substrate cooling device and processing device
KR100346311B1 (en) Cool plate for cooling a 300mm diameter wafer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid