KR20090041587A - Method for fabricating semiconductor - Google Patents

Method for fabricating semiconductor Download PDF

Info

Publication number
KR20090041587A
KR20090041587A KR1020070107189A KR20070107189A KR20090041587A KR 20090041587 A KR20090041587 A KR 20090041587A KR 1020070107189 A KR1020070107189 A KR 1020070107189A KR 20070107189 A KR20070107189 A KR 20070107189A KR 20090041587 A KR20090041587 A KR 20090041587A
Authority
KR
South Korea
Prior art keywords
scribe line
semiconductor chip
connection
semiconductor
connection area
Prior art date
Application number
KR1020070107189A
Other languages
Korean (ko)
Inventor
손승대
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020070107189A priority Critical patent/KR20090041587A/en
Publication of KR20090041587A publication Critical patent/KR20090041587A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A method for fabricating a semiconductor is provided to allow the both ends of a connection pad to be used an electrical test and a bonding process by arranging the connection pad across the edge of a semiconductor and a part of a scribe line. A connection pads are formed on a semiconductor wafer while being crossed with the edge of a semiconductor chip and a part of a scribe line(S500). A probe for inspection is contacted with the second connection area positioned in the scribe line area of the connection pad and the electrical inspection process about the semiconductor chip is performed(S510). The scribe line is cut down and is separated as an individual semiconductor chip(S520). The individual semiconductor chip is mounted in a packet base plate and it is adhered(S530), and the first connection area and a package substrate positioned in the semiconductor chip area of the connection pad are connected electrically(S540).

Description

반도체 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR}Semiconductor manufacturing method {METHOD FOR FABRICATING SEMICONDUCTOR}

본 발명은 반도체 제조방법에 관한 것으로서, 더욱 상세하게는 반도체 칩에 대한 전기적 검사 공정에서 검사용 탐침이 접촉되고 또한 후속되는 패키지 조립 고정에서 상호 본딩이 실시되는 부분인 접속패드를 반도체 칩의 외곽 영역으로부터 스크라이브 라인 영역까지 확장하여 형성하는 반도체 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor, and more particularly, a connection pad which is a portion in which an inspection probe is contacted in the electrical inspection process for the semiconductor chip and is bonded to each other in subsequent package assembly fixing. The semiconductor manufacturing method which extends from the scribe line area | region to the scribe line area | region is formed.

일반적으로, 반도체를 제조하기 위한 후 공정은 크게 반도체 웨이퍼(wafer) 상에 형성된 반도체 칩(chip)들을 검사하여 양부를 판별하는 전기적 검사(EDS : Electrical Die Sort) 공정, 반도체 웨이퍼를 절단하여 낱개의 반도체 칩으로 분리하는 소잉(sawing) 공정, 개별 반도체 칩을 리드 프레임(lead frame), 인쇄회로기판과 같은 패키지(package) 기판 상에 탑재하여 부착시키는 다이 본딩(die bonding) 공정, 반도체 칩 상에 형성된 접속패드(contact pad)와 패키지 기판 측의 단자를 솔더링 등을 이용한 직접 방식 또는 금속 와이어 등을 이용한 간접 방식을 통해 상호 접속시키는 상호 본딩 공정, 반도체 칩과 그 외 구성 부품을 보호하기 위해 봉지재로 외부를 감싸는 몰딩(molding) 공정 등을 포함한다. In general, a post-process for manufacturing a semiconductor is largely an electrical die sort (EDS) process that inspects semiconductor chips formed on a semiconductor wafer to determine whether it is good or not, and cuts the semiconductor wafer into pieces. Sawing process for separating into semiconductor chips, die bonding process for mounting and attaching individual semiconductor chips onto package substrates such as lead frames and printed circuit boards, on semiconductor chips The mutual bonding process in which the formed contact pads and the terminals on the package board side are interconnected by a direct method using soldering or the like or an indirect method using metal wires, and an encapsulant for protecting semiconductor chips and other components. Molding process surrounding the outside of the furnace, and the like.

도 1은 전 공정을 통해 반도체 칩들이 형성된 반도체 웨이퍼에 대한 평면도 이고, 도 2는 소잉 공정을 통해 낱개로 분리된 반도체 칩을 나타내는 개략 모식도이다. FIG. 1 is a plan view of a semiconductor wafer on which semiconductor chips are formed throughout the entire process, and FIG. 2 is a schematic diagram illustrating semiconductor chips individually separated through a sawing process.

반도체 웨이퍼(10)의 일면 상에는 대략 사각 형상의 반도체 칩들(20)이 매트릭스(matrix) 배열을 이루도록 서로 일정 간격 이격되어 형성되고, 각 반도체 칩(20)의 외곽을 둘러싸도록 일정 폭을 갖는 스크라이브 라인(scribe line)(30)이 형성된다. On one surface of the semiconductor wafer 10, substantially rectangular semiconductor chips 20 are formed spaced apart from each other to form a matrix array, and a scribe line having a predetermined width so as to surround the outside of each semiconductor chip 20. (scribe line) 30 is formed.

반도체 칩(20)은 내부에 소정 기능을 수행하는 회로부(미도시)를 구비하며, 그 외곽 영역을 따라 외부 노출되도록 접속패드(22)가 다수개 배열되어 형성된다. The semiconductor chip 20 includes a circuit unit (not shown) that performs a predetermined function therein, and a plurality of connection pads 22 are arranged to be exposed to the outside along its outer area.

접속패드(22)는 내부의 회로부에 전기적으로 연결되며, 회로부에 대한 외부 접촉 및 접속이 가능하도록 하는 단자로서, 통상 금속 재질로 형성된다. The connection pad 22 is a terminal electrically connected to an internal circuit part and allowing external contact and connection to the circuit part. The connection pad 22 is usually formed of a metal material.

이러한 접속패드(22)는 전기적 검사 공정을 수행하는 프로버(prober)의 탐침(probe)이 접촉되고, 또한 후속되는 패키지 조립을 위한 상호 본딩 공정에서 본딩이 실시되는 부분이다. The connection pad 22 is a portion where a probe of a prober performing an electrical inspection process is contacted, and bonding is performed in a mutual bonding process for subsequent package assembly.

스크라이브 라인(30)은 반도체 칩(20)의 각 변을 둘러싸도록 일정 폭을 갖도록 형성된다. The scribe line 30 is formed to have a predetermined width so as to surround each side of the semiconductor chip 20.

이러한 스크라이브 라인(30)은 반도체 칩들(20)을 서로 분리시키는 역할을 수행하며, 추후 소잉 공정을 통해 절단되어 제거된다. The scribe line 30 serves to separate the semiconductor chips 20 from each other, and is later cut and removed through a sawing process.

따라서, 먼저 웨이퍼 상에 형성된 반도체 칩(20)을 전기적으로 검사하기 위해 프로버의 탐침을 반도체 칩(20) 상의 접속패드(22)에 대해 접촉시킨 상태에서 검사를 실시하여 각 반도체 칩(20)의 불량 여부를 판별한다. Therefore, in order to electrically inspect the semiconductor chip 20 formed on the wafer, the semiconductor probe 20 is inspected while the probe of the prober is brought into contact with the connection pad 22 on the semiconductor chip 20. To determine whether or not.

그 후, 소잉 공정을 통해 반도체 웨이퍼(10)를 절단하여 반도체 칩(20)을 낱개로 분리하며, 분리된 반도체 칩(20) 중 양품 반도체 칩(20)을 다이 본딩 공정을 통해 패키지 기판 상에 탑재하여 부착시킨다. Thereafter, the semiconductor wafer 10 is cut through the sawing process to separate the semiconductor chips 20 individually, and the good semiconductor chips 20 of the separated semiconductor chips 20 are placed on the package substrate through a die bonding process. Mount and attach.

그런 다음, 상호 본딩 공정을 통해 탑재된 반도체 칩(20) 상에 형성된 접속패드(22)와 패키지 기판 측의 단자를 직접 또는 간접적으로 상호 접속시킨 후, 몰딩 공정을 통해 반도체 칩(20)과 그 외 구성 부품을 봉지재로 외부를 감싼다. Then, the connection pad 22 formed on the semiconductor chip 20 mounted through the mutual bonding process and the terminals on the package substrate side are directly or indirectly interconnected, and then the semiconductor chip 20 and the Enclose external components with encapsulant.

그러나, 이상과 같은 종래의 반도체 제조방법에서는 다음과 같은 문제점이 있다. However, the conventional semiconductor manufacturing method as described above has the following problems.

즉, 최근에는 반도체의 미세화 추세에 따라 반도체 칩(20)의 크기가 현저히 축소되었고, 따라서 축소된 반도체 칩(20) 내부에 접속패드(22)를 형성함에 따라 접속패드(22)의 면적을 증대시킬 수 없음으로써 문제가 발생된다. That is, in recent years, the size of the semiconductor chip 20 has been significantly reduced in accordance with the trend of miniaturization of the semiconductor. Therefore, the area of the connection pad 22 is increased by forming the connection pad 22 inside the reduced semiconductor chip 20. The problem arises because it cannot.

구체적으로, 전기적 검사 공정에서는 면적이 작은 접속패드(22)에 대해 검사용 탐침의 접촉 불량이 발생될 수 있고, 상호 본딩 공정에서는 면적이 작은 접속패드(22)에 대한 본딩 작업성 및 본딩 부착력이 불량해질 수 있으므로, 생산 수율을 저하시키고, 제조되는 반도체의 신뢰성을 저하시키는 문제점이 있다. Specifically, in the electrical inspection process, poor contact of the inspection probe may occur with respect to the connection pad 22 having a small area, and bonding workability and bonding adhesion to the connection pad 22 having a small area may be caused in the mutual bonding process. Since it may be poor, there is a problem of lowering the production yield and lowering the reliability of the semiconductor to be manufactured.

그리고, 무엇보다도 작은 면적의 접속패드(22)를 전기적 검사 공정과 상호 본딩 공정에서 공용으로 이용하므로, 앞선 전기적 검사 공정에서 검사용 탐침이 접속패드(22)에 접촉되어 접속패드(22)가 손상되거나 접속패드(22)에 탐침 스크럽(scrub)이 침입하여 잔류되면, 후속되는 상호 본딩 공정에서 해당 접속패드(22)에 대한 본딩 접착력이 대폭 약화됨으로써, 제조되는 반도체의 신뢰성을 저하시키 는 문제점이 있다. First of all, since the connection pad 22 having a small area is commonly used in the electrical inspection process and the mutual bonding process, the inspection probe contacts the connection pad 22 in the previous electrical inspection process, thereby damaging the connection pad 22. Or a probe scrub penetrates into the connection pad 22, the bonding adhesion to the connection pad 22 is greatly weakened in a subsequent mutual bonding process, thereby reducing the reliability of the semiconductor to be manufactured. have.

본 발명은 상기와 같은 제반 문제점을 해결하기 위하여 창안된 것으로서, 반도체 칩의 크기를 키우지 않으면서도 접속패드의 면적을 증대시킬 수 있는 반도체 제조방법을 제공하는데 그 목적이 있다. The present invention has been made to solve the above problems, and an object thereof is to provide a semiconductor manufacturing method that can increase the area of the connection pad without increasing the size of the semiconductor chip.

또한, 전기적 검사 공정과 상호 본딩 공정에 이용되는 부분을 구분하여 전기적 검사 공정 및 상호 본딩 공정을 보다 원활하면서 정확히 실시할 수 있는 반도체 제조방법을 제공하는데 그 목적이 있다. In addition, an object of the present invention is to provide a semiconductor manufacturing method capable of more smoothly and accurately performing the electrical inspection process and the mutual bonding process by dividing the parts used in the electrical inspection process and the mutual bonding process.

본 발명의 상기 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention by those skilled in the art.

상술한 목적을 달성하기 위한 본 발명의 반도체 제조방법은, 반도체 웨이퍼 상에 반도체 칩의 외곽 영역과 스크라이브 라인의 일부 영역에 걸쳐지도록 접속패드를 형성하는 단계; 상기 접속패드의 상기 스크라이브 라인 영역에 위치하는 제2접속면적부에 대해 검사용 탐침을 접촉하여 상기 반도체 칩에 대한 전기적 검사 공정을 수행하는 단계; 상기 스크라이브 라인을 절단하여 개별 반도체 칩을 분리하는 소잉 공정을 수행하는 단계; 상기 개별 반도체 칩을 패키기 기판에 탑재하여 부착하는 다이 본딩 공정을 수행하는 단계; 및 상기 접속패드의 상기 반도체 칩 영역에 위치하는 제1접속면적부와 상기 패키지 기판 측을 전기적으로 상호 접속하는 상호 본딩 공정을 수행하는 단계;를 포함한다. The semiconductor manufacturing method of the present invention for achieving the above object comprises the steps of forming a connection pad on the semiconductor wafer so as to span the outer region of the semiconductor chip and a portion of the scribe line; Performing an electrical inspection process on the semiconductor chip by contacting a test probe with a second connection area located in the scribe line region of the connection pad; Performing a sawing process of cutting the scribe lines to separate individual semiconductor chips; Performing a die bonding process of mounting and attaching the individual semiconductor chips to a package substrate; And performing a mutual bonding process of electrically connecting a first connection area portion positioned in the semiconductor chip region of the connection pad and the package substrate side.

바람직하게, 상기 제1 접속면적부 상에 솔더 볼을 형성하는 단계;를 더 포함하며, 상기 상호 본딩 공정에서 상기 솔더 볼을 이용하여 상기 패키지 기판 측을 전기적으로 상호 접속한다. The method may further include forming solder balls on the first connection area, wherein the solder balls are electrically connected to each other using the solder balls in the mutual bonding process.

상기 소잉 공정의 수행 시, 상기 제2접속면적부는 상기 스크라이브 라인과 함께 절단되어 제거된다. In performing the sawing process, the second connection area portion is cut together with the scribe line and removed.

상기 제2접속면적부는 상기 스크라이브 라인의 폭방향 길이의 1/2 미만까지 형성된다. The second connection area portion is formed to less than 1/2 of the width direction length of the scribe line.

서로 인접하는 양측의 반도체 칩에 대한 상기 제2접속면적부는 상기 스크라이브 라인 영역에서 서로 접촉되지 않도록 이격된다. The second connection area portions of the semiconductor chips on both sides adjacent to each other are spaced apart from each other in the scribe line region.

상기 제1접속면적부와 상기 제2접속면적부의 중간 부분에 면적이 축소되는 넥(neck)부가 형성된다. A neck portion in which an area is reduced is formed in the middle portion of the first connection area portion and the second connection area portion.

본 발명에 따르면, 접속패드를 반도체 칩의 외곽 영역으로부터 스크라이브 라인 영역까지 확장하여 반도체 칩 내측에 위치하는 제1접속면적부와 스크라이브 라인에 위치하는 제2접속면적부로 구분하고 제2접속면적부는 전기적 검사 공정에, 그리고 제1접속면적부는 후속되는 상호 본딩 공정에 구분하여 이용한다. According to the present invention, the connection pad extends from the outer region of the semiconductor chip to the scribe line region and is divided into a first connection area portion located inside the semiconductor chip and a second connection area portion located in the scribe line, and the second connection area portion is electrically connected. The inspection process and the first connection area portion are used separately in the subsequent mutual bonding process.

따라서, 면적이 증대된 접속패드를 이용하여 전기적 검사 공정 및 상호 본딩 공정을 보다 원활하면서 정확하게 실시할 수 있음과 더불어, 앞선 전기적 검사 공정에서 접속패드가 손상되거나 이물질이 침입하더라도 후속되는 상호 본딩 공정에서 양호한 본딩 부착력을 구현할 수 있어, 불량 발생을 방지하여 생산 수율을 제고 시키고 제조되는 반도체의 신뢰성을 향상시킬 수 있는 효과가 달성될 수 있다. Therefore, by using the connection pad with an increased area, the electrical inspection process and the mutual bonding process can be performed more smoothly and accurately, and in the subsequent mutual bonding process even if the connection pad is damaged or foreign matter invades in the previous electrical inspection process. Good bonding adhesion can be implemented, the effect of preventing the occurrence of defects to improve the production yield and improve the reliability of the semiconductor to be manufactured can be achieved.

이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 바람직한 실시예에 따라 접속패드를 구비하는 반도체 웨이퍼를 나타내는 평면도이고, 도 4는 본 발명의 바람직한 실시예에 따라 소잉 공정을 통해 낱개로 분리된 반도체 칩을 나타내는 개략 모식도이며, 도 5는 본 발명의 바람직한 실시예에 따른 접속패드를 구비하는 반도체 웨이퍼의 제조방법에 대한 순서도이다. 3 is a plan view showing a semiconductor wafer having a connection pad according to a preferred embodiment of the present invention, Figure 4 is a schematic diagram showing a semiconductor chip separated separately through a sawing process according to a preferred embodiment of the present invention, 5 is a flowchart illustrating a method of manufacturing a semiconductor wafer having a connection pad according to a preferred embodiment of the present invention.

본 발명에 따른 반도체 웨이퍼(100)는, 회로부(미도시)를 구비하며 일정 면적으로 서로 이격되게 다수개 형성되는 반도체 칩(200)과, 반도체 칩(200) 사이에 일정 폭으로 형성되는 스크라이브 라인(300)과, 반도체 칩(200)의 외곽 영역과 스크라이브 라인(300)의 일부 영역에 걸쳐지도록 형성되는 접속패드(400)를 포함한다. The semiconductor wafer 100 according to the present invention includes a plurality of semiconductor chips 200 having a circuit unit (not shown) and spaced apart from each other in a predetermined area, and a scribe line formed at a predetermined width between the semiconductor chips 200. And a connection pad 400 formed to cover an outer region of the semiconductor chip 200 and a portion of the scribe line 300.

반도체 칩(200)은 내부에 회로부를 구비하며, 대략 사각 형상의 것으로 다수개가 매트릭스 배열되도록 구비된다. The semiconductor chip 200 has a circuit portion therein and is provided in such a manner that a plurality of semiconductor chips are arranged in a matrix.

스크라이브 라인(300)은 반도체 칩(200)을 둘러싸도록 반도체 칩들(200)의 사이에 형성되며, 일정 폭을 갖도록 형성된다. The scribe line 300 is formed between the semiconductor chips 200 to surround the semiconductor chip 200, and is formed to have a predetermined width.

이러한 스크라이브 라인(300)은 반도체 칩들(200)을 서로 분리시키는 역할을 수행하며, 추후 반도체 칩(200)을 낱개로 분리하는 소잉 공정을 통해 절단되어 제 거된다. The scribe line 300 serves to separate the semiconductor chips 200 from each other, and is subsequently cut and removed through a sawing process of separately separating the semiconductor chips 200.

접속패드(400)는 반도체 칩(200)의 회로부의 외부 접촉 및 접속을 위한 단자로서 통상 금속 재질로 형성되며, 반도체 칩(200)의 모서리를 따라 다수개가 배치되도록 형성된다. The connection pad 400 is a terminal for external contact and connection of a circuit portion of the semiconductor chip 200, and is generally formed of a metal material, and is formed such that a plurality of connection pads are disposed along an edge of the semiconductor chip 200.

이러한 접속패드(400)는 반도체 칩(200)에 대한 전기적 검사 공정 시 검사용 탐침이 접촉되고, 또한 패키지 조립을 위한 상호 본딩 공정 시 본딩이 실시되는 부분이다. The connection pad 400 is a portion in which an inspection probe is contacted during an electrical inspection process with respect to the semiconductor chip 200, and bonding is performed during a mutual bonding process for assembling a package.

본 발명에 따르면, 접속패드(400)는 반도체 칩(200)의 외곽 영역과 스크라이브 라인(300)의 일부 영역에 걸쳐지도록 형성되며, 즉 그 면적 중 일부는 반도체 칩(200) 내측의 외곽 영역에 형성되고, 나머지 면적 부분은 스크라이브 라인(300)의 일부 영역에 형성된다. According to the present invention, the connection pad 400 is formed to cover an outer region of the semiconductor chip 200 and a portion of the scribe line 300, that is, part of the area is formed in the outer region inside the semiconductor chip 200. And the remaining area portion is formed in a portion of the scribe line 300.

환언하면, 접속패드(400)는 반도체 칩(200) 내측의 외곽 영역으로부터 그대로 외측으로 확장되어 스크라이브 라인(300)의 일부 영역을 차지하도록 형성된다. In other words, the connection pad 400 is formed to extend outward from the outer region inside the semiconductor chip 200 to occupy a portion of the scribe line 300.

이는 단순히 반도체 칩(200)을 서로 분리시키는 역할을 수행하다가 추후 절단되어 제거되는 빈 영역인 스크라이브 라인(300)을 보다 유효하게 활용하여 접속패드(400)를 보다 넓은 면적으로 형성하는 것이다. This simply serves to separate the semiconductor chip 200 from each other, and more effectively utilizes the scribe line 300, which is a blank area that is later cut and removed, to form the connection pad 400 in a larger area.

물론, 서로 인접하는 양측의 반도체 칩(200)에 대한 접속패드(400)는 스크라이브 라인(300) 영역 내에서 서로 접촉되지 않도록 이격되며, 이를 위해 스크라이브 라인(300) 영역에 형성되는 접속패드(400)의 부분은 스크라이브 라인(300)의 폭방향 길이의 1/2 미만까지만 형성되고, 스크라이브 라인(300)의 중앙 부분은 빈 영 역으로 형성된다. Of course, the connection pads 400 for the semiconductor chips 200 on both sides adjacent to each other are spaced apart from each other in the scribe line 300 region so that the connection pads 400 are formed in the scribe line 300 region. The portion of) is formed only less than 1/2 of the width direction of the scribe line 300, the center portion of the scribe line 300 is formed into an empty area.

여기서, 각 접속패드(400)는 도 3에 도시된 바와 같이, 반도체 칩(200) 내측의 외곽 영역에 형성되는 제1접속면적부(400-1)와 스크라이브 라인(300)의 일부 영역에 형성되는 제2접속면적부(400-2)로 일체화되게 이루어진다. Here, as shown in FIG. 3, each connection pad 400 is formed in a portion of the first connection area 400-1 and the scribe line 300 formed in the outer region of the semiconductor chip 200. It is made to be integrated into the second connection area portion 400-2.

그리고, 스크라이브 라인(300)에 위치하는 제2접속면적부(400-2)는 선행되는 전기적 검사 공정에서 검사용 탐침의 접촉에 이용되며, 반도체 칩(200) 내측에 위치하는 제1접속면적부(400-1)는 후속되는 상호 본딩 공정에서 본딩되는 부분으로 이용된다. The second connection area 400-2 located in the scribe line 300 is used to contact the inspection probe in the preceding electrical inspection process, and the first connection area located inside the semiconductor chip 200. 400-1 is used as a portion to be bonded in a subsequent mutual bonding process.

물론, 스크라이브 라인(300)에 위치하는 제2접속면적부(400-2)는 전기적 검사 공정에 이용된 후, 상호 본딩 공정에 앞서 실시되는 소잉 공정에서 스크라이브 라인(300)과 함께 절단되어 제거된다. Of course, after the second connection area 400-2 located in the scribe line 300 is used in the electrical inspection process, the second connection area 400-2 is cut and removed together with the scribe line 300 in the sawing process performed before the mutual bonding process. .

이상과 같은 구성을 갖는 접속패드(400)를 구비하는 반도체의 제조방법에 대해 도 5를 참조로 이하 설명한다. A method of manufacturing a semiconductor having a connection pad 400 having the above configuration will be described below with reference to FIG. 5.

먼저, 전 공정을 통해 반도체 웨이퍼(100) 상에 반도체 칩(200)의 외곽 영역으로부터 스크라이브 라인(300)의 일부 영역까지 확장되도록 접속패드(400)를 형성한다(S500). First, the connection pad 400 is formed on the semiconductor wafer 100 so as to extend from an outer region of the semiconductor chip 200 to a partial region of the scribe line 300 through the entire process (S500).

즉, 접속패드(400)는 반도체 칩(200) 내측의 외곽 영역에 위치하는 제1접속면적부(400-1)와 스크라이브 라인(300)의 일부 영역에 위치하는 제2접속면적부(400-2)로 형성된다. That is, the connection pad 400 includes the first connection area 400-1 located in the outer region inside the semiconductor chip 200 and the second connection area 400-positioned in a partial area of the scribe line 300. 2) is formed.

그 후, 반도체 패키지로 제조하기 위한 후 공정을 실시한다. Thereafter, a post-process for producing a semiconductor package is performed.

즉, 먼저 웨이퍼 상태의 반도체 칩(20)을 전기적으로 검사하기 위한 전기적 검사 공정을 수행하며, 이때에는 스크라이브 라인(300) 영역에 위치하는 접속패드(400)의 제2접속면적부(400-2)에 대해 전기적 검사 공정을 수행하는 프로버의 탐침을 접촉시켜 검사를 실시하여 각 반도체 칩(200)의 양부를 판별한다(S510). That is, first, an electrical inspection process for electrically inspecting the semiconductor chip 20 in the wafer state is performed. In this case, the second connection area 400-2 of the connection pad 400 located in the scribe line 300 region is performed. ) Is inspected by contacting the probe of the prober for performing the electrical inspection process (S510).

그런 다음, 소잉 공정을 통해 스크라이브 라인(300)을 절단하여 제거함으로써 반도체 웨이퍼(100)로부터 낱개의 반도체 칩(200)을 분리하며, 이때 스크라이브 라인(300)과 함께 해당 스크라이브 라인(300) 상에 위치하는 접속패드(400)의 제2접속면적부(400-2)가 제거된다(S520). Then, the scribe lines 300 are cut and removed through a sawing process to separate the individual semiconductor chips 200 from the semiconductor wafer 100, and together with the scribe lines 300 on the corresponding scribe lines 300. The second connection area 400-2 of the connection pad 400 positioned is removed (S520).

이어서, 다이 본딩 공정을 통해 분리된 개별 반도체 칩(200) 중 양품 반도체 칩(200)을 패키지 기판 상에 탑재하여 부착시킨다(S530). Subsequently, the good semiconductor chip 200 of the individual semiconductor chips 200 separated through the die bonding process is mounted and attached on the package substrate (S530).

그 후, 상호 본딩 공정을 통해 탑재된 반도체 칩(200) 상에 형성된 접속패드(400)와 패키지 기판 측의 단자를 직접 또는 간접적으로 상호 접속시키며, 이때에는 반도체 칩(200) 내측에 위치하는 접속패드(400)의 제1접속면적부(400-1)에 대해 본딩을 실시한다(S540). Thereafter, the connection pad 400 formed on the semiconductor chip 200 mounted through the mutual bonding process and the terminals on the package substrate side are directly or indirectly interconnected, and in this case, the connection located inside the semiconductor chip 200. Bonding is performed on the first connection area 400-1 of the pad 400 (S540).

이어서, 몰딩 공정을 통해 실장된 반도체 칩(200)과 그 외 구성 부품을 봉지재로 외부를 감싼다(S550). Subsequently, the semiconductor chip 200 and other components mounted through the molding process are wrapped with an encapsulant (S550).

이상과 같은 본 발명에 의하면, 접속패드(400)를 반도체 칩(200)의 외곽 영역으로부터 스크라이브 라인(300)의 일부 영역까지 확장하여 형성하고, 스크라이브 라인(300) 영역의 제2접속면적부(400-2)는 선행되는 전기적 검사 공정에 이용하고, 반도체 칩(200) 내측의 제1접속면적부(400-1)는 후속되는 상호 본딩 공정에 구분하 여 이용하므로, 앞선 전기적 검사 공정에서 검사용 탐침의 접촉에 따라 제2접속면적부(400-2)가 손상되거나 탐침 스크럽이 침입하여 잔류되더라도, 후속되는 상호 본딩 공정에서는 전혀 손상되거나 오염되지 않은 제1접속면적부(400-1)에 대해 본딩을 실시할 수 있으므로, 견고한 본딩 접착력을 구현하여, 불량 발생을 방지하고 제조되는 반도체의 신뢰성을 향상시킬 수 있다. According to the present invention as described above, the connection pad 400 is formed to extend from the outer region of the semiconductor chip 200 to a partial region of the scribe line 300, and the second connection area portion of the scribe line 300 region ( 400-2) is used in the preceding electrical inspection process, and since the first connection area 400-1 inside the semiconductor chip 200 is used separately in the subsequent mutual bonding process, inspection in the preceding electrical inspection process Even if the second connection area 400-2 is damaged or the probe scrub invades and remains due to the contact of the probe, in the subsequent mutual bonding process, the first connection area 400-1 is not damaged or contaminated at all. Since the bonding can be performed, it is possible to implement a firm bonding adhesion, to prevent the occurrence of defects and to improve the reliability of the semiconductor to be manufactured.

덧붙여, 잘 알려진 BGA(Ball Grid Array) 패키지 시에는 반도체 칩(200) 상에 형성된 접속패드(400) 상에 솔더 볼(solder ball)을 먼저 형성하고, 해당 솔더 볼과 패키지 기판 측의 단자를 상호 접속시키므로, 이 경우에는 상호 본딩 공정의 실시 전에 접속패드(400)의 제1접속면적부(400-1) 상에 솔더 볼을 형성하는 단계를 실시할 수도 있다. In addition, in a well-known ball grid array (BGA) package, a solder ball is first formed on a connection pad 400 formed on the semiconductor chip 200, and the solder ball and the terminal on the package substrate side are mutually connected. In this case, the solder ball may be formed on the first connection area 400-1 of the connection pad 400 before the mutual bonding step.

또한 덧붙여, 각 접속패드(400)를 반도체 칩(200) 내측의 외곽 영역에 형성되는 제1접속면적부(400-1)와 스크라이브 라인(300)의 일부 영역에 형성되는 제2접속면적부(400-2)로 양분되게 형성함에 있어, 도 6에 나타낸 바와 같이, 제1접속면적부(400-1)와 제2접속면적부(400-2)의 중간 부분에 면적이 축소되는 넥(neck)부(400-3)를 형성함으로써 영역을 분리하면서 소잉 공정을 통한 절단 시 넥부(400-3)를 통해 용이한 절단이 이루어지도록 할 수도 있다. In addition, each connection pad 400 may include a first connection area 400-1 formed in the outer region inside the semiconductor chip 200 and a second connection area part formed in a partial region of the scribe line 300. 6, the neck is reduced in area between the first connection area 400-1 and the second connection area 400-2, as shown in FIG. By forming the portion 400-3, it is possible to easily cut through the neck portion 400-3 when cutting through the sawing process while separating the region.

이상, 상기 내용은 본 발명의 바람직한 일 실시예를 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정과 변경을 가할 수 있음을 인지해야 한다.In the foregoing description, it should be understood that those skilled in the art can make modifications and changes to the present invention without changing the gist of the present invention as merely illustrative of a preferred embodiment of the present invention.

도 1은 종래의 반도체 칩들이 형성된 반도체 웨이퍼에 대한 평면도, 1 is a plan view of a semiconductor wafer on which conventional semiconductor chips are formed;

도 2는 종래의 소잉 공정을 통해 낱개로 분리된 반도체 칩을 나타내는 개략 모식도, Figure 2 is a schematic diagram showing a semiconductor chip individually separated by a conventional sawing process,

도 3은 본 발명의 바람직한 실시예에 따라 접속패드를 구비하는 반도체 웨이퍼를 나타내는 평면도, 3 is a plan view showing a semiconductor wafer having a connection pad according to a preferred embodiment of the present invention;

도 4는 본 발명의 바람직한 실시예에 따라 소잉 공정을 통해 낱개로 분리된 반도체 칩을 나타내는 개략 모식도, Figure 4 is a schematic diagram showing a semiconductor chip individually separated through a sawing process according to a preferred embodiment of the present invention,

도 5는 본 발명의 바람직한 실시예에 따른 접속패드를 구비하는 반도체 웨이퍼의 제조방법에 대한 순서도, 5 is a flowchart illustrating a method of manufacturing a semiconductor wafer having a connection pad according to a preferred embodiment of the present invention;

도 6은 본 발명의 다른 실시예에 따른 접속패드를 보여주는 평면도이다. 6 is a plan view illustrating a connection pad according to another embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 웨이퍼 200 : 반도체 칩100 semiconductor wafer 200 semiconductor chip

300 : 스크라이브 라인 400 : 접속패드 300: scribe line 400: connection pad

400-1 : 제1접속면적부 400-2 : 제2접속면적부400-1: first connection area part 400-2: second connection area part

400-3 : 넥부400-3: neck

Claims (6)

반도체 웨이퍼 상에 반도체 칩의 외곽 영역과 스크라이브 라인의 일부 영역에 걸쳐지도록 접속패드를 형성하는 단계; Forming a connection pad on the semiconductor wafer so as to span an outer region of the semiconductor chip and a portion of the scribe line; 상기 접속패드의 상기 스크라이브 라인 영역에 위치하는 제2접속면적부에 대해 검사용 탐침을 접촉하여 상기 반도체 칩에 대한 전기적 검사 공정을 수행하는 단계; Performing an electrical inspection process on the semiconductor chip by contacting a test probe with a second connection area located in the scribe line region of the connection pad; 상기 스크라이브 라인을 절단하여 개별 반도체 칩을 분리하는 소잉 공정을 수행하는 단계; Performing a sawing process of cutting the scribe lines to separate individual semiconductor chips; 상기 개별 반도체 칩을 패키기 기판에 탑재하여 부착하는 다이 본딩 공정을 수행하는 단계; 및 Performing a die bonding process of mounting and attaching the individual semiconductor chips to a package substrate; And 상기 접속패드의 상기 반도체 칩 영역에 위치하는 제1접속면적부와 상기 패키지 기판 측을 전기적으로 상호 접속하는 상호 본딩 공정을 수행하는 단계;를 포함하는 반도체 제조방법.And performing a mutual bonding process of electrically connecting a first connection area portion positioned in the semiconductor chip region of the connection pad and the package substrate side. 제 1 항에 있어서, The method of claim 1, 상기 제1 접속면적부 상에 솔더 볼을 형성하는 단계;를 더 포함하며, Forming a solder ball on the first connection area part; 상기 상호 본딩 공정에서 상기 솔더 볼을 이용하여 상기 패키지 기판 측을 전기적으로 상호 접속하는 것을 특징으로 하는 반도체 제조방법.And interconnecting the package substrate side using the solder balls in the mutual bonding step. 제 1 항에 있어서, The method of claim 1, 상기 소잉 공정의 수행 시, In carrying out the sawing process, 상기 제2접속면적부는 상기 스크라이브 라인과 함께 절단되어 제거되는 것을 특징으로 하는 반도체 제조방법.And the second connection area portion is cut together with the scribe line and removed. 제 1 항에 있어서, The method of claim 1, 상기 제2접속면적부는 상기 스크라이브 라인의 폭방향 길이의 1/2 미만까지 형성되는 것을 특징으로 하는 반도체 제조방법.And the second connection area portion is formed to less than 1/2 of the width direction length of the scribe line. 제 1 항에 있어서, The method of claim 1, 서로 인접하는 양측의 반도체 칩에 대한 상기 제2접속면적부는 상기 스크라이브 라인 영역에서 서로 접촉되지 않도록 이격되는 것을 특징으로 하는 반도체 제조방법.And the second connection area portions of the semiconductor chips on both sides adjacent to each other are spaced apart from each other in the scribe line region. 제 1 항에 있어서, The method of claim 1, 상기 제1접속면적부와 상기 제2접속면적부의 중간 부분에 면적이 축소되는 넥(neck)부가 형성되는 것을 특징으로 하는 반도체 제조방법.And a neck portion having a reduced area in a middle portion of the first connection area portion and the second connection area portion.
KR1020070107189A 2007-10-24 2007-10-24 Method for fabricating semiconductor KR20090041587A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070107189A KR20090041587A (en) 2007-10-24 2007-10-24 Method for fabricating semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070107189A KR20090041587A (en) 2007-10-24 2007-10-24 Method for fabricating semiconductor

Publications (1)

Publication Number Publication Date
KR20090041587A true KR20090041587A (en) 2009-04-29

Family

ID=40764595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070107189A KR20090041587A (en) 2007-10-24 2007-10-24 Method for fabricating semiconductor

Country Status (1)

Country Link
KR (1) KR20090041587A (en)

Similar Documents

Publication Publication Date Title
KR100236633B1 (en) Printed circuit strip sturucture and making method of semiconductor package using the same
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
JP2008211041A (en) Semiconductor device, lead frame, and method for manufacturing semiconductor device
CN1954225A (en) Method for manufacturing semiconductor integrated circuit device
US20170005030A1 (en) Flat No-Leads Package With Improved Contact Pins
US8994397B2 (en) Thermal pad shorts test for wire bonded strip testing
KR20130111401A (en) Semiconductor module
US6177722B1 (en) Leadless array package
TWI405307B (en) Chip package and process thereof
US20170018482A1 (en) Recessed lead leadframe packages
JP4970994B2 (en) Semiconductor package
KR20090041587A (en) Method for fabricating semiconductor
US20080303177A1 (en) Bonding pad structure
JP4002143B2 (en) Manufacturing method of semiconductor device
JP3977014B2 (en) Semiconductor device and manufacturing method thereof
JP2002329813A (en) Manufacturing method for semiconductor device
KR20090041586A (en) Semiconductor wafer
JP2005347651A (en) Wiring board and crack detecting method of wiring board
JP2008235557A (en) Lead frame and semiconductor device
KR20170047777A (en) Interface board and method of manufacturing the interface board
JP2008171962A (en) Semiconductor device and manufacturing method of semiconductor device
JP2008244026A (en) Semiconductor device, manufacturing method thereof, and organic wiring board therefor
WO1999026289A1 (en) Semiconductor device and method for manufacturing the same
CN117497522A (en) Semiconductor device and method for manufacturing semiconductor device
KR100772107B1 (en) Ball grid array package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application