KR20090039407A - Semiconductor package and method for fabricating the same - Google Patents

Semiconductor package and method for fabricating the same Download PDF

Info

Publication number
KR20090039407A
KR20090039407A KR1020070105035A KR20070105035A KR20090039407A KR 20090039407 A KR20090039407 A KR 20090039407A KR 1020070105035 A KR1020070105035 A KR 1020070105035A KR 20070105035 A KR20070105035 A KR 20070105035A KR 20090039407 A KR20090039407 A KR 20090039407A
Authority
KR
South Korea
Prior art keywords
molding part
substrate
semiconductor chip
semiconductor package
emc
Prior art date
Application number
KR1020070105035A
Other languages
Korean (ko)
Inventor
조양식
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020070105035A priority Critical patent/KR20090039407A/en
Publication of KR20090039407A publication Critical patent/KR20090039407A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

A semiconductor package and a manufacturing method thereof including a conductivity molding unit covering the semiconductor chip and simplifying the manufacturing process are provided to shield the electro magnetic wave generated from the semiconductor chip by using a simplified fabrication process. A semiconductor package(100) comprises a substrate(101), a semiconductor chip(102), a first molding unit(104) and a second molding unit(105). The semiconductor chip, the first molding unit and the second molding unit are settled in substrate. The semiconductor chip connects on the substrate. A first molding unit is arranged in the top of the substrate in order to cover the semiconductor chip. A first molding unit is the insulating property EMC(Epoxy Molding Compound). A second molding unit is arranged in the top of the substrate in order to cover the first molding unit. The second molding unit is the conductivity EMC.

Description

반도체 패키지 및 그 제조방법{Semiconductor package and Method for fabricating the same}Semiconductor package and method for fabricating the same

본 발명은 반도체 패키지 및 이를 제조하는 방법에 관한 것으로서, 보다 상세하게는 전도성을 갖는 몰딩부를 이용하여 전자기파를 차폐하는 반도체 패키지 및 그 제조방법에 관한 것이다. The present invention relates to a semiconductor package and a method of manufacturing the same, and more particularly, to a semiconductor package and a method of manufacturing the same to shield electromagnetic waves by using a molding having a conductive.

반도체 패키지는 웨이퍼 공정에 의해 만들어지는 개개의 반도체칩을 실제 전자 부품으로써 사용할 수 있도록 전기적으로 연결을 해주고, 외부의 충격으로부터 보호되도록 포장하는 것을 말한다. A semiconductor package is a package in which individual semiconductor chips made by a wafer process are electrically connected to be used as actual electronic components and protected from external shocks.

최근 들어, 반도체 분야에서의 급속한 기술 발달로 반도체칩의 동작속도 고속화 및 고집적화가 진행되고 있다. 이에 따라 반도체칩 내부의 집적회로는 더욱 소형화되고, 고집적화되고 있으며, 빨리 처리 속도를 위해 높은 주파수에서 반도체칩이 작동하고 있다. 이러한 반도체칩은 전기적인 작동중에 전자기파를 발산한다. 이러한 전자기파는 인체에도 유해할 뿐만 아니라 반도체칩 자체에도 영향을 미치게 되어, 반도체칩의 손상이나 오작동 등을 일으키는 문제점이 있었다. In recent years, due to the rapid development of technology in the semiconductor field, the operation speed of the semiconductor chip and the high integration are progressing. Accordingly, integrated circuits inside semiconductor chips are becoming smaller, more integrated, and semiconductor chips operate at higher frequencies for faster processing speeds. Such semiconductor chips emit electromagnetic waves during electrical operation. Such electromagnetic waves are not only harmful to the human body but also affect the semiconductor chip itself, causing damage or malfunction of the semiconductor chip.

종래의 반도체 패키지는 전자기파를 차폐하기 위해 반도체칩을 몰딩하는 수 지를 형성한 후 금속 쉴드(shield)로 상기 수지를 덮거나 몰딩 전에 반도체칩 상에 금속 캡(cap)을 배치하였다. 그러나, 이와 같은 종래의 반도체 패키지는 금속 쉴드나 금속 캡을 새로 가공하여 배치하는 등 새로운 공정이 추가되어 전체적인 제조 공정이 복잡해졌을 뿐만 아니라 상기 금속 쉴드나 금속 캡을 부착하는 공정에서 반도체 패키지나 반도체칩 자체에 손상을 줄 수 있는 문제점이 있었다. In the conventional semiconductor package, after forming a resin for molding a semiconductor chip to shield electromagnetic waves, the resin is covered with a metal shield or a metal cap is disposed on the semiconductor chip before molding. However, such a conventional semiconductor package has not only complicated a whole manufacturing process by adding a new process such as newly processing and arranging a metal shield or metal cap, but also a semiconductor package or a semiconductor chip in a process of attaching the metal shield or metal cap. There was a problem that could damage itself.

본 발명의 주된 목적은 전도성을 갖는 몰딩부를 이용하여 전자기파를 차폐하는 반도체 패키지 및 그 제조방법을 제공하는 것이다. It is a main object of the present invention to provide a semiconductor package and a method for manufacturing the same, which shield electromagnetic waves by using a molded part having conductivity.

본 발명에 관한 반도체 패키지는, 기판과, 상기 기판상에 실장되는 반도체칩과, 상기 반도체칩을 봉지하도록 상기 기판상에 형성되는 제1 몰딩부와, 상기 제1 몰딩부를 봉지하도록 형성되는 제2 몰딩부를 구비하며, 상기 제1 몰딩부는 절연성이며, 상기 제2 몰딩부는 전도성이다. A semiconductor package according to the present invention includes a substrate, a semiconductor chip mounted on the substrate, a first molding portion formed on the substrate to encapsulate the semiconductor chip, and a second formed to encapsulate the first molding portion. And a molding part, wherein the first molding part is insulative and the second molding part is conductive.

본 발명에 있어서, 상기 제1 몰딩부는 절연성 EMC(Epoxy Mold Compound)로 이루어질 수 있다. In the present invention, the first molding part may be made of an insulating epoxy mold compound (EMC).

본 발명에 있어서, 상기 제2 몰딩부는 전도성 EMC로 이루어질 수 있다. In the present invention, the second molding part may be made of conductive EMC.

본 발명에 있어서, 상기 반도체칩은 본딩 와이어에 의해 상기 기판과 전기적으로 연결될 수 있다. In the present invention, the semiconductor chip may be electrically connected to the substrate by a bonding wire.

본 발명에 있어서, 상기 제1 몰딩부는 상기 반도체칩과 상기 본딩 와이어를 봉지할 수 있다. In the present invention, the first molding part may encapsulate the semiconductor chip and the bonding wire.

본 발명에 있어서, 상기 기판상에는 그라운드 패드(gound pad)를 구비하며, 상기 제2 몰딩부는 상기 그라운드 패드를 봉지할 수 있다. In the present invention, a ground pad may be provided on the substrate, and the second molding part may encapsulate the ground pad.

본 발명에 관한 반도체 패키지 제조방법은, (a) 기판을 준비하는 단계와, (b) 상기 기판상에 반도체칩을 실장하는 단계와, (c) 상기 반도체칩을 절연성인 제 1 몰딩부로 봉지하는 단계와, (d) 상기 제1 몰딩부를 전도성인 제2 몰딩부로 봉지하는 단계를 구비한다. A semiconductor package manufacturing method according to the present invention includes the steps of (a) preparing a substrate, (b) mounting a semiconductor chip on the substrate, and (c) encapsulating the semiconductor chip with an insulating first molding part. And (d) sealing the first molding part with a conductive second molding part.

본 발명에 있어서, 상기 (a) 단계는 상기 기판에 상에 그라운드 패드를 형성하는 단계를 포함하는 단계를 더 포함할 수 있다. In the present invention, the step (a) may further comprise the step of forming a ground pad on the substrate.

본 발명에 있어서, 상기 (d) 단계는 상기 그라운드 패드를 제2 몰딩부로 봉지하는 단계를 더 포함할 수 있다. In the present invention, step (d) may further include encapsulating the ground pad with a second molding part.

본 발명에 있어서, 상기 (c) 단계 후 플라즈마 클리닝 단계를 더 구비할 수 있다. In the present invention, after the step (c) may further comprise a plasma cleaning step.

본 발명에 있어서, 상기 제1 몰딩부는 절연성 EMC로 이루어질 수 있다. In the present invention, the first molding part may be made of insulating EMC.

본 발명에 있어서, 상기 제2 몰딩부는 전도성 EMC로 이루어질 수 있다. In the present invention, the second molding part may be made of conductive EMC.

본 발명은 전자기파 차폐를 위해 금속 쉴드나 금속 캡을 사용하는 대신에 전도성을 갖는 제2 몰딩부를 사용함으로써 반도체 제조과정 중에 발생할 수 있는 반도체 패키지의 손상을 막을 수 있으며, 반도체 패키지의 제조 공정을 단순화하고 제조 단가를 낮출 수 있다. The present invention can prevent the damage of the semiconductor package that can occur during the semiconductor manufacturing process by using a conductive second molding portion instead of using a metal shield or metal cap for electromagnetic shielding, and simplify the manufacturing process of the semiconductor package The manufacturing cost can be lowered.

이하, 첨부된 도면에 도시된 본 발명의 실시예를 참조하여 본 발명을 상세히 설명한다. 그러나. 본 발명은 이 밖에도 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, with reference to the embodiments of the present invention shown in the accompanying drawings will be described in detail the present invention. But. The present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 1은 본 발명의 일 실시예에 관한 반도체 패키지(100)를 나타내는 종단면도이며, 도 2는 본 발명의 다른 실시예에 관한 반도체 패키지(150)를 나타내는 종단면도이다. 1 is a longitudinal sectional view showing a semiconductor package 100 according to an embodiment of the present invention, Figure 2 is a longitudinal sectional view showing a semiconductor package 150 according to another embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 관한 반도체 패키지(100)는 기판(101), 반도체 칩(102), 본딩 와이어(103), 제1 몰딩부(104), 및 제2 몰딩부(105)를 구비한다. Referring to FIG. 1, a semiconductor package 100 according to an exemplary embodiment may include a substrate 101, a semiconductor chip 102, a bonding wire 103, a first molding part 104, and a second molding part. 105 is provided.

기판(101)은 반도체칩(102)이 탑재되고 몰딩부로 봉지되어 반도체칩(102)을 외부환경으로부터 보호하는 기능을 하며, 기판(101)상에 형성된 회로패턴(108)을 통하여 반도체칩(102)의 내부회로와 반도체칩(102)의 외부회로를 전기적으로 연결하는 기능을 한다. 이러한 반도체 패키지용 기판으로는, 리드 프레임(Lead Frame), 인쇄회로기판(Printed Circuit Board), 연성 회로기판(Flexible Printed Circuit) 등 다양한 종류가 있다. 반도체 패키지용 기판은 회로패턴층의 적층수에 따라 양면 회로기판, 및 다층 회로기판 등으로 구분되며, 이들 회로패턴층을 상호 전기적으로 연결하기 위하여 기판에는 비아홀(via hole)이 형성될 수 있다. The substrate 101 has a function of protecting the semiconductor chip 102 from the external environment in which the semiconductor chip 102 is mounted and encapsulated by a molding part, and the semiconductor chip 102 is formed through a circuit pattern 108 formed on the substrate 101. ) To electrically connect the internal circuit of the circuit and the external circuit of the semiconductor chip 102. Such substrates for semiconductor packages include various types such as lead frames, printed circuit boards, and flexible printed circuits. The semiconductor package substrate is classified into a double-sided circuit board, a multilayer circuit board, and the like according to the number of stacked circuit pattern layers, and via holes may be formed in the substrate to electrically connect these circuit pattern layers with each other.

반도체칩(102)은 웨이퍼 상에 집적회로부가 형성된다. 상기 집적회로부는 메모리 소자의 기능을 수행하는 집적회로부일 수 있으며, 메모리를 포함하는 다른 로직(logic) 집적회로일 수 있다. 그 밖에도 상기 집적회로부는 적층구조를 통하 여 고용량화, 집적화, 시스템화 할 수 있으면, 어떠한 소자라도 적용이 가능하다. 반도체칩(102)은 베어 칩(bare chip)으로 이루어질 수 있다. 베어 칩은 패키지에 들어가 있지 않고, 웨어퍼(wafer)에서 잘라낸 칩이다. 반도체칩(102)은 반도체칩(102)에 형성된 칩 패드(미도시)와 기판(101)의 회로패턴(108) 간에 와이어 본딩(wire bonding)법에 의해 본딩 와이어(103)로 전기적으로 연결될 수 있다. 반도체칩(102)은 접착부재(102a)에 의해 기판(101) 상에 고정될 수 있다. 접착부재(102a)로는 은 에폭시(Ag)나 공융접합체(entectic solder)등이 이용될 수 있다.The semiconductor chip 102 has an integrated circuit portion formed on the wafer. The integrated circuit unit may be an integrated circuit unit that performs a function of a memory device, and may be another logic integrated circuit including a memory. In addition, any device can be applied as long as the integrated circuit unit can be increased in capacity, integrated, and systemized through a stacked structure. The semiconductor chip 102 may be formed of a bare chip. The bare chip is a chip not cut into a package, but cut out from a wafer. The semiconductor chip 102 may be electrically connected to the bonding wire 103 by a wire bonding method between the chip pad (not shown) formed on the semiconductor chip 102 and the circuit pattern 108 of the substrate 101. have. The semiconductor chip 102 may be fixed on the substrate 101 by the adhesive member 102a. As the adhesive member 102a, silver epoxy (Ag) or an eutectic solder may be used.

본딩 와이어(103)는 반도체칩(102)의 칩패드(미도시)와 기판(101) 상에 형성된 회로패턴(108)를 전기적으로 연결하는 부품이다. 본딩 와이어(103)는 전기 전도도가 높은 구리, 금 또는 금-은 합금으로 형성될 수 있다. The bonding wire 103 is a component that electrically connects the chip pad (not shown) of the semiconductor chip 102 and the circuit pattern 108 formed on the substrate 101. The bonding wire 103 may be formed of a copper, gold or gold-silver alloy having high electrical conductivity.

제1 몰딩부(104)는 반도체칩(102)과 본딩 와이어(103)를 덮도록 기판(101)에 형성된다. 제1 몰딩부(104)는 기판(101) 전체를 덮는 것은 아니며 반도체칩(102)과 본딩 와이어(103)를 덮을 수 있도록 본딩 와이어(103) 주변부의 기판(101)까지 덮도록 형성되는 것이 바람직하다. 제1 몰딩부(104)는 전기 절연성을 갖는다. 따라서, 제1 몰딩부(104)가 반도체칩(102)과 본딩 와이어(103)를 봉지함으로써 본딩 와이어(103) 간 또는 회로 간의 단락을 방지할 수 있다. The first molding part 104 is formed on the substrate 101 to cover the semiconductor chip 102 and the bonding wire 103. The first molding part 104 may not cover the entire substrate 101, but may be formed to cover the substrate 101 around the bonding wire 103 so as to cover the semiconductor chip 102 and the bonding wire 103. Do. The first molding part 104 is electrically insulating. Therefore, the first molding part 104 may seal the semiconductor chip 102 and the bonding wire 103, thereby preventing a short circuit between the bonding wires 103 or a circuit.

제1 몰딩부(104)는 절연성 EMC(Epoxy Mold Compound)로 이루어질 수 있다. 절연성 EMC는 바인더(binder)와 필러(filer) 성분으로 이루어진다. 상기 바인더 성분은 에폭시 레진(Epoxy resin), 하드너(Hardener), 촉매(Accelerator(catalyst)), 내연제 에폭시(Flame retardant epoxy)들로 이루어지 며, 필러 성분은 실리카(Silica), 실란 커플링 에이전트(Silane coupling Agent), 피그먼트(pigment)(카본 블랙(carbon black)), 내연제(Flame retardant)(산화 안티몸(antimony oxide)), 이형제(Release agent)(왁스(Wax))들로 이루어질 수 있다. The first molding part 104 may be made of an insulating epoxy mold compound (EMC). Insulating EMC consists of a binder and a filler component. The binder component is composed of epoxy resin, hardener, catalyst, flame retardant epoxy, and filler component is silica, silane coupling agent. (Silane coupling Agent), pigment (carbon black), flame retardant (antimony oxide), release agent (wax) Can be.

제2 몰딩부(105)는 제1 몰딩부(104)를 봉지하도록 형성될 수 있다. 제2 몰딩부(105)는 제1 몰딩부(104)와 제1 몰딩부(104)가 봉지되지 않은 기판(101) 상을 덮도록 형성될 수 있다. 제2 몰딩부(105)는 전도성을 나타낸다. 전도성을 나타내는 제2 몰딩부(105)가 제1 몰딩부(104)를 봉지하게 되므로 금속 쉴드나 금속 캡 없이도 RFI(Radio Frequency Interference) 또는 EMI(ElectroMagnetic Interference)를 차폐할 수 있다. The second molding part 105 may be formed to encapsulate the first molding part 104. The second molding part 105 may be formed such that the first molding part 104 and the first molding part 104 cover the unsealed substrate 101. The second molding part 105 exhibits conductivity. Since the second molding part 105 exhibiting conductivity encapsulates the first molding part 104, it is possible to shield Radio Frequency Interference (RFI) or ElectroMagnetic Interference (EMI) without a metal shield or a metal cap.

제2 몰딩부(105)는 전도성 EMC로 이루어질 수 있다. 전도성 EMC는 절연성 EMC와 같이 바인더 성분과 필러 성분으로 이루어진다. 전도성 EMC의 바인더 성분은 절연성 EMC의 바인더 성분과 동일하나 전도성 EMC의 필러 성분은 절연성 EMC의 필러 성분과 차이가 있다. 전도성 EMC의 필러 성분은 절연성 EMC의 필러 성분에 은(sliver)가 추가된다. 상기 은 성분에 의해 전도성 EMC가 전체적으로 전도성을 가지게 된다. 본 발명은 이에 한정되는 것은 아니면 전도성을 갖는 수지도 제2 몰딩부(205)로 사용될 수 있다. The second molding part 105 may be made of conductive EMC. Conductive EMC, like insulating EMC, consists of a binder component and a filler component. The binder component of the conductive EMC is the same as the binder component of the insulating EMC, but the filler component of the conductive EMC is different from the filler component of the insulating EMC. The filler component of the conductive EMC adds silver to the filler component of the insulating EMC. The silver component causes the conductive EMC to have overall conductivity. The present invention may be used as the second molding part 205 without being limited thereto.

솔더 범프(106)는 반도체 패키지(100)의 외부 접속 단자로서 외부로부터의 전력을 공급받거나 반도체 패키지(100)와 외부와의 전기적인 신호를 전달하는 통로가 될 수 있다. 솔더 범프(106)를 형성하는 방법은 진공증착(evaporation) 방법, 전기도금(electroplating) 방법, 프린팅(printing) 방법 및 솔더 볼(solder ball) 배치 방법 등이 사용될 수 있다. 도면에서는 외부 접속 단자로서 솔더 범프(106)를 구비하는 BGA(Ball grid array) 타입을 예시하고 있으나, 본 발명의 보호범위는 이에 한정되지 아니하며, 핀을 구비하는 PGA(pin grid array)등 여러 가지 다양한 유형도 포함할 수 있다. The solder bumps 106 may be an external connection terminal of the semiconductor package 100, and may be a path for receiving electric power from the outside or transmitting electrical signals between the semiconductor package 100 and the outside. As the method of forming the solder bumps 106, an evaporation method, an electroplating method, a printing method, a solder ball placement method, or the like may be used. Although the drawings illustrate a ball grid array (BGA) type having a solder bump 106 as an external connection terminal, the protection scope of the present invention is not limited thereto, and various kinds of pin grid arrays (PGAs) including pins are provided. Various types can also be included.

도 2는 본 발명의 다른 실시예에 관한 반도체 패키지(150)를 나타내는 종단면도이다. 도 2에 도시된 반도체 패키지(150)는 도 1에 도시된 반도체 패키지(100)와 그라운드 패드(ground pad)(107)를 더 구비한다는 점에서 차이가 있으며, 다른 구성요소는 동일하다. 따라서, 이하에서는 그라운드 패드(107)에 대하여 설하며, 다른 구성요소는 상술한 바와 동일하다.2 is a longitudinal sectional view showing a semiconductor package 150 according to another embodiment of the present invention. The semiconductor package 150 shown in FIG. 2 differs in that it further includes a semiconductor package 100 and a ground pad 107 shown in FIG. 1, and the other components are the same. Therefore, hereinafter, the ground pad 107 will be described, and other components are the same as described above.

도 2를 참조하면, 그라운드 패드(107)는 기판(101) 상에 형성될 수 있다. 그라운드 패드(107)는 반도체칩(103)과 본딩 와이어(103)로 연결되는 기판(101) 상의 회로 패턴(108)들과 이격되어 기판(101)의 외곽부에 형성될 수 있다. 그라운드 패드(107)는 접지 역할을 하게 된다. 도 2에서 보는 바와 같이 제2 몰딩부(105)는 그라운드 패드(107)를 덮도록 형성될 수 있다. 제2 몰딩부(105)는 상술한 바와 같이 전도성을 나타내기 때문에 제2 몰딩부(105)가 접지 역할을 하는 그라운드 패드(107)를 봉지함으로써 제2 몰딩부(105)가 전체적으로 그라운드화되어 반도체 패키지(150)는 안정화될 수 있다. 2, the ground pad 107 may be formed on the substrate 101. The ground pad 107 may be formed at an outer portion of the substrate 101 spaced apart from the circuit patterns 108 on the substrate 101 connected to the semiconductor chip 103 and the bonding wire 103. The ground pad 107 serves as a ground. As shown in FIG. 2, the second molding part 105 may be formed to cover the ground pad 107. Since the second molding part 105 exhibits conductivity as described above, the second molding part 105 is grounded entirely by encapsulating the ground pad 107 in which the second molding part 105 serves as a ground. Package 150 may be stabilized.

도 3 내지 6은 본 발명의 일 실시예에 관한 반도체 패키지를 제조 공정을 나타내는 공정 단면도이다. 3 to 6 are cross-sectional views illustrating a process of manufacturing a semiconductor package according to an embodiment of the present invention.

우선 도 3에 도시된 바와 같이 회로 패턴이 형성된 기판(201)을 마련한다. 기판(201)의 상면과 그 이면도 비아 홀(via hole) 또는 스루우 홀(through hole)등을 통하여 전기적으로 연결될 수 있으며, 이면에 형성된 솔더 범프(206)는 외부와의 전기적인 연결을 수행할 수 있다. 기판(201)은 양면 연성(flexible) PCB, 단면 연성 PCB 및 연성 다층(multi-flexible) PCB등 다양한 회로기판이 사용될 수 있다. 기판(201) 상에는 접지를 위해 그라운드 패드(207)를 형성될 수 있다. First, as shown in FIG. 3, a substrate 201 having a circuit pattern is prepared. The upper surface and the back surface of the substrate 201 may be electrically connected through via holes or through holes, and the solder bumps 206 formed on the back surface may be electrically connected to the outside. can do. The substrate 201 may use various circuit boards, such as a double-sided flexible PCB, a single-sided flexible PCB, and a flexible multi-flexible PCB. The ground pad 207 may be formed on the substrate 201 for grounding.

다음으로 도 4에서와 같이 기판(201) 싱에는 반도체칩(202)을 실장하고 반도체칩(202)과 기판(201)을 본딩 와이어(203)로 연결한다. 반도체칩(202)은 베이 칩 형태로 기판(201) 상에 실장될 수 있으며, 은 에폭시나 공융접합체와 같은 접착부재(202a)에 의해 기판(201) 상에 고정될 수 있다. 반도체칩(202) 상에는 칩패드(미도시)가 형성되어 있으며, 상기 칩패드는 본딩 와이어(203)에 의해 기판(201) 상에 형성된 회로패턴(208)와 연결된다. 본 발명은 이에 한정되는 되는 것은 아니며, 반도체칩(202)은 플립 칩 방식에 의해 기판(201) 상에 실장될 수 있다. Next, as shown in FIG. 4, the semiconductor chip 202 is mounted on the substrate 201, and the semiconductor chip 202 and the substrate 201 are connected with the bonding wire 203. The semiconductor chip 202 may be mounted on the substrate 201 in the form of a bay chip, and may be fixed on the substrate 201 by an adhesive member 202a such as silver epoxy or a eutectic bond. A chip pad (not shown) is formed on the semiconductor chip 202, and the chip pad is connected to the circuit pattern 208 formed on the substrate 201 by the bonding wire 203. The present invention is not limited thereto, and the semiconductor chip 202 may be mounted on the substrate 201 by a flip chip method.

이어, 도 5와 같이, 제1 몰딩부(204)로 반도체칩(202)과 본딩 와이어(203)를 봉지한다. 제1 몰딩부(204)는 반도체칩(202)을 봉지할 뿐만 아니라 본딩 와이어(203)를 봉지할 수 있다. 제1 몰딩부(204)는 절연성이기 때문에 본딩 와이어(203) 사이의 단락을 방지할 수 있다. 제1 몰딩부(204)는 절연성 EMC가 사용될 수 있다. 절연성 EMC의 성분은 상술한 바와 같다.Subsequently, as shown in FIG. 5, the semiconductor chip 202 and the bonding wire 203 are encapsulated by the first molding part 204. The first molding part 204 may not only encapsulate the semiconductor chip 202 but also encapsulate the bonding wire 203. Since the first molding part 204 is insulative, a short circuit between the bonding wires 203 can be prevented. Insulating EMC may be used for the first molding part 204. The components of the insulating EMC are as described above.

다음으로, 도 6에서와 같이 제1 몰딩부(204)를 제2 몰딩부(205)로 봉지한다. 제2 몰딩부(105)는 제1 몰딩부(204) 뿐만 아니라 제1 몰딩부(204)가 봉지하지 않은 기판(201) 상의 부분까지 봉지할 수 있다. 제2 몰딩부(205)는 전도성을 가지고 있 으므로 별도의 금속 쉴드나 금속 캡 없이도 EMI나 RFI를 차폐할 수 있다. 제2 몰딩부(205)는 전도성 EMC가 사용될 수 있다. 본 발명은 이에 한정되는 것은 아니면 전도성을 갖는 수지도 제2 몰딩부(205)로 사용될 수 있다. Next, as shown in FIG. 6, the first molding part 204 is sealed with the second molding part 205. The second molding part 105 may encapsulate not only the first molding part 204 but also a portion of the substrate 201 where the first molding part 204 is not sealed. Since the second molding part 205 has conductivity, EMI or RFI can be shielded without a separate metal shield or a metal cap. As the second molding part 205, conductive EMC may be used. The present invention may be used as the second molding part 205 without being limited thereto.

제2 몰딩부(205)는 기판(201) 상에 형성된 그라운드 패드(207)를 봉지할 수 있다. 전도성인 제2 몰딩부(205)가 그라운드 패드(207)를 봉지하게 되므로 제2 몰딩부(205) 전체가 그라운드화 되어 반도체 패키지를 안정화 시킬 수 있다. The second molding part 205 may encapsulate the ground pad 207 formed on the substrate 201. Since the conductive second molding part 205 encapsulates the ground pad 207, the entire second molding part 205 may be grounded to stabilize the semiconductor package.

종래에는 EMI나 RFI 차폐를 위해 사용되었던 금속 쉴드나 금속 캡은 기판(201) 상에 부착하는 공정에서 기판(201)에 손상을 줄 수 있었다. 또한, 금속 쉴드나 금속 캡을 형성하는 공정이 추가되므로 제조 공정이 복잡해지며 제조 단가 또한 높아지는 문제점이 있었다. 그러나, 본 발명은 전도성 EMC를 이용하여 제1 몰딩부(204)를 봉지하게 되므로 금속 쉴드나 금속 캡을 기판(201)에 부착할 때 발생할 수 있는 손상을 방지할 수 있으며, 제2 몰딩부(205)를 형성하는 단계는 제1 몰딩부(204)를 형성하는 단계와 재료를 달리하는 공정이므로 상기 종래의 반도체 패키지 제조 방법에 비해 제조 공정이 단순하다. Metal shields or metal caps, which were conventionally used for EMI or RFI shielding, may damage the substrate 201 in the process of being attached on the substrate 201. In addition, since a process of forming a metal shield or a metal cap is added, a manufacturing process is complicated and a manufacturing cost is also increased. However, according to the present invention, since the first molding part 204 is encapsulated using the conductive EMC, it is possible to prevent damage that may occur when attaching the metal shield or the metal cap to the substrate 201, and the second molding part ( The step of forming 205 is a process of different materials from the step of forming the first molding part 204, and thus a manufacturing process is simpler than that of the conventional semiconductor package manufacturing method.

본 발명의 반도체 패키지 제조방법은 제1 몰딩부(204)로 반도체칩(202)을 봉지한 후 플라즈마 클리닝(PlasmaCleaning) 단계를 더 포함할 수 있다. 플라즈마 클리닝 공정은 기판(201) 및 제1 몰딩부(204) 상의 불순물은 비교적 낮은 온도에서 제거할 수 있다. 제1 몰딩부(204) 형성 후 플라즈마 클리링 공정을 실행함으로써 제1 몰딩부(204)와 제2 몰딩부(205) 간의 접착력을 높여 반도체 패키지의 신뢰성을 높일 수 있다. The semiconductor package manufacturing method of the present invention may further include a plasma cleaning step after encapsulating the semiconductor chip 202 by the first molding part 204. In the plasma cleaning process, impurities on the substrate 201 and the first molding part 204 may be removed at a relatively low temperature. After the formation of the first molding part 204, the plasma cleaning process may be performed to increase the adhesion between the first molding part 204 and the second molding part 205, thereby increasing the reliability of the semiconductor package.

제2 몰딩부(205) 형성 후에는 기판(201)의 저면에 솔더 범프(206)를 형성할 수 있다. 솔더 범프(206)는 반도체 패키지의 외부 접속 단자로서 외부로부터의 전력을 공급받거나 반도체 패키지와 외부와의 전기적인 신호를 전달하는 통로가 될 수 있다. 솔더 범프(206)를 형성하는 방법은 진공증착(evaporation) 방법, 전기도금(electroplating) 방법, 프린팅(printing) 방법 및 솔더 볼(solder ball) 배치 방법 등이 사용될 수 있다. After forming the second molding part 205, the solder bumps 206 may be formed on the bottom surface of the substrate 201. The solder bump 206 may be a path for receiving electric power from the outside or transmitting an electrical signal between the semiconductor package and the outside as an external connection terminal of the semiconductor package. As the method of forming the solder bumps 206, an evaporation method, an electroplating method, a printing method, a solder ball placement method, or the like may be used.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.The present invention is not limited by the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims, and various forms of substitution, modification, and within the scope not departing from the technical spirit of the present invention described in the claims. It will be apparent to those skilled in the art that changes are possible.

도 1은 본 발명의 일 실시예에 관한 반도체 패키지를 나타내는 종단면도이다. 1 is a longitudinal sectional view showing a semiconductor package according to an embodiment of the present invention.

도 2는 본 발명의 다른 실시예에 관한 반도체 패키지를 나타내는 종단면도이다. 2 is a longitudinal cross-sectional view showing a semiconductor package according to another embodiment of the present invention.

도 3 내지 6은 본 발명의 일 실시예에 관한 반도체 패키지의 제조 공정을 나타내는 공정단면도이다. 3 to 6 are process cross-sectional views illustrating a process for manufacturing a semiconductor package according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

101: 기판 102: 반도체 칩101: substrate 102: semiconductor chip

103: 본딩 와이어 104: 제1 몰딩부103: bonding wire 104: first molding portion

105: 제2 몰딩부 106: 솔더볼105: second molding portion 106: solder ball

Claims (12)

기판;Board; 상기 기판상에 실장되는 반도체칩;A semiconductor chip mounted on the substrate; 상기 반도체칩을 봉지하도록 상기 기판상에 형성되는 제1 몰딩부; 및A first molding part formed on the substrate to encapsulate the semiconductor chip; And 상기 제1 몰딩부를 봉지하도록 형성되는 제2 몰딩부;를 구비하며,And a second molding part formed to encapsulate the first molding part. 상기 제1 몰딩부는 절연성이며, 상기 제2 몰딩부는 전도성인 반도체 패키지.The first molding part is insulative and the second molding part is conductive. 제1항에 있어서,The method of claim 1, 상기 제1 몰딩부는 절연성 EMC(Epoxy Mold Compound)로 이루어지는 반도체 패키지.The first molding part is a semiconductor package made of an insulating epoxy mold compound (EMC). 제2항에 있어서,The method of claim 2, 상기 제2 몰딩부는 전도성 EMC로 이루어지는 반도체 패키지.The second molding part is a semiconductor package made of conductive EMC. 제1항에 있어서,The method of claim 1, 상기 반도체칩은 본딩 와이어에 의해 상기 기판과 전기적으로 연결되는 반도체 패키지.The semiconductor chip is a semiconductor package electrically connected to the substrate by a bonding wire. 제4항에 있어서,The method of claim 4, wherein 상기 제1 몰딩부는 상기 반도체칩과 상기 본딩 와이어를 봉지하는 반도체 패키지.The first molding part encapsulates the semiconductor chip and the bonding wire. 제1항에 있어서,The method of claim 1, 상기 기판상에는 그라운드 패드(gound pad)를 구비하며, 상기 제2 몰딩부는 상기 그라운드 패드를 봉지하는 반도체 패키지.And a ground pad on the substrate, and the second molding part encapsulates the ground pad. (a) 기판을 준비하는 단계;(a) preparing a substrate; (b) 상기 기판상에 반도체칩을 실장하는 단계;(b) mounting a semiconductor chip on the substrate; (c) 상기 반도체칩을 절연성인 제1 몰딩부로 봉지하는 단계; 및(c) sealing the semiconductor chip with an insulating first molding part; And (d) 상기 제1 몰딩부를 전도성인 제2 몰딩부로 봉지하는 단계;를 구비하는 반도체 패키지 제조 방법.(d) sealing the first molding part with a conductive second molding part. 제7항에 있어서,The method of claim 7, wherein 상기 (a) 단계는, In step (a), 상기 기판에 상에 그라운드 패드를 형성하는 단계를 포함하는 단계를 더 포함하는 반도체 패키지 제조방법.And forming a ground pad on the substrate. 제8항에 있어서,The method of claim 8, 상기 (d) 단계는, In step (d), 상기 그라운드 패드를 상기 제2 몰딩부로 봉지하는 단계를 더 포함하는 반도체 패키지 제조방법.And sealing the ground pad with the second molding part. 제7항에 있어서,The method of claim 7, wherein 상기 (c) 단계 후 플라즈마 클리닝 단계를 더 구비하는 반도체 패키지 제조방법.And a plasma cleaning step after step (c). 제7항에 있어서,The method of claim 7, wherein 상기 제1 몰딩부는 절연성 EMC로 이루어지는 반도체 패키지 제조방법.The method of claim 1, wherein the first molding part is made of insulating EMC. 제7항에 있어서,The method of claim 7, wherein 상기 제2 몰딩부는 전도성 EMC로 이루어지는 반도체 패키지 제조방법.The second molding part is a semiconductor package manufacturing method consisting of a conductive EMC.
KR1020070105035A 2007-10-18 2007-10-18 Semiconductor package and method for fabricating the same KR20090039407A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070105035A KR20090039407A (en) 2007-10-18 2007-10-18 Semiconductor package and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070105035A KR20090039407A (en) 2007-10-18 2007-10-18 Semiconductor package and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20090039407A true KR20090039407A (en) 2009-04-22

Family

ID=40763298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070105035A KR20090039407A (en) 2007-10-18 2007-10-18 Semiconductor package and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20090039407A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150142660A (en) 2015-12-02 2015-12-22 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method for fabricating the package
WO2018097412A1 (en) * 2016-11-28 2018-05-31 주식회사 네패스 Chip package and method for producing same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150142660A (en) 2015-12-02 2015-12-22 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method for fabricating the package
WO2018097412A1 (en) * 2016-11-28 2018-05-31 주식회사 네패스 Chip package and method for producing same
WO2018097410A1 (en) * 2016-11-28 2018-05-31 주식회사 네패스 Semiconductor package having reliability and method for producing same
WO2018097408A1 (en) * 2016-11-28 2018-05-31 주식회사 네패스 Semiconductor package using insulation frame and method for producing same
WO2018097413A1 (en) * 2016-11-28 2018-05-31 주식회사 네패스 Semiconductor package and method for producing same
WO2018097409A1 (en) * 2016-11-28 2018-05-31 주식회사 네패스 Semiconductor package produced using insulation frame, and method for producing same
KR20180060891A (en) * 2016-11-28 2018-06-07 주식회사 네패스 Semiconductor Package having Reliability and Method of manufacturing the same
KR20180060896A (en) * 2016-11-28 2018-06-07 주식회사 네패스 Chip Package and Method of manufacturing the same
KR101870164B1 (en) * 2016-11-28 2018-07-19 주식회사 네패스 Chip Package and Method of manufacturing the same
US11062990B2 (en) 2016-11-28 2021-07-13 Nepes Laweh Corporation Semiconductor package of using insulating frame

Similar Documents

Publication Publication Date Title
US6686649B1 (en) Multi-chip semiconductor package with integral shield and antenna
US8264070B2 (en) Package structure with ESD and EMI preventing functions
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US8241966B2 (en) Methods of making an electronic component package and semiconductor chip packages
US5436203A (en) Shielded liquid encapsulated semiconductor device and method for making the same
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US8946886B1 (en) Shielded electronic component package and method
US20080061406A1 (en) Semiconductor package having electromagnetic shielding part
US20150076670A1 (en) Chip package structure and manufacturing method thereof
US20060091517A1 (en) Stacked semiconductor multi-chip package
CN112234048B (en) Electromagnetic shielding module packaging structure and electromagnetic shielding module packaging method
CN103858227A (en) Wafer level applied RF shields
KR20110020548A (en) Semiconductor package and method for fabricating the same
CN111384031B (en) Packaging element and preparation method thereof
JP2005268793A (en) System and method of attenuating electromagnetic interference
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
US20150115443A1 (en) Semiconductor package
JP6802314B2 (en) Semiconductor package and its manufacturing method
KR20090039407A (en) Semiconductor package and method for fabricating the same
JP2001035957A (en) Package for containing electronic part, semiconductor device and production of package
KR101086964B1 (en) Fabrication method of semiconductor package
CN211238248U (en) Semiconductor package
KR101011888B1 (en) Semiconductor package
CN111081696A (en) Semiconductor package and method of manufacturing the same
WO2022227063A1 (en) Lga pad structure, manufacturing method, chip module, printed circuit board, and device

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application