KR20090038606A - Susceptor and fabrication method of semiconductor using thereof - Google Patents

Susceptor and fabrication method of semiconductor using thereof Download PDF

Info

Publication number
KR20090038606A
KR20090038606A KR1020070103982A KR20070103982A KR20090038606A KR 20090038606 A KR20090038606 A KR 20090038606A KR 1020070103982 A KR1020070103982 A KR 1020070103982A KR 20070103982 A KR20070103982 A KR 20070103982A KR 20090038606 A KR20090038606 A KR 20090038606A
Authority
KR
South Korea
Prior art keywords
susceptor
base
wafer
convex portion
loaded
Prior art date
Application number
KR1020070103982A
Other languages
Korean (ko)
Inventor
최성민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070103982A priority Critical patent/KR20090038606A/en
Publication of KR20090038606A publication Critical patent/KR20090038606A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate

Abstract

A susceptor and a manufacturing method of a semiconductor using the same are provided to improve a wavelength uniformity of a wafer loaded in a susceptor by replacing a part coated in the susceptor only. A susceptor(150) is formed by bonding a base susceptor(120) and a top susceptor(130). A top of the base susceptor includes a concave part(121,124) and a convex part(122). The concave part corresponds to a loading region of the top susceptor. The convex part corresponds to a loading region of a wafer. Width of the concave part formed between the convex parts is changed according to the number of pockets. A wafer support hole(133) is formed on a region of the top susceptor corresponding to the convex part of the base susceptor, and supports a circumference of the wafer. A body(131,134) of the top susceptor except for the wafer support hole is loaded in the concave part of the base susceptor.

Description

서셉터 및 이를 이용한 반도체 제조방법{Susceptor and fabrication method of semiconductor using thereof}Susceptor and semiconductor manufacturing method using the same

본 발명의 실시 예는 서셉터 및 이를 이용한 반도체 제조방법에 관한 것이다.An embodiment of the present invention relates to a susceptor and a semiconductor manufacturing method using the same.

최근, 반도체 제조 업계에서는 반도체 칩의 동작 속도를 증대시키고 단위 면적당 정보 저장 능력을 증가시키기 위하여 반도체 집적 회로 공정에 적용되는 최소 선폭이 꾸준히 줄어드는 추세에 있다. 또한, 반도체 기판 상에 집적화 되는 트랜지스터나 발광소자와 같은 반도체 소자의 크기가 축소되고 있다. Recently, in the semiconductor manufacturing industry, the minimum line width applied to the semiconductor integrated circuit process has been steadily decreasing to increase the operation speed of the semiconductor chip and increase the information storage capability per unit area. In addition, the size of semiconductor devices such as transistors and light emitting devices integrated on a semiconductor substrate is being reduced.

이와 같은 반도체 소자는 증착 공정, 포토공정, 식각공정, 확산공정을 통하여 제조될 수 있으며, 이러한 공정들이 수차례에서 수 십차례 반복되어야 적어도 하나의 반도체 장치가 탄생될 수 있다. 특히, 상기 증착 공정은 반도체 소자 제조의 재현성 및 신뢰성에 있어서 개선이 요구되는 필수적인 공정으로 졸겔(sol-gel)방법, 스퍼터링(sputtering)방법, 전기도금(electro-plating)방법, 증기(evaporation)방법, 화학기상증착(chemical vapor deposition)방법, 분자 빔 에피탁시(molecule beam epitaxy) 방법, 원자층 증착방법 등에 의하여 반도체 기판 상에 상기 가공막을 형성하는 공정이다.Such a semiconductor device may be manufactured through a deposition process, a photo process, an etching process, and a diffusion process, and at least one semiconductor device may be formed when these processes are repeated several times to several tens of times. In particular, the deposition process is an essential process requiring improvement in the reproducibility and reliability of semiconductor device fabrication, such as a sol-gel method, a sputtering method, an electroplating method, and an evaporation method. The process film is formed on a semiconductor substrate by a chemical vapor deposition method, a molecular beam epitaxy method, an atomic layer deposition method, or the like.

그 중 화학기상증착방법은 다른 증착방법보다 반도체 기판 상에 형성되는 박막의 스텝커버리지(step coverage), 균일성(uniformity) 및 양산성 등 같은 증착 특성이 우수하기 때문에 가장 보편적으로 사용되고 있다. 이와 같은 화학기상증착방법에는 LPCVD(Low Pressure Chemical Vapor Deposition), APCVD(Atmospheric Pressure Chemical Vapor Deposition), LTCVD(Low Temperature Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition), MOCVD(Metal Organic Chemical Vapor Deposition) 등으로 나눌 수 있다.Among them, the chemical vapor deposition method is most commonly used because the deposition characteristics such as step coverage, uniformity, and mass productivity of the thin film formed on the semiconductor substrate are superior to other deposition methods. Such chemical vapor deposition methods include LPCVD (Low Pressure Chemical Vapor Deposition), APCVD (Atmospheric Pressure Chemical Vapor Deposition), LTCVD (Low Temperature Chemical Vapor Deposition), PECVD (Plasma Enhanced Chemical Vapor Deposition), MOCVD (Metal Organic Chemical Vapor Deposition) ) And the like.

예컨대, 상기 MOCVD는 유기금속의 열분해반응을 이용해 반도체 기판상에 금속화합물을 형성하는 공정이다. 그리고, 최근에 반도체 장치가 고집적화되고 고성능화가 요구됨에 따라 새로운 물질이 도입이 필요해지고 있고, 상기 반도체 기판 상에 상기 MOCVD 공정이 수행된 이후에는 상기 화학기상증착설비 내부에 존재하는 잔류가스 및 반응생성물을 제거하는 세정 및 퍼지공정을 수행하고 있다. 따라서, 이러한 MOCVD 공정과 같은 화학기상증착 공정은 원료물질을 기체상태로 반응 챔버에 유입시켜 반도체 기판 상에서 화학반응을 통하여 소정의 막질이 증착되도록 하는 공정이다.For example, the MOCVD is a process of forming a metal compound on a semiconductor substrate using a thermal decomposition reaction of an organic metal. In recent years, as semiconductor devices are highly integrated and high performance is required, new materials are required to be introduced. After the MOCVD process is performed on the semiconductor substrate, residual gases and reaction products present in the chemical vapor deposition facility are introduced. A cleaning and purging process is performed to remove this. Accordingly, the chemical vapor deposition process such as the MOCVD process is a process for introducing a raw material into the reaction chamber in a gaseous state to deposit a predetermined film quality through a chemical reaction on a semiconductor substrate.

그리고, 화학 기상 증착 방법은 기판상에 실리콘 막, 산화물 막, 실리콘 질화물 막, 또는 실리콘 산질화물 막, 텅스텐 막 등과 같은 다양한 박막들을 증착하기 위해 이용되고 있다. 이들 화학 기상 증착에 사용되는 기판 로딩 장치로는 서셉터(susceptor)가 많이 사용되고 있다. In addition, a chemical vapor deposition method is used to deposit various thin films such as a silicon film, an oxide film, a silicon nitride film, a silicon oxynitride film, a tungsten film, or the like on a substrate. Susceptors are widely used as substrate loading apparatuses used in these chemical vapor depositions.

본 발명의 실시 예는 베이스 서셉터의 교체 주기를 연장시켜 줄 수 있는 서셉터를 제공한다. An embodiment of the present invention provides a susceptor that can extend the replacement cycle of the base susceptor.

본 발명의 실시 예는 2 부분으로 나누어진 서셉터 및 이를 이용한 반도체 제조방법을 제공한다.An embodiment of the present invention provides a susceptor divided into two parts and a semiconductor manufacturing method using the same.

본 발명의 실시 예에 따른 서셉터는 상면에 웨이퍼가 로딩되는 베이스 서셉터; 상기 로딩된 웨이퍼의 둘레를 지지하고, 상기 베이스 서셉터로부터 장착 또는 분리되는 상부 서셉터를 포함한다. Susceptor according to an embodiment of the present invention is a base susceptor is loaded wafer on the upper surface; And an upper susceptor supporting a perimeter of the loaded wafer and mounted or detached from the base susceptor.

본 발명의 실시 예에 따른 반도체 제조방법은 챔버 내의 베이스 서셉터 위에 상부 서셉터를 결합시키고, 상기 베이스 서셉터 위에 웨이퍼를 로딩하는 단계; 상기 웨이퍼에 반도체 박막을 성장하는 단계; 상기 반도체 박막이 성장된 웨이퍼를 언로딩하는 단계; 상기 상부 서셉터를 체인지하는 단계를 포함한다.In accordance with another aspect of the present invention, a method of manufacturing a semiconductor includes: coupling an upper susceptor to a base susceptor in a chamber, and loading a wafer on the base susceptor; Growing a semiconductor thin film on the wafer; Unloading the wafer on which the semiconductor thin film is grown; Changing the upper susceptor.

본 발명의 실시 예에 따른 서셉터 의하면, 서셉터를 2 부분으로 제작하여, 베이스측 서셉터의 교체 주기를 연장해 줌으로써, 장비와 결합되는 베이스측 서셉터의 수명을 연장시켜 줄 수 있다. According to the susceptor according to the embodiment of the present invention, by manufacturing the susceptor in two parts, by extending the replacement cycle of the base side susceptor, it is possible to extend the life of the base side susceptor coupled to the equipment.

또한 서셉터를 2부분으로 나누어 코팅된 부분만을 교체함으로써, 서셉터에 로딩된 웨이퍼의 파장 균일도를 증대시켜 줄 수 있다.In addition, by dividing the susceptor into two parts and replacing only the coated part, it is possible to increase the wavelength uniformity of the wafer loaded on the susceptor.

이하, 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings as follows.

도 1은 본 발명의 실시 예에 따른 반도체 제조장치를 나타낸 도면이다.1 is a view showing a semiconductor manufacturing apparatus according to an embodiment of the present invention.

도 1을 참조하면, 반도체 제조장치(100)는 가스 유출 라인(101), 가스 공급 라인(103), 샤워 헤드(105), 회전 축(107), 웨이퍼(109), 반응 챔버(110), 베이스 서셉터(120) 및 상부 서셉터(130)로 이루어진 서셉터(150)를 포함한다.Referring to FIG. 1, the semiconductor manufacturing apparatus 100 includes a gas outlet line 101, a gas supply line 103, a shower head 105, a rotation shaft 107, a wafer 109, a reaction chamber 110, And a susceptor 150 consisting of a base susceptor 120 and an upper susceptor 130.

상기 반응 챔버(110)는 적어도 하나의 가스 공급라인(103)으로 통해 각종 가스(예: 반응가스, 소스가스, 퍼지가스 등)을 공급받고, 반도체 박막 성장 후 가스 유출라인(101)을 통해 가스를 내보내게 된다. 이러한 가스 유출 라인(101) 및 가스 공급 라인(101)은 변경될 수 있으며, 이에 한정하지는 않는다.The reaction chamber 110 is supplied with various gases (eg, reaction gas, source gas, purge gas, etc.) through at least one gas supply line 103, and through the gas outlet line 101 after growth of the semiconductor thin film. Will be exported. The gas outlet line 101 and the gas supply line 101 may be changed, but are not limited thereto.

상기 샤워 헤드(105)는 상기 반응챔버(110)의 상단에 형성되며, 반응챔버(110)의 하단에 형성된 서셉터(150) 또는 척에 로딩된 웨이퍼(109)의 표면에 가스를 분사시켜 준다. 이때의 온도 제어는 내부 히터에 의해 제어될 수 있다.The shower head 105 is formed at the upper end of the reaction chamber 110 and injects gas onto the surface of the susceptor 150 or the wafer 109 loaded in the chuck formed at the lower end of the reaction chamber 110. . The temperature control at this time can be controlled by the internal heater.

상기 서셉터(150)는 베이스 서셉터(120)와 상부 서셉터(130)로 이루어지며, 상기 베이스 서셉터(120)에는 상부 서셉터(130)가 결합 또는 분리되고, 웨이퍼(109)가 로딩되는 영역이다. 상기 상부 서셉터(130)는 웨이퍼(109)가 이탈되는 것을 방지하기 위해 웨이퍼 둘레를 지지하게 된다.The susceptor 150 includes a base susceptor 120 and an upper susceptor 130. The base susceptor 120 is coupled to or separated from the upper susceptor 130, and the wafer 109 is loaded. Area. The upper susceptor 130 supports the wafer circumference to prevent the wafer 109 from being separated.

베이스 서셉터(120)의 하부는 회전 축(107)에 결합되어 회전하게 되며, 내부의 히터로부터 발생된 일부 열을 웨이퍼(109)에 전도하게 된다.The lower part of the base susceptor 120 is coupled to the rotation shaft 107 to rotate, and conducts some heat generated from the internal heater to the wafer 109.

본 발명의 실시 예에 따른 서셉터에 대해 도 2 및 도 3을 참조하여 설명하기 로 한다.A susceptor according to an embodiment of the present invention will be described with reference to FIGS. 2 and 3.

도 2는 베이스 서셉터(120)와 상부 서셉터(130)의 분해 상태를 나타낸 측 단면도이고, 도 3은 베이스 서셉터(120)와 상부 서셉터(130)가 결합된 측 단면도이다.2 is a side cross-sectional view showing an exploded state of the base susceptor 120 and the upper susceptor 130, Figure 3 is a side cross-sectional view of the base susceptor 120 and the upper susceptor 130 is coupled.

도 2 및 도 3을 참조하면, 서셉터(150)는 베이스 서셉터(120)와 상부 서셉터(130)의 결합으로 이루어진다. 2 and 3, the susceptor 150 is formed by a combination of the base susceptor 120 and the upper susceptor 130.

상기 베이스 서셉터(120)는 상부가 요부(121,124) 및 철부(122)로 이루어지며, 상기 요부(121,124)는 상부 서셉터(130)가 안착되는 영역이며, 상기 철부(122)는 웨이퍼가 로딩되는 영역이다. 이러한 베이스 서셉터(120)의 철부(122)와 철부(122) 사이에 형성된 요부(124)의 폭(D2)은 포켓 개수에 따라 변경될 수 있다. The base susceptor 120 has an upper portion formed with recesses 121 and 124 and a convex portion 122. The recesses 121 and 124 are regions where the upper susceptor 130 is seated, and the convex portion 122 is loaded with a wafer. Area. The width D2 of the recess 124 formed between the convex portion 122 and the convex portion 122 of the base susceptor 120 may be changed according to the number of pockets.

상기 상부 서셉터(130)는 상기 베이스 서셉터(120)의 철부(122)에 대응되는 영역에 웨이퍼 지지 구멍(133)이 형성된다. 상기 웨이퍼 지지구멍(133)은 상기 철부(122) 위에 놓이는 웨이퍼의 둘레를 지지하여, 로딩된 웨이퍼가 이탈되는 것을 방지하게 된다. 여기서, 상기 베이스 서셉터(120)의 철부(122)와 상부 서셉터(130)의 웨이퍼 지지구멍(133)이 각각 포켓(pocket)으로 기능하게 된다.The upper susceptor 130 has a wafer support hole 133 formed in an area corresponding to the convex portion 122 of the base susceptor 120. The wafer support hole 133 supports the circumference of the wafer on the convex portion 122 to prevent the loaded wafer from being separated. Here, the convex portion 122 of the base susceptor 120 and the wafer support hole 133 of the upper susceptor 130 function as pockets, respectively.

상기 상부 서셉터(130)에서 웨이퍼 지지구멍(133)을 제외한 몸체(131,134)는 상기 베이스 서셉터(120)의 요부(121,124)에 안착된다.The body 131, 134 excluding the wafer support hole 133 in the upper susceptor 130 is seated on the recesses 121 and 124 of the base susceptor 120.

그리고 상부 서셉터(130)는 베이스 서셉터(120)와 동일한 재질, 그래파이트(graphite)에 SiC가 코팅된 재질, SiC 재질 중에서 어느 하나로 이루어질 수 있다. 여기서, 상기 그래파이트의 SiC 코팅 두께는 100um 정도로 코팅될 수 있다.The upper susceptor 130 may be formed of any one of the same material as the base susceptor 120, a material coated with SiC on graphite, and a SiC material. Here, the SiC coating thickness of the graphite may be coated to about 100um.

여기서, 상기 베이스 서셉터(120)의 철부(122) 사이의 간격(D2)은 상기 상부 서셉터(130)의 웨이퍼 지지구멍(133) 사이의 간격(D1)보다 좁게 형성될 수 있다. 이는 고온에서 반도체 박막을 성장할 때 서셉터 간의 열적 변형을 보상하게 된다. Here, the interval D2 between the convex portions 122 of the base susceptor 120 may be smaller than the interval D1 between the wafer support holes 133 of the upper susceptor 130. This compensates for the thermal strain between susceptors when growing the semiconductor thin film at high temperatures.

도 3에 도시된 바와 같이, 서셉터(150)의 두께(H1 = H11+H12)는 6.5~12.5mm이고, 베이스 서셉터(120)의 베이스 두께(H12)는 3.5~6.5mm 정도이고, 철부(122)의 두께(H2)는 2.45~5.55mm 정도이다. 또한 상부 서셉터(130)의 높이(H11)는 3~6mm 정도이다. 이에 따라 상부 서셉터(130)의 상단과 베이스 서셉터(120)의 철부(122) 상단(123) 사이의 차이(D3)는 웨이퍼 두께 또는 그 이상일 수 있으며, 예컨대, 0.45~0.55mm정도로 형성될 수 있다. 또한 상기 베이스 서셉터(120)의 철부(122)의 폭(D4)은 웨이퍼 직경(예: 2 인치 이상) 정도 될 수 있다. 이러한 베이스 서셉터 및 상부 서셉터의 두께나 높이는 웨이퍼 크기에 따라 변경될 수도 있으며, 또한 히터에서 가열되는 열과 웨이퍼 두께에 따라 최적의 두께로 설계될 수도 있다.As shown in Figure 3, the thickness of the susceptor 150 (H1 = H11 + H12) is 6.5 ~ 12.5mm, the base thickness (H12) of the base susceptor 120 is about 3.5 ~ 6.5mm, convex The thickness H2 of 122 is about 2.45-5.55 mm. In addition, the height (H11) of the upper susceptor 130 is about 3 ~ 6mm. Accordingly, the difference D3 between the upper end of the upper susceptor 130 and the upper end 123 of the convex portion 122 of the base susceptor 120 may be a wafer thickness or more, and may be, for example, about 0.45 to 0.55 mm. Can be. In addition, the width D4 of the convex portion 122 of the base susceptor 120 may be about a wafer diameter (eg, 2 inches or more). The thickness or height of the base susceptor and the upper susceptor may be changed depending on the wafer size, and may also be designed to an optimal thickness depending on the wafer thickness and the heat heated by the heater.

도 4는 도 3의 평면도이다. 도 4에 도시된 바와 같이, 상부 서셉터(130)의 웨이퍼 지지구멍(133) 내에는 베이스 서셉터의 철부 상면(123)이 노출된다.4 is a plan view of FIG. 3. As shown in FIG. 4, the upper surface 123 of the convex portion of the base susceptor is exposed in the wafer support hole 133 of the upper susceptor 130.

도 2내지 도 4와 같이, 서셉터(150)를 2개의 구조인 베이스 서셉터(120)와 상부 서셉터(130)로 분리되도록 함으로써, 웨이퍼를 성장한 다음 상부 서셉터(130)만을 교체하여 사용하고, 베이스 서셉터(120)는 매 런마다 교체하지 않고 수백 런 이상(예: 100~150 Run)일 때 한 번씩 교체하여 사용할 수 있다. 이는 실질적인 서셉터의 교체 주기를 연장시켜 줄 수 있다. 또한 상기 교체되는 상부 서셉터(130)는 반도체 박막과 같은 이물질이 표면에 형성되어 있어서, 베이킹 공정을 수행하여 제 거한 후 재사용할 수 있다. 이러한 상부 서셉터(130)의 라이프 타임은 50런(run) 정도가 될 수 있다. 이는 MOCVD에서 사용되는 기존 일체형 서셉터를 매 런마다 베이킹하여 사용함으로써 발생되는 문제를 제거하는 한편, 매 런마다 진행되는 베이킹 공정에 의해 서셉터의 수명이 줄어드는 문제를 해결하고, 또한 베이킹 과정에 의한 서셉터의 잦은 교체로 장비와의 트러블 등이 발생되는 문제를 해결할 수 있다.2 to 4, by separating the susceptor 150 into two structures, the base susceptor 120 and the upper susceptor 130, the wafer is grown, and then only the upper susceptor 130 is replaced and used. And, the base susceptor 120 can be replaced once every hundred or more runs (for example, 100 ~ 150 Run) without replacing every run. This can extend the actual susceptor replacement cycle. In addition, the replaced upper susceptor 130 has a foreign material such as a semiconductor thin film is formed on the surface, can be reused after removing the baking process. The life time of the upper susceptor 130 may be about 50 runs. This eliminates the problem caused by baking the conventional integrated susceptor used in MOCVD every run, while solving the problem of reducing the life of the susceptor by the baking process every run. Frequent replacement of susceptors can solve problems such as problems with equipment.

따라서, 베이스 서셉터(120)는 교체 주기는 연장시키고, 베이킹용 서셉터인 상부 서셉터(130)만을 교체하여 사용함으로써, 베이스 서셉터(120)는 장비와의 트러블 등이 발생되지 않아 균일한 온도 분포를 가지게 되므로, 웨이퍼에 제작되는 반도체 소자들의 파장 균일도를 일정하게 유지할 수 있다. Therefore, since the base susceptor 120 extends the replacement cycle and replaces only the upper susceptor 130, which is a baking susceptor, the base susceptor 120 has no trouble with the equipment and is uniform. Since the temperature distribution, the wavelength uniformity of the semiconductor devices fabricated on the wafer can be kept constant.

도 5는 베이스 서셉터와 상부 서셉터의 결합 구조를 추가한 예이다. 5 is an example of adding a coupling structure of the base susceptor and the upper susceptor.

도 5를 참조하면, 베이스 서셉터(120)의 요부(121) 상에 돌기(127)를 형성하고, 상기 요부(121)의 돌기(127)에 대응되는 상부 서셉터(130)의 하부에 홈(137)을 형성하여 주어, 상기 베이스 서셉터(120) 위에 상부 서셉터(130)를 결합시켜 주게 된다. 이에 따라 베이스 서셉터(120)의 돌기(127)에는 상부 서셉터(130)의 홈(137)이 결합되어, 회전하는 베이스 서셉터(120)와 상부 서셉터(130)가 분리되는 것을 방지할 수 있다. 여기서, 돌기(127) 및 홈(137)의 구조나 형성 위치는 변경될 수 있다. Referring to FIG. 5, a protrusion 127 is formed on the recess 121 of the base susceptor 120, and a groove is formed in the lower portion of the upper susceptor 130 corresponding to the protrusion 127 of the recess 121. 137 is formed to couple the upper susceptor 130 to the base susceptor 120. Accordingly, the groove 137 of the upper susceptor 130 is coupled to the protrusion 127 of the base susceptor 120 to prevent the rotating base susceptor 120 and the upper susceptor 130 from being separated. Can be. Here, the structure or formation position of the protrusion 127 and the groove 137 may be changed.

도 6은 본 발명의 실시 예에 따른 서셉터를 이용한 반도체 제조방법을 나타 낸 도면이다. 6 is a view showing a semiconductor manufacturing method using a susceptor according to an embodiment of the present invention.

도 6을 도 1을 기초로 설명하면, 베이스 서셉터(120) 위에 상부 서셉터(130)가 결합되고, 상기 베이스 서셉터(120)의 철부(122) 상에 웨이퍼(109)가 로딩된다(S101). 이때, 상기 웨이퍼(109)는 웨이퍼 지지구멍(도 2의 133)의 내부에 배치됨으로써, 웨이퍼 지지구멍(도 2의 133)이 상기 웨이퍼 둘레를 지지하게 된다. Referring to FIG. 6 based on FIG. 1, the upper susceptor 130 is coupled onto the base susceptor 120, and the wafer 109 is loaded on the convex portion 122 of the base susceptor 120 ( S101). In this case, the wafer 109 is disposed inside the wafer support hole 133 of FIG. 2, so that the wafer support hole 133 of FIG. 2 supports the wafer circumference.

상기 웨이퍼(109)가 로딩되면 샤워 헤드(105)를 통해 원하는 가스를 공급하고 원하는 온도로 조절하여 웨이퍼 상에 반도체 소자를 성장하고(S103), 반도체 소자의 성장이 완료되면 웨이퍼(109)를 언 로딩하게 된다(S105). 여기서, 반도체 소자는 Al, In, Ga 중 적어도 하나와 질소(N)를 결합한 박막을 성장할 수 있다.When the wafer 109 is loaded, a desired gas is supplied through the shower head 105 and adjusted to a desired temperature to grow a semiconductor device on the wafer (S103), and when the growth of the semiconductor device is completed, the wafer 109 is frozen. It is loaded (S105). The semiconductor device may grow a thin film in which at least one of Al, In, and Ga is combined with nitrogen (N).

그리고, 샤워 헤드(105)를 크리닝하고(brushing과 wiping)(S107), 상부 서셉터(130)를 새로운 상부 서셉터(130)로 체인지(1run)하게 된다(S109). 이때 베이스 서셉터(120)의 교체 주기(예: 100~150 run)인지를 확인하여(S111), 교체 주기가 아니면 정상적인 다음 공정을 진행하고, 교체 주기이면 새로운 베이스 서셉터(120)로 교체한 후(S112) 상부 서셉터(130)를 교체할 수 있다. 여기서, 베이스 서셉터(120)의 교체할 때 베이스 서셉터(120)만을 교체하거나 상부 서셉터(130)와 함께 교체할 수도 있다. 여기서, 상기 웨이퍼, 서셉터 등은 미도시된 이송 챔버 로봇, 이송부 로봇 등으로 이송될 수 있다.Then, the shower head 105 is cleaned (brushed and wiping) (S107), and the upper susceptor 130 is changed into a new upper susceptor 130 (1 run) (S109). At this time, check whether the replacement cycle of the base susceptor 120 (for example, 100 ~ 150 run) (S111), if the replacement cycle is not the normal next process, if the replacement cycle is replaced with a new base susceptor 120 After (S112) the upper susceptor 130 can be replaced. Here, when the base susceptor 120 is replaced, only the base susceptor 120 may be replaced or may be replaced together with the upper susceptor 130. Here, the wafer, susceptor, etc. may be transferred to a transfer chamber robot, a transfer unit robot, etc. not shown.

상기 상부 서셉터가 체인지되면, 상기 베이스 서셉터(120)의 철부(도 2의 122) 상에 더미 웨이퍼를 로딩하고(S113), 베이크 코팅(bake coating)을 한 후(S115), 더미 웨이퍼를 언로딩하게 된다(S117). 이러한 과정을 진행한 후 새로운 웨이퍼(109)를 로딩하는 과정으로 리턴하게 된다(S119). 이때 상부 서셉터(130)만을 교체하여 사용함으로써, 베이스 서셉터의 수명 연장 효과가 있을 뿐만 아니라, 착탈에 따른 장비와의 트러블 문제를 개선할 수 있다. 또한 웨이퍼에 성장되는 반도체 소자의 파장 균일도를 개선시켜 줄 수 있다.When the upper susceptor is changed, after loading the dummy wafer on the convex portion (122 of FIG. 2) of the base susceptor 120 (S113), after the bake coating (Bake coating) (S115), the dummy wafer is Unloading (S117). After this process, the process returns to the process of loading a new wafer 109 (S119). At this time, by replacing only the upper susceptor 130, not only the life of the base susceptor can be extended, but also the trouble with equipment due to detachment can be improved. In addition, it is possible to improve the wavelength uniformity of the semiconductor device grown on the wafer.

이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the present invention has been described above with reference to the embodiments, these are only examples and are not intended to limit the present invention, and those skilled in the art to which the present invention pertains may have an abnormality within the scope not departing from the essential characteristics of the present invention. It will be appreciated that various modifications and applications are not illustrated. For example, each component shown in detail in the embodiment of the present invention may be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

도 1은 본 발명의 실시 예에 따른 반도체 제조장치를 나타낸 도면.1 is a view showing a semiconductor manufacturing apparatus according to an embodiment of the present invention.

도 2는 본 발명의 실시 예에 따른 베이스 서셉터와 상부 서셉터로 이루어진 서셉터의 분해 측 단면도.Figure 2 is an exploded side cross-sectional view of a susceptor consisting of a base susceptor and an upper susceptor according to an embodiment of the present invention.

도 3은 본 발명의 실시 예에 따른 베이스 서셉터와 상부 서셉터로 이루어진 서셉터의 결합 측 단면도.3 is a side cross-sectional view of the coupling of the susceptor consisting of a base susceptor and the upper susceptor according to an embodiment of the present invention.

도 4는 도 3의 평면도.4 is a plan view of FIG.

도 5는 본 발명의 실시 예에 따른 베이스 서셉터와 상부 서셉터의 결합 부분의 구조를 변형한 예를 나타낸 도면.5 is a view showing a modified example of the structure of the coupling portion of the base susceptor and the upper susceptor according to an embodiment of the present invention.

도 6은 본 발명의 실시 예에 따른 반도체 제조방법을 나타낸 도면.6 is a view showing a semiconductor manufacturing method according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 반도체 제조장치 105 : 샤워헤드100 semiconductor manufacturing apparatus 105 shower head

109 : 웨이퍼 110 : 반응 챔버109 wafer 110 reaction chamber

120 : 베이스 서셉터 121,124 : 요부120: base susceptor 121124: main part

122 : 철부 127 : 돌기122: iron 127: projection

130 : 상부 서셉터 131 : 몸체130: upper susceptor 131: body

133 : 웨이퍼 지지구멍 137 : 홈133: wafer support hole 137: groove

150 : 서셉터150: susceptor

Claims (12)

상면에 웨이퍼가 로딩되는 베이스 서셉터;A base susceptor on which a wafer is loaded on an upper surface thereof; 상기 로딩된 웨이퍼의 둘레를 지지하고, 상기 베이스 서셉터로부터 장착 또는 분리되는 상부 서셉터를 포함하는 서셉터.And an upper susceptor supporting a circumference of the loaded wafer and mounted or detached from the base susceptor. 제 1항에 있어서,The method of claim 1, 상기 베이스 서셉터의 상부는 요부 및 철부로 형성되고, 상기 철부의 상면에 웨이퍼가 로딩되며, The upper portion of the base susceptor is formed of a recess and a convex portion, the wafer is loaded on the upper surface of the convex portion, 상기 상부 서셉터는 상기 베이스 서셉터의 요부에 결합되며, 상기 철부의 상면에 로딩된 웨이퍼의 둘레를 지지하는 웨이퍼 지지구멍을 포함하는 서셉터.The upper susceptor is coupled to the recess of the base susceptor, the susceptor including a wafer support hole for supporting the circumference of the wafer loaded on the upper surface of the convex portion. 제 1항에 있어서,The method of claim 1, 상기 베이스 서셉터의 요부 및 이에 대응되는 상부 서셉터에는 서로 대향되는 돌기 및 홈이 형성되는 서셉터.The main part of the base susceptor and the upper susceptor corresponding to the susceptor is formed with projections and grooves facing each other. 제 2항에 있어서, The method of claim 2, 상기 베이스 서셉터의 철부와 철부 사이의 간격은 상기 상부 서셉터의 웨이퍼 지지구멍과 웨이퍼 지지구멍 사이의 간격보다 좁게 형성되는 서셉터.And a gap between the convex portion and the convex portion of the base susceptor is smaller than the gap between the wafer support hole and the wafer support hole of the upper susceptor. 제 2항에 있어서,The method of claim 2, 상기 베이스 서셉터의 철부의 두께는 상부 서셉터의 높이보다 낮게 형성되는 서셉터.The thickness of the convex portion of the base susceptor is lower than the height of the upper susceptor susceptor. 제 2항에 있어서,The method of claim 2, 상기 상부 서셉터의 상단은 상기 베이스 서셉터의 철부의 상면보다 0.45~0.55mm의 높게 형성되는 서셉터.The upper end of the upper susceptor is susceptor is formed 0.45 ~ 0.55mm higher than the upper surface of the convex portion of the base susceptor. 제 1항에 있어서,The method of claim 1, 상기 상부 서셉터는 베이스 서셉터와 동일한 재질, SiC가 코팅된 그래파이트 및 SiC 중 어느 하나의 재질로 이루어지는 서셉터.The upper susceptor is a susceptor made of the same material as the base susceptor, any one of SiC coated graphite and SiC. 챔버 내의 베이스 서셉터 위에 상부 서셉터를 결합시키고, 상기 베이스 서셉터 위에 웨이퍼를 로딩하는 단계;Coupling an upper susceptor over a base susceptor in a chamber, and loading a wafer over the base susceptor; 상기 웨이퍼에 반도체 박막을 성장하는 단계;Growing a semiconductor thin film on the wafer; 상기 반도체 박막이 성장된 웨이퍼를 언로딩하는 단계;Unloading the wafer on which the semiconductor thin film is grown; 상기 상부 서셉터를 체인지하는 단계를 포함하는 반도체 제조방법.And replacing the upper susceptor. 제 8항에 있어서,The method of claim 8, 상기 상부 서셉터의 체인지 공정에서, 상기 베이스 서셉터의 교체 주기를 확 인한 후, 베이스 서셉터의 교체 주기이면 베이스 서셉터를 교체하는 단계를 포함하는 반도체 제조방법.In the step of changing the upper susceptor, after checking the replacement cycle of the base susceptor, if the replacement cycle of the base susceptor, the semiconductor manufacturing method comprising the step of replacing the base susceptor. 제 8항에 있어서,The method of claim 8, 상기 상부 서셉터가 체인지되면, 더미 웨이퍼를 로딩하고, 베이크 코팅한 후, 더미 웨이퍼를 언로딩하는 단계를 포함하는 반도체 제조방법.If the upper susceptor is changed, loading the dummy wafer, baking coating, and then unloading the dummy wafer. 제 8항에 있어서,The method of claim 8, 상기 웨이퍼 언로딩된 후, 샤워헤드 크리닝 공정을 수행하는 단계를 포함하는 반도체 제조방법.Performing a showerhead cleaning process after the wafer is unloaded. 제 8항에 있어서,The method of claim 8, 상기 상부 서셉터는 상기 베이스 서셉터의 요철 구조에 결합되며, 상기 베이스 서셉터의 철부 상면에 로딩된 웨이퍼의 둘레를 지지하는 반도체 제조방법.The upper susceptor is coupled to the concave-convex structure of the base susceptor, and the semiconductor manufacturing method for supporting the circumference of the wafer loaded on the upper surface of the convex portion of the base susceptor.
KR1020070103982A 2007-10-16 2007-10-16 Susceptor and fabrication method of semiconductor using thereof KR20090038606A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070103982A KR20090038606A (en) 2007-10-16 2007-10-16 Susceptor and fabrication method of semiconductor using thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070103982A KR20090038606A (en) 2007-10-16 2007-10-16 Susceptor and fabrication method of semiconductor using thereof

Publications (1)

Publication Number Publication Date
KR20090038606A true KR20090038606A (en) 2009-04-21

Family

ID=40762736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070103982A KR20090038606A (en) 2007-10-16 2007-10-16 Susceptor and fabrication method of semiconductor using thereof

Country Status (1)

Country Link
KR (1) KR20090038606A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012082323A1 (en) * 2010-12-15 2012-06-21 Veeco Instruments Inc. Sectional wafer carrier
WO2012105757A2 (en) * 2011-01-31 2012-08-09 Lg Innotek Co., Ltd. Deposition apparatus
US10134617B2 (en) 2013-12-26 2018-11-20 Veeco Instruments Inc. Wafer carrier having thermal cover for chemical vapor deposition systems
USD854506S1 (en) 2018-03-26 2019-07-23 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD858469S1 (en) 2018-03-26 2019-09-03 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD860146S1 (en) 2017-11-30 2019-09-17 Veeco Instruments Inc. Wafer carrier with a 33-pocket configuration
USD860147S1 (en) 2018-03-26 2019-09-17 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD863239S1 (en) 2018-03-26 2019-10-15 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD866491S1 (en) 2018-03-26 2019-11-12 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012082323A1 (en) * 2010-12-15 2012-06-21 Veeco Instruments Inc. Sectional wafer carrier
US8562746B2 (en) 2010-12-15 2013-10-22 Veeco Instruments Inc. Sectional wafer carrier
WO2012105757A2 (en) * 2011-01-31 2012-08-09 Lg Innotek Co., Ltd. Deposition apparatus
WO2012105757A3 (en) * 2011-01-31 2012-11-29 Lg Innotek Co., Ltd. Deposition apparatus
US10134617B2 (en) 2013-12-26 2018-11-20 Veeco Instruments Inc. Wafer carrier having thermal cover for chemical vapor deposition systems
USD860146S1 (en) 2017-11-30 2019-09-17 Veeco Instruments Inc. Wafer carrier with a 33-pocket configuration
USD854506S1 (en) 2018-03-26 2019-07-23 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD858469S1 (en) 2018-03-26 2019-09-03 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD860147S1 (en) 2018-03-26 2019-09-17 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD863239S1 (en) 2018-03-26 2019-10-15 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
USD866491S1 (en) 2018-03-26 2019-11-12 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover

Similar Documents

Publication Publication Date Title
KR20090038606A (en) Susceptor and fabrication method of semiconductor using thereof
US10438795B2 (en) Self-centering wafer carrier system for chemical vapor deposition
KR102417931B1 (en) Substrate supporting device and substrate processing apparatus including the same
TWI447830B (en) Susceptor and semiconductor manufacturing apparatus including the same
US8021968B2 (en) Susceptor and method for manufacturing silicon epitaxial wafer
KR100812469B1 (en) Susceptorless reactor for growing epitaxial layers on wafers by chemical vapor deposition
KR100527672B1 (en) Suscepter and apparatus for depositing included the same
US6375748B1 (en) Method and apparatus for preventing edge deposition
US6589352B1 (en) Self aligning non contact shadow ring process kit
US7122844B2 (en) Susceptor for MOCVD reactor
JP4576466B2 (en) Vapor growth apparatus and vapor growth method
US20120052216A1 (en) Gas distribution showerhead with high emissivity surface
US6521292B1 (en) Substrate support including purge ring having inner edge aligned to wafer edge
EP1720200B1 (en) Epitaxially growing equipment
KR20070089988A (en) Method and device for the deposition of gallium nitrite layers on a sapphire substrate and associated substrate holder
JP5042966B2 (en) Tray, vapor phase growth apparatus and vapor phase growth method
KR101046068B1 (en) Susceptor for chemical vapor deposition apparatus and chemical vapor deposition apparatus having same
US7060944B2 (en) Heat treatment device and heat treatment method
KR100841195B1 (en) Vapor phase growing apparatus and vapor phase growing method
JP2018037537A (en) Vapor growth device
WO2012132575A1 (en) Shower plate, vapor-phase growth apparatus, and vapor-phase growth method
US20120017832A1 (en) Vapor deposition apparatus and susceptor
JPH07245264A (en) Vapor growth device
WO2016209647A1 (en) Self-centering wafer carrier system for chemical vapor deposition
KR102509205B1 (en) Apparatus for manufacturing epitaxial wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application