KR20090037122A - Method of manufacturing semiconductor device having multi-thickness gate insulation layer - Google Patents

Method of manufacturing semiconductor device having multi-thickness gate insulation layer Download PDF

Info

Publication number
KR20090037122A
KR20090037122A KR1020070102586A KR20070102586A KR20090037122A KR 20090037122 A KR20090037122 A KR 20090037122A KR 1020070102586 A KR1020070102586 A KR 1020070102586A KR 20070102586 A KR20070102586 A KR 20070102586A KR 20090037122 A KR20090037122 A KR 20090037122A
Authority
KR
South Korea
Prior art keywords
gate insulating
region
photoresist pattern
insulating film
thickness
Prior art date
Application number
KR1020070102586A
Other languages
Korean (ko)
Inventor
이광욱
황인석
최보우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070102586A priority Critical patent/KR20090037122A/en
Publication of KR20090037122A publication Critical patent/KR20090037122A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

A manufacturing method of a semiconductor device having a multi-thickness gate insulation film is provided to simplify a process by omitting a removing and growing process of a repetitive gate insulation film. An initial gate insulation film is formed on a top part of a substrate(10) including a device isolation film(20). A first photoresist pattern is formed on a first region(I) of the initial gate insulation film by using a photoresist process. The initial gate insulation film inside a second region(II) and a third region(III) is partially removed by using the first photoresist pattern as a mask. A first gate insulation film(30a) is formed on the first region by the removing process. A second gate insulation film(30b) is formed on the second region and the third region by the removing process. A second photoresist pattern is formed on the first region and the second region. The second gate insulation film inside the third region is partially removed. The first gate insulation film having a first thickness(H1), the second gate insulation film having a second thickness(H2), and a third gate insulation film(30c) having a third thickness(H3) are formed on the top part of the substrate.

Description

다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법{Method of manufacturing semiconductor device having multi-thickness gate insulation layer}Method of manufacturing semiconductor device having multi-thickness gate insulating film

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device having a multi-thick gate insulating film.

반도체 소자는 다양한 종류의 수많은 단위 소자들, 예를 들어 캐패시터나 트랜지스터들이 기판 상에 집적되어 제조된다. 최근에는 메모리 회로와 로직 회로가 하나의 칩 내에 들어가는 시스템-온-칩(System On Chip)의 필요성이 증대되고 있다. 이러한 시스템-온-칩들은 크기 및 특성이 다른 트랜지스터들을 포함한다. 트랜지스터들은 개개의 다른 동작특성을 가지므로, 이를 위하여 소스/드레인을 연결하는 채널 영역과 게이트 전극을 분리하는 게이트 산화막은 이러한 동작특성을 구현할 수 있도록 적합한 특성을 가져야 하며, 이는 예를 들어 게이트 산화막의 두께를 달리함에 의하여 구현할 수 있다.Semiconductor devices are fabricated by integrating numerous types of unit devices, such as capacitors or transistors, on a substrate. In recent years, the need for a system on chip in which a memory circuit and a logic circuit fit within one chip is increasing. These system-on-chips include transistors of different sizes and characteristics. Since the transistors have different operating characteristics, the gate oxide layer separating the gate region and the channel region connecting the source / drain must have suitable characteristics to realize such operating characteristics. It can be implemented by varying the thickness.

반면, 통상적인 DRAM과 같은 반도체 메모리 소자에서는 전체적으로 한번의 게이트 산화 공정을 수행하여 게이트 산화막을 형성하므로, 게이트 산화막의 두께 가 동일하게 형성된다. 그러나, 트랜지스터의 최적의 동작특성을 확보하기 위해서는, 게이트 산화막의 두께를 다르게 할 필요가 있다. 예를 들어, 입출력부와 같이 전원 전압, 즉 고전압이 인가되거나 신뢰성이 요구되는 영역의 트랜지스터를 위하여는 게이트 산화막을 두껍게 형성하는 반면, 고속동작이 요구되는 메모리부와 같이 저전압이 인가되는 영역의 트랜지스터를 위하여는 게이트 산화막을 얇게 형성할 수 있다.On the other hand, in a conventional semiconductor memory device such as DRAM, the gate oxide film is formed by performing one gate oxidation process as a whole, so that the gate oxide film has the same thickness. However, in order to secure the optimum operating characteristics of the transistor, it is necessary to vary the thickness of the gate oxide film. For example, a thick gate oxide film is formed for a transistor in a region in which a power supply voltage, that is, a high voltage or reliability is required, such as an input / output unit, while a transistor in a region in which a low voltage is applied, such as a memory unit requiring high speed operation. For this purpose, a thin gate oxide film may be formed.

도 1a 내지 1e는 종래의 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법을 공정 순서에 따라 도시한 단면도들이다.1A to 1E are cross-sectional views illustrating a conventional method of manufacturing a semiconductor device having a multi-layered gate insulating film according to a process sequence.

도 1a를 참조하면, 기판(1) 상에 소자분리막(2)을 형성한 후, 전체 표면을 덮는 제1 게이트 산화막(3)을 형성한다. 기판(1)에는 활성영역(미도시)이 형성되어 있을 수도 있다. 제1 게이트 산화막(3)의 일부 영역, 즉 제1 영역(I)을 덮는 포토레지스트 패턴(9a)을 형성한다. Referring to FIG. 1A, after the device isolation layer 2 is formed on the substrate 1, the first gate oxide layer 3 covering the entire surface is formed. An active region (not shown) may be formed in the substrate 1. A photoresist pattern 9a covering a portion of the first gate oxide film 3, that is, the first region I is formed.

도 1b를 참조하면, 포토레지스트 패턴(9a)을 마스크로 이용하여, 제2 영역(II) 및 제3 영역(III) 내의 제1 게이트 산화막(3)을 제거한다. 그 결과, 제1 영역(I)에서만 제1 게이트 산화막(3a)이 잔존하게 된다.Referring to FIG. 1B, the first gate oxide film 3 in the second region II and the third region III is removed using the photoresist pattern 9a as a mask. As a result, the first gate oxide film 3a remains in the first region I only.

도 1c를 참조하면, 제1 게이트 산화막(3)이 제거된 제2 영역(II)과 제 3 영역(III)의 기판(1) 상에 제2 게이트 산화막(4)을 형성한다. 제2 게이트 산화막(4)의 두께는 제1 게이트 산화막(3a)의 두께에 비하여 작게 형성한다. 이어서, 제1 게이트 산화막(3a)과 제2 게이트 산화막(4)의 일부 영역, 즉 제1 영역(I)과 제2 영역(II)을 덮는 포토레지스트 패턴(9b)을 형성한다.Referring to FIG. 1C, a second gate oxide film 4 is formed on the substrate 1 of the second region II and the third region III from which the first gate oxide film 3 is removed. The thickness of the second gate oxide film 4 is smaller than the thickness of the first gate oxide film 3a. Subsequently, a photoresist pattern 9b covering a portion of the first gate oxide film 3a and the second gate oxide film 4, that is, the first region I and the second region II, is formed.

도 1d를 참조하면, 포토레지스트 패턴(9b)을 마스크로 이용하여, 제3 영역(III) 내의 제2 게이트 산화막(4)을 제거한다. 그 결과, 제1 영역(I)에는 제1 게이트 산화막(3a)이 잔존하고, 제2 영역(II)에는 제2 게이트 산화막(4a)이 잔존하게 된다.Referring to FIG. 1D, the second gate oxide film 4 in the third region III is removed using the photoresist pattern 9b as a mask. As a result, the first gate oxide film 3a remains in the first region I, and the second gate oxide film 4a remains in the second region II.

도 1e를 참조하면, 제2 게이트 산화막(4)이 제거된 제3 영역(III)의 기판(1) 상에 제3 게이트 산화막(5a)을 형성한다. 제3 게이트 산화막(5a)의 두께는 제2 게이트 산화막(4a)의 두께에 비하여 작게 형성한다.Referring to FIG. 1E, a third gate oxide film 5a is formed on the substrate 1 of the third region III from which the second gate oxide film 4 is removed. The thickness of the third gate oxide film 5a is smaller than the thickness of the second gate oxide film 4a.

상술한 종래의 제조 방법은, 게이트 산화막을 완전히 제거하여 기판을 노출한 후에, 다시 게이트 산화막을 성장하는 공정을 반복하여야 한다. 따라서, 공정이 복잡할 뿐만 아니라, 반복되는 게이트 산화막의 성장과 제거에 의하여 필드 프로화일이 열화되는 문제가 있다.In the conventional manufacturing method described above, after the gate oxide film is completely removed to expose the substrate, the process of growing the gate oxide film again must be repeated. Therefore, not only is the process complicated, but there is also a problem in that the field profile is degraded by repeated growth and removal of the gate oxide film.

본 발명이 이루고자 하는 기술적 과제는, 게이트 절연막을 제거하고 다시 성장하는 공정을 반복 수행하지 않고 여러 레벨의 두께를 가지는 게이트 절연막을 형성할 수 있는 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a method of manufacturing a semiconductor device having a multi-thickness gate insulating film capable of forming a gate insulating film having various levels of thickness without repeating the process of removing and growing the gate insulating film again. will be.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법은, 기판을 준비하는 단계; 상기 기판 상에 제1 두께를 가지는 제1 게이트 절연막을 형성하는 단계; 상기 제1 게이트 절연막의 일부 영역을 덮는 제1 포토레지스트 패턴을 형성하는 단계; 상기 제1 포토레지스트 패턴을 마스크로 이용하여 상기 제1 게이트 절연막의 노출된 영역을 식각액을 사용하여 부분적으로 식각하여 제2 두께를 가지는 제2 게이트 절연막을 형성하는 단계; 및 상기 제1 포토레지스트 패턴을 제거하는 단계를 포함할 수 있다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device having a multi-layered gate insulating film, comprising: preparing a substrate; Forming a first gate insulating film having a first thickness on the substrate; Forming a first photoresist pattern covering a portion of the first gate insulating layer; Forming a second gate insulating layer having a second thickness by partially etching the exposed region of the first gate insulating layer using the first photoresist pattern as a mask using an etchant; And removing the first photoresist pattern.

또한, 상기 제1 포토레지스트 패턴을 제거하는 단계 이후에, 상기 제1 게이트 절연막과 제2 게이트 절연막의 일부 영역을 덮는 제2 포토레지스트 패턴을 형성하는 단계; 상기 제2 포토레지스트 패턴을 마스크로 이용하여 상기 제2 게이트 절연막의 노출된 영역을 식각액을 사용하여 부분적으로 식각하여 제3 두께를 가지는 제3 게이트 절연막을 형성하는 단계; 및 상기 제2 포토레지스트 패턴을 제거하는 단계를 더 포함할 수 있다.In addition, after removing the first photoresist pattern, forming a second photoresist pattern covering a portion of the first gate insulating film and the second gate insulating film; Forming a third gate insulating layer having a third thickness by partially etching the exposed region of the second gate insulating layer using the second photoresist pattern as a mask using an etchant; And removing the second photoresist pattern.

본 발명의 일부 실시예에 있어서, 상기 제1 포토레지스트 패턴을 제거하는 단계는, 상기 제2 게이트 절연막의 표면을 세정하는 단계; 및 상기 제2 게이트 절연막의 표면을 건조하는 단계를 더 포함할 수 있다. 또한, 상기 제2 포토레지스트 패턴을 제거하는 단계는, 상기 제3 게이트 절연막의 표면을 세정하는 단계; 및 상기 제3 게이트 절연막의 표면을 건조하는 단계를 더 포함할 수 있다.In some embodiments of the present disclosure, the removing of the first photoresist pattern may include: cleaning a surface of the second gate insulating layer; And drying the surface of the second gate insulating layer. The removing of the second photoresist pattern may include: cleaning a surface of the third gate insulating layer; And drying the surface of the third gate insulating layer.

상기 식각액은 순수와 불산(HF)의 혼합액 또는 순수, 불산 및 NH4F의 혼합액을 포함할 수 있다.The etchant may include a mixture of pure water and hydrofluoric acid (HF) or a mixture of pure water, hydrofluoric acid and NH 4 F.

본 발명의 일부 실시예에 있어서, 상기 세정 단계에서는, 상기 기판을 회전하는 단계; 상기 기판 상에 세정액을 분사하는 단계; 상기 기판 상에 순수(distilled water)를 분사하는 단계 및 상기 기판을 건조하는 단계를 포함할 수 있다.In some embodiments of the present invention, in the cleaning step, rotating the substrate; Spraying a cleaning liquid on the substrate; Spraying distilled water on the substrate and drying the substrate.

상기 세정액은 황산(H2SO4), 과산화수소수(H2O2), 또는 이들의 혼합액을 포함할 수 있으며, 상기 세정액은 130℃ 내지 160℃ 범위의 온도일 수 있다.The cleaning solution may include sulfuric acid (H 2 SO 4 ), hydrogen peroxide (H 2 O 2 ), or a mixture thereof, and the cleaning solution may have a temperature ranging from 130 ° C. to 160 ° C.

본 발명의 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법은, 여러 레벨의 두께를 가지는 게이트 절연막을 형성함에 있어서, 게이트 절연막을 제거하고 다시 성장하는 공정을 반복하지 않으므로, 공정을 단순하게 할 수 있을 뿐만 아니라, 반복되는 게이트 산화막의 성장과 제거에 의하여 필드 프로화일이 열화되는 문제를 방지할 수 있다.In the method of manufacturing a semiconductor device having a multi-thickness gate insulating film of the present invention, the process of removing the gate insulating film and growing again in forming the gate insulating film having various levels of thickness can be simplified. In addition, the problem of deterioration of the field profile due to repeated growth and removal of the gate oxide film can be prevented.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 개재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. The embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art, and the following examples can be modified in various other forms, and the scope of the present invention is It is not limited to an Example. In the following description, when a layer is described as being on top of another layer, it may be directly on top of another layer, and a third layer may be interposed therebetween. In addition, the thickness or size of each layer in the drawings is exaggerated for convenience and clarity, the same reference numerals in the drawings refer to the same elements.

또한 본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.The terms first, second, etc. are also used herein to describe various members, parts, regions, layers, and / or parts, but these members, parts, regions, layers, and / or parts are defined by these terms. It should not be obvious. These terms are only used to distinguish one member, part, region, layer or portion from another region, layer or portion. Thus, the first member, part, region, layer or portion, which will be discussed below, may refer to the second member, component, region, layer or portion without departing from the teachings of the present invention.

도 2a 내지 2e는 본 발명의 일실시예에 따른 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법을 공정 순서에 따라 도시한 단면도들이다.2A through 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device having a multi-layered gate insulating film according to an embodiment of the present invention in a process sequence.

도 2a를 참조하면, 먼저 소자 분리막(20)이 형성된 기판(10)을 준비한다. 또한, 기판(10)에는 소스 또는 드레인과 같은 활성영역(미도시)이 형성되어 있을 수도 있다. 이어서, 기판(10)을 덮는 초기 게이트 절연막(30)을 형성한다. 초기 게이트 절연막(30)은 초기 두께(H)를 가지며, 이에 대하여는 하기에 상세하게 설명하기로 한다. 또한, 초기 게이트 절연막(30)은 예를 들어 통상적인 실리콘 산화막, 질화막, 또는 질산화막으로 형성될 수 있으나 이는 예시적이며, 반드시 이에 한정되는 것은 아니다. 초기 게이트 절연막(30)이 산화막인 경우에는, H2O가 없는 산소 라디칼(oxygen radical)을 이용하여 산화막을 형성할 수 있다.Referring to FIG. 2A, first, a substrate 10 on which the device isolation layer 20 is formed is prepared. In addition, an active region (not shown) such as a source or a drain may be formed in the substrate 10. Subsequently, an initial gate insulating film 30 covering the substrate 10 is formed. The initial gate insulating film 30 has an initial thickness H, which will be described in detail below. In addition, the initial gate insulating film 30 may be formed of, for example, a conventional silicon oxide film, nitride film, or nitride oxide film, but this is exemplary and is not necessarily limited thereto. When the initial gate insulating film 30 is an oxide film, an oxide film may be formed using oxygen radicals without H 2 O.

도 2b를 참조하면, 초기 게이트 절연막(30)의 일부 영역, 즉 제1 영역(I)을 덮는 제1 포토레지스트 패턴(90a)을 형성한다. 제1 포토레지스트 패턴(90a)의 재료 및 그 형성 방법은 통상적인 포토레지스트 공정을 이용할 수 있고, 또는 통상적인 하드 마스크막일 수도 있다. 이에 대한 설명은 본 발명의 간결함을 위하여 생략하기로 한다. Referring to FIG. 2B, a first photoresist pattern 90a covering a portion of the initial gate insulating layer 30, that is, the first region I is formed. The material of the first photoresist pattern 90a and the method of forming the same may use a conventional photoresist process, or may be a conventional hard mask film. The description thereof will be omitted for brevity of the present invention.

도 2c를 참조하면, 제1 포토레지스트 패턴(90a)을 마스크로 이용하여, 제2 영역(II) 및 제3 영역(III) 내의 초기 게이트 절연막(30)을 부분적으로 제거한다. 이러한 제거는 통상적인 식각, 예를 들어 건식 식각 또는 습식 식각을 이용하여 수행할 수 있다. 상술한 종래기술과의 비교하여, 본 발명의 다른 점은 기판(10)이 노출되도록 초기 게이트 절연막(30)을 완전히 제거하지 않는 것에 있다. 이에 대하여는 하기에 상세하게 설명하기로 한다. 이와 같은 제거 공정 결과, 제1 영역(I)에는 제1 게이트 절연막(30a)이 형성되고, 제2 영역(II) 및 제3 영역(III)에 는 제2 게이트 절연막(30b)이 형성된다. 제1 게이트 절연막(30a)과 제2 게이트 절연막(30b)은 기판(10)으로부터의 두께 차이는 있으나, 재질 또는 특성에 있어서는 실질적으로 차이가 없을 수 있다.Referring to FIG. 2C, the initial gate insulating layer 30 in the second region II and the third region III is partially removed by using the first photoresist pattern 90a as a mask. Such removal may be carried out using conventional etching, for example dry etching or wet etching. Compared with the above-described prior art, another aspect of the present invention is that the initial gate insulating film 30 is not completely removed so that the substrate 10 is exposed. This will be described in detail below. As a result of this removal process, the first gate insulating film 30a is formed in the first region I, and the second gate insulating film 30b is formed in the second region II and the third region III. The first gate insulating layer 30a and the second gate insulating layer 30b may have a thickness difference from the substrate 10, but may not be substantially different in material or characteristics.

도 2d를 참조하면, 제1 게이트 절연막(30a)과 제2 게이트 절연막(30b)의 일부 영역, 즉 제1 영역(I)과 제2 영역(II)을 덮는 제2 포토레지스트 패턴(90b)을 형성한다. 여기에서, 제1 영역(I)과 제2 영역(II)은 도면에 도시된 바에 한정되지 않음은 상술한 바와 같다. 또한, 제2 포토레지스트 패턴(90b)의 재료 및 그 형성 방법은 통상적인 포토레지스트 공정을 이용할 수 있고, 또는 통상적인 하드 마스크막일 수도 있다. 이에 대한 설명은 본 발명의 간결함을 위하여 생략하기로 한다.Referring to FIG. 2D, a second photoresist pattern 90b covering a portion of the first gate insulating layer 30a and the second gate insulating layer 30b, that is, the first region I and the second region II, may be formed. Form. Here, the first region I and the second region II are not limited to those shown in the drawings, as described above. In addition, the material of the second photoresist pattern 90b and the method of forming the same may use a conventional photoresist process, or may be a conventional hard mask film. The description thereof will be omitted for brevity of the present invention.

도 2e를 참조하면, 제2 포토레지스트 패턴(90b)을 마스크로 이용하여, 제3 영역(III) 내의 제2 게이트 절연막(30b)을 부분적으로 제거한다. 상술한 바와 유사하게, 이러한 제거는 통상적인 식각, 예를 들어 건식 식각 또는 습식 식각을 이용하여 수행할 수 있다. 또한, 상술한 종래기술과의 비교하여, 본 발명의 또 다른 점은 기판(10)이 노출되도록 제2 게이트 절연막(30b)을 완전히 제거하지 않는 것에 있다. 이에 대하여는 하기에 상세하게 설명하기로 한다. 그 결과, 제1 두께(H1)를 가지는 제1 게이트 절연막(30a), 제2 두께(H2)를 가지는 제2 게이트 절연막(30b), 및 제3 두께(H3)를 가지는 제3 게이트 절연막(30c)이 기판(10) 상에 형성된다. 제1 두께(H1)는 제2 두께(H2)에 비하여 크고, 제2 두께(H2)는 제3 두께(H3)에 비하여 크다.Referring to FIG. 2E, the second gate insulating layer 30b in the third region III is partially removed by using the second photoresist pattern 90b as a mask. Similar to the above, this removal may be performed using conventional etching, for example dry etching or wet etching. In addition, in comparison with the above-described prior art, another aspect of the present invention is that the second gate insulating film 30b is not completely removed so that the substrate 10 is exposed. This will be described in detail below. As a result, the first gate insulating film 30a having the first thickness H1, the second gate insulating film 30b having the second thickness H2, and the third gate insulating film 30c having the third thickness H3 are provided. ) Is formed on the substrate 10. The first thickness H1 is larger than the second thickness H2, and the second thickness H2 is larger than the third thickness H3.

도시되지는 않았으나, 후속 공정에서 게이트 전극 등을 형성하여, 두께가 다 른 게이트 절연막을 가지는 트랜지스터 및 원하는 반도체 장치를 완성한다. 또한, 이러한 후속 공정을 수행하기 전에, 식각 잔류물을 제거하기 위하여 전체 표면을 세정하는 세정공정을 수행할 수 있다. 세정 공정의 일 예로서, 결과물의 표면을 오존수(또는 순수)와 불산(HF)의 혼합액으로 1차 세정하고, 이어서 오존수(또는 순수)로 2차 세정한다. 이와 같은 세정에 의하여, 결과물 상에 잔류하는 유기물, 금속 오염물 등의 식각 잔류물을 제거한다. 또한, 상기 세정에 의하여, 또한 게이트 절연막, 특히 산화막인 경우에 댕글링 본드(dangling bond), 불소최종결합(F-last bond), 또는 수소최종결합(H-last bond)를 산화물 최종 결합으로 변경하게 하여, 게이트 절연막의 특성을 향상시킬 수 있다. Although not shown, a gate electrode or the like is formed in a subsequent step to complete a transistor having a gate insulating film having a different thickness and a desired semiconductor device. In addition, prior to performing this subsequent process, a cleaning process may be performed to clean the entire surface to remove etch residues. As an example of the cleaning process, the surface of the resultant is first washed with a mixture of ozone water (or pure water) and hydrofluoric acid (HF), and then secondly with ozone water (or pure water). By this cleaning, etching residues such as organic matter and metal contaminants remaining on the resultant are removed. The cleaning also changes the dangling bond, the fluorine final bond, or the hydrogen final bond to the oxide final bond in the case of a gate insulating film, especially an oxide film. By doing so, the characteristics of the gate insulating film can be improved.

도 2a 내지 도 2e에 도시된 바에 따르면, 제1 영역(I), 제2 영역(II) 및 제3 영역(III)은 각각 1쌍의 소자분리막(20)에 의하여 한정되어 있으나, 이는 예시적이며, 반드시 이에 한정되는 것은 아니다. 즉, 1쌍의 소자분리막(20) 내의 일부 영역이 제1 영역(I), 제2 영역(II) 또는 제3 영역(III)으로 정의될 수도 있고, 또는 여러 개의 소자분리막(20)을 포함하는 영역이 제1 영역(I), 제2 영역(II) 또는 제3 영역(III)으로 정의될 수도 있다. 또한, 도시된 제1 영역(I), 제2 영역(II) 또는 제3 영역(III)의 상대적인 위치는 예시적이며, 반드시 이에 한정되는 것은 아니다. 예를 들어 제1 영역(I)에 인접하여 제3 영역(III)이 존재할 수도 있고, 또는 제1 영역(I)에 인접하여 제2 영역(II) 또는 제3 영역(III)이 존재하지 않고 다른 영역이 존재할 수도 있다. As shown in FIGS. 2A to 2E, the first region I, the second region II, and the third region III are each defined by a pair of device isolation layers 20. Is not necessarily limited thereto. That is, some regions in the pair of device isolation layers 20 may be defined as the first region I, the second region II, or the third region III, or may include a plurality of device isolation layers 20. The region to be defined may be defined as the first region I, the second region II, or the third region III. In addition, the relative positions of the illustrated first region I, second region II, or third region III are exemplary, but are not necessarily limited thereto. For example, the third region III may exist adjacent to the first region I, or the second region II or the third region III does not exist adjacent to the first region I. Other areas may be present.

여러 횟수의 포토레지스트 증착 및 식각 공정을 거치는 경우에 요구되는 초 기 게이트 절연막(30)의 두께(H)는, 최종 목표 게이트 절연막, 즉 제1 게이트 절연막(30a)의 두께에 포토레지스트를 제거할 때와 최종적인 표면 처리를 할 때 감소되는 절연막의 두께를 더하면 된다. 포토레지스트 제거 공정이 여러 횟수인 경우에는 각각의 공정에서 감소되는 두께를 더하거나 또는 간편한 계산을 위하여 1회 제거 공정시 감소되는 두께에 제거공정의 횟수를 곱할 수도 있다.The thickness H of the initial gate insulating film 30 required when the photoresist deposition and etching processes are performed several times may remove the photoresist to the thickness of the final target gate insulating film, that is, the first gate insulating film 30a. The thickness of the insulating film, which is reduced at the time of final surface treatment and at the same time, is added. If the photoresist removal process is several times, the thickness reduced in each process may be added, or the thickness reduced in one removal process may be multiplied by the number of removal processes for easy calculation.

또한, 상술한 바와 같이 세가지 레벨의 다른 두께를 가지는 게이트 절연막 및 그 제조 방법은 예시적이며, 반드시 이에 한정되는 것은 아니다. 즉, 네가지 또는 그 이상의 레벨의 다른 두께를 가지는 게이트 절연막을 상술한 본 발명의 가르침에 따라 구현할 수 있음은 본 기술분야의 당업자에게는 자명할 것이다.In addition, as described above, the gate insulating film having the three different thicknesses and the manufacturing method thereof are exemplary, but are not necessarily limited thereto. That is, it will be apparent to those skilled in the art that gate insulating films having different thicknesses of four or more levels can be implemented according to the teachings of the present invention described above.

이하에서는, 본 발명에서의 식각 공정에 대하여 상세하게 설명하기로 한다.Hereinafter, the etching process in the present invention will be described in detail.

상술한 바와 같이, 게이트 절연막을 제거하기 위하여 예를 들어 습식식각을 수행할 수 있으며, 특히 기판이 노출되도록 게이트 절연막을 식각하는 것이 아니라, 일부의 두께를 잔존할 수 있도록 식각하여야 한다. 종래의 벤치형(bench type) 습식 식각 장치를 이용하여 수행하는 경우에는, 식각을 수행한 후의 결과물의 표면 균일도가 불량하게 될 우려가 있다. 즉, 식각을 수행한 후의 결과물의 표면 균일도는 게이트 절연막을 형성이 형성된 후의 표면 균일도 보다 양호하거나 최소한 동등한 수준을 요구한다. As described above, in order to remove the gate insulating film, for example, wet etching may be performed. In particular, the gate insulating film may be etched so that a portion of the thickness may remain, rather than etching the gate insulating film to expose the substrate. When performing using a conventional bench type wet etching apparatus, there is a fear that the surface uniformity of the resultant after etching is poor. That is, the surface uniformity of the resultant after etching is required to be at least equal to or better than the surface uniformity after the gate insulating film is formed.

또한, 식각 공정을 수행하는 과정에서 발생할 수 있는 건조 불량이나 제거된 게이트 절연막의 잔류물에 의한 오염에 의하여 야기되는 결함을 방지하여야 한다. 이러한 결함들은 종래의 식각 공정에서는 후속 게이트 절연막을 성장시키기 전에 세정 공정을 수행하여 방지 할 수 있다. 그러나, 본 발명에서는 세정 공정을 수행하지 않는 것이 보다 바람직하므로, 식각 공정 자체가 상술한 결함을 방지할 수 있어야 한다. 또한, 종래의 공정에서는 추가적인 게이트 절연막들을 성장한 후에 게이트 전극을 위한 폴리실리콘을 증착하는 공정을 수행하므로, 초기 게이트 절연막의 표면 처리가 상대적으로 중요하지 않을 수 있으나, 본 발명에서는 추가적인 게이트 절연막의 성장 공정이 없으므로, 초기 및 식각을 거친 후의 게이트 절연막의 표면 상태가 매우 중요하다.In addition, it is necessary to prevent a defect caused by a drying defect or contamination by a residue of the removed gate insulating layer that may occur during the etching process. Such defects may be prevented by performing a cleaning process before growing a subsequent gate insulating layer in a conventional etching process. However, in the present invention, since it is more preferable not to perform the cleaning process, the etching process itself should be able to prevent the above-mentioned defects. In addition, in the conventional process, since a process of depositing polysilicon for the gate electrode is performed after growing additional gate insulating layers, surface treatment of the initial gate insulating layer may be relatively insignificant. Since there is no, the surface state of the gate insulating film after initial and etching is very important.

따라서, 본 발명은 식각 공정을, 종래의 벤치 타입(bench type)을 이용한 습식식각이 아닌, 스프레이 방법에 의한 습식식각에 의하여 수행할 수 있으며, 이에 대하여 설명하면 다음과 같다. 먼저, 순수와 불산(HF)의 혼합액 또는 순수, 불산 및 NH4F의 혼합액과 같은 식각액을 회전하는 웨이퍼(즉, 게이트 절연막이 형성된 기판) 상에 정해진 시간 동안 분사하여 식각반응이 일어나도록 하고, 이어서 순수(distilled water)를 분사하여 식각액 및 식각 잔류물을 세정한다. 이때, 웨이퍼 상에는 소수성인 포토레지스트와 친수성인 산화물이 공존하므로, 웨이퍼를 건조하지 않고 황산(H2SO4), 과산화수소수(H2O2), 또는 이들의 혼합액을 이용하여 포토레지스트를 제거한다. 상기 황산(H2SO4)과 과산화수소수(H2O2)의 혼합액은 고온, 예를 들어 130℃ 내지 160℃ 범위의 온도일 수 있다. 이어서, 절연막에 잔존하는 유기 잔류물 또는 파티클(particles)과 같은 불순물을 오존수 등을 이용하며 제거한다. 금속 오염물질도 함께 제거될 수 있다. 상술한 식각 공정 중에 웨이퍼는 전체 공 정을 통하여 회전할 수도 있고, 또는 일부 공정에만 회전할 수도 있다. 식각액에 의한 식각과 순수에 의한 세정 공정에서는 웨이퍼를 회전하는 것이 바람직하다. 식각액과 순수의 공급 시간, 공급량, 웨이퍼의 회전속도 등의 조건들을 원하는 게이트 절연막의 두께 등을 고려하여 최적화하는 것이 바람직하다. 따라서, 스프레이 방식을 이용한 습식 식각을 수행하고, 동시에 포토레지스트의 제거 공정을 수행하면, 공정을 단순화 할 수 있으며, 식각에 의한 두께 산포를 개선할 수 있다.Therefore, the present invention can be performed by the wet etching by the spray method, not by the wet etching using a conventional bench type (bench type), which will be described below. First, an etching solution such as a mixture of pure water and hydrofluoric acid (HF) or a mixture of pure water, hydrofluoric acid and NH 4 F is sprayed on a rotating wafer (ie, a substrate on which a gate insulating film is formed) for a predetermined time to cause an etching reaction, Pure water (distilled water) is then sprayed to clean the etchant and etching residue. At this time, since the hydrophobic photoresist and the hydrophilic oxide coexist on the wafer, the photoresist is removed using sulfuric acid (H 2 SO 4 ), hydrogen peroxide (H 2 O 2 ), or a mixture thereof without drying the wafer. . The mixture of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ) may be a high temperature, for example, a temperature in the range of 130 ℃ to 160 ℃. Subsequently, impurities such as organic residues or particles remaining in the insulating film are removed using ozone water or the like. Metal contaminants can also be removed. During the etching process described above, the wafer may rotate through the entire process, or may rotate only in some processes. It is preferable to rotate a wafer in the etching process with an etchant and the cleaning process with pure water. It is desirable to optimize the conditions such as the supply time of the etchant and the pure water, the supply amount, the rotational speed of the wafer, and the like in consideration of the desired thickness of the gate insulating film. Therefore, by performing a wet etching using a spray method, and at the same time performing a process of removing the photoresist, the process can be simplified, and the thickness distribution by the etching can be improved.

이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible within the scope not departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

도 1a 내지 1e는 종래의 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법을 공정 순서에 따라 도시한 단면도들이다.1A to 1E are cross-sectional views illustrating a conventional method of manufacturing a semiconductor device having a multi-layered gate insulating film according to a process sequence.

도 2a 내지 2e는 본 발명의 일실시예에 따른 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법을 공정 순서에 따라 도시한 단면도들이다.2A through 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device having a multi-layered gate insulating film according to an embodiment of the present invention in a process sequence.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10: 기판 20: 소자분리막10: substrate 20: device isolation film

30, 30a, 30b, 30c: 게이트 절연막 90a, 90b: 포토레지스트 패턴30, 30a, 30b, 30c: gate insulating film 90a, 90b: photoresist pattern

Claims (10)

기판을 준비하는 단계;Preparing a substrate; 상기 기판 상에 제1 두께를 가지는 제1 게이트 절연막을 형성하는 단계;Forming a first gate insulating film having a first thickness on the substrate; 상기 제1 게이트 절연막의 일부 영역을 덮는 제1 포토레지스트 패턴을 형성하는 단계;Forming a first photoresist pattern covering a portion of the first gate insulating layer; 상기 제1 포토레지스트 패턴을 마스크로 이용하여 상기 제1 게이트 절연막의 노출된 영역을 식각액을 사용하여 부분적으로 식각하여 제2 두께를 가지는 제2 게이트 절연막을 형성하는 단계; 및Forming a second gate insulating layer having a second thickness by partially etching the exposed region of the first gate insulating layer using the first photoresist pattern as a mask using an etchant; And 상기 제1 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법.And removing the first photoresist pattern. 제 1 항에 있어서, 상기 제1 포토레지스트 패턴을 제거하는 단계는, The method of claim 1, wherein the removing of the first photoresist pattern comprises: 상기 제2 게이트 절연막의 표면을 세정하는 단계; 및 Cleaning a surface of the second gate insulating layer; And 상기 제2 게이트 절연막의 표면을 건조하는 단계를 더 포함하는 것을 특징으로 하는 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법.And drying the surface of the second gate insulating film. 제 1 항에 있어서, 상기 제1 포토레지스트 패턴을 제거하는 단계 이후에,The method of claim 1, wherein after the removing of the first photoresist pattern, 상기 제1 게이트 절연막과 제2 게이트 절연막의 일부 영역을 덮는 제2 포토레지스트 패턴을 형성하는 단계;Forming a second photoresist pattern covering a portion of the first gate insulating layer and the second gate insulating layer; 상기 제2 포토레지스트 패턴을 마스크로 이용하여 상기 제2 게이트 절연막의 노출된 영역을 식각액을 사용하여 부분적으로 식각하여 제3 두께를 가지는 제3 게이트 절연막을 형성하는 단계; 및Forming a third gate insulating layer having a third thickness by partially etching the exposed region of the second gate insulating layer using the second photoresist pattern as a mask using an etchant; And 상기 제2 포토레지스트 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법.And removing the second photoresist pattern. 제 3 항에 있어서, 상기 제2 포토레지스트 패턴을 제거하는 단계는, The method of claim 3, wherein removing the second photoresist pattern comprises: 상기 제3 게이트 절연막의 표면을 세정하는 단계; 및 Cleaning the surface of the third gate insulating layer; And 상기 제3 게이트 절연막의 표면을 건조하는 단계를 더 포함하는 것을 특징으로 하는 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법.And drying the surface of the third gate insulating film. 제 1 항 또는 제 3 항에 있어서, 상기 식각액은 순수와 불산(HF)의 혼합액 또는 순수, 불산 및 NH4F의 혼합액을 포함하는 것을 특징으로 하는 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법.The method of claim 1, wherein the etchant comprises a mixture of pure water and hydrofluoric acid (HF) or a mixture of pure water, hydrofluoric acid and NH 4 F. 5 . 제 2 항 또는 제 4 항에 있어서, 상기 세정 단계에서는,The method according to claim 2 or 4, wherein in the cleaning step, 상기 기판을 회전하는 단계;Rotating the substrate; 상기 기판 상에 세정액을 분사하는 단계; Spraying a cleaning liquid on the substrate; 상기 기판 상에 순수(distilled water)를 분사하는 단계 및Spraying distilled water onto the substrate; and 상기 기판을 건조하는 단계를 포함하는 것을 특징으로 하는 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법.A method of manufacturing a semiconductor device having a multiple thickness gate insulating film, comprising the step of drying the substrate. 제 6 항에 있어서, 상기 세정액은 황산(H2SO4), 과산화수소수(H2O2), 또는 이들의 혼합액을 포함하는 것을 특징으로 하는 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법.The method of claim 6, wherein the cleaning solution comprises sulfuric acid (H 2 SO 4 ), hydrogen peroxide (H 2 O 2 ), or a mixture thereof. 제 7 항에 있어서, 상기 세정액은 130℃ 내지 160℃ 범위의 온도인 것을 특징으로 하는 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법.The method of claim 7, wherein the cleaning liquid has a temperature in a range of 130 ° C. to 160 ° C. 9. 제 1 항 또는 제 3 항에 있어서, 상기 제1 게이트 절연막, 상기 제2 게이트 절연막, 및 상기 제3 게이트 절연막은 실리콘 산화막, 질화막, 또는 산질화막인 것을 특징으로 하는 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법.4. The semiconductor device according to claim 1 or 3, wherein the first gate insulating film, the second gate insulating film, and the third gate insulating film are a silicon oxide film, a nitride film, or an oxynitride film. Manufacturing method. 제 1 항에 있어서, 상기 기판은 소자분리막을 포함하는 것을 특징으로 하는 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법.The method of claim 1, wherein the substrate comprises an isolation layer.
KR1020070102586A 2007-10-11 2007-10-11 Method of manufacturing semiconductor device having multi-thickness gate insulation layer KR20090037122A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070102586A KR20090037122A (en) 2007-10-11 2007-10-11 Method of manufacturing semiconductor device having multi-thickness gate insulation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070102586A KR20090037122A (en) 2007-10-11 2007-10-11 Method of manufacturing semiconductor device having multi-thickness gate insulation layer

Publications (1)

Publication Number Publication Date
KR20090037122A true KR20090037122A (en) 2009-04-15

Family

ID=40761924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102586A KR20090037122A (en) 2007-10-11 2007-10-11 Method of manufacturing semiconductor device having multi-thickness gate insulation layer

Country Status (1)

Country Link
KR (1) KR20090037122A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150001637A1 (en) * 2013-06-27 2015-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide semiconductor field effect transistor having variable thickness gate dielectric and method of making the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150001637A1 (en) * 2013-06-27 2015-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide semiconductor field effect transistor having variable thickness gate dielectric and method of making the same
US9917168B2 (en) * 2013-06-27 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide semiconductor field effect transistor having variable thickness gate dielectric
US10957772B2 (en) 2013-06-27 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multiple wells
US11769812B2 (en) 2013-06-27 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multiple wells and method of making

Similar Documents

Publication Publication Date Title
US6087236A (en) Integrated circuit with multiple gate dielectric structures
US7157351B2 (en) Ozone vapor clean method
US6821854B2 (en) Method of manufacturing a semiconductor integrated circuit device
KR100706798B1 (en) Method of cleaning substrate having exposed surfaces of silicon and silicon germanium and method of forming semiconductor device using the same
TW201905987A (en) Semiconductor device and method of forming same
JP2009016515A (en) Method and apparatus for manufacturing semiconductor apparatus
US8420550B2 (en) Method for cleaning backside etch during manufacture of integrated circuits
US7806988B2 (en) Method to address carbon incorporation in an interpoly oxide
KR100732591B1 (en) Method for manufacturing semiconductor device
JP2008060383A (en) Method for manufacturing semiconductor device
KR20090037122A (en) Method of manufacturing semiconductor device having multi-thickness gate insulation layer
KR100771535B1 (en) Method of rinsing the semiconductor wafer for depressing a metal contamination
TWI697031B (en) Patterning method
KR100827471B1 (en) Method for manufacturing analog capacitor
US11205575B2 (en) Method for stripping one or more layers from a semiconductor wafer
JP2006319151A (en) Etching residue removing method and manufacturing method of semiconductor device using the same
KR100688778B1 (en) Method for manufacturing semiconductor device
US20090263968A1 (en) Method of fabricating semiconductor device
KR0168208B1 (en) Polymer removing method
KR100688777B1 (en) Method for manufacturing semiconductor device
CN112071742A (en) Method for manufacturing semiconductor device
KR20050071115A (en) Method for removing mottled etch in semiconductor fabricating process
TW201417154A (en) Dual gate process
KR100779399B1 (en) Method for fabricating a semiconductor device
KR20020076563A (en) Cleaning Method of Semiconductor Wafer

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination