KR20090035383A - Plasma display apparatus - Google Patents

Plasma display apparatus Download PDF

Info

Publication number
KR20090035383A
KR20090035383A KR1020070100639A KR20070100639A KR20090035383A KR 20090035383 A KR20090035383 A KR 20090035383A KR 1020070100639 A KR1020070100639 A KR 1020070100639A KR 20070100639 A KR20070100639 A KR 20070100639A KR 20090035383 A KR20090035383 A KR 20090035383A
Authority
KR
South Korea
Prior art keywords
period
signal
sustain
reset
reset signal
Prior art date
Application number
KR1020070100639A
Other languages
Korean (ko)
Inventor
이선홍
서정익
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070100639A priority Critical patent/KR20090035383A/en
Publication of KR20090035383A publication Critical patent/KR20090035383A/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/066Adjustment of display parameters for control of contrast
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0666Adjustment of display parameters for control of colour parameters, e.g. colour temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

A plasma display device is provided to improve an image quality and to improve a contrast property by reducing a light amount generated by a reset discharge. A plasma display device includes a plasma display panel and a driving part. A scan electrode and a sustain electrode are arranged on the plasma display panel. The driving part supplies a first reset signal(RS1) to the scan electrode in a reset period(RP) of a first sub field(SF1), supplies a second reset signal(RS2) to the scan electrode in a reset period of a second sub field, and supplies a sustain signal to one among the scan electrode and the sustain electrode in a sustain period(SP) of a reset period of the second sub field. The first reset signal and the second reset signal include a set up period, a smoothing period, and a set down period.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}Plasma Display Apparatus {Plasma Display Apparatus}

본 발명은 플라즈마 디스플레이 장치에 관한 것이다.The present invention relates to a plasma display device.

플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널을 포함한다.The plasma display apparatus includes a plasma display panel.

플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In the plasma display panel, a phosphor layer is formed in a discharge cell divided by a partition, and a plurality of electrodes are formed.

플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.When the drive signal is supplied to the electrode of the plasma display panel, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the phosphor formed in the discharge cell to emit visible light. Generate. The visible light displays an image on the screen of the plasma display panel.

본 발명의 일면은 오방전의 발생을 방지하며 콘트라스트(Contrast) 특성을 향상시키는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.One aspect of the present invention is to provide a plasma display device that prevents the occurrence of erroneous discharge and improves the contrast (contrast) characteristics.

본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 스캔 전극과 서스테인 전극이 배치되는 플라즈마 디스플레이 패널과, 프레임(Frame)의 제 1 서브필드(Sub-Field)의 리셋 기간에서는 스캔 전극으로 제 1 리셋 신호를 공급하고, 제 2 서브필드의 리셋 기간에는 스캔 전극으로 제 2 리셋 신호를 공급하고, 제 2 서브필드의 리셋 기간의 서스테인 기간에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호를 공급하는 구동부를 포함하고, 제 1 리셋 신호와 제 2 리셋 신호는 각각 전압이 점진적으로 상승하는 상승 램프 신호가 공급되는 셋업 기간, 상승 램프 신호의 최대 전압이 유지되는 평탄 기간 및 전압이 점진적으로 하강하는 하강 램프 신호가 공급되는 셋다운 기간을 포함하고, 서스테인 신호는 전압이 점진적으로 상승하는 상승 기간, 최대 전압을 유지하는 유지 기간 및 전압이 점진적으로 하강하는 하강 기간을 포함하고, 제 2 리셋 신호의 최대 전압은 제 1 리셋 신호의 최대 전압보다 더 낮고, 제 2 리셋 신호의 평탄 기간의 길이는 제 1 리셋 신호의 평탄 기간의 길이보다 길고, 제 2 리셋 신호의 평탄 기간의 길이는 유지 기간의 길이의 5배 이상 52배 이하일 수 있다.According to an embodiment of the present invention, a plasma display apparatus includes a plasma display panel in which scan electrodes and a sustain electrode are arranged in parallel with each other, and a scan electrode in a reset period of a first sub-field of a frame. A reset signal is supplied, a second reset signal is supplied to the scan electrode in the reset period of the second subfield, and a sustain signal is supplied to at least one of the scan electrode and the sustain electrode in the sustain period of the reset period of the second subfield. A first reset signal and a second reset signal, each of which includes a set-up period in which a rising ramp signal at which a voltage gradually rises is supplied, a flat period in which a maximum voltage of the rising ramp signal is maintained, and a voltage drop in which a voltage gradually falls Includes a set down period in which the ramp signal is supplied, and the sustain signal gradually increases in voltage. A rising period, a holding period for holding the maximum voltage, and a falling period in which the voltage gradually falls, the maximum voltage of the second reset signal is lower than the maximum voltage of the first reset signal, and The length may be longer than the length of the flat period of the first reset signal, and the length of the flat period of the second reset signal may be 5 times or more and 52 times less than the length of the sustain period.

또한, 제 2 리셋 신호의 평탄 기간의 길이는 유지 기간의 길이의 11배 이상 29배 이하일 수 있다.The length of the flat period of the second reset signal may be 11 times or more and 29 times or less of the length of the sustain period.

또한, 제 2 서브필드는 제 1 서브필드에 비해 시간상으로 뒤로 배치될 수 있다.In addition, the second subfield may be disposed later in time than the first subfield.

또한,제 1 리셋 신호는 복수개일 수 있다.In addition, the first reset signal may be plural.

또한, 제 2 리셋 신호의 최대 전압은 서스테인 신호의 최대 전압보다 낮거나 같을 수 있다.Also, the maximum voltage of the second reset signal may be lower than or equal to the maximum voltage of the sustain signal.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 오방전의 발생을 방지하며 콘트라스트 특성을 개선함으로써, 영상의 화질을 향상시키는 효과가 있다.Plasma display panel according to an embodiment of the present invention has the effect of preventing the occurrence of mis-discharge and improve the contrast characteristics, thereby improving the image quality of the image.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치의 실시예를 상세히 설명하기로 한다.Hereinafter, an embodiment of a plasma display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면이다.1 is a view for explaining the configuration of a plasma display device according to an embodiment of the present invention.

도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100)과 구동부(110)를 포함한다.1, a plasma display apparatus according to an embodiment of the present invention includes a plasma display panel 100 and a driver 110.

플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(Y1~Yn)과 서스테인 전극(Z1~Zn)을 포함하고, 아울러 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극(X1~Xm)을 포함할 수 있다.The plasma display panel 100 may include scan electrodes Y1 to Yn and sustain electrodes Z1 to Zn that are parallel to each other, and may include address electrodes X1 to Xm that cross the scan electrode and the sustain electrode.

구동부(110)는 플라즈마 디스플레이 패널(100)의 스캔 전극, 서스테인 전극 또는 어드레스 전극 중 적어도 하나로 구동신호를 공급하여, 플라즈마 디스플레이 패널(100)의 화면에 영상이 구현되도록 할 수 있다.The driver 110 may supply a driving signal to at least one of a scan electrode, a sustain electrode, and an address electrode of the plasma display panel 100 to implement an image on the screen of the plasma display panel 100.

여기, 도 1에서는 구동부(110)가 하나의 보드(Board) 형태로 이루어지는 경우만 도시하고 있지만, 본 발명에서 구동부(110)는 플라즈마 디스플레이 패널(100)에 형성된 전극에 따라 복수개의 보드 형태로 나누어지는 것도 가능하다. 예를 들면, 구동부(110)는 플라즈마 디스플레이 패널(100)의 스캔 전극을 구동시키는 제 1 구동부(미도시)와, 서스테인 전극을 구동시키는 제 2 구동부와, 어드레스 전극을 구동시키는 제 3 구동부(미도시)로 나누어질 수 있는 것이다.Here, in FIG. 1, only the case in which the driving unit 110 is formed in one board form is illustrated, but in the present invention, the driving unit 110 is divided into a plurality of board forms according to electrodes formed on the plasma display panel 100. It is also possible to lose. For example, the driver 110 may include a first driver (not shown) for driving the scan electrode of the plasma display panel 100, a second driver for driving the sustain electrode, and a third driver (not shown) for driving the address electrode. Can be divided into

도 2는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면이다.2 is a diagram for explaining the structure of a plasma display panel.

도 2를 살펴보면, 플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성되는 전면 기판(201)과, 스캔 전극(202, Y) 및 서스테인 전극(203, Z)과 교차하는 어드레스 전극(213, X)이 형성되는 후면 기판(211)을 포함할 수 있다.Referring to FIG. 2, the plasma display panel 100 includes a front substrate 201 in which scan electrodes 202 and Y and sustain electrodes 203 and Z are parallel to each other, and scan electrodes 202 and Y and a sustain electrode ( The back substrate 211 on which the address electrodes 213 and X intersect with 203 and Z may be formed.

스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성된 전면 기판(201)에는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 방전 전류를 제한하며 스캔 전극(202, Y)과 서스테인 전극(203, Z) 간을 절연시키는 상부 유전체 층(204)이 배치될 수 있다.On the front substrate 201 where the scan electrodes 202 and Y and the sustain electrodes 203 and Z are formed, the discharge currents of the scan electrodes 202 and Y and the sustain electrodes 203 and Z are limited and the scan electrodes 202 and Y are restricted. ) And an upper dielectric layer 204 may be arranged to insulate between the sustain electrodes 203 and Z.

상부 유전체 층(204)이 형성된 전면 기판(201)에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 형성될 수 있다. 이러한 보호 층(205)은 2차 전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.A protective layer 205 may be formed on the front substrate 201 where the upper dielectric layer 204 is formed to facilitate discharge conditions. The protective layer 205 may include a material having a high secondary electron emission coefficient, such as magnesium oxide (MgO) material.

후면 기판(211) 상에는 어드레스 전극(213, X)이 형성되고, 이러한 어드레스 전극(213, X)이 형성된 후면 기판(211)의 상부에는 어드레스 전극(213, X)을 덮으며 어드레스 전극(213, X)을 절연시키는 하부 유전체 층(215)이 형성될 수 있다.The address electrodes 213 and X are formed on the rear substrate 211, and the address electrodes 213 and X are covered on the upper side of the rear substrate 211 on which the address electrodes 213 and X are formed. A lower dielectric layer 215 may be formed that insulates X).

하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(212)이 형성될 수 있다. 이에 따라, 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 형성될 수 있다.On top of the lower dielectric layer 215, a partition space 212, such as a stripe type, a well type, a delta type, a honeycomb type, etc., is formed on the discharge space, that is, to partition the discharge cells. Can be. Accordingly, red (R), green (G), and blue (B) discharge cells may be formed between the front substrate 201 and the rear substrate 211.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) discharge cells, it is also possible to further form a white (W) or yellow (Yellow: Y) discharge cell.

한편, 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.Meanwhile, the widths of the red (R), green (G), and blue (B) discharge cells may be substantially the same, but at least one of the red (R), green (G), and blue (B) discharge cells may have a width. It may be different from the width of other discharge cells.

예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다. 한편, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.For example, the width of the red (R) discharge cell is the smallest, and the width of the green (G) and blue (B) discharge cells can be made larger than the width of the red (R) discharge cell. Then, color temperature characteristics of the image to be implemented may be improved. The width of the green (G) discharge cell may be substantially the same as or different from the width of the blue (B) discharge cell.

또한, 도 2에 도시된 격벽(212)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(212)은 제 1 격벽(212b)과 제 2 격벽(212a)을 포함하고, 여기서, 제 1 격벽(212b)의 높이와 제 2 격벽(212a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.In addition, not only the structure of the partition 212 illustrated in FIG. 2, but also the structure of the partition having various shapes may be possible. For example, the partition 212 includes a first partition 212b and a second partition 212a, where the height of the first partition 212b and the height of the second partition 212a are different from each other. At least one of the first barrier rib 212b and the second barrier rib 212a, and a channel type barrier rib structure having a channel usable as an exhaust passage, at least one of the first barrier rib 212b and the second barrier rib 212a. Grooved partition wall structure having a groove formed in the groove will be possible.

여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(212b)의 높이가 제 2 격벽(212a)의 높이보다 더 낮을 수 있다. 아울러, 채널형 격벽 구조인 경우에는 제 1 격벽(212b)에 채널이 형성될 수 있다.In the case of the differential partition wall structure, the height of the first partition wall 212b may be lower than the height of the second partition wall 212a. In addition, in the case of the channel-type partition wall structure, a channel may be formed in the first partition wall 212b.

또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.In addition, although the red (R), green (G), and blue (B) discharge cells are each shown and described as being arranged on the same line, it may be arranged in other shapes. For example, a delta type arrangement in which red (R), green (G) and blue (B) discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may also be a variety of polygonal shapes, such as pentagonal, hexagonal, as well as rectangular.

또한, 여기 도 2에서는 후면 기판(211)에 격벽(212)이 형성된 경우만을 도시하고 있지만, 격벽(212)은 전면 기판(201) 또는 후면 기판(211) 중 적어도 어느 하나에 형성될 수 있다.In addition, in FIG. 2, only the case where the barrier rib 212 is formed on the rear substrate 211 is illustrated, but the barrier rib 212 may be formed on at least one of the front substrate 201 and the rear substrate 211.

격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.A predetermined discharge gas may be filled in the discharge cell partitioned by the partition wall 212.

아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.In addition, a phosphor layer 214 that emits visible light for image display may be formed in the discharge cells partitioned by the partition wall 212. For example, red (R), green (G), and blue (B) phosphor layers may be formed.

또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) phosphors, it is also possible to further form a white (W) and / or yellow (Y) phosphor layer.

또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(214)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.In addition, the thickness of the phosphor layer 214 in at least one of the red (R), green (G), and blue (B) discharge cells may be different from other discharge cells. For example, the thickness of the phosphor layer of the green (G) discharge cell, ie the phosphor layer in the green (G) phosphor layer or the blue (B) discharge cell, ie the blue (B) phosphor layer, is It may be thicker than the thickness of the phosphor layer, ie the red (R) phosphor layer. Here, the thickness of the green (G) phosphor layer may be substantially the same as or different from the thickness of the blue (B) phosphor layer.

또한, 이상의 설명에서는 번호 204의 상부 유전체 층 및 번호 215의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In addition, although the above description only shows the case where the upper dielectric layer 204 and the lower dielectric layer 215 are each one layer, at least one of the upper dielectric layer and the lower dielectric layer is not composed of a plurality of layers. It is also possible.

아울러, 번호 212의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(212)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 배치하는 것도 가능하다.In addition, a black layer (not shown) may be further disposed on the partition 212 to prevent reflection of the external light due to the partition 212.

또한, 격벽(212)과 대응되는 전면 기판(201) 상의 특정 위치에 또 다른 블랙 층(미도시)이 더 형성되는 것도 가능하다.In addition, another black layer (not shown) may be further formed at a specific position on the front substrate 201 corresponding to the partition 212.

또한, 후면 기판(211) 상에 형성되는 어드레스 전극(213)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, the address electrode 213 formed on the rear substrate 211 may have substantially the same width or thickness, but the width or thickness inside the discharge cell may be different from the width or thickness outside the discharge cell. . For example, the width or thickness inside the discharge cell may be wider or thicker than that outside the discharge cell.

도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.FIG. 3 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display device according to an embodiment of the present invention.

도 3을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.Referring to FIG. 3, an image frame for implementing gray levels of an image in a plasma display device according to an embodiment of the present invention may be divided into a plurality of subfields having different emission counts.

아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.Although not shown, one or more subfields among the plurality of subfields may be grayed out according to a reset period for initializing discharge cells, an address period for selecting discharge cells to be discharged, and the number of discharges. It can be divided into the sustain period to implement.

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.For example, when an image is to be displayed with 256 gray scales, for example, one image frame is divided into eight subfields SF1 to SF8 as shown in FIG. 3, and each of the eight subfields SF1 to SF8, respectively. Can be subdivided into a reset period, an address period and a sustain period.

한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.

본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.The plasma display apparatus according to an exemplary embodiment uses a plurality of image frames to implement an image, for example, to display an image of 1 second. For example, 60 image frames are used to display an image of 1 second. In this case, the length T of one image frame may be 1/60 second, that is, 16.67 ms.

여기, 도 3에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.In FIG. 3, only one image frame is composed of eight subfields. However, the number of subfields constituting one image frame may be variously changed. For example, one video frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one video frame may be configured with 10 subfields.

또한, 여기 도 3에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 3, subfields are arranged in the order of increasing magnitude of gray scale weight in one image frame. Alternatively, subfields may be arranged in order of decreasing gray scale weight in one image frame. Alternatively, subfields may be arranged regardless of the gray scale weight.

도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면이다. 이하에서 설명될 구동 신호들은 앞선 도 1의 번호 110의 구동부가 공급하는 것이다.4 is a view for explaining an example of the operation of the plasma display device according to an embodiment of the present invention. The driving signals to be described below are supplied by the driving unit 110 of FIG. 1.

도 4를 살펴보면, 제 1 서브필드(SF 1)의 초기화를 위한 리셋 기간(Reset- Period, RP)에서는 스캔 전극(Y)으로 제 1 리셋 신호(RS1)가 공급될 수 있다. 제 1 리셋 신호는 상승 램프(RU) 신호와 하강 램프(RD) 신호를 포함할 수 있다.Referring to FIG. 4, in the reset period (RP) for initializing the first subfield SF 1, the first reset signal RS1 may be supplied to the scan electrode Y. The first reset signal may include a rising ramp RU signal and a falling ramp RD signal.

예를 들어, 리셋 기간에서는 스캔 전극으로 상승 램프 신호가 공급된 이후에 하강 램프 신호가 순차적으로 공급될 수 있다.For example, in the reset period, the falling ramp signal may be sequentially supplied after the rising ramp signal is supplied to the scan electrode.

그러면, 리셋 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.Then, in the reset period, a weak dark discharge, that is, setup discharge, occurs in the discharge cell by the rising ramp signal. By this setup discharge, some wall charges can be accumulated in the discharge cells.

이후에, 하강 램프 신호에 의해 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류될 수 있다.Thereafter, a weak erase discharge, that is, a set-down discharge, occurs in the discharge cell by the falling ramp signal. By this set-down discharge, wall charges such that address discharge can be stably generated can be uniformly retained in the discharge cells.

또한, 상승 램프 신호는 제 1 상승 램프 신호(RU1)와 제 2 상승 램프 신호(RU2)를 포함할 수 있다.In addition, the rising ramp signal may include a first rising ramp signal RU1 and a second rising ramp signal RU2.

또한, 제 1 상승 램프 신호의 기울기는 제 2 상승 램프 신호의 기울기보다 더 클 수 있다. 그러면, 셋업 방전이 발생하기 이전에는 스캔 전극의 전압을 신속히 상승시키고, 셋업 방전이 발생하는 동안에는 스캔 전극의 전압을 상대적으로 천천히 상승시키는 효과를 획득할 수 있어서, 리셋 기간의 길이가 과도하게 증가하는 것을 방지하는 것이 가능하며, 아울러 셋업 방전을 더욱 안정시키는 것이 가능하다.Also, the slope of the first rising ramp signal may be greater than the slope of the second rising ramp signal. Then, the effect of rapidly raising the voltage of the scan electrode before the setup discharge occurs and relatively slowly raising the voltage of the scan electrode during the setup discharge occurs, so that the length of the reset period is excessively increased. Can be prevented, and it is possible to further stabilize the setup discharge.

리셋 기간에서 스캔 전극에 제 1 리셋 신호가 공급되는 동안 서스테인 전 극(Z)에는 스캔 전극과 서스테인 전극 사이에서 과도하게 강한 방전이 발생하는 것을 방지할 수 있는 돌출신호(Z IDC)가 공급될 수 있다.In the reset period, while the first reset signal is supplied to the scan electrode, the sustain electrode Z may be supplied with the protrusion signal Z IDC which can prevent excessively strong discharge from occurring between the scan electrode and the sustain electrode. have.

리셋 기간 이후의 어드레스 기간(Address-Period, AP)에서는 하강 램프 신호의 최저 전압보다는 높은 전압을 실질적으로 유지하는 제 1 스캔 바이어스 신호(Vsc1)가 스캔 전극에 공급될 수 있다.In the address period (period AP) after the reset period, the first scan bias signal Vsc1 substantially maintaining a voltage higher than the lowest voltage of the falling ramp signal may be supplied to the scan electrode.

또한, 제 1 스캔 바이어스 신호와 하강 램프 신호의 사이에서 제 1 상승 신호(rs1)가 스캔 전극에 공급될 수 있다. 제 1 상승 신호가 공급되면, 인접하는 전극들의 커플링(Coupling) 효과를 감소시켜 노이즈(Noise)의 발생을 저감시킬 수 있다.In addition, the first rising signal rs1 may be supplied to the scan electrode between the first scan bias signal and the falling ramp signal. When the first rising signal is supplied, the coupling effect of adjacent electrodes may be reduced to reduce generation of noise.

또한, 어드레스 기간에서는 제 1 스캔 바이어스 신호로부터 하강하는 제 1 스캔 신호(Scan1)가 스캔 전극에 공급될 수 있다.In addition, in the address period, the first scan signal Scan1 falling from the first scan bias signal may be supplied to the scan electrode.

한편, 적어도 하나의 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲......1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있다.Meanwhile, the pulse width of the scan signal supplied to the scan electrode in the address period of at least one subfield may be different from the pulse width of the scan signal of another subfield. For example, the width of the scan signal in the subfield located later in time may be smaller than the width of the scan signal in the preceding subfield. In addition, the reduction of the scan signal width according to the arrangement order of the subfields can be made gradually, such as 2.6 Hz (microseconds), 2.3 Hz, 2.1 Hz, 1.9 Hz, or 2.6 Hz, 2.3 Hz, 2.3 Hz, 2.1 Hz. .... 1.9 ㎲, 1.9 ㎲ and so on.

이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극(X)에 데이터 신호(Data)가 공급될 수 있다.As such, when the scan signal is supplied to the scan electrode, the data signal Data may be supplied to the address electrode X corresponding to the scan signal.

이러한 스캔 신호와 데이터 신호가 공급되면, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.When the scan signal and the data signal are supplied, an address discharge may be generated in the discharge cell to which the data signal is supplied while the voltage difference between the scan signal and the data signal and the wall voltage generated by the wall charges generated in the reset period are added. .

어드레스 기간에서 서스테인 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 서스테인 전극(Z)에 제 1 서스테인 바이어스 신호(Vzb1)가 공급될 수 있다.The first sustain bias signal Vzb1 may be supplied to the sustain electrode Z to prevent address discharge from becoming unstable due to interference of the sustain electrode in the address period.

어드레스 기간 이후의 서스테인 기간(Sustain-Period, SP)에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급될 수 있다.In the sustain period (Sustain-Period, SP) after the address period, the sustain signal may be supplied to at least one of the scan electrode and the sustain electrode. For example, a sustain signal may be alternately supplied to the scan electrode and the sustain electrode.

이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.When such a sustain signal is supplied, the discharge cell selected by the address discharge is added with the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal, and a sustain discharge, i.e., display between the scan electrode and the sustain electrode when the sustain signal is supplied. Discharge may occur.

한편, 적어도 하나의 서브필드에서는 서스테인 기간에서 복수의 서스테인 신호가 공급되고, 복수의 서스테인 신호 중 적어도 하나의 서스테인 신호의 펄스폭은 다른 서스테인 신호의 펄스폭과 다를 수 있다. 예를 들면, 복수의 서스테인 신호 중 가장 먼저 공급되는 서스테인 신호의 펄스폭이 다른 서스테인 신호의 펄스폭보다 클 수 있다. 그러면, 서스테인 방전이 더욱 안정될 수 있다.Meanwhile, in the at least one subfield, a plurality of sustain signals are supplied in the sustain period, and the pulse width of at least one sustain signal of the plurality of sustain signals may be different from the pulse widths of other sustain signals. For example, the pulse width of the sustain signal that is supplied first of the plurality of sustain signals may be larger than the pulse width of other sustain signals. Then, the sustain discharge can be more stabilized.

제 2 서브필드(SF 2)의 리셋 기간에서는 스캔 전극(Y)으로 제 2 리셋 신호(RS2)가 공급될 수 있다. 제 2 리셋 신호는 제 1 리셋 신호와 유사하게 상승 램 프(RU) 신호와 하강 램프(RD) 신호를 포함할 수 있다.In the reset period of the second subfield SF 2, the second reset signal RS2 may be supplied to the scan electrode Y. The second reset signal may include a rising ramp signal RU signal and a falling ramp signal RD signal similarly to the first reset signal.

리셋 기간 이후의 어드레스 기간에서는 스캔 전극으로 제 2 상승 신호(rs2), 제 2 스캔 바이어스 신호(Vsc2) 및 제 2 스캔 신호(Scan 2)가 공급될 수 있다. 여기서, 제 2 스캔 바이어스 신호(Vsc2)의 전압은 제 1 서브필드의 제 1 스캔 바이어스 신호(Vsc1)의 전압과 실질적으로 동일할 수도 있고, 서로 상이한 것도 가능하다.In the address period after the reset period, the second rising signal rs2, the second scan bias signal Vsc2, and the second scan signal Scan 2 may be supplied to the scan electrode. Here, the voltage of the second scan bias signal Vsc2 may be substantially the same as or different from the voltage of the first scan bias signal Vsc1 of the first subfield.

또한, 제 2 상승 신호(rs2)에 대응하여 서스테인 전극에 제 3 상승 신호(rs3)가 공급될 수 있다. 그러면, 인접하는 전극간의 커플링 효과를 더욱 약화시켜 노이즈의 발생을 더욱 저감시킬 수 있다.In addition, the third rising signal rs3 may be supplied to the sustain electrode in response to the second rising signal rs2. Then, the coupling effect between adjacent electrodes can be further weakened, and generation | occurrence | production of a noise can further be reduced.

또한, 어드레스 기간에서는 서스테인 전극에 제 2 서스테인 바이어스 신호(Vzb2)가 공급될 수 있다. 여기서, 제 2 서스테인 바이어스 신호(Vzb2)의 전압은 제 1 서브필드의 제 1 서스테인 바이어스 신호(Vzb1)의 전압과 상이한 것도 가능하고 실질적으로 동일한 것도 가능하다.Also, in the address period, the second sustain bias signal Vzb2 may be supplied to the sustain electrode. Here, the voltage of the second sustain bias signal Vzb2 may be different from the voltage of the first sustain bias signal Vzb1 of the first subfield and may be substantially the same.

어드레스 기간 이후의 서스테인 기간에서는 서스테인 신호가 스캔 전극 또는 서스테인 전극 중 적어도 하나로 공급될 수 있다.In the sustain period after the address period, the sustain signal may be supplied to at least one of the scan electrode and the sustain electrode.

도 5는 제 1 리셋 신호와 제 2 리셋 신호를 비교하기 위한 도면이다.5 is a diagram for comparing a first reset signal and a second reset signal.

도 5를 살펴보면, 제 1 리셋 신호와 제 2 리셋 신호는 상승 램프 신호가 공급되는 셋업 기간(Set-Up Period, SU), 상승 램프 신호의 최대 전압을 유지하는 평탄 기간(M) 및 하강 램프 신호가 공급되는 셋다운 기간(Set-Down Period, SD)을 포함할 수 있다.Referring to FIG. 5, the first reset signal and the second reset signal may include a set-up period (SU) for supplying a rising ramp signal, a flat period M for maintaining a maximum voltage of the rising ramp signal, and a falling ramp signal. It may include a set-down period (SD) to be supplied.

또한, 도 5에서와 같이, (a)와 같이 제 1 서브필드의 리셋 기간에서 스캔 전극으로 공급되는 제 1 리셋 신호의 최대 전압은 Vst1이고, (b)와 같이 제 2 서브필드의 리셋 기간에서 스캔 전극으로 공급되는 제 2 리셋 신호의 최대 전압은 Vst1보다 낮은 Vst2이다.5, the maximum voltage of the first reset signal supplied to the scan electrode in the reset period of the first subfield as shown in (a) is Vst1, and in the reset period of the second subfield as shown in (b). The maximum voltage of the second reset signal supplied to the scan electrode is Vst2 lower than Vst1.

(a)의 제 1 리셋 신호와 (b)의 제 2 리셋 신호를 비교해보면, 제 1 리셋 신호는 그 최대 전압이 상대적으로 높기 때문에 방전 셀 내에서 상대적으로 강한 리셋 방전을 발생시키고 이에 따라, 방전 셀들 간의 벽 전하의 차이를 효과적으로 줄임으로써 벽 전하의 분포를 매우 균일하게 할 수 있다.Comparing the first reset signal of (a) and the second reset signal of (b), the first reset signal generates a relatively strong reset discharge in the discharge cell because its maximum voltage is relatively high, and accordingly, the discharge By effectively reducing the difference in wall charge between cells, the distribution of wall charges can be made very uniform.

한편, (a)의 제 1 리셋 신호를 제 2 서브필드에서도 사용한다면, 벽 전하의 분포를 매우 균일하게 하는 것은 가능하지만, 리셋 기간에서 발생하는 광량이 증가함으로써 콘트라스트(Contrast) 특성이 악화될 수 있다. 또한, 제 1 서브필드의 서스테인 기간 이후에 과도한 양의 벽 전하가 방전 셀 내에 남아있을 경우에는 제 2 서브필드의 리셋 기간에서 순간적으로 강한 리셋 방전이 발생할 수 있고, 이러한 강한 방전은 시청자의 눈에는 번쩍이는 휘점으로서 감지될 수 있다. 이를 휘점 오방전이라 하겠다.On the other hand, if the first reset signal of (a) is also used in the second subfield, it is possible to make the distribution of the wall charges very uniform, but the contrast characteristic may deteriorate by increasing the amount of light generated in the reset period. have. In addition, if an excessive amount of wall charges remain in the discharge cell after the sustain period of the first subfield, a strong reset discharge may occur momentarily in the reset period of the second subfield, and such a strong discharge may cause an eye to the viewer. It can be detected as a flashing bright spot. This will be called a misfire.

따라서 콘트라스트 특성의 과도한 악화를 방지하며 휘점 오방전의 발생을 방지하기 위해서는 제 2 서브필드의 리셋 기간에서 공급되는 제 2 리셋 신호의 최대 전압을 Vst2로 낮추는 것이 바람직한 것이다. 이러한 경우에는 제 2 서브필드의 리셋 기간에서 발생하는 광량을 줄일 수 있어서 콘트라스트 특성을 향상시킬 수 있고, 휘점 오방전의 발생을 방지할 수 있다.Therefore, in order to prevent excessive deterioration of the contrast characteristic and to prevent occurrence of bright spot discharge, it is desirable to lower the maximum voltage of the second reset signal supplied to the reset period of the second subfield to Vst2. In such a case, the amount of light generated in the reset period of the second subfield can be reduced, so that the contrast characteristic can be improved, and the occurrence of bright point false discharge can be prevented.

그러나 제 2 리셋 신호를 사용하게 되면 제 2 리셋 신호의 전압이 상대적으로 낮기 때문에, 콘트라스트 특성은 향상시킬 수 있으나 벽 전하의 분포가 상대적으로 불균일해질 가능성이 증가한다.However, when the second reset signal is used, since the voltage of the second reset signal is relatively low, the contrast characteristic can be improved, but the probability of the distribution of the wall charges being relatively uneven increases.

이러한 제 2 리셋 신호의 사용에 따른 벽 전하의 불균일을 방지하기 위해 제 2 리셋 신호의 평탄 기간의 길이를 제 1 리셋 신호의 평탄 기간의 길이에 비해 더 길게 할 수 있다. 그러면, 셋업 방전의 지속 시간이 상대적으로 길어지고 또한, 셋업 방전이 안정됨으로써 벽 전하의 분포를 균일하게 할 수 있는 것이다.In order to prevent the nonuniformity of the wall charges caused by the use of the second reset signal, the length of the flat period of the second reset signal may be longer than the length of the flat period of the first reset signal. Then, the duration of the setup discharge becomes relatively long, and the setup discharge is stabilized so that the distribution of the wall charges can be made uniform.

즉, 벽 전하 분포를 균일하게 하기 위해 제 1 서브필드에서는 상대적으로 높은 전압을 갖는 제 1 리셋 신호를 사용하면서 제 2 서브필드에서는 상대적으로 낮은 전압을 갖는 제 2 리셋 신호를 사용하여 콘트라스트 특성을 향상시키고, 또한 제 2 리셋 신호의 사용에 따른 벽 전하의 불균일을 방지하기 위해 제 1 신호를 사용하는 것이다.That is, the contrast characteristics are improved by using a first reset signal having a relatively high voltage in the first subfield and a second reset signal having a relatively low voltage in the second subfield to uniform the wall charge distribution. In addition, the first signal is used to prevent nonuniformity of wall charges caused by the use of the second reset signal.

도 6은 제 2 리셋 신호의 평탄 기간의 길이와 서스테인 신호의 유지 기간의 길이에 대해 설명하기 위한 도면이다.FIG. 6 is a diagram for explaining the length of the flat period of the second reset signal and the length of the sustain period of the sustain signal.

도 6을 살펴보면, (a)와 같이 제 2 리셋 신호(RS2)는 상승 램프 신호의 최대 전압이 유지되는 평탄 기간(M)을 포함하고, 서스테인 신호(SUS)는 (b)와 같이 전압이 점진적으로 상승하는 상승 기간(d1), 최대 전압이 유지되는 유지 기간(d2) 및 전압이 점진적으로 하강하는 하강 기간(d3)을 포함할 수 있다.Referring to FIG. 6, as shown in (a), the second reset signal RS2 includes a flat period M in which the maximum voltage of the rising ramp signal is maintained, and the sustain signal SUS gradually increases in voltage as shown in (b). It may include a rising period (d1) rising to, a sustaining period (d2) for maintaining the maximum voltage, and a falling period (d3) for the voltage to gradually fall.

서스테인 기간에서는 다수의 서스테인 신호가 공급되기 때문에 하나의 서스테인 신호의 유지 기간의 길이는 상대적으로 짧다. 반면에, 제 2 리셋 신호의 상승 램프 신호는 그 최대 전압이 상대적으로 작기 때문에 제 2 리셋 신호의 평탄 기간의 길이는 상대적으로 길어야 바람직할 수 있다. 이를 고려하면, 제 2 리셋 신호의 평탄 기간의 길이는 서스테인 신호의 유지 기간의 길이보다 더 긴 것이 바람직할 수 있다.In the sustain period, since a plurality of sustain signals are supplied, the length of the sustain period of one sustain signal is relatively short. On the other hand, since the rising ramp signal of the second reset signal has a relatively small maximum voltage, the length of the flat period of the second reset signal may be desirable to be relatively long. In consideration of this, it may be preferable that the length of the flat period of the second reset signal is longer than the length of the sustain period of the sustain signal.

이하의 표 1을 참조하여 제 2 리셋 신호의 평탄 기간의 길이와 서스테인 신호의 유지 기간의 길이의 관계에 대해 설명한다.The relationship between the length of the flat period of the second reset signal and the length of the sustain period of the sustain signal will be described with reference to Table 1 below.

Figure 112007071803864-PAT00001
Figure 112007071803864-PAT00001

- 표 1 -Table 1

표 1은 제 2 리셋 신호의 평탄 기간의 길이(M)와 서스테인 신호의 유지 기간의 길이(d2)의 비율(M/d2)이 2부터 59사이에서 오방전의 발생을 관찰하고, 구동 마 진을 예측한 데이터이다.Table 1 observes the occurrence of erroneous discharge between 2 and 59 in the ratio (M / d2) of the length (M) of the flat period of the second reset signal and the length (d2) of the sustain period of the sustain signal. Predicted data.

오방전의 발생을 관찰할 때는 암실에서 화면상에 윈도우(Window) 패턴의 영상을 표시하는 상태에서 다수의 관찰자가 화면의 어두운 영역에서 휘점이 보이는지의 여부를 관능적으로 평가하였다. 여기서, 화면의 어두운 영역에서 휘점이 보이는 경우에는 오방전이 발생한 것으로 판단하였다.When observing the occurrence of mis-discharge, many observers sensually evaluated whether bright spots were visible in a dark area of the screen while displaying an image of a window pattern on the screen in a dark room. Here, in the case where the bright spot is visible in the dark area of the screen, it was determined that the mis-discharge occurred.

표 1에서 X 표시는 휘점이 과도하게 발생하거나 구동 마진이 부족하여 매우 불량함을 나타내고, ○ 표시는 상대적으로 양호함을 나타내고, ◎ 표시는 휘점이 충분히 방지되고 구동 마진이 충분히 넓어서 매우 양호함을 나타낸다.In Table 1, the X marks are very poor due to excessive bright spots or lack of driving margin, and the ○ mark is relatively good, and the ◎ symbol is very good because the bright spot is sufficiently prevented and the driving margin is wide enough. Indicates.

표 1을 살펴보면, 휘점의 측면에서는 M/d2가 2이상 3이하인 경우에는 매우 불량함을 알 수 있다.Looking at Table 1, it can be seen that M / d2 is very poor in terms of bright spots when M / d2 is 2 or more and 3 or less.

M/d2거 2이상 3이하인 평탄 기간의 길이(M)가 유지 기간의 길이(d2)에 비해 과도하게 짧을 수 있고, 이에 따라 제 2 서브필드의 리셋 기간에서 벽 전하의 분포가 불균일해질 수 있다. 그러면 데이터 신호가 공급되지 않는 방전 셀에서 어드레스 방전이 발생하거나 또는 어드레스 방전이 발생하지 않은 방전 셀에서 서스테인 방전이 발생하는 등의 오방전이 발생할 수 있다. 따라서 화면의 어두운 영역에서 번쩍이는 휘점이 보이게 되고, 이로 인해 오방전의 측면에서 불량한 것이다.The length M of the planar period M, which is M / d 2, greater than or equal to 2 and less than or equal to 3, may be excessively shorter than the length d 2 of the sustain period, so that the distribution of wall charges in the reset period of the second subfield may be uneven. . As a result, an incorrect discharge may occur such as an address discharge occurs in a discharge cell to which a data signal is not supplied, or a sustain discharge occurs in a discharge cell in which an address discharge does not occur. Therefore, the flashing bright spots can be seen in the dark area of the screen, which is bad in terms of mis-discharge.

M/d2가 5이상 9이하인 경우에는 상대적으로 양호함을 알 수 있다.When M / d2 is 5 or more and 9 or less, it can be seen that it is relatively good.

반면에, M/d2가 11이상인 매우 양호함을 알 수 있다. 이는 M/d2가 11이상인 경우에는 평탄 기간의 길이(M)가 충분히 길 수 있고, 이에 따라 제 2 리셋 기간에서 벽 전하가 충분히 균일하게 될 수 있어서 오방전의 발생이 충분히 방지될 수 있 기 때문이다.On the other hand, it can be seen that M / d2 is very good with 11 or more. This is because when M / d2 is 11 or more, the length M of the flat period can be sufficiently long, whereby the wall charge can be sufficiently uniform in the second reset period, so that the occurrence of erroneous discharge can be sufficiently prevented. .

한편, 구동 마진의 측면에서는 M/d2가 2이상 29이하인 경우에는 평탄 기간의 길이가 충분히 짧을 수 있고, 이에 따라 구동 시간이 충분히 확보됨으로써 구동 마진이 매우 양호함을 알 수 있다.On the other hand, in terms of driving margin, when the M / d2 is 2 or more and 29 or less, the length of the flat period may be sufficiently short. Accordingly, it is understood that the driving margin is very good by sufficiently securing the driving time.

또한, M/d2가 32이상 52이하인 경우에는 상대적으로 양호함을 알 수 있다.In addition, it can be seen that when M / d2 is 32 or more and 52 or less.

반면에, M/d2가 59인 경우에는 매우 불량함을 알 수 있다. 이는 평탄 기간의 길이가 과도하게 길어짐으로써, 구동 시간이 부족하게 되고, 이에 따라 구동 마진이 과도하게 작아지기 때문일 수 있다.On the other hand, when M / d2 is 59, it can be seen that it is very poor. This may be because the length of the flat period is excessively long, so that the driving time is insufficient, and thus the driving margin is excessively small.

이상의 도 6 및 표 1의 내용을 고려할 때, 제 2 리셋 신호의 평탄 기간의 길이(M)는 서스테인 신호의 유지 기간의 길이(d2)의 5배 이상 52배 이하인 것이 바람직할 수 있고, 더욱 바람직하게는 11배 이상 29배 이하일 수 있다.6 and Table 1 above, it is preferable that the length M of the flat period of the second reset signal is not less than 5 times and not more than 52 times the length d2 of the sustain period of the sustain signal, more preferably. Preferably 11 times or more and 29 times or less.

도 7은 제 2 리셋 신호의 다른 형태의 일례에 대해 설명하기 위한 도면이다.7 is a view for explaining an example of another form of the second reset signal.

도 7을 살펴보면, 제 2 리셋 신호는 그라운드 레벨(GND)의 전압으로부터 제 1 전압(V1)까지 점진적으로 상승하는 상승 램프 신호와 제 1 전압(V1)보다 낮은 전압으로부터 점진적으로 하강하는 하강 램프 신호를 포함할 수 있다.Referring to FIG. 7, the second reset signal includes an rising ramp signal that gradually rises from the voltage of the ground level GND to the first voltage V1 and a falling ramp signal that gradually descends from a voltage lower than the first voltage V1. It may include.

즉, 제 2 신호의 상승 램프 신호의 전압 변화율은 그라운드 레벨의 전압으로부터 최대 전압(V1)까지 상승하는 동안 변동하지 않고 실질적으로 일정하게 유지될 수 있다.That is, the rate of change of the voltage of the rising ramp signal of the second signal can be kept substantially constant without changing while rising from the voltage at the ground level to the maximum voltage V1.

또한, 이러한 경우에서도 제 2 리셋 신호의 평탄 기간의 길이(M)는 서스테인 신호의 유지 기간의 길이의 5배 이상 52배 이하인 것이 바람직할 수 있고, 더욱 바 람직하게는 11배 이상 29배 이하일 수 있다. 이때, 제 2 리셋 신호의 최대 전압(V1)은 서스테인 신호의 최대 전압(Vs)과 실질적으로 동일하거나 더 낮은 것이 바람직할 수 있다.Also in this case, the length M of the flat period of the second reset signal may be preferably 5 times or more and 52 times or less than the length of the sustain period of the sustain signal, more preferably 11 times or more and 29 times or less. have. In this case, it may be preferable that the maximum voltage V1 of the second reset signal is substantially the same as or lower than the maximum voltage Vs of the sustain signal.

즉, 제 2 리셋 신호의 최대 전압(V1)이 서스테인 신호의 최대 전압(Vs)보다 낮거나 같은 경우에 제 2 리셋 신호의 평탄의 길이를 상대적으로 길게 하는 것이다. 그 이유는, 제 2 리셋 신호의 최대 전압(V1)이 서스테인 신호의 최대 전압(Vs)보다 낮거나 같은 경우에는 제 2 리셋 신호에 의해 발생하는 방전의 세기가 상대적으로 약해짐으로써 콘트라스트 특성은 향상시킬 수 있으나, 벽 전하의 분포가 불안정해질 가능성이 급격히 증가할 수 있기 때문이다.That is, when the maximum voltage V1 of the second reset signal is lower than or equal to the maximum voltage Vs of the sustain signal, the length of the flatness of the second reset signal is relatively long. The reason is that when the maximum voltage V1 of the second reset signal is lower than or equal to the maximum voltage Vs of the sustain signal, the intensity of the discharge generated by the second reset signal is relatively weakened, thereby improving the contrast characteristic. This is because the possibility of unstable distribution of wall charges can increase dramatically.

도 8은 셋다운 기간에서 서스테인 전극으로 공급될 수 있는 구동 신호에 대해 설명하기 위한 도면이다.8 is a diagram for describing a driving signal that may be supplied to the sustain electrode in the setdown period.

도 8을 살펴보면, 리셋 기간의 셋다운 기간에서는 서스테인 전극으로 제 1 서스테인 바이어스 신호(Vzb1)를 공급할 수 있다. 그러면, 벽 전하가 보다 균일하게 소거됨으로써 벽 전하의 분포를 더욱 균일하게 할 수 있다.Referring to FIG. 8, in the set down period of the reset period, the first sustain bias signal Vzb1 may be supplied to the sustain electrode. Then, the wall charges are more uniformly erased, so that the distribution of the wall charges can be made more uniform.

또한, 리셋 기간 이후의 어드레스 기간에서는 서스테인 전극으로 제 2 서스테인 바이어스 신호(Vzb2)를 공급할 수 있다. 그러면, 어드레스 기간에서 서스테인 전극에 의한 간섭을 줄일 수 있어서 어드레스 방전을 안정시킬 수 있다.In the address period after the reset period, the second sustain bias signal Vzb2 may be supplied to the sustain electrode. This can reduce the interference by the sustain electrode in the address period and stabilize the address discharge.

제 1 서스테인 바이어스 신호(Vzb1)의 전압과 제 2 서스테인 바이어스 신호(Vzb2)의 전압은 Vz로 실질적으로 동일할 수 있다.The voltage of the first sustain bias signal Vzb1 and the voltage of the second sustain bias signal Vzb2 may be substantially the same as Vz.

또한, 제 1 서스테인 바이어스 신호(Vzb1)와 제 2 서스테인 바이어스 신 호(Vzb2)의 사이에서 서스테인 전극으로 하강 신호(fs)를 더 공급할 수 있다. 그러면, 셋다운 기간의 끝단에서 강방전이 발생하는 것을 방지함으로써 콘트라스트(Contrast) 특성을 향상시킬 수 있다. 하강 신호의 시간당 전압 변화율의 크기는 하강 램프 신호의 시간당 전압 변화율의 크기와 실질적으로 동일할 수 있다.In addition, the falling signal fs may be further supplied to the sustain electrode between the first sustain bias signal Vzb1 and the second sustain bias signal Vzb2. Then, the contrast characteristic can be improved by preventing the strong discharge from occurring at the end of the set-down period. The magnitude of the hourly voltage change rate of the falling signal may be substantially the same as the magnitude of the hourly voltage change rate of the falling ramp signal.

도 9는 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 장치의 동작을 설명하기 위한 도면이다.9 is a view for explaining the operation of the plasma display device according to another embodiment of the present invention.

도 9를 살펴보면 제 1 서브필드의 리셋 기간에서는 스캔 전극(Y)으로 제 1 리셋 신호(RS1)가 공급되고, 리셋 기간 이후에는 서스테인 기간이 생략될 수 있다. 즉, 제 1 서브필드에서는 서스테인 신호가 공급되지 않는 것이다.9, in the reset period of the first subfield, the first reset signal RS1 may be supplied to the scan electrode Y, and the sustain period may be omitted after the reset period. That is, the sustain signal is not supplied in the first subfield.

이와 같이, 서스테인 신호가 공급되지 않으면 보다 작은 계조를 구현할 수 있기 때문에 영상의 계조 구현력이 향상될 수 있다. 이에 대해 살펴보면 다음과 같다.As such, if the sustain signal is not supplied, smaller gray scales can be realized, and thus the gray scale power of the image can be improved. This is as follows.

예를 들어, 제 1 서브필드의 서스테인 기간에 스캔 전극과 서스테인 전극에 각각 하나씩 서스테인 신호가 공급되는 경우를 가정하자. 이러한 경우에는, 리셋 기간, 어드레스 기간 및 서스테인 기간에서 발생하는 광이 합산됨으로써 계조가 구현될 수 있다.For example, suppose that one sustain signal is supplied to each of the scan electrode and the sustain electrode in the sustain period of the first subfield. In such a case, gradation can be realized by summing light generated in the reset period, the address period, and the sustain period.

여기서, 하나의 서스테인 신호에 의해 발생하는 광의 계조가 0.5계조이고, 데이터 신호와 스캔 신호에 의해 발생하는 광의 계조도 0.5계조라고 가정하자. 또한, 리셋 기간에서 발생하는 광은 무시한다. 이러한 가정은 설명의 편의를 위해 임의로 설정한 것이다.Here, assume that the gray scale of the light generated by one sustain signal is 0.5 gray and the gray scale of the light generated by the data signal and the scan signal is 0.5 gray. In addition, light generated in the reset period is ignored. This assumption is arbitrarily set for convenience of explanation.

이러한 경우에, 3×3 총 9개의 방전 셀로 이루어지는 영역에서 0.5계조 영상을 구현하고자 하면, 9개의 방전 셀 중 3개의 방전 셀을 온 시킬 수 있다.In this case, if one wishes to implement a 0.5 gray scale image in a region consisting of nine discharge cells in total of 3 × 3, three discharge cells of nine discharge cells may be turned on.

그러면, 9개의 방전 셀로 이루어지는 영역에서 발생하는 광의 계조가 총 1.5×3, 즉 4.5계조가 되고, 이에 따라 9개의 방전 셀 각각이 구현하는 영상의 계조는 0.5인 것으로 인식될 수 있다. 이러한 방법에서는 화면에 특정 패턴이 보이는 등 영상의 화질이 악화될 수 있다.Then, the gray level of the light generated in the region of nine discharge cells becomes 1.5 × 3, that is, 4.5 gray levels, and thus, the gray level of the image implemented by each of the nine discharge cells can be recognized as 0.5. In this method, the image quality of the image may be deteriorated such that a specific pattern is displayed on the screen.

한편, 서스테인 신호를 공급하지 않는 경우에는, 제 1 서브필드가 구현할 수 있는 영상의 계조는 0.5계조가 된다.On the other hand, when the sustain signal is not supplied, the gray level of the image that can be implemented by the first subfield is 0.5 gray level.

따라서 3×3 총 9개의 방전 셀로 이루어지는 영역에서 0.5계조 영상을 구현하고자 하면, 총 9개의 방전 셀을 모두 온 시키면 된다. 이에 따라, 특정 패턴 등이 발생하지 않아 영상의 화질이 향상될 수 있다.Therefore, if you want to implement a 0.5 grayscale image in a region consisting of nine discharge cells in total of 3 × 3, all nine discharge cells may be turned on. As a result, a specific pattern does not occur and thus the image quality of the image may be improved.

이상에서 설명한 제 1 서브필드와 연속되고 시간적으로 늦은 제 2 서브필드의 리셋 기간에서는 복수의 리셋 신호가 공급될 수 있다. 예를 들면, 제 2 서브필드의 리셋 기간에서는 제 1 리셋 신호(RS1)와 제 2 리셋 신호(RS2)가 공급될 수 있다.A plurality of reset signals may be supplied in the reset period of the second subfield which is continuous with the first subfield described above and later in time. For example, the first reset signal RS1 and the second reset signal RS2 may be supplied in the reset period of the second subfield.

이와 같이, 제 2 서브필드의 리셋 기간에서 스캔 전극에 복수의 리셋 신호를 공급하는 이유에 대해 살펴보면 다음과 같다.As described above, the reason why the plurality of reset signals are supplied to the scan electrodes in the reset period of the second subfield is as follows.

제 2 서브필드에 앞선 제 1 서브필드에서는 서스테인 기간이 생략되거나 서스테인 신호가 공급되지 않기 때문에 제 1 서브필드의 끝단에서는 벽 전하의 분포 상태가 매우 불안정할 수 있다.In the first subfield preceding the second subfield, the sustain period is omitted or the sustain signal is not supplied, so the distribution of wall charges may be very unstable at the end of the first subfield.

예를 들어, 제 1 서브필드에서 제 1 방전 셀에서는 어드레스 방전이 발생하고, 제 2 방전 셀에서는 어드레스 방전이 발생하지 않는 것을 가정하자.For example, suppose that an address discharge occurs in the first discharge cell in the first subfield and no address discharge occurs in the second discharge cell.

이러한 경우에는, 제 1 방전 셀에는 서스테인 신호가 공급될 때 서스테인 방전이 발생할 수 있을 만큼의 벽 전하가 충분히 쌓이고, 제 2 방전 셀에는 서스테인 신호가 공급되더라도 서스테인 방전이 발생하지 않을 만큼 충분히 적은 양의 벽 전하가 남아있게 된다.In such a case, when the sustain signal is supplied to the first discharge cell, the wall charges are sufficiently accumulated so that the sustain discharge can be generated, and even if the sustain signal is supplied to the second discharge cell, the amount is small enough to not cause the sustain discharge. Wall charges remain.

여기서, 서스테인 신호가 공급되어 서스테인 방전이 발생한다면 제 1 방전 셀에서의 벽 전하의 분포를 흔들어 주기 때문에 이후의 제 2 서브필드의 리셋 기간에서 원활한 리셋이 가능할 수 있다.Here, if the sustain signal is supplied to generate the sustain discharge, the distribution of the wall charges in the first discharge cell is shaken, so that a smooth reset can be performed in the subsequent reset period of the second subfield.

그러나 제 1 서브필드에서는 서스테인 신호가 공급되지 않기 때문에 어드레스 기간에서의 벽 전하의 분포 상태가 제 2 서브필드의 리셋 기간까지 유지될 수 있고, 이로 인해 제 1 방전 셀과 제 2 방전 셀 간의 벽 전하의 차이로 인해 제 2 서브필드의 리셋 방전이 불안정해지고, 이에 따라 제 2 서브필드의 어드레스 방전까지 불안정해질 수 있다.However, since the sustain signal is not supplied in the first subfield, the distribution of wall charges in the address period can be maintained until the reset period of the second subfield, which causes the wall charge between the first discharge cell and the second discharge cell. Due to this difference, the reset discharge of the second subfield may become unstable, and thus, the address discharge of the second subfield may become unstable.

반면에, 제 2 서브필드의 리셋 기간에서 복수개의 리셋 신호를 스캔 전극에 공급하게 되면, 리셋 방전을 안정시킬 수 있으며 벽 전하의 분포를 균일하게 할 수 있다. 따라서, 제 1 방전 셀과 제 2 방전 셀의 벽 전하의 차이를 감소시킬 수 있으며 이후의 어드레스 방전까지 안정시킬 수 있는 것이다.On the other hand, when a plurality of reset signals are supplied to the scan electrodes in the reset period of the second subfield, the reset discharge can be stabilized and the distribution of the wall charges can be made uniform. Therefore, it is possible to reduce the difference between the wall charges of the first discharge cell and the second discharge cell and to stabilize the subsequent address discharge.

제 2 서브필드와 연속되며 시간적으로 뒤에 배치되는 제 3 서브필드의 리셋 기간에서는 스캔 전극으로 앞선 도 7에서 상세히 설명한 형태의 리셋 신호가 공급 될 수 있다.In the reset period of the third subfield continuous to the second subfield and disposed later in time, the reset signal of the form described in detail with reference to FIG. 7 may be supplied to the scan electrode.

제 3 서브필드의 앞에 배치되는 제 2 서브필드의 리셋 기간에서는 제 1 서브필드에서 서스테인 신호가 공급되지 않음으로 인해 발생할 수 있는 벽 전하의 불균일을 방지하기 위해 복수의 리셋 신호를 사용하고 있다. 그러면, 제 2 서브필드에서는 전반적으로 벽 전하의 분포가 안정적일 수 있고, 이러한 안정적인 벽 전하의 분포가 제 3 서브필드의 리셋 기간까지 지속될 수 있다.In the reset period of the second subfield disposed before the third subfield, a plurality of reset signals are used to prevent nonuniformity of wall charges that may occur due to the sustain signal not being supplied in the first subfield. Then, the distribution of wall charges may be stable in the second subfield as a whole, and such a stable distribution of wall charges may be maintained until the reset period of the third subfield.

따라서, 리셋 신호가 복수개인 제 2 서브필드에 이어지는 제 3 서브필드의 리셋 기간에서는 리셋 신호의 전압의 크기를 낮추어도 리셋 방전이 급격하게 불안정해지는 것은 아니며, 오히려 리셋 방전에 의해 발생하는 광량의 감소시켜 콘트라스트 특성을 향상시킬 수 있다.Therefore, in the reset period of the third subfield subsequent to the second subfield having a plurality of reset signals, the reset discharge does not suddenly become unstable even when the voltage of the reset signal is reduced, but rather, the amount of light generated by the reset discharge is reduced. The contrast characteristic can be improved.

따라서, 제 2 서브필드와 연속되는 제 3 서브필드에서는 리셋 기간에 도 7에서와 같은 리셋 신호를 사용하는 것이 바람직할 수 있는 것이다.Therefore, it may be desirable to use the reset signal as shown in FIG. 7 in the reset period in the third subfield subsequent to the second subfield.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면.1 is a view for explaining the configuration of a plasma display device according to an embodiment of the present invention.

도 2는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면.2 is a diagram for explaining the structure of a plasma display panel;

도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 3 is a diagram illustrating an image frame for implementing grayscale of an image in a plasma display device according to an embodiment of the present invention. FIG.

도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면.4 is a view for explaining an example of the operation of the plasma display device according to an embodiment of the present invention.

도 5는 제 1 리셋 신호와 제 2 리셋 신호를 비교하기 위한 도면.5 is a diagram for comparing a first reset signal and a second reset signal.

도 6은 제 2 리셋 신호의 평탄 기간의 길이와 서스테인 신호의 유지 기간의 길이에 대해 설명하기 위한 도면.FIG. 6 is a diagram for explaining the length of the flat period of the second reset signal and the length of the sustain period of the sustain signal; FIG.

도 7은 제 2 리셋 신호의 다른 형태의 일례에 대해 설명하기 위한 도면.7 is a diagram for explaining an example of another form of the second reset signal.

도 8은 셋다운 기간에서 서스테인 전극으로 공급될 수 있는 구동 신호에 대해 설명하기 위한 도면.8 is a diagram for explaining a drive signal that can be supplied to the sustain electrode in the setdown period.

도 9는 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 장치의 동작을 설명하기 위한 도면.9 is a view for explaining the operation of the plasma display device according to another embodiment of the present invention.

Claims (5)

서로 나란한 스캔 전극과 서스테인 전극이 배치되는 플라즈마 디스플레이 패널과,A plasma display panel having parallel scan electrodes and sustain electrodes disposed thereon; 프레임(Frame)의 제 1 서브필드(Sub-Field)의 리셋 기간에서는 상기 스캔 전극으로 제 1 리셋 신호를 공급하고, 제 2 서브필드의 리셋 기간에는 상기 스캔 전극으로 제 2 리셋 신호를 공급하고, 상기 제 2 서브필드의 리셋 기간의 서스테인 기간에서는 상기 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호를 공급하는 구동부A first reset signal is supplied to the scan electrode in a reset period of a first sub-field of a frame, and a second reset signal is supplied to the scan electrode in a reset period of a second subfield, The driver supplies a sustain signal to at least one of the scan electrode and the sustain electrode in the sustain period of the reset period of the second subfield. 를 포함하고,Including, 상기 제 1 리셋 신호와 제 2 리셋 신호는 각각 전압이 점진적으로 상승하는 상승 램프 신호가 공급되는 셋업 기간, 상기 상승 램프 신호의 최대 전압이 유지되는 평탄 기간 및 전압이 점진적으로 하강하는 하강 램프 신호가 공급되는 셋다운 기간을 포함하고,Each of the first reset signal and the second reset signal includes a setup period in which a rising ramp signal in which the voltage gradually rises is supplied, a flat period in which the maximum voltage of the rising ramp signal is maintained, and a falling ramp signal in which the voltage gradually falls in the first reset signal and the second reset signal. Including the set-down period supplied, 상기 서스테인 신호는 전압이 점진적으로 상승하는 상승 기간, 최대 전압을 유지하는 유지 기간 및 전압이 점진적으로 하강하는 하강 기간을 포함하고,The sustain signal includes a rising period in which the voltage gradually rises, a sustaining period in which the maximum voltage is maintained, and a falling period in which the voltage gradually falls, 상기 제 2 리셋 신호의 최대 전압은 상기 제 1 리셋 신호의 최대 전압보다 더 낮고,The maximum voltage of the second reset signal is lower than the maximum voltage of the first reset signal, 상기 제 2 리셋 신호의 평탄 기간의 길이는 제 1 리셋 신호의 평탄 기간의 길이보다 길고,The length of the flat period of the second reset signal is longer than the length of the flat period of the first reset signal, 상기 제 2 리셋 신호의 평탄 기간의 길이는 상기 유지 기간의 길이의 5배 이상 52배 이하인 플라즈마 디스플레이 장치.And a flat period of the second reset signal is 5 to 52 times the length of the sustain period. 제 1 항에 있어서,The method of claim 1, 상기 제 2 리셋 신호의 평탄 기간의 길이는 상기 유지 기간의 길이의 11배 이상 29배 이하인 플라즈마 디스플레이 장치.And a flat period of the second reset signal is 11 to 29 times the length of the sustain period. 제 1 항에 있어서,The method of claim 1, 상기 제 2 서브필드는 상기 제 1 서브필드에 비해 시간상으로 뒤로 배치되는 플라즈마 디스플레이 장치.And the second subfield is disposed backward in time relative to the first subfield. 제 1 항에 있어서,The method of claim 1, 상기 제 1 리셋 신호는 복수개인 플라즈마 디스플레이 장치.And a plurality of first reset signals. 제 1 항에 있어서,The method of claim 1, 상기 제 2 리셋 신호의 최대 전압은 상기 서스테인 신호의 최대 전압보다 낮거나 같은 플라즈마 디스플레이 장치.And the maximum voltage of the second reset signal is lower than or equal to the maximum voltage of the sustain signal.
KR1020070100639A 2007-10-05 2007-10-05 Plasma display apparatus KR20090035383A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070100639A KR20090035383A (en) 2007-10-05 2007-10-05 Plasma display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070100639A KR20090035383A (en) 2007-10-05 2007-10-05 Plasma display apparatus

Publications (1)

Publication Number Publication Date
KR20090035383A true KR20090035383A (en) 2009-04-09

Family

ID=40760834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100639A KR20090035383A (en) 2007-10-05 2007-10-05 Plasma display apparatus

Country Status (1)

Country Link
KR (1) KR20090035383A (en)

Similar Documents

Publication Publication Date Title
JP5081618B2 (en) Plasma display panel device and driving method thereof
US7129912B2 (en) Display device, and display panel driving method
KR100705277B1 (en) Plasma Display Apparatus and Driving Method of Plasma Display Panel
KR20090035384A (en) Plasma display apparatus
KR100775383B1 (en) Plasma display apparatus
KR20090035383A (en) Plasma display apparatus
KR100896048B1 (en) Plasma Display Apparatus
US20120081418A1 (en) Driving method for plasma display panel, and plasma display device
KR100705822B1 (en) Plasma Display Apparatus and Driving Method of Plasma Display Panel
KR20090036881A (en) Plasma display apparatus
KR20090041508A (en) Plasma display panel and plasma display apparatus having the same
KR20090069693A (en) Driving method for plasma display panel and plasma display apparatus
KR100793064B1 (en) Plasma display apparatus
KR100634695B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR20090043311A (en) Plasma display apparatus
KR20090044458A (en) Plasma display apparatus
KR20090117418A (en) Method for driving of plasma display panel
KR100862570B1 (en) Plasma display appratus
KR20090042444A (en) Plasma display apparatus
KR20080043674A (en) Plasma display apparatus
KR20090044461A (en) Plasma display apparatus
KR20100058277A (en) Plasma display apparatus and method for driving thereof
KR20090067764A (en) Driving method for plasma display panel and plasma display apparatus
KR20100056030A (en) Plasma display apparatus
KR20080093589A (en) Plasma display apparatus

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid