KR20090035338A - Method for fabricating dual gate in semiconductor device - Google Patents
Method for fabricating dual gate in semiconductor device Download PDFInfo
- Publication number
- KR20090035338A KR20090035338A KR1020070100572A KR20070100572A KR20090035338A KR 20090035338 A KR20090035338 A KR 20090035338A KR 1020070100572 A KR1020070100572 A KR 1020070100572A KR 20070100572 A KR20070100572 A KR 20070100572A KR 20090035338 A KR20090035338 A KR 20090035338A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate
- film
- gate insulating
- diffusion barrier
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000009977 dual effect Effects 0.000 title claims abstract description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 44
- 230000004888 barrier function Effects 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 28
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 20
- 239000007789 gas Substances 0.000 claims description 29
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 150000005837 radical ions Chemical class 0.000 claims description 10
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 150000003254 radicals Chemical class 0.000 claims description 7
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 claims description 4
- 239000001272 nitrous oxide Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 23
- 150000002500 ions Chemical class 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract 1
- 238000005121 nitriding Methods 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- -1 boron Chemical class 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 게이트 도전막 내에 불순물이 침투하는 것을 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 듀얼 게이트 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of forming a dual gate of a semiconductor device capable of preventing impurities from penetrating into the gate conductive film and improving the reliability of the device.
디램(DRAM; Dynamic random access memory)과 같은 반도체 소자는 셀 영역과 주변회로영역을 갖는데, 특히 주변회로영역은 상보형 모스트랜지스터(CMOS; Complementary Metal Oxide Semiconductor)로 구성된다. 일반적인 상보형 모스트랜지스터에 있어서, p형의 모스트랜지스터는 매몰된 채널구조(buried channel structure)를 갖는데, 이 매몰된 채널구조는 소자의 집적도가 증가함에 따라 채널길이가 감소되고, 그에 따라 높은 전계인가로 누설전류(leakage current) 특성을 열화시킨다. 따라서 최근에는 표면 채널구조(surface channel structure)의 p형의 모스트랜지스터를 구현하기 위해 듀얼 게이트(Dual gate) 구조를 채용하고 있다. A semiconductor device, such as a dynamic random access memory (DRAM), has a cell region and a peripheral circuit region. In particular, the peripheral circuit region includes a complementary metal oxide semiconductor (CMOS). In general complementary morph transistors, a p-type morph transistor has a buried channel structure, in which the channel length decreases as the device density increases, thereby applying a high electric field. This degrades the leakage current characteristics. Therefore, in recent years, a dual gate structure has been adopted to implement a p-type MOS transistor of a surface channel structure.
이러한 듀얼 게이트의 제조 공정은 일반적으로 게이트 도전막을 형성한 후, n형 모스트랜지스터가 형성될 영역에 n형 불순물(dopant)을 주입하고, p형 모스트 랜지스터가 형성될 영역에 p형 불순물을 주입한다. 그리고 전체 반도체 기판 상에 열확산(thermal diffusion) 공정을 수행하여 게이트 도전막에 주입된 불순물의 확산이 충분히 이루어지도록 한다. 이에 따라 반도체 기판 상에 형성된 듀얼 게이트는, p형의 모스트랜지스터가 형성되는 영역에는 p형 불순물을 주입한 p형 게이트가 형성되고, n형의 모스트랜지스터가 형성되는 영역에는 n형 불순물을 주입한 n형 게이트가 형성된다. In the process of manufacturing the dual gate, after forming a gate conductive layer, an n-type impurity is implanted into a region where an n-type MOS transistor is to be formed, and a p-type impurity is implanted into a region where a p-type MOS transistor is to be formed. do. Then, a thermal diffusion process is performed on the entire semiconductor substrate to sufficiently diffuse the impurities injected into the gate conductive film. Accordingly, in the dual gate formed on the semiconductor substrate, a p-type gate injecting p-type impurities is formed in a region where a p-type morph transistor is formed, and an n-type impurity is injected in a region in which an n-type morph transistor is formed. An n-type gate is formed.
그러나 이러한 듀얼 게이트를 형성하기 위해 게이트 도전막 상에 불순물을 주입하고, 후속 열공정을 진행하는 과정에서, 불순물이 게이트 절연막 방향으로 이동하여 게이트 절연막내에 침투(penetration)하면서 반도체 소자의 플랫 밴드(flat band)의 변위에 따라 문턱전압이 변화함에 따라 게이트 절연막의 신뢰성이 저하될 수 있다. 게이트 절연막의 신뢰성이 저하되면 후속 진행될 공정에 영향을 미칠 수 있으므로, 불순물이 게이트 절연막에 침투하는 것을 방지할 수 있는 방법이 요구된다.However, in order to form such a dual gate, impurity is implanted on the gate conductive layer, and during the subsequent thermal process, the impurity moves toward the gate insulating film and penetrates into the gate insulating film, thereby flattening the semiconductor device. As the threshold voltage changes according to the displacement of the band), the reliability of the gate insulating layer may decrease. Degradation of the reliability of the gate insulating film may affect a subsequent process, so a method of preventing impurities from penetrating into the gate insulating film is required.
본 발명의 실시예에 따른 반도체 소자의 듀얼 게이트 형성방법은, 반도체 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 레이저 조사로 생성된 질소 라디칼 이온을 공급하여 질소를 함유한 확산방지막을 형성하는 단계; 상기 확산방지막 상에 게이트 도전막을 형성하는 단계; 상기 게이트 도전막 위에 게이트 금속막 및 하드마스크막을 형성하는 단계; 및 상기 하드마스크막 내지 게이트 절연막을 패터닝하여 게이트 스택을 형성하는 단계를 포함하는 것을 특징으로 한다.A method of forming a dual gate of a semiconductor device according to an embodiment of the present invention includes forming a gate insulating film on a semiconductor substrate; Supplying nitrogen radical ions generated by laser irradiation on the gate insulating film to form a diffusion barrier film containing nitrogen; Forming a gate conductive layer on the diffusion barrier layer; Forming a gate metal film and a hard mask film on the gate conductive film; And patterning the hard mask to gate insulating film to form a gate stack.
본 발명에 있어서, 상기 게이트 절연막은, 상기 반도체 기판 상에 산소(O) 라디칼 이온을 공급하여 형성하는 것이 바람직하다.In the present invention, the gate insulating film is preferably formed by supplying oxygen (O) radical ions on the semiconductor substrate.
상기 게이트 절연막은 750℃ 내지 900℃의 온도에서 형성할 수 있다.The gate insulating film may be formed at a temperature of 750 ° C to 900 ° C.
상기 확산방지막을 형성하는 단계는, 상기 게이트 절연막이 형성된 반도체 기판을 웨이퍼를 장착할 수 있는 보트를 포함하는 반응로(furnace) 및 레이저 조사부 및 상기 반응로와 연결되는 공급 라인을 포함하는 라디칼 이온 발생부를 포함하는 라디칼 생성장치의 보트 내에 로딩시키는 단계; 상기 소스 가스 주입부로부터 반응 챔버 내에 질소 소스 가스를 공급하면서, 상기 레이저 조사부로부터 레이저를 조사하여 질소 라디칼 이온(N*)을 형성하는 단계; 및 상기 형성된 질소 라디칼 이온(N*)을 상기 공급 라인을 통해 상기 반응로에 배치된 반도체 기판 상에 공급하여 확산방지막을 형성하는 단계를 포함하는 것이 바람직하다. The forming of the diffusion barrier layer may include generation of radical ions including a furnace including a boat on which a semiconductor substrate on which the gate insulating layer is formed may be mounted, and a laser irradiation part and a supply line connected to the reactor. Loading in a boat of a radical generator comprising a portion; Irradiating a laser from the laser irradiator to form nitrogen radical ions (N * ) while supplying a nitrogen source gas into the reaction chamber from the source gas injector; And supplying the formed nitrogen radical ions (N * ) to the semiconductor substrate disposed in the reactor through the supply line to form a diffusion barrier.
상기 질소 소스 가스는 아산화질소(N2O) 가스, 암모늄(NH3) 가스 및 질소(N2) 가스를 포함하는 것이 바람직하다.The nitrogen source gas preferably includes nitrous oxide (N 2 O) gas, ammonium (NH 3 ) gas, and nitrogen (N 2 ) gas.
상기 라디칼 생성장치는 배치 타입(batch-typed)인 것이 바람직하다.The radical generator is preferably batch-typed.
상기 확산방지막은 700℃ 내지 700℃의 반응 온도와 700mTorr 이하의 반응 압력에서 형성하는 것이 바람직하다.The diffusion barrier is preferably formed at a reaction temperature of 700 ° C to 700 ° C and a reaction pressure of 700 mTorr or less.
상기 게이트 절연막을 형성하는 단계 및 확산방지막을 형성하는 단계는 인-시츄(in-situ)로 진행하는 것이 바람직하다.The forming of the gate insulating layer and the forming of the diffusion barrier layer may be performed in-situ.
본 발명의 실시예에 따른 반도체 소자의 듀얼 게이트 형성방법은, 제1 영역 및 제2 영역을 갖는 반도체 기판 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 레이저 조사로 생성된 질소 라디칼 이온을 공급하여 질소를 함유한 확산방지막을 형성하는 단계; 상기 제1 영역의 확산방지막 위에 제1 도전형의 폴리실리콘막을 형성하고, 제2 영역의 확산방지막 위에 제2 도전형의 폴리실리콘막을 형성하는 단계; 및 상기 제1 및 제2 도전형의 폴리실리콘막 위에 게이트 금속막 및 하드마스크막을 형성하는 단계; 및 상기 하드마스크막 내지 상기 게이트 절연막을 패터닝하여 게이트 스택을 형성하는 단계를 포함하는 것을 특징으로 한다.In an embodiment, a method of forming a dual gate of a semiconductor device may include forming a gate insulating film on a semiconductor substrate having a first region and a second region; Supplying nitrogen radical ions generated by laser irradiation on the gate insulating film to form a diffusion barrier film containing nitrogen; Forming a polysilicon film of a first conductivity type on the diffusion barrier of the first region, and forming a polysilicon film of a second conductivity type on the diffusion barrier of the second region; Forming a gate metal film and a hard mask film on the first and second conductive polysilicon films; And patterning the hard mask layer to the gate insulating layer to form a gate stack.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
도 1 내지 도 7은 본 발명의 실시예에 따른 반도체 소자의 듀얼 게이트를 설명하기 위해 나타내보인 도면들이다. 도 8은 본 발명에서 이용되는 반응로를 개략적으로 나타내보인 도면이다. 도 9는 본 발명의 라디칼 질화 공정을 설명하기 위해 나타내보인 도면이다. 도 10은 게이트 절연막 내에 불순물이 침투한 것을 나타내보인 도면이다. 1 to 7 are diagrams for explaining a dual gate of a semiconductor device according to an embodiment of the present invention. 8 is a view schematically showing a reactor used in the present invention. 9 is a view showing for explaining the radical nitridation process of the present invention. 10 is a view showing that impurities have penetrated into the gate insulating film.
도 1을 참조하면, 제1 영역(A) 및 제2 영역(B)을 갖는 반도체 기판(100) 위에 게이트 절연막(105)을 형성한다. 여기서 제1 영역(A)은 p형 모스트랜지스터가 배치될 영역이고, 제2 영역(B)은 n형 모스트랜지스터가 배치될 영역이다. Referring to FIG. 1, a
구체적으로, 반도체 기판(100) 상에 산화 공정을 진행하여 게이트 절연막(105)을 형성한다. 여기서 게이트 절연막(105)은 750℃ 내지 900℃의 온도에서 습식 산화 방법 또는 건식 산화 방법을 이용하여 형성할 수 있다. 이 게이트 절연막(105)은 공급된 산화 소스(Oxidant source)와 반도체 기판(100)의 실리콘(Si) 성분이 반응하면서 실리콘산화막(SiO2)으로 형성할 수 있다. 이때, 게이트 절연막(105)은 산화 라디칼(radical) 소스를 이용하여 형성할 수도 있다. 이러한 게이트 절연막(105)은 30Å 내지 60Å의 두께로 형성하는 것이 바람직하다.Specifically, an oxidation process is performed on the
도 2를 참조하면, 게이트 절연막(105) 위에 확산방지막(110)을 형성한다.Referring to FIG. 2, a
구체적으로, 게이트 절연막(105)이 형성된 반도체 기판(100)을 도 8의 반응로(furnace, 200) 내에 로딩시킨다. 반응로(200) 내부에는 복수 개의 웨이퍼(또는 반도체 기판)를 장착할 수 있는 보트(205)가 배치되어 있고, 반응로(200)와 분리된 위치에 라디칼 이온을 발생시키는 라디칼 이온 발생부(210)가 배치되어 있다. 라디칼 이온 발생부(210)는 반응 챔버(215)와, 반응 챔버(215) 내에 소스 가스를 공급하는 소스가스주입부(220)와, 반응 챔버(215) 내에 공급된 소스 가스에 레이저(laser)를 조사하여 라디칼 이온을 발생시키는 레이저 조사부(225)를 포함하여 이루어진다. 이러한 반응로(200)와 라디칼 이온 발생부(210)는 공급 라인(230)을 이용하여 서로 연결되어 있으며, 밸브(valve, 235)를 통해 공급량을 조절할 수 있다. Specifically, the
이러한 반응로(200) 내에 배치된 보트(205) 상에 반도체 기판(100)을 로딩시 킨다. 다음에 라디칼 이온 발생부(210)의 소스 가스 주입부(220)로부터 반응 챔버(215) 내에 질소(N) 소스 가스를 공급한다. 여기서 질소 소스 가스를 공급하면서, 레이저 조사부(225)로부터 반응 챔버(215) 상에 레이저를 조사하여 반응 챔버(215) 내에 공급된 질소 소스 가스와 반응시켜 질소 라디칼 이온(N*)을 생성시킨다. 여기서 질소 소스 가스는 아산화질소(N2O) 가스, 암모늄(NH3) 가스 및 질소(N2) 가스를 포함하여 공급할 수 있다. 이렇게 질소 소스 가스가 공급된 반응 챔버(215) 내에 레이저(laser)를 조사하면, 질소 소스 가스가 분해되면서 반응 챔버(215) 내에 여기된 질소 분자, 질소 라디칼 이온(N*), 일부의 이온 및 전자들이 존재한다. 다음에 반응 챔버(215) 내에 존재하고 있는 질소 라디칼 이온(N*)을 공급 라인(230)을 통해 반응로(200) 내에 배치된 반도체 기판(100) 상에 공급한다. 이때, 질소 라디칼 이온(N*)은 공급 라인(230)의 밸브(235)를 통해 공급량을 조절할 수 있다. The
반도체 기판(100) 상에 공급된 질소 라디칼 이온(N*)은 도 9에 도시한 바와 같이, 반도체 기판(100) 위에 형성된 게이트 절연막(105), 예컨대 실리콘산화막(SiO2)의 실리콘(Si) 성분과 반응하여 게이트 절연막(105) 위에 질소(N) 성분의 확산방지막(110)을 형성한다. 이 질소 성분의 확산방지막(110)은 실리콘옥시나이트라이드(SiON)막을 포함하여 형성할 수 있다. 여기서 확산방지막(110)은 700℃ 내지 700℃의 반응 온도와 700mTorr 이하의 반응 압력에서 형성하는 것이 바람직하다. 이때, 확산방지막(110)은 게이트 절연막(105)을 형성한 반응로(200)에서 인-시츄(in-situ)로 진행하는 것이 바람직하다. As shown in FIG. 9, the nitrogen radical ions N * supplied to the
이와 같이, 게이트 절연막(105) 상에 질소 라디칼 이온을 공급하는 질화 공정을 이용하여 질소(N) 성분의 확산방지막(115)을 형성하면, 이후 불순물이 도핑된 게이트 도전막을 형성한 다음 불순물을 활성화시키기 위해 열처리를 진행하더라도 불순물이 게이트 절연막(105) 내에 침투하는 것을 억제하여 반도체 소자의 특성을 향상시킬 수 있다. 즉, 불순물이 게이트 절연막(105)을 침투하는 것을 억제하면, 플랫 밴드가 변위되면서 문턱전압이 변화하는 것을 방지할 수 있다. As such, when the
한편, 질소 성분의 확산방지막을 형성하는 방법으로 플라즈마를 이용하여 게이트 절연막의 상부를 질화시키는 방법이 제안되어 있다. 플라즈마를 이용한 질화 공정은 질화 소스 가스를 공급하면서 350℃ 내지 400℃의 온도에서 플라즈마를 이용하여 질소 라디칼 이온을 형성하는 방법이다. 그러나 플라즈마를 이용하여 질소 라디칼 이온을 형성하는 방법은 공정 조건에 따라 질화 처리 후에 플라즈마에 기인한 데미지로 인해 게이트 절연막이 열화되는 정도가 심각하다. 특히, 높은 질소 농도를 필요로 하는 공정에 있어서, 게이트 절연막이 플라즈마에 장시간 노출되거나 높은 에너지의 플라즈마에 노출되면, 누설 전류가 1000배 이상 크게 증가하는 동시에 신뢰성이 심하게 저하되어 소자에 적용할 수 없게 된다. 또한, 도 10에 도시한 바와 같이, 플라즈마 노출에 의한 어택으로 반도체 기판(300)의 실리콘(Si)이 손상(A)되는 등의 문제를 유발할 수 있다. 또한, 게이트 절연막을 형성한 후 싱글 타입(single-type)의 플라즈마 장비를 이용하게 되어 공정 단계가 증가할 수 있다. 여기서 도면에서 미설명된 부분은 게이트 절연막(305) 및 게이트 도전막(310)이다.On the other hand, a method of nitriding the upper portion of the gate insulating film using plasma is proposed as a method of forming the diffusion barrier film of the nitrogen component. The nitriding process using plasma is a method of forming nitrogen radical ions using a plasma at a temperature of 350 ° C to 400 ° C while supplying a nitride source gas. However, in the method of forming nitrogen radical ions using plasma, the degree of deterioration of the gate insulating film due to damage caused by plasma after nitriding treatment is serious depending on the process conditions. In particular, in a process requiring a high nitrogen concentration, when the gate insulating film is exposed to plasma for a long time or exposed to a high energy plasma, the leakage current increases by more than 1000 times, and the reliability is severely degraded so that it cannot be applied to the device. do. In addition, as shown in FIG. 10, a problem such as damage (A) of silicon (Si) of the
그러나 본 발명의 실시예에서는 확산방지막(110)을 형성하는 과정에서 레이저를 이용하여 질소 라디칼 이온을 형성함으로써, 플라즈마 노출에 의한 반도체 기판(100)의 어택(attack) 없이 품질이 뛰어난 게이트 절연막을 형성할 수 있어 소자의 신뢰성을 향상시킬 수 있다. 또한, 게이트 절연막(105)을 형성한 반응로(200)에서 인-시츄로 진행하여 공정 단계를 감소시킬 수 있다. 아울러 복수 개의 반도체 기판을 함께 작용할 수 있는 배치 타입(batch-typed)의 반응로를 이용함으로써 수율을 향상시킬 수 있다. However, in the embodiment of the present invention, by forming nitrogen radical ions using a laser in the process of forming the
도 3을 참조하면, 확산방지막(110) 위에 도전막(115)을 형성한다. 확산방지막(110) 위에 형성된 도전막(115)은 실리콘(Si)막으로 형성할 수 있다. 이 실리콘막은 불순물이 주입된 폴리실리콘막(doped polysilicon)으로 형성할 수 있고, 또는 불순물이 주입되지 않은 비정질 실리콘막(undoped amorphous silicon)으로 형성할 수도 있다. 도전막(115) 상에 불순물이 주입되어 있는 경우, 포스포러스(P; phosphorus)가 도핑되거나, 또는 보론(B; boron)이 도핑되어 있을 수 있다. Referring to FIG. 3, a
도 4를 참조하면, 제1 영역(A)을 노출시키는 마스크막 패턴(120)을 형성한다. 마스크막 패턴(120)은 포토레지스트막(photoresist)으로 형성할 수 있다. 다음에 도면에서 화살표로 나타낸 바와 같이, 마스크막 패턴(120)을 이온주입배리어막으로 한 이온주입공정을 수행하여 제1 영역(A)의 도전막(115) 내에 p형의 불순물이온, 예컨대 보론(B)이온 또는 불화붕소(BF2) 이온을 주입한다. 이 이온주입공정에 의해, 제1 영역(A)에는 p형 불순물이온이 주입된 도전막(125a)이 형성되고, 제2 영역(B)에는 n형 불순물이온이 주입된 도전막(125b)이 형성된다. 이러한 이온주입공정을 수행한 후에 마스크막 패턴(120)은 제거한다.Referring to FIG. 4, a
도 5를 참조하면, 도전막(125a, 125b) 내에 주입된 불순물 이온들을 활성화시키기 위해 반도체 기판(100) 상에 열처리를 수행한다. 이러한 열처리에 의해 제1 영역(A)에는 p형 게이트 도전막(130)이 형성되고, 제2 영역(B)에는 n형 게이트 도전막(135)이 형성된다.Referring to FIG. 5, heat treatment is performed on the
도 6을 참조하면, p형 게이트 도전막(130) 및 n형 게이트 도전막(135) 위에 게이트 금속막(140)을 형성한다. 게이트 금속막(140)은 금속실리사이드막 또는 금속막으로 증착하거나, 또는 금속실리사이드막 및 금속막의 2중층 구조로 형성할 수 있다. 이 경우, 금속실리사이드막은 텅스텐실리사이드(WSix)막으로 형성할 수 있고, 금속막은 텅스텐(W)막으로 형성할 수 있다. 다음에 게이트 금속막(140) 위에 하드마스크막(145)을 형성한다. 하드마스크막(145)은 게이트 금속막(140)이 형성된 반도체 기판 상에 질화 소스, 예를 들어 아산화질소(N2O) 가스, 암모늄(NH3) 가스 및 질소(N2) 가스를 공급하면서 적절한 파워를 인가하여 형성할 수 있다. Referring to FIG. 6, a
도 7을 참조하면, 하드마스크막(145) 내지 게이트 절연막(105)을 패터닝하여 반도체 기판(100) 상에 n형 게이트(150) 및 p형 게이트(155)를 형성한다. Referring to FIG. 7, the n-
본 발명에 따른 반도체 소자의 듀얼 게이트 형성방법은, 게이트 절연막을 형성한 다음에 게이트 절연막 상에 질소 라디칼 이온을 이용한 질화 공정으로 확산방 지막을 형성함에 따라, 게이트 도전막의 불순물이 게이트 절연막을 투과하는 것을 방지할 수 있다. 확산방지막을 형성하는 과정에서 레이저를 이용하여 질소 라디칼 이온을 형성하여 플라즈마 노출에 의해 반도체 기판이 손상되는 것을 방지할 수 있다. 또한, 게이트 절연막을 형성한 하나의 반응로에서 인-시츄로 진행하여 공정 단계를 감소시킬 수 있다. In the method of forming a dual gate of a semiconductor device according to the present invention, as the diffusion barrier layer is formed on the gate insulating layer by a nitriding process using nitrogen radical ions, the impurity of the gate conductive layer penetrates the gate insulating layer. Can be prevented. In the process of forming the diffusion barrier layer, nitrogen radical ions may be formed using a laser to prevent the semiconductor substrate from being damaged by plasma exposure. In addition, the process step can be reduced by going in-situ in one reactor in which the gate insulating film is formed.
도 1 내지 도 7은 본 발명의 실시예에 따른 반도체 소자의 듀얼 게이트를 설명하기 위해 나타내보인 도면들이다. 1 to 7 are diagrams for explaining a dual gate of a semiconductor device according to an embodiment of the present invention.
도 8은 본 발명에서 이용되는 반응로를 개략적으로 나타내보인 도면이다. 8 is a view schematically showing a reactor used in the present invention.
도 9는 본 발명의 라디칼 질화 공정을 설명하기 위해 나타내보인 도면이다. 9 is a view showing for explaining the radical nitridation process of the present invention.
도 10은 게이트 절연막 내에 불순물이 침투한 것을 나타내보인 도면이다. 10 is a view showing that impurities have penetrated into the gate insulating film.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070100572A KR20090035338A (en) | 2007-10-05 | 2007-10-05 | Method for fabricating dual gate in semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070100572A KR20090035338A (en) | 2007-10-05 | 2007-10-05 | Method for fabricating dual gate in semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090035338A true KR20090035338A (en) | 2009-04-09 |
Family
ID=40760795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070100572A KR20090035338A (en) | 2007-10-05 | 2007-10-05 | Method for fabricating dual gate in semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090035338A (en) |
-
2007
- 2007-10-05 KR KR1020070100572A patent/KR20090035338A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100568859B1 (en) | Method for manufacturing transistor of dynamic random access memory semiconductor | |
KR100440263B1 (en) | Transistor in a semiconductor device and a method of manufacturing the same | |
US7371669B2 (en) | Method of forming a gate of a semiconductor device | |
KR100839359B1 (en) | Method for manufacturing pmos transistor and method for manufacturing cmos transistor | |
KR100666384B1 (en) | Semiconductor device having a composite barrier layer and method of manufacturing the same | |
KR100940264B1 (en) | Method for manufacturing dual gate in semiconductor device | |
KR100796742B1 (en) | Method of manufacturing a semiconductor device | |
US7605044B2 (en) | Method of manufacturing semiconductor device | |
KR100540341B1 (en) | Fabricating method of semiconductor device | |
KR20060094705A (en) | Gate dielectric layer of semiconductor device and method for forming the same | |
KR20090035338A (en) | Method for fabricating dual gate in semiconductor device | |
KR101082101B1 (en) | Method for fabricating gate electrode in dual gate | |
KR100945648B1 (en) | Transistor in a semiconductor device and a method of manufacturing the same | |
KR100935719B1 (en) | Method for fabricating dual gate in semicomdutor device | |
KR100393964B1 (en) | Method of forming Gate of SRAM Device | |
KR100603512B1 (en) | Method of forming a polycide layer and method of manufacturing a semiconductor device using the same | |
KR20080087282A (en) | Method for fabricating dual poly gate in semiconductor device | |
KR100955673B1 (en) | Method for fabricating dual gate in semicondutor device | |
KR20080089099A (en) | Nitridation method of gate oxide and fabrication method of semiconductor device using the same | |
KR100548525B1 (en) | Method for manufacturing transistor of semiconductor device | |
KR100557631B1 (en) | A method for forming a transistor of a semiconductor device | |
KR20100077756A (en) | Method for fabricating semiconductor device using selective plasma nitridation | |
KR20070106161A (en) | Method for fabricating the same of semiconductor device in dual poly gate | |
KR20080062733A (en) | Method of fabricating the dual poly gate in a semiconductor device | |
KR20070028687A (en) | Method for fabricating dual gate of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |