KR20090032971A - Semiconductor device having insulating layer of cubic system or tetragonal system - Google Patents
Semiconductor device having insulating layer of cubic system or tetragonal system Download PDFInfo
- Publication number
- KR20090032971A KR20090032971A KR1020080083516A KR20080083516A KR20090032971A KR 20090032971 A KR20090032971 A KR 20090032971A KR 1020080083516 A KR1020080083516 A KR 1020080083516A KR 20080083516 A KR20080083516 A KR 20080083516A KR 20090032971 A KR20090032971 A KR 20090032971A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- oxide film
- equiaxed
- hafnium
- film
- Prior art date
Links
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 title claims abstract description 165
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 239000010410 layer Substances 0.000 claims abstract description 372
- 239000000758 substrate Substances 0.000 claims abstract description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 36
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical group [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 98
- 229910052735 hafnium Inorganic materials 0.000 claims description 79
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 70
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 55
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 53
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 53
- 229910052914 metal silicate Inorganic materials 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 46
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 35
- 230000000903 blocking effect Effects 0.000 claims description 32
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical group [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 31
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 15
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 15
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 18
- 238000002955 isolation Methods 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 6
- 238000010893 electron trap Methods 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000012423 maintenance Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 168
- 238000010438 heat treatment Methods 0.000 description 42
- 230000008569 process Effects 0.000 description 22
- 229910044991 metal oxide Inorganic materials 0.000 description 20
- 150000004706 metal oxides Chemical class 0.000 description 20
- 238000003860 storage Methods 0.000 description 17
- 229910052726 zirconium Inorganic materials 0.000 description 15
- 239000013078 crystal Substances 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 239000002243 precursor Substances 0.000 description 11
- INIGCWGJTZDVRY-UHFFFAOYSA-N hafnium zirconium Chemical compound [Zr].[Hf] INIGCWGJTZDVRY-UHFFFAOYSA-N 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 230000001590 oxidative effect Effects 0.000 description 8
- 239000012686 silicon precursor Substances 0.000 description 8
- 230000005641 tunneling Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 239000000306 component Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- -1 hafnium ion Chemical class 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 239000007800 oxidant agent Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910010037 TiAlN Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- VBCSQFQVDXIOJL-UHFFFAOYSA-N diethylazanide;hafnium(4+) Chemical compound [Hf+4].CC[N-]CC.CC[N-]CC.CC[N-]CC.CC[N-]CC VBCSQFQVDXIOJL-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- VYIRVGYSUZPNLF-UHFFFAOYSA-N n-(tert-butylamino)silyl-2-methylpropan-2-amine Chemical compound CC(C)(C)N[SiH2]NC(C)(C)C VYIRVGYSUZPNLF-UHFFFAOYSA-N 0.000 description 2
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- LKZQVAFXXIATRL-UHFFFAOYSA-N C(C)[Hf]NC Chemical compound C(C)[Hf]NC LKZQVAFXXIATRL-UHFFFAOYSA-N 0.000 description 1
- YWATTXMDZQWERV-UHFFFAOYSA-N CN(C)[Hf] Chemical compound CN(C)[Hf] YWATTXMDZQWERV-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 229910002026 crystalline silica Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- WZVIPWQGBBCHJP-UHFFFAOYSA-N hafnium(4+);2-methylpropan-2-olate Chemical compound [Hf+4].CC(C)(C)[O-].CC(C)(C)[O-].CC(C)(C)[O-].CC(C)(C)[O-] WZVIPWQGBBCHJP-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- NCAKWMZPHTZJOT-UHFFFAOYSA-N n-[bis(diethylamino)silyl]-n-ethylethanamine Chemical compound CCN(CC)[SiH](N(CC)CC)N(CC)CC NCAKWMZPHTZJOT-UHFFFAOYSA-N 0.000 description 1
- TWVSWDVJBJKDAA-UHFFFAOYSA-N n-[bis(dimethylamino)silyl]-n-methylmethanamine Chemical compound CN(C)[SiH](N(C)C)N(C)C TWVSWDVJBJKDAA-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H01L28/40—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 소자에 관한 것으로, 절연층을 가지는 반도체 소자에 관한 것이다.The present invention relates to a semiconductor device, and relates to a semiconductor device having an insulating layer.
최근 반도체 산업의 발전과 사용자의 요구에 따라 전자기기는 더욱 더 고집적화 및 고성능화되고 있으며 이에 따라 전자기기의 핵심 부품인 반도체 소자 또한 고집적화 및 고성능화가 요구되고 있다. 특히 종래 반도체 소자의 제조에 사용되는 절연층에 사용되는 재료로는 요구되는 유전특성 또는 절연특성을 만족시킬 수 없게 되고 있다. Recently, according to the development of the semiconductor industry and the needs of users, electronic devices are becoming more integrated and higher performance. Accordingly, semiconductor devices, which are the core components of the electronic devices, are also required to be highly integrated and high performance. In particular, materials used for insulating layers used in the manufacture of conventional semiconductor devices cannot satisfy the required dielectric or insulating properties.
본 발명의 기술적 과제는 상기한 종래의 문제점을 해결하기 위한 것으로, 절연층을 포함하는 반도체 소자를 제공하는 것이다. The technical problem of the present invention is to solve the above-mentioned conventional problems, and to provide a semiconductor device including an insulating layer.
특히, 기존에 사용되는 반도체 제조 공정에서 적용이 가능하며, 요구되는 전기적 특성을 만족시킬 수 있는 절연층을 가지는 반도체 소자를 제공하는 데에 있다. In particular, the present invention is applicable to a conventional semiconductor manufacturing process, and to provide a semiconductor device having an insulating layer that can satisfy the required electrical properties.
상기 기술적 과제를 해결하기 위하여, 본 발명은 다음과 같은 반도체 소자를 제공한다.In order to solve the above technical problem, the present invention provides a semiconductor device as follows.
본 발명에 따른 반도체 소자는 트랜지스터가 형성되는 활성 영역을 포함하는 반도체 기판, 상기 트랜지스터와 전기적으로 연결되는 콘택 플러그를 구비하며 상기 반도체 기판 상에 형성된 층간 절연층, 상기 콘택 플러그와 전기적으로 연결되는 하부 전극, 상기 하부 전극 상에 형성되는 상부 전극 및 상기 하부 전극과 상기 상부 전극 사이에 형성된 등축정계 또는 정방정계의 절연층을 포함하되, 상기 등축정계 또는 정방정계의 절연층은 금속 실리케이트막을 포함한다. A semiconductor device according to the present invention includes a semiconductor substrate including an active region in which a transistor is formed, a contact plug electrically connected to the transistor, an interlayer insulating layer formed on the semiconductor substrate, and a lower portion electrically connected to the contact plug. An electrode, an upper electrode formed on the lower electrode, and an insulating layer of an equiaxed or tetragonal system formed between the lower electrode and the upper electrode, wherein the insulating layer of the equiaxed or tetragonal system includes a metal silicate film.
상기 금속 실리케이트막은 하프늄 원자 또는 지르코늄 원자가 첨가되거나, 하프늄 원자와 지르코늄 원자가 모두 첨가된 금속 실리케이트막일 수 있다. The metal silicate film may be a metal silicate film in which hafnium atoms or zirconium atoms are added, or both hafnium atoms and zirconium atoms are added.
상기 금속 실리케이트막은 하프늄 원자가 첨가된 금속 실리케이트막이며, 상기 등축정계 또는 정방정계의 절연층은 지르코늄계 산화막을 더 포함하는 다층 절 연층일 수 있다.The metal silicate film may be a metal silicate film to which hafnium atoms are added, and the insulating layer of the equiaxed or tetragonal system may be a multilayer insulation layer further including a zirconium oxide film.
상기 지르코늄계 산화막은 제1 지르코늄계 산화막 및 제2 지르코늄계 산화막을 포함하며, 상기 하프늄 원자가 첨가된 금속 실리케이트막은 상기 제1 지르코늄계 산화막과 상기 제2 지르코늄계 산화막 사이에 형성될 수 있다. The zirconium oxide film may include a first zirconium oxide film and a second zirconium oxide film, and a metal silicate film to which the hafnium atom is added may be formed between the first zirconium oxide film and the second zirconium oxide film.
상기 하프늄 원자가 첨가된 금속 실리케이트막은 제1 하프늄 실리케이트막 및 제2 하프늄 실리케이트막을 포함하며, 상기 지르코늄계 산화막은 상기 제1 하프늄 실리케이트막 및 상기 제2 하프늄 실리케이트막 사이에 형성될 수 있다. The metal silicate film to which the hafnium atom is added may include a first hafnium silicate film and a second hafnium silicate film, and the zirconium oxide film may be formed between the first hafnium silicate film and the second hafnium silicate film.
상기 등축정계 또는 정방정계의 절연층은 상기 하프늄 원자가 첨가된 금속 실리케이트막 및 상기 지로코늄계 산화막이 순차적으로 적어도 2회 교번적으로 형성될 수 있다. 또는 상기 등축정계 또는 정방정계의 절연층은 상기 지로코늄계 산화막 및 상기 하프늄 원자가 첨가된 금속 실리케이트막이 순차적으로 적어도 2회 교번적으로 형성될 수 있다. In the insulating layer of the equiaxed or tetragonal system, the metal silicate film to which the hafnium atom is added and the zirconium oxide film may be alternately formed at least twice in sequence. Alternatively, the isotropic or tetragonal insulating layer may be formed by alternately forming the zirconia-based oxide film and the metal silicate film to which the hafnium atom is added at least two times in sequence.
상기 지르코늄계 산화막은 지르코늄 산화막 또는 지르코늄 실리케이트일 수 있다. The zirconium oxide film may be a zirconium oxide film or zirconium silicate.
상기 금속 실리케이트막은 제1 실리콘 농도를 가지는 제1 하프늄 실리케이트막 및 제2 실리콘 농도를 가지는 제2 하프늄 실리케이트막을 포함하되, 상기 제1 실리콘 농도는 상기 제2 실리콘 농도보다 작은 값일 수 있다. The metal silicate film may include a first hafnium silicate film having a first silicon concentration and a second hafnium silicate film having a second silicon concentration, wherein the first silicon concentration may be smaller than the second silicon concentration.
상기 금속 실리케이트막은 금속 원자와 실리콘 원자의 개수의 합계 중 실리콘 원자의 비율이 1 내지 10%일 수 있다. The metal silicate film may have a ratio of silicon atoms of 1 to 10% of the sum of the number of metal atoms and silicon atoms.
또한 본 발명에 따른 반도체 소자의 다른 양상은 반도체 기판, 상기 반도체 기판 상에 형성된 전극층 및 상기 반도체 기판과 상기 전극층 사이에 형성된 등축정계 또는 정방정계의 절연층을 포함하는 블로킹 산화막을 포함하되, 상기 등축정계 또는 정방정계의 절연층은 금속 실리케이트막을 포함한다. In addition, another aspect of the semiconductor device according to the present invention includes a blocking oxide film including a semiconductor substrate, an electrode layer formed on the semiconductor substrate and an insulating layer of an equiaxed or tetragonal system formed between the semiconductor substrate and the electrode layer, wherein The insulating layer of the tetragonal or tetragonal system includes a metal silicate film.
상기 금속 실리케이트막은 하프늄 원자 또는 지르코늄 원자가 첨가되거나, 하프늄 원자와 지르코늄 원자가 모두 첨가된 금속 실리케이트막일 수 있다. The metal silicate film may be a metal silicate film in which hafnium atoms or zirconium atoms are added, or both hafnium atoms and zirconium atoms are added.
상기 등축정계 또는 정방정계의 절연층은 하프늄 실리케이트막과 지르코늄계 산화막의 다층 절연층일 수 있다.The equiaxed or tetragonal insulating layer may be a multilayer insulating layer of a hafnium silicate film and a zirconium oxide film.
상기 등축정계 또는 정방정계의 절연층은 적어도 2개 층의 상기 하프늄 실리케이트막을 포함하며, 상기 지르코늄계 산화막은 인접한 2개 층의 상기 하프늄 실리케이트막 사이에 형성될 수 있다. 또는 상기 등축정계 또는 정방정계의 절연층은 적어도 2개 층의 상기 지르코늄계 산화막을 포함하며, 상기 하프늄 실리케이트막은 인접한 2개 층의 상기 지르코늄계 산화막 사이에 형성될 수 있다. The equiaxed or tetragonal insulating layer may include at least two hafnium silicate layers, and the zirconium oxide layer may be formed between two adjacent hafnium silicate layers. Alternatively, the equiaxed or tetragonal insulating layer may include at least two layers of the zirconium oxide layer, and the hafnium silicate layer may be formed between two adjacent layers of the zirconium oxide layer.
상기 지르코늄계 산화막은 지르코늄 산화막 또는 지르코늄 실리케이트일 수 있다. The zirconium oxide film may be a zirconium oxide film or zirconium silicate.
상기 블로킹 산화막은 상기 등축정계 또는 정방정계의 절연층과 상기 반도체 기판 사이에 배치되는 실리콘 산화막을 더 포함할 수 있다. 또는 상기 블로킹 산화막은 상기 등축정계 또는 정방정계의 절연층과 상기 전극층 사이에 배치되는 실리콘 산화막을 더 포함할 수 있다. The blocking oxide film may further include a silicon oxide film disposed between the insulating layer of the equiaxed or tetragonal system and the semiconductor substrate. Alternatively, the blocking oxide film may further include a silicon oxide film disposed between the insulating layer of the equiaxed or tetragonal system and the electrode layer.
상기 블로킹 산화막은 알루미늄 산화막, 지르코늄 산화막, 알루미늄 실리케이트 또는 하프늄 산화막을 더 포함할 수 있다.The blocking oxide film may further include an aluminum oxide film, a zirconium oxide film, an aluminum silicate, or a hafnium oxide film.
상기 금속 실리케이트막은 금속 원자와 실리콘 원자의 개수의 합계 중 실리콘 원자의 비율이 8% 내지 35%일 수 있다.The metal silicate film may have a ratio of silicon atoms of 8% to 35% of the sum of the number of metal atoms and silicon atoms.
본 발명에 따른 반도체 소자는 등축정계 또는 정방정계의 절연층을 포함한다. The semiconductor device according to the present invention includes an insulating layer of equiaxed or tetragonal.
반도체 소자 중 디램(DRAM, Dynamic Random Access Memory)과 같이 캐패시터를 사용하는 휘발성 반도체 메모리 소자의 경우, 고집적화 및 대용량화에 따라서 캐패시터의 정전 용량을 확보하는 데에 어려움을 겪고 있다. 이에 따라 고유전율의 절연층 채택이 필수적으로 요구되고 있다. 그러나, 고유전율의 절연층으로 재료를 바꾸어 사용할 경우, 고유전율의 절연층 자체, 또는 요구되는 전극 물질을 사용하기 위하여 기존 반도체 공정을 그대로 사용할 수 없는 문제가 발생하여, 새로운 공정 기술의 개발에 많은 시간이 요구되고 있다. 또한 고유전율로 알려진 재료를 반도체 소자에 채택할 경우, 박막화 또는 반도체 소자의 제조에 필요한 공정상의 조건으로 인하여 필요한 유전율을 나타내지 못하는 경우도 발생하고 있다. Among volatile semiconductor memory devices using capacitors such as DRAM (DRAM), it is difficult to secure the capacitance of the capacitor according to high integration and large capacity. Accordingly, the adoption of an insulating layer having a high dielectric constant is required. However, when the material is changed to a high dielectric constant insulating layer, a problem arises in that an existing semiconductor process cannot be used as it is in order to use the high dielectric constant insulating layer itself or the required electrode material. Time is required. In addition, when a material known as a high dielectric constant is adopted in a semiconductor device, a necessary dielectric constant may not be exhibited due to process conditions necessary for thinning or manufacturing a semiconductor device.
그러나 등축정계 또는 정방정계의 절연층을 캐패시터의 유전체층으로 사용되는 경우, 고유전율을 가지는 등 유전특성이 우수하고, 절연 특성이 또한 향상되어 고집적화된 고성능의 반도체 소자를 제공할 수 있다. 또한 등축정계 또는 정방정계의 절연층은 상대적으로 낮은 온도의 열처리로 형성할 수 있으므로, 열적 버짓(thermal budget)에 의한 신뢰성 저하를 방지할 수 있어, 기존의 사용되는 반도체 제조 공정에서 적용이 용이하다.However, when an insulating layer of an equiaxed or tetragonal system is used as the dielectric layer of the capacitor, it is possible to provide a high-performance semiconductor device having excellent dielectric properties such as high dielectric constant and further improving insulating properties. In addition, since the insulating layer of an equiaxed or tetragonal system can be formed by a relatively low temperature heat treatment, it is possible to prevent a decrease in reliability due to a thermal budget, so that it is easy to apply in a conventional semiconductor manufacturing process. .
또한 다른 반도체 소자로 게이트 전극과 반도체 기판 사이에 터널링(tunnelling) 산화막, 전하 저장층 및 블로킹(blocking) 절연층이 들어 있는 구조를 가지고 있는 비휘발성 메모리 소자가 있다. 블로킹 절연막은 비휘발성 메모리 소자에서 전하 저장층에 저장된 전하가 게이트 전극으로 빠져나가거나 게이트 전극으로부터 들어오는 것을 막아주는 역할을 한다. 이러한 비휘발성 메모리 소자는 고전압으로 동작하기 때문에, 기존의 사용되던 절연층들을 사용하기에는 어려움을 겪고 있다. Another semiconductor device is a nonvolatile memory device having a structure in which a tunneling oxide film, a charge storage layer, and a blocking insulating layer are included between a gate electrode and a semiconductor substrate. The blocking insulating layer prevents charge stored in the charge storage layer from escaping to or coming from the gate electrode in the nonvolatile memory device. Since the nonvolatile memory device operates at a high voltage, it is difficult to use existing insulating layers.
그러나 등축정계 또는 정방정계의 절연층을 비휘발성 메모리 소자의 블로킹 절연막으로 사용되는 경우, 높은 유전율과 큰 에너지 밴드갭에 의하여 된 전하의 이동을 효율적으로 감소시킬 수 있는 우수한 절연 특성을 가진다. 특히 전자 트래핑(electron trapping)을 효과적으로 감소시킬 수 있다. 따라서 저장된 데이터의 보존 능력을 향상시킬 수 있으며, 이를 통하여 데이터의 보존 능력이 향상되는 고신뢰성의 반도체 소자의 제조가 가능하다. However, when an insulating layer of an equiaxed or tetragonal system is used as a blocking insulating film of a nonvolatile memory device, it has excellent insulating properties that can efficiently reduce charge transfer caused by a high dielectric constant and a large energy band gap. In particular, electron trapping can be effectively reduced. Therefore, the storage capacity of the stored data can be improved, thereby making it possible to manufacture a highly reliable semiconductor device having improved data storage capability.
이하에서는 바람직한 실시 예를 통해 당업자가 본 발명을 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다. 그러나 다음에 예시하는 본 발명의 실시 예는 동일한 발명의 범위 내에서 여러 가지 다른 형태로 변형될 수 있으며 본 발명의 범위가 다음에 상술하는 실시 예 및 첨부 도면에 도시된 바에 한정되는 것은 아니다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3 의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.Hereinafter will be described in detail to enable those skilled in the art to easily understand and reproduce the present invention through the preferred embodiments. However, embodiments of the present invention illustrated below may be modified in various other forms within the scope of the same invention, and the scope of the present invention is not limited to the embodiments described below and the accompanying drawings. In the following description, when a component is described as being on top of another component, it may be directly on top of another component, and a third component may be interposed therebetween. In addition, in the drawings, the thickness or size of each component is exaggerated for convenience and clarity of description, and parts irrelevant to the description are omitted. Like numbers refer to like elements in the figures. On the other hand, the terms used are used only for the purpose of illustrating the present invention and are not used to limit the scope of the invention described in the meaning or claims.
도 1은 본 발명의 실시 예에 따른 등축정계 또는 정방정계의 절연층을 포함하는 반도체 소자의 제1 양상의 단면도이다. 1 is a cross-sectional view of a first aspect of a semiconductor device including an insulating layer having an equiaxed or tetragonal system according to an embodiment of the present invention.
도 1을 참조하면, 반도체 소자(1)는 반도체 기판(100) 상에 형성되어 캐패시터의 유전체층로 사용되는 등축정계 또는 정방정계의 절연층(500)을 포함한다. 반도체 기판(100)은 예를 들면, 실리콘 기판과 같은 통상의 반도체로 이루어질 수 있다. 반도체 기판(100)에는 예를 들면, 트랜지스터와 같은 반도체 소자 형성에 필요한 웰(well)과 같은 불순물 주입 영역(미도시) 등이 형성되어 있을 수 있으며, 소자 분리막(102)이 배치될 수 있다. 소자 분리막(102)은 예를 들면, 실리콘 산화물을 포함한다. 소자 분리막(102)에 의하여 반도체 기판(100)에는 고립되는 활성영역(104)이 형성될 수 있다. 활성영역(104)에는 트랜지스터(미도시) 형성에 필요한 소스 영역(미도시) 및 드레인 영역(미도시)이 형성된다. 활성영역(104)이 형성된 반도체 기판(100) 상에, 게이트 절연층(미도시), 게이트라인(미도시) 및 비트라인(미도시)이 포함되며, 활성영역(104)을 통하여 상기 트랜지스터와 연결되는 콘택 플러그(300)가 구비되는 층간절연층(200)이 형성된다. Referring to FIG. 1, the
층간절연층(200)은 단일 막질일 수도 있으나, 적어도 두 번 이상의 증착을 통해 얻어지는 다중 막질일 수도 있다. 예를 들면, 상기 게이트라인 간의 분리를 위한 절연층, 상기 비트라인 간의 분리를 위한 절연층, 상기 게이트라인 및 상기 비트라인 간의 분리를 위한 절연층, 및 상기 비트라인을 덮는 절연층 등이 포함될 수 있다. 또한 이들 각각의 절연층도 단일 막질일 수도 있으나, 적어도 두 번 이상의 증착을 통해 얻어지는 단일 막질일 수도 있다. 일반적으로 층간절연층(200)은 실리콘 산화막을 포함한다. The
콘택 플러그(300)는 층간절연층(200)을 식각하여 활성영역(104)을 노출시킨 후 형성할 수 있다. 콘택 플러그(300)는 도핑된 폴리실리콘 및 금속을 적층하여 형성하거나, 도핑된 폴리실리콘을 단독으로 사용해서 형성될 수 있다. 그러나, 층간절연층이 다중 막질일 경우, 여러 단계를 통하여 형성할 수 있다. 예를 들면, 상기 게이트라인 간의 분리를 위한 절연층을 일부 식각하여 활성영역(104)을 통하여 상기 트랜지스터와 연결되는 랜딩 패드를 형성하고, 상기 비트라인 간의 분리를 위한 절연층 및 상기 게이트라인 및 상기 비트라인 간의 분리를 위한 절연층을 일부 식각하여 상기 랜딩 패드와 연결되는 매립 플러그를 형성하는 2단계를 통하여 형성할 수 있다. 상기 랜딩 패드 및 상기 매립 플러그는 도핑된 폴리실리콘 및 금속을 적층하여 형성하거나, 도핑된 폴리실리콘을 단독으로 사용해서 형성될 수 있다. 또한 필요에 따라서는 상기 매립 플러그와 연결되는 추가 플러그를 더 형성할 수 있다. The
상기 게이트라인은 상기 게이트 절연층에 의하여 활성 영역(104)과 전기적으로 절연되며, 도핑된 폴리실리콘, 텅스텐(W), 텅스텐 실리사이드(silicide), 또는 이들의 적층 구조로 형성될 수 있으며, 타이타늄(Ti), 타이타늄나이트라이드(TiN) 등이 함께 적층될 수 있다. 또한 상기 게이트라인 상에는 캐핑 패턴(미도시)이 형성될 수 있으며, 상기 게이트라인 및 상기 캐핑패턴의 양측면에는 게이트 스페이서(미도시)가 형성될 수 있다. 상기 게이트 절연층은 실리콘 산화막을 사용해서 형성될 수 있다. 또한 상기 캐핑패턴 및 상기 게이트 스페이서는 실리콘 질화막을 사용해서 형성될 수 있다. The gate line may be electrically insulated from the
상기 비트라인은 통상적으로 상기 게이트라인과 교차하도록 형성되며, 절연층을 통하여 상기 게이트라인과 전기적으로 절연된다. 상기 비트라인은 도핑된 폴리실리콘을 사용해서 형성될 수 있고, 또는 도핑된 폴리실리콘, 타이타늄, 타이타늄 나이트라이드 및 텅스텐 중에서 선택된 적어도 두 개 이상의 물질을 사용하여 적층해서 형성될 수 있다. 상기 비트라인 상에는 비트라인 캐핑패턴(미도시)이 형성될 수 있으며, 상기 비트라인 및 상기 비트라인 캐핑라인의 양측면에는 비트라인 스페이서(미도시)가 형성될 수 있다. The bit line is typically formed to intersect the gate line and is electrically insulated from the gate line through an insulating layer. The bit line may be formed using doped polysilicon or may be formed by stacking using at least two materials selected from doped polysilicon, titanium, titanium nitride and tungsten. A bit line capping pattern (not shown) may be formed on the bit line, and bit line spacers (not shown) may be formed on both sides of the bit line and the bit line capping line.
캐패시터를 형성하기 위하여, 콘택 플러그(300)와 연결되는 하부 전극(400)을 형성한다. 하부 전극(400)은 후속 공정에서 산화를 유발시키지 않는 물질로 선택하는 것이 바람직하다. 하부 전극(400)은, 예를 들면 Ti, TiN, WN, Ta, TaN, 및 TiAlN으로 구성되는 군으로부터 선택되는 하나 또는 이들의 조합으로 형성될 수 있다. In order to form a capacitor, a
하부 전극(400)은 도면에서 평판으로 나타내었으나, 이에 한정되지 않는다. 즉 두개의 전극 및 전극 사이의 절연층이 형성된 캐패시터 구조를 유지하는 한, 본 발명의 범위를 제한하지 않는다.The
하부 전극(400) 상에는 캐패시터 유전체층을 형성한다. 상기 캐패시터 유전체층은 등축정계(cubic system) 또는 정방정계(tetragonal system)의 결정성을 가지는 절연층(500, 이하에서는 "등축정계 또는 정방정계의 절연층"이라 한다)일 수 있다. A capacitor dielectric layer is formed on the
등축정계 또는 정방정계의 절연층(500)은 하프늄 원자 또는 지르코늄 원자를 포함하는 금속 실리케이트막일 수 있다. 즉, 등축정계 또는 정방정계의 절연층(500)은 예를 들면, 하프늄 실리케이트(Hfx1Siy1Oz1), 지르코늄 실리케이트(Zrx2SiY2Oz2) 또는 하프늄-지르코늄 실리케이트((Hf,Zr)x3Siy3Oz3)를 포함할 수 있다. The insulating
또는 등축정계 또는 정방정계의 절연층(500)은 하프늄 원자를 포함하는 금속 실리케이트막, 즉 하프늄 실리케이트 또는 하프늄-지르코늄 실리케이트에 지르코늄계 산화막을 더 포함하는 다층막일 수 있다. 지르코늄계 산화막은 예를 들면, 지르코늄 산화막(ZrO2) 또는 지르코늄 실리케이트(Zrx2Siy2Oz2)일 수 있다. Alternatively, the equiaxed or tetragonal insulating
일반적으로 상온에서 벌크(bulk) 상태의 하프늄 산화막은 단사정계(monoclinic system) 상을 가지나, 박막 하프늄 산화막은 소량의 정방정계가 포함된 단사정계의 결정성을 가지게 된다. 그러나 박막 하프늄 산화막의 일부 하프늄(Hf) 원자를 실리콘(Si) 원자로 치환하여 하프늄 실리케이트를 형성하도록 열처리를 하면, 이온반경이 하프늄(RHf=0.78Å)보다 작은 실리콘(RSi=0.42Å)에 의하여 압축응력(compressive stress)이 유발되어, 등축정계 또는 정방정계의 결정성을 가 지도록 할 수 있다. Generally, the hafnium oxide film in the bulk state at room temperature has a monoclinic system phase, but the thin film hafnium oxide film has a monoclinic system having a small tetragonal system. However, when a heat treatment to some hafnium (Hf) atoms of the thin film of hafnium oxide substituted silicon (Si) atom to form a hafnium silicate, a hafnium ion radius (R Hf = 0.78Å) small silicon (Si R = 0.42Å) than By compressive stress (compressive stress) is induced, it can be made to have the crystallinity of equiaxed or tetragonal.
하프늄 실리케이트는 등축정계 또는 정방정계의 결정성을 가질 경우 단사정계의 결정성을 가지는 경우보다 높은 유전율을 가지게 된다. 또한 하프늄 산화막보다도 높은 유전율을 가지게 된다. 따라서 상기 캐패시터의 유전체층으로 박막 하프늄 산화막을 사용하고자 하는 경우 하프늄(Hf) 원자를 일부 실리콘(Si) 원자로 치환하여 등축정계 또는 정방정계의 하프늄 실리케이트를 형성하는 것이 바람직하다. Hafnium silicate has a higher dielectric constant than a monoclinic crystal when the crystallization of an equiaxed or tetragonal system is sufficient. In addition, the dielectric constant is higher than that of the hafnium oxide film. Therefore, when the thin film hafnium oxide film is to be used as the dielectric layer of the capacitor, it is preferable to form hafnium silicates of equiaxed or tetragonal structure by replacing hafnium (Hf) atoms with some silicon (Si) atoms.
지르코늄 산화막은 그 자체로도 저온의 열처리를 통하여 등축정계 또는 정방정계의 결정성을 가질 수 있다. 그러나 실리콘 원자를 첨가하면 지르코늄 실리케이트를 형성하면, 압축 응력에 의하여 박막의 치밀성을 더욱 높일 수 있다.The zirconium oxide film may itself have crystallinity of equiaxed or tetragonal through low temperature heat treatment. However, when the silicon atom is added to form zirconium silicate, the compactness of the thin film can be further increased by compressive stress.
지르코늄 산화막이 상대적으로 저온의 열처리를 통하여 등축정계 또는 정방정계의 결정성을 가질 수 있으므로, 하프늄 실리케이트에 지르코늄 원자가 첨가된 하프늄-지르코늄 실리케이트의 경우, 지르코늄 원자에 의하여 상대적으로 저온의 열처리를 통하여 등축정계 또는 정방정계의 결정성을 가질 수 있다. Since the zirconium oxide film may have crystallization of equiaxed or tetragonal system through relatively low temperature heat treatment, in the case of hafnium-zirconium silicate having zirconium atoms added to hafnium silicate, isotropic crystallization through relatively low temperature heat treatment by zirconium atoms Or it may have crystallinity of tetragonal system.
등축정계 또는 정방정계의 하프늄 실리케이트, 등축정계 또는 정방정계의 지르코늄 실리케이트, 또는 등축정계 또는 정방정계의 하프늄-지르코늄 실리케이트인 등축정계 또는 정방정계의 절연층(500)은 하프늄 원자 또는 지르코늄 원자와 같은 금속 원자와 실리콘 원자 개수의 합계 중 실리콘 원자의 비율인 실리콘 농도가 높을수록 후속 공정에 의한 열적 버짓(thermal budget)이 커도 등축정계 또는 정방정계의 결정성을 유지하게 되며, 절연 특성도 향상된다. 상기 실리콘 농도가 높을수록 전체 박막의 유전율을 감소시킬 수 있다. The insulating
따라서 등축정계 또는 정방정계의 절연층(500)이 상기 캐패시터 유전체층으로 사용되는 경우, 등축정계 또는 정방정계의 절연층(500)에 포함된 금속 실리케이트의 상기 실리콘 농도는 1% 내지 10%로 할 수 있다. 또는 상기 실리콘 농도는 안정적인 결정성과 높은 유전율을 위하여 3% 내지 8%로 할 수 있다. Therefore, when the insulating
예를 들면, 등축정계 또는 정방정계의 절연층(500)이 하프늄 실리케이트를 포함하는 경우, 하프늄 원자와 실리콘 원자 개수의 합 중 실리콘 원자의 비율을 1% 내지 10%, 또는 3% 내지 8%로 할 수 있다. 예를 들면, 등축정계 또는 정방정계의 절연층(500)이 지르코늄 실리케이트를 포함하는 경우, 지르코늄 원자와 실리콘 원자 개수의 합 중 실리콘 원자의 비율을 1% 내지 10%, 또는 3% 내지 8%로 할 수 있다. For example, when the insulating
또는 예를 들면, 등축정계 또는 정방정계의 절연층(500)이 하프늄-지르코늄 실리케이트를 포함하는 경우, 하프늄 원자, 지르코늄 원자 및 실리콘 원자 개수의 합 중 실리콘 원자의 비율을 1% 내지 10%, 또는 3% 내지 8%로 할 수 있다. Or, for example, when the insulating
또한 도시하지는 않았으나, 상기 캐패시터 유전체층으로 등축정계 또는 정방정계의 절연층(500)을 두개 층 이상 포함할 수 있다. 또는 캐패시터 유전체층으로 등축정계 또는 정방정계의 절연층(500)과 함께 다른 금속 산화막 또는 금속 실리케이트막을 각각 적어도 한개 층씩을 포함하는 복층 구조를 포함할 수 있다. 상기 다른 금속 산화막 또는 금속 실리케이트막은 예를 들면, 알루미늄 산화막(Al2O3), 지르코늄 산화막(ZrO2), 알루미늄 실리케이트(AlSix4Oy4), 하프늄 산화막(HfO2)일 수 있 다. 알루미늄 산화막, 지르코늄 산화막 또는 하프늄 산화막을 포함하여 복층 구조를 형성하는 경우, 가장 상부에는 금속 실리케이트막이 형성되도록 할 수 있다. Although not shown, the capacitor dielectric layer may include two or more
등축정계 또는 정방정계의 절연층(500)에 포함될 수 있는 금속 실리케이트막의 구체적인 구조 및 제조 방법에 대하여는 후술하도록 한다. 등축정계 또는 정방정계의 절연층(500)은 하부 전극(400)과 상부 전극(600) 사이에서 유전체로 역할을 하므로 유전체층으로 호칭될 수도 있다. The detailed structure and manufacturing method of the metal silicate film which may be included in the insulating
상기 캐패시터 유전체층인 등축정계 또는 정방정계의 절연층(500) 상에는 상부 전극(600)이 형성된다. 상부 전극(600)은 예를 들면, Ru, RuO2, Ir, IrO2, Pt, Ti, TiN, WN, Ti, TaN, 및 TiAlN으로 구성되는 군으로부터 선택되는 하나 또는 이들의 조합으로 형성될 수 있다.The
도 2 내지 도 3은 등축정계 및 정방정계의 결정 구조를 나타내는 개략도이다. 2 to 3 are schematic diagrams showing crystal structures of equiaxed and tetragonal systems.
도 2를 참조하면, 등축정계에 속하는 결정은 서로 수직(θ1=θ2=θ3=90ㅀ)이며 길이가 같은(a1=a2=a3) 3개의 결정축을 가진다. 등축정계는 입방정계라고도 불린다. Referring to FIG. 2, the crystals belonging to the equiaxed boundary have three crystal axes perpendicular to each other (θ 1 = θ 2 = θ 3 = 90 Hz) and the same length (a 1 = a 2 = a 3 ). An equiaxed system is also called a cubic system.
도 3을 참조하면 정방정계에 속하는 결정은 서로 수직(θ1=θ2=θ3=90ㅀ)인 3개의 결정축을 가지며, 이중 2개의 결정축은 길이가 같다(a4=a5≠a6). Referring to FIG. 3, the crystals belonging to the tetragonal system have three crystal axes perpendicular to each other (θ 1 = θ 2 = θ 3 = 90 ㅀ), of which two crystal axes have the same length (a 4 = a 5 ≠ a 6 ).
본 발명의 실시 예에 따른 등축정계 또는 정방정계의 절연층(500)은 일정 두 께 이상으로 형성할 경우에는 정방정계를 가지는 것으로 관찰될 수 있다. 그러나 고집적화된 반도체 소자에 적용하기 위하여 등축정계 또는 정방정계의 절연층(500)을 매우 얇은 두께로 형성하는 경우, 결정축 길이의 구분이 어렵게 되어 등축정계를 가지는 것으로 관찰될 수도 있다. 따라서 별도의 구분을 하지 않고 "등축정계 또는 정방정계"로 기재하도록 한다.The insulating
도 4는 본 발명의 실시 예에 따른 등축정계 또는 정방정계의 절연층을 포함하는 반도체 소자의 제2 양상의 단면도이다. 4 is a cross-sectional view of a second aspect of a semiconductor device including an insulating layer having an equiaxed or tetragonal system according to an embodiment of the present invention.
도 4를 참조하면, 하부 전극(400)을 실린더(cylinder) 형상으로 형성할 수 있다. 실린더 형상의 하부 전극(400)을 형성하기 위하여 예를 들면, 콘택 플러그(300)가 형성된 층간절연층(200) 상에 몰드층(미도시)을 형성할 수 있다. 그 후 상기 몰드층에 콘택 플러그(300)가 노출되는 개구부(미도시)를 형성한 후, 상기 개구부가 완전히 매립되지 않고 상기 개구부의 표면이 모두 덮히도록, 상기 몰드층 상에 하부 전극 물질층(미도시)을 형성할 수 있다. 그 후 상기 개구부 내를 제외한 상기 몰드층 표면 상에 형성된 상기 하부 전극 물질층을 제거한 후 상기 몰드층을 제거하여 실린더 형상의 하부 전극(400)을 형성할 수 있다. Referring to FIG. 4, the
이때 상기 몰드층을 제거할 때, 층간절연층(200)이 함께 제거되는 것을 방지하기 위하여 층간절연층(200) 상에 콘택 플러그(300)가 노출되는 식각 저지막 패턴(310)을 형성할 수 있다. In this case, when the mold layer is removed, an etch
실린더 형상의 하부 전극(400) 상에 등축정계 또는 정방정계의 절연층(500)과 상부 전극(600)을 순차적으로 형성하여 캐패시터를 포함하는 반도체 소자(1)를 형성할 수 있다.The
도 5는 본 발명의 실시 예에 따른 등축정계 또는 정방정계의 절연층을 포함하는 반도체 소자의 제3 양상의 단면도이다. 5 is a cross-sectional view of a third aspect of a semiconductor device including an insulating layer having an equiaxed or tetragonal crystal according to an embodiment of the present invention.
도 5를 참조하면, 하부 전극(400)을 기둥(pillar) 형상으로 형성할 수 있다. 기둥 형상의 하부 전극(400)을 형성하기 위하여 예를 들면, 콘택 플러그(300)가 형성된 층간절연층(200) 상에 몰드층(미도시)을 형성할 수 있다. 그 후 상기 몰드층에 콘택 플러그(300)가 노출되는 개구부(미도시)를 형성한 후, 상기 개구부가 완전히 매립되되록 상기 몰드층 상에 하부 전극 물질층(미도시)을 형성할 수 있다. 그 후 상기 개구부 내를 제외한 상기 몰드층 표면 상에 형성된 상기 하부 전극 물질층을 제거한 후 상기 몰드층을 제거하여 기둥 형상의 하부 전극(400)을 형성할 수 있다. Referring to FIG. 5, the
이때 상기 몰드층을 제거할 때, 층간절연층(200)이 함께 제거되는 것을 방지하기 위하여 층간절연층(200) 상에 콘택 플러그(300)가 노출되는 식각 저지막 패턴(310)을 형성할 수 있다. In this case, when the mold layer is removed, an etch
기둥 형상의 하부 전극(400) 상에 등축정계 또는 정방정계의 절연층(500)과 상부 전극(600)을 순차적으로 형성하여 캐패시터를 포함하는 반도체 소자(1)를 형성할 수 있다.The
도 6 내지 도 7은 본 발명의 제1 실시 예에 따른 등축정계 또는 정방정계의 절연층을 형성하는 방법을 나타내는 단면도들이다.6 to 7 are cross-sectional views illustrating a method of forming an insulating layer of an equiaxed or tetragonal system according to a first embodiment of the present invention.
도 6을 참조하면, 반도체 기판(100a) 상에 제1 절연층(502)을 형성한다. 반 도체 기판(100a)은 예를 들면, 실리콘 기판과 같은 통상의 반도체로 이루어질 수 있으며, 절연층, 도전층 또는 절연층 및 도전층을 더 포함할 수 있다. 제1 절연층(502)은 금속 실리케이트막일 수 있다. 예를 들면, 제1 절연층(502)은 하프늄 원자 또는 지르코늄 원자가 첨가되거나 하프늄 원자와 지르코늄 원자가 모두 첨가된 금속 실리케이트막일 수 있다. 즉, 제1 절연층(502)은 하프늄 실리케이트, 지르코늄 실리케이트 또는 하프늄-지르코늄 실리케이트일 수 있다. 다른 말로, 제1 절연층(502)은 실리콘 원자가 첨가되어 하프늄 원자를 일부 치환한 하프늄 산화막, 또는 실리콘 원자가 첨가되어 지르코늄 원자를 일부 치환한 지르코늄 산화막, 또는 지르코늄 원자 및 실리콘 원자가 첨가되어 하프늄 원자를 일부 치환한 하프늄 산화막일 수 있다.Referring to FIG. 6, a first insulating
제1 절연층(502)은 예를 들면, 원자층 증착(ALD, Atomic Layer Deposition) 공정에 의하여 형성할 수 있다. 구체적으로 살펴보면, 하프늄 전구체, 실리콘 전구체와 함께 하프늄 전구체와 실리콘 전구체를 산화시키기 위한 산화제를 제공하여 200℃ 내지 400℃의 온도에서 원자층 증착 공정을 통하여 하프늄 실리케이트를 형성할 수 있다. 하프늄 전구체로는 테트라키스 에틸메틸아미노 하프늄(TEMAH), 하프늄 터셔리-부톡사이드(HTB), 테트라키스 다이메틸아미노 하프늄(TDMAH), 또는 테트라키스 다이에틸아미노 하프늄(TDEAH)을 사용할 수 있다. 또한 실리콘 전구체로는 트리스-다이메틸아미노실란(Tris-DMAS), 트리스-다이에틸아미노실란(Tris-DEAS), 비스(터셔리-부틸아미노)실란(BTBAS) 또는 테트라키스 에틸메틸아미노 실리콘(TEMAS)을 사용할 수 있다. The first insulating
또는 지르코늄 전구체, 실리콘 전구체와 함께 지르코늄 전구체 및 실리콘 전구체를 산화시키기 위한 산화제를 제공하여 200℃ 내지 400℃의 온도에서 원자층 증착 공정을 통하여 지르코늄 실리케이트를 형성할 수 있다. Alternatively, the zirconium precursor and the silicon precursor may be provided with an oxidant for oxidizing the zirconium precursor and the silicon precursor to form a zirconium silicate through an atomic layer deposition process at a temperature of 200 ° C to 400 ° C.
또는 하프늄 전구체, 지르코늄 전구체, 실리콘 전구체와 함께 하프늄 전구체, 지르코늄 전구체 및 실리콘 전구체를 산화시키기 위한 산화제를 제공하여 200℃ 내지 400℃의 온도에서 원자층 증착 공정을 통하여 하프늄-지르코늄 실리케이트를 형성할 수 있다. Alternatively, the hafnium precursor, the zirconium precursor, and the silicon precursor may be provided with an oxidant for oxidizing the hafnium precursor, the zirconium precursor, and the silicon precursor to form a hafnium-zirconium silicate through an atomic layer deposition process at a temperature of 200 ° C to 400 ° C. .
도 6 및 도 7을 참조하면, 제1 절연층(502)에 열처리를 하여 등축정계 또는 정방정계의 절연층(500)을 형성할 수 있다. 등축정계 또는 정방정계의 절연층(500)은 예를 들면, 등축정계 또는 정방정계의 하프늄 실리케이트, 등축정계 또는 정방정계의 지르코늄 실리케이트 또는 등축정계 또는 정방정계의 하프늄-지르코늄 실리케이트일 수 있다.6 and 7, the first insulating
등축정계 또는 정방정계의 절연층(500)을 형성하기 위한 열처리는 예를 들면, 비활성 가스, 산소 가스, 또는 비활성 가스 및 산소 가스의 혼합 가스의 분위기에서 400℃ 내지 700℃의 급속 열처리로 수행할 수 있다. 따라서 등축정계 또는 정방정계의 절연층(500) 아래의 반도체 기판(100a) 내에 형성될 수 있는 불순물 영역, 절연층 또는 도전층 등에 확산 또는 변형 등의 영향을 줄 수 있는 열적 버짓(budget)을 최소화시킬 수 있는 상대적으로 저온의 열처리가 가능하다. 그러나, 반도체 기판(100a)에 불순물 영역이 형성되기 이전에 등축정계 또는 정방정계의 절연층(500)을 형성하는 경우에는 700℃ 내지 1200℃의 상대적으로 고온의 급속 열처 리를 할 수도 있다. The heat treatment for forming the insulating
도 8 내지 도 9는 본 발명의 제2 실시 예에 따른 등축정계 또는 정방정계의 절연층을 형성하는 방법을 나타내는 단면도들이다.8 to 9 are cross-sectional views illustrating a method of forming an insulating layer of an equiaxed or tetragonal system according to a second embodiment of the present invention.
도 8을 참조하면, 반도체 기판(100a) 상에 제2 절연층(504a) 및 제3 절연층(506a)이 교대로 구성된 제1 다층 절연막(500a)을 형성한다. 제2 절연층(504a)은 제3 절연층(506a)보다 상대적으로 낮은 온도의 열처리에서 등축정계 또는 정방정계의 결정성을 가질 수 있는 것을 선택한다. Referring to FIG. 8, a first
도 8 및 도 9를 참조하면, 열처리를 통하여 제2 절연층(504a) 및 제3 절연층(506a)이 교대로 구성된 제1 다층 절연막(500a)을 등축정계 또는 정방정계의 절연층(500)으로 형성할 수 있다. 제2 절연층(504a)은 제3 절연층(506a)보다 상대적으로 낮은 온도의 열처리에서 등축정계 또는 정방정계의 결정성을 가질 수 있는 것을 선택한다. 따라서, 제2 절연층(504a)이 제3 절연층(506a)보다 먼저 등축정계 또는 정방정계의 제2 절연층(504)이 될 수 있다. 등축정계 또는 정방정계의 제2 절연층(504)의 영향으로, 제3 절연층(506a)도 원래 등축정계 또는 정방정계의 결정성이 되기 위한 열처리 온도보다 낮은 온도에서 등축정계 또는 정방정계의 제3 절연층(506)이 될 수 있다. 이를 통하여 등축정계 또는 정방정계의 제2 절연층(504) 및 제3 절연층(506)으로 구성된 등축정계 또는 정방정계의 절연층(500)을 형성할 수 있다. 바람직하게는 등축정계 또는 정방정계의 절연층(500)을 형성하기 위한 열처리는 400℃ 내지 600℃의 공정 온도에서 수행될 수 있다. 8 and 9, the first
도 10 내지 도 11은 본 발명의 제2 실시 예의 변형에 따른 등축정계 또는 정 방정계의 절연층을 형성하는 방법을 나타내는 단면도들이다.10 to 11 are cross-sectional views illustrating a method of forming an insulating layer of an equiaxed or tetragonal system according to a modification of the second embodiment of the present invention.
도 10을 참조하면, 반도체 기판(100a) 상에 제2 절연층(504a), 제3 절연층(506a), 제2 절연층(504a)이 순차적으로 적층된 제2 다층 절연막(500b)을 형성한다. 제2 절연층(504a)은 제3 절연층(506a)보다 상대적으로 낮은 온도의 열처리에서 등축정계 또는 정방정계의 결정성을 가질 수 있는 것을 선택한다. Referring to FIG. 10, a second
도 10 및 도 11을 참조하면, 열처리를 통하여 제2 다층 절연막(500b)을 등축정계 또는 정방정계의 절연층(500)으로 형성할 수 있다. 도 6 내지 도 7에서 설명한 것과 마찬가지로, 제3 절연층(506a)의 상하에 형성된 제2 절연층(504a)이 열처리 과정에서 먼저 등축정계 또는 정방정계의 제2 절연층(504)이 된다. 등축정계 또는 정방정계의 제2 절연층(504)의 영향으로, 제3 절연층(506a)의 상대적으로 낮은 온도에서 등축정계 또는 정방정계의 제3 절연층(506)이 될 수 있다. 이를 통하여 등축정계 또는 정방정계의 제2 절연층(504), 제3 절연층(506), 제2 절연층(504)이 순차적으로 적층된 등축정계 또는 정방정계의 절연층(500)을 상대적으로 더 낮은 온도에서 형성할 수 있다. 따라서 열처리에 따른 누설전류 열화를 더욱 방지할 수 있다. 10 and 11, the second
도시하지는 않았으나, 제2 절연층(504a) 및 제3 절연층(506a)을 각각 n개씩 교번적으로 적층하여 형성하거나, m+1개의 제2 절연층(504a) 사이에 m개의 제3 절연층(506a)을 형성한 후, 열처리를 통하여 등축정계 또는 정방정계의 절연층(500)을 형성하는 것도 가능하다(n, m은 각각 2보다 큰 양의 정수이다).Although not shown, the second insulating
도 12 내지 도 13은 본 발명의 제3 실시 예에 따른 등축정계 또는 정방정계 의 절연층을 형성하는 방법을 나타내는 단면도들이다. 12 to 13 are cross-sectional views illustrating a method of forming an insulating layer of an equiaxed or tetragonal system according to a third embodiment of the present invention.
도 12를 참조하면, 반도체 기판(100a) 상에 제3 절연층(506a) 및 제2 절연층(504a)이 교대로 구성된 제3 다층 절연막(500c)을 형성한다. 제2 절연층(504a)은 제3 절연층(506a)보다 상대적으로 낮은 온도의 열처리에서 등축정계 또는 정방정계의 결정성을 가질 수 있는 것을 선택한다. Referring to FIG. 12, a third
도 12 및 도 13을 참조하면, 열처리를 통하여 제3 절연층(506a) 및 제2 절연층(504a)이 교대로 구성된 제3 다층 절연막(500c)을 등축정계 또는 정방정계의 절연층(500)으로 형성할 수 있다. 제2 절연층(504a)은 제3 절연층(506a)보다 상대적으로 낮은 온도의 열처리에서 등축정계 또는 정방정계의 결정성을 가질 수 있다. 따라서, 제2 절연층(504a)이 제3 절연층(506a)보다 먼저 등축정계 또는 정방정계의 제2 절연층(504)이 될 수 있다. 등축정계 또는 정방정계의 제2 절연층(504)의 영향으로, 제3 절연층(506a)도 원래 등축정계 또는 정방정계의 결정성이 되기 위한 열처리 온도보다 낮은 온도에서 등축정계 또는 정방정계의 제3 절연층(506)이 될 수 있다. 이를 통하여 등축정계 또는 정방정계의 제3 절연층(506) 및 제2 절연층(504)으로 구성된 등축정계 또는 정방정계의 절연층(500)을 형성할 수 있다. 바람직하게는 등축정계 또는 정방정계의 절연층(500)을 형성하기 위한 열처리는 400℃ 내지 600℃의 공정 온도에서 수행될 수 있다. 12 and 13, the third
후속에 형성되는 물질의 결정성에 영향을 주는 일반적인 시드(seed)는 먼저 결정성을 가지도록 하부층으로 형성된 후, 시드인 상기 하부층 상에 상부층이 시드의 결정성을 따라 형성되도록 한다. 그러나, 본 발명의 제2 절연층(504a)은 제3 절 연층(506a)도 형성된 후에, 열처리 과정에서 먼저 등축정계 또는 정방정계의 결정성을 가지게 된다. 따라서 먼저 결정성을 가지게 된 등축정계 또는 정방정계의 제2 절연층(504)은 시드의 역할을 하나, 반드시 하부층에 형성될 필요는 없다. 따라서 하부층 또는 상부층 어디에 제2 절연층(504a)이 형성되어도, 상대적으로 낮은 온도에서 제3 절연층(506a)을 등축정계 또는 정방정계의 제3 절연층(506)이 되도록 할 수 있다. 이를 통하여 등축정계 또는 정방정계의 제3 절연층(506), 제2 절연층(504), 제3 절연층(506)이 순차적으로 적층된 등축정계 또는 정방정계의 절연층(500)을 상대적으로 더 낮은 온도에서 형성할 수 있다. 따라서 열처리에 따른 누설전류 열화를 더욱 방지할 수 있다. A common seed that subsequently affects the crystallinity of the material to be formed is first formed into a lower layer to have crystallinity, and then an upper layer is formed along the crystallinity of the seed on the lower layer as a seed. However, after the third insulating
또한 도시하지는 않았으나, 반도체 기판(100a) 상에 제3 절연층(506a) 및 제2 절연층(504a)을 각각 n개씩 교번적으로 적층하여 형성하거나, k+1개의 제3 절연층(506a) 사이에 k개의 제2 절연층(508b)을 형성한 후, 열처리를 통하여 등축정계 또는 정방정계의 절연층(500)을 형성할 수도 있다(단, n은 2보다 큰 양의 정수이며, k는 1보다 큰 양의 정수이다).. Although not shown in the drawings, n third insulating
도 8 내지 도 9에서 설명한 본 발명의 제2 실시 예 및 제3 실시 예에서, 제2 절연층(504a)은 지르코늄계 산화막일 수 있다. 또한 본 발명의 제2 실시 예 및 제3 실시 예에서, 제3 절연층(506a)은 하프늄 실리케이트일 수 있다. 상기 지르코늄계 산화막은 예를 들면, 지르코늄 산화막(ZrO2) 또는 지르코늄 실리케이트(Zrx2Siy2Oz2)일 수 있다. 바람직하게는 상기 지르코늄계 산화막은 지르코늄 전구체와 지르코늄 전구체를 산화시키기 위한 산화제를 제공하는 원자층 증착 공정을 통하여 200℃ 내지 400℃의 온도에서 열처리를 하여 형성할 수 있다. 또한 상기 지르코늄계 산화막은 실리콘 전구체를 함께 제공하여 지르코늄 실리케이트로 형성할 수도 있다. In the second and third embodiments of the present invention described with reference to FIGS. 8 to 9, the second insulating
일반적으로 상기 하프늄 실리케이트는 등축정계 또는 정방정계의 결정성을 가지기 위해서는 상대적으로 고온의 열처리를 필요로 한다. 그러나 상기 지르코늄계 산화막은 상대적으로 저온의 열처리를 통하여 등축정계 또는 정방정계의 결정성을 가질 수 있다. 따라서 상대적으로 저온의 열처리를 통하여 먼저 등축정계 또는 정방정계의 결정성을 가지게 된 상기 지르코늄계 산화막의 영향으로 상기 하프늄 실리케이트 또한 등축정계 또는 정방정계의 결정성을 가질 수 있다. In general, the hafnium silicate requires a relatively high temperature heat treatment to have crystallinity in an equiaxed or tetragonal system. However, the zirconium oxide film may have crystallinity of equiaxed or tetragonal system through relatively low temperature heat treatment. Therefore, the hafnium silicate may also have crystallinity in equiaxed or tetragonal state due to the influence of the zirconium oxide film which has first crystallization of equiaxed or tetragonal system through relatively low temperature heat treatment.
또는 도 8 내지 도 13에서 설명한 본 발명의 제2 실시 예 및 제3 실시 예에서, 제2 절연층(504a)은 제1 하프늄 실리케이트이고, 제3 절연층(506a)은 제2 하프늄 실리케이트일 수 있다. 이때, 상기 제1 하프늄 실리케이트에 함유된 하프늄 원자와 실리콘 원자의 합계 중 실리콘 원자의 비율인 제1 실리콘 농도는 상기 제2 하프늄 실리케이트에 함유된 하프늄 원자와 실리콘 원자의 합계 중 실리콘 원자의 비율인 제2 실리콘 농도보다 작은 값을 가진다. 박막 하프늄 실리케이트는 하프늄 원자를 치환한 실리콘 원자의 농도가 높을수록, 등축정계 또는 정방정계의 결정성을 가지게 하기 위하여 높은 열처리 온도를 필요로 한다. 따라서 상기 제2 실리콘 농도보다 작은 상기 제1 실리콘 농도를 가지는 상기 제1 하프늄 실리케이트는 상기 제2 하프늄 실리케이트보다 낮은 온도의 열처리에서 등축정계 또는 정방정계의 결정성을 가질 수 있다. Alternatively, in the second and third embodiments of the present invention described with reference to FIGS. 8 to 13, the second insulating
도 14 내지 도 17은 각각 본 발명의 제2 실시 예 및 제3 실시 예에 따라 형성한 등축정계 또는 정방정계의 2가지 절연층의 결정성을 나타내는 XRD 측정 결과 및 누설 전류 측정 결과이다. 14 to 17 are XRD measurement results and leakage current measurement results showing the crystallinity of two insulating layers of an equiaxed or tetragonal system formed according to the second and third embodiments of the present invention, respectively.
도 8 내지 9와 도 14를 참조하면, 제2 절연층(504a)으로 지르코늄 산화막을 형성하고, 제3 절연층(506a)으로 하프늄 실리케이트를 형성한 후, 500℃에서 급속 열처리를 실시하여 XRD 측정을 실시하였다. XRD 측정 결과에 따르면 등축정계 또는 정방정계을 결정성을 가지는 것을 확인할 수 있다. 8 to 9 and 14, a zirconium oxide film is formed of a second insulating
도 15을 참조하면, 지르코늄 산화막 상에 하프늄 실리케이트가 형성된 등축정계 또는 정방정계의 다층 절연층의 누설 전류(P1)는 하프늄 실리케이트만으로 형성된 절연층의 누설 전류(P2)에 비하여 더 낮은 값을 가지는 것을 확인할 수 있다. 따라서 공정의 복잡도와 요구되는 반도체 소자의 특성을 고려하여 원하는 형태의 등축정계 또는 정방정계의 절연층을 사용할 수 있다. Referring to FIG. 15, the leakage current P1 of the multi-layered insulating layer of an equiaxed or tetragonal system in which hafnium silicate is formed on the zirconium oxide film has a lower value than the leakage current P2 of the insulating layer formed only of hafnium silicate. You can check it. Therefore, in consideration of the complexity of the process and the characteristics of the required semiconductor device, it is possible to use an insulating layer of an equiaxed or tetragonal system in a desired form.
도 8 내지 9와 도 16를 참조하면, 제2 절연층(504a)으로 낮은 실리콘 농도를 가지는 하프늄 실리케이트를 산화막을 형성하고, 제3 절연층(506a)으로 높은 실리콘 농도를 가지는 하프늄 실리케이트를 형성한 후, 600℃에서 급속 열처리를 실시하여 XRD 측정을 실시하였다. XRD 측정 결과에 따르면 등축정계 또는 정방정계을 결정성을 가지는 것을 확인할 수 있다. 8 to 9 and 16, an oxide film is formed of a hafnium silicate having a low silicon concentration as the second insulating
도 17를 참조하면, 낮은 실리콘 농도를 가지는 하프늄 산화막 상에 높은 실리콘 농도를 가지는 하프늄 실리케이트가 형성된 등축정계 또는 정방정계의 다층 절연층의 누설 전류(P3)는 일정한 실리콘 농도를 가지는 하프늄 실리케이트만으로 형성된 절연층의 누설 전류(P4)에 비하여 더 낮은 값을 가지는 것을 확인할 수 있다. 따라서 공정의 복잡도와 요구되는 반도체 소자의 특성을 고려하여 원하는 형태의 등축정계 또는 정방정계의 절연층을 사용할 수 있다. Referring to FIG. 17, the leakage current P3 of an equiaxed or tetragonal multilayer insulating layer in which hafnium silicate having a high silicon concentration is formed on a hafnium oxide film having a low silicon concentration is insulated from only hafnium silicate having a constant silicon concentration. It can be seen that it has a lower value than the leakage current P4 of the layer. Therefore, in consideration of the complexity of the process and the characteristics of the required semiconductor device, it is possible to use an insulating layer of an equiaxed or tetragonal system in a desired form.
도 18 내지 도 19은 본 발명의 제4 실시 예에 따른 등축정계 또는 정방정계의 절연층을 형성하는 방법을 나타내는 단면도들이다.18 to 19 are cross-sectional views illustrating a method of forming an insulating layer of an equiaxed or tetragonal system according to a fourth embodiment of the present invention.
도 18을 참조하면, 반도체 기판(100a) 상에 금속 산화막(510a) 및 실리콘 산화막(520a)이 교번적으로 적층된 제4 다층 절연막(500d)을 형성한다. 금속 산화막(510a)은 예를 들면, 하프늄 산화막 또는 지르코늄 산화막일 수 있다. 금속 산화막(510a) 및 실리콘 산화막(520a)의 두께는 금속 원자(예를 들면, 하프늄 원자 또는 지르코늄 원자)와 실리콘(Si)의 조성비를 결정지을 수 있도록 제어한다. 따라서 금속 산화막(510a) 및 실리콘 산화막(520a)은 원자층 증착(ALD, Atomic Layer Deposition) 공정, 화학 기상 증착(CVD, Chemical Vapor Deopsition) 공정 또는 스퍼터링(sputtering) 공정으로 형성할 수 있다. Referring to FIG. 18, a fourth
제4 다층 절연막(500d)은 후속 공정에 의하여, 금속 산화막(510a)의 금속 원자 자리를 실리콘 원자로 일부 치환된 형태를 만들기 위하여 형성된다. 따라서 금속 산화막(510a)은 실리콘 산화막(520a) 보다 1개 층이 더 형성되는 것이 바람직하다. 즉, 금속 산화막(510a) 사이에 실리콘 산화막(520a)이 들어간 형태가 되는 것이 바람직하다. 예를 들면, 금속 산화막(510a)이 3개 층, 실리콘 산화막(520a)이 금속 산화막(510a)의 사이에 2개 층이 형성될 수 있다. 그러나 금속 산화막(510a) 사이에 실리콘 산화막(520a)이 들어가 있는 형태가 유지되는 한, 금속 산화 막(510a) 및 실리콘 산화막(520a)의 각각 형성된 층의 개수는 제한되지 않는다. The fourth
후속 공정에서 금속 산화막(510a) 및 실리콘 산화막(520a)은 금속 원자와 실리콘 원자가 균일하게 존재하는 단일막으로 형성되도록 할 수 있다. 따라서 실리콘 산화막(520a)의 두께는 금속 산화막(510a) 및 실리콘 산화막(520a)에 포함된 전체 금속 원자와 실리콘 원자 개수의 합에서 실리콘 원자 개수가 차지하는 비율을 제어할 수 있도록, 금속 산화막(510a)의 두께를 고려하여 결정한다. 또한 금속 산화막(510a)의 두께는, 후속 공정에서 실리콘 산화막(520a)의 실리콘(Si) 원자와 금속늄 산화막(510a)의 금속 원자가 균일하게 치환될 수 있도록 공정 조건을 고려하여 결정한다. In a subsequent process, the
도 18 및 19을 참조하면, 제4 다층 절연막(500d)에 결정화 및 치밀화를 위한 열처리를 하여 등축정계 또는 정방정계의 절연층(500)을 형성한다. 등축정계 또는 정방정계의 절연층(500)은 예를 들면, 하프늄 실리케이트 또는 지르코늄 실리케이트일 수 있다. 등축정계 또는 정방정계의 절연층(500)를 형성시키기 위한 상기 열처리는 비활성 가스, 산소 가스, 또는 비활성 가스 및 산소 가스의 혼합 가스의 분위기에서 400℃ 내지 700℃의 급속 열처리로 수행할 수 있다. 또한 상기 열처리는 열적 버짓(thermal budget)을 줄이기 위하여 200℃ 내지 400℃의 온도에서 플라즈마 열처리 또는 진공 열처리로 수행될 수 있다. Referring to FIGS. 18 and 19, the fourth
도 20은 본 발명의 실시 예에 따른 등축정계 또는 정방정계의 절연층을 포함하는 반도체 소자의 제4 양상의 단면도이다. 20 is a cross-sectional view of a fourth aspect of a semiconductor device including an insulating layer having an equiaxed or tetragonal system according to an embodiment of the present invention.
도 20을 참조하면, 반도체 소자(2)는 블로킹 절연막으로 사용되는 등축정계 또는 정방정계의 절연층(500)을 포함한다. 반도체 기판(100) 상에 터널링 산화막(110)을 형성한다. 반도체 기판(100)은 예를 들면, 실리콘 기판과 같은 통상의 반도체로 이루어질 수 있다. 반도체 기판(100)에는 예를 들면, 트랜지스터와 같은 반도체 소자 형성에 필요한 웰(well)과 같은 불순물 주입 영역(미도시), 개별 반도체 소자 간의 분리를 위한 소자 분리막(미도시), 소스 또는 드레인 영역(106) 등이 형성되어 있을 수 있다. Referring to FIG. 20, the
터널링 산화막(110)은 터널링 작용을 일으킬 수 있도록 형성하며, 30Å 내지 800Å의 두께를 가지도록 형성하는 것이 바람직하다. 터널링 산화막(110)은 실리콘 산화막(SiO2)이거나 하프늄 또는 지르코늄의 산화막을 포함할 수 있으나, 이에 제한되지는 않는다. The
터널링 산화막(110) 상에 전하 저장층(120)을 형성한다. 전하 저장층(120)은 20Å 내지 200Å의 두께를 가지도록 형성할 수 있으며, 크게 2가지 종류로 구분하여 형성할 수 있다. 전하 저장층(120)으로 도전체를 사용하는 경우, 전하 저장층(120)은 부유 게이트(floating gate)의 역할을 한다. 이 경우 전하 저장층(120)은 도핑되지 않은 폴리실리콘, n-타입 또는 p-타입 불순물로 도핑된 폴리실리콘 또는 금속을 포함하는 도전체일 수 있다. The
전하 저장층(120)으로 절연체를 사용하는 경우, 전하 저장층(120)은 트랩층(trap layer)의 역할을 한다. 트랩층의 역할을 하는 전하 저장층(120)은 실리콘 산화막보다 유전율이 크고, 후술할 블로킹 절연막보다는 유전율이 작은 물질로 형 성하는 것이 바람직하다. 예를 들어, 실리콘 산화막의 유전율이 3.9인 경우 전하 저장층(120)의 유전율이 3.9보다 약 6인 실리콘 질화막으로 형성할 수 있다. 따라서 상기 블로킹 절연막은 유전율이 6보다는 크도록 형성할 수 있다. 이 경우 전하 저장층(120)은 실리콘 질화막, 알루미늄 질화막, 또는 실리콘 옥시나이트라이드(oxynitride)막과 같은 질화막을 포함하여 형성할 수 있다. When an insulator is used as the
전하 저장층(120) 상에 블로킹 절연막을 형성한다. 상기 블로킹 절연막은 등축정계 또는 정방정계의 절연층(500)일 수 있다. 등축정계 또는 정방정계의 절연층(500)은 하프늄 원자 또는 지르코늄 원자를 포함하는 금속 실리케이트막일 수 있다. 즉, 등축정계 또는 정방정계의 절연층(500)은 예를 들면, 하프늄 실리케이트(Hfx1Siy1Oz1), 지르코늄 실리케이트(Zrx2SiY2Oz2) 또는 하프늄-지르코늄 실리케이트((Hf,Zr)x3Siy3Oz3)를 포함할 수 있다. A blocking insulating layer is formed on the
또는 등축정계 또는 정방정계의 절연층(500)은 하프늄 원자를 포함하는 금속 실리케이트막에 지르코늄계 산화막을 더 포함하는 다층막일 수 있다. 지르코늄계 산화막은 예를 들면, 지르코늄 산화막(ZrO2) 또는 지르코늄 실리케이트(Zrx2Siy2Oz2)일 수 있다. Alternatively, the equiaxed or tetragonal insulating
이러한 등축정계 또는 정방정계의 절연층(500)은 높은 유전율을 가지므로, 상기 블로킹 절연막으로 사용되는 경우에 두께를 더 두껍게 형성해도 동일한 전압을 사용할 수 있으므로 전하의 이동을 더욱 감소시킬 수 있다. 또한 실리콘이 첨가된 금속 실리케이트의 경우, 금속 원자와 실리콘 원자 개수의 합 중 실리콘 원자의 비율인 실리콘 농도가 증가할수록 에너지 밴드갭(energy bandgap)이 증가된다. 따라서 전하의 이동을 더욱 효율적으로 막을 수 있다.Since the insulating
따라서 등축정계 또는 정방정계의 절연층(500)이 상기 블로킹 절연막으로 사용되는 경우, 등축정계 또는 정방정계의 절연층(500)에 포함된 금속 실리케이트의 상기 실리콘 농도는 8% 내지 35%로 할 수 있다. Therefore, when the insulating
예를 들면, 등축정계 또는 정방정계의 절연층(500)이 하프늄 실리케이트인 경우, 하프늄 원자와 실리콘 원자 개수의 합 중 실리콘 원자의 비율을 8% 내지 35%로 할 수 있다. 예를 들면, 등축정계 또는 정방정계의 절연층(500)이 지르코늄 실리케이트인 경우, 지르코늄 원자와 실리콘 원자 개수의 합 중 실리콘 원자의 비율을 8% 내지 35%로 할 수 있다. For example, when the insulating
또는 예를 들면, 등축정계 또는 정방정계의 절연층(500)이 하프늄-지르코늄 실리케이트를 포함하는 경우, 하프늄 원자, 지르코늄 원자 및 실리콘 원자 개수의 합 중 실리콘 원자의 비율을 8% 내지 35%로 할 수 있다. Alternatively, for example, when the insulating
또한 도시하지는 않았으나, 상기 블로킹 절연막으로 등축정계 또는 정방정계의 절연층(500)을 두개 층 이상 포함할 수 있다. 또는 상기 블로킹 절연막으로 등축정계 또는 정방정계의 절연층(500)과 함께 다른 금속 산화막 또는 금속 실리케이트막을 각각 적어도 한개 층씩을 포함하는 복층 구조를 포함할 수 있다. 상기 다른 금속 산화막 또는 금속 실리케이트막은 예를 들면, 알루미늄 산화막(Al2O3), 지르코늄 산화막(ZrO2), 알루미늄 실리케이트(AlSix4Oy4), 하프늄 산화막(HfO2)일 수 있다. 알루미늄 산화막, 지르코늄 산화막 또는 하프늄 산화막을 포함하여 복층 구조를 형성하는 경우, 가장 상부에 금속 실리케이트막이 형성되도록 할 수 있다. Although not shown, the blocking insulating film may include two or more
등축정계 또는 정방정계의 절연층(500) 상에는 게이트 전극층(140)을 형성한다. 게이트 전극층(140)은 예를 들면, 폴리실리콘, 금속 및 금속실리사이드로 구성되는 군으로부터 선택되는 하나 또는 이들의 조합인 도전체로 형성할 수 있다. 또는 게이트 전극층(140)은 예를 들면, TaN, TaCN, TiN, TiAlN, W, WN, SrRuO3, Ru, RuO2 및 도핑된 폴리실리콘으로 구성되는 군으로부터 선택되는 하나 또는 이들의 조합인 절연체로 형성할 수 있다. The
전술한 바와 같이, 전하 저장층(120)으로 도전체를 사용하는 경우에는 부유 게이트형(floating gate type) 비휘발성 메모리 소자인 고전적인 의미의 플래시 메모리를 형성할 수 있다. 반면에 전하저장층(120)으로 절연체를 사용하는 경우에는 부유 트랩형(floating trap type) 비휘발성 메모리 소자인 전하 트랩형 플래시 메모리를 형성할 수 있다. As described above, when a conductor is used as the
도 21은 본 발명의 실시 예에 따른 등축정계 또는 정방정계의 절연층을 포함하는 반도체 소자의 제4 양상의 변형의 단면도이다. FIG. 21 is a cross-sectional view of a fourth embodiment of a semiconductor device including an insulating layer having an equiaxed or tetragonal system according to an embodiment of the present disclosure.
도 21을 참고하면, 블로킹 절연막(150)은 등축정계 또는 정방정계의 절연층(500)과 함께 제1 또는 제2 실리콘 산화막(152, 154)을 더 포함할 수 있다. 제1 실리콘 산화막(152)은 블로킹 절연막(150)의 가장 하단에 위치하여 전하 저장층(120)과 접하도록 할 수 있다. 또는 제2 실리콘 산화막(154)은 블로킹 절연 막(150)의 가장 상단에 위치하여 게이트 전극층(140)과 접하도록 할 수 있다. 블로킹 절연막(150)은 도시한 것과 같이 제1 실리콘 산화막(152) 및 제2 실리콘 산화막(154)을 모두 포함할 수도 있으나, 제1 실리콘 산화막(152) 또는 제2 실리콘 산화막(154) 중 하나만을 포함할 수도 있다. 이를 통하여 전하의 이동을 더욱 효과적으로 막을 수 있다. Referring to FIG. 21, the blocking insulating
또한 전술한바와 같이, 블로킹 절연막(150)은 등축정계 또는 정방정계의 절연층(500)을 두개 층 이상 포함할 수 있다. 또한 블로킹 절연막(150)은 다른 금속 산화막 또는 금속 실리케이트막을 각각 적어도 한개 층씩을 포함하는 복층 구조를 포함할 수 있다. In addition, as described above, the blocking insulating
도 22 내지 도 23은 본 발명의 실시 예에 따른 등축정계 또는 정방정계의 절연층과 ONO(Oxide-Nitride-Oxide) 구조를 가지는 절연층의 정전류 스트레스 하에서의 전압 시프트(voltage shift)를 측정한 결과이다.22 to 23 are results of measuring voltage shifts under constant current stress of an insulating layer of an equiaxed or tetragonal system and an insulating layer having an oxide-nitride-oxide (ONO) structure according to an embodiment of the present invention. .
도 22를 참조하면, 등축정계 또는 정방정계의 결정성을 가지는 하프늄 실리케이트의 상하단에 실리콘 산화막이 형성된 절연층과 ONO 구조를 가지는 절연층의 정전류 스트레스 하에서의 시간에 따른 전압 시프트 결과를 비교하여 나타내었다. 여기에서 등축정계 또는 정방정계의 결정성을 가지는 하프늄 실리케이트의 상단에 형성된 실리콘 산화막과 ONO 구조의 상단에 형성된 실리콘 산화막의 두께는 동일하도록 할 수 있다. 또한 등축정계 또는 정방정계의 결정성을 가지는 하프늄 실리케이트의 하단에 형성된 실리콘 산화막과 ONO 구조의 하단에 형성된 실리콘 산화막의 두께도 동일하도록 할 수 있다.Referring to FIG. 22, a voltage shift result with time under constant current stress between an insulating layer having a silicon oxide film formed on upper and lower ends of an axial crystalline silica having an equiaxed crystal or a tetragonal crystal and an insulating layer having an ONO structure is shown. The thickness of the silicon oxide film formed on the top of the hafnium silicate having the crystallinity of equiaxed or tetragonal and the silicon oxide film formed on the top of the ONO structure may be the same. In addition, the thickness of the silicon oxide film formed at the bottom of the hafnium silicate having the crystallinity of equiaxed or tetragonal and the silicon oxide film formed at the bottom of the ONO structure may be the same.
정전류 스트레스 하에서의 시간에 따른 전압 시프트 결과를 보면, 등축정계 또는 정방정계의 결정성을 가지는 하프늄 실리케이트의 경우, ONO 구조의 절연층에 비해서 전압 시프트가 감소함을 알 수 있다. 또한 등축정계 또는 정방정계의 하프늄 실리케이트들 간에도 실리콘 농도가 증가(15%, 35%)할수록, 전압 시프트는 더욱 감소한다. 즉, 실리콘 농도가 높은 등축정계 또는 정방정계의 하프늄 실리케이트를 적용하면, 블로킹 절연막(150) 내로의 전하 트래핑(electron trapping)이 감소됨을 알 수 있다.As a result of the voltage shift over time under constant current stress, it can be seen that in the case of hafnium silicate having crystallinity of equiaxed or tetragonal system, the voltage shift is reduced compared to the insulating layer of the ONO structure. In addition, as the silicon concentration increases (15% and 35%) even between axial or tetragonal hafnium silicates, the voltage shift decreases further. In other words, it can be seen that if trapping hafnium silicates having an equiaxed or tetragonal crystalline silicon having a high silicon concentration is applied, electron trapping into the blocking insulating
도 20 내지 21에서 보인 것과 같은 비휘발성 메모리 소자(2)의 경우, 터널링 산화막(110)과 블로킹 절연막(150) 사이의 결합비(coupling ratio)가 전하 이동을 막는 데에 있어서 중요한 요소가 된다. 즉, 터널링 산화막(110)과 블로킹 절연막(150)의 캐패시턴스(capacitance) 합 중에서 블로킹 절연막(150)의 캐패시턴스의 비율인 결합비가 커지는 것이 바람직하다. 따라서 하프늄 실리케이트와 같은 금속 실리케이트가 등축정계 또는 정방정계의 결정성을 가지는 경우, 상대적으로 높은 유전율을 가지므로 블로킹 절연막(150)에 적용하면, 동일한 물리적 두께를 가지는 조건에서 더 높은 결합비를 가질 수 있다.In the case of the
도 23을 참조하면, 하프늄 실리케이트의 상하단에 실리콘 산화막이 형성된 절연층의 열처리 온도 조건(850℃, 950℃, 1050℃)에 따른 정전류 스트레스 하에서의 전압 시프트(voltage shift)를 측정한 결과를 나타낸다. 도시한 것과 같이, 시간 증가에 따른 전압 시프트의 감소는 열처리 온도가 증가할수록 더욱 줄어들게 된다. 이는 스트레스 하에서의 누설 전류의 증가를 최소화하는 것을 의미한다. 따라 서 열처리 온도가 증가할수록 등축정계 또는 정방정계의 결정성이 더욱 견고해짐을 확인할 수 있다.Referring to FIG. 23, a voltage shift under constant current stress according to heat treatment temperature conditions (850 ° C., 950 ° C., and 1050 ° C.) of an insulating layer having a silicon oxide film formed on upper and lower ends of a hafnium silicate is measured. As shown, the decrease in the voltage shift with time increases as the heat treatment temperature increases. This means minimizing the increase in leakage current under stress. Therefore, as the heat treatment temperature increases, the crystallinity of the equiaxed or tetragonal system becomes more robust.
도 24는 본 발명의 일 실시 예에 따른 카드(800)를 보여주는 개략도이다.24 is a schematic diagram illustrating a
도 24를 참조하면, 제어기(810)와 메모리(820)는 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들어, 제어기(810)의 명령에 따라서, 메모리(820)와 제어기(810)는 데이터를 주고받을 수 있다. 이에 따라, 카드(800)는 메모리(820)에 데이터를 저장하거나 또는 메모리(820)로부터 데이터를 외부로 출력할 수 있다.Referring to FIG. 24, the
메모리(820)는 도 1, 도 4 내지 도 13, 도 18 내지 도 21에서 설명한 반도체 소자와 같은 메모리 소자를 포함할 수 있다. 여기에 사용되는 메모리 소자는 그 종류에 제한되지 않고, 예컨대 디램(DRAM), 에스램(SRAM), 플래시(flash) 메모리, 상전이 메모리(phase change RAM; PRAM) 등을 포함할 수 있다. The
이러한 카드(800)는 다양한 휴대용 전자 장치, 예컨대 멀티미디어 카드(multi media card; MMC) 또는 보안 디지털(secure digital card; SD) 카드에 이용될 수 있다.The
도 25는 본 발명의 일 실시 예에 따른 시스템(900)을 보여주는 블록도이다.25 is a block diagram illustrating a
도 25를을 참조하면, 프로세서(910), 입/출력 장치(930) 및 메모리(920)는 버스(bus, 940)를 이용하여 서로 데이터 통신을 할 수 있다. 프로세서(910)는 프로그램을 실행하고, 시스템(900)을 제어하는 역할을 할 수 있다. 입/출력 장치(930)는 시스템(900)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(900)은 입/출력 장치(930)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다.Referring to FIG. 25, the
메모리(920)는 프로세서(910)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 메모리(920)는 도 1, 도 4 내지 도 13, 도 18 내지 도 21에서 설명한 반도체 소자와 같은 메모리 소자를 포함할 수 있다. 여기에 사용되는 메모리 소자는 그 종류에 제한되지 않고, 예컨대 디램(DRAM), 에스램(SRAM), 플래시(flash) 메모리, 상전이 메모리(phase change RAM; PRAM) 등을 포함할 수 있다. The
예를 들어, 이러한 시스템(900)은 다양한 휴대용 전자 장치, 예컨대 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 고상 디스크(solid state disk; SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.For example, such a
발명의 특정 실시 예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서 본 발명은 상기 실시 예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시 예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.The foregoing description of specific embodiments of the invention has been presented for purposes of illustration and description. Therefore, the present invention is not limited to the above embodiments, and it is apparent that many modifications and variations are possible in the technical idea of the present invention, such as by combining the embodiments by those skilled in the art. .
도 1, 도4, 도 5, 도 20 및 도 21은 본 발명의 실시 예에 따른 등축정계 또는 정방정계의 절연층을 포함하는 반도체 소자의 양상들을 나타내는 단면도들이다. 1, 4, 5, 20, and 21 are cross-sectional views illustrating aspects of a semiconductor device including an insulating layer having an equiaxed or tetragonal system according to an embodiment of the present invention.
도 6 내지 도 7는 본 발명의 제1 실시 예에 따른 등축정계 또는 정방정계의 절연층을 형성하는 방법을 나타내는 단면도들이다.6 to 7 are cross-sectional views illustrating a method of forming an insulating layer of an equiaxed or tetragonal system according to a first embodiment of the present invention.
도 8 내지 도 9은 본 발명의 제2 실시 예에 따른 등축정계 또는 정방정계의 절연층을 형성하는 방법을 나타내는 단면도들이다.8 to 9 are cross-sectional views illustrating a method of forming an insulating layer of an equiaxed or tetragonal system according to a second embodiment of the present invention.
도 10 내지 도 11는 본 발명의 제2 실시 예의 변형에 따른 등축정계 또는 정방정계의 절연층을 형성하는 방법을 나타내는 단면도들이다.10 to 11 are cross-sectional views illustrating a method of forming an insulating layer of an equiaxed or tetragonal system according to a modification of the second embodiment of the present invention.
도 12 내지 도 13은 본 발명의 제3 실시 예에 따른 등축정계 또는 정방정계의 절연층을 형성하는 방법을 나타내는 단면도들이다.12 to 13 are cross-sectional views illustrating a method of forming an insulating layer of an equiaxed or tetragonal system according to a third embodiment of the present invention.
도 18 내지 도 19은 본 발명의 제4 실시 예에 따른 등축정계 또는 정방정계의 절연층을 형성하는 방법을 나타내는 단면도들이다.18 to 19 are cross-sectional views illustrating a method of forming an insulating layer of an equiaxed or tetragonal system according to a fourth embodiment of the present invention.
도 24는 본 발명의 실시 예에 따른 카드를 보여주는 개략도이고; 그리고 도 25는 본 발명의 실시 예에 따른 시스템을 보여주는 개략도이다.24 is a schematic diagram showing a card according to an embodiment of the present invention; 25 is a schematic diagram illustrating a system according to an exemplary embodiment of the present invention.
<도면에 주요부분에 대한 설명><Description of main parts in the drawing>
100, 100a : 반도체 기판, 500 : 등축정계 또는 정방정계의 절연층, 500a~500d : 제1 내지 제4 다층 절연막, 502 : 제1 절연층, 504 : 등축정계 또는 정방정계의 제2 절연층, 504a : 제2 절연층, 506 : 등축정계 또는 정방정계의 제3 절연층, 506a : 제3 절연층, 100, 100a: semiconductor substrate, 500: equiaxed or tetragonal insulating layer, 500a to 500d: first to fourth multilayer insulating films, 502: first insulating layer, 504: second insulating layer of equiaxed or tetragonal, 504a: second insulating layer, 506: third insulating layer of equiaxed or tetragonal system, 506a: third insulating layer,
Claims (20)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/238,822 US8159012B2 (en) | 2007-09-28 | 2008-09-26 | Semiconductor device including insulating layer of cubic system or tetragonal system |
| US13/418,472 US8710564B2 (en) | 2007-09-28 | 2012-03-13 | Semiconductor device including insulating layer of cubic system or tetragonal system |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20070098402 | 2007-09-28 | ||
| KR1020070098402 | 2007-09-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090032971A true KR20090032971A (en) | 2009-04-01 |
| KR101529674B1 KR101529674B1 (en) | 2015-06-19 |
Family
ID=40759635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080083516A KR101529674B1 (en) | 2007-09-28 | 2008-08-26 | Semiconductor device having insulating layer of cubic system or tetragonal system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101529674B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110104321A (en) * | 2010-03-16 | 2011-09-22 | 삼성전자주식회사 | Semiconductor device |
| US8399364B2 (en) | 2010-03-16 | 2013-03-19 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices including multilayer dielectric layers |
| US8969188B2 (en) | 2008-09-26 | 2015-03-03 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936513B2 (en) * | 2003-05-30 | 2005-08-30 | Micron Technology, Inc. | Methods of forming capacitors and electronic devices |
| KR100607178B1 (en) * | 2004-01-14 | 2006-08-01 | 삼성전자주식회사 | Capacitor including a dielectric layer having crystalline areas distributed inhomogeneously and method of fabricating the same |
-
2008
- 2008-08-26 KR KR1020080083516A patent/KR101529674B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8969188B2 (en) | 2008-09-26 | 2015-03-03 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices |
| KR20110104321A (en) * | 2010-03-16 | 2011-09-22 | 삼성전자주식회사 | Semiconductor device |
| US8399364B2 (en) | 2010-03-16 | 2013-03-19 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices including multilayer dielectric layers |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101529674B1 (en) | 2015-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8710564B2 (en) | Semiconductor device including insulating layer of cubic system or tetragonal system | |
| US11424253B2 (en) | Device including a floating gate electrode and a layer of ferroelectric material and method for the formation thereof | |
| KR101647384B1 (en) | Semiconductor device | |
| US8203176B2 (en) | Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric | |
| JP2014053568A (en) | Ferroelectric memory and method of manufacturing the same | |
| JP2011054708A (en) | Insulating film, method of manufacturing the same, semiconductor device, and data processing system | |
| US8969188B2 (en) | Methods of fabricating semiconductor devices | |
| KR100634241B1 (en) | Semiconductor capacitor and method of manufacturing the same | |
| JP2011060825A (en) | Semiconductor device and method of manufacturing the same | |
| TW202209649A (en) | Semiconductor device | |
| KR101547313B1 (en) | Semiconductor devices including a dielectric | |
| EP4006934A1 (en) | Semiconductor capacitor device and semiconductor apparatus including the same | |
| US8258064B2 (en) | Methods of forming a metal silicate layer and methods of fabricating a semiconductor device including the metal silicate layer | |
| KR20230006206A (en) | A capacitor and a dram device including the same | |
| KR101529674B1 (en) | Semiconductor device having insulating layer of cubic system or tetragonal system | |
| JP2011192801A (en) | Capacitor element, method for manufacturing capacitor element, and semiconductor device | |
| KR102253595B1 (en) | Semiconductor devices including capacitors and methods for manufacturing the same | |
| JP5373619B2 (en) | Capacitor, semiconductor device having the same, and method of manufacturing capacitor | |
| JP5262233B2 (en) | Capacitor structure with zirconium nitride interface layer | |
| KR101654027B1 (en) | Method for fabricating of semiconductor device | |
| KR20230112049A (en) | Capacitor, semiconductor device inclduing the same, method of fabricating capacitor | |
| KR101356699B1 (en) | Semiconductor memory device and the method for fabricating the same | |
| KR100753079B1 (en) | Method for fabricating nonvolatile memory device | |
| KR101716473B1 (en) | Method for fabricating of semiconductor device | |
| KR20150031380A (en) | Semiconductor device including capacitor and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| E90F | Notification of reason for final refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190530 Year of fee payment: 5 |