KR20090032236A - Flash memory device and method for manufacturing the same - Google Patents

Flash memory device and method for manufacturing the same Download PDF

Info

Publication number
KR20090032236A
KR20090032236A KR1020070097272A KR20070097272A KR20090032236A KR 20090032236 A KR20090032236 A KR 20090032236A KR 1020070097272 A KR1020070097272 A KR 1020070097272A KR 20070097272 A KR20070097272 A KR 20070097272A KR 20090032236 A KR20090032236 A KR 20090032236A
Authority
KR
South Korea
Prior art keywords
trench
semiconductor substrate
flash memory
memory device
floating gate
Prior art date
Application number
KR1020070097272A
Other languages
Korean (ko)
Inventor
홍정표
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070097272A priority Critical patent/KR20090032236A/en
Publication of KR20090032236A publication Critical patent/KR20090032236A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

A flash memory device and a method of manufacture thereof are provided to easily control the flash memory operation voltage by forming a gate into the trench shape. A flash memory device comprises a semiconductor substrate(50), a tunnel oxide film(52), a floating gate(54), an oxide-nitride-oxide film(56), a control gate(58), a source region(60), and a drain region(62). A trench is formed in the semiconductor substrate. The tunnel oxide film is formed in the trench inner wall. The floating gate is formed in the tunnel oxide film. The oxide-nitride-oxide film is formed on the top of the floating gate. The control gate is formed on the top of the oxide-nitride-oxide film.

Description

플래시 메모리 소자 및 그의 제조 방법{Flash memory device and method for manufacturing the same}Flash memory device and method for manufacturing the same

본 발명은 반도체 소자에 관한 것으로서, 특히, 트렌치(trench)형 플래시(flash) 메모리 소자 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to trench type flash memory devices and methods of manufacturing the same.

이하, 일반적인 플래시 메모리 소자에 대해 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a general flash memory device will be described with reference to the accompanying drawings.

도 1은 일반적인 플래시 메모리 소자의 단면도이다1 is a cross-sectional view of a general flash memory device.

도 1을 참조하면, 일반적인 플래시 메모리 소자는 반도체 기판(10), 터널(tunnel) 산화막(12), 플로팅(floating) 게이트(14), ONO(Oxide-Nitride-Oxide) 막(16), 제어(control) 게이트(18), 소스(20) 및 드레인(22)으로 구성된다.Referring to FIG. 1, a general flash memory device may include a semiconductor substrate 10, a tunnel oxide film 12, a floating gate 14, an oxide-nitride-oxide (ONO) film 16, and a control ( control) is comprised of a gate 18, a source 20 and a drain 22.

채널 온 된 상태에서 드레인(22)에 전압을 인가하면, 아주 좁은 영역에 전압이 걸리기 때문에 전계(electric field)가 커진다. 이 때, 핫 캐리어(hot carrier)가 생성되고, 생성된 핫 캐리어가 게이트 전압의 전위를 바라보고 얇은 터널 산화막(12)을 뚫고 플로팅 게이트(14)에 도달한다. 플로팅 게이트(14)의 아래로 터널 산화막(12)이 배치되고 위로 ONO 막(16)이 배치되어 있으므로, 아주 높은 전계를 가하지 않는 한, 핫 캐리어는 플로팅 게이트(14)를 빠져 나가지 못한다. 이와 같이, 플래시 메모리 소자는 일반적인 트랜지스터들과 달리 폴리 실리콘(12 및 16) 사이에 ONO 막(16)이 존재하는 구조를 갖는다. 이러한 구조를 제작하기 위해, 폴리 실리콘 뿐만 아니라 산화막과 질화막을 인 시츄(insitu)로 진행해야만 한다. 이 때, 성질이 서로 다른 막질을 교대로 에칭하게 되면, 사용하는 가스의 종류가 에칭 스텝에 따라 달라지게 되어 에칭율(etch rate)및 선택비가 변화게 된다. 이로 인해, 게이트 임계 치수(CD:Critical Dimension) 및 터널 산화막(12)의 두께를 변화시켜 공정상의 재현성을 감소시키게 되는 문제점이 있다.When voltage is applied to the drain 22 in the channel on state, the electric field is large because the voltage is applied to a very narrow region. At this time, a hot carrier is generated, and the generated hot carrier looks at the potential of the gate voltage and passes through the thin tunnel oxide film 12 to reach the floating gate 14. Since the tunnel oxide film 12 is disposed below the floating gate 14 and the ONO film 16 is disposed above, the hot carrier cannot exit the floating gate 14 unless a very high electric field is applied. As such, the flash memory device has a structure in which the ONO film 16 exists between the polysilicon 12 and 16 unlike the general transistors. In order to fabricate such a structure, not only polysilicon but also oxide and nitride films must be in situ. At this time, when the films having different properties are etched alternately, the type of gas to be used varies depending on the etching step, thereby changing the etching rate and selectivity. For this reason, there is a problem that the process reproducibility is reduced by changing the gate critical dimension (CD) and the thickness of the tunnel oxide film 12.

본 발명이 이루고자 하는 기술적 과제는, 터널 산화막의 두께 및 게이트 임계 치수의 조절이 용이한 플래시 메모리 소자 및 그의 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a flash memory device and a method of manufacturing the same, wherein the thickness of the tunnel oxide film and the gate critical dimension can be easily adjusted.

상기 과제를 이루기 위한 본 발명에 의한 플래시 메모리 소자의 제조 방법은, 반도체 기판 내부에 트렌치를 형성하는 단계 및 상기 트렌치 내부에 터널 산화막, 플로팅 게이트, ONO 막 및 제어 게이트를 순차적으로 적층하여 형성하는 단계로 이루어지는 것이 바람직하다.In accordance with another aspect of the present invention, a method of manufacturing a flash memory device includes forming a trench in a semiconductor substrate and sequentially stacking a tunnel oxide film, a floating gate, an ONO film, and a control gate in the trench. It is preferable that it consists of.

상기 다른 과제를 이루기 위한 본 발명에 의한 플래시 메모리 소자는, 반도체 기판 내부에 형성된 트렌치 및 상기 트렌치 내부에 순차적으로 적층되어 형성된 터널 산화막, 플로팅 게이트, ONO 막 및 제어 게이트로 구성되는 것이 바람직하다.In accordance with another aspect of the present invention, a flash memory device includes a trench formed in a semiconductor substrate, and a tunnel oxide film, a floating gate, an ONO film, and a control gate formed by sequentially stacking the trench.

이상에서 설명한 바와 같이, 본 발명에 의한 플래시 메모리 소자 및 그의 제조 방법은 플래시 메모리 소자의 게이트를 형성할 때, 성질이 서로 다른 막질 즉, 플로팅 게이트용 폴리, ONO 층, 제어 게이트용 폴리를 인시츄로 에칭하지 않으므로서, 이들 층들을 인시츄로 에칭시 발생하는 변화를 원천적으로 방지할 수 있어, 터널 산화막(52)의 두께 및 게이트 CD 조절을 용이하게 하고, 트렌치 형태로 게이트를 형성하여 깊이 조절을 통해 플래시 메모리 작동 전압을 용이하게 조절할 수 있 도록 하는 효과를 갖는다. 결국, 종래의 플래시 메모리 소자보다 터널 산화막 및 게이트 CD 조절을 용이하게 하여 제품 특성의 재현성을 높일 수 있다.As described above, the flash memory device and the method of manufacturing the same according to the present invention, when forming a gate of the flash memory device, in situ to the film quality having different properties, that is, the floating gate poly, the ONO layer, the control gate poly By not etching the layers, it is possible to fundamentally prevent changes in the etching of these layers in situ, thereby facilitating the adjustment of the thickness and the gate CD of the tunnel oxide film 52, and forming the gate in the form of a trench to adjust the depth. Through this, it is possible to easily adjust the flash memory operating voltage. As a result, the tunnel oxide film and the gate CD can be controlled more easily than the conventional flash memory device, thereby increasing the reproducibility of the product characteristics.

이하, 본 발명에 의한 플래시 메모리 소자를 첨부한 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a flash memory device according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 의한 플래시 메모리 소자의 단면도이다.2 is a cross-sectional view of a flash memory device according to the present invention.

도 2를 참조하면, 본 발명에 의한 플래시 메모리 소자는 반도체 기판(50), 터널 산화막(52), 플로팅 게이트(54), ONO(Oxide-Nitride-Oxide) 막(56), 제어 게이트(58), 소스 영역(60) 및 드레인 영역(62)으로 구성된다.Referring to FIG. 2, a flash memory device according to the present invention may include a semiconductor substrate 50, a tunnel oxide film 52, a floating gate 54, an oxide-nitride-oxide (ONO) film 56, and a control gate 58. And a source region 60 and a drain region 62.

부연하면, 반도체 기판(50) 내부에 트렌치가 형성된다. 형성된 트렌치 내벽에 터널 산화막(52)이 형성되어 있고, 터널 산화막(52)상에 플로팅 게이트(54)가 형성되어 있다.In other words, trenches are formed in the semiconductor substrate 50. A tunnel oxide film 52 is formed on the formed trench inner wall, and a floating gate 54 is formed on the tunnel oxide film 52.

형성된 플로팅 게이트(54)의 상부에 ONO 막(56)이 형성되어 있으며, ONO막(56)의 상부에 제어 게이트(58)가 형성되어 있다. 트렌치의 양측의 반도체 기판(50)의 내부에 소스 영역(60)과 드레인 영역(62)이 형성되어 있다.The ONO film 56 is formed on the formed floating gate 54, and the control gate 58 is formed on the ONO film 56. The source region 60 and the drain region 62 are formed in the semiconductor substrate 50 on both sides of the trench.

즉, 본 발명에 의한 플래시 메모리 소자는, 트렌치 내부에 터널 산화막(52), 플로팅 게이트(54), ONO 막(56) 및 제어 게이트(58)가 적층 매립되어 형성되어 있다.That is, in the flash memory device according to the present invention, the tunnel oxide film 52, the floating gate 54, the ONO film 56, and the control gate 58 are formed in the trench.

이하, 본 발명에 의한 플래시 메모리 소자의 제조 방법의 실시예를 첨부한 도면들을 참조하여 다음과 같이 설명한다.Hereinafter, an embodiment of a method of manufacturing a flash memory device according to the present invention will be described with reference to the accompanying drawings.

도 3a 내지 도 3h는 본 발명의 실시예에 의한 플래시 메모리 소자의 공정 단면도들이다.3A to 3H are cross-sectional views illustrating a process of flash memory device according to an embodiment of the present invention.

도 3a에 도시된 바와 같이, 반도체 기판(50) 내부에 트렌치(64)를 형성한다. 이를 위해, 반도체 기판(50)의 감광막(미도시)을 도포하고, 도포된 감광막을 패터닝하여 트렌치를 위한 반도체 기판(50) 부분을 노출시킨다. 이후, 감광막 패턴을 마스크로 이용하여 반도체 기판(50)의 노출된 면을 식각하여 트렌치를 형성한다. 트렌치를 형성한 후, 감광막 패턴을 제거한다.As shown in FIG. 3A, a trench 64 is formed in the semiconductor substrate 50. To this end, a photosensitive film (not shown) of the semiconductor substrate 50 is coated, and the coated photosensitive film is patterned to expose a portion of the semiconductor substrate 50 for the trench. Thereafter, the exposed surface of the semiconductor substrate 50 is etched using the photoresist pattern as a mask to form a trench. After the trench is formed, the photoresist pattern is removed.

도 3b 내지 도 3h에 도시된 바와 같이, 트렌치(64) 내부에 터널 산화막(52), 플로팅 게이트(54), ONO 막(56) 및 제어 게이트(58)를 순차적으로 적층하여 형성한다.As shown in FIGS. 3B to 3H, the tunnel oxide film 52, the floating gate 54, the ONO film 56, and the control gate 58 are sequentially stacked in the trench 64.

도 3b 내지 도 3h를 참조하여 보다 상세히 살펴보면, 도 3b에 도시된 바와 같이, 트렌치(64)의 내벽에 터널 산화막(52)을 형성한다. 여기서, 산화막은 열산화에 의해 형성될 수 있다. 예를 들어, 터널 산화막(52)은 50 내지 150Å의 두께로 형성될 수 있다.3B to 3H, a tunnel oxide film 52 is formed on an inner wall of the trench 64 as shown in FIG. 3B. Here, the oxide film may be formed by thermal oxidation. For example, the tunnel oxide film 52 may be formed to a thickness of 50 to 150 kPa.

도 3c에 도시된 바와 같이, 터널 산화막(52)을 포함하는 반도체 기판(50)의 전면에 플로팅 게이트용 폴리(70)를 증착한다.As shown in FIG. 3C, the floating gate poly 70 is deposited on the entire surface of the semiconductor substrate 50 including the tunnel oxide layer 52.

이후, 도 3d에 도시된 바와 같이, 트렌치(64)의 내부의 일부에만 잔존하도록 플로팅 게이트용 폴리(70)를 에치 백(etchback)하여 플로팅 게이트(54)를 형성한다. 예를 들어, 플로팅 게이트(54)의 최소 깊이가 2500 내지 3500Å가 될 수 있도록 에치백 공정이 수행될 수 있다.Thereafter, as shown in FIG. 3D, the floating gate poly 70 is etched back so as to remain only in a part of the inside of the trench 64 to form the floating gate 54. For example, an etch back process may be performed such that the minimum depth of the floating gate 54 may be 2500 to 3500 microns.

이후, 도 3e에 도시된 바와 같이, 트렌치(64)의 내부에서 플로팅 게이트(52) 상에 ONO 층(54)을 형성한다.Thereafter, as shown in FIG. 3E, an ONO layer 54 is formed on the floating gate 52 inside the trench 64.

ONO 층(54)을 형성하기 위해, 도 3d에 도시된 플로팅 게이트(54)를 포함하는 반도체 기판(50)의 전면에 제1 산화막, 질화막 및 제2 산화막을 순차적으로 적층한 후, 에치백에 의해 도 3e에 도시된 바와 같이 ONO 막(56)을 형성할 수 있다. 예를 들어, ONO 층(54)의 최소 깊이가 3100 내지 3200Å가 될 수 있도록 에치백 공정이 수행될 수 있다.In order to form the ONO layer 54, the first oxide film, the nitride film and the second oxide film are sequentially stacked on the entire surface of the semiconductor substrate 50 including the floating gate 54 shown in FIG. As a result, the ONO film 56 can be formed as shown in FIG. 3E. For example, an etch back process may be performed such that the minimum depth of the ONO layer 54 may be between 3100 and 3200 mm 3.

도 3f에 도시된 바와 같이, ONO 층(56)을 포함하는 반도체 기판(50)의 전면에 제어 게이트용 폴리(72)를 증착한다.As shown in FIG. 3F, the control gate poly 72 is deposited on the entire surface of the semiconductor substrate 50 including the ONO layer 56.

이후, 도 3g에 도시된 바와 같이, 트렌치(64) 내부에서 ONO 층(56)의 상부에만 남도록 제어 게이트용 폴리(72)를 에치백하여 제어 게이트(58)를 형성한다. 예를 들어, 제어 게이트(58)의 최소 깊이가 400 내지 600Å가 될 수 있도록 에치백 공정이 수행될 수 있다.Thereafter, as shown in FIG. 3G, the control gate poly 72 is etched back to form only the upper portion of the ONO layer 56 inside the trench 64 to form the control gate 58. For example, an etch back process can be performed such that the minimum depth of the control gate 58 can be between 400 and 600 microns.

이후, 도 3h에 도시된 바와 같이 트렌치(64)의 양측의 반도체 기판(50) 내에 고농도의 불순물 이온 예를 들면, N+ 이온을 주입하여 소스 영역(60)과 드레인 영역(62)을 형성한다.Thereafter, as illustrated in FIG. 3H, a high concentration of impurity ions, for example N + ions, is implanted into the semiconductor substrate 50 on both sides of the trench 64 to form the source region 60 and the drain region 62.

소스 영역(60)과 드레인 영역(62)을 형성하기 위해, 도 3g에 도시된 제어 게이트(58)를 포함하는 반도체 기판(50)의 전면에 감광막(미도시)을 도포하고, 도포된 감광막을 패터닝하여 반도체 기판(50)에서 소스와 드레인 영역들(60 및 62)이 형성될 영역을 노출시킨다. 노출된 부분에 화살표 방향으로 불순물 이온을 주입하 여 소스 영역(60)과 드레인 영역(62)을 형성한다.In order to form the source region 60 and the drain region 62, a photosensitive film (not shown) is coated on the entire surface of the semiconductor substrate 50 including the control gate 58 shown in FIG. 3G, and the applied photosensitive film is applied. Patterning exposes the region in which the source and drain regions 60 and 62 are to be formed in the semiconductor substrate 50. The source region 60 and the drain region 62 are formed by implanting impurity ions in the exposed portion in the direction of the arrow.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

도 1은 일반적인 플래시 메모리 소자의 단면도이다1 is a cross-sectional view of a general flash memory device.

도 2는 본 발명에 의한 플래시 메모리 소자의 단면도이다.2 is a cross-sectional view of a flash memory device according to the present invention.

도 3a 내지 도 3h는 본 발명의 실시예에 의한 플래시 메모리 소자의 공정 단면도들이다.3A to 3H are cross-sectional views illustrating a process of flash memory device according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

50 : 반도체 기판 52 : 터널 산화막 50 semiconductor substrate 52 tunnel oxide film

54 : 플로팅 게이트 56 : ONO 막54: floating gate 56: ONO film

58 : 제어 게이트 60 : 소스 영역58: control gate 60: source region

62 : 드레인 영역62: drain region

Claims (5)

(a) 반도체 기판 내부에 트렌치를 형성하는 단계; 및(a) forming a trench in the semiconductor substrate; And (b) 상기 트렌치 내부에 터널 산화막, 플로팅 게이트, ONO 막 및 제어 게이트를 순차적으로 적층하여 형성하는 단계를 구비하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.and (b) sequentially stacking tunnel oxide films, floating gates, ONO films, and control gates in the trenches. 제1 항에 있어서, 상기 (b) 단계는The method of claim 1, wherein step (b) 상기 트렌치의 내벽에 상기 터널 산화막을 형성하는 단계;Forming the tunnel oxide layer on an inner wall of the trench; 상기 터널 산화막을 포함하는 상기 반도체 기판의 전면에 플로팅 게이트용 폴리를 증착하는 단계;Depositing a poly for floating gate on an entire surface of the semiconductor substrate including the tunnel oxide layer; 상기 트렌치의 내부의 일부에만 잔존하도록 상기 플로팅 게이트용 폴리를 에치 백하여 상기 플로팅 게이트를 형성하는 단계;Etching back the floating gate poly so as to remain only in a portion of the inside of the trench to form the floating gate; 상기 트렌치의 내부에서 상기 플로팅 게이트 상에 상기 ONO 층을 형성하는 단계;Forming the ONO layer on the floating gate inside the trench; 상기 ONO 층을 포함하는 상기 반도체 기판의 전면에 제어 게이트용 폴리를 증착하는 단계; 및Depositing a poly for control gate on a front surface of the semiconductor substrate including the ONO layer; And 상기 트렌치 내부에서 상기 ONO 층의 상부에만 남도록 상기 제어 게이트용 폴리를 에치백하여 상기 제어 게이트를 형성하는 단계를 구비하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.And forming the control gate by etching back the poly for the control gate so that only the upper portion of the ONO layer remains in the trench. 제1 항에 있어서, 상기 플래시 메모리 소자의 제조 방법은The method of claim 1, wherein the flash memory device is manufactured. 상기 트렌치의 양측의 상기 반도체 기판 내에 이온을 주입하여 소스 영역 및 드레인 영역을 형성하는 단계를 더 구비하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.And implanting ions into the semiconductor substrate on both sides of the trench to form a source region and a drain region. 반도체 기판 내부에 형성된 트렌치; 및A trench formed inside the semiconductor substrate; And 상기 트렌치 내부에 순차적으로 적층되어 형성된 터널 산화막, 플로팅 게이트, ONO 막 및 제어 게이트를 구비하는 것을 특징으로 하는 플래시 메모리 소자.And a tunnel oxide film, a floating gate, an ONO film, and a control gate, which are sequentially stacked in the trench. 제4 항에 있어서, 상기 플래시 메모리 소자는The method of claim 4, wherein the flash memory device 상기 반도체 기판의 내부에서 상기 트렌치의 양측에 형성된 소스 영역 및 드레인 영역들을 더 구비하는 것을 특징으로 하는 플래시 메모리 소자.And a source region and a drain region formed at both sides of the trench in the semiconductor substrate.
KR1020070097272A 2007-09-27 2007-09-27 Flash memory device and method for manufacturing the same KR20090032236A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070097272A KR20090032236A (en) 2007-09-27 2007-09-27 Flash memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070097272A KR20090032236A (en) 2007-09-27 2007-09-27 Flash memory device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20090032236A true KR20090032236A (en) 2009-04-01

Family

ID=40759097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070097272A KR20090032236A (en) 2007-09-27 2007-09-27 Flash memory device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20090032236A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972301A (en) * 2013-01-31 2014-08-06 英飞凌科技股份有限公司 Semiconductor device, integrated circuit and method of manufacturing an integrated circuit
CN105355548A (en) * 2015-10-27 2016-02-24 上海华虹宏力半导体制造有限公司 Manufacturing method for trench gate MOSFET with shield gate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972301A (en) * 2013-01-31 2014-08-06 英飞凌科技股份有限公司 Semiconductor device, integrated circuit and method of manufacturing an integrated circuit
CN105355548A (en) * 2015-10-27 2016-02-24 上海华虹宏力半导体制造有限公司 Manufacturing method for trench gate MOSFET with shield gate

Similar Documents

Publication Publication Date Title
CN101952958B (en) Systems and devices including fin transistors and methods of using, making, and operating the same
JP2005039270A (en) Memory device and manufacturing method therefor
JP2015118972A (en) Method of manufacturing semiconductor device
US20200251565A1 (en) Gate structure of split-gate metal oxide semiconductor field effect transistor and manufacturing method thereof
KR20050013214A (en) Conductive spacers extended floating gates
JP4395871B2 (en) Manufacturing method of MOSFET element in peripheral region
US20190157136A1 (en) Semiconductor device and fabrication method thereof
KR100895943B1 (en) Method for providing fabrication process of high voltage device
KR20090032236A (en) Flash memory device and method for manufacturing the same
KR100319610B1 (en) A transistor of semiconductor device and fabrication method thereof
JP2005513800A (en) Manufacturing of non-volatile memory cells
KR100343471B1 (en) Method for fabricating a semiconductor
US7145192B2 (en) MOS transistor and method of manufacturing the same
KR100611083B1 (en) Mos transistor and method for manufacturing the same
JP2000183342A (en) Semiconductor device and its manufacture
KR100596802B1 (en) Method of manufacturing semiconductor device
US7071085B1 (en) Predefined critical spaces in IC patterning to reduce line end pull back
KR100521432B1 (en) MOS transistor and fabrication method thereof
KR100575361B1 (en) Method for fabricating flash gate and high voltage gate
KR100548584B1 (en) method for fabricating gate electrode
KR20070007468A (en) Method for manufacturing a semiconductor device
KR20030070329A (en) method for fabricating MOS transistor having self-aligned punch through stopper
KR100673227B1 (en) Method for manufacturing flash memory device
US7902079B2 (en) Method for fabricating recess pattern in semiconductor device
KR20040000888A (en) salicide layer forming method in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application