KR20090030140A - Surge absorber and method of manufacturing the surge absorber - Google Patents
Surge absorber and method of manufacturing the surge absorber Download PDFInfo
- Publication number
- KR20090030140A KR20090030140A KR1020070095489A KR20070095489A KR20090030140A KR 20090030140 A KR20090030140 A KR 20090030140A KR 1020070095489 A KR1020070095489 A KR 1020070095489A KR 20070095489 A KR20070095489 A KR 20070095489A KR 20090030140 A KR20090030140 A KR 20090030140A
- Authority
- KR
- South Korea
- Prior art keywords
- gap electrode
- gap
- sheets
- electrode pattern
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/12—Overvoltage protection resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
Abstract
Description
본 발명은 서지 흡수기 및 그의 제조방법에 관한 것으로, 보다 상세하게는 서지 전압 또는 서지 전류의 차단이 가능하도록 한 서지 흡수기 및 그의 제조방법에 관한 것이다.The present invention relates to a surge absorber and a method for manufacturing the same, and more particularly, to a surge absorber and a method for manufacturing the surge absorber that can block the surge voltage or surge current.
최근 휴대폰의 송수신 주파수가 고주파화되고 휴대폰내에 들어가는 반도체칩이 고집적화됨에 따라 정전기에 대한 취약성이 날로 더해 가고 있다. Recently, as the transmit / receive frequency of mobile phones becomes high and semiconductor chips inside the phones become highly integrated, the vulnerability to static electricity is increasing day by day.
그래서, 안테나 또는 데이터 전송 포트 등을 통해 유입되는 서지 전압의 제거에 대한 대책이 강구되고 있다. 그 대책의 일예로서, 전원 라인을 통해 유입되는 ESD 또는 서지로부터 부하를 보호하기 위해서 고정전용량의 바리스터가 사용된다. 고속의 신호를 전송하는 라인에 고용량의 바리스터를 사용하게 되면 해당 신호 라인상의 신호가 지연 또는 왜곡되므로, 고속의 신호 라인에는 저정전용량의 바리스터를 사용한다.Therefore, measures have been taken to eliminate surge voltages flowing through antennas or data transmission ports. As an example of the countermeasure, a fixed capacitance varistor is used to protect the load from ESD or surges flowing through the power line. When a high capacity varistor is used for a line for transmitting a high speed signal, a signal on the signal line is delayed or distorted, so a low capacitance varistor is used for a high speed signal line.
바리스터는 높은 레벨의 ESD 전압(예컨대, ESD 3.0KV 이상)에 대해서도 동작하고 낮은 레벨의 ESD 전압(예컨대, ESD 3.0KV 이하)에 대해서도 동작한다. 이러한 동작특성을 지닌 바리스터는 저정전용량으로 갈수록 ESD 감쇄 성능이 저하된다.The varistors operate on high level ESD voltages (eg, ESD 3.0KV and above) and on low level ESD voltages (eg, ESD 3.0KV and below). Varistors with these operating characteristics degrade with ESD reduction as they go to lower capacitance.
그래서, 저정전용량(대략 1pF이하)을 충족시키면서 과전압(서지 전압) 및 정전기를 제거하는 서지 흡수기가 개발되었다. 서지 흡수기는 양 극판 사이에 소정의 빈 공간(방전 공간)을 배치하여 비교적 에너지가 큰 서지 전압이나 서지 전류를 차단한다. Thus, a surge absorber has been developed that removes overvoltage (surge voltage) and static electricity while satisfying low capacitance (about 1 pF or less). The surge absorber arranges a predetermined empty space (discharge space) between the anode plates to block a surge energy or surge current having a relatively high energy.
최근의 서지 흡수기는 다수의 고속 신호라인에서 간편한 배선 등의 목적을 달성하기 위해 3단자 어레이 타입으로 출시되기도 한다. Recent surge absorbers are also available in three-terminal array types to achieve the goal of simple wiring in many high-speed signal lines.
도 1은 종래의 3단자 어레이형 서지 흡수기의 일예를 설명하기 위한 외관사시도이고, 도 2는 도 1의 A-A선의 단면도이다. 1 is an external perspective view illustrating an example of a conventional three-terminal array type surge absorber, and FIG. 2 is a cross-sectional view taken along line A-A of FIG.
종래의 3단자 어레이형 서지 흡수기는, 소체(10)의 횡방향 양 외측면에 상호 소정 간격 이격되게 형성되고 일단이 소체(10)의 상면으로 연장된 제 1외부 단자(12)와 제 2외부 단자(14), 소체(10)의 상면의 중앙부를 가로로 가로지르는 제 1갭 전극(16), 소체(10)의 종방향 양 외측면에서 제 1갭 전극(16)에 접속되게 형성된 제 3외부 단자(18), 소체(10)의 상면에서 일단이 제 1 또는 제 2외부 단자(도 1에서는 12)에 접속되고 타단이 제 1갭 전극(16)으로 향하되 제 1갭 전극(16)과 소정 간격 이격되게 형성된 제 2갭 전극(20), 제 1갭 전극(16)과 제 2갭 전극(20) 사이의 갭(방전공간을 의미함)에 충전된 방전매체(22), 및 소체(10)의 내부에서 종방향으로 상호 소정 간격 이격되게 형성되고 일단이 제 1외부 단자(12)에 연결되고 타단이 제 2외부 단자(14)에 연결된 내부 전극(24)을 포함한다. The conventional three-terminal array type surge absorber has a first
여기서, 제 1 및 제 2갭 전극(16, 20)은 고가의 박막 공정 설비에 의해 형성 된다. 소체(10)는 소성을 하게 되면 수축하기 때문에 수축률을 정확히 고려하여 제 1 및 제 2갭 전극(16, 20)을 형성하여야 만이 제 1 및 제 2갭 전극(16, 20)간의 갭을 원하는 수치로 할 수 있다. Here, the first and
그런데, 소체(10)의 수축률을 정확히 고려하기 어려운 실정인데다 제 1 및 제 2갭 전극(16, 20)의 수축률도 고려해야 되므로, 박막 형성 공정으로 형성시킨 제 1 및 제 2갭 전극(16, 20)으로는 원하는 갭(예컨대, 대략 10um 정도)을 얻기가 매우 어렵다.However, since it is difficult to accurately consider the shrinkage ratio of the
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 갭 전극 사이의 균일한 갭(gap) 구현이 가능하도록 한 서지 흡수기 및 그의 제조방법을 제공함에 그 목적이 있다.The present invention has been proposed to solve the above-mentioned conventional problems, and an object thereof is to provide a surge absorber and a method of manufacturing the same, which enable a uniform gap between gap electrodes.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시형태에 따른 서지 흡수기는, 소체의 어느 양 외측면에 형성된 제 1 및 제 2외부 단자; 소체의 적어도 다른 일 외측면에 형성된 제 3외부 단자; 소체의 내부에서 제 1 및 제 2외부 단자와 이격되게 형성되되, 적어도 일단이 제 3외부 단자와 연결된 제 1갭 전극; 소체의 내부에서 일단이 제 1 및 제 2외부 단자중 어느 한 외부 단자에 접속되고 타단이 제 1갭 전극과 소정 간격 이격되게 형성된 제 2갭 전극; 소체의 또 다른 일 외측면으로 노출되는 비아 홀에 충전되고 제 1 갭 전극 및 제 2 갭 전극에 접속되는 방전매체; 및 소체의 내부에서 제 1 및 제 2외부 단자를 연결시키는 내부 전극을 포함한다.In order to achieve the above object, a surge absorber according to a preferred embodiment of the present invention, the first and second outer terminal formed on either outer surface of the body; A third outer terminal formed on at least one outer surface of the body; A first gap electrode formed in the body and spaced apart from the first and second external terminals, at least one end of which is connected to the third external terminal; A second gap electrode, one end of which is connected to one of the first and second outer terminals of the body and the other end of which is spaced apart from the first gap electrode by a predetermined distance; A discharge medium filled in a via hole exposed to another outer surface of the body and connected to the first gap electrode and the second gap electrode; And an internal electrode connecting the first and second external terminals inside the body.
제 1갭 전극 및 제 2갭 전극은 서로 다른 시트상에 형성된다.The first gap electrode and the second gap electrode are formed on different sheets.
제 1갭 전극은 제 1 및 제 2외부 단자와 이격되어 횡으로 가로지르게 형성되고, 제 2갭 전극은 타단의 끝부가 제 1갭 전극의 일 측면부와 수직선상에서 소정 간격 이격되게 형성된다.The first gap electrode is formed to be transversely transversely spaced apart from the first and second outer terminals, and the second gap electrode is formed so that the other end thereof is spaced apart from each other by a predetermined line on a vertical line with one side portion of the first gap electrode.
비아 홀의 상부 및 하부의 직경이 동일하거나 상부의 직경과 하부의 직경이 상이하다.The upper and lower diameters of the via holes are the same or the diameters of the upper and lower portions are different.
내부 전극은 저항체 패턴 또는 인덕터 패턴으로 구현된다.The internal electrode is implemented with a resistor pattern or an inductor pattern.
제 1 및 제 2외부 단자는 각각 복수개로 형성되고, 방전매체는 복수개로 형성된다.A plurality of first and second external terminals are formed, respectively, and a plurality of discharge media are formed.
한편, 본 발명의 실시형태에 따른 서지 흡수기의 제조방법은, 다수의 시트를 제작하는 과정; 다수의 시트중 어느 한 시트에 제 1갭 전극 패턴을 형성하는 과정; 다수의 시트중 다른 한 시트에 내부 전극 패턴을 제 1갭 전극 패턴과 직교하게 형성하는 과정; 다수의 시트중 일부에 비아 홀을 형성하는 과정; 비아 홀이 형성된 일부의 시트중 한 시트에 제 2갭 전극 패턴을 형성하되, 해당 시트의 비아 홀에 제 2갭 전극 패턴이 노출되게 형성하는 과정; 다수의 시트를 적층하여 소체를 형성하되, 내부 전극 패턴의 양단이 소체의 양 외측면으로 노출되고, 제 1 및 제 2갭 전극 패턴이 소체의 내부에서 소정의 갭을 유지하고 각각의 일단이 소체의 양 외측면중 하나와 양 외측면과 다른 외측면으로 노출되고, 비아 홀이 소체의 또 다른 외측면으로 노출되게 적층하는 과정; 소체를 소성하는 과정; 소성된 소체의 양 외측면 및 다른 외측면에 제 1 내지 제 3외부 단자를 형성하되, 제 1외부 단자를 제 1 및 제 2 갭 전극 패턴중 하나에 접속시키고 제 2외부 단자를 나머지 하나의 갭 전극 패턴에 접속시키고 제 3외부 단자를 상기 내부 전극 패턴에 접속시키는 과정; 및 비아 홀내에 방전매체를 충전하고 경화시키는 과정을 포함한다.On the other hand, a method of manufacturing a surge absorber according to an embodiment of the present invention, the process of producing a plurality of sheets; Forming a first gap electrode pattern on one of the plurality of sheets; Forming an internal electrode pattern on the other one of the plurality of sheets orthogonally to the first gap electrode pattern; Forming via holes in some of the plurality of sheets; Forming a second gap electrode pattern in one sheet of a portion of the sheet on which the via holes are formed, wherein the second gap electrode pattern is exposed in the via hole of the sheet; A plurality of sheets are stacked to form a body, wherein both ends of the inner electrode pattern are exposed to both outer surfaces of the body, and the first and second gap electrode patterns maintain a predetermined gap in the body, and each end is a body. Stacking the exposed one of both outer surfaces of the outer surface and the outer surface and the other outer surface of the via hole exposed to another outer surface of the body; Firing the body; Forming first to third external terminals on both outer and other outer surfaces of the fired body, wherein the first outer terminal is connected to one of the first and second gap electrode patterns, and the second outer terminal is connected to the other gap. Connecting to an electrode pattern and connecting a third external terminal to the internal electrode pattern; And filling and discharging the discharge medium in the via hole.
그리고, 본 발명의 다른 실시형태에 따른 서지 흡수기의 제조방법은, 다수의 시트를 제작하는 과정; 다수의 시트중 어느 한 시트에 제 1갭 전극 패턴을 형성하는 과정; 다수의 시트중 다른 한 시트에 내부 전극 패턴을 제 1갭 전극 패턴과 직교하게 형성하는 과정; 다수의 시트중 일부에 비아 홀을 형성하는 과정; 비아 홀이 형성된 일부의 시트중 한 시트에 제 2갭 전극 패턴을 형성하되, 해당 시트의 비아 홀에 제 2갭 전극 패턴이 노출되게 형성하는 과정; 다수의 시트를 적층하여 소체를 형성하되, 내부 전극 패턴의 양단이 소체의 양 외측면으로 노출되고, 제 1 및 제 2갭 전극 패턴이 소체의 내부에서 소정의 갭을 유지하고 각각의 일단이 소체의 양 외측면중 하나와 양 외측면과 다른 외측면으로 노출되고, 비아 홀이 소체의 또 다른 외측면으로 노출되게 적층하는 과정; 비아 홀내에 방전매체를 충전하는 과정; 방전매체를 충전시킨 후에 소체를 소성하는 과정; 및 소성된 소체의 양 외측면 및 다른 외측면에 제 1 내지 제 3외부 단자를 형성하되, 제 1외부 단자를 제 1 및 제 2갭 전극 패턴중 하나에 접속시키고 제 2외부 단자를 나머지 하나의 갭 전극 패턴에 접속시키고 제 3외부 단자를 상기 내부 전극 패턴에 접속시키는 과정을 포함한다.And, the manufacturing method of the surge absorber according to another embodiment of the present invention, the process of manufacturing a plurality of sheets; Forming a first gap electrode pattern on one of the plurality of sheets; Forming an internal electrode pattern on the other one of the plurality of sheets orthogonally to the first gap electrode pattern; Forming via holes in some of the plurality of sheets; Forming a second gap electrode pattern in one sheet of a portion of the sheet on which the via holes are formed, wherein the second gap electrode pattern is exposed in the via hole of the sheet; A plurality of sheets are stacked to form a body, wherein both ends of the inner electrode pattern are exposed to both outer surfaces of the body, and the first and second gap electrode patterns maintain a predetermined gap in the body, and each end is a body. Stacking the exposed one of both outer surfaces of the outer surface and the outer surface and the other outer surface of the via hole exposed to another outer surface of the body; Filling a discharge medium in the via hole; Calcining the body after charging the discharge medium; And forming first to third external terminals on both outer and other outer surfaces of the fired body, wherein the first external terminal is connected to one of the first and second gap electrode patterns, and the second external terminal is connected to the other one. Connecting to a gap electrode pattern and connecting a third outer terminal to the inner electrode pattern.
일부의 시트에 형성하는 비아 홀의 상부와 하부의 직경을 동일하게 한다.The upper and lower diameters of the via holes formed in some sheets are made the same.
일부의 시트중 적어도 한 시트에 형성하는 비아 홀의 직경을 다른 시트에 형성하는 비아 홀의 직경과 상이하게 하다.The diameter of the via hole formed in at least one of the sheets is different from the diameter of the via hole formed in the other sheet.
제 1갭 전극 패턴과 상기 제 2갭 전극 패턴을 서로 다른 시트상에 형성시킨다.The first gap electrode pattern and the second gap electrode pattern are formed on different sheets.
제 1 및 제 2외부 단자를 각각 복수개로 형성하고, 방전매체를 복수개로 형 성한다.A plurality of first and second external terminals are formed, respectively, and a plurality of discharge media are formed.
이러한 구성의 본 발명에 따르면, 제 1갭 전극과 제 2갭 전극간의 갭을 시트의 두께로 조절하게 되므로 균일한 갭 구현을 쉽게 이룰 수 있게 된다. According to the present invention having such a configuration, since the gap between the first gap electrode and the second gap electrode is adjusted to the thickness of the sheet, a uniform gap can be easily achieved.
3단자 구조로 고속 신호 라인에서의 배선이 용이할 뿐만 아니라 종래의 단품 제조공정과 비교하여 제조공정이 증가되지 않으므로 생산효율을 높일 수 있게 된다.The three-terminal structure facilitates wiring in high-speed signal lines and can increase production efficiency because the manufacturing process is not increased compared to a conventional single-component manufacturing process.
갭 전극과 소체와의 동시소성이 가능하다. Simultaneous firing of the gap electrode and the body is possible.
비아 홀을 통해 소체 내부의 갭 전극을 외부로 노출되게 함으로써 갭 전극과 소체와의 동시소성시 방전매체에서의 기화 성분으로 인한 소체의 열화를 해소시키는 이점이 있다.By exposing the gap electrode inside the body to the outside through the via hole, there is an advantage of eliminating the deterioration of the body due to the vaporization component in the discharge medium during the simultaneous firing of the gap electrode and the body.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태에 따른 서지 흡수기 및 그의 제조방법에 대하여 설명하면 다음과 같다.Hereinafter, a surge absorber and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명의 실시형태에 따른 서지 흡수기의 외관사시도이고, 도 4는 도 3의 B-B선의 단면도이다.3 is an external perspective view of a surge absorber according to an embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along line B-B in FIG. 3.
제 1외부 단자(12) 및 제 2외부 단자(14)가 소체(40)의 가로 방향(길이 방향)의 양 외측면에 형성된다. 제 1외부 단자(12)는 복수개로 구성되고 서로 소정 간격 이격되어 형성된다. 제 2외부 단자(14)는 복수개로 구성되고 서로 소정 간격 이격되어 형성된다. 제 1 및 제 2외부 단자(12, 14)의 수는 동일하고 서로 마주보 는 형태로 형성된다. 제 1 및 제 2외부 단자(12, 14)의 일단은 소체(40)의 상면으로 소정치 연장된다. 제 3외부 단자(18)가 소체(40)의 세로 방향의 양 외측면에 형성된다. 도 3에서는 제 3외부 단자(18)를 2개로 하였으나, 세로 방향의 양 외측면중 어느 한 외측면에만 형성시킬 수도 있다. 제 3외부 단자(18)를 접지 단자라고 할 수 있다.The first
제 1 내지 제 3외부 단자(12, 14, 18)는 통상적인 터미네이션 방식으로 형성한다.The first to third
내부 전극(24)은 소체(40)의 내부에서 제 1외부 단자(12)와 제 2외부 단자(14)를 연결한다. 내부 전극(24)은 일단이 제 1외부 단자(12)에 연결되고 타단이 제 2외부 단자(14)에 연결되도록 가로 방향으로 형성된다. 내부 전극(24)을 일반적인 도전체로 구현할 수도 있겠으나, ESD신호 파형에서 피크치 전압을 낮추어 주어 ESD 성능을 보다 향상시키기 위해 내부 전극(24)을 저항체 패턴 또는 인덕터 패턴으로 구현시켜도 된다. The
제 1갭 전극(44)이 소체(40)의 내부에서 제 1 및 제 2외부 단자(12, 14)와 이격되게 형성된다. 제 1갭 전극(44)은 내부 전극(24)과 교차하는 방향으로 양 대향 단부를 가로지른다. 제 1갭 전극(44)의 양단은 각기 대향되고 있는 제 3외부 단자(18)에 접속된다.The
제 2갭 전극(46)이 소체(40)의 내부에서 일단이 제 1외부 단자(46)에 접속되고 타단이 제 1갭 전극(44)과 소정 간격 이격되도록 해당 제 1외부 단자(46)에서 수평으로 연장된다. At the first
방전매체(42)가 소체(40)의 또 다른 일 외측면(상면)으로 노출된다. 방전매체(42)는 제 1갭 전극(12) 및 제 2갭 전극(14)을 노출시키도록 형성된 비아 홀(43)내에 충전된다. 방전매체(42)의 수는 제 1외부 단자(12) 또는 제 2외부 단자(14)의 수와 동일하다. 방전매체(42)는 소체(40)의 상면 중앙부위를 가로로 가로지르는 방향으로 상호 이격되게 형성된다. The
도 4에서처럼, 비아 홀(43)의 상부와 하부의 직경을 동일하게 하여도 제 1 및 제 2갭 전극(44, 46)사이에서의 방전은 무난히 이루어진다. 그리고, 비아 홀(43)의 상부(즉, 소체의 상면으로 노출되는 부분)의 직경을 하부(제 1갭 전극(44)의 표면에 접촉된 부위)의 직경에 비해 크게 하면 특성 안정화를 더 꾀할 수 있다. 그리고, 제 1 및 제 2갭 전극(44, 46)간의 접촉면적이 크면 그만큼 서지 흡수 효과가 커지게 된다. 다시 말해서, 제 2갭 전극(46)의 상면 일부에도 방전매체(42)가 접촉될 수 있도록 비아 홀(43)의 상부(즉, 소체의 상면으로 노출되는 부분)의 직경을 하부(즉, 제 1갭 전극(44)의 표면에 접촉된 부위)의 직경에 비해 크게 하면 동일하게 한 것과 비교하여 제 2갭 전극(46)과 방전매체(42)와의 접촉면적이 보다 많게 된다. 그로 인해, 제 2갭 전극(46)의 접합강도를 높여서 신뢰도를 높일 수 있게 된다. 이러한 내용은 도면으로 도시하지 않더라도 동종업계에 종사하는 자라면 충분히 유추해 낼 수 있다.As shown in FIG. 4, even when the upper and lower diameters of the via holes 43 are the same, discharges between the first and
도 5는 본 발명의 실시형태에 따른 서지 흡수기의 제조과정을 설명하기 위한 순서도이다.5 is a flowchart illustrating a manufacturing process of a surge absorber according to an exemplary embodiment of the present invention.
먼저, 소체(적층체)를 구성할 다수의 성형 시트를 제조하기 위해 슬러리를 제조한다. 예를 들어, 소정의 유전율을 갖는 유전체 재료에 Bi2O3, CoO, MnO 등의 첨가제를 넣은 원하는 조성에 물 또는 알코올 등을 용매로 24시간 볼밀(ball mill)하여 원료분말을 준비한다. 준비된 원료분말에 첨가제로 PVB계 바인더(binder)를 원료 분말 대비 약 6wt% 정도 측량한 후 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 투입한다. 그 후, 소형 볼밀로 약 24시간 동안 밀링(milling) 및 혼합하여 슬러리(slurry)를 제조한다. 상기에서 예시된 수치 및 재료들은 하나의 예일 뿐 제조환경 및 필요에 따라 달라질 수 있다. First, a slurry is produced to produce a plurality of molded sheets that will constitute the body (laminate). For example, a raw material powder is prepared by ball milling water or alcohol with a solvent for 24 hours in a desired composition in which an additive such as Bi 2 O 3 , CoO, MnO, etc. is added to a dielectric material having a predetermined dielectric constant. PVB-based binder (binder) is measured as an additive to the prepared raw powder and then dissolved in toluene / alcohol (toluene / alcohol) -based solvent. The slurry is then milled and mixed for about 24 hours in a small ball mill. The numerical values and materials exemplified above are merely examples and may vary depending on the manufacturing environment and needs.
이러한 슬러리를 닥터 블레이드(doctor blade) 등의 방법으로 원하는 두께(예컨대, 15um정도)의 그린 시트를 제조한다. 제조된 그린 시트를 원하는 길이 단위로 절단하여 다수개의 성형 시트를 만든다. 청구범위에 기재된 시트는 성형 시트를 의미하는 것으로 보면 된다. 한편, 그린 시트의 두께를 15um정도로 하는 것은 추후의 적층, 압착, 소성 공정에서의 수축을 고려한 것이다. 추후의 적층, 압착, 소성 공정을 거치게 되면 하나의 성형 시트의 두께가 대략 10um정도가 된다. 이렇게 하면 기존의 인쇄방식에 비해 갭 전극간의 갭(상하간의 갭)을 대략 10um정도로 쉽게 조절할 수 있게 된다. 즉, 본 발명의 실시형태에서는 시트의 두께로 갭 전극(44, 46)간의 갭을 조절한다.This slurry is produced by a method such as a doctor blade to produce a green sheet having a desired thickness (for example, about 15 µm). The manufactured green sheet is cut to a desired length unit to make a plurality of molded sheets. The sheet described in the claims should be taken to mean a molded sheet. On the other hand, the thickness of the green sheet is about 15 µm in consideration of shrinkage in the subsequent lamination, crimping and firing processes. Subsequent lamination, pressing, and firing processes result in the thickness of one molded sheet being approximately 10 µm. This makes it easier to adjust the gap between the gap electrodes (gap between the top and bottom) to about 10 um compared to the conventional printing method. That is, in the embodiment of the present invention, the gap between the
그리고, 도 5의 (a)에서와 같이 몇몇의 성형 시트(50)에는 소정 직경의 비아 홀(43)을 소정 간격으로 다수개 형성한다. 비아 홀(43)의 직경은 대략 60 ~ 300um 정도로 동일하다. 비아 홀(43)은 통상의 펀칭기(도시 생략)에 의해 형성가능하다. 비아 홀(43)의 단면 형상은 원형이어도 되고 사각형 등과 같이 각진 형상이어도 무방하다. 성형 시트(52)에는 성형 시트(50)에서와 같은 다수의 비아 홀(43)을 형성하고, 각각의 비아 홀(43)에 일단이 노출되는 제 2갭 전극 패턴(46)을 형성한다. 제 2갭 전극 패턴(46)의 일단이 해당하는 비아 홀(43)에 노출되고 타단은 해당 시트(52)의 횡방향의 일측면으로 노출된다. 제 2갭 전극 패턴(46)은 추후에 제 2갭 전극으로 사용되므로 "46"이라는 도면부호를 혼용하여 사용하였다. 제 2갭 전극 패턴(46)은 Ag 분말을 사용한 은 페이스트 등으로 인쇄된다. 성형 시트(54)에는 해당 시트(54)의 중앙부위를 가로로 가로지르는 제 1갭 전극 패턴(44)을 형성한다. 제 1갭 전극 패터(44)의 양단이 해당 시트(54)의 종방향 양 단면으로 노출된다. 물론, 어느 한쪽을 노출되지 않게 하여도 된다. 제 1갭 전극 패턴(44)은 추후에 제 1갭 전극으로 사용되므로 "44"라는 도면부호를 혼용하여 사용하였다. 제 1갭 전극 패턴(44)은 Ag 분말을 사용한 은 페이스트 등으로 인쇄된다. 성형 시트(58)에는 다수의 내부 전극 패턴(24)이 소정 간격으로 세로로 형성된다. 내부 전극 패턴(24)을 일반적인 도전체로 구현할 수도 있겠으나, ESD신호 파형에서 피크치 전압을 낮추어 주어 ESD 성능을 보다 향상시키기 위해 내부 전극(24)을 저항체 패턴 또는 인덕터 패턴으로 구현시켜도 된다. 예를 들어, 저항체 패턴으로 할 경우에는 RuO2를 기본 물질로 하는 도전체에 유리 및 Pd, Ti 등을 첨가하여 일정한 면저항값을 가지는 페이스트(paste)를 이용하여 인쇄 공정 등을 통하여 구현된다. 인덕터 패턴으로 할 경우에는 Ag, Pt, Pd 등의 금속 페이스트를 이용하여 인쇄 공정 등을 통하여 구현한다. 각각의 내부 전극 패턴(24)의 일단은 해당 시트(58)의 횡방향 일측면으로 노출되고 타단은 해당 시트(58)의 횡방향 타측면으로 노출된다. 내부 전극 패턴(24)은 추후에 내부 전극로 사용되므로 "24"라는 도면부호를 혼용하여 사용하였다. 도 5의 (a)에서 성형 시트(56)은 더미 시트로 이해하면 된다. 내부 전극 패턴(24)과 제 1갭 전극 패턴(44)간의 불필요한 캐패시턴스 발생을 방지하기 위해 성형 시트(56)의 수를 적절히 하면 된다.In addition, as shown in FIG. 5A, some molded
이후, 도 5의 (a)에 도시된 제일 하부의 성형 시트(56)를 최하층으로 하여 그 위에 성형 시트(58)를 적층하고 나서 순서대로 적층한다. 적층시 대략 500~2000psi의 압력을 사용한다. 그 이후에, 이를 압착한다. 압착시 대략 500~3000psi의 압력을 사용한다. 이에 의해 도 5의 (b)와 같은 소체(40)(적층체)가 형성된다.Subsequently, the molded
적층 및 압착에 의해 형성된 소체(40)에 대해 탈지 및 소성 공정을 실시한다. 대략 300℃에서 탈지 공정을 수행한 후에 대략 800~900℃에서 소성한다. 소성이 완료되면 제 1 및 제 2갭 전극 패턴(44, 46)은 갭 전극으로 불리우는 것이 타당하므로 이후부터는 제 1 및 제 2갭 전극이라 한다.The
이와 같은 적층, 압착, 소성 공정을 순차적으로 거치게 되면 제 1 및 제 2갭 전극(44, 46)간의 두께가 원하는 수치(대략 10um)의 갭으로 된다. 즉, 성형 시트의 두께로 갭 전극의 갭을 조절하므로 기존의 인쇄방식에 비해 훨씬 수월하게 원하는 갭을 구현할 수 있게 된다.When the stacking, pressing and firing processes are sequentially performed, the thickness between the first and
이어, 통상적인 터미네이션 시스템을 이용하여 소체(40) 내부에 형성된 제 1갭 전극(44)과 제 2갭 전극(46) 및 내부 전극(24)와 연결될 제 1 내지 제 3외부 단자(12, 14, 18)를 소체(40)의 외측면에 형성한다(도 5의 (c)참조). 제 1외부 단자(12)는 소체(40)의 횡방향 일 외측면에 형성되되 해당 부위로 노출된 제 2갭 전극(46)과 내부 전극(24)의 일단과 연결된다. 제 2외부 단자(14)는 소체(40)의 횡방향 타 외측면에 형성되되 해당 부위로 노출된 내부 전극(24)의 타단과 연결된다. 제 3외부 단자(18)는 소체(40)의 종방향 양 외측면에 형성되되 해당 부위로 노출된 제 1갭 전극(44)의 단면과 연결된다. 그리고, 제 1 내지 제 3외부 단자(12, 14, 18)를 소체(40)에 결합시키기 위해 소정 온도에서 소부한다.Subsequently, the first to third
그리고 나서, 도 5의 (d)에서와 같이 비아 홀(43)내에 방전매체(42)를 충전시킨다. 예를 들어, 방전매체(42)는 Al, Ag, Pt, Ru, Cu, W 등의 금속물질 및 절연체(예컨대, Al2O3, SiO2)를 주원료로 하고 에폭시, 실리콘, 유리 등을 결합제로 하여 혼합된 것이다. 방전매체(42)는 공기 또는 폴리머이어도 된다. 물론, 제 1 및 제 2갭 전극(44, 46) 사이에서 방전이 쉽게 되도록 함과 더불어 서지 흡수를 위해 기여할 수 있는 금속물질이라면 앞서 언급한 금속물질 이외의 금속물질을 방전매체(42)의 금속물질로 할 수 있다. Then, the
방전매체(42)를 소체(40)에 결합시키기 위해 소정 온도에서 경화시킨다. The
이와 같이 방전매체(42)에 대한 경화가 종료되면 원하는 서지 흡수기가 제조된다.As such, when curing of the
상술한 실시형태에서는 제 1 및 제 2갭 전극(44, 46)과 소체(40)를 동시소성할 수 있다. 동시소성하더라도 방전매체(42)의 경화를 그 이후에 행하므로 방전매체(42)에서의 기화성분으로 인해 소체(40)가 열화되는 염려를 해소하게 된다. 그리고, 방전매체(42)를 충전시킨 상태에서 제 1 및 제 2갭 전극(44, 46)과 소체(40)를 동시소성한다고 하더라도 비아 홀(43)이 소체(40)의 외측면(상면)으로 노출되어 있으므로 소성시 방전매체(42)에 의한 기화물질이 손쉽게 외부로 빠져 나갈 수 있어 소체(40)의 내충격성 향상 및 열화 해소의 이점이 있다. In the above-described embodiment, the first and
상술한 실시형태에서는 제 1 및 제 2갭 전극(44, 46)과 소체(40)와의 동시소성후에 제 1 내지 제 3외부 단자(12, 14, 18)를 형성하고 방전매체(42)를 충전 및 경화시키는 것으로 하였다. 이는 외부 단자 소부온도를 방전매체 경화온도에 비해 높은 것으로 하였을 경우에 해당된다. 만약, 방전매체 경화온도를 외부 단자 소부온도에 비해 높은 것으로 하였을 경우에는 방전매체의 충전 및 경화를 먼저 수행하는 것이 좋다. 예를 들어, 외부 단자를 소부시킨 후에 방전매체를 경화시켰는데 방전매체 경화온도가 외부 단자 소부 온도에 비해 높으면 소부된 외부 단자의 물성이 변화되기 때문이다. In the above-described embodiment, after simultaneous firing of the first and
도면으로 제시하지 않았으나, 제 1 및 제 2갭 전극(44, 46)과 방전매체(42) 및 소체(40)를 동시에 소성한 후에 제 1 내지 제 3외부 단자(12, 14, 18)를 형성시키는 것으로 하여도 된다. 이는 동종업계에 종사하는 자라면 누구라도 쉽게 이해가능한 내용이다.Although not shown in the drawings, the first to third
상술한 실시형태에서는 제 1갭 전극 패턴(44)과 제 2갭 전극 패턴(46)을 각 기 다른 시트에 형성시켰으나, 하나의 성형 시트에 함께 형성시키는 것도 고려해 볼 수 있다. 이 경우, 하나의 성형 시트에 제 1 및 제 2갭 전극 패턴(44, 46)을 함께 형성하기 위해 비아 홀의 형상 및 직경을 조절한다거나 제 1 및 제 2갭 전극 패턴의 인쇄 정밀도를 높여야 하는 문제가 있다. 그래서, 상술한 실시형태에서와 같이 제 1갭 전극 패턴(44)과 제 2갭 전극 패턴(46)을 각기 다른 시트에 인쇄하고 그 제 1 및 제 2갭 전극 패턴(44, 46)이 형성된 성형 시트 사이에 개재시킨 성형 시트의 두께로 갭 전극(44, 46)간의 갭을 조절하는 것이 보다 간편하다. In the above-described embodiment, the first
도 6은 도 4의 변형형태이다. 도 4에서는 방전매체(42)를 소체(40)의 상면의 중앙 가로선(도시 생략)을 따라 형성되도록 하였으나, 도 6에서는 방전매체(42)를 횡방향의 어느 일 외측면에 가깝게 위치시켰다. 물론, 도 6에서는 방전매체(42)를 제 1외부 단자(12)에 가깝게 위치시켰으나, 제 2외부 단자(14)에 가깝게 위치시켜도 된다. 이 경우에는 제 2갭 전극(46)이 제 2외부 단자(14)에 연결되게 형성되면 된다.FIG. 6 is a variation of FIG. 4. In FIG. 4, the
한편, 본 발명은 상술한 실시형태로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.On the other hand, the present invention is not limited to the above-described embodiment, but can be modified and modified within the scope not departing from the gist of the present invention, the technical idea to which such modifications and modifications also belong to the claims below Must see
도 1은 종래의 3단자 어레이형 서지 흡수기의 일예를 설명하기 위한 외관사시도이다.1 is an external perspective view for explaining an example of a conventional three-terminal array type surge absorber.
도 2는 도 1의 A-A선의 단면도이다.2 is a cross-sectional view taken along the line A-A of FIG.
도 3은 본 발명의 실시형태에 따른 서지 흡수기의 외관사시도이다.3 is an external perspective view of a surge absorber according to the embodiment of the present invention.
도 4는 도 3의 B-B선의 단면도이다.4 is a cross-sectional view taken along line B-B in FIG. 3.
도 5는 본 발명의 실시형태에 따른 서지 흡수기의 제조과정을 설명하기 위한 순서도이다.5 is a flowchart illustrating a manufacturing process of a surge absorber according to an exemplary embodiment of the present invention.
도 6은 도 4의 변형형태이다.FIG. 6 is a variation of FIG. 4.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
12 : 제 1외부 단자 14 : 제 2외부 단자12: first external terminal 14: second external terminal
18 : 제 3외부 단자 24 : 내부 전극18: third external terminal 24: internal electrode
40 : 소체 42 : 방전매체40: body 42: discharge medium
43 : 비아 홀 44 : 제 1갭 전극 43: via hole 44: first gap electrode
46 : 제 2갭 전극 50, 52, 54, 56, 58 : 성형 시트46:
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070095489A KR100935735B1 (en) | 2007-09-19 | 2007-09-19 | Surge absorber and method of manufacturing the surge absorber |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070095489A KR100935735B1 (en) | 2007-09-19 | 2007-09-19 | Surge absorber and method of manufacturing the surge absorber |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090030140A true KR20090030140A (en) | 2009-03-24 |
KR100935735B1 KR100935735B1 (en) | 2010-01-06 |
Family
ID=40696590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070095489A KR100935735B1 (en) | 2007-09-19 | 2007-09-19 | Surge absorber and method of manufacturing the surge absorber |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100935735B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111223619A (en) * | 2018-11-27 | 2020-06-02 | 三星电机株式会社 | Varistor and method for producing a varistor |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2932768B2 (en) * | 1991-06-27 | 1999-08-09 | 株式会社村田製作所 | Chip varistor with resistor |
JP2000188169A (en) | 1998-12-21 | 2000-07-04 | Tokin Corp | Surge absorbing element |
JP4292788B2 (en) * | 2002-11-18 | 2009-07-08 | 三菱マテリアル株式会社 | Chip-type surge absorber and manufacturing method thereof |
-
2007
- 2007-09-19 KR KR1020070095489A patent/KR100935735B1/en not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111223619A (en) * | 2018-11-27 | 2020-06-02 | 三星电机株式会社 | Varistor and method for producing a varistor |
KR20200062665A (en) * | 2018-11-27 | 2020-06-04 | 삼성전기주식회사 | Varistor and varistor manufacturing method |
US10839994B2 (en) | 2018-11-27 | 2020-11-17 | Samsung Electro-Mechanics Co., Ltd. | Varistor and method of manufacturing the same |
CN111223619B (en) * | 2018-11-27 | 2021-10-08 | 三星电机株式会社 | Varistor and method for producing a varistor |
Also Published As
Publication number | Publication date |
---|---|
KR100935735B1 (en) | 2010-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100573364B1 (en) | Chip type surge arrester | |
KR20140090466A (en) | Conductive resin composition, multi layer ceramic capacitor having the same and manufacturing method thereof | |
US10218330B2 (en) | Laminated chip device | |
KR100813195B1 (en) | Electrostatic Electricity Protection Device | |
KR101066456B1 (en) | Circuit protection device | |
JP2006245367A (en) | Varistor and its production process | |
KR101792275B1 (en) | Conductive paste for internal electrode, multilayer ceramic components using the same and manufacturing method of the same | |
KR20080056917A (en) | Chip type surge absorber | |
KR100935735B1 (en) | Surge absorber and method of manufacturing the surge absorber | |
KR101537717B1 (en) | Multi layer ceramic capacitor for embedded capacitor and a method for fabricating the same | |
JP2014036135A (en) | Electrostatic protective element and its manufacturing method | |
JP6089220B2 (en) | Voltage nonlinear resistor composition and multilayer varistor using the same | |
JP2008294325A (en) | Electrostatic discharge protection element and method of manufacturing the same | |
KR100924031B1 (en) | Surge absorber and method of manufacturing the surge absorber | |
US9431988B2 (en) | Stacked chip device | |
KR100940375B1 (en) | Surge absorber and method of manufacturing the surge absorber | |
JP5079632B2 (en) | ESD protection element | |
EP2793331B1 (en) | Anti-static element | |
KR100868585B1 (en) | Surge absorber and method of manufacturing the surge absorber | |
KR100672235B1 (en) | Varistor and manufacturing method thereof | |
US20100254061A1 (en) | Surge absorber with side gap electrode and method of manufacturing the same | |
CN108878082B (en) | Ultralow-capacitance electrostatic suppressor and preparation method thereof | |
KR100374506B1 (en) | Integrated chip for high frequency and fabricating method therefor | |
KR100839682B1 (en) | Complex chip device | |
KR20090110285A (en) | Surge absorber and method of manufacturing the surge absorber |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |