KR20090025518A - Method of etching a wafer - Google Patents

Method of etching a wafer Download PDF

Info

Publication number
KR20090025518A
KR20090025518A KR1020070090435A KR20070090435A KR20090025518A KR 20090025518 A KR20090025518 A KR 20090025518A KR 1020070090435 A KR1020070090435 A KR 1020070090435A KR 20070090435 A KR20070090435 A KR 20070090435A KR 20090025518 A KR20090025518 A KR 20090025518A
Authority
KR
South Korea
Prior art keywords
wafer
etching
gas
polymer
deposition
Prior art date
Application number
KR1020070090435A
Other languages
Korean (ko)
Other versions
KR100925054B1 (en
Inventor
구자붕
이경호
정재순
Original Assignee
주식회사 래디언테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 래디언테크 filed Critical 주식회사 래디언테크
Priority to KR1020070090435A priority Critical patent/KR100925054B1/en
Publication of KR20090025518A publication Critical patent/KR20090025518A/en
Application granted granted Critical
Publication of KR100925054B1 publication Critical patent/KR100925054B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Abstract

A method for etching a wafer is provided to prevent a footing phenomenon and an etching stop phenomenon by repeating a deposition process, a cleaning process, and an etching process. A mask pattern(200) to expose a part of a wafer is formed on an upper surface of a wafer(100). The polymer is deposited on the wafer and the mask pattern. The polymer and the wafer are etched. The remaining gas and the etching by-product are cleaned on the wafer. The polymer deposition, the etching, the cleaning are repeated.

Description

웨이퍼 식각 방법{Method of etching a wafer}Method of etching a wafer

본 발명은 웨이퍼의 식각 방법에 관한 것으로, 특히 보쉬 공정(Bosch Process)시 발생하는 에칭 스탑(Etching Stop) 현상 및 풋팅(footing) 현상을 개선할 수 있는 웨이퍼 식각 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer etching method, and more particularly to a wafer etching method capable of improving an etching stop phenomenon and a footing phenomenon occurring during a Bosch process.

최근 들어 MEMS(Micro Electro Mechanical Systems) 기술이 발달하면서 플라즈마 식각 공정의 비중은 갈수록 높아지고 있다. 반도체 소자나 MEMS의 경우 소자의 크기가 감소하고 패턴이 미세화됨에 따라서 이방성 식각의 필요성이 증대되고, 이에 따라 반도체 제조 공정에서 플라즈마 공정이 차지하는 비중은 갈수록 높아지고 있다. MEMS는 3차원의 기구적인 미세 구조물을 형성하여 새로운 소자나 초소형 장치의 제작을 가능하게 하는 것은 물론 기존 제품의 성능 향상에도 크게 기여할 수 있다. 현재 MEMS 시장의 주요부분은 자동차 산업을 중심으로 하는 센서, 유비쿼터스 부분의 네트워크(Network), 의료 시장의 바이오(Bio), 에너지(Energy) 부분 등이며, 응용 분야는 점차 확대될 전망이다.Recently, with the development of MEMS (Micro Electro Mechanical Systems) technology, the proportion of the plasma etching process is increasing. In the case of semiconductor devices and MEMS, as the size of the device decreases and the pattern becomes smaller, the need for anisotropic etching increases, and accordingly, the portion of the plasma process in the semiconductor manufacturing process increases. MEMS forms three-dimensional mechanical microstructures that enable the fabrication of new devices or micro devices, as well as significantly improving the performance of existing products. The major parts of the MEMS market are sensors in the automotive industry, networks in the ubiquitous sector, and bio and energy in the medical market.

이러한 MEMS 공정에서 식각 공정, 특히 딥 실리콘(deep silicon) 식각 공정은 증착 공정과 식각 공정을 번갈아 진행하여 웨이퍼 측벽으로의 식각을 제한하고 이방성 식각을 가능하게 하는 보쉬 공정(Bosch Process)을 이용하여 실시하고 있다. 이러한 보쉬 공정은 플라즈마 장치를 이용한 딥 실리콘 식각 공정 시 발생되는 등방성 식각의 문제점을 해결하기 위해 제시된 공정이다.In this MEMS process, an etching process, especially a deep silicon etching process, is performed by using a Bosch process that alternates between the deposition process and the etching process to limit etching to the sidewall of the wafer and enable anisotropic etching. Doing. The Bosch process is a process proposed to solve the problem of isotropic etching generated during the deep silicon etching process using the plasma apparatus.

그러나, 보쉬 공정을 이용한 웨이퍼 식각 공정은 높은 종횡비(aspect ratio)를 요구하는 식각 공정에서 일정 깊이 이상으로 웨이퍼가 식각되면 더 이상 식각이 진행되지 않는 에칭 스탑(Etching Stop) 현상이 발생된다. 에칭 스탑 현상은 증착률과 식각률의 불균형에 의해 홀의 내부에 폴리머가 과도하게 쌓이거나 식각이 깊어짐에 따라 여분의 증착 및 식각 가스와 식각된 부산물(By-Product)이 패턴의 내부로부터 제대로 빠져 나오지 못하게 됨에 따라 매우 낮은 식각 속도를 가지게 되고 결국은 피식각물이 전혀 식각이 되지 않는 상태가 되는 경우를 말한다.However, in the wafer etching process using the Bosch process, when the wafer is etched to a certain depth or more in an etching process requiring a high aspect ratio, an etching stop phenomenon in which etching does not proceed any more occurs. The etch stop phenomenon is caused by excessive deposition or deep etching of polymer inside the hole due to the imbalance of deposition rate and etching rate, preventing extra deposition and etching gas and etched by-products from coming out from the inside of the pattern. As a result, it has a very low etching rate and eventually the object is not etched at all.

또한, 웨이퍼 관통 식각 공정에서는 식각 공정에 의해 웨이퍼가 관통되면 웨이퍼의 온도 조절을 위해 웨이퍼 하부면으로 유입되는 열전달 가스가 누출되어 장비에 심각한 문제를 일으키게 된다. 따라서, 웨이퍼가 관통되어도 상기와 같은 문제가 발생하지 않도록 웨이퍼의 하부에 선택비가 큰 감광막이나 산화막 재질의 버퍼(Buffer)층을 형성한다. 그러나, 식각이 완료되어 버퍼층에 도달하면 감광막이나 산화막의 높은 식각 선택비에 의해 더 이상 식각되지 않고 높은 에너지를 가진 이온들이 버퍼층과 충돌한 후 웨이퍼의 측벽과 재충돌하거나, 버퍼층 표면에 축적되는 폴리머성 파우더(이온 입자)에 의해 버퍼층을 향해 수직 낙하되는 이온들의 궤도가 변경되어 웨이퍼의 측벽과 충돌하여 등방성 식각이 진행되는 풋팅(Footing) 현상이 발생한다. 풋팅 현상에 의해 웨이퍼 밑면에 원하는 폭보다 넓게 관통홀이 형성된다. In addition, in the wafer-through etching process, when the wafer is penetrated by the etching process, heat transfer gas flowing into the lower surface of the wafer to leak the temperature of the wafer may leak, causing serious problems to the equipment. Therefore, a buffer layer of a photosensitive film or an oxide film having a large selectivity is formed under the wafer so that the above problem does not occur even if the wafer is penetrated. However, when the etching is completed and reaches the buffer layer, the polymer which is no longer etched by the high etching selectivity of the photoresist layer or the oxide layer and collides with the sidewall of the wafer after colliding with the buffer layer or accumulated on the surface of the buffer layer Orbits of ions vertically falling toward the buffer layer are changed by the active powder (ion particles) to collide with the sidewall of the wafer, thereby causing a footing phenomenon in which isotropic etching proceeds. Due to the putting phenomenon, a through hole is formed in the bottom surface of the wafer to be wider than a desired width.

이러한 에칭 스탑 현상 또는 풋팅 현상에 의해 웨이퍼 식각 공정에서 웨이퍼가 원하는 패턴대로 식각되지 않게 된다.The etching stop phenomenon or the putting phenomenon prevents the wafer from being etched in a desired pattern in the wafer etching process.

본 발명은 보쉬 공정을 이용한 웨이퍼 식각 시 발생하는 에칭 스탑 현상 및 풋팅 현상을 방지할 수 있는 웨이퍼 식각 방법을 제공한다.The present invention provides a wafer etching method capable of preventing the etching stop phenomenon and the putting phenomenon occurring during the wafer etching using the Bosch process.

본 발명은 증착, 식각 및 펌핑을 포함한 클리닝 공정을 반복함으로써 에칭 스탑 현상 및 풋팅 현상을 방지할 수 있는 웨이퍼 식각 방법을 제공한다.The present invention provides a wafer etching method capable of preventing the etching stop phenomenon and the putting phenomenon by repeating the cleaning process including deposition, etching and pumping.

본 발명의 일 양태에 따른 웨이퍼 식각 방법은 웨이퍼 상면에 상기 웨이퍼의 소정 영역을 노출시키는 마스크 패턴을 형성하는 단계; 상기 웨이퍼 및 상기 마스크 패턴 상에 폴리머를 증착하는 단계; 상기 폴리머 및 상기 웨이퍼를 식각하는 단계; 및 상기 웨이퍼 상에 잔류하는 잔류 가스 및 식각 부산물을 클리닝하는 단계를 포함하며, 상기 폴리머 증착, 식각 및 클리닝 단계를 반복하여 상기 웨이퍼상에 홀을 형성한다.In accordance with another aspect of the present invention, a wafer etching method includes: forming a mask pattern on a top surface of a wafer to expose a predetermined region of the wafer; Depositing a polymer on the wafer and the mask pattern; Etching the polymer and the wafer; And cleaning residual gas and etching by-products remaining on the wafer, and repeating the polymer deposition, etching and cleaning steps to form holes on the wafer.

상기 웨이퍼 후면에 도전층을 형성하는 단계를 더 포함한다.Forming a conductive layer on the back surface of the wafer further comprises.

상기 클리닝 공정은 플라즈마 챔버내의 압력을 20 내지 100mTorr로 유지하고, 소오스 파워 또는 바이어스 파워를 인가하지 않고 실시한다.The cleaning process is performed while maintaining the pressure in the plasma chamber at 20 to 100 mTorr, without applying a source power or a bias power.

상기 클리닝 공정은 불활성 가스를 50 내지 250sccm 더 유입시켜 실시한다.The cleaning process is carried out by further introducing an inert gas 50 to 250sccm.

상기 클리닝 공정은 플라즈마 챔버내의 압력을 20 내지 100mTorr로 유지하고, 20 내지 200W의 바이어스 파워를 인가하여 실시한다.The cleaning process is performed by maintaining a pressure in the plasma chamber at 20 to 100 mTorr and applying a bias power of 20 to 200 W.

상기 클리닝 공정은 불활성 가스를 50 내지 250sccm 유입하고, 산소 가스를 20 내지 50sccm 유입시켜 실시한다.The cleaning process is carried out by introducing 50 to 250 sccm of inert gas and 20 to 50 sccm of oxygen gas.

본 발명의 다른 양태에 따른 웨이퍼 식각 방법은 웨이퍼 상면에 상기 웨이퍼의 소정 영역을 노출시키는 마스크 패턴을 형성하는 단계; 상기 웨이퍼 및 상기 마스크 패턴 상에 폴리머를 증착하는 단계; 상기 웨이퍼 상에 잔류하는 잔류 가스 및 증착 부산물을 클리닝하는 단계; 상기 폴리머 및 상기 웨이퍼를 식각하는 단계를 포함하며, 상기 폴리머 증착, 클리닝 및 식각 단계를 반복하여 상기 웨이퍼상에 홀을 형성한다.According to another aspect of the present invention, a wafer etching method includes forming a mask pattern on a top surface of a wafer to expose a predetermined region of the wafer; Depositing a polymer on the wafer and the mask pattern; Cleaning residual gas and deposition byproducts remaining on the wafer; Etching the polymer and the wafer, and repeating the polymer deposition, cleaning and etching steps to form holes on the wafer.

상기 클리닝 공정은 플라즈마 챔버의 압력을 20 내지 100mTorr로 유지하여 실시하고, SF6 가스를 100 내지 500sccm 더 유입시켜 실시하며, 500 내지 3000W의 소오스 파워를 더 인가하여 실시한다.The cleaning process is performed by maintaining the pressure of the plasma chamber at 20 to 100 mTorr, further introducing SF 6 gas to 100 to 500 sccm, and further applying a source power of 500 to 3000 W.

본 발명에 의하면, 증착, 식각 및 펌핑을 포함한 클리닝 공정을 반복하여 웨이퍼 식각 공정을 실시함으로써 기존의 증착과 식각만을 반복하여 증착량과 식각량의 불균형에 의해 발생되거나 식각 깊이가 깊을 경우 발생하는 에칭 스탑 현상과 웨이퍼 관통 식각 시 버퍼층의 선택비에 의해 발생하는 풋팅 현상을 방지할 수 있다.According to the present invention, by performing the wafer etching process by repeating the cleaning process including the deposition, etching and pumping, the etching caused by the imbalance between the deposition amount and the etching amount by repeating the conventional deposition and etching or when the etching depth is deep It is possible to prevent the footing phenomenon caused by the selection ratio of the buffer layer during the stop phenomenon and the etching through the wafer.

또한, 웨이퍼 하면에 식각이 종료되도록 하는 버퍼층으로 실리콘과의 밀착력 이 좋고 전류가 잘 흐르는 금속막을 형성함으로써 식각 가스에서 해리된 양이온들이 금속막을 타고 흐르게 하여 양이온들간의 반발력으로 생기는 풋팅 현상을 완벽하게 방지할 수 있다.In addition, by forming a metal film having good adhesion to silicon and a good current flow as a buffer layer to terminate the etching on the lower surface of the wafer, the cations dissociated in the etching gas flow through the metal film to completely prevent the putting phenomenon caused by the repulsive force between the cations. can do.

따라서, 본 발명을 이용하면 웨이퍼에 홀 또는 관통홀을 원하는 패턴으로 형성할 수 있다.Therefore, by using the present invention, it is possible to form holes or through holes in a wafer in a desired pattern.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information. Like numbers refer to like elements in the figures.

도 1은 본 발명의 일 실시 예에 따른 웨이퍼 식각 방법에 적용되는 유도 결합 플라즈마(ICP) 장치의 개략도이다.1 is a schematic diagram of an inductively coupled plasma (ICP) device applied to a wafer etching method according to an embodiment of the present invention.

도 1을 참조하면, 유도 결합 플라즈마(ICP) 장치는 반응 챔버(10)와, 반응 챔버(10) 내에 대향 위치한 샤워 헤드(12) 및 하부 전극부(14)와, 반응 챔버(10)의 외주면을 따라 형성된 안테나(16)를 포함한다. 또한, 안테나(16)에 의해 자기장이 유도되도록 안테나(16)에 소오스 파워를 인가하기 위한 제 1 고주파 파워 발생기(미도시) 및 플라즈마의 직진성을 높이기 위해 하부 전극부(14)에 바이어스 파워를 인가하기 위한 제 2 고주파 파워 발생기(미도시)을 더 포함한다.Referring to FIG. 1, an inductively coupled plasma (ICP) device includes a reaction chamber 10, a shower head 12 and a lower electrode portion 14 opposite to the reaction chamber 10, and an outer circumferential surface of the reaction chamber 10. It includes an antenna 16 formed along the. In addition, a first high frequency power generator (not shown) for applying a source power to the antenna 16 so that the magnetic field is induced by the antenna 16 and a bias power is applied to the lower electrode portion 14 to increase the straightness of the plasma. It further comprises a second high frequency power generator (not shown).

샤워 헤드(12)는 외부의 가스 공급원으로부터 반응 가스를 공급받아 플라즈마 영역에 반응 가스를 균일하게 분포시키는 역할을 하고, 하부 전극부(14)는 처리될 기판을 안착시키는 역할을 한다.The shower head 12 receives the reaction gas from an external gas supply source and distributes the reaction gas uniformly in the plasma region, and the lower electrode portion 14 serves to mount the substrate to be processed.

반응 챔버(10)의 외주면을 따라 안테나(16)가 반응 챔버(10)를 둘러싸도록 설치되어 있다. 안테나(16)는 외부의 고주파 전원에 의해 안테나(16) 주변에 자기장이 유도되고, 자기장의 변화에 따라 반응 챔버(10) 내부에 전기장이 유도된다.The antenna 16 is provided along the outer circumferential surface of the reaction chamber 10 so as to surround the reaction chamber 10. The antenna 16 induces a magnetic field around the antenna 16 by an external high frequency power source, and an electric field is induced inside the reaction chamber 10 according to the change of the magnetic field.

따라서, 외부로부터 처리될 웨이퍼(18)가 인입되어 하부 전극부(14)에 안착되면, 외부 가스 공급원으로부터 공급되는 가스가 샤워 헤드(12)에 인입되어 반응 챔버(10) 내의 플라즈마 영역(P)에 분사된다. 이후, 고주파 전류에 의해 플라즈마가 형성되고, 플라즈마에 의해 웨이퍼(18)가 처리된다.Therefore, when the wafer 18 to be processed from the outside is introduced and seated in the lower electrode portion 14, the gas supplied from the external gas supply source is introduced into the shower head 12 to thereby form the plasma region P in the reaction chamber 10. Is sprayed on. Thereafter, plasma is formed by the high frequency current, and the wafer 18 is processed by the plasma.

도 2(a) 내지 도 2(f)는 본 발명의 일 실시 예에 따른 웨이퍼 식각 방법을 설명하기 위해 순서적으로 도시한 웨이퍼의 단면도로서, 웨이퍼에 소정 깊이의 홀을 형성하는 방법을 설명하기 위한 것이다.2 (a) to 2 (f) are cross-sectional views of wafers sequentially shown to explain a wafer etching method according to an embodiment of the present invention, and a method of forming a hole having a predetermined depth in the wafer will be described. It is for.

도 2(a)를 참조하면, 웨이퍼(100) 상부에 웨이퍼(100)의 소정 영역을 노출시키는 마스크 패턴(200)을 형성한다. 마스크 패턴(200)은 웨이퍼(100)와 다른 식각률을 갖는 물질을 이용하여 형성하는데, 감광막 패턴, 산화막 패턴, 질화막 패턴 또는 금속막 패턴 등을 포함한다. 여기서, 감광막 패턴은 웨이퍼(100) 상부에 감광막을 형성한 후 소정의 영역을 노출시키는 마스크를 이용한 사진 및 현상 공정으로 감광막을 패터닝함으로써 형성한다. 또한, 산화막 패턴은 웨이퍼(100) 상부에 산화 막 및 감광막을 형성한 후 소정의 영역을 노출시키는 마스크를 이용한 사진 및 현상 공정으로 감광막을 패터닝하고, 패터닝된 감광막을 식각 마스크로 산화막을 식각한 후 감광막을 제거함으로써 형성한다. 질화막 패턴 및 금속막 패턴 또한 산화막 패턴과 동일한 방법으로 형성한다. 그리고, 마스크 패턴(200)이 형성된 웨이퍼(100)를 플라즈마 챔버, 바람직하게는 유도 결합 플라즈마 챔버 내부에 재치한다. 플라즈마 챔버 내부의 압력을 10∼100mTorr로 유지하고, 100∼300sccm의 C4F8 가스를 유입한다. 이때, 500∼2500W의 소오스 파워와 0∼20W의 바이어스 파워를 인가한다. 이렇게 하면 C4F8 가스가 CFx 계열로 분해되면서 웨이퍼(100) 및 마스크 패턴(200)의 상부에 제 1 폴리머(310)가 증착되는데, 제 1 폴리머(310)가 원하는 두께로 증착될 때까지 상기 상태를 유지하게 된다. 이때, 챔버 내부의 압력을 10∼50mTorr로 유지하고, 바이어스 파워를 0 또는 최소로 인가하는 것이 바람직하다. 바이어스 파워를 0 또는 최소로 인가하면 C4F8 가스에서 해리된 CFx 계열의 제 1 폴리머(310)가 마스크 패턴(200) 상부 및 노출된 웨이퍼(100) 상부보다 마스크 패턴(200) 측벽에 더 두껍게 증착된다.Referring to FIG. 2A, a mask pattern 200 exposing a predetermined region of the wafer 100 is formed on the wafer 100. The mask pattern 200 is formed using a material having an etching rate different from that of the wafer 100, and includes a photosensitive film pattern, an oxide film pattern, a nitride film pattern, or a metal film pattern. Here, the photoresist pattern is formed by forming a photoresist on the wafer 100 and then patterning the photoresist by a photographic and developing process using a mask that exposes a predetermined region. In addition, the oxide film pattern is formed on the wafer 100, the oxide film and the photoresist film is formed on the photoresist film and a photolithography process using a mask that exposes a predetermined region and then patterned the photoresist film, the oxide film is etched using the patterned photoresist etching mask It forms by removing a photosensitive film. The nitride film pattern and the metal film pattern are also formed in the same manner as the oxide film pattern. The wafer 100 on which the mask pattern 200 is formed is placed in a plasma chamber, preferably an inductively coupled plasma chamber. The pressure inside the plasma chamber is maintained at 10 to 100 mTorr, and C 4 F 8 gas of 100 to 300 sccm is introduced. At this time, a source power of 500 to 2500 W and a bias power of 0 to 20 W are applied. In this case, the C 4 F 8 gas is decomposed into the CFx series, and the first polymer 310 is deposited on the wafer 100 and the mask pattern 200, until the first polymer 310 is deposited to a desired thickness. The state is maintained. At this time, it is preferable to maintain the pressure inside the chamber at 10 to 50 mTorr and to apply the bias power to 0 or minimum. When the bias power is applied at 0 or minimum, the CFx-based first polymer 310 dissociated in the C 4 F 8 gas is more on the sidewall of the mask pattern 200 than on the mask pattern 200 and on the exposed wafer 100. It is deposited thickly.

도 2(b)를 참조하면, 제 1 폴리머(310)가 원하는 두께로 증착된 후 플라즈마 챔버의 압력을 10∼50mTorr로 유지하고, 150∼350sccm의 SF6 가스와 0∼50sccm의 O2 가스를 유입한다. 그리고, 1500∼3000W의 소오스 파워와 이온의 직진성을 향상시켜 식각 효율을 높이기 위해 20∼300W의 바이어스 파워를 인가한다. 여기서, O2 가스는 SF6 가스와의 반응으로 불소(F)의 추출 비율을 높이고, SxFy 형태의 폴리머가 증착되는 것을 방지하기 위해 소량을 첨가하는데, 이에 의해 식각 속도를 높일 수 있게 된다. 그러나, 첨가되는 O2 가스의 양이 많으면 O2 가스와 웨이퍼(100) 상부의 마스크 패턴(200)이 반응하여 CO, CO2 또는 H2O 등으로 제거되어 웨이퍼(100)가 식각되기 이전에 마스크 패턴(200)이 제거될 수 있다. 소오스 파워 및 바이어스 파워가 인가되면 SF6 가스가 SFx(X=3, 4, 5)와 Fy 등으로 분해되고, Fy는 웨이퍼(100)의 실리콘 원자와 반응하여 SiFz 상태의 가스 상태로 기화되어 배기된다. 이러한 반응에 의해 웨이퍼(100)가 식각된다. 여기서, Fy는 바이어스 파워의 물리적인 방향성으로 수직 방향으로 식각을 유도함으로써 웨이퍼(100) 상부에 증착된 제 1 폴리머(310)를 물리적으로 식각하지만, Fy와 웨이퍼(100)의 실리콘 원자와의 화학 반응이 우선하는 등방성으로 식각이 진행되기 때문에 웨이퍼(100)가 소정 깊이로 식각된다. 그런데, 마스크 패턴(200) 측벽에 마스크 패턴(200) 상부 및 노출된 웨이퍼(100) 상부보다 제 1 폴리머(310)가 더 두껍게 증착되기 때문에 마스크 패턴(200) 측벽의 제 1 폴리머(310)가 제거될 때까지 식각 공정을 진행하여 마스크 패턴(200) 측벽의 손상없이 웨이퍼(100)를 소정 깊이 식각하는 것이 바람직하다. 여기서, 제 1 폴리머(310) 식각 시 식각 잔류물(310A)이 웨이퍼(100) 식각면에 쌓이게 되고, 미반응 증착 가스, 미반응 식각 가스도 웨이퍼(100) 표면 뿐만 아니라 챔버 내부에 잔류하게 된다.Referring to FIG. 2B, after the first polymer 310 is deposited to a desired thickness, the pressure of the plasma chamber is maintained at 10 to 50 mTorr, and SF 6 gas at 150 to 350 sccm and O 2 gas at 0 to 50 sccm are used. Inflow. A bias power of 20 to 300 W is applied to improve source power of 1500 to 3000 W and linearity of ions and to increase etching efficiency. Here, the O 2 gas is added to increase the extraction ratio of the fluorine (F) by the reaction with the SF 6 gas, and to prevent the deposition of the polymer of the SxFy type, thereby increasing the etching rate. However, if the amount of added O 2 gas is large, the O 2 gas reacts with the mask pattern 200 on the wafer 100 to be removed by CO, CO 2 or H 2 O, and the like before the wafer 100 is etched. The mask pattern 200 may be removed. When the source power and the bias power are applied, SF 6 gas is decomposed into SFx (X = 3, 4, 5) and Fy, and Fy reacts with silicon atoms of the wafer 100 to vaporize to a gas state of SiFz and exhaust. do. By this reaction, the wafer 100 is etched. Here, Fy physically etches the first polymer 310 deposited on the wafer 100 by inducing etching in the vertical direction in the physical direction of the bias power, but the chemistry of Fy with the silicon atoms of the wafer 100 is increased. Since etching proceeds in an isotropic manner in which the reaction takes precedence, the wafer 100 is etched to a predetermined depth. However, since the first polymer 310 is deposited on the sidewall of the mask pattern 200 thicker than the top of the mask pattern 200 and the exposed wafer 100, the first polymer 310 of the sidewall of the mask pattern 200 is deposited. An etching process may be performed until the wafer 100 is etched to a predetermined depth without damaging the sidewall of the mask pattern 200. Here, when etching the first polymer 310, the etching residue 310A is accumulated on the etching surface of the wafer 100, and the unreacted deposition gas and the unreacted etching gas also remain inside the chamber as well as the surface of the wafer 100. .

도 2(c)를 참조하면, 제 1 폴리머(310)를 증착한 후 식각하는 단계가 반복되 면서 일정한 깊이 이상의 실리콘이 비등방으로 식각될수록 웨이퍼(100) 표면과 식각된 패턴 내부에 존재하는 미반응 증착 가스, 미반응 식각 가스, 그리고 식각 부산물(310A)의 제거가 어렵게 된다. 이를 해결하기 위해 하드웨어적으로 식각 챔버에 강력한 터보 펌프를 적용하여 배기량과 배기 속도를 향상시키기도 한다. 그러나, 일정한 배기 조건에서는 식각 속도가 점점 감소하다가 결국에는 급격히 감소하게 되어 전혀 식각이 진행되지 않는 에칭 스탑이 발생되게 된다. 이런한 에칭 스탑 현상은 패턴의 밀도가 높을수록, 에칭 깊이가 깊을수록, 패턴의 피치(Pitch)가 좁을수록 그 정도가 심하게 된다.Referring to FIG. 2 (c), as the first polymer 310 is deposited and then etched repeatedly, as silicon is anisotropically etched with a predetermined depth or more, unreacted reactions exist on the surface of the wafer 100 and inside the etched pattern. It is difficult to remove the deposition gas, the unreacted etching gas, and the etching byproduct 310A. To solve this problem, a powerful turbopump is applied to the etching chamber in hardware to improve the displacement and exhaust speed. However, under constant exhaust conditions, the etching rate gradually decreases and eventually decreases rapidly, resulting in an etching stop at which no etching proceeds. Such etching stop phenomenon becomes more severe as the pattern density is higher, the etching depth is deeper, and the pattern pitch is narrower.

이러한 에칭 스탑 현상을 방지하기 위해 본 발명에서는 식각 공정이 완료된 후 제 1 폴리머(310) 증착시 사용된 C4F8 가스, 식각 공정시 사용된 SF6 가스와 O2 가스, 그리고 식각 부산물(310A)을 제거하는 클리닝 공정을 실시한다. 이를 위해 챔버 내부에 불활성 가스인 Ar, He 또는 N2 가스등을 50∼250sccm 유입하고, 챔버의 압력을 20∼100mTorr로 유지한 후 소오스 파워나 바이어스 파워를 인가하지 않고 0.5∼3초 정도 유지한다. 이렇게 하면 챔버 내부에 잔류하는 미반응 증착 가스, 미반응 식각 가스 및 식각 부산물(310A)이 플라즈마 조건에서의 이온이나 라디칼 등의 배기 방해물의 영향없이 웨이퍼(100) 상부와 마스크 패턴(200) 측벽 및 상부로부터 떨어져나와 배기구를 통해 터보 펌프로 배출된다. 이때, Ar등의 불활성 가스를 유입시키지 않고 챔버의 압력만을 조절함으로써 챔버 내부의 잔류물을 배출할 수도 있다.In order to prevent the etching stop phenomenon, in the present invention, after the etching process is completed, the C 4 F 8 gas used for depositing the first polymer 310, the SF 6 gas and O 2 gas used for the etching process, and the etching byproduct (310A). Carry out a cleaning process to remove). To this end, 50 to 250 sccm of an inert gas such as Ar, He, or N 2 gas is introduced into the chamber, and the chamber pressure is maintained at 20 to 100 mTorr, and then 0.5 to 3 seconds is maintained without applying source power or bias power. In this way, the unreacted deposition gas, the unreacted etching gas, and the etch byproduct 310A remaining in the chamber may be disposed on the upper surface of the wafer 100 and the sidewalls of the mask pattern 200 without the influence of exhaust obstacles such as ions or radicals under plasma conditions. It exits from the top and is discharged to the turbo pump through the exhaust port. At this time, the residue inside the chamber may be discharged by adjusting only the pressure of the chamber without introducing an inert gas such as Ar.

도 2(d)를 참조하면, 제 1 폴리머(310)의 증착 조건과 동일하거나 다른 조건으로 제 2 폴리머(320)를 증착한다. 즉, 플라즈마 챔버 내부의 압력을 10∼100mTorr로 유지하고, 100∼300sccm의 C4F8 가스를 유입하며, 500∼2500W의 소오스 파워와 0∼20W의 바이어스 파워를 인가하여 웨이퍼(100) 및 마스크 패턴(200)의 상부에 제 2 폴리머(320)가 원하는 두께로 증착되도록 한다. 이때, 바이어스 파워를 0 또는 최소로 인가하여 제 2 폴리머(320)가 마스크 패턴(200) 상부 및 노출되어 식각된 웨이퍼(100) 상부보다 마스크 패턴(200) 측벽 및 식각된 웨이퍼(100) 측벽에 더 두껍게 증착되도록 한다.Referring to FIG. 2D, the second polymer 320 is deposited under the same or different conditions as the deposition conditions of the first polymer 310. That is, the pressure inside the plasma chamber is maintained at 10 to 100 mTorr, the C 4 F 8 gas of 100 to 300 sccm is introduced, and the wafer 100 and the mask are applied by applying a source power of 500 to 2500 W and a bias power of 0 to 20 W. The second polymer 320 is deposited on the pattern 200 to a desired thickness. In this case, the bias power is applied to 0 or the minimum so that the second polymer 320 is disposed on the mask pattern 200 sidewall and the etched wafer 100 sidewall than the mask pattern 200 and the exposed and etched wafer 100. Allow for thicker deposition.

도 2(e)를 참조하면, 제 2 폴리머(320)가 원하는 두께로 증착된 후 상기 식각 조건과 동일한 조건 또는 다른 조건으로 제 2 폴리머(320) 및 웨이퍼(100)를 식각한다. 즉, 플라즈마 챔버의 압력을 10∼50mTorr로 유지하고, 150∼350sccm의 SF6 가스와 0∼50sccm의 O2 가스를 유입하며, 1500∼3000W의 소오스 파워와 20∼300W의 바이어스 파워를 인가하여 제 2 폴리머(320) 및 웨이퍼(100)를 식각한다. 따라서, 웨이퍼(100)가 소정 깊이 식각되며, 식각 잔류물(320A)이 웨이퍼(100) 식각면에 쌓이게 된다.Referring to FIG. 2E, after the second polymer 320 is deposited to a desired thickness, the second polymer 320 and the wafer 100 are etched under the same or different conditions as the etching conditions. That is, the pressure of the plasma chamber is maintained at 10 to 50 mTorr, SF 6 gas of 150 to 350 sccm and O 2 gas of 0 to 50 sccm are introduced, and source power of 1500 to 3000 W and bias power of 20 to 300 W are applied. 2, the polymer 320 and the wafer 100 are etched. Accordingly, the wafer 100 is etched to a predetermined depth, and the etching residue 320A is accumulated on the etching surface of the wafer 100.

도 2(f)를 참조하면, 식각 공정이 완료된 후 제 2 폴리머(320) 증착시 사용된 미반응 C4F8 가스, 식각 공정시 사용된 미반응 SF6 가스와 O2 가스, 식각 부산물(320A)을 제거하기 위해 챔버 내부에 불활성 가스인 Ar, He 또는 N2 가스등을 50 ∼250sccm 유입하고, 챔버의 압력을 20∼100mTorr로 유지한 후 소오스 파워나 바이어스 파워를 인가하지 않고 0.5∼3초 정도 유지하여 클리닝 공정을 실시한다. 이렇게 하면 챔버 내부에 잔류하는 미반응 증착 가스, 미반응 식각 가스 및 식각 부산물(320A)이 플라즈마 조건에서의 이온이나 라디칼 등의 배기 방해물의 영향없이 웨이퍼(100) 상부, 마스크 패턴(200) 측벽 및 상부로부터 떨어져나와 배기구를 통해 터보 펌프로 배출된다. 이때, Ar등의 불활성 가스를 유입시키지 않고 챔버의 압력만을 조절함으로써 챔버 내부의 잔류물을 배출할 수도 있다.Referring to FIG. 2 (f), after the etching process is completed, the unreacted C 4 F 8 gas used in the deposition of the second polymer 320, the unreacted SF 6 gas and O 2 gas used in the etching process, and the etch byproduct ( In order to remove 320A), 50 to 250 sccm of an inert gas such as Ar, He, or N 2 gas is introduced into the chamber, and the chamber pressure is maintained at 20 to 100 mTorr, and then 0.5 to 3 seconds without applying source power or bias power. Maintain and maintain the cleaning process. In this way, the unreacted deposition gas, the unreacted etching gas, and the etch byproduct 320A remaining in the chamber may be disposed on the upper surface of the wafer 100, the sidewalls of the mask pattern 200, and the like without the influence of exhaust obstacles such as ions or radicals under plasma conditions. It exits from the top and is discharged to the turbo pump through the exhaust port. At this time, the residue inside the chamber may be discharged by adjusting only the pressure of the chamber without introducing an inert gas such as Ar.

도 2(g)를 참조하면, 상기 폴리머 증착 공정, 식각 공정 및 클리닝 공정을 웨이퍼(100)에 원하는 깊이의 홀(400)이 형성될 때까지 반복 실시한다.Referring to FIG. 2G, the polymer deposition process, the etching process, and the cleaning process are repeatedly performed until a hole 400 having a desired depth is formed in the wafer 100.

도 3(a) 내지 도 3(f)는 본 발명의 다른 실시 예에 따른 웨이퍼 식각 방법을 설명하기 위해 순서적으로 도시한 단면도로서, 웨이퍼의 소정 영역을 관통하는 관통홀을 형성하는 방법을 설명한다.3 (a) to 3 (f) are cross-sectional views sequentially illustrating a wafer etching method according to another embodiment of the present invention, and illustrate a method of forming a through hole penetrating a predetermined region of the wafer. do.

도 3(a)를 참조하면, 웨이퍼(100) 하면에 버퍼층(500)을 형성하고, 웨이퍼(100) 상부에 웨이퍼(100)의 소정 영역을 노출시키는 마스크 패턴(200)을 형성한다. 버퍼층(500)은 웨이퍼(100)와 밀착도가 우수하면서 양이온들이 쉽게 이동할 수 있는 도전 물질로 형성하는데, 바람직하게는 알루미늄(Al), 티타늄(Ti), 크롬(Cr) 등의 금속막으로 형성한다. 이렇게 버퍼층(500)으로 금속막을 이용하면, 양이온들이 쉽게 이동할 수 있다. 따라서, 산화막, 질화막 또는 감광막 등의 절연 물질을 버퍼층(500)으로 이용하는 종래의 경우 홀안에 잔존하는 양이온들이 바이어스 파워 에 의해 직진되는 또다른 양이온들을 반발하게 하여 이미 형성된 관통홀의 측벽을 식각하여 발생되는 풋팅 현상을 방지할 수 있다. 그리고, 마스크 패턴(200)은 감광막 패턴, 산화막 패턴, 질화막 패턴 또는 금속막 패턴 등을 포함한다.Referring to FIG. 3A, a buffer layer 500 is formed on a lower surface of the wafer 100, and a mask pattern 200 is formed on the wafer 100 to expose a predetermined region of the wafer 100. The buffer layer 500 is formed of a conductive material having excellent adhesion to the wafer 100 and easily moving cations. Preferably, the buffer layer 500 is formed of a metal film such as aluminum (Al), titanium (Ti), or chromium (Cr). . As such, when the metal film is used as the buffer layer 500, the cations may easily move. Therefore, in the conventional case of using an insulating material such as an oxide film, a nitride film, or a photoresist film as the buffer layer 500, the cations remaining in the hole repel other cations that go straight by the bias power, which is generated by etching the sidewall of the already formed through hole. Putting can be prevented. The mask pattern 200 may include a photosensitive film pattern, an oxide film pattern, a nitride film pattern, a metal film pattern, or the like.

마스크 패턴(200)이 형성된 웨이퍼(100)를 플라즈마 챔버, 바람직하게는 유도 결합 플라즈마 챔버 내부에 재치한다. 플라즈마 챔버 내부의 압력을 10∼100mTorr로 유지하고, 100∼300sccm의 C4F8 가스를 유입한다. 이때, 500∼2500W의 소오스 파워와 0∼20W의 바이어스 파워를 인가한다. 이렇게 하면 C4F8 가스가 CFx 계열로 분해되면서 웨이퍼(100) 및 마스크 패턴(200)의 상부에 제 1 폴리머(310)가 증착되는데, 제 1 폴리머(310)가 원하는 두께로 증착될 때까지 상기 상태를 유지하게 된다. 이때, 챔버 내부의 압력을 10∼50mTorr로 유지하고, 바이어스 파워를 0 또는 최소로 인가하는 것이 바람직하다. 바이어스 파워를 0 또는 최소로 인가하면 C4F8 가스에서 해리된 CFx 계열의 제 1 폴리머(310)가 마스크 패턴(200) 상부 및 노출된 웨이퍼(100) 상부보다 마스크 패턴(200) 측벽에 더 두껍게 증착된다.The wafer 100 on which the mask pattern 200 is formed is placed inside a plasma chamber, preferably an inductively coupled plasma chamber. The pressure inside the plasma chamber is maintained at 10 to 100 mTorr, and C 4 F 8 gas of 100 to 300 sccm is introduced. At this time, a source power of 500 to 2500 W and a bias power of 0 to 20 W are applied. In this case, the C 4 F 8 gas is decomposed into the CFx series, and the first polymer 310 is deposited on the wafer 100 and the mask pattern 200, until the first polymer 310 is deposited to a desired thickness. The state is maintained. At this time, it is preferable to maintain the pressure inside the chamber at 10 to 50 mTorr and to apply the bias power to 0 or minimum. When the bias power is applied at 0 or minimum, the CFx-based first polymer 310 dissociated in the C 4 F 8 gas is more on the sidewall of the mask pattern 200 than on the mask pattern 200 and on the exposed wafer 100. It is deposited thickly.

도 3(b)를 참조하면, 제 1 폴리머(310)가 원하는 두께로 증착된 후 플라즈마 챔버의 압력을 10∼50mTorr로 유지하고, 150∼350sccm의 SF6 가스와 0∼50sccm의 O2 가스를 유입한다. 그리고, 1500∼3000W의 소오스 파워와 이온의 직진성을 향상시켜 식각 효율을 높이기 위해 20∼300W의 바이어스 파워를 인가한다. 소오스 파워 및 바이어스 파워가 인가되면 SF6 가스가 SFx(X=3, 4, 5)와 Fy 등으로 분해되고, Fy는 웨이퍼(100)의 실리콘 원자와 반응하여 SiFz 상태의 가스 상태로 기화되어 배기된다. 이러한 반응에 의해 웨이퍼(100)가 식각되며, 미반응 증착 가스, 미반응 식각 가스 및 식각 잔류물(310A) 등이 챔버 내부 및 웨이퍼(100) 상부에 잔류하게 된다.Referring to FIG. 3B, after the first polymer 310 is deposited to a desired thickness, the pressure of the plasma chamber is maintained at 10 to 50 mTorr, and SF 6 gas at 150 to 350 sccm and O 2 gas at 0 to 50 sccm are used. Inflow. A bias power of 20 to 300 W is applied to improve source power of 1500 to 3000 W and linearity of ions and to increase etching efficiency. When the source power and the bias power are applied, SF 6 gas is decomposed into SFx (X = 3, 4, 5) and Fy, and Fy reacts with silicon atoms of the wafer 100 to vaporize to a gas state of SiFz and exhaust. do. By the reaction, the wafer 100 is etched, and unreacted deposition gas, unreacted etching gas, and etching residue 310A, etc., remain in the chamber and on the wafer 100.

도 3(c)를 참조하면, 에칭 스탑 현상을 방지하기 위해 식각 공정이 완료된 후 제 1 폴리머(310) 증착시 사용된 미반응 C4F8 가스, 식각 공정시 사용된 미반응 SF6 가스와 O2 가스, 그리고 식각 부산물(310A)을 제거한다. 이를 위해 챔버 내부에 불활성 가스인 Ar, He 또는 N2 가스등을 50∼250sccm 유입하고, 챔버의 압력을 20∼100mTorr로 유지한 후 소오스 파워나 바이어스 파워를 인가하지 않고 0.5∼3초 정도 유지하는 클리닝 공정을 실시한다. 이렇게 하면 챔버 내부에 잔류하는 반응 가스, 식각 가스 및 식각 부산물(310A)이 플라즈마 조건에서의 이온이나 라디칼 등의 배기 방해물의 영향없이 웨이퍼(100) 상부와 마스크 패턴(200) 측벽 및 상부로부터 떨어져나와 배기구를 통해 터보 펌프로 배출된다. 이때, Ar등의 불활성 가스를 유입시키지 않고 챔버의 압력만을 조절함으로써 챔버 내부의 잔류물을 클리닝할 수도 있다.Referring to FIG. 3 (c), after the etching process is completed to prevent the etching stop phenomenon, unreacted C 4 F 8 gas used for depositing the first polymer 310, unreacted SF 6 gas used for the etching process, and the like. Remove the O 2 gas and etch byproduct 310A. To this end, 50 to 250 sccm of inert gas such as Ar, He, or N 2 gas is introduced into the chamber, and the chamber pressure is maintained at 20 to 100 mTorr, followed by cleaning for 0.5 to 3 seconds without applying source power or bias power. Carry out the process. In this way, the reaction gas, the etching gas, and the etch by-product 310A remaining in the chamber are separated from the top of the wafer 100 and the sidewalls and the top of the mask pattern 200 without the influence of exhaust obstacles such as ions or radicals under plasma conditions. It is discharged to the turbo pump through the exhaust port. At this time, the residue inside the chamber may be cleaned by adjusting only the pressure of the chamber without introducing an inert gas such as Ar.

도 3(d)를 참조하면, 제 1 폴리머(310)의 증착 조건과 동일한 조건 또는 다른 조건으로 제 2 폴리머(320)를 증착한다. 즉, 플라즈마 챔버 내부의 압력을 10∼100mTorr로 유지하고, 100∼300sccm의 C4F8 가스를 유입하며, 500∼2500W의 소오스 파워와 0∼20W의 바이어스 파워를 인가하여 웨이퍼(100) 및 마스크 패턴(200)의 상부에 제 2 폴리머(320)가 원하는 두께로 증착되도록 한다. 이때, 바이어스 파워를 0 또는 최소로 인가하여 제 2 폴리머(320)가 마스크 패턴(200) 상부 및 노출되어 식각된 웨이퍼(100) 상부보다 마스크 패턴(200) 측벽 및 식각된 웨이퍼(100) 측벽에 더 두껍게 증착되도록 한다.Referring to FIG. 3D, the second polymer 320 is deposited under the same or different conditions as the deposition conditions of the first polymer 310. That is, the pressure inside the plasma chamber is maintained at 10 to 100 mTorr, the C 4 F 8 gas of 100 to 300 sccm is introduced, and the wafer 100 and the mask are applied by applying a source power of 500 to 2500 W and a bias power of 0 to 20 W. The second polymer 320 is deposited on the pattern 200 to a desired thickness. In this case, the bias power is applied to 0 or the minimum so that the second polymer 320 is disposed on the mask pattern 200 sidewall and the etched wafer 100 sidewall than the mask pattern 200 and the exposed and etched wafer 100. Allow for thicker deposition.

도 3(e)를 참조하면, 제 2 폴리머(320)가 원하는 두께로 증착된 후 상기 식각 조건과 동일한 조건 또는 다른 조건으로 제 2 폴리머(320) 및 웨이퍼(100)를 식각한다. 즉, 플라즈마 챔버의 압력을 10∼50mTorr로 유지하고, 150∼350sccm의 SF6 가스와 0∼50sccm의 O2 가스를 유입하며, 1500∼3000W의 소오스 파워와 20∼300W의 바이어스 파워를 인가하여 제 2 폴리머(320) 및 웨이퍼(100)를 식각한다. 따라서, 웨이퍼(100)가 소정 깊이 식각되며, 미반응 증착 가스, 미반응 식각 가스 및 식각 잔류물(320A)이 챔버 내부 및 웨이퍼(100) 상부에 잔류하게 된다.Referring to FIG. 3E, after the second polymer 320 is deposited to a desired thickness, the second polymer 320 and the wafer 100 are etched under the same or different conditions as the etching conditions. That is, the pressure of the plasma chamber is maintained at 10 to 50 mTorr, SF 6 gas of 150 to 350 sccm and O 2 gas of 0 to 50 sccm are introduced, and source power of 1500 to 3000 W and bias power of 20 to 300 W are applied. 2, the polymer 320 and the wafer 100 are etched. Accordingly, the wafer 100 is etched to a predetermined depth, and the unreacted deposition gas, the unreacted etching gas, and the etch residue 320A remain in the chamber and on the wafer 100.

도 3(f)를 참조하면, 식각 공정이 완료된 후 제 2 폴리머(320) 증착시 사용된 C4F8 가스, 식각 공정시 사용된 SF6 가스와 O2 가스, 식각 부산물(300A)을 제거하기 위해 챔버 내부에 불활성 가스인 Ar, He 또는 N2 가스등을 50∼250sccm 유입하고, 챔버의 압력을 20∼100mTorr로 유지한 후 소오스 파워나 바이어스 파워를 인가하지 않고 0.5∼3초 정도 유지하여 클리닝 공정을 실시한다. 이때, Ar등의 불활성 가스를 유입시키지 않고 챔버의 압력만을 조절함으로써 챔버 내부의 잔류물을 배출할 수도 있다. 그러나, 식각 종료점이 되는 버퍼층(500)이 종래의 산화막, 질화막 또는 감광막 등의 절연 물질의 경우 바이어스 파워의 영향으로 버퍼층(500)까지 유도된 웨이퍼(100) 식각을 위한 양이온이 식각에 이용되지 않고 잔존하게 되며, 새 롭게 형성된 양이온과 서로 반발력에 의해 튕겨져 이미 형성된 패턴을 식각하게 되는 풋팅(Footing) 현상이 발생하게 되는데, Ar 가스 등의 불활성 가스를 사용하면 잔존하는 양이온을 쉽게 디스차지(Discharge)하는 기능을 함으로써 풋팅 현상을 줄이거나 예방할 수가 있다. 또한, 이러한 불활성 가스를 이용하여 다음 폴리머 증착 단계의 공정 압력과 유사하게 해줌으로써 증착시 소오스 파워의 안정적인 발진을 유도할 수 있다.Referring to FIG. 3 (f), after the etching process is completed, the C 4 F 8 gas used for the deposition of the second polymer 320, the SF 6 gas used during the etching process, the O 2 gas, and the etching by-product 300A are removed. To do this, 50 to 250 sccm of inert gas such as Ar, He, or N 2 gas is introduced into the chamber, and the pressure of the chamber is maintained at 20 to 100 mTorr, followed by cleaning for 0.5 to 3 seconds without applying source power or bias power. Carry out the process. At this time, the residue inside the chamber may be discharged by adjusting only the pressure of the chamber without introducing an inert gas such as Ar. However, in the case of an insulating material such as an oxide film, a nitride film, or a photoresist film, the buffer layer 500 serving as an etching end point does not use cations for etching the wafer 100 induced to the buffer layer 500 under the influence of bias power. The remaining cations are generated, and a footing phenomenon occurs, in which a newly formed cation is bounced by the repulsive force to etch an already formed pattern. When an inert gas such as Ar gas is used, the remaining cations are easily discharged. Function to reduce or prevent footing. In addition, this inert gas can be used to induce a stable oscillation of the source power during deposition by making it similar to the process pressure of the next polymer deposition step.

그리고, 경우에 따라서는 50∼250sccm의 Ar 가스와 더불어 20∼50sccm의 O2 가스를 추가하고, 20∼50mTorr의 압력을 유지한 후 20∼200W의 바이어스 파워를 인가하여 O2 플라즈마를 웨이퍼(100) 또는 홀 패턴 방향으로 유도함으로써 웨이퍼(100) 표면 또는 홀 패턴 내부에 존재하는 분자량이 큰 미반응 증착 가스와 미반응 식각 가스, 그리고 식각 부산물(320A) 등의 유기물을 산화, 분해하여 CO, CO2 또는 H2O의 형태로 제거함으로써 챔버 내부 및 웨이퍼(100) 상부에 잔류하는 부산물을 용이하게 제거할 수 있어 결과적으로 에칭 스탑을 방지할 수 있다.And, in accordance with the Ar gas 50~250sccm adding O 2 gas 20~50sccm and wafer to O 2 plasma after the pressure of 20~50mTorr by applying a bias power of 20~200W (100 case Or by oxidizing and decomposing organic substances such as unreacted deposition gas, unreacted etching gas, and etching by-product 320A that have a large molecular weight present on the surface of the wafer 100 or inside the hole pattern. By removing in the form of 2 or H 2 O can be easily removed by-products remaining in the chamber and the upper portion of the wafer 100 can be prevented as a result of the etching stop.

도 3(g)를 참조하면, 상기 폴리머 증착 공정, 식각 공정 및 잔류물 클리닝 공정을 웨이퍼(100)에 관통홀(600)이 형성될 때까지 반복 실시한다.Referring to FIG. 3G, the polymer deposition process, the etching process, and the residue cleaning process are repeatedly performed until the through hole 600 is formed in the wafer 100.

도 4(a) 및 도 4(b)는 종래의 관통홀을 형성하기 위한 웨이퍼 식각 공정에서 버퍼층(500)으로 산화막, 질화막 또는 감광막 등의 절연 물질을 이용하고, 증착 및 식각 공정만을 반복할 경우 관통홀의 하부에서 풋팅 현상이 발생된 개략 단면도 및 사진이다. 상기한 바와 같이 절연 물질을 버퍼층(500)으로 하여 식각을 종료할 경우 양이온이 홀 내에 잔존하게 되며, 이는 바이어스 파워에 의해 직진되고 관통홀 내부로 유입되는 또다른 양이온들을 반발하게 하여 이미 형성된 홀의 측벽을 식각하여 풋팅 현상을 발생하게 한다.4 (a) and 4 (b) show an insulating material such as an oxide film, a nitride film, or a photosensitive film as the buffer layer 500 in a wafer etching process for forming a through-hole in the related art, and only the deposition and etching processes are repeated. It is a schematic cross-sectional view and a photograph in which the putting phenomenon occurred in the lower part of the through-hole. As described above, when the etching is terminated using the insulating material as the buffer layer 500, cations remain in the holes, which is caused by the bias power and repels other cations flowing into the through holes. Etch to cause the footing phenomenon.

또한, 도 5는 종래의 보쉬 공정의 증착 및 식각의 불균형에 의해 에칭 스탑된 웨이퍼의 단면 사진으로, 폴리머 증착과 식각의 불균형으로 증착이 많을 경우 발생되는 현상이다.5 is a cross-sectional photograph of a wafer etched by etching and etching imbalance in the conventional Bosch process, and is a phenomenon that occurs when there is a large amount of deposition due to an imbalance between polymer deposition and etching.

그리고, 도 6은 종래의 웨이퍼 식각 공정시 식각 부산물에 의해 에칭 스탑이 발생된 웨이퍼의 단면 사진이다. 상기 에칭 스탑 현상은 500㎛ 두께의 8인치 웨이퍼를 관통 식각할 때 450㎛ 부근의 깊이에서 발생하였으며, 이때 홀의 폭은 30㎛이며, 홀의 길이는 300∼700㎛이다. 펌핑 용량이 일정하기 때문에 식각 깊이가 깊어질수록, 폭이 작을수록, 피치가 좁을수록, 그리고 식각 면적이 넓을수록 식각 속도는 현저히 떨어져 결국은 에칭 스탑이 발생하게 된다.6 is a cross-sectional photograph of a wafer in which an etching stop is generated by an etching by-product during a conventional wafer etching process. The etching stop phenomenon occurred at a depth of about 450 μm when through-etching an 8 inch wafer having a thickness of 500 μm, where the width of the hole is 30 μm and the length of the hole is 300 to 700 μm. As the pumping capacity is constant, the deeper the etching depth, the smaller the width, the narrower the pitch, and the larger the etching area, the lower the etching rate is, resulting in an etching stop.

도 7은 종래의 웨이퍼 식각 공정에서의 식각 속도의 변화와 본 발명에 따른 식각 속도의 변화를 나타낸 그래프로서, 500㎛ 두께의 8인치 실리콘 웨이퍼에 30㎛ 폭의 관통홀을 형성하기 위한 식각 공정을 실시한 경우를 나타낸 것이다. 도시된 바와 같이 증착과 식각만을 반복하는 종래의 경우(A)를 보면, 350㎛ 이상의 깊이가 되면 증착과 식각을 포함하는 사이클당 식각 속도가 현격히 떨어짐을 알 수 있다. 심지어 450㎛ 근처가 되면 식각이 거의 되지 않으며 500㎛에 이를때까지 식각 속도 는 거의 0에 가깝다. 그러나, 증착, 식각 및 클리닝을 반복하는 본 발명의 경우(B)를 보면, 350㎛ 이후에도 급격한 식각 속도의 감소가 없으며 완만히 감소하여 식각이 완료되는 500㎛에서도 사이클당 식각 속도는 0.4㎛/Cycle을 유지하게 되어 에칭 스탑 현상이 발생되지 않는다. 여기서, 클리닝 공정은 Ar 가스를 150∼250sccm 유입하면서 RF 파워를 인가하지 않은 상태로 APC 밸브를 완전히 열어서 압력이 저압을 유지하도록 하는데, 이때의 시간은 불과 1∼2초면 충분하다.FIG. 7 is a graph illustrating a change in etching speed and a change in etching speed according to the present invention in a conventional wafer etching process, and illustrates an etching process for forming a 30 μm wide through hole in an 8 inch silicon wafer having a thickness of 500 μm. The case of implementation is shown. As shown in the conventional case of repeating deposition and etching only as shown (A), it can be seen that the etching rate per cycle including deposition and etching is significantly reduced when the depth is 350㎛ or more. Even near 450 μm, etching is hardly performed and the etching rate is nearly zero until 500 μm. However, in the case of the present invention (B) repeating the deposition, etching and cleaning, there is no rapid decrease in the etching rate even after 350㎛, even in 500㎛ when the etching is completed slowly the etching rate per cycle 0.4㎛ / Cycle As a result, the etching stop phenomenon does not occur. Here, in the cleaning process, the APC valve is completely opened without introducing RF power while introducing Ar gas at 150 to 250 sccm, so that the pressure is kept at a low pressure. At this time, only 1 to 2 seconds is sufficient.

도 8은 본 발명에 따른 증착, 식각 및 클리닝 공정을 반복하는 웨이퍼 식각 공정에 의해 관통홀을 형성한 웨이퍼의 단면 사진이며, 두께 500㎛ 실리콘 웨이퍼를 이용하였다. 이때, 풋팅 현상을 줄이기 위해 식각이 완료되는 웨이퍼 뒷면에 버퍼층으로 알루미늄(Al)을 스퍼터링(Sputtering)에 의해 1㎛의 두께로 증착하였고, 식각 가스의 플라즈마에서 양이온이 바이어스 파워의 유도로 패턴의 아래 부분까지 도달하는데, 웨이퍼의 식각이 완료되면 이러한 이온이 금속막을 따라 이동되어 제거되므로 클리닝 공정의 효과와 더불어 풋팅을 완벽하게 방지하였다. 또한, 웨이퍼를 냉각시키기 위해 웨이퍼가 장착되는 척과 웨이퍼 뒷면 사이에 He 가스를 충진하게 되는데, 식각이 완료되어 패턴이 개방되면 He 가스가 개방된 패턴을 통과하여 누설되어 냉각 기능을 잃게 되므로, 금속막을 이용하면 이를 방지하는 기능을 동시에 할 수 있다.8 is a cross-sectional photograph of a wafer in which a through hole is formed by a wafer etching process of repeating deposition, etching, and cleaning processes according to the present invention, and a silicon wafer having a thickness of 500 μm is used. At this time, in order to reduce the putting phenomenon, aluminum (Al) was deposited on the back side of the wafer where etching was completed to a thickness of 1 μm by sputtering, and cations in the plasma of the etching gas were below the pattern by induction of bias power. When the etching of the wafer is completed, these ions move along the metal film and are removed, thereby completely preventing the putting together with the effect of the cleaning process. In addition, the He gas is filled between the chuck on which the wafer is mounted and the back of the wafer to cool the wafer. When the etching is completed and the pattern is opened, the He gas leaks through the open pattern and loses the cooling function. This can be done at the same time to prevent this.

한편, 상기 실시 예에서는 증착, 식각 및 클리닝 공정을 반복하여 웨이퍼에 홀을 형성하였으나, 증착, 클리닝 및 식각 공정을 반복하여 웨이퍼에 홀을 형성할 수도 있다. 증착 공정 후 클리닝 공정을 실시하게 되면, 미반응 증착 가스 등 증착 부산물을 클리닝하여 이후 식각 공정을 용이하게 할 수 있어 식각 속도를 향상시킬 수 있을 뿐만 아니라 홀을 정확한 패턴으로 형성할 수 있게 된다. 증착, 클리닝 및 식각 공정을 반복하여 실시할 경우 클리닝 공정은 챔버의 압력을 20∼100mTorr로 유지하여 실시할 수 있다. 이때, SF6 가스를 100∼500sccm 더 유입시키고 바이어스 파워를 인가하지 않고 500∼3000W의 소오스 파워를 더 인가하여 실시할 수 있다. 바이어스 파워를 인가하지 않아 증착 부산물을 용이하게 제거할 수 있는 동시에 소오스 파워를 인가하여 증착과 식각 사이에 소오스 파워의 공급을 중단하지 않게 한다. 한편, 증착, 클리닝, 식각, 클리닝 공정을 반복하여 웨이퍼에 홀을 형성할 수도 있다.Meanwhile, in the above embodiment, holes are formed in the wafer by repeating the deposition, etching, and cleaning processes, but holes may be formed in the wafer by repeating the deposition, cleaning, and etching processes. When the cleaning process is performed after the deposition process, the deposition by-products such as unreacted deposition gas may be cleaned to facilitate the subsequent etching process, thereby increasing the etching speed and forming holes in an accurate pattern. When the deposition, cleaning and etching processes are repeatedly performed, the cleaning process may be performed by maintaining the pressure of the chamber at 20 to 100 mTorr. At this time, the SF 6 gas may be further introduced in a range of 100 to 500 sccm and a source power of 500 to 3000 W may be further applied without applying a bias power. By not applying bias power, deposition by-products can be easily removed, while source power is applied so that the supply of source power is not interrupted between deposition and etching. Meanwhile, holes may be formed in the wafer by repeating the deposition, cleaning, etching, and cleaning processes.

도 1은 본 발명이 적용되는 유도 결합 플라즈마 장치의 개략도.1 is a schematic diagram of an inductively coupled plasma apparatus to which the present invention is applied.

도 2(a) 내지 도 2(g)는 본 발명의 일 실시 예에 따른 웨이퍼 식각 방법을 설명하기 위해 순서적으로 도시한 웨이퍼의 단면도.2 (a) to 2 (g) are cross-sectional views of wafers sequentially shown to explain a wafer etching method according to an embodiment of the present invention.

도 3(a) 내지 도 3(g)는 본 발명의 다른 실시 예에 따른 웨이퍼 식각 방법을 설명하기 위해 순서적으로 도시한 웨이퍼의 단면도.3 (a) to 3 (g) are cross-sectional views of wafers sequentially shown to explain a wafer etching method according to another embodiment of the present invention.

도 4(a) 및 도 4(b)는 종래의 보쉬 공정에 의해 관통홀의 하부에서 풋팅 현상이 발생된 개략 단면도 및 사진.4 (a) and 4 (b) are schematic cross-sectional views and photographs in which a footing phenomenon occurs in a lower portion of a through hole by a conventional Bosch process.

도 5는 종래의 보쉬 공정의 증착 및 식각의 불균형에 의해 에칭 스탑된 웨이퍼의 단면 사진.5 is a cross-sectional photograph of a wafer etched away by the imbalance of deposition and etching of a conventional Bosch process.

도 6은 종래의 웨이퍼 식각 공정시 식각 부산물에 의해 에칭 스탑이 발생된 웨이퍼의 단면 사진.FIG. 6 is a cross-sectional photograph of a wafer in which an etching stop is generated by etching by-products during a conventional wafer etching process. FIG.

도 7은 종래의 웨이퍼 식각 공정에서의 식각 속도의 변화와 본 발명에 따른 식각 속도의 변화를 나타낸 그래프.7 is a graph showing a change in etching speed and a change in etching speed according to the present invention in a conventional wafer etching process.

도 8은 본 발명에 따른 증착, 식각 및 클리닝 공정을 반복하는 웨이퍼 식각 공정에 의해 관통홀을 형성한 웨이퍼의 단면 사진.8 is a cross-sectional photograph of a wafer in which through holes are formed by a wafer etching process of repeating deposition, etching and cleaning processes according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 웨이퍼 200 : 마스크 패턴100: wafer 200: mask pattern

310 및 320 : 폴리머 310A 및 320A : 식각 잔류물310 and 320: polymers 310A and 320A: etch residue

400 : 홀 500 : 버퍼층400: hole 500: buffer layer

600 : 관통홀600: through hole

Claims (10)

웨이퍼 상면에 상기 웨이퍼의 소정 영역을 노출시키는 마스크 패턴을 형성하는 단계;Forming a mask pattern on a top surface of the wafer to expose a predetermined region of the wafer; 상기 웨이퍼 및 상기 마스크 패턴 상에 폴리머를 증착하는 단계;Depositing a polymer on the wafer and the mask pattern; 상기 폴리머 및 상기 웨이퍼를 식각하는 단계; 및Etching the polymer and the wafer; And 상기 웨이퍼 상에 잔류하는 잔류 가스 및 식각 부산물을 클리닝하는 단계를 포함하며,Cleaning residual gas and etching byproducts remaining on the wafer; 상기 폴리머 증착, 식각 및 클리닝 단계를 반복하여 상기 웨이퍼상에 홀을 형성하는 웨이퍼 식각 방법.Repeating the polymer deposition, etching and cleaning steps to form holes on the wafer. 웨이퍼 상면에 상기 웨이퍼의 소정 영역을 노출시키는 마스크 패턴을 형성하는 단계;Forming a mask pattern on a top surface of the wafer to expose a predetermined region of the wafer; 상기 웨이퍼 및 상기 마스크 패턴 상에 폴리머를 증착하는 단계;Depositing a polymer on the wafer and the mask pattern; 상기 웨이퍼 상에 잔류하는 잔류 가스 및 증착 부산물을 클리닝하는 단계;Cleaning residual gas and deposition byproducts remaining on the wafer; 상기 폴리머 및 상기 웨이퍼를 식각하는 단계를 포함하며,Etching the polymer and the wafer, 상기 폴리머 증착, 클리닝 및 식각 단계를 반복하여 상기 웨이퍼상에 홀을 형성하는 웨이퍼 식각 방법.Repeating the polymer deposition, cleaning and etching steps to form holes on the wafer. 제 1 항 또는 제 2 항에 있어서, 상기 웨이퍼 후면에 도전층을 형성하는 단계를 더 포함하는 웨이퍼 식각 방법.The method of claim 1 or 2, further comprising forming a conductive layer on the back surface of the wafer. 제 1 항에 있어서, 상기 클리닝 공정은 플라즈마 챔버내의 압력을 20 내지 100mTorr로 유지하고, 소오스 파워 또는 바이어스 파워를 인가하지 않고 실시하는 웨이퍼 식각 방법.The wafer etching method of claim 1, wherein the cleaning process is performed at a pressure of 20 to 100 mTorr in the plasma chamber without applying source power or bias power. 제 4 항에 있어서, 상기 클리닝 공정은 불활성 가스를 50 내지 250sccm 더 유입시켜 실시하는 웨이퍼 식각 방법.The method of claim 4, wherein the cleaning process is performed by introducing 50 to 250 sccm of inert gas. 제 1 항에 있어서, 상기 클리닝 공정은 플라즈마 챔버내의 압력을 20 내지 100mTorr로 유지하고, 20 내지 200W의 바이어스 파워를 인가하여 실시하는 웨이퍼 식각 방법.The method of claim 1, wherein the cleaning process is performed by maintaining a pressure in the plasma chamber at 20 to 100 mTorr and applying a bias power of 20 to 200 W. 제 6 항에 있어서, 상기 클리닝 공정은 불활성 가스를 50 내지 250sccm 유입 하고, 산소 가스를 20 내지 50sccm 유입시켜 실시하는 웨이퍼 식각 방법.The wafer etching method of claim 6, wherein the cleaning process is performed by introducing 50 to 250 sccm of inert gas and 20 to 50 sccm of oxygen gas. 제 2 항에 있어서, 상기 클리닝 공정은 플라즈마 챔버의 압력을 20 내지 100mTorr로 유지하여 실시하는 웨이퍼 식각 방법.The method of claim 2, wherein the cleaning process is performed by maintaining a pressure in the plasma chamber at 20 to 100 mTorr. 제 8 항에 있어서, 상기 클리닝 공정은 SF6 가스를 100 내지 500sccm 유입시켜 실시하는 웨이퍼 식각 방법.The wafer etching method of claim 8, wherein the cleaning process is performed by introducing SF 6 gas in an amount of 100 to 500 sccm. 제 8 항에 있어서, 상기 클리닝 공정은 500 내지 3000W의 소오스 파워를 인가하여 실시하는 웨이퍼 식각 방법.The wafer etching method of claim 8, wherein the cleaning process is performed by applying a source power of 500 to 3000 W. 10.
KR1020070090435A 2007-09-06 2007-09-06 Method of etching a wafer KR100925054B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070090435A KR100925054B1 (en) 2007-09-06 2007-09-06 Method of etching a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070090435A KR100925054B1 (en) 2007-09-06 2007-09-06 Method of etching a wafer

Publications (2)

Publication Number Publication Date
KR20090025518A true KR20090025518A (en) 2009-03-11
KR100925054B1 KR100925054B1 (en) 2009-11-03

Family

ID=40693842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070090435A KR100925054B1 (en) 2007-09-06 2007-09-06 Method of etching a wafer

Country Status (1)

Country Link
KR (1) KR100925054B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106629583A (en) * 2017-01-22 2017-05-10 北京理工大学 Bulk silicon SOG technology
CN107369619A (en) * 2016-05-12 2017-11-21 中芯国际集成电路制造(上海)有限公司 A kind of semiconductor devices and preparation method, electronic installation
KR20190045379A (en) * 2016-09-21 2019-05-02 도쿄엘렉트론가부시키가이샤 Method for patterning cross structures
WO2020055523A1 (en) * 2018-09-13 2020-03-19 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236077B1 (en) * 1996-12-03 1999-12-15 김영환 Manufacturing method for semiconductor material
DE19706682C2 (en) * 1997-02-20 1999-01-14 Bosch Gmbh Robert Anisotropic fluorine-based plasma etching process for silicon

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107369619A (en) * 2016-05-12 2017-11-21 中芯国际集成电路制造(上海)有限公司 A kind of semiconductor devices and preparation method, electronic installation
KR20190045379A (en) * 2016-09-21 2019-05-02 도쿄엘렉트론가부시키가이샤 Method for patterning cross structures
CN106629583A (en) * 2017-01-22 2017-05-10 北京理工大学 Bulk silicon SOG technology
WO2020055523A1 (en) * 2018-09-13 2020-03-19 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment

Also Published As

Publication number Publication date
KR100925054B1 (en) 2009-11-03

Similar Documents

Publication Publication Date Title
US10438797B2 (en) Method of quasi atomic layer etching
KR20160044545A (en) Method for laterally trimming a hardmask
US9054050B2 (en) Method for deep silicon etching using gas pulsing
KR20090091307A (en) Silicon structure with opening having high aspect ratio, method for manufacturing the silicon structure, apparatus for manufacturing the silicon structure, program for manufacturing the silicon structure, and method for manufacturing etching mask for the silicon structure
WO2001063657A1 (en) Two etchant etch method
JPH0758079A (en) Plasma etching using xenon
TWI490943B (en) Dry etching method
JP2008505497A (en) Two-layer resist plasma etching method
JP2012501540A (en) Post-etch reactive plasma milling to smooth through-substrate via sidewalls and other deeply etched structures
JP2010245101A (en) Dry etching method
US11398386B2 (en) Plasma etch processes
TW201604956A (en) Etch rate enhancement for a silicon etch process through etch chamber pretreatment
JP4065213B2 (en) Silicon substrate etching method and etching apparatus
KR100925054B1 (en) Method of etching a wafer
US6593244B1 (en) Process for etching conductors at high etch rates
TW200947549A (en) Plasma processing method
JP3950446B2 (en) Anisotropic etching method
JP2009182059A (en) Dry etching method
JP6584339B2 (en) Manufacturing method of semiconductor device
CN111312587B (en) Etching method, semiconductor device and manufacturing method thereof
Shul et al. Selective deep-Si-trench etching with dimensional control
JP2007012819A (en) Dry etching method
CN111952169A (en) Polyimide etching method
KR100875442B1 (en) Wafer Etching Method
JP2008186991A (en) Etching method and etching equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121029

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 11