KR20090021811A

KR20090021811A - Semiconductor module mounting tester

Info

Publication number: KR20090021811A
Application number: KR1020070086650A
Authority: KR
Inventors: 신동호; 박병호; 황덕종; 박준정
Original assignee: 삼성전자주식회사
Priority date: 2007-08-28
Filing date: 2007-08-28
Publication date: 2009-03-04

Abstract

A semiconductor module mounting tester is provided to remove a residual voltage remaining in a semiconductor module by blocking a power supply about a semiconductor module according to a power control signal. A module power supply circuit(100) supplies a test power to a semiconductor module. A control unit controls an operation of the module power supply circuit. The module power supply circuit includes a regulator, an over current detector, a driver, and a driver controller. The regulator(140, 150) outputs a test power. The over current detector(110) detects an over current, and generates an over current signal. The driver(130) receives a power voltage, and controls the test power of the regulator. The driver controller(120) controls the driver in response to the over current signal.

Description

Semiconductor Module Mount Test Device {SEMICONDUCTOR MODULE MOUNTING TESTER}

본 발명은 반도체 테스트 장치에 관한 것으로, 더욱 상세하게는 반도체 모듈 실장 테스트 장치에 관한 것이다.The present invention relates to a semiconductor test apparatus, and more particularly, to a semiconductor module mounting test apparatus.

반도체 모듈의 제조 공정이 완료된 이후, 반도체 모듈은 실장 테스트 장치에서 이상 유무가 검사된다. 실장 테스트는 이상이 발견된 반도체 모듈을 미리 파악함으로써, 반도체 모듈의 신뢰성을 향상시키는 과정이다.After the manufacturing process of the semiconductor module is completed, the semiconductor module is inspected for abnormalities in the mounting test apparatus. The mounting test is a process of improving the reliability of the semiconductor module by identifying the semiconductor module in which an abnormality is found in advance.

반도체 모듈 실장 테스트 장치에서, 반도체 모듈의 실장 테스트는 다음의 순서로 수행된다. 우선, 반도체 모듈이 실장 테스트 장치의 소켓에 삽입된다. 그리고, 작업자에 의해 실장 테스트 장치의 전원이 턴 온 되면, 테스트 프로그램이 로딩되고, 테스트가 수행된다. 그 후, 작업자에 의해 실장 테스트 장치의 전원이 턴 오프 된다. 그리고, 반도체 모듈이 실장 테스트 장치의 소켓으로부터 제거됨으로써 반도체 모듈의 실장 테스트가 완료된다.In the semiconductor module mounting test apparatus, the mounting test of the semiconductor module is performed in the following order. First, the semiconductor module is inserted into the socket of the mounting test apparatus. When the power of the mounting test apparatus is turned on by the operator, the test program is loaded and the test is performed. Thereafter, the power supply of the mounting test apparatus is turned off by the operator. Then, the semiconductor module mounting test is completed by removing the semiconductor module from the socket of the mounting test apparatus.

이 과정에서, 테스트 프로그램에 의한 반도체 모듈의 테스트가 완료된 후, 반도체 모듈에는 잔류 전압이 존재한다. 작업자에 의해 실장 테스트 장치의 전원이 턴 오프 되면, 잔류 전압은 감소하기 시작한다. 그리고 소정의 시간이 지난 후, 잔 류 전압은 사라지게 된다. 즉, 반도체 모듈 실장 테스트 장치의 전원을 턴 오프 하여 잔류 전압을 감소시키는 것은 소정의 대기시간을 필요로 한다.In this process, after the test of the semiconductor module by the test program is completed, a residual voltage exists in the semiconductor module. When the mounting test apparatus is powered off by the operator, the residual voltage begins to decrease. After a predetermined time, the residual voltage disappears. That is, turning off the power of the semiconductor module mounting test apparatus and reducing the residual voltage requires a predetermined waiting time.

또한 반도체 모듈 실장 테스트 장치의 전원이 턴 오프 되지 않은 상태에서, 실장 테스트 장치로부터 반도체 모듈이 제거되면, 반도체 모듈에 남아 있는 잔류 전압에 의해 반도체 모듈이 손상된다. In addition, when the semiconductor module is removed from the mounting test apparatus while the power supply of the semiconductor module mounting test apparatus is not turned off, the semiconductor module is damaged by the residual voltage remaining in the semiconductor module.

그리고, 반도체 모듈의 실장 테스트 과정에서, 반도체 모듈에 과전류가 공급되는 경우에도, 반도체 모듈은 손상될 수 있다.In addition, even when overcurrent is supplied to the semiconductor module during the mounting test process of the semiconductor module, the semiconductor module may be damaged.

본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 반도체 모듈 실장 테스트 과정에서 과전류에 의해 반도체 모듈이 손상되는 것을 방지하고, 또한 테스트가 완료된 후 잔류 전압에 의해 반도체 모듈이 손상되는 것을 방지하는 반도체 모듈 실장 테스트 장치를 제공하는 데 있다.The present invention has been proposed to solve the above problems, and an object of the present invention is to prevent damage to the semiconductor module due to overcurrent during the semiconductor module mounting test process, and also to damage the semiconductor module due to residual voltage after the test is completed. It is to provide a semiconductor module mounting test apparatus that prevents the occurrence.

본 발명에 따른 반도체 모듈 실장 테스트 장치는 상기 반도체 모듈에 테스트 전원을 공급하기 위한 모듈 전원 공급 회로; 및 상기 모듈 전원 공급 회로를 제어하며, 상기 반도체 모듈로 테스트 신호를 제공하는 제어 유닛을 포함하되, 상기 모듈 전원 공급 회로는 상기 반도체 모듈의 테스트 동작이 시작되면 상기 테스트 전원을 공급하고, 테스트 동작이 종료되거나 상기 반도체 모듈로 과전류가 공급되면 상기 테스트 전원을 차단한다.The semiconductor module mounting test apparatus according to the present invention includes a module power supply circuit for supplying test power to the semiconductor module; And a control unit for controlling the module power supply circuit and providing a test signal to the semiconductor module, wherein the module power supply circuit supplies the test power when the test operation of the semiconductor module starts, and the test operation is performed. The test power is cut off when the current is terminated or when overcurrent is supplied to the semiconductor module.

실시 예로서, 상기 모듈 전원 공급 회로는 상기 테스트 전원을 출력하기 위한 레귤레이터; 상기 과전류를 검출하고, 과전류 신호를 발생하는 과전류 검출기; 전원 전압을 입력받고 상기 레귤레이터의 테스트 전원을 제어하기 위한 드라이버; 및 상기 과전류 신호에 응답하여 상기 드라이버를 제어하기 위한 드라이버 제어기를 포함한다. 그리고, 상기 제어 유닛은 상기 반도체 모듈의 테스트 동작이 시작될 때 제 1 제어 신호를 발생하고, 테스트 동작이 종료될 때 제 2 제어 신호를 발생하며, 상기 드라이버 제어기는 상기 제 1 제어 신호에 응답하여 상기 드라이버를 턴 온 하고, 상기 제 2 제어 신호 및 상기 과전류 신호에 응답하여 상기 드라이버를 턴 오프한다.In example embodiments, the module power supply circuit may include a regulator for outputting the test power supply; An overcurrent detector for detecting the overcurrent and generating an overcurrent signal; A driver for receiving a power supply voltage and controlling a test power supply of the regulator; And a driver controller for controlling the driver in response to the overcurrent signal. The control unit generates a first control signal when the test operation of the semiconductor module starts, and generates a second control signal when the test operation ends, and the driver controller generates the first control signal in response to the first control signal. The driver is turned on and the driver is turned off in response to the second control signal and the overcurrent signal.

실시 예로서, 상기 과전류 검출기는 전원 전압과 상기 레귤레이터의 사이에 연결된 저항; 상기 저항 양단의 전압 차이를 적분하는 적분기; 및 상기 적분기의 출력을 상기 제어 유닛으로부터 전달된 전류 제어 신호와 비교하여 상기 과전류 신호를 발생하는 비교기를 포함하되, 상기 전류 제어 신호는 상기 반도체 모듈에 공급되는 전류가 과전류인지 여부를 판별하는 기준 신호이다. 그리고, 상기 적분기는 상기 저항의 두 노드 중 전원 전압과 연결된 노드의 전압에 의거하여 적분 기준 전압을 결정하고, 상기 저항의 다른 한 노드의 전압을 적분 대상 전압으로 사용하여 적분을 수행한다.In example embodiments, the overcurrent detector may include a resistor connected between a power supply voltage and the regulator; An integrator that integrates the voltage difference across the resistor; And a comparator for generating the overcurrent signal by comparing the output of the integrator with a current control signal transmitted from the control unit, wherein the current control signal is a reference signal for determining whether the current supplied to the semiconductor module is overcurrent. to be. The integrator determines an integration reference voltage based on a voltage of a node connected to a power supply voltage among two nodes of the resistor, and performs integration by using a voltage of another node of the resistor as an integration target voltage.

이상과 같은 본 발명에 의하면, 반도체 모듈 실장 테스트가 완료된 후, 전원 제어 신호에 의거하여, 반도체 모듈에 공급되는 전원이 차단된다. 그리고, 반도체 모듈에 남아있는 잔류 전압이 제거된다. 따라서, 반모체 모듈을 반도체 모듈 실장 테스트 장치로부터 분리할 때, 반도체 모듈의 잔류 전압에 의해 반도체 모듈이 손상되는 문제가 방지된다. 또한, 반도체 모듈의 실장 테스트 과정에서, 반도체 모듈에 과전류가 공급되는 경우, 반도체 모듈에 공급되는 전원이 차단된다. 따라서, 반도체 모듈에 공급되는 과전류로 인한 반도체 모듈의 손상이 방지된다. 따라서, 반도체 모듈의 신뢰성 및 수율의 향상이 이루어진다.According to the present invention as described above, after the semiconductor module mounting test is completed, the power supplied to the semiconductor module is cut off based on the power supply control signal. Then, the residual voltage remaining in the semiconductor module is removed. Therefore, when the semi-molecular module is separated from the semiconductor module mounting test apparatus, the problem that the semiconductor module is damaged by the residual voltage of the semiconductor module is prevented. In addition, when an overcurrent is supplied to the semiconductor module during the mounting test process of the semiconductor module, power supplied to the semiconductor module is cut off. Therefore, damage to the semiconductor module due to overcurrent supplied to the semiconductor module is prevented. Therefore, the reliability and the yield of the semiconductor module are improved.

본 발명에 따른 반도체 모듈 실장 테스트 장치는 반도체 모듈의 실장 테스트가 완료된 후, 전원 제어 신호에 의해 반도체 모듈에 공급되는 모듈 전원이 차단되고, 반도체 모듈의 잔류 전압이 제거되는 회로를 포함한다. 또한, 본 발명에 따른 반도체 모듈 실장 테스트 장치는, 반도체 모듈의 실장 테스트 과정에서 반도체 모듈에 과전류가 공급될 때, 반도체 모듈에 공급되는 모듈 전원을 차단하는 회로를 포함한다.The semiconductor module mounting test apparatus according to the present invention includes a circuit in which the module power supplied to the semiconductor module is cut off by the power control signal after the mounting test of the semiconductor module is completed, and the residual voltage of the semiconductor module is removed. In addition, the semiconductor module mounting test apparatus according to the present invention includes a circuit to cut off the module power supplied to the semiconductor module when an overcurrent is supplied to the semiconductor module during the mounting test process of the semiconductor module.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

도 1은 본 발명에 따른 반도체 모듈 실장 테스트 장치(400) 및 반도체 모듈(500)을 보여주는 블록도이다. 도 1을 참조하면, 반도체 모듈 실장 테스트 장치(400)는 모듈 전원 공급 회로(100), 전원 공급장치(200), 그리고 제어 유닛(300)을 포함한다.1 is a block diagram illustrating a semiconductor module mounting test apparatus 400 and a semiconductor module 500 according to the present invention. Referring to FIG. 1, the semiconductor module mounting test apparatus 400 includes a module power supply circuit 100, a power supply device 200, and a control unit 300.

모듈 전원 공급 회로(100)는 전원 공급장치(200)로부터 전원을 공급받는다. 그리고, 제어 유닛(300)의 제어를 받아 테스트 전원(VDD)을 생성한다. 테스트 전원(VDD)은 반도체 모듈로 공급된다. 본 발명에 따른 모듈 전원 공급 회로(100)는 반도체 모듈 실장 테스트가 완료되면, 반도체 모듈(500)에 공급되는 테스트 전원(VDD)을 차단한다. 또한, 반도체 모듈(500)에 과전류가 공급되는 경우, 모듈 전원 공급 회로(100)는 반도체 모듈(500)에 공급되는 테스트 전원(VDD)을 차단한다.The module power supply circuit 100 receives power from the power supply device 200. And, under the control of the control unit 300 to generate a test power supply (VDD). The test power supply VDD is supplied to the semiconductor module. When the semiconductor module mounting test is completed, the module power supply circuit 100 according to the present invention cuts off the test power supply VDD supplied to the semiconductor module 500. In addition, when overcurrent is supplied to the semiconductor module 500, the module power supply circuit 100 cuts off the test power supply VDD supplied to the semiconductor module 500.

전원 공급장치(200)는 반도체 모듈 실장 테스트 장치(400)의 각 구성요소에 전원을 공급한다.The power supply device 200 supplies power to each component of the semiconductor module mounting test apparatus 400.

제어 유닛(300)은 전원 공급장치(200)로부터 전원을 공급받고, 모듈 전원 공급 회로(100)를 제어한다. 그리고, 반도체 모듈의 실장 테스트가 수행될 때, 제어 유닛(300)은 반도체 모듈(500)을 테스트하고, 반도체 모듈(500)이 정상인지 판별한다.The control unit 300 receives power from the power supply device 200 and controls the module power supply circuit 100. When the mounting test of the semiconductor module is performed, the control unit 300 tests the semiconductor module 500 and determines whether the semiconductor module 500 is normal.

반도체 모듈(500)은 모듈 전원 공급 회로(100)로부터 테스트 전원(VDD)을 공급받는다. 그리고, 반도체 모듈 실장 테스트가 수행될 때, 반도체 모듈(500)은 제어 유닛(300)에 의해 정상인지의 여부가 판별된다.The semiconductor module 500 receives a test power supply VDD from the module power supply circuit 100. Then, when the semiconductor module mounting test is performed, whether the semiconductor module 500 is normal by the control unit 300 is determined.

도 2는 도 1에 도시된 반도체 모듈 실장 테스트 장치(400)의 모듈 전원 공급 회로(100)를 보여주는 블록도이다. 도 2를 참조하면, 모듈 전원 공급 회로(100)는 전류 센싱 저항(CSR, current sensing registor), 과전류 검출 회로(110), 드라이버 제어기(120), 드라이버(130), 그리고 레귤레이터들(140, 150)을 포함한다.FIG. 2 is a block diagram illustrating a module power supply circuit 100 of the semiconductor module mounting test apparatus 400 illustrated in FIG. 1. Referring to FIG. 2, the module power supply circuit 100 may include a current sensing resistor (CSR), an overcurrent detection circuit 110, a driver controller 120, a driver 130, and regulators 140 and 150. ).

과전류 검출 회로(110)는 반도체 모듈(500, 도 1 참조)에 과전류가 공급되는지의 여부를 검출한다. 과전류 검출 회로(110)는 전류 센싱 저항(CSR, current sensing registor), 적분기(112) 및 비교기(114)를 포함한다.The overcurrent detection circuit 110 detects whether overcurrent is supplied to the semiconductor module 500 (see FIG. 1). The overcurrent detection circuit 110 includes a current sensing resistor (CSR), an integrator 112 and a comparator 114.

적분기(112)는 전류 센싱 저항(CSR, current sensing registor) 및 비교기(114)에 연결된다. 적분기(112)는 전류 센싱 저항(CSR) 양단(A, B)의 전압을 측정한다. 그리고 적분기(112)는 한 노드(예를 들면, A)를 기준으로, 다른 노드(예를 들면, B)의 전압의 변화를 적분한다. 적분된 결과는 제1 과전류 신호(OC1, over current 1)이다. 제1 과전류 신호는 비교기(114)로 전달된다.Integrator 112 is coupled to a current sensing resistor (CSR) and comparator 114. The integrator 112 measures voltages across the current sensing resistors CSR. The integrator 112 integrates the change of the voltage of another node (eg, B) on the basis of one node (eg, A). The integrated result is the first overcurrent signal OC1. The first overcurrent signal is transmitted to the comparator 114.

비교기(114)는 적분기(112) 및 드라이버 제어기(120)에 연결된다. 비교기(114)는 적분기로부터 제1 과전류 신호(OC1)를 전달받고, 제어 유닛(300, 도 1 참조)으로부터 전류 제어 신호(CCTL)를 전달받는다. 전류 제어 신호(CCTL)는 반도체 모듈(500, 도 1 참조)에 공급되는 전류가 과전류인지의 여부를 판별하기 위한 기준이다. 비교기(114)는 전류 제어 신호(CCTL)와 제1 과전류 신호(OC1)를 비교한다. 비교기(114)는 비교 결과에 의거하여 제2 과전류 신호(OC2)를 생성한다. 제2 과전류 신호(OC2)는 드라이버 제어기(120)로 전달된다.Comparator 114 is coupled to integrator 112 and driver controller 120. The comparator 114 receives the first overcurrent signal OC1 from the integrator and receives the current control signal CCTL from the control unit 300 (see FIG. 1). The current control signal CCTL is a reference for determining whether the current supplied to the semiconductor module 500 (see FIG. 1) is an overcurrent. The comparator 114 compares the current control signal CCTL and the first overcurrent signal OC1. The comparator 114 generates a second overcurrent signal OC2 based on the comparison result. The second overcurrent signal OC2 is transmitted to the driver controller 120.

드라이버 제어기(120)는 과전류 방지 회로(110) 및 드라이버(130)에 연결된다. 드라이버 제어기(120)는 과전류 방지 회로(110)로부터 제2 과전류 신호(OC2)를입력받고, 제어 유닛(300, 도 1 참조)으로부터 전원 제어 신호(PCTL)를 입력받는다. 드라이버 제어기(120)는 제2 과전류 신호(OC2) 및 전원 제어 신호(PCTL)에 의거하여, 드라이버(130)를 턴 온 또는 턴 오프 시킨다. The driver controller 120 is connected to the overcurrent protection circuit 110 and the driver 130. The driver controller 120 receives the second overcurrent signal OC2 from the overcurrent protection circuit 110, and receives the power supply control signal PCTL from the control unit 300 (see FIG. 1). The driver controller 120 turns the driver 130 on or off based on the second overcurrent signal OC2 and the power control signal PCTL.

드라이버(130)는 드라이버 제어기(120), 전원 전압(V_P, 예를 들면, 5V) 그리고 레귤레이터들(140, 150)에 연결된다. 드라이버(130)는 드라이버 제어기(120)에 의해 턴 온 또는 턴 오프 된다. 드라이버(130)가 턴 온 되면, 드라이버(130)는 소정의 전압 및 전류를 레귤레이터(140, 150)로 전달한다. 드라이버(130)가 턴 오프 되면, 드라이버(30)는 레귤레이터(140, 150)에 전압 및 전류를 전달하지 않는다.The driver 130 is connected to the driver controller 120, the power supply voltage V _P (eg 5V) and the regulators 140, 150. The driver 130 is turned on or turned off by the driver controller 120. When the driver 130 is turned on, the driver 130 transmits a predetermined voltage and current to the regulators 140 and 150. When the driver 130 is turned off, the driver 30 does not transmit voltage and current to the regulators 140 and 150.

도 2에서는, 드라이버(130)가 NMOS 트랜지스터로 구성된 것으로 도시되었다. 이때, 드라이버 제어기(120)로부터 NMOS 트랜지스터의 문턱 전압(threshold voltage)보다 높은 전압이 전달되면, NMOS 트랜지스터는 턴 온 된다. 반대로, 드라이버 제어기(120)로부터 NMOS 트랜지스터의 문턱 전압보다 낮은 전압이 전달되면, NMOS 트랜지스터는 턴 오프 된다.In FIG. 2, the driver 130 is shown as being composed of NMOS transistors. At this time, when a voltage higher than a threshold voltage of the NMOS transistor is transmitted from the driver controller 120, the NMOS transistor is turned on. In contrast, when a voltage lower than the threshold voltage of the NMOS transistor is transmitted from the driver controller 120, the NMOS transistor is turned off.

드라이버(130)는 NMOS 트랜지스터의 게이트에 연결된, 소정의 전류를 공급하는 장치(예를 들면, MOSFET 드라이버)를 포함하기도 한다. 그 이유는, NMOS 트랜지스터의 게이트에 나타나는 기생 커패시터(parasitic capacitor)를 빠르게 충전함으로써, NMOS 트랜지스터의 스위칭 동작이 빠르게 수행되도록 하기 위해서이다.The driver 130 may also include a device for supplying a predetermined current (eg, a MOSFET driver) connected to the gate of the NMOS transistor. The reason is to rapidly charge a parasitic capacitor appearing at the gate of the NMOS transistor so that the switching operation of the NMOS transistor is performed quickly.

이와는 다른 경우로, 드라이버는 PMOS 트랜지스터로 구성될 수도 있다. 이런 경우, 본 발명에 따른 모듈 전원 공급 회로(100)는 드라이버 제어기(120)의 출력 전압을 변경함으로써 적용될 수 있음은 자명하다.Alternatively, the driver may consist of a PMOS transistor. In this case, it is apparent that the module power supply circuit 100 according to the present invention can be applied by changing the output voltage of the driver controller 120.

레귤레이터들(140, 150)은 전류 센싱 저항(CSR), 드라이버(130), 그리고 테스트 전원(VDD)에 연결된다. 레귤레이터(140, 150)의 제어 입력 단자(CTRL)는 드라이버(130)를 통해 전압 및 전류를 공급받는다. 레귤레이터(140, 150)의 전원 입력 단자(PWR)는 전류 센싱 저항(CSR) 및 적분기(112)에 연결된다. 그리고, 레귤레이터(140, 150)의 출력 단자(OUT)는 테스트 전원(VDD)을 출력한다. 테스트 전원(VDD)은 반도체 모듈(500, 도 1 참조)로 공급된다.The regulators 140 and 150 are connected to the current sensing resistor CSR, the driver 130, and the test power supply VDD. The control input terminals CTRL of the regulators 140 and 150 are supplied with voltage and current through the driver 130. The power input terminal PWR of the regulators 140 and 150 is connected to the current sensing resistor CSR and the integrator 112. The output terminal OUT of the regulators 140 and 150 outputs a test power supply VDD. The test power supply VDD is supplied to the semiconductor module 500 (see FIG. 1).

레귤레이터(140, 150)는 제어 입력 단자(CTRL)에 입력되는 전압 및 전류에 응답하여, 전원 입력 단자(PWR)에 입력되는 전압 및 전류를 변환하여 출력한다. 레귤레이터로(140, 150)부터 출력되는 테스트 전원(VDD)은 반도체 모듈(500)에 공급 된다.The regulators 140 and 150 convert and output the voltage and current input to the power input terminal PWR in response to the voltage and current input to the control input terminal CTRL. The test power VDD output from the regulators 140 and 150 is supplied to the semiconductor module 500.

도 2에서는, 두 개의 레귤레이터(140, 150)가 병렬로 연결된 것으로 도시되어 있다. 그러나 반도체 모듈 실장 테스트 장치(400, 도 1 참조)의 용도 및 특성에 따라, 레귤레이터(140, 150)의 수가 달라질 수 있음은 자명하다.In FIG. 2, two regulators 140 and 150 are shown connected in parallel. However, it is obvious that the number of regulators 140 and 150 may vary depending on the use and characteristics of the semiconductor module mounting test apparatus 400 (refer to FIG. 1).

반도체 모듈(500, 도 1 참조)의 테스트가 시작되면, 드라이버 제어기(120)에 제1 전원 제어 신호(PCTL1)가 전달된다. 드라이버 제어기(120)는 제1 전원 제어 신호(PCTL1)에 응답하여 드라이버(130)를 턴 온 한다. 따라서, 레귤레이터(140, 150)의 제어 입력 단자(CTRL)에 전압 및 전류가 전달된다.When the test of the semiconductor module 500 (see FIG. 1) starts, the first power control signal PCTL1 is transmitted to the driver controller 120. The driver controller 120 turns on the driver 130 in response to the first power control signal PCTL1. Accordingly, voltage and current are transmitted to the control input terminal CTRL of the regulators 140 and 150.

레귤레이터(140, 150)는 제어 입력 단자(CTRL)에 입력된 전압 및 전류에 응답하여 테스트 전원(VDD)을 출력한다. 테스트 전원(VDD)은 반도체 모듈로 공급된다. 이때, 반도체 모듈(500)에 과전류가 공급되면 반도체 모듈(500)이 손상될 수 있다. 따라서, 반도체 모듈(500)에 과전류가 공급될 때에는, 테스트 전원(VDD)의 공급이 차단되어야 한다.The regulators 140 and 150 output the test power supply VDD in response to the voltage and current input to the control input terminal CTRL. The test power supply VDD is supplied to the semiconductor module. In this case, when the overcurrent is supplied to the semiconductor module 500, the semiconductor module 500 may be damaged. Therefore, when overcurrent is supplied to the semiconductor module 500, the supply of the test power supply VDD should be cut off.

레귤레이터(140, 150)에서 출력되는 테스트 전원(VDD)은 레귤레이터(140, 150)의 전원 입력 단자(PWR)로부터 공급된 전압 및 전류로부터 변환된 것이다. 즉, 레귤레이터(140, 150)가 과전류를 출력하는 경우, 레귤레이터(140, 150)의 전원 입력 단자(PWR)로 입력되는 전류 또한 정상 범위보다 많은 전류이다. 따라서, 레귤레이터(140, 150)의 전원 입력 단자(PWR)에 정상 범위 이상의 전류가 공급되면, 테스트 전원(VDD)은 차단되어야 한다.The test power supply VDD output from the regulators 140 and 150 is converted from a voltage and a current supplied from the power input terminal PWR of the regulators 140 and 150. That is, when the regulators 140 and 150 output the overcurrent, the current input to the power input terminal PWR of the regulators 140 and 150 is also more current than the normal range. Therefore, when a current above the normal range is supplied to the power input terminals PWR of the regulators 140 and 150, the test power supply VDD should be cut off.

전원 전압(V_P, 예를 들면, 5V) 및 레귤레이터(140, 150)의 전원 입력 단자(PWR) 사이에 연결된 전류 센싱 저항(CSR)은 매우 작은 값(예를 들면, 10mΩ)을 갖는다. 전류 센싱 저항(CSR)의 저항값이 크면, 노드 B의 전압이 레귤레이터(140, 150)의 전원 입력 단자(PWR)에서 요구되는 전압 레벨보다 낮아질 수 있고, 전류 센싱 저항(CSR)을 통해 흐르는 전류의 미세한 변화에도 노드 B의 전압이 크게 변화하기 때문이다.The current sensing resistor CSR connected between the power supply voltage V _P (eg, 5 V) and the power supply input terminals PWR of the regulators 140 and 150 has a very small value (eg, 10 mΩ). If the resistance value of the current sensing resistor CSR is large, the voltage at the node B may be lower than the voltage level required at the power input terminal PWR of the regulators 140 and 150, and the current flowing through the current sensing resistor CSR may be reduced. This is because the voltage of the node B changes significantly even with the small change of.

적분기(112)는 매우 높은 입력 임피던스를 갖고, 레귤레이터(140, 150)의 전원 입력 단자(PWR)는 매우 낮은 입력 임피던스를 갖는다. 따라서, 전류 센싱 저항(CSR)에 흐르는 전류는 대부분 레귤레이터(140, 150)의 전원 입력 단자(PWR)로 전달된다.Integrator 112 has a very high input impedance, and power supply input terminal PWR of regulators 140 and 150 has a very low input impedance. Therefore, most of the current flowing through the current sensing resistor CSR is transferred to the power input terminal PWR of the regulators 140 and 150.

레귤레이터(140, 150)로 입력되는 전류가 증가하면, 전류 센싱 저항(CSR)에 흐르는 전류가 증가하므로 노드 B의 전압이 낮아진다. 반대로, 레귤레이터(140, 150)로 입력되는 전류가 감소하면, 노드 B의 전압은 높아진다. 즉, 레귤레이터(140, 150)의 전원 입력 단자(PWR)로 입력되는 전류의 양이 변화하면, 노드 B의 전압이 변화한다. 즉, 노드 A와 노드 B 사이의 전압 차이의 변화가 검출되면, 검출된 결과에 의거하여 레귤레이터(140, 150)의 전원 입력 단자(PWR)로 입력되는 전류의 변화가 인식된다.When the current input to the regulators 140 and 150 increases, the current flowing through the current sensing resistor CSR increases, so that the voltage of the node B is lowered. On the contrary, when the current input to the regulators 140 and 150 decreases, the voltage of the node B becomes high. That is, when the amount of current input to the power input terminal PWR of the regulators 140 and 150 changes, the voltage of the node B changes. That is, when a change in the voltage difference between the node A and the node B is detected, the change in the current input to the power input terminal PWR of the regulators 140 and 150 is recognized based on the detected result.

적분기(112)는 노드 A를 기준으로, 노드 B의 전압을 적분한다. 즉, 전류 센싱 저항(CSR)을 통해 레귤레이터(140, 150)로 입력되는 전류의 변화를 적분한다. 그리고, 적분된 결과에 의거하여 제1 과전류 신호(OC1)가 생성된다. 제1 과전류 신호는 비교기(114)로 전달된다.Integrator 112 integrates the voltage at node B with respect to node A. That is, the change of the current input to the regulators 140 and 150 through the current sensing resistor CSR is integrated. Then, the first overcurrent signal OC1 is generated based on the integrated result. The first overcurrent signal is transmitted to the comparator 114.

비교기(114)는 제1 과전류 신호(OC1)를 전류 제어 신호(CCTL)와 비교한다. 전류 제어 신호(CCTL)는 레귤레이터(140, 150)로 입력되는 전류가 과전류인지 여부를 판별하는 기준이다. 예를 들면, 제1 과전류 신호(OC1)가 전류 제어 신호(CCTL)보다 높은 전압 레벨을 가지면, 레귤레이터(140, 150)로 입력되는 전류는 과전류인 것으로 판별된다. 이와는 반대의 경우로, 제1 과전류 신호(OC1)가 전류 제어 신호(CCTL)보다 낮은 전압 레벨을 가지면, 레귤레이터(140, 150)로 입력되는 전류는 과전류인 것으로 판별될 수도 있다. 레귤레이터(140, 150)로 입력되는 전류가 과전류인 것으로 판별되면, 비교기(114)는 드라이버 제어기(120)로 제2 과전류 신호(OC2)를 전달한다.The comparator 114 compares the first overcurrent signal OC1 with the current control signal CCTL. The current control signal CCTL is a reference for determining whether the current input to the regulators 140 and 150 is an overcurrent. For example, when the first overcurrent signal OC1 has a higher voltage level than the current control signal CCTL, the current input to the regulators 140 and 150 is determined to be an overcurrent. On the contrary, if the first overcurrent signal OC1 has a lower voltage level than the current control signal CCTL, the current input to the regulators 140 and 150 may be determined to be an overcurrent. When it is determined that the current input to the regulators 140 and 150 is an overcurrent, the comparator 114 transmits the second overcurrent signal OC2 to the driver controller 120.

드라이버 제어기(120)는 제2 과전류 신호(OC2)에 응답하여 드라이버(130)를 턴 오프 시킨다. 따라서, 레귤레이터(140, 150)의 제어 입력 단자(CTRL)에 입력되던 전압 및 전류가 차단된다. 제어 입력 단자(CTRL)의 입력이 차단되었으므로, 레귤레이터(140, 150)로부터 반도체 모듈에 공급되던 테스트 전원(VDD) 또한 차단된다.The driver controller 120 turns off the driver 130 in response to the second overcurrent signal OC2. Therefore, the voltage and current input to the control input terminal CTRL of the regulators 140 and 150 are cut off. Since the input of the control input terminal CTRL is cut off, the test power supply VDD supplied from the regulators 140 and 150 to the semiconductor module is also cut off.

이와 같은 방법으로, 반도체 모듈에 과전류가 공급되면, 과전류 검출 회로(110)가 과전류 신호(OC)를 생성한다. 그리고, 드라이버 제어기(120)는 과전류 신호(OC)에 응답하여 드라이버(130)를 턴 오프 한다. 결국, 반도체 모듈에 공급되는 테스트 전원(VDD)은 차단된다.In this manner, when overcurrent is supplied to the semiconductor module, the overcurrent detection circuit 110 generates the overcurrent signal OC. The driver controller 120 turns off the driver 130 in response to the overcurrent signal OC. As a result, the test power supply VDD supplied to the semiconductor module is cut off.

반도체 모듈 테스트가 종료되면, 제2 전원 제어 신호(PCTL2)가 드라이버 제어기(120)로 전달된다. 드라이버 제어기(120)는 제2 전원 제어 신호(PCTL2)에 의거하여, 드라이버(130)를 턴 오프 한다. 따라서, 반도체 모듈에 공급되는 전원이 차단된다. 그리고, 반도체 모듈에 남아 있는 잔류 전압이 제거된다.When the semiconductor module test ends, the second power control signal PCTL2 is transmitted to the driver controller 120. The driver controller 120 turns off the driver 130 based on the second power control signal PCTL2. Therefore, the power supplied to the semiconductor module is cut off. Then, the residual voltage remaining in the semiconductor module is removed.

이와 같은 방법으로, 반도체 모듈의 실장 테스트가 완료된 후, 반도체 모듈에 공급되는 전원은 자동으로 차단된다. 그리고, 반도체 모듈의 잔류 전압도 제거된다. 따라서, 실장 테스트 장치로부터 반도체 모듈을 제거할 때, 잔류 전압으로 인해 반도체 모듈이 손상되는 문제가 방지된다.In this manner, after the mounting test of the semiconductor module is completed, the power supplied to the semiconductor module is automatically cut off. The residual voltage of the semiconductor module is also removed. Therefore, when removing the semiconductor module from the mounting test apparatus, the problem that the semiconductor module is damaged due to the residual voltage is prevented.

도 3은 도 2에 도시된 과전류 방지회로(110)의 실시 예를 보여주는 회로도이다. 도 3을 참조하면, 적분기(112)는 연산 증폭기(OP1), 저항(R1~R4) 및 커패시터(C1)를 포함한다. 본 발명에 따른 실시 예로서, 제1 저항(R1)은 10KΩ, 제2 저항(R2)은 100KΩ, 제3 저항은 10KΩ, 제4 저항은 100KΩ, 그리고 제1 커패시터(C1)는 20pF의 값을 갖는 것으로 도시되어 있다.3 is a circuit diagram illustrating an embodiment of the overcurrent prevention circuit 110 shown in FIG. 2. Referring to FIG. 3, the integrator 112 includes an operational amplifier OP1, resistors R1 to R4, and a capacitor C1. According to an embodiment of the present invention, the first resistor R1 is 10KΩ, the second resistor R2 is 100KΩ, the third resistor is 10KΩ, the fourth resistor is 100KΩ, and the first capacitor C1 has a value of 20pF. It is shown to have.

연산 증폭기(OP1)의 비반전 입력은 제1 및 제2 저항(R1, R2)에 연결된다. 제1 저항(R1)은 노드 A에 연결되고, 제2 저항(R2)은 접지 전압에 연결된다. 연산 증폭기(OP1)의 반전 입력은 제3 및 제4 저항(R3, R4), 그리고 커패시터(C1)에 연결된다. 제3 저항(R3)은 노드 B에 연결된다. 그리고, 제4 저항(R4) 및 커패시터(C1)는 연산 증폭기(OP1)의 출력에 연결된다. 연산 증폭기(OP1)의 출력은 제1 과전류 신호(OC1)이다. 적분기(112)는 연산 증폭기(OP1)의 비반전 입력에 전달된 전압을 기준으로, 제3 저항(R3)에 전달된 전압(노드 B의 전압)을 적분한다.The non-inverting input of the operational amplifier OP1 is connected to the first and second resistors R1 and R2. The first resistor R1 is connected to the node A, and the second resistor R2 is connected to the ground voltage. The inverting input of the operational amplifier OP1 is connected to the third and fourth resistors R3 and R4 and the capacitor C1. The third resistor R3 is connected to the node B. In addition, the fourth resistor R4 and the capacitor C1 are connected to the output of the operational amplifier OP1. The output of the operational amplifier OP1 is the first overcurrent signal OC1. The integrator 112 integrates the voltage delivered to the third resistor R3 (the voltage of the node B) based on the voltage delivered to the non-inverting input of the operational amplifier OP1.

비교기(114)는 연산 증폭기(OP2)를 포함한다. 연산 증폭기(OP2)의 비반전 입력은 적분기(112)로부터 전달되는 제1 과전류 신호(OC1)를 입력받는다. 연산 증폭기(OP2)의 반전 입력은 컨트롤 유닛(300, 도 1 참조)으로부터 전달되는 전류 제어 신호(CCTL)를 입력받는다. 연산 증폭기(OP2)의 출력은 제2 과전류 신호(OC2)이다.Comparator 114 includes an operational amplifier OP2. The non-inverting input of the operational amplifier OP2 receives the first overcurrent signal OC1 transmitted from the integrator 112. The inverting input of the operational amplifier OP2 receives a current control signal CCTL transmitted from the control unit 300 (see FIG. 1). The output of the operational amplifier OP2 is the second overcurrent signal OC2.

적분기(112)에 전달된 노드 A의 전압은 제1 및 제2 저항(R1, R2)에 의해 분배된다. 분배된 전압은 연산 증폭기(OP1)의 비반전 입력에 연결된다. 예를 들면, 제1 저항(R1)이 10KΩ이고, 제2 저항(R2)이 100KΩ이라고 가정하자. 이때 연산 증폭기(OP1)의 비반전 입력에 인가되는 전압은 노드 A의 전압의 10/11이다. 즉, 적분의 기준으로 사용되는 전압은 전원 전압(V_P, 예를 들면, 5V)의 10/11이다.The voltage at node A delivered to integrator 112 is distributed by first and second resistors R1 and R2. The divided voltage is connected to the non-inverting input of the operational amplifier OP1. For example, assume that the first resistor R1 is 10KΩ and the second resistor R2 is 100KΩ. At this time, the voltage applied to the non-inverting input of the operational amplifier OP1 is 10/11 of the voltage of the node A. In other words, the voltage used as the reference for the integration is 10/11 of the power supply voltage V _P (for example, 5 V).

적분기(112)는 전원 전압(V_P. 예를 들면, 5V)의 10/11을 기준으로, 노드 B의 전압을 적분한다. 따라서, 노드 B의 전압이 전원 전압(V_P, 예를 들면, 5V)의 10/11이면, 적분기(112)는 0V를 출력한다. 즉, 전류 센싱 저항(CSR)에 분배된 전압이 전원 전압(V_P)의 1/11인 때에, 전류 센싱 저항(CSR)을 흐르는 전류가 정상 전류이다.Integrator 112 integrates the voltage at node B based on 10/11 of the power supply voltage V _P. Therefore, if the voltage at the node B is 10/11 of the power supply voltage V _P , for example 5 V, the integrator 112 outputs 0V. In other words, when the distribution voltage to the current sensing resistor (CSR) of 1/11 of the supply voltage (V _P), the current flowing through the current sensing resistor (CSR) is a steady-state current.

전류 센싱 저항(CSR)을 흐르는 전류가 정상 전류보다 커지면, 노드 B의 전압은 낮아진다. 그리고, 적분기(112)는 양의 전압을 출력한다. 출력된 전압은 제1 과전류 신호(OC1)이다. 제1 과전류 신호(OC1)는 비교기(114)로 전달된다.When the current flowing through the current sensing resistor CSR is greater than the normal current, the voltage at the node B is lowered. Integrator 112 then outputs a positive voltage. The output voltage is the first overcurrent signal OC1. The first overcurrent signal OC1 is transmitted to the comparator 114.

비교기(114)는 제1 과전류 신호(OC1)를 전류 제어 신호(CCTL)와 비교한다. 전류 제어 신호(CCTL)는 레귤레이터(140, 150)로 입력되는 전류가 과전류인지 판별하는 기준이 된다.The comparator 114 compares the first overcurrent signal OC1 with the current control signal CCTL. The current control signal CCTL serves as a reference for determining whether the current input to the regulators 140 and 150 is an overcurrent.

제1 과전류 신호(OC1)의 전압이 전류 제어 신호(CCTL)가 나타내는 전압보다 커지면, 비교기(114)는 양의 전압을 출력한다. 즉, 레귤레이터(140, 150)로 입력되는 전류가 과전류로 판별되면, 비교기(114)는 양의 전압을 출력한다. 출력된 전압은 제2 과전류 신호(OC2)이다. 제2 과전류 신호(OC2)는 드라이버 제어기(120)로 전달된다.When the voltage of the first overcurrent signal OC1 is greater than the voltage represented by the current control signal CCTL, the comparator 114 outputs a positive voltage. That is, when the current input to the regulators 140 and 150 is determined to be overcurrent, the comparator 114 outputs a positive voltage. The output voltage is the second overcurrent signal OC2. The second overcurrent signal OC2 is transmitted to the driver controller 120.

도 4는 도 2에 도시된 드라이버 제어기(120) 및 드라이버(130)의 실시 예를 보여주는 회로도이다. 도 4를 참조하면, 드라이버 제어기(120)는 인버터(122), 다이오드(124), npn 정션 트랜지스터(126), 그리고 저항(R10, R11)을 포함한다. 본 발명에 따른 실시 예로서, 제10 저항(R10)은 2KΩ, 그리고 제11 저항(R11)은 10KΩ의 값을 갖는 것으로 도시되어 있다.4 is a circuit diagram illustrating an embodiment of a driver controller 120 and a driver 130 shown in FIG. 2. Referring to FIG. 4, the driver controller 120 includes an inverter 122, a diode 124, an npn junction transistor 126, and resistors R10 and R11. According to an exemplary embodiment of the present invention, the tenth resistor R10 is illustrated as having a value of 2KΩ, and the eleventh resistor R11 has a value of 10KΩ.

인버터(122)는 컨트롤 유닛(300, 도 1 참조)으로부터 전달되는 전원 제어 신호(PCTL)를입력받는다. 그리고, 인버터(122)의 출력은 제10 저항(R10), npn 정션 트랜지스터(26), 그리고 노드 C에 연결된다. The inverter 122 receives a power control signal PCTL transmitted from the control unit 300 (see FIG. 1). The output of the inverter 122 is connected to the tenth resistor R10, the npn junction transistor 26, and the node C.

다이오드(124)는 과전류 방지회로(110)로부터 전달되는 제2 과전류 신호(OC2)를 입력받는다. 그리고, 다이오드(124)의 출력은 제11 저항(R11)에 연결된다.The diode 124 receives the second overcurrent signal OC2 transmitted from the overcurrent prevention circuit 110. The output of the diode 124 is connected to the eleventh resistor R11.

npn 정션 트래지스터(126)의 베이스(base)는 제11 저항(R11)에 연결된다. 그리고, npn 정션 트랜지스터(126)의 에미터(emitter)는 접지되고, 컬렉터(collector)는 노드 C에 연결된다. 노드 C는 드라이버(130)에 연결된다.A base of the npn junction transistor 126 is connected to the eleventh resistor R11. The emitter of the npn junction transistor 126 is grounded and the collector is connected to the node C. Node C is coupled to driver 130.

반도체 모듈의 테스트가 시작되면, 제1 전원 제어 신호(PCTL1)가 드라이버 제어기(120)에 전달된다. 이때, 제1 전원 제어 신호(PCTL1)는 로직 로우이다. 인버터(122)는 제1 전원 제어 신호(PCTL1)에 응답하여 로직 하이를 출력한다. 반도체 모듈에 공급되는 전류는 과전류가 아니므로, 적분기(12, 도 3 참조)는 0V 또는 음의 전압을 출력한다. 그리고, 비교기(114, 도 3 참조) 또한 0V 또는 음의 전압을 출력한다. 따라서, npn 정션 트랜지스터(126)는 턴 오프 상태이다.When the test of the semiconductor module is started, the first power control signal PCTL1 is transmitted to the driver controller 120. At this time, the first power control signal PCTL1 is logic low. The inverter 122 outputs a logic high in response to the first power control signal PCTL1. Since the current supplied to the semiconductor module is not an overcurrent, the integrator 12 (see Fig. 3) outputs a 0V or negative voltage. The comparator 114 (see FIG. 3) also outputs a 0V or negative voltage. Thus, the npn junction transistor 126 is turned off.

노드 C는 인버터(122)에 의해 로직 하이 상태이다. 노드 C의 전압은 드라이버로 전달되므로, NMOS 트랜지스터는 턴 온 된다. 따라서, 레귤레이터(140, 150, 도 2 참조)의 제어 입력 단자(CTRL, 도 2 참조)에는 소정의 전압 및 전류가 전달된다. 레귤레이터(140, 150)는 제어 입력 단자(CTRL)에 입력된 전압 및 전류에 응답하여 테스트 전원(VDD)을 공급한다.Node C is in a logic high state by inverter 122. The voltage at node C is transferred to the driver, so the NMOS transistor is turned on. Therefore, a predetermined voltage and current are transmitted to the control input terminal CTRL (see FIG. 2) of the regulator 140, 150 (see FIG. 2). The regulators 140 and 150 supply the test power supply VDD in response to the voltage and current input to the control input terminal CTRL.

레귤레이터(140, 150)로 과전류가 입력되면, 비교기(114, 도 3 참조)는 양의 전압을 출력한다. 비교기(114)에서 출력된 양의 전압은 npn 정션 트랜지스터(126)를 턴 온 시킨다. 노드 C가 npn 정션 트랜지스터(126)를 통해 접지와 연결되므로, 노드 C의 전압은 낮아진다. 따라서, NMOS 트랜지스터는 턴 오프 되고, 레귤레이터(140, 150)의 제어 입력 단자(CTRL)에 전달되전 전압 및 전류는 차단된다. 이로 인해, 반도체 모듈에 공급되는 테스트 전원(VDD)은 차단된다.When the overcurrent is input to the regulators 140 and 150, the comparator 114 (see FIG. 3) outputs a positive voltage. The positive voltage output from the comparator 114 turns on the npn junction transistor 126. Since node C is connected to ground through npn junction transistor 126, the voltage at node C is lowered. Therefore, the NMOS transistor is turned off and the voltage and current before being delivered to the control input terminal CTRL of the regulators 140 and 150 are cut off. As a result, the test power supply VDD supplied to the semiconductor module is cut off.

반도체 모듈의 실장 테스트가 완료되면, 제2 전원 제어 신호(PCTL2)가 드라이버 제어기(120)에 전달된다. 이때, 제2 전원 제어 신호(PCTL2)는 로직 하이 이다. 인버터(122)는 제2 전원 제어 신호(PCTL2)에 응답하여 로직 로우를 출력한다. 즉, 노드 C의 상태가 로직 로우 이므로, NMOS 트랜지스터는 턴 오프 된다. 그리고, 반도체 모듈에 공급되는 전원이 차단된다. 그리고, 반도체 모듈에 남아있던 잔류 전압은 제거된다.When the mounting test of the semiconductor module is completed, the second power control signal PCTL2 is transmitted to the driver controller 120. At this time, the second power control signal PCTL2 is logic high. The inverter 122 outputs a logic low in response to the second power control signal PCTL2. That is, since the state of the node C is logic low, the NMOS transistor is turned off. Then, the power supplied to the semiconductor module is cut off. Then, the residual voltage remaining in the semiconductor module is removed.

상술한 실시 예에서는, 적분기, 비교기 및 드라이버 제어기가 구체적인 회로도를 통해 설명되었다. 그러나, 본 발명에 따른 적분기, 비교기, 및 드라이버 제어기는 본 발명의 범위 및 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변형 및 응용이 가능함은 자명하다.In the above-described embodiment, the integrator, the comparator and the driver controller have been described through specific circuit diagrams. However, it is apparent that the integrator, the comparator, and the driver controller according to the present invention can be variously modified and applied without departing from the scope and technical spirit of the present invention.

상술한 실시 예에서는, 레귤레이터가 두 개의 입력 단자와 하나의 출력 단자를 갖는 것으로 설명되었다. 그러나, 레귤레이터의 종류 및 용도에 따라, 출력 전압을 조절하기 위한 조절 입력(adjusting input) 또는 센싱 입력(sensing input) 등이 추가될 수 있음은 자명하다.In the above embodiment, the regulator has been described as having two input terminals and one output terminal. However, according to the type and use of the regulator, it is obvious that an adjusting input or a sensing input for adjusting the output voltage may be added.

상술한 실시 예에서는, 전류 제어 신호(CCTL) 및 전원 제어 신호(PCTL)가 컨트롤 유닛(300, 도 1 참조)으로부터 전달되는 것으로 설명하였다. 그러나, 두 제어신호는 모듈 전원 공급 회로(100, 도 1 참조) 내부에 존재하는 제어 장치로부터 전달될 수도 있음은 자명하다.In the above-described embodiment, it has been described that the current control signal CCTL and the power control signal PCTL are transmitted from the control unit 300 (see FIG. 1). However, it is apparent that the two control signals may be transmitted from a control device existing inside the module power supply circuit 100 (see FIG. 1).

상술한 바와 같이, 본 발명에 따른 반도체 모듈 실장 테스트 장치는 반도체 모듈의 실장 테스트가 완료된 후, 전원 제어 신호에 의해 반도체 모듈에 공급되는 모듈 전원이 차단되고, 반도체 모듈의 잔류 전압이 제거되는 회로를 포함한다. 또한, 본 발명에 따른 반도체 모듈 실장 테스트 장치는, 반도체 모듈의 실장 테스트 과정에서 반도체 모듈에 과전류가 공급될 때, 반도체 모듈에 공급되는 모듈 전원을 차단하는 회로를 포함한다.As described above, in the semiconductor module mounting test apparatus according to the present invention, after the mounting test of the semiconductor module is completed, the module power supplied to the semiconductor module is cut off by the power control signal, and the circuit for removing the residual voltage of the semiconductor module is removed. Include. In addition, the semiconductor module mounting test apparatus according to the present invention includes a circuit to cut off the module power supplied to the semiconductor module when an overcurrent is supplied to the semiconductor module during the mounting test process of the semiconductor module.

본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 자명하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the detailed description of the present invention, specific embodiments have been described, but it is obvious that various modifications can be made without departing from the scope and spirit of the present invention. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be defined by the equivalents of the claims of the present invention as well as the following claims.

도 1은 본 발명에 따른 반도체 모듈 실장 테스트 장치 및 반도체 모듈을 보여주는 블록도이다.1 is a block diagram illustrating a semiconductor module mounting test apparatus and a semiconductor module according to the present invention.

도 2는 도 1에 도시된 반도체 모듈 실장 테스트 장치의 모듈 전원 공급 회로를 보여주는 블록도이다.FIG. 2 is a block diagram illustrating a module power supply circuit of the semiconductor module mounting test apparatus shown in FIG. 1.

도 3은 도 2에 도시된 과전류 방지회로의 실시 예를 보여주는 회로도이다.3 is a circuit diagram illustrating an embodiment of an overcurrent prevention circuit shown in FIG. 2.

도 4는 도 2에 도시된 드라이버 제어기 및 드라이버의 실시 예를 보여주는 회로도이다.FIG. 4 is a circuit diagram illustrating an embodiment of a driver controller and a driver shown in FIG. 2.

Claims

In a semiconductor module mounting test apparatus for testing a semiconductor module:

A module power supply circuit for supplying test power to the semiconductor module; And

A control unit for controlling the module power supply circuit,

The module power supply circuit supplies the test power when the test operation of the semiconductor module starts, and cuts off the test power when the test operation ends or the overcurrent is supplied to the semiconductor module.

The method of claim 1,

The module power supply circuit

A regulator for outputting the test power supply;

An overcurrent detector for detecting the overcurrent and generating an overcurrent signal;

A driver for receiving a power supply voltage and controlling a test power supply of the regulator; And

And a driver controller for controlling the driver in response to the overcurrent signal.

The method of claim 2,

The control unit generates a first control signal when the test operation of the semiconductor module starts, generates a second control signal when the test operation ends,

And the driver controller turns on the driver in response to the first control signal and turns off the driver in response to the second control signal and the overcurrent signal.

The method of claim 2,

The overcurrent detector

A resistor coupled between a power supply voltage and the regulator;

An integrator that integrates the voltage difference across the resistor; And

A comparator for generating the overcurrent signal by comparing the output of the integrator with a current control signal transmitted from the control unit,

And the current control signal is a reference signal for determining whether the current supplied to the semiconductor module is an overcurrent.

The method of claim 4, wherein

The integrator determines an integration reference voltage based on a voltage of a node connected to a power supply voltage among two nodes of the resistor, and performs integration using the voltage of another node of the resistor as an integration target voltage. .