KR20090021464A - 주파수 클램핑 제어를 이용한 전원장치 - Google Patents

주파수 클램핑 제어를 이용한 전원장치 Download PDF

Info

Publication number
KR20090021464A
KR20090021464A KR1020070086000A KR20070086000A KR20090021464A KR 20090021464 A KR20090021464 A KR 20090021464A KR 1020070086000 A KR1020070086000 A KR 1020070086000A KR 20070086000 A KR20070086000 A KR 20070086000A KR 20090021464 A KR20090021464 A KR 20090021464A
Authority
KR
South Korea
Prior art keywords
pfc
unit
voltage
frequency
switching
Prior art date
Application number
KR1020070086000A
Other languages
English (en)
Inventor
유병우
이준영
홍성수
오동성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070086000A priority Critical patent/KR20090021464A/ko
Publication of KR20090021464A publication Critical patent/KR20090021464A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

본 발명은 '0' 전압 스위칭함으로써 효율을 향상시키고 주파수를 제한하여 클램핑 제어함으로써 대기소비전력을 낮출 수 있는 전원장치에 관한 것이다.
본 발명에 따른 전원장치는, 외부로부터 교류의 입력전압을 인가받아 이를 BCM 제어 및 주파수 가변제어하여 직류의 PFC 전압을 출력하는 PFC단; 및 상기 PFC단과 연결되고, 상기 PFC단으로부터 출력되는 PFC 전압을 인가받아 주파수를 가변제어하여 직류의 출력전압을 출력하는 DC/DC 컨버터단;을 포함하여 각각 독립적으로 주파수를 클램핑 제어하거나 동기설정단을 더 구비하여 PFC단과 DC/DC 컨버터단이 동기시켜 동시에 주파수를 클램핑 제어함으로써 대기모드시 소비전력을 낮출 수 있으며 '0' 전압 스위칭함으로써 효율을 향상시킬 수 있는 효과가 있다.
Figure P1020070086000
전원장치, 컨버터(Converter), 크램프(Clamp), BCM, PFC, 어덥터

Description

주파수 클램핑 제어를 이용한 전원장치{Power supply using frequency clamping control}
일반적으로, 전원장치는 외부로부터 입력되는 입력전원을 사용자가 원하는 크기의 전압으로 변환시켜 출력하는 장치로써, AC/DC 컨버터, DC/DC 컨버터, DC/AC 컨버터 등이 있으며 휴대용 단말기, 노트북, LCD 모니터 및 휴대용 전자제품 등에 광범위하게 사용되고 있다.
이러한 전원장치 중 특히 어덥터(Adapter)는 저전력으로 동작하고 있으며 점차적으로 소형화되기 때문에, 가장 간단한 구조의 Flyback 방식 또는 입력단에 PFC단(Power Factor Correction)을 사용한 2단 구성의 Bridge-Type 방식의 전원장치를 사용하고 있다.
그럼, 이하 관련도면을 참조하여 종래의 Flyback 방식과 2단 구성의 Bridge-Type 방식의 전원장치 구조 및 이에 따른 문제점에 대하여 상세히 설명한다.
도 1은 종래의 Flyback 방식의 전원장치를 나타낸 회로도이고, 도 2는 종래 2단 구성의 Bridge-Type 방식의 전원장치를 나타낸 회로도이다.
우선, 도 1에 도시한 바와 같이, 종래의 Flyback 방식의 전원장치는, 정류부(10), 제1 커패시터(C1), 스위칭수단(Q1), 제어부(20), 트랜스포머(T1), 다이오드(D), 제2 커패시터(C2) 및 부하(RL)로 이루어진다.
여기서, 상기 정류부(10)는, 다수개의 다이오드로 구성되고 외부로부터 인가되는 교류성분의 입력전원(Vin)을 정류시켜 출력한다.
상기 제1 커패시터(C1)는, 일단이 상기 정류부(10)와 연결되고 타단이 접지연결되어 상기 정류부(10)로부터 정류된 입력전원(Vin)을 인가받고, 상기 인가된 입력전원(Vin)을 평활시켜 출력한다.
상기 트랜스포머(T1)는, 일차측과 이차측을 가지며 일차측으로부터 상기 제1 커패시터(C1)에 의해 평활된 입력전원(Vin)을 공급받아 이차측으로 유기시킨다. 이때, 상기 이차측으로 유기되는 입력전원의 크기는 상기 트랜스포머(T1)의 일차측과 이차측의 권선비에 따라 변경 가능하다.
상기 스위칭수단(Q1)은, 드레인이 상기 트랜스포머(T1)의 일차측 일단과 연결되고 게이트가 상기 제어부(20)와 연결되며 소스가 접지연결되어 상기 제어부(20)에 의해 온/오프(on/off) 제어됨에 따라, 상기 트랜스포머(T1)의 일차측으로부터 이차측으로 유기되는 입력전원의 공급을 제어한다.
상기 다이오드(D)는 애노드가 상기 트랜스포머(T1)의 이차측 일단과 연결되고, 캐소드가 상기 제2 커패시터(C2) 및 부하(RL)의 일단과 연결되며, 상기 제2 커 패시터(C2)는 일단이 상기 다이오드(D)의 캐소드와 연결되고 타단이 접지연결되어 상기 트랜스포머(T1)를 통해 유기된 전원을 충전 및 평활시킨다.
상기 부하(RL)는 일단이 상기 제2 커패시터(C2)와 다이오드(D)와의 접점과 연결되고 타단이 접지연결되어 상기 제2 커패시터(C2)에 충전된 전원을 출력전압(Vout)으로 출력한다.
이때, 상기 제어부(20)는 상기 출력전압(Vout)을 인가받아 기 설정된 일정크기의 전압보다 상기 출력전압(Vout)이 낮거나 또는 높은 전압일 경우 상기 출력전압(Vout)을 일정크기의 전압으로 유지시키기 위하여 상기 스위칭수단(Q1)을 제어하기 위한 스위칭 제어신호를 출력한다.
상기 제어부(20)로부터 스위칭 제어신호를 인가받은 스위칭수단(Q1)은 상기 스위칭 제어신호에 의해 온/오프되어 상기 입력전원을 제어함으로써, 상기 출력전압(Vout)을 사전에 설정된 전압과 동일한 전압으로 출력할 수 있다.
그러나, 상기와 같은 구조로 이루어진 종래의 Flyback 방식의 전원장치는, 출력전압(Vout)이 사전에 설정된 일정크기의 전압보다 낮거나 또는 높을 경우 입력전원(Vin)을 제어하는 방식이기 때문에, 입력전원(Vin)이 일정크기를 유지하지 않고 불규칙한 전압으로 인가될 경우 상기 입력전원(Vin)이 트랜스포머(T1)를 통해 출력전압(Vout)으로 출력될 때까지 상기 입력전원(Vin)에 대한 어떠한 제한도 없이 이를 인가하므로 상기 불규칙한 입력전원(Vin)에 의해 회로 내에 구비된 소자들이 손상되며, 효율이 높지 않아 고전력밀도를 요구하는 전원장치에 적합하지 않은 문제점이 있었다.
이러한 종래의 Flyback 방식의 전원장치의 단점을 보완하기 위하여 입력전원을 제어하기 위한 PFC단과 출력전압을 제어하는 컨버터단의 2단으로 구성된 Bridge-Type 방식의 전원장치를 사용하였다.
상기 Bridge-Type 방식의 전원장치는, 정류부(110), PFC단(120), PFC 제어부(125), 커패시터(C1), 컨버터단(130), 컨버터 제어부(135) 및 부하(140)로 이루어진다.
상기 정류부(110)는 다수의 다이오드로 구성되어 외부로부터 상기 전원장치로 인가되는 입력전원(Vin)을 정류시켜 출력한다.
상기 PFC단(120)은 상기 정류된 입력전원(Vin)을 인가받아 상기 입력전원(Vin)이 사전에 설정된 일정크기의 전압보다 낮거나 또는 높을 경우 이를 제어하여 출력하며, 상기 입력전원(Vin) 또는 상기 PFC단(120)으로부터 출력되는 전압(Va)이 사전에 설정된 일정크기의 전압보다 낮거나 또는 높은지의 판단은 상기 PFC단(120)으로부터 출력되는 전압(Va)을 인가받는 상기 PFC 제어부(125)에 의해 판단된다.
만약, 상기 입력전원(Vin) 또는 상기 PFC단(120)으로부터 출력되는 전압(Va)이 사전에 설정된 일정크기의 전압보다 낮을 경우에는 상기 PFC단(120) 내에 구비되는 스위칭수단(도면 미도시)의 듀티폭을 증가시키며, 사전에 설정된 일정크기의 전압보다 높을 경우에는 상기 스위칭수단의 듀티폭을 감소시킴으로써, 상기 PFC단(120)으로부터 출력되는 전압(Va)을 일정하게 유지시켜 출력한다. 이때, 상기 커패시터(C1)는 상기 PFC단(120)으로부터 출력되는 전압(Va)을 평활시킨다.
상기 컨버터단(130)은 상기 커패시터(C1)에 의해 평활된 전압(Va)을 인가받아 사용자가 원하는 일정크기의 전압을 갖는 출력전압(Vout)을 출력하며, 상기 컨버터단(130)과 연결된 컨버터 제어부(135)는 상기 컨버터단(130)으로부터 출력되는 출력전압(Vout)이 사전에 설정된 일정크기의 전압보다 낮거나 또는 높을 경우 상기 컨버터단(130) 내에 구비된 스위칭 소자를 제어함으로써 일정크기의 전압을 갖는 출력전압(Vout)을 출력하게 된다.
그러나, 상기와 같이 구성된 종래 기술에 의한 전원장치는 다음과 같은 문제점이 있었다.
종래 기술에 의한 Bridge-Type 방식의 전원장치는 어덥터와 같이 고전류를 요구하는 장치에서는 듀티폭 가변에 의한 스위칭 손실과 제어동작에 의해 다이오드 내압이 변경됨에 따라 컨버터단(130)에 고효율로 동작 가능한 동기정류기(Synchronous rectifier)를 적용하기가 어렵고, 이에 따라 효율이 저하되는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 공명진동 방식의 LLC회로와 주파수를 가변제어하는 BCM 제어방식을 사용함으로써 스위칭 손실을 줄일 수 있고, 대기모드시 PFC단 및 DC/DC 컨버터단을 동기화시킴으로써 대기 소비전력을 낮출 수 있게 됨에 따라 효율을 향상시킬 수 있는 전원장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 전원장치는, 본 발명에 따른 전원장치는, 외부로부터 교류의 입력전압을 인가받아 이를 BCM 제어 및 주파수 가변제어하여 직류의 PFC 전압을 출력하는 PFC단; 및 상기 PFC단과 연결되고, 상기 PFC단으로부터 출력되는 PFC 전압을 인가받아 주파수를 가변제어하여 직 류의 출력전압을 출력하는 DC/DC 컨버터단;을 포함하여 각각 독립적으로 주파수를 클램핑 제어함으로써 대기모드시 소비전력을 낮출 수 있으며 '0' 전압 스위칭함으로써 효율을 향상시킬 수 있는 효과가 있다.
여기서, 상기 PFC단은, 상기 입력전원을 인가받아 PFC 전압을 출력하는 PFC 전압출력부; 및 상기 PFC 전압출력부로부터 출력되는 PFC 전압 및 전류를 피드백받아 상기 PFC 전압출력부를 제어하는 BCM 제어부;를 포함한다. 이때, 상기 PFC 전압출력부는, 상기 입력전원을 인가받아 일정전류를 흐르게 하는 제1 인덕터; 상기 제1 인덕터에 흐르는 전류가 유기되어 일정전류를 흐르게 하는 제2 인덕터; 드레인이 상기 제1 인덕터와 연결되고 소스가 접지되며 게이트가 상기 BCM 제어부와 연결된 제1 스위칭수단; 애노드가 상기 제1 스위칭수단의 드레인과 연결된 제1 다이오드; 및 일단이 상기 제1 다이오드의 캐소드와 연결되고 타단이 접지된 제1 커패시터;를 포함한다.
또한, 상기 BCM 제어부는, 주파수를 일정 주파수 이하로 제한하기 위한 주파수 제한부; 상기 주파수 제한부 및 PFC 전압출력부와 연결되고, 상기 PFC 전압출력부의 제1 스위칭수단에 흐르는 전류, 제2 인덕터에 흐르는 전류 및 입력전압을 인가받아 상기 제1 스위칭수단을 BCM 제어하기 위한 듀티폭 제어부; 상기 제1 커패시터의 전압을 피드백받아 상기 제1 커패시터의 전압과 기 설정된 기준전압을 비교하는 비교부; 및 상기 듀티폭 제어부 및 비교부와 연결되고, 상기 듀티폭 제어부 및 비교부로부터 출력되는 신호를 곱셈연산하는 곱셈수단;을 포함한다.
그리고, 상기 DC/DC 컨버터단은, 상기 PFC단으로부터 출력되는 PFC 전압을 스위칭 제어하여 출력하는 스위칭부; 상기 스위칭부와 연결되고, 상기 스위칭부로부터 출력된 PFC 전압을 일정크기의 출력전압으로 출력하는 출력부; 상기 출력부와 연결되고, 상기 출력전압을 피드백시키는 피드백부; 및 상기 스위칭부 및 피드백부와 연결되고, 상기 피드백된 피드백신호를 인가받아 상기 스위칭부를 제어하는 주파수 제어부;를 포함한다.
이때, 상기 스위칭부는, 드레인이 상기 제1 다이오드의 캐소드와 연결되고 게이트가 상기 주파수 제어부와 연결된 제2 스위칭수단; 및 드레인이 상기 제2 스위칭수단의 소스와 연결되고 소스가 접지되며 게이트가 상기 주파수 제어부와 연결된 제3 스위칭수단;을 포함하며, 상기 출력부는, 일단이 상기 스위칭부와 연결된 제2 커패시터; 일단이 상기 제2 커패시터의 타단과 연결된 제3 인덕터; 상기 제3 인덕터의 타단과 일차측이 연결되고 상기 일차측의 전압을 유기받기 위한 다수의 이차측을 갖는 트랜스포머; 상기 트랜스포머의 이차측과 연결되고 상기 이차측으로 유기된 전압을 스위칭하기 위한 제4 및 제5 스위칭수단; 상기 제4 및 제5 스위칭수단을 제어하기 위한 스위칭 제어부; 및 일단이 상기 이차측의 접지단과 연결되고 타단이 상기 제4 및 제5 스위칭수단의 소스와 연결된 제3 커패시터;를 포함한다.
또한, 상기 주파수 제어부는, 주파수를 인정 주파수 이하로 제한하기 위한 주파수 제한부; 상기 주파수 제한부와 연결되고, 상기 스위칭부를 제어하기 위한 듀티폭 제어부; 상기 피드백신호를 인가받아 상기 피드백신호와 기 설정된 기준전압을 비교하는 비교부; 및 상기 듀티폭 제어부 및 비교부와 연결되고, 상기 듀티폭 제어부 및 비교부로부터 출력된 신호를 곱셈연산하는 곱셈기;를 포함한다.
그리고, 상기 PFC단과 DC/DC 컨버터단 모두 대기모드에서 주파수 클램핑 제어되는 것을 특징으로 한다. 특히, 본 발명의 제1 실시예에 따른 전원장치에 있어서 상기 PFC단과 DC/DC 컨버터단은 대기모드에서 각각 독립적으로 주파수 클램핑 제어되는 것을 특징으로 한다.
아울러, 본 발명의 제2 실시예에 따른 전원장치는 외부로부터 교류의 입력전압을 인가받아 이를 BCM 제어 및 주파수 가변제어하여 직류의 PFC 전압을 출력하는 PFC단; 상기 PFC단과 연결되고, 상기 PFC단으로부터 출력되는 PFC 전압을 인가받아 주파수를 가변제어하여 직류의 출력전압을 출력하는 DC/DC 컨버터단; 및 상기 PFC단 및 DC/DC 컨버터단과 연결되고, 상기 PFC단과 DC/DC 컨버터단을 동기화시키는 동기설정단;을 포함한다.
여기서, 상기 PFC단은, 상기 입력전원을 인가받아 PFC 전압을 출력하는 PFC 전압출력부; 및 상기 PFC 전압출력부 및 동기설정단과 연결되고, 상기 PFC 전압출력부로부터 출력되는 PFC 전압 및 전류를 피드백받아 상기 PFC 전압출력부를 제어하며 대기모드시 상기 동기설정단에 의해 상기 DC/DC 컨버터단과 동기화시키는 BCM 제어부;를 포함한다.
이때, 상기 PFC 전압출력부는, 상기 입력전원을 인가받아 일정전류를 흐르게 하는 제1 인덕터; 상기 제1 인덕터에 흐르는 전류가 유기되어 일정전류를 흐르게 하는 제2 인덕터; 드레인이 상기 제1 인덕터와 연결되고 소스가 접지되며 게이트가 상기 BCM 제어부와 연결된 제1 스위칭수단; 애노드가 상기 제1 스위칭수단의 드레인과 연결된 제1 다이오드; 및 일단이 상기 제1 다이오드의 캐소드와 연결되고 타 단이 접지된 제1 커패시터;를 포함한다.
또한, 상기 DC/DC 컨버터단은, 상기 PFC단으로부터 출력되는 PFC 전압을 스위칭 제어하여 출력하는 스위칭부; 상기 스위칭부와 연결되고, 상기 스위칭부로부터 출력된 PFC 전압을 일정크기의 출력전압으로 출력하는 출력부; 상기 출력부와 연결되고, 상기 출력전압을 피드백시키는 피드백부; 및 상기 스위칭부 및 피드백부와 연결되고, 상기 피드백된 피드백신호를 인가받아 상기 스위칭부를 제어하는 주파수 제어부;를 포함하고, 상기 스위칭부는, 드레인이 상기 제1 다이오드의 캐소드와 연결되고 게이트가 상기 주파수 제어부와 연결된 제2 스위칭수단; 및 드레인이 상기 제2 스위칭수단의 소스와 연결되고 소스가 접지되며 게이트가 상기 주파수 제어부와 연결된 제3 스위칭수단;을 포함한다.
또한, 상기 출력부는, 일단이 상기 스위칭부와 연결된 제2 커패시터; 일단이 상기 제2 커패시터의 타단과 연결된 제3 인덕터; 상기 제3 인덕터의 타단과 일차측이 연결되고 상기 일차측의 전압을 유기받기 위한 다수의 이차측을 갖는 트랜스포머; 상기 트랜스포머의 이차측과 연결되고 상기 이차측으로 유기된 전압을 스위칭하기 위한 제4 및 제5 스위칭수단; 상기 제4 및 제5 스위칭수단을 제어하기 위한 스위칭 제어부; 및 일단이 상기 이차측의 접지단과 연결되고 타단이 상기 제4 및 제5 스위칭수단의 소스와 연결된 제3 커패시터;를 포함한다.
그리고, 상기 주파수 제어부는, 주파수를 인정 주파수 이하로 제한하기 위한 주파수 제한부; 상기 주파수 제한부와 연결되고, 상기 스위칭부를 제어하기 위한 듀티폭 제어부; 상기 피드백신호를 인가받아 상기 피드백신호와 기 설정된 기준전 압을 비교하는 비교부; 및 상기 듀티폭 제어부 및 비교부와 연결되고, 상기 듀티폭 제어부 및 비교부로부터 출력된 신호를 곱셈연산하는 곱셈기;를 포함한다.
한편, 상기 PFC단은 대기모드에서 상기 동기설정단에 의해 상기 DC/DC 컨버터단과 동기되어 상기 DC/DC 컨버터단과 동시에 주파수 클램핑 제어되고, 상기 DC/DC 컨버터단은 대기모드에서 주파수 클램핑 제어되는 것을 특징으로 한다.
특히, 본 발명의 제2 실시예에 따른 전원장치에 있어서, 상기 PFC단과 DC/DC 컨버터단은 서로 동기되어 동시에 주파수 클램핑 제어되는 것을 특징으로 한다.
본 발명에 따른 주파수 클램핑 제어를 이용한 전원장치는, 공명진동 방식의 LLC회로를 사용하여 소자의 갯수를 줄이고 주파수를 가변제어하는 BCM 제어방식을 사용하여 '0' 전압 스위칭함으로써 스위칭 손실을 줄일 수 있어 효율을 향상시킬 수 있는 효과가 있다.
또한, 본 발명에 따른 전원장치는, 대기모드시 제어신호의 주파수를 제한하여 각 PFC단 및 DC/DC 컨버터단을 각각 독립적으로 제어함으로써 대기모드 동안에 간헐적으로 스위칭신호를 출력함으로써 소비전력을 낮출 수 있는 장점이 있다.
아울러, 본 발명에 따른 전원장치는, 대기모드시 PFC단 및 DC/DC 컨버터단을 동기화시키고 상기 PFC단 및 DC/DC 컨버터단을 제어하기 위한 스위칭신호를 간헐적으로 출력함으로써 소비전력을 낮출 수 있는 효과가 있다.
본 발명에 따른 주파수 클램핑 제어를 이용한 전원장치에 대한 구체적인 기술적 구성과 그 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
실시예 1
이하, 관련도면을 참조하여 본 발명의 제1 실시예에 따른 전원장치에 대하여 상세하게 설명하면 다음과 같다.
도 3은 본 발명의 제1 실시예에 따른 전원장치를 개략적으로 나타낸 블럭도이다.
우선, 도 3에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 전원장치는 크게 정류단(210)과 PFC단(220) 및 DC/DC 컨버터단(230)으로 이루어진다.
여기서, 상기 정류단(210)은 다수의 다이오드(미도시함)로 구성되고 외부로부터 인가되는 교류성분의 입력전압(Vin)을 상기 다수의 다이오드를 통해 정류시켜 출력한다.
상기 PFC단(220)은 상기 정류단(210) 및 DC/DC 컨버터단(230)과 연결되고 외부로부터 교류의 입력전압(Vin)을 인가받아 이를 BCM(Boundary Conduction Mode) 제어 및 주파수 가변제어하여 직류의 PFC 전압(Vb)을 출력하며, 상기 DC/DC 컨버터단(230)은 상기 PFC단(220)과 연결되고 상기 PFC단(220)으로부터 출력되는 상기 PFC 전압(Vb)을 인가받아 주파수를 가변제어함으로써 직류의 출력전압(Vo)을 출력 한다.
이때, 상기 PFC단(220)은 상기 입력전원(Vin)을 인가받아 PFC 전압(Vb)을 출력하는 PFC 전압출력부(221) 및 상기 PFC 전압출력부(221)로부터 출력되는 PFC 전압(Vb)을 피드백받아 상기 PFC 전압출력부(221)를 제어하는 BCM 제어부(222)로 구성된다.
상기 PFC 전압출력부(221)는 상기 정류부(210), BCM 제어부(222) 및 DC/DC 컨버터단(230)과 연결되고, 상기 입력전원(Vin)을 인가받아 일정전류를 흐르게 하는 제1 인덕터(L1)와, 상기 제1 인덕터(L1)에 흐르는 전류가 유기되어 일정전류를 흐르게 하는 제2 인덕터(L2)와, 드레인이 상기 제1 인덕터(L1)와 연결되고 소스가 접지되며 게이트가 상기 BCM 제어부(222)와 연결된 제1 스위칭수단(Q1)과, 애노드가 상기 제1 스위칭수단(Q1)의 드레인과 연결된 제1 다이오드(D1) 및 일단이 상기 제1 다이오드(D1)의 캐소드와 연결되고 타단이 접지된 제1 커패시터(C1)를 포함한다.
상기 제1 인덕터(L1)는 일단이 상기 정류부(210)와 연결되고 타단이 상기 제1 스위칭수단(Q1)의 드레인 및 제1 다이오드(D1)의 애노드의 접점과 연결되며, 상기 정류부(210)에 의해 정류된 입력전압(Vin)을 인가받아 일정크기의 전류를 출력한다.
또한, 상기 제2 인덕터(L2)는 일단이 접지되고 타단이 상기 BCM 제어부(222)와 연결되며 상기 제1 인덕터(L1)과 소정 거리 이격됨으로써 상기 제1 인덕터(L1)에 흐르는 전류를 유기받아 제로전류(Z)를 출력한다. 이때, 상기 제로전류(Z)는 상 기 제1 인덕터(L1)로부터 출력되는 전류의 반대되는 값 즉, 상기 제1 인덕터(L1)로부터 출력되는 전류가 양(+)의 값을 갖는 경우 제로전류(Z)는 음(-)의 값을 갖고 상기 제1 인덕터(L1)로부터 출력되는 전류가 음(-)의 값을 갖는 경우 제로전류(Z)는 양(+)의 값을 갖는다.
상기 제1 스위칭수단(Q1)은 드레인이 상기 제1 인덕터(L1) 및 제1 다이오드(D1)의 애노드와의 접점과 연결되고 소스가 접지되며 게이트가 상기 BCM 제어부(222)와 연결되고 상기 BCM 제어부(222)로부터 출력되는 제1 스위칭신호(G1)에 의해 온/오프 제어되어 상기 PFC단(220)으로부터 출력되는 PFC 전압(Vb)의 크기를 제어한다.
상기 제1 다이오드(D1)는 애노드가 상기 제1 인덕터(L1)와 제1 스위칭수단(Q1)의 드레인과의 접점과 연결되고 캐소드가 상기 제1 커패시터(C1)의 일단과 연결되며, 상기 제1 스위칭수단(Q1)이 오프되어 상기 제1 인덕터(L1)로부터 출력된 전류가 인가될 경우 이에 의해 도통되어 상기 전류를 제1 커패시터(C1)에 전달한다.
상기 제1 커패시터(C1)는 일단이 상기 제1 다이오드(D1)의 캐소드와 연결되고 타단이 접지되며, 상기 제1 다이오드(D1)가 도통되어 인가되는 전류를 충전시켜 일정크기의 PFC 전압(Vb)을 출력한다.
또한, 상기 BCM 제어부(222)는 상기 정류단(210) 및 PFC 전압출력부(221)와 연결되고, 상기 정류단(222)으로부터 정류되어 출력되는 입력전압(Vin), 상기 제2 인덕터(L2)에 흐르는 제로전류(Z), 상기 제1 스위칭수단(Q1)에 흐르는 센싱전 류(Ise) 및 상기 PFC 전압(Vb)를 인가받아 상기 제1 스위칭수단(Q1)을 '0'전압 스위칭하며 상기 전원장치가 대기모드일 경우 주파수를 클램핑 제어하여 간헐적으로 제1 스위칭신호(G1)를 출력한다.
이때, 본 발명의 PFC단의 타이밍을 나타낸 도 5에 도시한 바와 같이, 상기 PFC단(220)의 BCM 제어부(222)는 상기 제2 인덕터(L2)에 흐르는 제로전류(Z)가 로우 레벨(Low Level)일 경우 상기 제1 스위칭신호(G1)를 하이 레벨(High Level)로 출력하여 상기 제1 스위칭수단(Q1)을 턴 온시킨다. 이때, 상기 턴 온된 제1 스위칭수단(Q1)에 의해 상기 센싱전류(Ise)는 지속적으로 증가하게 되고 상기 센싱전류(Ise)가 기 설정된 기준전류(Iref)가 될 경우 상기 BCM 제어부(222)에서 로우 레벨의 제1 스위칭신호(G1)을 출력하여 상기 제1 스위칭수단(Q1)을 턴 오프시킨다. 상기 제1 스위칭수단(Q1)이 오프되면, 상기 제1 인덕터(L1)에 충전된 전류가 역방향으로 흘러 점차 소모되고 상기 센싱전류(Ise)가 '0'이 되는 순간 상기 BCM 제어부(222)에서 하이 레벨의 제1 스위칭신호(G1)를 출력하여 상기 제1 스위칭수단(Q1)을 턴 온 시킴에 따라 항상 '0' 전압 스위칭을 함으로써 스위칭 손실을 줄일 수 있는 이점이 있다.
또한, 상기 BCM 제어부(222)를 보다 상세히 나타낸 도 6에 도시한 바와 같이, 상기 BCM 제어부(222)는 듀티폭 제어부(222a)와, 주파수 제한부(222b)와, 비교부(222c) 및 곱셈수단(222d)으로 구성된다. 여기서, 상기 듀티폭 제어부(222a)는 PFC 전압출력부(221), 주파수 제한부(222b) 및 곱셈수단(222d)과 연결되고 상기 PFC 전압(Vb)를 피드백 받아 상기 PFC 전압(Vb)이 기 설정된 전압보다 낮거나 높을 경우 이를 제어하기 위해 제1 스위칭신호(G1)의 듀티폭을 조절하여 출력한다.
또한, 상기 주파수 제한부(222b)는 상기 듀티폭 제어부(222a)와 연결되고 상기 전원장치가 대기모드일 경우 상기 제1 스위칭신호(G1)의 주파수가 기 설정된 주파수를 넘지 못하도록 일정 주파수 이하로 제한한다. 상기 비교부(222c)는 상기 PFC 전압출력부(221) 및 곱셈수단(222d)과 연결되고 상기 PFC 전압(Vb)이 기 설정된 기준전압(Ref)보다 높을 경우 상기 제1 스위칭신호(G1)의 로우 레벨 폭을 더 넓게 유지시킴으로써 PFC 전압(Vb)의 크기를 조절한다. 상기 곱셈수단(222d)은 상기 듀티폭 제어부(222a), 비교부(222c) 및 PFC 전압출력부(221)와 연결되고 상기 듀티폭 제어부(222a) 및 비교부(222c)로부터 출력되는 제1 및 제2 제어신호(P1, P2)를 곱셈연산하여 제1 스위칭신호(G1)를 출력한다.
한편, 상기 전원장치가 정상동작일 경우 상기 BCM 제어부(222)의 듀티폭 제어부(222a)는 상기 제1 스위칭수단(Q1)의 듀티폭 만을 제어한 제1 스위칭신호(G1)를 출력하고, 상기 전원장치가 대기모드일 경우 상기 듀티폭 제어부(222a)는 상기 주파수 제한부(222b)에 의해 제한된 주파수를 이용하여 제1 스위칭신호(G1)를 출력하는데 이는 제1 내지 제3 스위칭신호(G1, G2, G3)의 출력파형을 나타낸 그래프인 도 7에 도시한 바와 같이, 간헐적으로 'a' 구간에서만 제1 스위칭신호(G1)를 출력하고 그 외의 구간에서는 로우 레벨의 제1 스위칭신호(G1)를 출력하는데, 이때 출력되는 제1 스위칭신호(G1)에 의해 상기 제1 스위칭수단(Q1)은 지속적으로 온/오프 되는 것이 아니라 상기 'a' 구간에서만 간헐적으로 온 상태가 유지됨으로써 대기모드에서 상기 'a' 구간 이외의 구간만큼의 소비전력을 낮출 수 있는 장점이 있다.
그리고, 상기 DC/DC 컨버터단(230)은 스위칭부(231), 출력부(232), 주파수 제어부(234), 피드백부(235) 및 제3 커패시터(C3)로 구성되고, 상기 PFC단(220)과 연결되며 상기 PFC단(220)으로부터 출력되는 PFC 전압(Vb)을 인가받아 이를 일정크기를 갖는 직류성분의 출력전압(Vo)을 출력한다.
여기서, 상기 스위칭부(231)는, 상기 PFC단(220), 출력부(232) 및 주파수 제어부(234)와 연결되고, 상기 PFC단(220)으로부터 출력되는 PFC 전압(Vb)을 스위칭제어하여 출력한다. 상기 스위칭부(231)는 드레인이 상기 PFC단(220)의 제1 다이오드(D1)의 캐소드와 연결되고 게이트가 상기 주파수 제어부(234)와 연결되는 제2 스위칭수단(Q2)과, 드레인이 상기 제2 스위칭수단(Q2)의 소스와 연결되고 소스가 접지되며 게이트가 상기 주파수 제어부(234)와 연결되는 제3 스위칭수단(Q3)으로 구성된다. 이때, 상기 제2 및 제3 스위칭수단(Q2, Q3)은 상기 주파수 제어부(234)로부터 출력되는 제2 및 제3 스위칭신호(G2, G3)에 의해 온/오프 제어됨으로써 상기 출력전압(Vo)을 제어한다.
또한, 상기 출력부(232)는 상기 스위칭부(231) 및 피드백부(235)와 연결되고, 상기 스위칭부(231)로부터 제어되어 출력된 스위칭전압을 일정크기의 출력전압(Vo)으로 출력한다. 이때, 상기 출력부(232)는 제2 커패시터(C2), 제3 인덕터(L3), 트랜스포머(T1), 제4 및 제5 스위칭수단(Q4, Q5)과 스위칭 제어부(233)로 이루어지는데 상기 제2 커패시터(C2)는 일단이 상기 스위칭부(231)와 연결되고 타단이 상기 제3 인덕터(L3)와 연결되며, 상기 제3 인덕터(L3)의 타단은 상기 트랜스포머(T1)의 일차측과 연결된다.
상기 트랜스포머(T1)는 하나의 일차측과 다수의 이차측으로 이루어지며, 일차측으로 공급된 전압을 이차측으로 유기시킨다. 또한, 상기 제4 스위칭수단(Q4)은 드레인이 상기 트랜스포머(T1)의 이차측 일단과 연결되고 소스가 상기 제5 스위칭수단(Q5)의 소스와 연결되며 게이트가 상기 스위칭 제어부(233)와 연결된다. 상기 제5 스위칭수단(Q5)은 드레인이 상기 제4 스위칭수단(Q4)가 연결되지 않은 트랜스포머(T1)의 이차측 일단과 연결되고 소스가 상기 제4 스위칭수단(Q4)의 소소와 연결되며 게이트가 상기 스위칭 제어부(233)와 연결된다. 이때, 상기 스위칭 제어부(233)는 상기 제4 및 제5 스위칭수단(Q4, Q5)와 연결되어 이들의 온/오프를 제어한다.
또한, 상기 주파수 제어부(234)를 보다 상세히 나타낸 도 7에 도시한 바와 같이, 상기 주파수 제어부(234)는 듀티폭 제어부(234a)와, 주파수 제한부(234b)와, 비교부(222c) 및 곱셈수단(222d)으로 구성된다. 여기서, 상기 듀티폭 제어부(222a)는 상기 스위칭부(231) 및 피드백부(235)와 연결되고 상기 피드백부(235)로부터 출력된 피드백신호(Vfb)를 인가받아 상기 출력전압(Vo)을 일정크기의 전압으로 유지하기 위해 상기 제2 및 제3 스위칭수단(Q2, Q3)을 제어하기 위한 제2 및 제3 스위칭신호(G2, G3)를 출력한다.
상기 주파수 제한부(234b)는 상기 듀티폭 제어부(234b)와 연결되고 상기 전원장치가 대기모드일 경우 상기 제2 및 제3 스위칭신호(G2, G3)의 주파수가 기 설정된 주파수를 넘지 못하도록 일정 주파수 이하로 제한한다. 상기 비교부(234c)는 상기 피드백부(235) 및 곱셈수단(234d)과 연결되고 상기 피드백신호(Vfb)가 기 설 정된 기준전압(Ref)보다 높을 경우 제2 스위칭신호(G2)의 하이 레벨 구간을 줄이고, 기준전압(Ref)보다 낮을 경우 제3 스위칭신호(G3)의 하이 레벨 구간을 줄임으로써 출력전압(Vo)의 크기를 일정하게 조절할 수 있다.
상기 곱셈수단(234d)은 상기 듀티폭 제어부(234a), 비교부(222c) 및 스위칭수단(231)과 연결되고, 상기 듀티폭 제어부(234a) 및 비교부(234c)로부터 출력되는 제3 및 제4 제어신호(P3, P4)를 곱셈연산하여 제2 및 제3 스위칭신호(G2, G3)를 출력한다.
한편, 상기 전원장치가 정상동작일 경우 상기 주파수 제어부(234)는 출력전압(Vo)을 일정 크기로 제어하기 위한 제2 및 제3 스위칭신호(G2. G3)를 출력하고, 상기 전원장치가 대기모드일 경우 상기 듀티폭 제어부(234a)는 상기 주파수 제한부(234b)에 의해 제한된 주파수를 이용하여 제2 및 제3 스위칭신호(G2, G3)를 출력하는데 이는 도 7에 도시한 바와 같이, 간헐적으로 'b' 구간에서만 제2 및 제3 스위칭신호(G2, G3)를 출력하고 그 외의 구간에서는 로우 레벨의 제2 및 제3 스위칭신호(G1, G3)를 출력하는데, 이때 출력되는 제2 및 제3 스위칭신호(G, G3)에 의해 상기 제2 및 제3 스위칭수단(Q2, Q3)은 지속적으로 온/오프 되는 것이 아니라 상기 'b' 구간에서만 간헐적으로 온 상태가 유지됨으로써 대기모드에서 상기 'b' 구간 이외의 구간만큼의 소비전력을 낮출 수 있는 장점이 있다.
이하, 본 발명의 DC/DC 컨버터단의 타이밍도를 나타낸 도 8과 DC/DC 컨버터단의 동작상태를 나타낸 동작도인 도 9 내지 도 11을 참조하여 상기 DC/DC 컨버터단(230)의 '0' 전압 스위칭에 대하여 상세히 설명하기로 한다.
먼저, 도 8의 t0 ~ t1 시점의 DC/DC 컨버터단(230)의 동작은 도 9에 도시한 바와 같이, 제3 스위칭수단(Q3)이 t0 시점에서 턴 오프 된다. 이때, 상기 트랜스포머(T1)의 일차측에 흐르는 전류(iPRI)는 음의 값을 갖고 있기 때문에 제3 스위칭수단(Q3)을 통하여 흐르던 전류는 제3 스위칭수단(Q3)의 기생 커패시터를 충전시키는 것과 동시에 제2 스위칭수단(Q2)의 기생 커패시터를 방전시킨다. 제2 스위칭수단(Q2)의 드레인 소스 전압 VDS(Q2)이 감소하게 되면 제4 다이오드(DSA: 제4 스위칭수단(Q4)의 온 상태를 나타냄)가 포워드 바이어스(Forward Bias)되어 턴-온되고 전류 iLM은 트랜스포머(T1)의 일차측(LM)에 인가된 전압에 의하여 선형적으로 증가한다. 동시에 제2 커패시터(C2)와 제3 인덕터(L3)는 인가된 전압을 기준으로 공진하게 된다. 상기 제2 스위칭수단(Q2)의 드레인 소스 전압 VDS(Q2)이 감소하여 '0'이 되면, 상기 전류 iPRI는 제2 스위칭수단(Q2)의 역방향 병렬 다이오드를 통하여 흐르게 되고 이때부터 전류 iPRI가 상승하여 '0'이 되기 전에 제2 스위칭수단(Q2)에 제2 스위칭신호(G2)를 인가하게 되면 제2 스위칭수단(Q2)은 '0' 전압 스위칭을 이룰 수 있다. 주요 미분 방정식은 아래의 [수학식 1]과 같다.
Figure 112007062020427-PAT00001
또한, 상기 제2 스위칭수단(Q2)이 '0' 전압 조건에서 턴 온되고 전류 iPRI가 제2 커패시터(C2) 및 제3 인덕터(L3)의 공진을 통해 증가하여 '0'이 되면 t1 ~ t2 시점이 시작된다. t1 시점에서는 제4 다이오드(DSA)가 온 상태를 유지하고 전류 iLM 은 트랜스포머(T1)의 일차측(LM) 에 인가된 전압에 의해 t0~t1 시점과 동일하게 선형적으로 증가한다. 이때, 주요 미분 방정식은 아래의 [수학식 2]와 같다.
Figure 112007062020427-PAT00002
그리고, 도 10에 도시한 바와 같이, 제2 커패시터(C2) 및 제3 인덕터가 공진하여 t2 시점에 전류 iPRI 와 전류 iLM 이 같아짐으로써 t2 ~ t3 시점이 시작된다. 상기 전류 iPRI 와 전류 iLM 이 같아지게 되면 트랜스포머(T1)의 이차측으로는 전류가 흐르지 않고 제4 다이오드(DSA)는 오프된다. 이때, 상기 제2 커패시터(C2) 및 제3 인덕터(L3) 뿐만 아니라 트랜스포머(T1)의 일차측(LM)도 함께 공진한다. 특히, 상기 제3 인덕터(L3)와 트랜스포머(T1)의 일차측(LM)은 직렬 연결되어 있고 제3 인덕 터(L3)에 비해 일차측(LM)의 값이 매우 크므로 t1~t2 시점과 비교하여 매우 낮은 주파수로 공진하게 된다. 이때의 주요 미분 방정식은 하기 [수학식 3]과 같다.
Figure 112007062020427-PAT00003
아울러, 도 11에 도시한 바와 같이, 상기 제2 스위칭수단(Q2)이 t3 지점에서 턴 오프 됨으로써 t3 ~ t4 지점이 시작되며, 트랜스포머(T1)의 일차측 전류는 양의 값을 갖고 있으므로 제2 스위칭수단(Q2)을 통해 흐르던 전류는 제2 스위칭수단(Q2)의 기생 커패시터를 충전시키는 것과 동시에 제3 스위칭수단(Q3)의 기생 커패시터를 방전시킨다. 이때, 제2 스위칭수단(Q2)의 드레인 소스 전압 VDS(Q2)이 감소하게 되면 제5 다이오드(DSB)가 포워드 바이어스되어 턴 온되고, 전류 iLM 은 일차측(LM)에 인가되는 전압에 의해 선형적으로 감소한다. 이와 동시에 상기 제2 커패시터(C2) 및 제3 인덕터(L3)가 공진하게 되고 제2 스위칭수단(Q2)의 드레인 소스 전압 VDS(Q2)이 계속 감소하여 '0'이 되면 전류 iPRI 는 제3 스위칭수단(Q3)의 역방향 병렬 다이오드를 통하여 흐르고 이때부터 전류 iPRI 가 상승하여 '0'이 되기 전에 제3 스위칭수단(Q3)에 제3 스위칭신호(G3)를 인가함으로써 '0'전압 스위칭을 이룰 수 있다. 이때의 주요 미분 방정식은 아래의 [수학식 4]와 같다.
Figure 112007062020427-PAT00004
실시예 2
이하, 도 12 내지 도 14를 참조하여 본 발명의 제2 실시예에 따른 전원장치에 대하여 보다 상세히 설명한다. 다만, 제1 실시예의 구성 중 제2 실시예와 동일한 부분에 대한 설명은 생략하고, 제2 실시예에서 달라지는 구성에 대해서만 상술하기로 한다.
도 12는 본 발명의 제2 실시예에 따른 전원장치를 나타낸 블럭도이고, 도 13은 도 12의 동기설정단을 나타낸 블럭도이며, 도 14는 본 발명의 제2 실시예에 따른 전원장치의 각 스위칭신호의 파형을 나타낸 그래프.
우선, 도 12에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 전원장치는, 정류부(210)와, PFC단(220), DC/DC 컨버터단(230) 및 상기 PFC단(220)과 DC/DC 컨버터단(230)의 동기를 맞추기 위한 동기설정단(240)으로 이루어진다.
여기서, 상기 정류부(210)와 DC/DC 컨버터단(230)은 제1 실시예와 동일하며, 상기 PFC단(220)의 BCM 제어부(222)는 제1 실시예의 BCM 제어부(222)와 동일하게 주파수 제한부(222b), 비교부(222c) 및 곱셈수단(222d)을 포함하여 DC/DC 컨버터단(230)과 독립적으로 주파수를 클램핑하여 제어하는 것이 아니라 대기모드시 상 기 동기설정단(240)에 의해 상기 DC/DC 컨버터단(230)과 동기됨으로써 동시에 주파수를 클램핑하여 제어한다.
이때, 상기 동기설정단(240)은, 도 13에 도시한 바와 같이, 동기저항(Rs) 및 동기 커패시터(Cs)로 이루어지고 상기 BCM 제어부(222) 및 주파수 제어부(234)와 연결된다. 만약, 상기 전원장치기 정상동작이 아니라 대기모드 상태일 경우 상기 주파수 제어부(234)에서는 제3 스위칭수단(Q3)를 제어하기 위한 제3 스위칭신호(G3)를 출력하게 되는데 이때 상기 동기저항(Rs)는 상기 제3 스위칭신호(G3)를 인가받으며 상기 BCM 제어부(222)는 상기 동기 커패시터(Cs)를 통해 상기 제3 스위칭신호(G3)를 인가받게 됨에 따라 제1 실시예에서의 주파수 제한부(222b), 비교부(222c) 및 곱셈수단(222d) 없이 상기 동기설정단(240)에 의해 동기되어 동시에 제어된다.
이는 도 14에 도시한 바와 같이, 'd'와 같이 제2 및 제3 스위칭신호(G2, G3)가 발생될 경우 'c'와 같이 상기 'd'와 동시에 제1 스위칭신호(G1)가 발생함에 따라 회로의 크기를 줄일 수 있으며, 도 6의 'a' 구간과 같이 장시간 동안 발생하던 제1 스위칭신호(G1)를 'c'와 같이 줄일 수 있게 됨에 따라 대기 모드에서의 소비전력을 낮출 수 있는 효과가 있다.
이를 각 입력전압(Vin)에 따른 효율을 실험한 데이터인 도 15 내지 16에 도시한 바와 같이, 본 발명의 제1 및 제2 실시예에 따른 전원장치는 대기모드시 PFC단(220) 및 DC/DC 컨버터단(230)을 각각 독립적으로 또는 동기시켜 동시에 주파수를 클램핑 제어함으로써, 종래의 플라이백(Flyback), 오프타임제어 및 비동기의 전 원장치보다 효율이 향상됨을 알 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래 기술에 의한 Flyback 방식의 전원장치를 나타낸 블럭도.
도 2는 종래 기술에 의한 2단 구성의 Bridge-Type 방식의 전원장치를 나타낸 블럭도.
도 3은 본 발명의 제1 실시예에 따른 전원장치를 개략적으로 나타낸 블럭도.
도 4는 본 발명의 PFC단의 타이밍도.
도 5는 본 발명의 BCM 제어부를 나타낸 블럭도.
도 6은 본 발명의 제1 실시예에 따른 전원장치의 각 스위칭신호의 파형을 나타낸 그래프.
도 7은 본 발명의 제1 실시예의 주파수 제어부를 나타낸 블럭도.
도 8은 본 발명의 DC/DC 컨버터단의 타이밍도.
도 9 내지 도 11은 DC/DC 컨버터단의 동작상태를 나타낸 동작도.
도 12는 본 발명의 제2 실시예에 따른 전원장치를 개략적으로 나타낸 블럭도.
도 13은 본 발명의 동기설정단을 나타낸 블럭도.
도 14는 본 발명의 제2 실시예에 따른 전원장치의 각 스위칭신호의 파형을 나타낸 그래프.
도 15 내지 도 17은 본 발명에 따른 전원장치의 입력전압에 따른 효율을 나타낸 그래프.
< 도면의 주요부분에 대한 부호의 설명 >
210 : 정류단 220: PFC 제어단
221 : PFC 전압출력부 222 : BCM 제어부
222a : 듀티폭 제어부 222b : 주파수 제한부
222c : 비교부 222d : 곱셈수단
230 : DC/DC 컨버터단 231 : 스위칭부
232 : 출력부 233 : 스위칭 제어부
234 : 주파수 제어부 234a : 듀티폭 제어부
234b : 주파수 제한부 234c : 비교부
234d : 곱셈수단 235 : 피드백부
240 : 동기설정단

Claims (21)

  1. 외부로부터 교류의 입력전압을 인가받아 이를 BCM 제어 및 주파수 가변제어하여 직류의 PFC 전압을 출력하는 PFC단; 및
    상기 PFC단과 연결되고, 상기 PFC단으로부터 출력되는 PFC 전압을 인가받아 주파수를 가변제어하여 직류의 출력전압을 출력하는 DC/DC 컨버터단;
    을 포함하는 전원장치.
  2. 제1항에 있어서, 상기 PFC단은,
    상기 입력전원을 인가받아 PFC 전압을 출력하는 PFC 전압출력부; 및
    상기 PFC 전압출력부로부터 출력되는 PFC 전압 및 전류를 피드백받아 상기 PFC 전압출력부를 제어하는 BCM 제어부;
    를 포함하는 것을 특징으로 하는 전원장치.
  3. 제2항에 있어서, 상기 PFC 전압출력부는,
    상기 입력전원을 인가받아 일정전류를 흐르게 하는 제1 인덕터;
    상기 제1 인덕터에 흐르는 전류가 유기되어 일정전류를 흐르게 하는 제2 인덕터;
    드레인이 상기 제1 인덕터와 연결되고 소스가 접지되며 게이트가 상기 BCM 제어부와 연결된 제1 스위칭수단;
    애노드가 상기 제1 스위칭수단의 드레인과 연결된 제1 다이오드; 및
    일단이 상기 제1 다이오드의 캐소드와 연결되고 타단이 접지된 제1 커패시터;
    를 포함하는 것을 특징으로 하는 전원장치.
  4. 제3항에 있어서, 상기 BCM 제어부는,
    주파수를 일정 주파수 이하로 제한하기 위한 주파수 제한부;
    상기 주파수 제한부 및 PFC 전압출력부와 연결되고, 상기 PFC 전압출력부의 제1 스위칭수단에 흐르는 전류, 제2 인덕터에 흐르는 전류 및 입력전압을 인가받아 상기 제1 스위칭수단을 BCM 제어하기 위한 듀티폭 제어부;
    상기 제1 커패시터의 전압을 피드백받아 상기 제1 커패시터의 전압과 기 설정된 기준전압을 비교하는 비교부; 및
    상기 듀티폭 제어부 및 비교부와 연결되고, 상기 듀티폭 제어부 및 비교부로부터 출력되는 신호를 곱셈연산하는 곱셈수단;
    을 포함하는 것을 특징으로 하는 전원장치.
  5. 제1항에 있어서, 상기 DC/DC 컨버터단은,
    상기 PFC단으로부터 출력되는 PFC 전압을 스위칭 제어하여 출력하는 스위칭부;
    상기 스위칭부와 연결되고, 상기 스위칭부로부터 출력된 PFC 전압을 일정크기의 출력전압으로 출력하는 출력부;
    상기 출력부와 연결되고, 상기 출력전압을 피드백시키는 피드백부; 및
    상기 스위칭부 및 피드백부와 연결되고, 상기 피드백된 피드백신호를 인가받아 상기 스위칭부를 제어하는 주파수 제어부;
    를 포함하는 것을 특징으로 하는 전원장치.
  6. 제5항에 있어서, 상기 스위칭부는,
    드레인이 상기 제1 다이오드의 캐소드와 연결되고 게이트가 상기 주파수 제어부와 연결된 제2 스위칭수단; 및
    드레인이 상기 제2 스위칭수단의 소스와 연결되고 소스가 접지되며 게이트가 상기 주파수 제어부와 연결된 제3 스위칭수단;
    을 포함하는 것을 특징으로 하는 전원장치.
  7. 제5항에 있어서, 상기 출력부는,
    일단이 상기 스위칭부와 연결된 제2 커패시터;
    일단이 상기 제2 커패시터의 타단과 연결된 제3 인덕터;
    상기 제3 인덕터의 타단과 일차측이 연결되고 상기 일차측의 전압을 유기받기 위한 다수의 이차측을 갖는 트랜스포머;
    상기 트랜스포머의 이차측과 연결되고 상기 이차측으로 유기된 전압을 스위칭하기 위한 제4 및 제5 스위칭수단;
    상기 제4 및 제5 스위칭수단을 제어하기 위한 스위칭 제어부; 및
    일단이 상기 이차측의 접지단과 연결되고 타단이 상기 제4 및 제5 스위칭수단의 소스와 연결된 제3 커패시터;
    를 포함하는 것을 특징으로 하는 전원장치.
  8. 제5항에 있어서, 상기 주파수 제어부는,
    주파수를 인정 주파수 이하로 제한하기 위한 주파수 제한부;
    상기 주파수 제한부와 연결되고, 상기 스위칭부를 제어하기 위한 듀티폭 제어부;
    상기 피드백신호를 인가받아 상기 피드백신호와 기 설정된 기준전압을 비교하는 비교부; 및
    상기 듀티폭 제어부 및 비교부와 연결되고, 상기 듀티폭 제어부 및 비교부로부터 출력된 신호를 곱셈연산하는 곱셈기;
    를 포함하는 것을 특징으로 하는 전원장치.
  9. 제1항에 있어서,
    상기 PFC단은 대기모드에서 주파수 클램핑 제어되는 것을 특징으로 하는 전원장치.
  10. 제1항에 있어서,
    상기 DC/DC 컨버터단은 대기모드에서 주파수 클램핑 제어되는 것을 특징으로 하는 전원장치.
  11. PFC단과 DC/DC 컨버터단을 포함하는 전원장치에 있어서,
    상기 PFC단과 DC/DC 컨버터단은 대기모드에서 각각 독립적으로 주파수 클램핑 제어되는 것을 특징으로 하는 전원장치.
  12. 외부로부터 교류의 입력전압을 인가받아 이를 BCM 제어 및 주파수 가변제어하여 직류의 PFC 전압을 출력하는 PFC단;
    상기 PFC단과 연결되고, 상기 PFC단으로부터 출력되는 PFC 전압을 인가받아 주파수를 가변제어하여 직류의 출력전압을 출력하는 DC/DC 컨버터단; 및
    상기 PFC단 및 DC/DC 컨버터단과 연결되고, 상기 PFC단과 DC/DC 컨버터단을 동기화시키는 동기설정단;
    을 포함하는 전원장치.
  13. 제12항에 있어서, 상기 PFC단은,
    상기 입력전원을 인가받아 PFC 전압을 출력하는 PFC 전압출력부; 및
    상기 PFC 전압출력부 및 동기설정단과 연결되고, 상기 PFC 전압출력부로부터 출력되는 PFC 전압 및 전류를 피드백받아 상기 PFC 전압출력부를 제어하며 대기모드시 상기 동기설정단에 의해 상기 DC/DC 컨버터단과 동기화시키는 BCM 제어부;
    를 포함하는 것을 특징으로 하는 전원장치.
  14. 제13항에 있어서, 상기 PFC 전압출력부는,
    상기 입력전원을 인가받아 일정전류를 흐르게 하는 제1 인덕터;
    상기 제1 인덕터에 흐르는 전류가 유기되어 일정전류를 흐르게 하는 제2 인덕터;
    드레인이 상기 제1 인덕터와 연결되고 소스가 접지되며 게이트가 상기 BCM 제어부와 연결된 제1 스위칭수단;
    애노드가 상기 제1 스위칭수단의 드레인과 연결된 제1 다이오드; 및
    일단이 상기 제1 다이오드의 캐소드와 연결되고 타단이 접지된 제1 커패시터;
    를 포함하는 것을 특징으로 하는 전원장치.
  15. 제12항에 있어서, 상기 DC/DC 컨버터단은,
    상기 PFC단으로부터 출력되는 PFC 전압을 스위칭 제어하여 출력하는 스위칭부;
    상기 스위칭부와 연결되고, 상기 스위칭부로부터 출력된 PFC 전압을 일정크기의 출력전압으로 출력하는 출력부;
    상기 출력부와 연결되고, 상기 출력전압을 피드백시키는 피드백부; 및
    상기 스위칭부 및 피드백부와 연결되고, 상기 피드백된 피드백신호를 인가받아 상기 스위칭부를 제어하는 주파수 제어부;
    를 포함하는 것을 특징으로 하는 전원장치.
  16. 제15항에 있어서, 상기 스위칭부는,
    드레인이 상기 제1 다이오드의 캐소드와 연결되고 게이트가 상기 주파수 제 어부와 연결된 제2 스위칭수단; 및
    드레인이 상기 제2 스위칭수단의 소스와 연결되고 소스가 접지되며 게이트가 상기 주파수 제어부와 연결된 제3 스위칭수단;
    을 포함하는 것을 특징으로 하는 전원장치.
  17. 제15항에 있어서, 상기 출력부는,
    일단이 상기 스위칭부와 연결된 제2 커패시터;
    일단이 상기 제2 커패시터의 타단과 연결된 제3 인덕터;
    상기 제3 인덕터의 타단과 일차측이 연결되고 상기 일차측의 전압을 유기받기 위한 다수의 이차측을 갖는 트랜스포머;
    상기 트랜스포머의 이차측과 연결되고 상기 이차측으로 유기된 전압을 스위칭하기 위한 제4 및 제5 스위칭수단;
    상기 제4 및 제5 스위칭수단을 제어하기 위한 스위칭 제어부; 및
    일단이 상기 이차측의 접지단과 연결되고 타단이 상기 제4 및 제5 스위칭수단의 소스와 연결된 제3 커패시터;
    를 포함하는 것을 특징으로 하는 전원장치.
  18. 제15항에 있어서, 상기 주파수 제어부는,
    주파수를 인정 주파수 이하로 제한하기 위한 주파수 제한부;
    상기 주파수 제한부와 연결되고, 상기 스위칭부를 제어하기 위한 듀티폭 제어부;
    상기 피드백신호를 인가받아 상기 피드백신호와 기 설정된 기준전압을 비교하는 비교부; 및
    상기 듀티폭 제어부 및 비교부와 연결되고, 상기 듀티폭 제어부 및 비교부로부터 출력된 신호를 곱셈연산하는 곱셈기;
    를 포함하는 것을 특징으로 하는 전원장치.
  19. 제12항에 있어서,
    상기 PFC단은 대기모드에서 상기 동기설정단에 의해 상기 DC/DC 컨버터단과 동기되어 상기 DC/DC 컨버터단과 동시에 주파수 클램핑 제어되는 것을 특징으로 하는 전원장치.
  20. 제12항에 있어서,
    상기 DC/DC 컨버터단은 대기모드에서 주파수 클램핑 제어되는 것을 특징으로 하는 전원장치.
  21. PFC단과 DC/DC 컨버터단을 포함하는 전원장치에 있어서,
    상기 PFC단과 DC/DC 컨버터단은 대기모드에서 서로 동기되어 동시에 주파수 클램핑 제어되는 것을 특징으로 하는 전원장치.
KR1020070086000A 2007-08-27 2007-08-27 주파수 클램핑 제어를 이용한 전원장치 KR20090021464A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070086000A KR20090021464A (ko) 2007-08-27 2007-08-27 주파수 클램핑 제어를 이용한 전원장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070086000A KR20090021464A (ko) 2007-08-27 2007-08-27 주파수 클램핑 제어를 이용한 전원장치

Publications (1)

Publication Number Publication Date
KR20090021464A true KR20090021464A (ko) 2009-03-04

Family

ID=40691504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070086000A KR20090021464A (ko) 2007-08-27 2007-08-27 주파수 클램핑 제어를 이용한 전원장치

Country Status (1)

Country Link
KR (1) KR20090021464A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013798A (zh) * 2009-09-04 2011-04-13 立锜科技股份有限公司 切换式电源供应器及其驱动电路与控制方法
WO2023219186A1 (ko) * 2022-05-12 2023-11-16 엘지전자 주식회사 전원 공급 장치, 그 동작 방법 및 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013798A (zh) * 2009-09-04 2011-04-13 立锜科技股份有限公司 切换式电源供应器及其驱动电路与控制方法
WO2023219186A1 (ko) * 2022-05-12 2023-11-16 엘지전자 주식회사 전원 공급 장치, 그 동작 방법 및 디스플레이 장치

Similar Documents

Publication Publication Date Title
US8953348B2 (en) Switching power supply circuit and power factor controller
EP2518875B1 (en) Method and apparatus to increase efficiency in a power factor correction circuit
US6980444B2 (en) Switching power supply
EP2621069B1 (en) Flyback converter with primary side voltage sensing and overvoltage protection during low load operation
AU2014355917B2 (en) Power source apparatus and electric device
US9564813B2 (en) Switching power-supply device
US9099927B2 (en) Multi-voltage power supply and electronic apparatus including the same
JP2008533960A (ja) スイッチトモード電力変換装置及びその動作方法
CN109889062B (zh) 电力转换器和控制电力转换器的方法
GB2490826A (en) Switching power supply device
US20100238688A1 (en) Power supply apparatus
KR20100018061A (ko) 다중 출력 스위칭 전원 장치
WO2016010693A1 (en) Hysteretic power factor control method for single stage power converters
WO2009010802A2 (en) Forward power converters
US20050189821A1 (en) Semiconductor apparatus for controlling a switching power supply
US10536085B2 (en) Power supply apparatus and image forming apparatus
KR20100018076A (ko) 다중 출력 스위칭 전원 장치
US11799379B2 (en) Control circuit, system and method for switched-mode power supply
KR20120131521A (ko) 전력 공급 장치 및 그 구동 방법
KR20090021464A (ko) 주파수 클램핑 제어를 이용한 전원장치
KR20130073402A (ko) 스위치 회로, 이를 포함하는 전력 공급 장치 및 그 구동 방법
US9385618B2 (en) Power supplying apparatus
KR100816842B1 (ko) 동기화 전원장치
KR100793335B1 (ko) 동기화 전원장치
JP6682930B2 (ja) 電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application