KR20090021067A - Method of increasing energy band gap of crystalline aluminum oxide layer and method of manufacturing charge trap memory device comprising crystalline aluminum oxide layer having high energy band gap - Google Patents

Method of increasing energy band gap of crystalline aluminum oxide layer and method of manufacturing charge trap memory device comprising crystalline aluminum oxide layer having high energy band gap Download PDF

Info

Publication number
KR20090021067A
KR20090021067A KR1020080039458A KR20080039458A KR20090021067A KR 20090021067 A KR20090021067 A KR 20090021067A KR 1020080039458 A KR1020080039458 A KR 1020080039458A KR 20080039458 A KR20080039458 A KR 20080039458A KR 20090021067 A KR20090021067 A KR 20090021067A
Authority
KR
South Korea
Prior art keywords
aluminum oxide
oxide layer
layer
amorphous aluminum
hydrogen
Prior art date
Application number
KR1020080039458A
Other languages
Korean (ko)
Other versions
KR101446333B1 (en
Inventor
최상무
설광수
신웅철
박상진
성정헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US12/219,987 priority Critical patent/US8062978B2/en
Priority to JP2008214473A priority patent/JP2009055030A/en
Publication of KR20090021067A publication Critical patent/KR20090021067A/en
Application granted granted Critical
Publication of KR101446333B1 publication Critical patent/KR101446333B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234Gate electrodes for transistors with charge trapping gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Abstract

A method of increasing energy band gap of a crystalline aluminum oxide layer and a method of manufacturing a charge trap memory device comprising a crystalline aluminum oxide layer having high energy band gap are provided to increase an energy band gap of a crystalline aluminum oxide layer by forming a crystalline aluminum oxide layer with a wet oxidation process and a thermal process. An amorphous aluminum oxide layer(20b) is formed on an underlayer(18) in order to enhance energy band gap of an aluminum oxide layer. Hydrogen(H) or hydroxyl radical(OH) is introduced within the amorphous aluminum oxide layer. The amorphous aluminum oxide layer is crystallized. The hydrogen or the hydroxyl radical is injected with one method among wet-oxidization, ion implantation and plasma doping. The aluminum oxide layer is heat-treated in 800~1300°C.

Description

결정질 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방법 및 에너지 밴드 갭이 높은 결정질 알루미늄 산화물층을 포함하는 전하 트랩 메모리 소자의 제조 방법{Method of increasing energy band gap of crystalline aluminum oxide layer and method of manufacturing charge trap memory device comprising crystalline aluminum oxide layer having high energy band gap}Method of increasing energy band gap of crystalline aluminum oxide layer and method of manufacturing charge trap memory A method of manufacturing a charge trap memory device comprising a crystalline aluminum oxide layer having a high energy band gap and a method of manufacturing charge trap memory device comprising crystalline aluminum oxide layer having high energy band gap}

본 발명은 메모리 소자의 제조 방법에 대한 것으로서, 보다 자세하게는 비정질 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방법 및 높은 에너지 밴드 갭을 갖는 결정질 알루미늄 산화물층을 포함하는 전하 트랩 메모리 소자의 제조 방법에 대한 것이다.The present invention relates to a method of manufacturing a memory device, and more particularly, to a method of increasing the energy band gap of an amorphous aluminum oxide layer and a method of manufacturing a charge trap memory device including a crystalline aluminum oxide layer having a high energy band gap. .

금속전극, 블로킹 산화막, 전하 트랩층, 터널링 산화막, 실리콘 기판으로 이루어진 전하 트랩 플래시 메모리 소자(이하, 메모리 소자)의 전하 보유(charge retention) 능력은 전하 트랩층의 깊은 트랩 에너지, 터널링 산화막의 두께 및 블로킹 산화막의 유전상수 및 에너지 밴드 갭 등의 전기적 특성에 의해 결정된다.The charge retention capability of a charge trap flash memory device (hereinafter, referred to as a memory device) consisting of a metal electrode, a blocking oxide film, a charge trap layer, a tunneling oxide film, and a silicon substrate is characterized by the deep trap energy of the charge trap layer, the thickness of the tunneling oxide film, and the like. It is determined by electrical characteristics such as dielectric constant and energy band gap of the blocking oxide film.

블로킹 산화막의 에너지 밴드 갭과 메모리 소자의 전하 보유 능력은 직접적인 연관이 있다. 블로킹 산화막의 에너지 밴드 갭이 클 때, 메모리 소자의 전하 트 랩층에 저장된 전하가 블로킹 산화막을 통해 금속전극으로 빠져나가기는 어렵다. 곧, 블로킹 산화막의 에너지 밴드 갭이 클수록 전하 트랩층으로부터 블로킹 산화막을 통한 전하의 누설은 억제될 수 있다.The energy band gap of the blocking oxide is directly related to the charge retention capability of the memory device. When the energy band gap of the blocking oxide film is large, it is difficult for the charge stored in the charge trap layer of the memory device to escape to the metal electrode through the blocking oxide film. In other words, the larger the energy band gap of the blocking oxide film, the more leakage of charge from the charge trap layer through the blocking oxide film can be suppressed.

현재, 상기 메모리 소자의 블로킹 산화막으로는 에너지 밴드 갭이 6.5eV이고,열역학적으로 안정한 알루미늄 산화막이 널리 사용되고 있다.Currently, an aluminum oxide film having an energy band gap of 6.5 eV and a thermodynamically stable aluminum oxide film is widely used as a blocking oxide film of the memory device.

그러나 상기 알루미늄 산화막의 전하 보유 능력은 차세대 메모리 소자에 적용하기에는 충분하지 않을 수 있다. 곧, 차세대 메모리 소자의 집적도는 현재보다 훨씬 높아질 것인 바, 블로킹 산화막의 두께 또한 얇아질 것이므로, 현재 널리 사용되고 있는 상기 알루미늄 산화막을 차세대 메모리 소자의 블로킹 산화막으로 사용하기 어려울 수 있다.However, the charge retention capability of the aluminum oxide layer may not be sufficient for the next generation memory device. In other words, since the integration degree of the next-generation memory device will be much higher than that of the present, the thickness of the blocking oxide film will also be thin, and thus, it may be difficult to use the aluminum oxide film which is widely used as the blocking oxide film of the next-generation memory device.

그러므로 차세대 메모리 소자의 안정된 전하 보유 능력을 확보하기 위해서는 보다 큰 에너지 밴드 갭을 갖는 블로킹 산화막이 필요하다.Therefore, a blocking oxide film having a larger energy band gap is required to secure stable charge retention capability of the next-generation memory device.

본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 전하 블로킹층으로 사용되는 결정질 알루미늄 산화물층의 전하 블로킹 능력을 높일 수 있는, 결정질 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방법을 제공함에 있다.The technical problem to be achieved by the present invention is to improve the above-described problems of the prior art, a method of increasing the energy band gap of the crystalline aluminum oxide layer, which can increase the charge blocking ability of the crystalline aluminum oxide layer used as the charge blocking layer. In providing.

본 발명이 이루고자 하는 다른 기술적 과제는 안정된 전하 보유 능력을 높일 수 있는 전하 트랩 메모리 소자의 제조 방법을 제공함에 있다.Another object of the present invention is to provide a method for manufacturing a charge trap memory device capable of increasing a stable charge holding capability.

본 발명이 이루고자 하는 또 다른 기술적 과제는 제조 공정을 단순화 할 수 있는 전하 트랩 메모리 소자의 제조 방법을 제공함에 있다.Another object of the present invention is to provide a method for manufacturing a charge trap memory device that can simplify the manufacturing process.

상기 기술적 과제를 달성하기 위하여, 본 발명은 하부막 상에 비정질 알루미늄 산화물층을 형성하는 제1 단계, 상기 비정질 알루미늄 산화물층내에 수소(H) 또는 수산화기(OH)를 도입하는 제2 단계 및 상기 수소 또는 수산화기가 도입된 비정질 알루미늄 산화물층을 결정화시키는 제3 단계를 포함하는 것을 특징으로 하는 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방법을 제공한다.In order to achieve the above technical problem, the present invention provides a first step of forming an amorphous aluminum oxide layer on a lower layer, a second step of introducing hydrogen (H) or a hydroxyl group (OH) in the amorphous aluminum oxide layer and the hydrogen Or a third step of crystallizing the amorphous aluminum oxide layer into which the hydroxyl group is introduced.

상기 제2 단계에서 상기 수소 또는 수산화기는 습식산화, 이온 주입 및 플라즈마 도핑 방법 중 어느 하나의 방법으로 도입할 수 있다.In the second step, the hydrogen or hydroxyl group may be introduced by any one of wet oxidation, ion implantation, and plasma doping.

본 발명의 다른 실시예에 의하면, 상기 제1 및 제2 단계는 하나의 공정으로 이루어질 수 있는데, 예컨대 기상 증착법, 원자층 증착(ALD) 방법으로 알루미늄 산화물층을 증착하면서 수소 또는 수산화기를 상기 알루미늄 산화물층내에 도입할 수 있다. 이때, 상기 알루미늄 산화물층은 수소 또는 수산화기를 포함하는 비정질 또는 결정질로 증착될 수 있다. 상기 알루미늄 산화물층이 수소 또는 수산화기를 포함하는 결정질로 증착될 때, 상기 제3 단계는 수소 또는 수산화기를 포함하는 결정질의 알루미늄 산화물층에서 수소 또는 수산화기를 제거하는 공정이 될 수 있다.According to another embodiment of the present invention, the first and second steps may be performed in one process. For example, the aluminum oxide layer may be formed by depositing an aluminum oxide layer by vapor deposition or atomic layer deposition (ALD). It can be introduced into the layer. In this case, the aluminum oxide layer may be deposited as amorphous or crystalline including hydrogen or hydroxyl groups. When the aluminum oxide layer is deposited with crystalline hydrogen or hydroxyl, the third step may be a process of removing hydrogen or hydroxyl from the crystalline aluminum oxide layer including hydrogen or hydroxyl.

본 발명의 또 다른 실시예에 의하면, 상기 제2 단계에서 상기 비정질 알루미늄 산화물층에 수소 또는 수산화기를 도입할 때, 공정 온도를 800℃ 이상, 바람직하게는 800~850℃로 하여 상기 비정질 알루미늄 산화물층을 수소 또는 수산화기를 포함하는 결정질의 알루미늄 산화물층으로 변화시킬 수 있다. 이와 같은 경우에 상기 제3 단계는 상기 수소 또는 수산화기를 포함하는 결정질의 알루미늄 산화물층에서 수소 또는 수산화기를 제거하기 위한 열처리 공정이 될 수 있다.According to another embodiment of the present invention, when introducing hydrogen or a hydroxyl group into the amorphous aluminum oxide layer in the second step, the amorphous aluminum oxide layer with a process temperature of 800 ℃ or more, preferably 800 ~ 850 ℃ Can be changed to a crystalline aluminum oxide layer comprising hydrogen or hydroxyl groups. In this case, the third step may be a heat treatment process for removing hydrogen or hydroxyl groups from the crystalline aluminum oxide layer including the hydrogen or hydroxyl groups.

본 발명의 실시예에 의하면, 상기 제1 및 제2 단계를 실시한 후, 상기 제3 단계에서 상기 알루미늄 산화물층을 800~1300℃에서 열처리할 수 있다. 이때, 이러한 열처리 전에 상기 비정질 알루미늄 산화물층의 결정화 온도보다 낮은 온도에서 상기 비정질 알루미늄 산화물층을 열처리하는 단계를 더 포함할 수 있다.According to an embodiment of the present invention, after performing the first and second steps, the aluminum oxide layer may be heat treated at 800 to 1300 ° C. in the third step. At this time, the heat treatment of the amorphous aluminum oxide layer at a temperature lower than the crystallization temperature of the amorphous aluminum oxide layer may be further included before the heat treatment.

상기 습식 산화는 대기압 고온 조건에서, 저압 고온 조건에서 또는 고압 저온 조건에서 실시할 수 있다.The wet oxidation can be carried out at atmospheric high temperature conditions, low pressure high temperature conditions or high pressure low temperature conditions.

본 발명의 또 다른 실시예에 의하면, 상기 제1 단계에서 형성된 상기 비정질 알루미늄 산화물층에 대해 치밀화 공정을 실시할 수 있는데, 상기 치밀화 공정은 상기 습식산화 전이나 후에 실시할 수 있으나, 상기 습식산화 전에, 곧 수소 또는 수산화기를 주입하기 전에 실시하는 것이 더 바람직할 수 있다.According to another embodiment of the present invention, the densification process may be performed on the amorphous aluminum oxide layer formed in the first step, but the densification process may be performed before or after the wet oxidation, but before the wet oxidation. More preferably, prior to injection of hydrogen or hydroxyl groups.

상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 터널링막, 전하 트랩층, 전하 블로킹층 및 게이트 전극을 포함하는 전하 트랩 메모리 소자의 제조 방법에 있어서, 상기 전하 블로킹층을 형성하는 단계는 상기 전하 트랩층 상에 비정질 알루미늄 산화물층을 형성하는 제1 단계, 상기 비정질 알루미늄 산화물층내에 수소(H) 또는 수산화기(OH)를 도입하는 제2 단계 및 상기 수소 또는 수산화기가 도입된 비정질 알루미늄 산화물층을 결정화시키는 제3 단계를 포함하는 것을 특징으로 하는 전하 트랩 메모리 소자의 제조 방법을 제공한다.In order to achieve the above another technical problem, the present invention provides a method for manufacturing a charge trap memory device including a tunneling film, a charge trap layer, a charge blocking layer and a gate electrode, wherein the forming of the charge blocking layer is the charge trap A first step of forming an amorphous aluminum oxide layer on the layer, a second step of introducing hydrogen (H) or a hydroxyl group (OH) into the amorphous aluminum oxide layer and crystallizing the amorphous aluminum oxide layer into which the hydrogen or hydroxyl group is introduced It provides a method of manufacturing a charge trap memory device comprising a third step.

이 제조 방법에서 상기 결정화된 알루미늄 산화물층은 에너지 밴드 갭이 7.0eV이상인 결정상이다.In this manufacturing method, the crystallized aluminum oxide layer is a crystalline phase having an energy band gap of 7.0 eV or more.

본 발명의 실시예에 의하면, 상기 제2 단계에서 상기 수소(H) 또는 수산화기는 습식산화, 이온 주입 및 플라즈마 도핑 방법 중 어느 하나의 방법으로 도입할 수 있다.According to an embodiment of the present invention, in the second step, the hydrogen (H) or the hydroxyl group may be introduced by any one of wet oxidation, ion implantation, and plasma doping.

본 발명의 다른 실시예에 의하면, 상기 제1 및 제2 단계는 상기한 바와 같이 하나의 공정으로 이루어질 수 있다.According to another embodiment of the present invention, the first and second steps may be performed in one process as described above.

상기 제2 단계에서 상기 비정질 알루미늄 산화물층에 수소 또는 수산화기를 도입할 때, 공정 온도를 800℃ 이상, 바람직하게는 800~850℃로 하여 상기 비정질 알루미늄 산화물층을 수소 또는 수산화기를 포함하는 결정질의 알루미늄 산화물층으로 변화시킬 수 있다. 이때, 상기 제3 단계는 결정질의 알루미늄 산화물층에서 수소 또는 수산화기를 제거하기 위한 열처리 공정일 수 있다.When introducing hydrogen or a hydroxyl group into the amorphous aluminum oxide layer in the second step, the amorphous aluminum oxide layer is a crystalline aluminum containing hydrogen or hydroxyl with a process temperature of 800 ℃ or more, preferably 800 ~ 850 ℃ The oxide layer can be changed. In this case, the third step may be a heat treatment process for removing hydrogen or hydroxyl groups from the crystalline aluminum oxide layer.

상기 제3 단계는 상기 알루미늄 산화물층을 800~1300℃에서 열처리할 수 있다.The third step may be a heat treatment of the aluminum oxide layer at 800 ~ 1300 ℃.

상기 제1 단계에서 상기 비정질 알루미늄 산화물층을 산소-리치 상태로 형성한 다음, 상기 제2 단계에서 상기 수소를 주입할 수 있다.After forming the amorphous aluminum oxide layer in an oxygen-rich state in the first step, the hydrogen may be injected in the second step.

본 발명의 또 다른 실시예에 의하면, 상기한 바와 같이 치밀화 공정을 수행할 수 있다.According to another embodiment of the present invention, the densification process may be performed as described above.

상기 터널링막은 실리콘 산화막, 실리콘 옥시 나이트라이드, 실리콘 나이트라이드막일 수 있다.The tunneling film may be a silicon oxide film, silicon oxy nitride, or silicon nitride film.

상기 트랩층은 복수의 나노 도트를 포함하거나 금속 도핑된 high-k 산화물일 수 있는데, 예를 들면 복수의 알루미늄 산화물 도트를 포함할 수 있다.The trap layer may include a plurality of nano dots or a metal doped high-k oxide, for example, may include a plurality of aluminum oxide dots.

상기 또 다른 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 터널링막, 전하 트랩층, 알파 상의 결정질 알루미늄 산화물층 및 게이트 전극을 포함하는 게이트 적층물을 구비하는 전하 트랩형 메모리 소자의 제조 방법에 있어서, 상기 전하 트랩층 상에 비정질 알루미늄 산화물층을 형성하는 단계, 상기 비정질 알루미늄 산화물층 상에 상기 알파 상의 결정질 알루미늄 산화물층의 결정격자와 유사한 결정격자를 갖는 금속층을 형성하는 단계 및 상기 금속층이 형성된 결과물을 열처리하여 상기 비정질 알루미늄 산화물층을 상기 알파 상의 결정질 알루미늄 산화물층으로 변화시키는 단계를 포함하는 전하 트랩형 메모리 소자의 제조방법을 제공한다.In order to achieve the above another technical problem, the present invention provides a method for manufacturing a charge trap type memory device having a gate stack including a tunneling film, a charge trap layer, a crystalline aluminum oxide layer on the alpha and a gate electrode on a substrate. Forming an amorphous aluminum oxide layer on the charge trap layer, forming a metal layer having a crystal lattice similar to the crystal lattice of the crystalline aluminum oxide layer of the alpha phase on the amorphous aluminum oxide layer, and the metal layer being formed And heat treating the resultant to change the amorphous aluminum oxide layer into a crystalline aluminum oxide layer on the alpha phase.

이 제조 방법에서 상기 비정질 알루미늄 산화물층을 상기 알파 상의 결정질 알루미늄 산화물층으로 변화시키는 단계는 상기 금속층 상에 상기 게이트 적층물이 형성될 영역을 한정하는 마스크를 형성하는 단계, 상기 마스크 둘레의 상기 금속층, 상기 비정질 알루미늄 산화물층, 상기 전하 트랩층 및 상기 터널링막을 순차적으로 식각하는 단계 및 상기 금속층이 형성된 결과물을 열처리하는 단계를 더 포함할 수 있다.In the manufacturing method, the step of converting the amorphous aluminum oxide layer into the crystalline aluminum oxide layer on the alpha includes forming a mask on the metal layer to define a region where the gate stack is to be formed, the metal layer around the mask, The method may further include sequentially etching the amorphous aluminum oxide layer, the charge trap layer, and the tunneling layer, and heat treating a resultant product on which the metal layer is formed.

상기 비정질 알루미늄 산화물층을 상기 알파 상의 결정질 알루미늄 산화물층으로 변화시키는 단계 이후에 상기 금속층 상에 상기 게이트 적층물이 형성될 영역을 한정하는 마스크를 형성하는 단계, 상기 마스크 둘레의 상기 금속층, 상기 알파 상의 결정질 알루미늄 산화물층, 상기 전하 트랩층 및 상기 터널링막을 순차적으로 식각하는 단계 및 상기 마스크를 제거하는 단계를 더 실시할 수 있다.After forming the amorphous aluminum oxide layer into the crystalline aluminum oxide layer of the alpha phase, forming a mask on the metal layer defining a region in which the gate stack is to be formed, the metal layer around the mask, the alpha phase The step of sequentially etching the crystalline aluminum oxide layer, the charge trap layer and the tunneling film and removing the mask may be further performed.

상기 금속층이 형성된 결과물을 열처리하는 단계는 상기 마스크를 제거한 후 실시할 수 있다.The heat treatment of the resultant metal layer may be performed after removing the mask.

상기 금속층은 TiCN층, 결정방향이 (0001)인 Ru층 및 Rh2O3층 중 어느 하나로 형성할 수 있다.The metal layer may be formed of any one of a TiCN layer, a Ru layer having a crystal direction of (0001), and a Rh 2 O 3 layer.

상기 금속층이 Rh2O3층일 때, 상기 금속층을 도전성으로 변화시키는 열처리를 더 실시할 수 있다.When the metal layer is an Rh2O3 layer, heat treatment may be performed to change the metal layer to conductivity.

상기 열처리는 상압에서 1000~1300℃로 실시할 수 있다.The heat treatment may be carried out at 1000 ~ 1300 ℃ at normal pressure.

본 발명에 의한 제조방법에서 전하 블로킹층으로 사용되는 결정질 알루미늄 산화물층은 습식산화 공정과 열처리 공정으로 형성된다. 이 과정에서 알루미늄 산화물층의 결정 구조가 감마 상에서 카파(κ) 상 또는 알파(α) 상으로 변화된다.The crystalline aluminum oxide layer used as the charge blocking layer in the manufacturing method according to the present invention is formed by a wet oxidation process and a heat treatment process. In this process, the crystal structure of the aluminum oxide layer is changed to the kappa (κ) phase or the alpha (α) phase from the gamma phase.

그러므로 본 발명의 제조 방법을 이용하면 결정질 알루미늄 산화물층의 에너지 밴드 갭을 7.0eV보다 크게 할 수 있다. 이에 따라 전하 트랩층에 트랩된 전하가 결정질 알루미늄 산화물층을 통과하여 게이트 전극으로 넘어가는 것을 방지할 수 있는 바, 메모리 소자의 전하 보유 능력은 높아지게 된다.Therefore, using the production method of the present invention, the energy band gap of the crystalline aluminum oxide layer can be made larger than 7.0 eV. Accordingly, the charge trapped in the charge trap layer can be prevented from passing through the crystalline aluminum oxide layer to the gate electrode, thereby increasing the charge retention capability of the memory device.

또한, 본 발명의 다른 실시예에 의한 제조 방법의 경우, 알파 상의 결정질 알루미늄 산화물층을 형성한 다음, 별도의 물질층을 제거하기 위한 식각 공정이 불필요하므로, 제조 공정을 단순화할 수 있다.In addition, in the manufacturing method according to another embodiment of the present invention, since the etching process for removing the separate material layer after forming the crystalline aluminum oxide layer of the alpha phase is unnecessary, the manufacturing process can be simplified.

이하, 본 발명의 실시예에 의한 결정질 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방법 및 전하 트랩 메모리 소자의 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.Hereinafter, a method of increasing the energy band gap of a crystalline aluminum oxide layer and a method of manufacturing a charge trap memory device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In this process, the thicknesses of layers or regions illustrated in the drawings are exaggerated for clarity.

먼저, 본 발명의 실시예에 의한 전하 트랩 메모리 소자의 제조 방법(이하, 본 발명의 제조 방법)을 설명한다. 본 발명의 실시예에 의한 에너지 밴드 갭을 높이는 방법은 상기 본 발명의 제조 방법에서 함께 설명한다.First, the manufacturing method (hereinafter, the manufacturing method of the present invention) of the charge trap memory device according to the embodiment of the present invention will be described. The method of increasing the energy band gap according to an embodiment of the present invention will be described together in the manufacturing method of the present invention.

도 1을 참조하면, 기판(10) 상에 터널링막(16), 전하 트랩층(18) 및 비정질 알루미늄 산화물층(20a)을 순차적으로 적층한다. 기판(10)은 반도체 기판으로서, 예를 들면 실리콘 기판, 특히 p형 실리콘 기판으로 형성할 수 있다. 터널링막(16)은 소정 두께의 산화막으로 형성할 수 있는데, 예를 들면 실리콘 산화막이나 실리콘 옥시 나이트라이드막으로 형성할 수 있다. 그리고 전하 트랩층(18)은 소정의 두께 및 소정 밀도의 트랩 사이트를 갖는 물질층일 수 있는데, 예를 들면 실리콘 나이트라이드층이 수도 있고, 복수의 나노도트를 포함할 수도 있으며, 금속 도핑된 high-k 산화물일 수도 있는데, 예를 들면 복수의 알루미늄 산화물 도트를 포함할 수도 있다. Referring to FIG. 1, the tunneling film 16, the charge trap layer 18, and the amorphous aluminum oxide layer 20a are sequentially stacked on the substrate 10. The substrate 10 is a semiconductor substrate, and may be formed of, for example, a silicon substrate, particularly a p-type silicon substrate. The tunneling film 16 may be formed of an oxide film having a predetermined thickness. For example, the tunneling film 16 may be formed of a silicon oxide film or a silicon oxy nitride film. And the charge trap layer 18 may be a material layer having trap sites of a predetermined thickness and a predetermined density, for example, may be a silicon nitride layer, may include a plurality of nanodots, metal-doped high- It may be k oxide, for example, may include a plurality of aluminum oxide dots.

다음, 비정질 알루미늄 산화물층(20a)을 도 2에 도시한 바와 같이 수소(H) 또는 수산화기(OH)를 포함하는, 곧 OH 결합이 존재하는 비정질 알루미늄 산화물층(20b)(이하, OH-물질층)으로 변화시킨다.Next, the amorphous aluminum oxide layer 20a is formed of an amorphous aluminum oxide layer 20b (hereinafter, referred to as OH-material layer) in which an OH bond exists, which includes hydrogen (H) or hydroxyl group (OH) as shown in FIG. 2. To).

OH-물질층(20b)은 습식산화법으로 비정질 알루미늄 산화물층(20a)에 수소 또는 수산화기를 도입하여 형성할 수 있다. 상기 습식산화법은 수증기 분위기에서 소정의 온도와 압력으로 실시할 수 있다. 상기 습식산화는 대기압에서 고온으로 열처리하는 방식 또는 고압에서 저온으로 열처리하는 방식으로 실시할 수 있다. 또한, 상기 습식 산화의 온도는 전하 트랩층(18)에 따라 달라질 수 있다. 예를 들면, 전하 트랩층(18)이 실리콘 나이트라이드(SiN)막일 때, 상기 습식산화는 500℃~1000℃에서 실시할 수 있다.The OH-material layer 20b may be formed by introducing hydrogen or a hydroxyl group into the amorphous aluminum oxide layer 20a by a wet oxidation method. The wet oxidation method can be carried out at a predetermined temperature and pressure in a steam atmosphere. The wet oxidation may be carried out by heat treatment at high temperature at atmospheric pressure or by heat treatment at high pressure at low temperature. In addition, the temperature of the wet oxidation may vary depending on the charge trap layer 18. For example, when the charge trap layer 18 is a silicon nitride (SiN) film, the wet oxidation may be performed at 500 ° C to 1000 ° C.

이러한 습식산화에 의해 비정질 알루미늄 산화물층(20a) 내에 H 결합 또는 OH 결합이 증가하게 된다.By the wet oxidation, H bonds or OH bonds increase in the amorphous aluminum oxide layer 20a.

상기 습식 산화법 대신, 이온 주입, 플라즈마 도핑 및 퍼니스(furnace) 열처리 중 어느 한 방법을 사용하여 수소 또는 수산화기를 주입할 수도 있다. 상기 이온 주입 또는 상기 플라즈마 도핑 방법으로 OH-물질층(20b)을 형성하는 경우, 수소가 주입된 비정질 알루미늄 산화물층(20b)을 산소 분위기에서 열처리할 수도 있다. 그러나 비정질 알루미늄 산화물층(20b)이 산소가 풍부한, 산소-리치(oxygen-rich) 비정질 알루미늄 산화물층인 경우, 상기 산소 분위기 열처리는 생략할 수 있다.Instead of the wet oxidation method, any one of ion implantation, plasma doping and furnace heat treatment may be used to inject hydrogen or hydroxyl groups. When the OH-material layer 20b is formed by the ion implantation or the plasma doping method, the amorphous aluminum oxide layer 20b implanted with hydrogen may be heat treated in an oxygen atmosphere. However, when the amorphous aluminum oxide layer 20b is an oxygen-rich, oxygen-rich amorphous aluminum oxide layer, the oxygen atmosphere heat treatment may be omitted.

비정질 알루미늄 산화물층(20a) 내에 존재하는 H 또는 OH 결합은 비정질 알루미늄 산화물층(20a) 내에 결정핵 생성에 기여하고, 형성 에너지를 낮추는 역할을 한다. 이에 따라 비정질 알루미늄 산화물층(20a)에 상기 습식 산화법, 이온 주입, 플라즈마 도핑 및 퍼니스 열처리 방법 중 어느 하나의 방법으로 수소나 수산화기를 주입할 경우, 비정질 알루미늄 산화물층(20a)의 결정 구조는 감마 상(γ-phase)이 억제되고 감마 상과 다른 상, 곧 카파 상(κ-phase)이나 알파 상(α-phase)으로 될 수 있다. 그러므로 후술될 결정화를 위한 열처리 공정에 의해서 얻어지는 결정질 알미늄 산화물층의 에너지 밴드 갭은 7.0eV보다 크게 된다.The H or OH bond present in the amorphous aluminum oxide layer 20a contributes to crystal nucleation in the amorphous aluminum oxide layer 20a and serves to lower formation energy. Accordingly, when hydrogen or a hydroxyl group is injected into the amorphous aluminum oxide layer 20a by any one of the wet oxidation method, ion implantation, plasma doping, and furnace heat treatment method, the crystal structure of the amorphous aluminum oxide layer 20a is gamma phase. (γ-phase) is suppressed and can become a phase different from the gamma phase, kappa phase or alpha phase. Therefore, the energy band gap of the crystalline aluminum oxide layer obtained by the heat treatment process for crystallization described later is larger than 7.0 eV.

한편, 비정질 알루미늄 산화물층(20a)을 형성하는 과정과 비정질 알루미늄 산화물층(20a)을 습식산화하는 과정은 하나의 공정으로 수행할 수 있다. 예를 들면, 기상 증착법, 원자층 증착(ALD) 방법으로 알루미늄 산화물층을 증착하면서 수소 또는 수산화기를 상기 알루미늄 산화물층내에 도입할 수 있다. 이때, 상기 알루미늄 산화물층은 수소 또는 수산화기를 포함하는 비정질 알루미늄 산화물층(20a) 또는 결정질 알루미늄 산화물층으로 증착될 수 있다. 상기 알루미늄 산화물층이 수소 또는 수산화기를 포함하는 결정질 알루미늄 산화물층으로 증착될 때, 하기될 비정질 알루미늄 산화물층(20a)의 결정화를 위한 열처리 공정은 상기 수소 또는 수산화기를 포함하는 결정질의 알루미늄 산화물층에서 수소 또는 수산화기를 제거하는 공정이 될 수 있다.Meanwhile, the process of forming the amorphous aluminum oxide layer 20a and the process of wet oxidizing the amorphous aluminum oxide layer 20a may be performed in one process. For example, hydrogen or a hydroxyl group can be introduced into the aluminum oxide layer while the aluminum oxide layer is deposited by vapor deposition or atomic layer deposition (ALD). In this case, the aluminum oxide layer may be deposited as an amorphous aluminum oxide layer 20a or a crystalline aluminum oxide layer including hydrogen or a hydroxyl group. When the aluminum oxide layer is deposited with a crystalline aluminum oxide layer containing hydrogen or a hydroxyl group, the heat treatment process for crystallization of the amorphous aluminum oxide layer 20a to be described below is performed in a hydrogen-crystalline crystalline aluminum oxide layer including hydrogen or a hydroxyl group. Or it may be a process of removing the hydroxyl group.

또한, 비정질 알루미늄 산화물층(20a)에 수소 또는 수산화기를 도입할 때는 그 공정온도를 800℃이상, 바람직하게는 800~850℃로 하여 비정질 알루미늄 산화물층(20a)을 수소 또는 수산화기를 포함하는 결정질 알루미늄 산화물층으로 변화시킬 수 있다. 이때에도 하기될 비정질 알루미늄 산화물층(20a)의 결정화를 위한 열처리 공정은 상기 수소 또는 수산화기를 포함하는 결정질의 알루미늄 산화물층에서 수소 또는 수산화기를 제거하는 공정이 될 수 있다.In addition, when introducing hydrogen or a hydroxyl group into the amorphous aluminum oxide layer 20a, the process temperature is 800 ° C or higher, preferably 800 to 850 ° C, and the amorphous aluminum oxide layer 20a is crystalline aluminum containing hydrogen or a hydroxyl group. The oxide layer can be changed. In this case, the heat treatment process for crystallization of the amorphous aluminum oxide layer 20a to be described below may be a process of removing hydrogen or hydroxyl groups from the crystalline aluminum oxide layer including the hydrogen or hydroxyl group.

또한, 비정질 알루미늄 산화물층(20a)에 대해 치밀화 공정을 실시할 수 있는 데, 상기 치밀화 공정은 상기 습식산화 전이나 후에 실시할 수 있으나, 상기 습식산화 전에, 곧 수소 또는 수산화기를 주입하기 전에 실시하는 것이 더 바람직할 수 있다.In addition, the densification process may be performed on the amorphous aluminum oxide layer 20a, but the densification may be performed before or after the wet oxidation, but before the wet oxidation, immediately before the hydrogen or the hydroxyl group is injected. It may be more desirable.

계속해서, 도 3에 도시한 바와 같이, OH-물질층(20b)이 형성된 결과물을 열처리한다. 이때, 상기 열처리는 1회 실시하거나 2회로 나누어 실시할 수 있다.Subsequently, as shown in FIG. 3, the resultant in which the OH-material layer 20b is formed is heat-treated. In this case, the heat treatment may be performed once or divided into two times.

상기 열처리를 1회 실시하는 경우, 상기 열처리는 소정의 온도, 예를 들면 800℃~1300℃로 실시할 수 있다. 이러한 1회의 고온 열처리를 통해서 OH-물질층(20b)에 포함된 수소 또는 수산화기가 제거되면서 OH-물질층(20b)은 도 4에 도시한 바와 같이 결정질 알루미늄 산화물층(20)으로 된다. 결정질 알루미늄 산화물층(20)은 전하 블로킹층이다. 상기 수소 또는 수산화기의 제거 공정에도 불구하고 결정질 알루미늄 산화물층(20)에는 수소 또는 수산화기가 어느 정도 존재할 수도 있다.When the heat treatment is performed once, the heat treatment may be performed at a predetermined temperature, for example, 800 ° C to 1300 ° C. Through this one high temperature heat treatment, the hydrogen or hydroxyl groups contained in the OH-material layer 20b are removed while the OH-material layer 20b becomes the crystalline aluminum oxide layer 20 as shown in FIG. 4. The crystalline aluminum oxide layer 20 is a charge blocking layer. Despite the process of removing hydrogen or hydroxyl groups, hydrogen or hydroxyl groups may be present in the crystalline aluminum oxide layer 20 to some extent.

한편, 상기 열처리를 2회로 나누어 실시하는 경우, 1차 열처리는 OH-물질층(20b)으로부터 수소 또는 수산화기를 제거하는 열처리일 수 있다. 상기 1차 열처리는 OH-물질층(20b)의 결정화 온도보다 낮은 온도로 실시한다. 그리고 2차 열처리는 열처리를 1회 실시할 때와 동일하게 실시할 수 있다.On the other hand, when the heat treatment is divided into two times, the first heat treatment may be a heat treatment for removing hydrogen or hydroxyl groups from the OH-material layer (20b). The first heat treatment is performed at a temperature lower than the crystallization temperature of the OH-material layer 20b. The secondary heat treatment may be performed in the same manner as when the heat treatment is performed once.

계속해서 도 5를 참조하면, 결정질 알루미늄 산화물층(20) 상에 게이트 전극(22)을 형성한다. 게이트 전극(22)은 일 함수(work function)가 4eV이상인 도전층일 수 있는데, 예를 들면 탄탈륨 나이트라이드(TaN)층일 수 있다. 게이트 전극(22) 상에 게이트 형성영역을 한정하는 마스크(M1)을 형성한다. 마스크(M1) 둘레 를 기판(10)이 노출될 때까지 이방성 식각한다. 이 결과 도 6에 도시한 바와 같이, 순차적으로 적층된 터널링막(16), 전하 트랩층(18), 결정질 알루미늄 산화물층(20) 및 게이트 전극(22)으로 이루어진 게이트 적층물이 형성된다. 상기 이방성 식각후, 마스크(M1)를 제거한다.5, the gate electrode 22 is formed on the crystalline aluminum oxide layer 20. The gate electrode 22 may be a conductive layer having a work function of 4 eV or more, for example, a tantalum nitride (TaN) layer. A mask M1 defining a gate formation region is formed on the gate electrode 22. Anisotropic etching is performed around the mask M1 until the substrate 10 is exposed. As a result, as shown in FIG. 6, a gate stack including a tunneling film 16, a charge trap layer 18, a crystalline aluminum oxide layer 20, and a gate electrode 22, which are sequentially stacked, is formed. After the anisotropic etching, the mask M1 is removed.

도 7을 참조하면, 마스크(M1)를 제거한 후, 남은 상기 게이트 적층물을 마스크로 하여 기판(10)에 도전성 불순물을 이온 주입한다. 이때, 상기 도전성 불순물은 기판(10)에 주입된 불순물과 반대되는 타입으로서, 예를 들면 n형 불순물일 수 있다. 상기 도전성 불순물의 이온 주입결과, 기판(10)에 제1 및 제2 얕은 불순물 영역(12a, 14a)이 형성된다.Referring to FIG. 7, after the mask M1 is removed, conductive impurities are implanted into the substrate 10 using the remaining gate stack as a mask. In this case, the conductive impurity is a type opposite to the impurity injected into the substrate 10 and may be, for example, an n-type impurity. As a result of ion implantation of the conductive impurities, first and second shallow impurity regions 12a and 14a are formed in the substrate 10.

도 8을 참조하면, 순차적으로 적층된 터널링막(16), 전하 트랩층(18), 결정질 알루미늄 산화물층(20) 및 게이트 전극(22)으로 이루어진 적층물의 측면에 게이트 스페이서(24)를 형성한다. 게이트 스페이서(24)는 실리콘 산화막으로 형성할 수 있다. 상기 적층물과 게이트 스페이서(24)를 마스크로 사용하여 기판(10)에 도전성 불순물(26)을 이온 주입한다. 도전성 불순물(26)은 기판(10)에 주입된 불순물과 반대되는 타입일 수 있다. 도전성 불순물(26)의 이온 주입 에너지는 제1 및 제2 얕은 불순물 영역(12a, 14a)을 형성하기 위해 주입한 도전성 불순물의 이온 주입 에너지보다 클 수 있다. 따라서 도전성 불순물(26)은 제1 및 제2 얕은 불순물 영역(12a, 14a)보다 깊은 영역까지 도달된다. 이 결과, 제1 및 제2 얕은 불순물 영역(12a, 14a)에서 게이트 스페이서(24) 바깥 영역은 게이트 스페이서(24) 아래 영역보다 깊어진다. 이렇게 해서, 도 9에 도시한 바와 같이 기판(10)에 LDD 형태의 제1 및 제2 불순물 영역(12, 14)이 형성되면서 에너지 밴드 갭이 7.0eV보다 큰 전하 블로킹층을 갖는 전하 트랩 메모리 소자가 형성된다. 이후의 공정은 통상적인 절차를 따라 진행할 수 있다.Referring to FIG. 8, gate spacers 24 are formed on side surfaces of a stack of tunneling films 16, charge trap layers 18, crystalline aluminum oxide layers 20, and gate electrodes 22 sequentially stacked. . The gate spacer 24 may be formed of a silicon oxide film. The conductive impurity 26 is ion implanted into the substrate 10 using the laminate and the gate spacer 24 as a mask. The conductive impurity 26 may be of a type opposite to that of the impurity implanted into the substrate 10. The ion implantation energy of the conductive impurity 26 may be greater than the ion implantation energy of the conductive impurity implanted to form the first and second shallow impurity regions 12a and 14a. Therefore, the conductive impurity 26 reaches a region deeper than the first and second shallow impurity regions 12a and 14a. As a result, regions outside the gate spacer 24 in the first and second shallow impurity regions 12a and 14a are deeper than regions below the gate spacer 24. In this manner, as shown in FIG. 9, the first and second impurity regions 12 and 14 in the LDD form are formed on the substrate 10, and the charge trap memory device has a charge blocking layer having an energy band gap of greater than 7.0 eV. Is formed. Subsequent processes may proceed according to conventional procedures.

한편, 도 1에서 비정질 물질층(20a) 대신 결정질 물질층, 예컨대 결정질 알루미늄 산화물층이 형성될 수 있다. 이때, 도 3의 상기 열처리는 상기 알루미늄 산화물층에 대한 재결정화 공정이 될 수 있다.Meanwhile, in FIG. 1, instead of the amorphous material layer 20a, a crystalline material layer, for example, a crystalline aluminum oxide layer may be formed. In this case, the heat treatment of FIG. 3 may be a recrystallization process for the aluminum oxide layer.

다음은 상술한 제조 방법에서 습식 산화법과 후속 열처리를 통해 얻어진 결정질 알루미늄 산화물층(Al2O3)에 대한 에너지 밴드 갭의 증가 여부를 검증하기 위해 실시한 실험예를 설명한다.The following describes an experimental example conducted to verify whether the energy band gap of the crystalline aluminum oxide layer (Al 2 O 3) obtained through the wet oxidation method and subsequent heat treatment in the above-described manufacturing method is increased.

도 10은 상기 실험에서 상기 습식산화를 고압 및 저온에서 실시한 후, 상술한 바와 같은 1회 또는 2회 열처리를 실시하여 얻은 Al2O3층에 대한 엑스선 회절 분석 결과를 보여준다.FIG. 10 shows the results of X-ray diffraction analysis on the Al 2 O 3 layer obtained by performing the wet oxidation at a high pressure and a low temperature in the above experiment, and then performing one or two heat treatments as described above.

도 11은 도 10의 엑스선 회절 분석 결과를 갖는 Al2O3층의 에너지 밴드 갭을 알 수 있는 REELS 분석 결과를 보여준다. 도 11의 REELS 분석을 위한 Al2O3 시편의 경우, 습식산화 전에 800℃에서 치밀화 공정을 실시한 것이다.FIG. 11 shows the results of the REELS analysis, which shows the energy band gap of the Al 2 O 3 layer having the X-ray diffraction analysis result of FIG. 10. In the case of the Al2O3 specimen for REELS analysis of FIG. 11, the densification process was performed at 800 ° C. before wet oxidation.

도 10에서 제1 그래프(G1)는 1100℃에서 비정질 알루미늄 산화물층을 결정화-->습식 산화 실시-->1000℃에서 수산화기 제거 및 재결정화 공정을 거쳐 얻은 결정질 알루미늄 산화물층에 대한 엑스선 회절 분석 결과를 나타낸다. 제2 그래프(G2)는 1100℃에서 비정질 알루미늄 산화물층을 결정화-->습식산화 실시-->600℃에서 수산화기 제거-->1000℃에서의 재결정화 공정을 거쳐 얻은 결정질 알루미늄 산화물층에 대한 엑스선 회절 분석 결과를 나타낸다. 제3 그래프(G3)는 800℃에서 비정질 알루미늄 산화물층을 치밀화-->습식산화 실시-->1000℃에서 수산화기 제거 및 결정화 공정을 거쳐 얻은 결정질 알루미늄 산화물층에 대한 결과를 나타낸다. 제4 그래프(G4)는 800℃에서 비정질 알루미늄 산화물층을 치밀화-->습식산화 실시-->600℃에서 수산화기 제거-->1000℃에서 결정화 공정을 거쳐 얻은 결정질 알루미늄 산화물층에 대한 결과를 나타낸다. 제5 그래프(G5)는 비정질 알루미늄 산화물층에 대한 습식 산화-->1000℃에서 수산화기 제거 및 결정화 공정을 거쳐 얻은 결정질 알루미늄 산화물층에 대한 결과를 나타낸다. 제6 그래프(G6)는 비정질 알루미늄 산화물층에 대한 습식 산화-->600℃에서 수산화기 제거-->1000℃에서 결정화 공정을 거쳐 얻은 결정질 알루미늄 산화물층에 대한 결과를 나타낸다.In FIG. 10, the first graph G1 shows an X-ray diffraction analysis of the crystalline aluminum oxide layer obtained by crystallizing the amorphous aluminum oxide layer at 1100 ° C .--> wet oxidation-> removing hydroxyl group and recrystallization at 1000 ° C. Indicates. The second graph (G2) shows the X-rays of the crystalline aluminum oxide layer obtained through crystallization of the amorphous aluminum oxide layer at 1100 ° C .--> wet oxidation-> removing hydroxyl groups at 600 ° C-> recrystallization at 1000 ° C. The results of diffraction analysis are shown. The third graph (G3) shows the results for the crystalline aluminum oxide layer obtained through densification of the amorphous aluminum oxide layer at 800 ° C .--> wet oxidation-> removal of the hydroxyl groups and crystallization at 1000 ° C. The fourth graph (G4) shows the results for the crystalline aluminum oxide layer obtained through densification of the amorphous aluminum oxide layer at 800 ° C-> wet oxidation-> removing hydroxyl groups at 600 ° C-> crystallization at 1000 ° C. . The fifth graph (G5) shows the results for the crystalline aluminum oxide layer obtained through the wet oxidation of the amorphous aluminum oxide layer-> 1000 ° C. through the hydroxyl group removal and crystallization process. The sixth graph (G6) shows the results for the crystalline aluminum oxide layer obtained through the wet oxidation of the amorphous aluminum oxide layer-> hydroxyl removal at> 600 ° C-> crystallization at 1000 ° C.

제1 내지 제6 그래프(G1-G6)를 비교하면, 제1 그래프(G1)에서 제6 그래프(G6)로 갈수록 결정구조가 감마 상일 때 나타내는 피크(P1)가 사라지는 것을 알 수 있다.Comparing the first to sixth graphs G1 -G6, it can be seen that the peak P1 indicated when the crystal structure is gamma phase disappears from the first graph G1 to the sixth graph G6.

이러한 결과로부터 본 발명의 제조 방법에 따라 비정질 알루미늄 산화물층을 결정질 알루미늄 산화물층으로 변화시키는 경우, 최종 얻어진 결정질 알루미늄 산화물층에서 감마 상이 억제된 것을 알 수 있다. 이는 본 발명의 제조 방법을 적용할 경우, 비정질 알루미늄 산화물층을 결정질로 변화시키는 과정에서 결정구조를 감마 상에서 감마 상보다 에너지 밴드 갭이 큰 카파 상이나 알파 상으로 바꿀 수 있음을 의미한다.From these results, it can be seen that the gamma phase was suppressed in the finally obtained crystalline aluminum oxide layer when the amorphous aluminum oxide layer was changed to the crystalline aluminum oxide layer according to the production method of the present invention. This means that when applying the manufacturing method of the present invention, in the process of changing the amorphous aluminum oxide layer to crystalline, the crystal structure can be changed into a kappa phase or an alpha phase having a larger energy band gap than the gamma phase.

도 11을 참조하면, 도 10의 엑스선 회절 분석 결과를 얻는데 사용한 Al2O3층 의 에너지 밴드 갭은 6.87eV로서 감마 상의 Al2O3의 6.5eV보다 증가한 것을 알 수 있다. 그러나 상기 치밀화 공정으로 인해 에너지 밴드 갭의 증가 효과는 반감되었다.Referring to FIG. 11, it can be seen that the energy band gap of the Al 2 O 3 layer used to obtain the X-ray diffraction analysis result of FIG. 10 is 6.87 eV, which is higher than 6.5 eV of Al 2 O 3 on gamma. However, the densification process halved the effect of increasing the energy band gap.

도 12는 상기 실험에서 상기 습식 산화를 대기압 및 고온에서 실시한 후, 상술한 바와 같은 1회 또는 2회 열처리를 실시하여 얻은 Al2O3층에 대한 엑스선 회절 분석 결과를 보여준다.FIG. 12 shows the results of X-ray diffraction analysis of the Al 2 O 3 layer obtained by performing the wet oxidation at atmospheric pressure and high temperature in the above experiment, and then performing one or two heat treatments as described above.

도 13은 도 12의 엑스선 회절 분석 결과를 갖는 Al2O3층의 에너지 밴드 갭을 알 수 있는 REELS 분석 결과를 보여준다.FIG. 13 shows a result of REELS analysis which shows an energy band gap of an Al 2 O 3 layer having the X-ray diffraction analysis result of FIG. 12.

도 12에서 제1 그래프(G11)는 비정질 알루미늄 산화물층을 1000℃에서 습식산화-->1000℃에서 수산화기 제거 및 재결정화 공정을 거쳐 얻은 결정질 알루미늄 산화물층에 대한 엑스선 회전 분석 결과를 나타낸다. 제2 그래프(G22)는 비정질 알루미늄 산화물층을 1000℃에서 습식산화-->600℃에서 수산화기 제거-->1000℃에서 재결정화 공정을 거쳐 얻은 결정질 알루미늄 산화물층에 대한 결과를 나타낸다. 제3 그래프(G33)는 1100℃에서 비정질 알루미늄 산화물층을 결정화-->700℃에서 습식산화-->1000℃에서 수산화기 제거 및 재결정화 공정을 거쳐 얻은 결정질 알루미늄 산화물층에 대한 결과를 나타낸다. 제4 그래프(G44)는 1100℃에서 비정질 알루미늄 산화물층을 결정화-->700℃에서 습식산화-->600℃에서 수산화기 제거-->1000℃에서 재결정화 공정을 거쳐 얻은 결정질 알루미늄 산화물층에 대한 결과를 나타낸다. 제5 그래프(G55)는 비정질 알루미늄 산화물층을 700℃에서 습식산화-->1000℃에서 수산화기 제거 및 결정화 공정을 거쳐 얻은 결정질 알루미늄 산화물층에 대한 결과를 나타낸다. 제6 그래프(G66)는 비정질 알루미늄 산화물층을 700℃에서 습식산화-->600℃에서 수산화기 제거-->1000℃에서 결정화 공정을 거쳐 얻은 결정질 알루미늄 산화물층에 대한 결과를 나타낸다.In FIG. 12, the first graph G11 illustrates X-ray rotation analysis results of the crystalline aluminum oxide layer obtained by wet oxidation of the amorphous aluminum oxide layer at 1000 ° C .--> hydroxyl removal and recrystallization at 1000 ° C. FIG. The second graph (G22) shows the results for the crystalline aluminum oxide layer obtained through wet oxidation of the amorphous aluminum oxide layer at 1000 ° C .--> hydroxyl removal at 600 ° C-> recrystallization at 1000 ° C. The third graph G33 shows the results for the crystalline aluminum oxide layer obtained through crystallization of the amorphous aluminum oxide layer at 1100 ° C .-- wet oxidation at> 700 ° C .--> removing of hydroxyl groups and recrystallization at 1000 ° C. The fourth graph (G44) is for the crystalline aluminum oxide layer obtained through crystallization of the amorphous aluminum oxide layer at 1100 ° C-> wet oxidation at 700 ° C-> removing hydroxyl groups at 600 ° C-> recrystallization at 1000 ° C. Results are shown. The fifth graph (G55) shows the results for the crystalline aluminum oxide layer obtained through wet oxidation of the amorphous aluminum oxide layer at 700 ° C .-> 1000 ° C. through a hydroxyl group removal and crystallization process. The sixth graph (G66) shows the results for the crystalline aluminum oxide layer obtained through the wet oxidation of the amorphous aluminum oxide layer at 700 ° C-> removal of hydroxyl groups at> 600 ° C-> crystallization at 1000 ° C.

제1 내지 제6 그래프(G11-G66)를 비교하면, 제1 그래프(G11)에서 제6 그래프(G66)로 갈수록 결정구조가 감마 상일 때 나타나는 피크(P2)는 사라짐을 알 수 있다.Comparing the first to sixth graphs G11-G66, it can be seen that the peak P2 that appears when the crystal structure is gamma phase disappears from the first graph G11 to the sixth graph G66.

이러한 결과로부터 도 10과 마찬가지로 최종 얻어진 알루미늄 산화물층에서 감마 상은 억제됨을 알 수 있다.From this result, it can be seen that the gamma phase is suppressed in the finally obtained aluminum oxide layer as in FIG. 10.

도 13을 참조하면, 최종 얻어진 알루미늄 산화물층의 에너지 밴드 갭은 7.42eV까지 증가됨을 알 수 있다. 7.42eV정도의 에너지 밴드 갭은 카파 상(κ-phase)의 Al2O3에서 관찰되는 에너지 밴드 갭이다. 이러한 에너지 밴드 갭은 상기 습식 산화 공정의 온도, 수소 또는 수산화기의 제거 공정의 온도, 결정화 온도 또는 최적화 등과 같은 공정의 개선을 통해 더 증가시킬 수 있다.Referring to FIG. 13, it can be seen that the energy band gap of the finally obtained aluminum oxide layer is increased to 7.42 eV. The energy band gap of about 7.42 eV is the energy band gap observed in the Kappa-phase Al2O3. This energy band gap can be further increased through process improvements such as the temperature of the wet oxidation process, the temperature of the hydrogen or hydroxyl removal process, the crystallization temperature or the optimization.

이러한 결론은 본 발명의 방법으로 Al2O3의 결정 상을 변화시킬 수 있을 뿐만 아니라 상기 공정들의 개선을 통해서 Al2O3의 결정 상을 충분히 알파 상으로 변화시킬 수 있음을 시사한다.This conclusion suggests that the method of the present invention can not only change the crystal phase of Al 2 O 3, but also can sufficiently change the Al 2 O 3 crystal phase to an alpha phase through the improvement of the above processes.

그러므로 본 발명의 제조 방법에서 결정질 알루미늄 산화물층(20)은 에너지 밴드 갭이 8eV이상인 알파 상의 결정구조를 갖도록 형성할 수도 있다.Therefore, in the manufacturing method of the present invention, the crystalline aluminum oxide layer 20 may be formed to have a crystalline structure of an alpha phase having an energy band gap of 8 eV or more.

도 14는 상기 실험에서 비정질 Al2O3층에 대한 습식 산화를 생략하고, 1100℃의 열처리만을 실시하여 얻은 결정질 Al2O3층에 대한 엑스선 회절 분석 결과를 보여준다. 그리고 도 15는 도 14의 엑스선 회절 분석 결과를 갖는 Al2O3층에 대한 에너지 밴드 갭을 알 수 있는 REELS 분석 결과를 보여준다.FIG. 14 shows the results of X-ray diffraction analysis of the crystalline Al 2 O 3 layer obtained by performing only the heat treatment at 1100 ° C., omitting the wet oxidation of the amorphous Al 2 O 3 layer in the above experiment. And FIG. 15 shows the results of the REELS analysis to know the energy band gap for the Al2O3 layer having the X-ray diffraction analysis results of FIG.

도 14를 참조하면, 습식 산화를 생략하고, 1100℃의 열처리만을 실시하여 얻은 결정질 Al2O3층의 경우, 감마 상을 갖는 것을 알 수 있다. 그리고 도 15를 참조하면, 에너지 밴드 갭은 6.56eV정도인 것을 알 수 있다.Referring to FIG. 14, it can be seen that the crystalline Al 2 O 3 layer obtained by performing only the heat treatment at 1100 ° C. without the wet oxidation has a gamma phase. 15, it can be seen that the energy band gap is about 6.56 eV.

도 10 내지 도 13의 결과와 도 14 및 도 15의 결과를 비교하면, 전하 블로킹층인 결정질 Al2O3층을 상술한 본 발명의 제조방법으로 형성할 경우, 형성된 결정질 Al2O3층의 에너지 밴드 갭은 결정구조가 감마 상인 결정질 Al2O3층보다 증가함을 알 수 있다.Comparing the results of FIGS. 10 to 13 with the results of FIGS. 14 and 15, when the crystalline Al 2 O 3 layer, which is the charge blocking layer, is formed by the above-described manufacturing method, the energy band gap of the formed crystalline Al 2 O 3 layer has a crystal structure. It can be seen that is increased than the crystalline Al 2 O 3 layer which is a gamma phase.

다음에는 본 발명의 다른 실시예에 의한 전하 트랩 메모리 소자의 제조 방법(이하, 본 발명의 다른 제조 방법)을 도 16 내지 도 19를 참조하여 설명한다. 이 과정에서 상술한 본 발명의 제조 방법에서 설명된 부재에 대한 설명은 생략한다.Next, a method of manufacturing a charge trap memory device according to another embodiment of the present invention (hereinafter, another manufacturing method of the present invention) will be described with reference to FIGS. 16 to 19. In this process, the description of the members described in the above-described manufacturing method of the present invention will be omitted.

도 16을 참조하면, 기판(10) 상에 터널링막(16), 전하 트랩층(18) 및 비정질 알루미늄 산화물층(20a)을 순차적으로 적층한다. 전하 블로킹층(charge blocking layer)인 비정질 알루미늄 산화물층(20a) 상에 금속층(40)을 형성한다. 금속층(40)의 결정격자는 알파 알루미나, 곧 결정질 Al2O3층의 결정격자와 유사할 수 있다. 이러한 금속층(40)으로는 예를 들면 TiCN층, 결정방향이 (0001)인 Ru층, Rh2O3층이 있을 수 있다. Referring to FIG. 16, the tunneling film 16, the charge trap layer 18, and the amorphous aluminum oxide layer 20a are sequentially stacked on the substrate 10. The metal layer 40 is formed on the amorphous aluminum oxide layer 20a which is a charge blocking layer. The crystal lattice of the metal layer 40 may be similar to the crystal lattice of the alpha alumina, that is, the crystalline Al 2 O 3 layer. The metal layer 40 may include, for example, a TiCN layer, a Ru layer having a crystal direction of (0001), and an Rh 2 O 3 layer.

금속층(40)을 형성한 다음, 금속층(40)이 형성된 결과물을 열처리한다. 상기 열처리는 상압에서 주어진 온도로, 예를 들면 1000-1300℃로 실시할 수 있다. 이와 같은 열처리는, 예를 들면 급속 열 어닐(Rapid Thermal Anneal)(RTA) 방법을 이용하여 실시할 수 있다.After the metal layer 40 is formed, the resultant on which the metal layer 40 is formed is heat-treated. The heat treatment may be carried out at a given temperature at atmospheric pressure, for example at 1000-1300 ° C. Such heat treatment can be performed using, for example, a Rapid Thermal Anneal (RTA) method.

상기 열처리에 의해 비정질 알루미늄 산화물층(20a)은 도 17에 도시한 바와 같이 결정 알루미늄 산화물층(20C)이 된다. 상기 열처리 동안에 비정질 알루미늄 산화물층(20a)은 금속층(40)의 결정 상태에 영향을 받아 금속층(40)과 유사한 결정 격자를 갖도록 결정화된다. 금속층(40)의 결정격자는 알파 알루미나의 결정격자와 유사하기 때문에, 상기 열처리 결과 형성되는 도 17의 결정 알루미늄 산화물층(20C)의 결정 상은 알파 상(α-phase)이 된다.By the heat treatment, the amorphous aluminum oxide layer 20a becomes the crystalline aluminum oxide layer 20C as shown in FIG. During the heat treatment, the amorphous aluminum oxide layer 20a is crystallized to have a crystal lattice similar to the metal layer 40 under the influence of the crystal state of the metal layer 40. Since the crystal lattice of the metal layer 40 is similar to that of alpha alumina, the crystal phase of the crystalline aluminum oxide layer 20C of FIG. 17 formed as a result of the heat treatment becomes an alpha phase.

도 18을 참조하면, 결정 알루미늄 산화물층(20C) 상에 게이트 영역을 한정하는 마스크(M2)를 형성한다. 이어서 마스크(M2) 둘레의 금속층(40), 결정 알루미늄 산화물층(20C), 전하 트랩층(18) 및 터널링막(16)을 순차적으로 식각한다. 이러한 식각은 기판(10)이 노출될 때까지 실시한다. 도 19는 상기 식각 후의 결과를 보여준다. 상기 식각 후, 마스크(M2)를 제거한다. 상기 식각에 의해 기판(10) 상에 게이트 적층물(50)이 형성된다.Referring to FIG. 18, a mask M2 defining a gate region is formed on the crystalline aluminum oxide layer 20C. Subsequently, the metal layer 40, the crystalline aluminum oxide layer 20C, the charge trap layer 18, and the tunneling film 16 around the mask M2 are sequentially etched. This etching is performed until the substrate 10 is exposed. 19 shows the result after the etching. After the etching, the mask M2 is removed. The gate stack 50 is formed on the substrate 10 by the etching.

이후, 도 20에 도시한 바와 같이 기판(10)에 제1 및 제2 얕은 불순물 영역(12a, 14a)을 형성한다. 이어서, 도 21에 도시한 바와 같이 게이트 적층물(50)의 측면을 덮는 게이트 스페이서(24)를 형성한 다음, 제1 및 제2 얕은 불순물 영역(12a, 14a)에 도전성 불순물(26)을 주입하여 제1 및 제2 불순물 영역(12, 14)을 형성한다. 제1 및 제2 불순물 영역(12, 14) 중 하나는 소오스 영역, 다른 하나는 드레인 영역이 될 수 있다.Thereafter, as shown in FIG. 20, first and second shallow impurity regions 12a and 14a are formed in the substrate 10. Next, as shown in FIG. 21, the gate spacers 24 covering the side surfaces of the gate stack 50 are formed, and then the conductive impurities 26 are implanted into the first and second shallow impurity regions 12a and 14a. Thus, the first and second impurity regions 12 and 14 are formed. One of the first and second impurity regions 12 and 14 may be a source region and the other may be a drain region.

이러한 과정을 거쳐서 도 22에 도시한 바와 같은 전하 트랩형 메모리 소자가 형성된다.Through this process, a charge trapping memory device as shown in FIG. 22 is formed.

도 20 내지 도 22의 과정은 앞서 설명한 도 7 내지 도 9의 과정과 동일할 수 있다.The process of FIGS. 20 to 22 may be the same as the process of FIGS. 7 to 9 described above.

상술한 바와 같이, 본 발명의 다른 제조 방법은 알파 상의 결정 알루미늄 산화물층(20C)을 형성한 다음, 알파상의 결정 알루미늄 산화물층(20C)을 형성하는데 사용된 물질층을 제거하는 별도의 공정이 필요치 않다. 따라서 상기한 본 발명의 다른 제조 방법을 이용할 경우, 제조 공정을 단순화 할 수 있다.As described above, another manufacturing method of the present invention requires a separate process of forming the crystalline aluminum oxide layer 20C on the alpha phase and then removing the material layer used to form the crystalline aluminum oxide layer 20C on the alpha phase. not. Therefore, when using the above-described other manufacturing method of the present invention, the manufacturing process can be simplified.

한편, 상기 본 발명의 다른 제조 방법에서 금속층(40)이 Rh2O3층일 때, 금속층(40)의 상(phase)은 열처리 과정에서 도전성에서 절연성으로, 절연성에서 도전성으로 변할 수 있다. 금속층(40)은 게이트 전극으로 사용되기 때문에, 최종 결과물에서 금속층(40)의 상은 도전성이어야 한다.Meanwhile, in another manufacturing method of the present invention, when the metal layer 40 is the Rh 2 O 3 layer, the phase of the metal layer 40 may change from conductive to insulating and from insulating to conductive during the heat treatment. Since the metal layer 40 is used as the gate electrode, the phase of the metal layer 40 in the final result should be conductive.

그러므로 금속층(40)이 Rh2O3층인 경우, 도 16에서 설명한 열처리(이하, 1차 열처리) 이후, 금속층(40)의 상이 절연성일 때, 금속층(40)의 상을 도전성으로 변화시키기 위해 금속층(40)을 2차 열처리할 수 있다. 상기 2차 열처리는 상압에서 1000-1300℃의 온도로 실시할 수 있다. 상기 2차 열처리는, 예를 들면 RTA 방식으로 실시할 수 있으나, 다른 방식을 이용할 수도 있다.Therefore, when the metal layer 40 is a Rh2O3 layer, after the heat treatment (hereinafter referred to as primary heat treatment) described in FIG. 16, when the phase of the metal layer 40 is insulative, the metal layer 40 is used to change the phase of the metal layer 40 to conductive. Can be secondary heat treated. The secondary heat treatment may be carried out at a temperature of 1000-1300 ℃ at normal pressure. The secondary heat treatment may be performed by, for example, an RTA method, but another method may be used.

또한, 상기 1차 열처리는 마스크(M2)를 이용한 식각을 완료한 후에 실시할 수도 있다. 곧, 도 19의 결과물이 얻어진 후에 실시할 수도 있다. 이때, 상기 1차 열처리는 마스크(M2)가 존재하는 상태에서 실시할 수도 있고, 마스크(M2)를 제거한 다음, 실시할 수도 있다.In addition, the primary heat treatment may be performed after the etching using the mask M2 is completed. Immediately after the resultant of FIG. 19 is obtained, it may be implemented. In this case, the first heat treatment may be performed in a state in which the mask M2 is present, or may be performed after removing the mask M2.

상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 금속층(40)으로 상기 예시한 물질들외에 다른 물질을 사용할 수도 있을 것이다. 또한, 본 발명의 핵심 기술적 사상은 그대로 유지한 채, 메모리 소자의 다른 구성 요소를 변형하거나 다른 부재를 부가할 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.While many details are set forth in the foregoing description, they should be construed as illustrative of preferred embodiments, rather than to limit the scope of the invention. For example, those skilled in the art may use other materials than the materials exemplified above as the metal layer 40. In addition, while maintaining the core technical idea of the present invention, other components of the memory device may be modified or other members may be added. Therefore, the scope of the present invention should not be defined by the described embodiments, but should be determined by the technical spirit described in the claims.

도 1 내지 도 9는 본 발명의 실시예에 의한 전하 트랩 메모리 소자의 제조 방법을 단계별로 나타낸 단면도들이다.1 through 9 are cross-sectional views illustrating a method of manufacturing a charge trap memory device according to an exemplary embodiment of the present invention.

도 10은 본 발명의 실험예에서 습식산화를 고압, 저온에서 실시한 후, 그 결과물을 1회 또는 2회 열처리하여 얻은 Al2O3층에 대한 엑스선 회절 분석 결과를 나타낸 그래프이다.10 is a graph showing the results of X-ray diffraction analysis on the Al 2 O 3 layer obtained by performing wet oxidation at high pressure and low temperature in the experimental example of the present invention, and then heat treating the resultant once or twice.

도 11은 도 10의 엑스선 회절 분석 결과를 갖는 Al2O3층의 에너지 밴드 갭을 알 수 있는 REELS 분석 결과를 나타낸 사진이다.FIG. 11 is a photograph showing an REELS analysis result of knowing an energy band gap of an Al 2 O 3 layer having the X-ray diffraction analysis result of FIG. 10.

도 12는 본 발명의 실험예에서 습식 산화를 대기압, 고온에서 실시한 후, 그 결과물을 1회 또는 2회 열처리하여 얻은 Al2O3층에 대한 엑스선 회절 분석 결과를 나타낸 그래프이다.12 is a graph showing the results of X-ray diffraction analysis on the Al 2 O 3 layer obtained by performing wet oxidation at atmospheric pressure and high temperature in the experimental example of the present invention, and then heat treating the resultant once or twice.

도 13은 도 12의 엑스선 회절 분석 결과를 갖는 Al2O3층의 에너지 밴드 갭을 알 수 있는 REELS 분석 결과를 나타낸 사진이다.FIG. 13 is a photograph showing an REELS analysis result of knowing an energy band gap of an Al 2 O 3 layer having the X-ray diffraction analysis result of FIG. 12.

도 14는 본 발명의 실험예에서 비정질 Al2O3층에 대한 습식 산화를 생략하고, 1100℃의 열처리만을 실시하여 얻은 결정질 Al2O3층에 대한 엑스선 회절 분석 결과를 나타낸 그래프이다.FIG. 14 is a graph showing X-ray diffraction analysis results of a crystalline Al 2 O 3 layer obtained by performing only a heat treatment at 1100 ° C., omitting wet oxidation of an amorphous Al 2 O 3 layer in an experimental example of the present invention.

도 15는 도 14의 엑스선 회절 분석 결과를 갖는 Al2O3층에 대한 에너지 밴드 갭을 알 수 있는 REELS 분석 결과를 나타낸 사진이다.FIG. 15 is a photograph illustrating an REELS analysis result of knowing an energy band gap of an Al 2 O 3 layer having the X-ray diffraction analysis result of FIG. 14.

도 16 내지 도 22는 본 발명의 다른 실시예에 의한 전하 트랩 메모리 소자의 제조 방법을 단계별로 나타낸 단면도들이다.16 to 22 are cross-sectional views sequentially illustrating a method of manufacturing a charge trap memory device according to another embodiment of the present invention.

*도면의 주요 부분에 대한 부호설명** Description of Signs of Major Parts of Drawings *

10:기판 12, 14:제1 및 제2 불순물 영역10: substrate 12, 14: first and second impurity regions

12a, 14a:제1 및 제2 얕은 불순물 영역12a, 14a: first and second shallow impurity regions

16:터널링막 18:전하 트랩층16: Tunneling film 18: Charge trap layer

20:결정질 알루미늄 산화물층 20a:비정질 물질층20: crystalline aluminum oxide layer 20a: amorphous material layer

20b:OH-물질층 22:게이트 전극20b: OH-material layer 22: gate electrode

24:게이트 스페이서 26:도전성 불순물24: gate spacer 26: conductive impurity

40:금속층 20C:알파상의 결정 알루미늄 산화물층40: metal layer 20C: alpha crystalline aluminum oxide layer

50, GS:게이트 적층물 M1, M2:마스크50, GS: gate stack M1, M2: mask

Claims (26)

하부막 상에 비정질 알루미늄 산화물층을 형성하는 제1 단계;Forming a amorphous aluminum oxide layer on the lower layer; 상기 비정질 알루미늄 산화물층내에 수소(H) 또는 수산화기(OH)를 도입하는 제2 단계; 및Introducing a hydrogen (H) or a hydroxyl group (OH) into the amorphous aluminum oxide layer; And 상기 수소 또는 수산화기가 도입된 비정질 알루미늄 산화물층을 결정화시키는 제3 단계를 포함하는 것을 특징으로 하는 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방법.And a third step of crystallizing the amorphous aluminum oxide layer into which the hydrogen or hydroxyl group is introduced. 제 1 항에 있어서, 상기 제2 단계에서 상기 수소 또는 수산화기는 습식산화, 이온 주입 및 플라즈마 도핑 방법 중 어느 하나의 방법으로 주입하는 것을 특징으로 하는 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방법.The method of claim 1, wherein the hydrogen or the hydroxyl group is injected in any one of wet oxidation, ion implantation, and plasma doping. 제 1 항에 있어서, 상기 제3 단계는,The method of claim 1, wherein the third step, 상기 알루미늄 산화물층을 800~1300℃에서 열처리 하는 것을 특징으로 하는 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방법.The method of increasing the energy band gap of the aluminum oxide layer, characterized in that the aluminum oxide layer is heat-treated at 800 ~ 1300 ℃. 제 3 항에 있어서, 상기 열처리 전에 상기 비정질 알루미늄 산화물층의 결정화 온도보다 낮은 온도에서 상기 비정질 알루미늄 산화물층을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방 법.4. The method of claim 3, further comprising heat-treating the amorphous aluminum oxide layer at a temperature lower than the crystallization temperature of the amorphous aluminum oxide layer before the heat treatment. 제 2 항에 있어서, 상기 습식 산화는 대기압, 고온 조건에서 또는 고압, 저온 조건에서 실시하는 것을 특징으로 하는 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방법.The method of claim 2, wherein the wet oxidation is performed at atmospheric pressure, high temperature, or at high pressure and low temperature. 제 1 항에 있어서, 상기 제1 및 제2 단계를 단일 공정으로 실시하는 것을 특징으로 하는 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방법.2. The method of claim 1 wherein the first and second steps are performed in a single process. 제 1 항에 있어서, 상기 제2 단계에서 상기 수소(H) 또는 수산화기(OH)를 도입하면서 상기 비정질 알루미늄 산화물층을 결정화하는 것을 특징으로 하는 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방법.The method of claim 1, wherein the amorphous aluminum oxide layer is crystallized while introducing the hydrogen (H) or the hydroxyl group (OH) in the second step. 제 6 항에 있어서, 상기 단일 공정은 기상 증착법 또는 원자층 증착(ALD) 방법으로 알루미늄 산화물층을 비정질 또는 결정질 상태로 증착하면서 수소 또는 수산화기를 상기 알루미늄 산화물층내에 도입하는 것을 특징으로 하는 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방법.7. The aluminum oxide layer of claim 6, wherein the single process introduces hydrogen or hydroxyl groups into the aluminum oxide layer while depositing the aluminum oxide layer in an amorphous or crystalline state by vapor deposition or atomic layer deposition (ALD). To increase the energy band gap. 터널링막, 전하 트랩층, 전하 블로킹층 및 게이트 전극을 포함하는 전하 트랩 메모리 소자의 제조 방법에 있어서,In the method of manufacturing a charge trap memory device comprising a tunneling film, a charge trap layer, a charge blocking layer and a gate electrode, 상기 전하 블로킹층을 형성하는 단계는,Forming the charge blocking layer, 상기 전하 트랩층 상에 비정질 알루미늄 산화물층을 형성하는 제1 단계;Forming a layer of amorphous aluminum oxide on the charge trap layer; 상기 비정질 알루미늄 산화물층내에 수소(H) 또는 수산화기(OH)를 도입하는 제2 단계; 및Introducing a hydrogen (H) or a hydroxyl group (OH) into the amorphous aluminum oxide layer; And 상기 수소 또는 수산화기가 주입된 비정질 알루미늄 산화물층을 결정화시키는 제3 단계를 포함하는 것을 특징으로 하는 전하 트랩 메모리 소자의 제조 방법.And a third step of crystallizing the amorphous aluminum oxide layer implanted with the hydrogen or hydroxyl group. 제 9 항에 있어서, 상기 결정화된 알루미늄 산화물층은 에너지 밴드 갭이 7.0eV이상인 결정상인 것을 특징으로 하는 전하 트랩 메모리 소자의 제조 방법.10. The method of claim 9, wherein the crystallized aluminum oxide layer is a crystal phase having an energy band gap of 7.0 eV or more. 제 9 항에 있어서, 상기 제2 단계에서 상기 수소(H) 또는 수산화기는 습식산화, 이온 주입 및 플라즈마 도핑 방법 중 어느 하나의 방법으로 도입하는 것을 특징으로 하는 전하 트랩 메모리 소자의 제조 방법.10. The method of claim 9, wherein in the second step, the hydrogen (H) or hydroxyl group is introduced by any one of a wet oxidation method, an ion implantation method, and a plasma doping method. 제 9 항에 있어서, 상기 제3 단계는,The method of claim 9, wherein the third step, 상기 알루미늄 산화물층을 800~1300℃에서 열처리하는 것을 특징으로 하는 전하 트랩 메모리 소자의 제조 방법.And a heat treatment of the aluminum oxide layer at 800 to 1300 ° C. 제 12 항에 있어서, 상기 열처리 전에 상기 비정질 알루미늄 산화물층의 결정화 온도보다 낮은 온도에서 상기 비정질 알루미늄 산화물층을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 전하 트랩 메모리 소자의 제조 방법.13. The method of claim 12, further comprising heat treating the amorphous aluminum oxide layer at a temperature lower than the crystallization temperature of the amorphous aluminum oxide layer before the heat treatment. 제 11 항에 있어서, 상기 습식 산화는 대기압, 고온 조건에서 또는 고압, 저온 조건에서 실시하는 것을 특징으로 하는 전하 트랩 메모리 소자의 제조 방법.12. The method of claim 11, wherein the wet oxidation is performed at atmospheric pressure, high temperature, or under high pressure and low temperature. 제 9 항에 있어서, 상기 수소 또는 수산화기를 도입한 다음, 상기 제3 단계 전에 상기 수소 또는 상기 수산화기가 포함된 비정질 알루미늄 산화물층을 치밀화하는 것을 특징으로 하는 전하 트랩 메모리 소자의 제조 방법.10. The method of claim 9, wherein after introducing the hydrogen or hydroxyl group, the amorphous aluminum oxide layer containing the hydrogen or the hydroxyl group is densified before the third step. 제 9 항에 있어서, 상기 제2 단계는,The method of claim 9, wherein the second step, 상기 수소가 도입된 경우, 상기 비정질 알루미늄 산화물층을 산소 분위기에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 전하 트랩 메모리 소자의 제조방법.When the hydrogen is introduced, further comprising the step of heat-treating the amorphous aluminum oxide layer in an oxygen atmosphere. 제 9 항에 있어서, 상기 제1 단계에서 상기 비정질 알루미늄 산화물층을 산소-리치 상태로 형성한 다음, 상기 제2 단계에서 상기 수소를 주입하는 것을 특징으로 하는 전하 트랩 메모리 소자의 제조방법.10. The method of claim 9, wherein the amorphous aluminum oxide layer is formed in an oxygen-rich state in the first step, and then hydrogen is injected in the second step. 제 17 항에 있어서, 상기 수소가 주입된 비정질 알루미늄 산화물층을 치밀화하는 것을 특징으로 하는 전하 트랩 메모리 소자의 제조방법.18. The method of claim 17, wherein the hydrogen-implanted amorphous aluminum oxide layer is densified. 제 9 항에 있어서, 상기 전하 트랩층은 실리콘 나이트라이드층인 것을 특징으로 하는 전하 트랩 메모리 소자의 제조 방법.10. The method of claim 9, wherein the charge trap layer is a silicon nitride layer. 기판 상에 터널링막, 전하 트랩층, 알파 상의 결정질 알루미늄 산화물층 및 게이트 전극을 포함하는 게이트 적층물을 구비하는 전하 트랩형 메모리 소자의 제조 방법에 있어서,A method of manufacturing a charge trapping memory device, comprising: a gate stack comprising a tunneling film, a charge trap layer, a crystalline aluminum oxide layer on an alpha layer, and a gate electrode on a substrate; 상기 전하 트랩층 상에 비정질 알루미늄 산화물층을 형성하는 단계;Forming an amorphous aluminum oxide layer on the charge trap layer; 상기 비정질 알루미늄 산화물층 상에 상기 알파 상의 결정질 알루미늄 산화물층의 결정격자와 유사한 결정격자를 갖는 금속층을 형성하는 단계; 및Forming a metal layer on the amorphous aluminum oxide layer, the metal layer having a crystal lattice similar to that of the crystalline aluminum oxide layer of the alpha phase; And 상기 금속층이 형성된 결과물을 열처리하여 상기 비정질 알루미늄 산화물층을 상기 알파 상의 결정질 알루미늄 산화물층으로 변화시키는 단계;를 포함하는 전하 트랩형 메모리 소자의 제조방법.And heat-treating the resultant material on which the metal layer is formed to change the amorphous aluminum oxide layer into the crystalline aluminum oxide layer of the alpha phase. 제 20 항에 있어서, 상기 비정질 알루미늄 산화물층을 상기 알파 상의 결정질 알루미늄 산화물층으로 변화시키는 단계는,The method of claim 20, wherein changing the amorphous aluminum oxide layer to a crystalline aluminum oxide layer of the alpha phase, 상기 금속층 상에 상기 게이트 적층물이 형성될 영역을 한정하는 마스크를 형성하는 단계; 및Forming a mask on the metal layer, the mask defining a region in which the gate stack is to be formed; And 상기 마스크 둘레의 상기 금속층, 상기 비정질 알루미늄 산화물층, 상기 전하 트랩층 및 상기 터널링막을 순차적으로 식각하는 단계; 및Sequentially etching the metal layer, the amorphous aluminum oxide layer, the charge trap layer, and the tunneling layer around the mask; And 상기 금속층이 형성된 결과물을 열처리하는 단계;를 더 포함하는 전하 트랩형 메모리 소자의 제조방법.And heat-treating the resultant material on which the metal layer is formed. 제 20 항에 있어서, 상기 비정질 알루미늄 산화물층을 상기 알파 상의 결정질 알루미늄 산화물층으로 변화시키는 단계 이후에,21. The method of claim 20, wherein after changing the amorphous aluminum oxide layer to a crystalline aluminum oxide layer of the alpha phase, 상기 금속층 상에 상기 게이트 적층물이 형성될 영역을 한정하는 마스크를 형성하는 단계;Forming a mask on the metal layer, the mask defining a region in which the gate stack is to be formed; 상기 마스크 둘레의 상기 금속층, 상기 알파 상의 결정질 알루미늄 산화물층, 상기 전하 트랩층 및 상기 터널링막을 순차적으로 식각하는 단계; 및Sequentially etching the metal layer around the mask, the crystalline aluminum oxide layer on the alpha, the charge trap layer, and the tunneling film; And 상기 마스크를 제거하는 단계;를 더 실시하는 전하 트랩형 메모리 소자의 제조방법. Removing the mask; and further comprising a charge trapping memory device. 제 21 항에 있어서, 상기 금속층이 형성된 결과물을 열처리하는 단계는 상기 마스크를 제거한 후 실시하는 전하 트랩형 메모리 소자의 제조방법.The method of claim 21, wherein the heat treatment of the resultant metal layer is performed after removing the mask. 제 20 항에 있어서, 상기 금속층은 TiCN층, 결정방향이 (0001)인 Ru층 및 Rh2O3층 중 어느 하나로 형성하는 전하 트랩형 메모리 소자의 제조방법.21. The method of claim 20, wherein the metal layer is formed of any one of a TiCN layer, a Ru layer having a crystal direction of (0001), and a Rh2O3 layer. 제 24 항에 있어서, 상기 금속층이 Rh2O3층일 때, 상기 금속층을 도전성으로 변화시키는 열처리를 더 실시하는 전하 트랩형 메모리 소자의 제조방법.25. The method of manufacturing a charge trapping memory device according to claim 24, wherein when the metal layer is an Rh2O3 layer, a heat treatment is performed to change the metal layer to conductivity. 제 20 항에 있어서, 상기 열처리는 상압에서 1000~1300℃로 실시하는 전하 트랩형 메모리 소자의 제조방법.The method of claim 20, wherein the heat treatment is performed at 1000 to 1300 ° C. at normal pressure.
KR1020080039458A 2007-08-24 2008-04-28 Method of increasing energy band gap of crystalline aluminum oxide layer and method of manufacturing charge trap memory device comprising crystalline aluminum oxide layer having high energy band gap KR101446333B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/219,987 US8062978B2 (en) 2007-08-24 2008-07-31 Crystalline aluminum oxide layers having increased energy band gap, charge trap layer devices including crystalline aluminum oxide layers, and methods of manufacturing the same
JP2008214473A JP2009055030A (en) 2007-08-24 2008-08-22 Method of raising energy band gap of crystalline aluminum oxide layer, and method of manufacturing charge trap memory device provided with crystalline aluminum oxide having high energy band gap

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070085728 2007-08-24
KR1020070085728 2007-08-24

Publications (2)

Publication Number Publication Date
KR20090021067A true KR20090021067A (en) 2009-02-27
KR101446333B1 KR101446333B1 (en) 2014-10-08

Family

ID=40447797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039458A KR101446333B1 (en) 2007-08-24 2008-04-28 Method of increasing energy band gap of crystalline aluminum oxide layer and method of manufacturing charge trap memory device comprising crystalline aluminum oxide layer having high energy band gap

Country Status (2)

Country Link
KR (1) KR101446333B1 (en)
CN (1) CN101373715A (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481848B1 (en) * 1998-12-15 2006-05-16 삼성전자주식회사 Manufacturing method of dielectric film without chemical defect
US6858865B2 (en) 2001-02-23 2005-02-22 Micron Technology, Inc. Doped aluminum oxide dielectrics
KR20050056408A (en) * 2003-12-10 2005-06-16 주식회사 하이닉스반도체 Method of manufacturing capacitor for semiconductor device

Also Published As

Publication number Publication date
CN101373715A (en) 2009-02-25
KR101446333B1 (en) 2014-10-08

Similar Documents

Publication Publication Date Title
TWI420674B (en) Plasma treatment of silicon nitride and silicon oxynitride
JP6218384B2 (en) Manufacturing method of semiconductor device having tungsten gate electrode
US8722484B2 (en) High-K dielectric stack and method of fabricating same
JP2004134753A (en) Process for forming gate insulator layer having multiple dielectric constant and multiple thickness
JP2009060102A (en) Forming method of aluminum oxide layer, and manufacturing method of charge trap memory element using the same
JP2004158487A (en) Method of manufacturing semiconductor device
JP2009239216A (en) Semiconductor device, and method for manufacturing semiconductor device
CN103545211A (en) Production method of semiconductor device
TW201017767A (en) Post oxidation annealing of low temperature thermal or plasma based oxidation
JP4216707B2 (en) Manufacturing method of semiconductor device
JP3746478B2 (en) Manufacturing method of semiconductor device
JP2008283182A (en) Method of manufacturing pmos transistor, and method of manufacturing cmos transistor
TWI299193B (en) Method for fabricating a layer arrangement, layer arrangement and memory arrangement
JP2009055030A (en) Method of raising energy band gap of crystalline aluminum oxide layer, and method of manufacturing charge trap memory device provided with crystalline aluminum oxide having high energy band gap
CN108735671A (en) The manufacturing method of semiconductor devices
TW200908156A (en) Method of manufacturing semiconductor device
KR20120140112A (en) Manufacturing method of semiconductor device
US20090124070A1 (en) Methods of Manufacturing Semiconductor Devices Including Metal Oxide Layers
JP2009049372A (en) Method for forming dielectric layer of semiconductor memory device
KR101446333B1 (en) Method of increasing energy band gap of crystalline aluminum oxide layer and method of manufacturing charge trap memory device comprising crystalline aluminum oxide layer having high energy band gap
US20090053905A1 (en) Method of forming dielectric layer of semiconductor memory device
TWI376018B (en) Method for forming semiconductor structure
KR102314131B1 (en) Ferroelectric capacitor device and fabricating method thereof
KR101356699B1 (en) Semiconductor memory device and the method for fabricating the same
KR20120089147A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 6