KR20090020391A - Multi-level nonvolatile memory device, program method thereof, and fabricating method thereof - Google Patents
Multi-level nonvolatile memory device, program method thereof, and fabricating method thereof Download PDFInfo
- Publication number
- KR20090020391A KR20090020391A KR1020070085126A KR20070085126A KR20090020391A KR 20090020391 A KR20090020391 A KR 20090020391A KR 1020070085126 A KR1020070085126 A KR 1020070085126A KR 20070085126 A KR20070085126 A KR 20070085126A KR 20090020391 A KR20090020391 A KR 20090020391A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode contacts
- phase change
- openings
- change material
- upper electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000012782 phase change material Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000010408 film Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000005291 magnetic effect Effects 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910000763 AgInSbTe Inorganic materials 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- TWDJIKFUVRYBJF-UHFFFAOYSA-N Cyanthoate Chemical compound CCOP(=O)(OCC)SCC(=O)NC(C)(C)C#N TWDJIKFUVRYBJF-UHFFFAOYSA-N 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910005537 GaSeTe Inorganic materials 0.000 description 1
- 229910005872 GeSb Inorganic materials 0.000 description 1
- 229910005898 GeSn Inorganic materials 0.000 description 1
- 229910005900 GeTe Inorganic materials 0.000 description 1
- -1 InSbTe Inorganic materials 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- 229910018219 SeTe Inorganic materials 0.000 description 1
- 229910006913 SnSb Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 1
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 description 1
- DNXNYEBMOSARMM-UHFFFAOYSA-N alumane;zirconium Chemical compound [AlH3].[Zr] DNXNYEBMOSARMM-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- QDMRQDKMCNPQQH-UHFFFAOYSA-N boranylidynetitanium Chemical compound [B].[Ti] QDMRQDKMCNPQQH-UHFFFAOYSA-N 0.000 description 1
- JEEHQNXCPARQJS-UHFFFAOYSA-N boranylidynetungsten Chemical compound [W]#B JEEHQNXCPARQJS-UHFFFAOYSA-N 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- FESBVLZDDCQLFY-UHFFFAOYSA-N sete Chemical compound [Te]=[Se] FESBVLZDDCQLFY-UHFFFAOYSA-N 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- UVGLBOPDEUYYCS-UHFFFAOYSA-N silicon zirconium Chemical compound [Si].[Zr] UVGLBOPDEUYYCS-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 멀티 레벨 비휘발성 메모리 장치, 그 프로그램 방법, 및 그 제조 방법에 의해 제조된 비휘발성 메모리 장치에 관한 것이다.The present invention relates to a multilevel nonvolatile memory device, a program method thereof, and a nonvolatile memory device manufactured by the manufacturing method thereof.
저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다. Nonvolatile memory devices using a resistance material include a phase change random access memory (PRAM), a resistive RAM (RRAM), a magnetic memory device (MRAM), and the like. Dynamic RAM (DRAM) or flash memory devices use charge to store data, while nonvolatile memory devices using resistors are the state of phase change materials such as chalcogenide alloys. Data is stored using change (PRAM), resistance change (RRAM) of the variable resistor, resistance change (MRAM) of the magnetic tunnel junction (MTJ) thin film according to the magnetization state of the ferromagnetic material.
한편, 제한된 웨이퍼 내에 더 많은 비트를 저장하기 위한 여러가지 방법이 개발되어 왔다. 예를 들어, 정교한(sophisticated) 리소그래피 방법 및 장치를 개 발하고 이를 이용함으로써, 제한된 웨이퍼 내에 더 많은 비휘발성 메모리 셀을 제조할 수 있다. 다른 방법으로는, 하나의 메모리 셀에 1비트보다 많은 비트를 저장함으로써, 비휘발성 메모리 장치의 단위 면적당 집적도를 높일 수 있다. 이는 흔히 멀티 레벨(multi-level) 비휘발성 메모리 장치라고 불린다. Meanwhile, several methods have been developed for storing more bits in limited wafers. For example, by developing and utilizing sophisticated lithographic methods and apparatus, more non-volatile memory cells can be fabricated within limited wafers. Alternatively, by storing more than one bit in one memory cell, the degree of integration per unit area of the nonvolatile memory device can be increased. This is often referred to as a multi-level nonvolatile memory device.
본 발명이 이루고자 하는 기술적 과제는, 프로그램 동작의 신뢰성이 향상된 멀티 레벨 비휘발성 메모리 장치를 제공하는 것이다.An object of the present invention is to provide a multi-level nonvolatile memory device with improved reliability of program operation.
본 발명이 이루고자 하는 다른 기술적 과제는, 프로그램 동작의 신뢰성이 향상된 멀티 레벨 비휘발성 메모리 장치의 프로그램 방법을 제공하는 것이다.Another object of the present invention is to provide a program method of a multilevel nonvolatile memory device having improved program operation reliability.
본 발명이 이루고자 하는 다른 기술적 과제는, 프로그램 동작의 신뢰성이 향상된 멀티 레벨 비휘발성 메모리 장치의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a multilevel nonvolatile memory device having improved program operation reliability.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 멀티 레벨 비휘발성 메모리 장치는 기판 상에 형성된 다수의 하부 전극, 기판 상에 형성되고, 다수의 하부 전극 각각을 오픈하는 다수의 제1 개구부를 포함하는 제1 절연막 패턴, 다수의 제1 개구부 내에, 다수의 하부 전극 상에 각각 형성된 다수의 하부 전극 컨택, 다수의 제1 개구부 내에, 다수의 하부 전극 컨택 상에 각각 형성된 다수의 상변화 물질 패턴, 다수의 상변화 물질 패턴 상에 각각 형성된 다수의 상부 전극 컨택, 제1 절연막 패턴 및 다수의 상부 전극 컨택 상에 형성되고, 다수의 상부 전극 컨택 각각을 오픈하는 다수의 제2 개구부를 포함하는 제2 절연막 패턴, 및 다 수의 제2 개구부 내에, 다수의 상부 전극 컨택 상에 각각 형성된 다수의 상부 전극을 포함한다.According to one or more exemplary embodiments, a multilevel nonvolatile memory device includes a plurality of lower electrodes formed on a substrate, and a plurality of first openings formed on the substrate and opening each of the plurality of lower electrodes. A first insulating film pattern including a plurality of bottom electrode contacts formed on a plurality of lower electrodes in a plurality of first openings, and a plurality of phase change material patterns respectively formed on a plurality of lower electrode contacts in a plurality of first openings. And a plurality of upper electrode contacts respectively formed on the plurality of phase change material patterns, a first insulating layer pattern, and a plurality of second openings formed on the plurality of upper electrode contacts and opening each of the plurality of upper electrode contacts. And a plurality of upper electrodes each formed on the plurality of upper electrode contacts in the second insulating film pattern and the plurality of second openings.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 멀티 레벨 비휘발성 메모리 장치의 프로그램 방법은 기판 상에 형성된 다수의 하부 전극과, 기판 상에 형성되고, 다수의 하부 전극 각각을 오픈하는 다수의 제1 개구부를 포함하는 제1 절연막 패턴과, 다수의 제1 개구부 내에, 다수의 하부 전극 상에 각각 형성된 다수의 하부 전극 컨택과, 다수의 제1 개구부 내에, 다수의 하부 전극 컨택 상에 각각 형성된 다수의 상변화 물질 패턴과, 다수의 상변화 물질 패턴 상에 각각 형성된 다수의 상부 전극 컨택과, 제1 절연막 패턴 및 다수의 상부 전극 컨택 상에 형성되고, 다수의 상부 전극 컨택 각각을 오픈하는 다수의 제2 개구부를 포함하는 제2 절연막 패턴과, 다수의 제2 개구부 내에, 다수의 상부 전극 컨택 상에 각각 형성된 다수의 상부 전극을 포함하는 비휘발성 메모리 장치를 제공하고, 상변화 물질 패턴에 제1 방향으로 흐르는 프로그램 펄스를 인가하여 상변화 물질 패턴의 제1 영역에 제1 프로그램 영역을 형성하고, 상변화 물질 패턴에 제2 방향으로 흐르는 프로그램 펄스를 인가하여 상변화 물질 패턴의 제2 영역에 제2 프로그램 영역을 형성한다.According to another aspect of the present invention, there is provided a method of programming a multilevel nonvolatile memory device, including a plurality of lower electrodes formed on a substrate, and a plurality of lower electrodes formed on the substrate and opening each of the plurality of lower electrodes. A first insulating film pattern including a first opening of the plurality of lower electrode contacts respectively formed on the plurality of lower electrodes in the plurality of first openings, and on the plurality of lower electrode contacts respectively in the plurality of first openings A plurality of phase change material patterns formed, a plurality of upper electrode contacts formed on each of the plurality of phase change material patterns, a first insulating layer pattern and a plurality of upper electrode contacts, respectively, to open each of the plurality of upper electrode contacts. A second insulating layer pattern including a plurality of second openings, and a plurality of upper electrodes respectively formed on the plurality of upper electrode contacts in the plurality of second openings A nonvolatile memory device including a nonvolatile memory device, and applying a program pulse flowing in a first direction to a phase change material pattern to form a first program area in a first area of the phase change material pattern and a second direction to a phase change material pattern. The second program region is formed in the second region of the phase change material pattern by applying a program pulse flowing to the second phase pattern.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 멀티 레벨 비휘발성 메모리 장치의 제조 방법은 기판 상에 다수의 하부 전극을 형성하고, 기판 상에, 다수의 하부 전극 각각을 오픈하는 다수의 제1 개구부를 포함하는 제1 절연막 패턴을 형성하고, 다수의 제1 개구부 내의, 다수의 하부 전극 상에 각 각 다수의 하부 전극 컨택을 형성하고, 다수의 제1 개구부 내의, 다수의 하부 전극 컨택 상에 각각 다수의 상변화 물질 패턴을 형성하고, 다수의 상변화 물질 패턴 상에 각각 다수의 상부 전극 컨택을 형성하고, 제1 절연막 패턴 및 다수의 상부 전극 컨택 상에, 다수의 상부 전극 컨택 각각을 오픈하는 다수의 제2 개구부를 포함하는 제2 절연막 패턴을 형성하고, 다수의 제2 개구부 내의, 다수의 상부 전극 컨택 상에 각각 다수의 상부 전극을 형성하는 것을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a multilevel nonvolatile memory device, wherein a plurality of lower electrodes are formed on a substrate and a plurality of lower electrodes are opened on the substrate. Forming a first insulating film pattern including a first opening of the plurality of lower electrode contacts, and forming a plurality of lower electrode contacts, respectively, on the plurality of lower electrodes in the plurality of first openings, and a plurality of lower electrodes in the plurality of first openings Respectively forming a plurality of phase change material patterns on the contacts, respectively forming a plurality of top electrode contacts on the plurality of phase change material patterns, and on the first insulating layer pattern and the plurality of top electrode contacts, a plurality of top electrode contacts Forming a second insulating film pattern including a plurality of second openings, each of which is opened, and each of the plurality of upper electrodes on the plurality of upper electrode contacts in the plurality of second openings; It includes forming.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Other specific details of the invention are included in the detailed description and drawings.
상기한 바와 같은 멀티 레벨 비휘발성 메모리 장치, 그 프로그램 방법, 그 제조 방법에 따르면, 프로그램 동작의 신뢰성을 높일 수 있다.According to the above-described multi-level nonvolatile memory device, its program method, and its manufacturing method, the reliability of the program operation can be improved.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경 우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다. When one element is referred to as being "connected to" or "coupled to" with another element, it may mean that the other element is directly connected to or coupled with the other element. Includes all intervening cases. On the other hand, when one device is referred to as "directly connected to" or "directly coupled to" with another device indicates that no other device is intervened. Like reference numerals refer to like elements throughout. “And / or” includes each and all combinations of one or more of the items mentioned.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various elements, components and / or sections, these elements, components and / or sections are of course not limited by these terms. These terms are only used to distinguish one element, component or section from another element, component or section. Therefore, the first device, the first component, or the first section mentioned below may be a second device, a second component, or a second section within the spirit of the present invention.
본 명세서에서 사용된 용어는 일 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, “comprises” and / or “comprising” refers to the presence of one or more other components, steps, operations and / or elements. Or does not exclude additions.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. In addition, the terms defined in the commonly used dictionaries are not ideally or excessively interpreted unless they are specifically defined clearly.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다. The spatially relative terms " below ", " beneath ", " lower ", " above ", " upper " It may be used to easily describe the correlation of a device or components with other devices or components. Spatially relative terms are to be understood as including terms in different directions of the device in use or operation in addition to the directions shown in the figures. For example, when flipping a device shown in the figure, a device described as "below" or "beneath" of another device may be placed "above" of another device. Thus, the exemplary term "below" can encompass both an orientation of above and below. The device can also be oriented in other directions, so that spatially relative terms can be interpreted according to orientation.
이하, 본 발명의 일 실시예는 상변화 메모리 장치(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.Hereinafter, an embodiment of the present invention will be described using a phase change random access memory (PRAM). However, it will be apparent to those skilled in the art that the present invention can be applied to both nonvolatile memory devices using a resistor such as a resistive memory (RRAM) and a magnetic memory device (MRAM).
도 1 및 도 2는 본 발명의 일 실시예에 따른 멀티 레벨 비휘발성 메모리 장치를 설명하기 위한 블록도 및 회로도이다. 본 발명의 일 실시예에서는 설명의 편의를 위해서 16개의 메모리 뱅크를 예로 드나, 이에 제한되는 것은 아니다. 또한, 도 2에서는 설명의 편의상 제1 메모리 블록(BLK0)과 관련된 영역만을 중심으로 도 시한다.1 and 2 are block diagrams and circuit diagrams for describing a multi-level nonvolatile memory device according to an embodiment of the present invention. In an embodiment of the present invention, for convenience of description, 16 memory banks are taken as an example, but the present invention is not limited thereto. In addition, in FIG. 2, for convenience of description, only the region related to the first memory block BLK0 is illustrated.
우선, 도 1을 참조하면, 본 발명의 일 실시예에 따른 멀티 레벨 비휘발성 메모리 장치는 다수의 메모리 뱅크(10_1~10_16), 다수의 센스 앰프 및 라이트 드라이버(20_1~20_8), 주변 회로 영역(30)을 포함한다.First, referring to FIG. 1, a multi-level nonvolatile memory device according to an embodiment of the present invention may include a plurality of memory banks 10_1 to 10_16, a plurality of sense amplifiers and write drivers 20_1 to 20_8, and peripheral circuit regions ( 30).
다수의 메모리 뱅크(10_1~10_16)는 각각 다수의 메모리 블록(BLK0~BLK7)으로 구성될 수 있고, 각 메모리 블록(10_1~10_16)은 매트릭스 형태로 배열된 다수의 비휘발성 메모리 셀을 포함한다. 본 발명의 일 실시예에서는, 메모리 블록이 8개씩 배치된 경우를 예로 들었으나, 이에 한정되는 것은 아니다. Each of the plurality of memory banks 10_1 to 10_16 may include a plurality of memory blocks BLK0 to BLK7, and each of the memory blocks 10_1 to 10_16 includes a plurality of nonvolatile memory cells arranged in a matrix form. In an embodiment of the present invention, the case in which eight memory blocks are arranged is illustrated as an example, but is not limited thereto.
또한, 도면에는 자세히 도시하지 않았으나, 메모리 뱅크(10_1~10_16)에 대응하여 라이트/리드하려는 비휘발성 메모리 셀의 행 및 열을 각각 지정하는 행 디코더 및 열 디코더가 배치된다. Although not shown in detail in the drawing, a row decoder and a column decoder that respectively designate rows and columns of nonvolatile memory cells to be written / read corresponding to the memory banks 10_1 to 10_16 are disposed.
센스 앰프 및 라이트 드라이버(20_1~20_8)은 2개의 메모리 뱅크(10_1~10_16)에 대응하여 배치되어, 대응하는 메모리 뱅크에서의 리드 및 라이트 동작을 한다. 본 발명의 일 실시예에서는, 센스 앰프 및 라이트 드라이버(20_1~20_8)가 2개의 메모리 뱅크(10_1~10_16)에 대응되는 경우를 예로 들었으나, 이에 한정되는 것은 아니다. 즉, 센스 앰프 및 라이트 드라이버(20_1~20_8)는 1개 또는 4개의 메모리 뱅크 등에 대응하여 배치되어도 무방하다.The sense amplifiers and the write drivers 20_1 to 20_8 are disposed corresponding to the two memory banks 10_1 to 10_16 to perform read and write operations in the corresponding memory banks. In an embodiment of the present invention, a case in which the sense amplifiers and the write drivers 20_1 to 20_8 correspond to the two memory banks 10_1 to 10_16 is illustrated as an example, but is not limited thereto. That is, the sense amplifiers and write drivers 20_1 to 20_8 may be arranged corresponding to one or four memory banks or the like.
주변 회로 영역(30)에는 행 디코더, 열 디코더, 센스 앰프 및 라이트 드라이버 등을 동작시키기 위한 다수의 로직 회로 블록과 전압 생성부가 배치된다. In the
도 2를 참조하면, 본 발명의 일 실시예에 따른 멀티 레벨 비휘발성 메모리 장치의 메모리 블록(BLK0) 내에는, 다수의 비휘발성 메모리 셀(Cp), 다수의 비트 라인(BL0~BL3), 다수의 워드 라인(WL0, WL1)이 배치된다.2, a plurality of nonvolatile memory cells Cp, a plurality of bit lines BL0 to BL3, and a plurality of memory blocks BLK0 of a multi-level nonvolatile memory device according to an embodiment of the present invention. Word lines WL0 and WL1 are arranged.
다수의 비휘발성 메모리 셀(Cp)은 워드 라인(WL0, WL1)과 비트 라인(BL0~BL3)이 교차되는 영역에 위치한다. 비휘발성 메모리 셀(Cp)은 관통 전류에 따라 결정 상태 또는 비정질 상태로 변화하고, 각 상태마다 서로 다른 저항을 갖는 상변화 소자(Rp)와, 상변화 소자(Rp)에 흐르는 관통 전류를 제어하는 억세스 트랜지스터(Tp)를 포함한다. The plurality of nonvolatile memory cells Cp are positioned in areas where word lines WL0 and WL1 and bit lines BL0 to BL3 cross each other. The nonvolatile memory cell Cp changes to a crystalline state or an amorphous state according to the through current, and controls the through current flowing through the phase change element Rp and the phase change element Rp having different resistances in each state. And an access transistor Tp.
도 3은 본 발명의 일 실시예에 따른 멀티 레벨 비휘발성 메모리 장치를 설명하기 위한 단면도이다. 도 3은 도 2의 다수의 비휘발성 메모리 셀의 단면도를 도시하되, 설명의 편의를 위해서 억세스 트랜지스터(Tp)는 생략하고 상변화 소자(Rp)와 관련된 부분을 위주로 도시하였다.3 is a cross-sectional view for describing a multilevel nonvolatile memory device according to example embodiments. FIG. 3 is a cross-sectional view of the plurality of nonvolatile memory cells of FIG. 2. For convenience of description, the access transistor Tp is omitted and the parts related to the phase change element Rp are mainly shown.
도 3을 참조하면, 기판(100) 상에 다수의 하부 전극(110)이 형성된다. 여기서, 하부 전극(110)은 도면에 도시된 것과 같이 기판(100) 상에 바로 접촉하여 형성되지 않고, 예를 들어, M0 레벨에 형성될 수 있다. 하부 전극(110)은 예를 들어, 텅스텐(W)으로 이루어질 수 있다.Referring to FIG. 3, a plurality of
기판(100) 상에는, 다수의 하부 전극(110) 각각을 오픈하는 다수의 제1 개구부(122)를 포함하는 제1 절연막 패턴(120)이 형성된다. On the
다수의 제1 개구부(122) 내에, 다수의 하부 전극(110) 상에 각각 다수의 하부 전극 컨택(130)이 형성된다. 하부 전극 컨택(130)은 제1 개구부(122) 내에 매몰되도록 형성된다. 즉, 하부 전극 컨택(130)의 상면이 제1 절연막 패턴(120)의 상면 보다 낮도록 형성된다. 하부 전극 컨택(130)은 타이타늄 질화막(TiN), 타이타늄 알루미늄 질화막(TiAlN), 탄탈륨 질화막(TaN), 텅스텐 질화막(WN), 몰리브데늄 질화막(MoN), 니오비윰 질화막(NbN), 타이타늄 실리콘 질화막(TiSiN), 타이타늄 붕소 질화막(TiBN), 지르코늄 실리콘 질화막(ZrSiN), 텅스텐 실리콘 질화막(WSiN), 텅스텐 붕소 질화막(WBN), 지르코늄 알루미늄 질화막(ZrAlN), 몰리브데늄 알루미늄 질화막(MoAlN), 탄탈륨 실리콘 질화막(TaSiN), 탄탈륨 알루미늄 질화막(TaAlN), 타이타늄 텅스텐막(TiW), 타이타늄 알루미늄막(TiAl), 타이타늄 산질화막(TiON), 타이타늄 알루미늄 산질화막(TiAlON), 텅스텐 산질화막(WON) 또는 타탄륨 산질화막(TaON)과 같은 물질로 이루어질 수 있다.In the plurality of
다수의 제1 개구부(122) 내에, 다수의 하부 전극 컨택(130) 상에 각각 다수의 상변화 물질 패턴(140)이 형성된다. 상변화 물질 패턴(140)의 상면과 제1 절연막 패턴(120)의 상면은 실질적으로 동일할 수 있다. 상변화 물질 패턴(140)은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질로 구성될 수 있다. 예를 들어, 상변화 물질 패턴(140)은 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 포함할 수 있다.In the plurality of
다수의 상변화 물질 패턴(140) 상에 각각 다수의 상부 전극 컨택(150)이 형성된다. 상부 전극 컨택(150)은 전술하였던 하부 전극 컨택(130)과 동일한 물질로 만들 수 있다. 특히, 본 발명의 일 실시예에서 다수의 상부 전극 컨택(150)은 서로 분리되어 있다. A plurality of
제1 절연막 패턴(120) 및 다수의 상부 전극 컨택(150) 상에, 다수의 상부 전극 컨택(150) 각각을 오픈하는 다수의 제2 개구부(162)를 포함하는 제2 절연막 패턴(160)이 형성된다.On the first insulating
다수의 제2 개구부(162) 내에, 다수의 상부 전극 컨택(150) 상에 각각 다수의 상부 전극(170)이 형성된다. 상부 전극(170)은 전술하였던 하부 전극(110)과 동일한 물질로 만들 수 있다. 본 발명의 일 실시예에서 다수의 상부 전극(170)은 도시된 바와 같이 서로 분리되어 있을 수 있으나 이에 한정되는 것은 아니다. 즉, 다수의 상부 전극(170)은 서로 분리되지 않고 라인 타입(line-type)이어서, 서로 연결되어 있을 수 있다.In the plurality of
다수의 상부 전극(170) 상에 배선 패턴(180)이 형성된다.The
본 발명의 일 실시예에서, 다수의 상변화 물질 패턴(140) 상에 각각 형성된 상부 전극 컨택(150)은 서로 분리되어 있고, 다수의 상부 전극 컨택(150) 상에 각각 형성된 다수의 상부 전극(170) 역시 서로 분리되어 있다. 즉, 상부 전극 컨택(150)과 상부 전극(170)이 아일랜드 형태(island-type)이다. 이와 같이 상부 전극 컨택(150)과 상부 전극(170)이 아일랜드 형태인 경우의 장점은 도 4a, 도 4b, 및 도 5를 참조하여 설명한다.In an embodiment of the present invention, the
도 4a, 도 4b 및 도 5는 본 발명의 일 실시예에 따른 멀티 레벨 비휘발성 메모리 장치의 프로그램 방법을 설명하기 위한 도면들이다. 4A, 4B, and 5 are diagrams for describing a program method of a multilevel nonvolatile memory device according to an exemplary embodiment of the present invention.
우선, 도 4a 및 도 4b를 참조하면, 본 발명의 일 실시예에 따른 멀티 레벨 비휘발성 메모리 장치의 상변화 물질 패턴(140)은 2개의 프로그램 영역(A, B)이 있다. 구체적으로, 상변화 물질 패턴(140)의 제1 영역(예를 들어, 상부)에 제1 프로그램 영역(A)이 배치되고, 상변화 물질 패턴(140)의 제2 영역(예를 들어, 하부)에 제2 프로그램 영역(B)이 배치될 수 있다.First, referring to FIGS. 4A and 4B, the phase
상변화 물질 패턴(140)에 제1 방향으로(예를 들어, 상변화 물질 패턴(140)의 하부에서 상부로) 흐르는 프로그램 펄스를 인가하면, 상변화 물질 패턴(140)의 제1 영역(예를 들어, 상부)에 제1 프로그램 영역(A)이 형성된다. 상변화 물질 패턴(140)에 제2 방향으로(예를 들어, 상변화 물질 패턴(140)의 상부에서 하부로) 흐르는 프로그램 펄스를 인가하면, 상변화 물질 패턴(140)의 제2 영역(예를 들어, 하부)에 제2 프로그램 영역(B)이 형성된다.When a program pulse flowing in the first direction (eg, from bottom to top of the phase change material pattern 140) is applied to the phase
만약, 상부 전극 컨택(150) 및/또는 상부 전극(170)이 라인 형태(line-type)라면, 상변화 물질 패턴(140)에 제1 방향으로 흐르는 프로그램 펄스를 인가할 때, 상변화 물질 패턴(140)에서 발생되는 열이 쉽게 발산될 수 있다. 즉, 열효율이 떨어지기 때문에 프로그램 펄스(특히, 리셋 펄스)의 양을 증가시켜야 하고, 열이 쉽게 빠져나가기 때문에 셋 펄스를 인가하여도 리셋 데이터가 프로그램될 수 있다. 그런데, 본 발명의 일 실시예에서, 상부 전극 컨택(150)과 상부 전극(170)이 아일랜드 형태이기 때문에, 상변화 물질 패턴(140)에 제1 방향으로(예를 들어, 상변화 물질 패턴(140)의 하부에서 상부로) 흐르는 프로그램 펄스를 인가할 때, 상변화 물질 패턴(140)에서 발생되는 열(heat)이 쉽게 발산되지 않는다. 따라서, 프로그램 효율 및 프로그램 신뢰성이 높아질 수 있다. If the
본 발명의 일 실시예에 따른 멀티 레벨 비휘발성 메모리 장치는, 상변화 물질 패턴(140)의 제1 프로그램 영역(A)과, 제2 프로그램 영역(B) 모두에 데이터를 프로그램한다. 이와 같이 함으로써, 하나의 멀티 레벨 비휘발성 메모리 셀에 2비트 데이터를 프로그램할 수 있다. 여기서, 도 5를 참조하면, 데이터(1,1)을 프로그램하기 위해서 제1 프로그램 영역(A)에 리셋 데이터를 프로그램하고 제2 프로그램 영역(B)에 리셋 데이터를 프로그램한다. 데이터(1,0)을 프로그램하기 위해서 제1 프로그램 영역(A)에 리셋 데이터를 프로그램하고 제2 프로그램 영역(B)에 셋 데이터를 프로그램한다. 데이터(0,1)을 프로그램하기 위해서 제1 프로그램 영역(A)에 셋 데이터를 프로그램하고 제2 프로그램 영역(B)에 리셋 데이터를 프로그램한다. 데이터(0,0)을 프로그램하기 위해서 제1 프로그램 영역(A)에 셋 데이터를 프로그램하고 제2 프로그램 영역(B)에 셋 데이터를 프로그램한다. 리셋 데이터 또는 셋 데이터를 프로그램하기 위한 예시적인 프로그램 펄스 형태는 도 5에 도시된 바와 같다.The multi-level nonvolatile memory device according to an embodiment of the present invention programs data in both the first program area A and the second program area B of the phase
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 멀티 레벨 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다.6A through 6E are intermediate diagrams for describing a method of manufacturing a multilevel nonvolatile memory device according to example embodiments.
도 6a를 참조하면, 기판(100) 상에 다수의 하부 전극(110)을 형성한다.Referring to FIG. 6A, a plurality of
이어서, 기판(100) 상에, 다수의 하부 전극(110) 각각을 오픈하는 다수의 제1 개구부(122)를 포함하는 제1 절연막 패턴(120)을 형성한다.Subsequently, a first insulating
도 6b를 참조하면, 다수의 제1 개구부(122) 내의, 다수의 하부 전극(110) 상에 각각 다수의 하부 전극 컨택(130)을 형성한다. 구체적으로, 도전 물질을 다수의 제1 개구부(122) 내에 채우고, 채워진 도전 물질을 일부 제거하여 하부 전극 컨택(130)을 완성한다. Referring to FIG. 6B, a plurality of
도 6c를 참조하면, 다수의 제1 개구부(122) 내의, 다수의 하부 전극 컨택(130) 상에 각각 다수의 상변화 물질 패턴(140)을 형성한다. 구체적으로, 상변화 물질을 다수의 제1 개구부(122)를 매립하도록 형성하고, 이를 평탄화함으로써 다수의 상변화 물질 패턴(140)을 완성한다.Referring to FIG. 6C, a plurality of phase
도 6d를 참조하면, 다수의 상변화 물질 패턴(140) 상에 각각 다수의 상부 전극 컨택(150)을 형성한다. 구체적으로, 도전 물질을 다수의 상변화 물질 패턴(140) 및 제1 절연막 패턴(120) 상에 형성하고, 아일랜드 타입(island-type)으로 패터닝하여 다수의 상부 전극 컨택(150)을 형성한다.Referring to FIG. 6D, a plurality of
도 6e를 참조하면, 제1 절연막 패턴(120) 및 다수의 상부 전극 컨택(150) 상에, 다수의 상부 전극 컨택(150) 각각을 오픈하는 다수의 제2 개구부(162)를 포함하는 제2 절연막 패턴(160)을 형성한다.Referring to FIG. 6E, a second including a plurality of
이어서, 다수의 제2 개구부(162) 내의, 다수의 상부 전극 컨택(150) 상에 각각 다수의 상부 전극(170)을 형성한다. Subsequently, a plurality of
다시 도 3을 참조하면, 다수의 상부 전극(170) 상에 배선 패턴(180)을 형성한다.Referring to FIG. 3 again, the
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.
도 1 및 도 2는 본 발명의 일 실시예에 따른 멀티 레벨 비휘발성 메모리 장치를 설명하기 위한 블록도 및 회로도이다. 1 and 2 are block diagrams and circuit diagrams for describing a multi-level nonvolatile memory device according to an embodiment of the present invention.
도 3은 본 발명의 일 실시예에 따른 멀티 레벨 비휘발성 메모리 장치를 설명하기 위한 단면도이다.3 is a cross-sectional view for describing a multilevel nonvolatile memory device according to example embodiments.
도 4a, 도 4b 및 도 5는 본 발명의 일 실시예에 따른 멀티 레벨 비휘발성 메모리 장치의 프로그램 방법을 설명하기 위한 도면들이다.4A, 4B, and 5 are diagrams for describing a program method of a multilevel nonvolatile memory device according to an exemplary embodiment of the present invention.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 멀티 레벨 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다.6A through 6E are intermediate diagrams for describing a method of manufacturing a multilevel nonvolatile memory device according to example embodiments.
(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
100 : 기판 110 : 하부 전극100
130 : 하부 전극 컨택 140 : 상변화 물질 패턴130: lower electrode contact 140: phase change material pattern
150 : 상부 전극 컨택 170 : 상부 전극150: upper electrode contact 170: upper electrode
180 : 배선 패턴180: wiring pattern
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070085126A KR20090020391A (en) | 2007-08-23 | 2007-08-23 | Multi-level nonvolatile memory device, program method thereof, and fabricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070085126A KR20090020391A (en) | 2007-08-23 | 2007-08-23 | Multi-level nonvolatile memory device, program method thereof, and fabricating method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090020391A true KR20090020391A (en) | 2009-02-26 |
Family
ID=40687866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070085126A KR20090020391A (en) | 2007-08-23 | 2007-08-23 | Multi-level nonvolatile memory device, program method thereof, and fabricating method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090020391A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104218036A (en) * | 2013-06-04 | 2014-12-17 | 华邦电子股份有限公司 | Semiconductor device and manufacture method thereof |
| CN107154458A (en) * | 2016-03-04 | 2017-09-12 | 华邦电子股份有限公司 | Resistance type random access memory structure and its manufacture method |
-
2007
- 2007-08-23 KR KR1020070085126A patent/KR20090020391A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104218036A (en) * | 2013-06-04 | 2014-12-17 | 华邦电子股份有限公司 | Semiconductor device and manufacture method thereof |
| CN104218036B (en) * | 2013-06-04 | 2017-05-03 | 华邦电子股份有限公司 | Semiconductor device and manufacture method thereof |
| CN107154458A (en) * | 2016-03-04 | 2017-09-12 | 华邦电子股份有限公司 | Resistance type random access memory structure and its manufacture method |
| CN107154458B (en) * | 2016-03-04 | 2019-07-26 | 华邦电子股份有限公司 | Resistance type random access memory structure and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8030129B2 (en) | Method of fabricating nonvolatile memory device | |
| KR100809341B1 (en) | Nonvolatile memory device using variable resistive element and fabricating method thereof | |
| KR100801084B1 (en) | Nonvolatile memory device using variable resistive element and fabricating method thereof | |
| US6894305B2 (en) | Phase-change memory devices with a self-heater structure | |
| KR100818498B1 (en) | Electrically rewritable non-volatile memory element and method of manufacturing the same | |
| US7589364B2 (en) | Electrically rewritable non-volatile memory element and method of manufacturing the same | |
| US7863593B2 (en) | Integrated circuit including force-filled resistivity changing material | |
| TWI701663B (en) | Integrated circuit having memory cells and method of writing a selected memory cell in a memory array | |
| KR100886215B1 (en) | Nonvolatile memory device using variable resistive element | |
| US8017930B2 (en) | Pillar phase change memory cell | |
| US8021966B2 (en) | Method fabricating nonvolatile memory device | |
| US20070097738A1 (en) | Electrically rewritable non-volatile memory element and method of manufacturing the same | |
| US7528402B2 (en) | Electrically rewritable non-volatile memory element | |
| US7541607B2 (en) | Electrically rewritable non-volatile memory element and method of manufacturing the same | |
| KR20110015934A (en) | Nonvolatile memory device and programming method thereof | |
| US20070120128A1 (en) | Semiconductor memory device | |
| US8958229B2 (en) | Nonvolatile memory device and method of fabricating same | |
| US20090296459A1 (en) | Nonvolatile Memory Device Using Variable Resistive Element | |
| JP7321677B2 (en) | semiconductor device | |
| KR20090120212A (en) | Nonvolatile meomory device | |
| KR100906236B1 (en) | Fabrication method of nonvolatile memory device and nonvolatile memory device | |
| CA2793917A1 (en) | Phase change memory with double write drivers | |
| US7977661B2 (en) | Memory having shared storage material | |
| KR20090020391A (en) | Multi-level nonvolatile memory device, program method thereof, and fabricating method thereof | |
| US12016186B2 (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |