KR20090019195A - Non-volatile memory device and reading method of the same - Google Patents
Non-volatile memory device and reading method of the same Download PDFInfo
- Publication number
- KR20090019195A KR20090019195A KR1020070083447A KR20070083447A KR20090019195A KR 20090019195 A KR20090019195 A KR 20090019195A KR 1020070083447 A KR1020070083447 A KR 1020070083447A KR 20070083447 A KR20070083447 A KR 20070083447A KR 20090019195 A KR20090019195 A KR 20090019195A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- memory cell
- memory
- memory cells
- mcn
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
Landscapes
- Read Only Memory (AREA)
Abstract
Description
본 발명은 메모리 셀 데이터 독출 방법 및 불휘발성 메모리 장치에 관한 것으로써, 특히 독출 대상 메모리 셀에 인접하는 메모리 셀에 낮은 전압을 인가하는 메모리 셀 데이터 독출 방법 및 불휘발성 메모리 장치에 관한 것이다.The present invention relates to a memory cell data reading method and a nonvolatile memory device, and more particularly, to a memory cell data reading method and a nonvolatile memory device for applying a low voltage to a memory cell adjacent to a memory cell to be read.
전기적으로 소거 및 프로그램이 가능한 비휘발성 메모리 장치는 전원이 공급되지 않는 상태에서도 데이터를 보존할 수 있는 특징을 가지고 있으며, 대표적인 것으로 플래시 메모리가 있다.Non-volatile memory devices that can be electrically erased and programmed have a feature of preserving data even when power is not supplied. A typical flash memory is a flash memory.
플래시 메모리는 전하 저장을 이용하여 데이터를 저장하는 소자이다. 플래시 메모리를 구성하는 각각의 메모리 셀들은 제어 게이트, 전하 저장층, 소스, 및 드레인을 구비하는 셀 트랜지스터로 구성된다. 플래시 메모리는 전하 저장층의 전하량을 조절함으로써, 메모리 셀에 기입된 데이터 값을 변경한다. Flash memory is a device that stores data using charge storage. Each memory cell constituting the flash memory is composed of a cell transistor having a control gate, a charge storage layer, a source, and a drain. The flash memory changes the data value written to the memory cell by adjusting the charge amount of the charge storage layer.
플래시 메모리의 셀 트랜지스터는 F-N 터널링 메커니즘에 의해서 전하 저장층의 전하량을 조절한다. 셀 트랜지스터의 소거 동작은 셀 트랜지스터의 제어 게이트에 접지 전압을 인가하고, 반도체 기판(또는 벌크)에 전원 전압보다 높은 고전압 을 인가함으로써 수행된다. 이러한 소거 바이어스 조건에 따르면, 전하 저장층과 벌크 사이의 큰 전압 차에 의해 이들 사이에 강한 전계가 형성되며, 그 결과 전하 저장층에 존재하는 전하들은 F-N 터널링 효과에 의해서 벌크로 방출된다. 이 때, 소거된 셀 트랜지스터의 임계 전압은 작아진다. The cell transistor of the flash memory controls the amount of charge in the charge storage layer by the F-N tunneling mechanism. The erase operation of the cell transistor is performed by applying a ground voltage to the control gate of the cell transistor, and applying a high voltage higher than the power supply voltage to the semiconductor substrate (or bulk). According to this erase bias condition, a strong electric field is formed between them by the large voltage difference between the charge storage layer and the bulk, so that the charges present in the charge storage layer are released in bulk by the F-N tunneling effect. At this time, the threshold voltage of the erased cell transistor becomes small.
셀 트랜지스터의 프로그램 동작은 제어 게이트에 전원 전압보다 높은 고전압을 인가하고, 드레인 및 벌크에 접지 전압을 인가함으로써 이루어진다. 이러한 바이어스 조건 하에서, 전하들이 F-N 터널링 효과에 의해서 셀 트랜지스터의 전하 저장층에 주입된다. 그에 따라, 셀 트랜지스터의 임계 전압은 커진다. The program operation of the cell transistor is achieved by applying a high voltage higher than the power supply voltage to the control gate and applying ground voltages to the drain and bulk. Under these bias conditions, charges are injected into the charge storage layer of the cell transistor by the F-N tunneling effect. As a result, the threshold voltage of the cell transistor is increased.
전하 저장층에 음전하가 있어서 셀 트랜지스터의 임계 전압이 음(마이너스)인 상태를 소거(erase) 상태라고 하고, 전하 저장층에 전하들이 주입되어 셀 트랜지스터의 임계 전압이 0보다 커진 상태를 프로그램(program) 상태라고 한다.The state in which the threshold voltage of the cell transistor is negative (negative) due to the negative charge in the charge storage layer is called an erase state. The state in which charges are injected into the charge storage layer and the threshold voltage of the cell transistor becomes greater than zero is programmed. The state is called.
본 발명이 이루고자 하는 기술적 과제는, 독출 대상 메모리 셀에 인접하는 메모리 셀에 낮은 전압을 인가하는 메모리 셀 데이터 독출 방법을 제공하는 데 있다.An object of the present invention is to provide a memory cell data reading method for applying a low voltage to a memory cell adjacent to a memory cell to be read.
본 발명이 이루고자 하는 다른 기술적 과제는, 독출 대상 메모리 셀에 인접하는 메모리 셀에 낮은 전압을 인가하는 불휘발성 메모리 장치를 제공하는 데 있다.Another object of the present invention is to provide a nonvolatile memory device which applies a low voltage to a memory cell adjacent to a memory cell to be read.
상기 기술적 과제를 달성하기 위한 본 발명의 제1실시예에 따른 메모리 셀 데이터 독출 방법은, 복수개의 메모리 셀들 중에서 독출 대상이 되는 메모리 셀의 제어 게이트에 제1전압을 인가하는 단계; 상기 독출 대상 메모리 셀에 인접하는 메모리 셀의 제어 게이트에 제3전압을 인가하는 단계; 및 상기 독출 대상 메모리 셀과 상기 인접하는 메모리 셀을 제외한 나머지 메모리 셀들의 제어 게이트에 제2전압을 인가하는 단계를 구비한다. 상기 제2전압은 상기 메모리 셀의 상태와 관계없이 상기 메모리 셀에 전류가 흐르도록 하는 최소 전압이고, 상기 제3전압은 상기 제1전압보다 높고 상기 제2전압보다 낮다.According to another aspect of the present invention, there is provided a method of reading data from a memory cell, the method including: applying a first voltage to a control gate of a memory cell to be read out of a plurality of memory cells; Applying a third voltage to a control gate of a memory cell adjacent to the read target memory cell; And applying a second voltage to the control gates of the remaining memory cells except for the read target memory cell and the adjacent memory cell. The second voltage is a minimum voltage at which current flows in the memory cell regardless of the state of the memory cell, and the third voltage is higher than the first voltage and lower than the second voltage.
독출 대상 메모리 셀에 인접하는 메모리 셀에 인가되는 제3전압은, 상기 독출 대상 메모리 셀의 상태를 변경시키는 전압 레벨보다 낮은 전압 레벨을 가진다. 또한, 상기 인접하는 메모리 셀을 사이에 두고 상기 독출 대상 메모리 셀의 반대쪽 에 위치하는 메모리 셀에 인가되는 제2전압과 상기 제3전압에 의하여, 상기 제3전압이 인가되는 메모리 셀에 전류가 흐르도록 한다.The third voltage applied to the memory cell adjacent to the read target memory cell has a voltage level lower than the voltage level for changing the state of the read target memory cell. In addition, a current flows in the memory cell to which the third voltage is applied by the second voltage and the third voltage applied to the memory cell positioned opposite to the read target memory cell with the adjacent memory cells interposed therebetween. To do that.
상기 제1전압은, 소거 상태의 메모리 셀의 임계 전압보다 높으며 프로그래밍 상태의 메모리 셀의 임계 전압보다 낮을 수 있다. 상기 제2전압은, 프로그래밍 상태의 메모리 셀의 임계 전압보다 높을 수 있다.The first voltage may be higher than the threshold voltage of the memory cell in the erased state and lower than the threshold voltage of the memory cell in the programmed state. The second voltage may be higher than a threshold voltage of the memory cell in a programming state.
메모리 셀의 제어 게이트 간 거리가 짧아질수록, 상기 제3전압은 낮아질 수 있다.As the distance between control gates of a memory cell is shorter, the third voltage may be lowered.
본 발명의 제2실시예에 따른 메모리 셀 데이터 독출 방법은, 상기 복수개의 메모리 셀들 중에서 독출 대상이 되는 메모리 셀에 제1전압을 인가하는 단계; 상기 독출 대상 메모리 셀의 한쪽에 인접하는 메모리 셀에 제3전압을 인가하고, 상기 독출 대상 메모리 셀의 다른 한쪽에 인접하는 메모리 셀에 제4전압을 인가하는 단계; 및 상기 독출 대상 메모리 셀과 상기 인접하는 메모리 셀을 제외한 나머지 메모리 셀들에 제2전압을 인가하는 단계를 구비한다. 상기 제3전압은 상기 제1전압보다 높고 상기 제2전압보다 낮으며, 상기 제4전압은 상기 제3전압보다 높고 상기 제2전압보다 낮다.A memory cell data reading method according to a second embodiment of the present invention includes: applying a first voltage to a memory cell to be read from among a plurality of memory cells; Applying a third voltage to a memory cell adjacent to one of the read target memory cells, and applying a fourth voltage to a memory cell adjacent to the other of the read target memory cells; And applying a second voltage to the remaining memory cells except for the read target memory cell and the adjacent memory cell. The third voltage is higher than the first voltage and lower than the second voltage, and the fourth voltage is higher than the third voltage and lower than the second voltage.
상기 각각의 메모리 셀은, NAND 플래시 메모리 셀일 수 있다.Each of the memory cells may be a NAND flash memory cell.
상술한 바와 같이 본 발명에 따른 메모리 셀 데이터 독출 방법과 불휘발성 메모리 장치는, 메모리 셀의 크기가 작은 상황에서도 독출 대상 메모리 셀이 소거 상태에 있는지 프로그래밍 상태에 있는지를 확인할 수 있는 장점이 있다.As described above, the memory cell data reading method and the nonvolatile memory device according to the present invention have an advantage of checking whether the memory cell to be read is in an erased state or a programmed state even when the size of the memory cell is small.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.DETAILED DESCRIPTION In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the drawings.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.
도 1 내지 도 6에는, 제1전압(V1), 제2전압(V2), 제3전압(V3)과 제4전압(V4)이 각각 0V, 6V, 3V(또는 2V)와 4.5V의 전압 레벨을 가지는 것으로 기재된다. 그러나, 상기 전압 레벨은 단순한 예시이고, 제1전압(V1), 제2전압(V2), 제3전압(V3)과 제4전압(V4)이 다른 전압 레벨을 가질 수 있다는 것은 당업자라면 알 수 있을 것이다.1 to 6, the first voltage V1, the second voltage V2, the third voltage V3, and the fourth voltage V4 are 0V, 6V, 3V (or 2V) and 4.5V, respectively. It is described as having a level. However, it will be appreciated by those skilled in the art that the voltage level is merely an example and that the first voltage V1, the second voltage V2, the third voltage V3 and the fourth voltage V4 may have different voltage levels. There will be.
도 1은 본 발명의 제1실시예에 따른 메모리 셀 데이터 독출 방법에서 메모리 셀에 전압이 인가되는 모습을 나타내는 도면이다.FIG. 1 is a diagram illustrating a voltage applied to a memory cell in a memory cell data reading method according to a first embodiment of the present invention.
도 1을 참조하면, 본 발명의 제1실시예에 따른 메모리 셀 데이터 독출 방법은, 독출 대상 메모리 셀(MCn-2)의 제어 게이트에 제1전압(V1)을 인가하고 독출 대상 메모리 셀(MCn-2)에 인접하는 메모리 셀들(MCn-3, MCn-1)의 제어 게이트에 제3전압(V3)을 인가한다. 독출 대상 메모리 셀(MCn-2)과 그에 인접하는 메모리 셀들(MCn-3, MCn-1)을 제외한 나머지 메모리 셀들(MC1, MC2, … , MCn)에는 제2전압(V2)을 인가한다. Referring to FIG. 1, in the memory cell data reading method according to the first embodiment of the present invention, a first voltage V1 is applied to a control gate of a read target memory cell MCn-2, and a read target memory cell MCn is applied. The third voltage V3 is applied to the control gates of the memory cells MCn-3 and MCn-1 adjacent to −2). The second voltage V2 is applied to the remaining memory cells MC1, MC2,..., MCn except for the memory cell MCn-2 and the memory cells MCn-3 and MCn-1 adjacent to the read target memory cell MCn-2.
독출 대상 메모리 셀(MCn-2)의 제어 게이트에 인가되는 제1전압(V1)은 소거 상태의 메모리 셀의 임계 전압보다 높으며 프로그래밍 상태의 메모리 셀의 임계 전압보다 낮을 수 있다. 즉, 독출 대상 메모리 셀(MCn-2)이 소거 상태에 있는 경우, 제1전압(V1)은 독출 대상 메모리 셀(MCn-2)의 임계 전압보다 높다. 그러므로, 소거 상태의 독출 대상 메모리 셀(MCn-2)에 제1전압(V1)이 인가되면, 독출 대상 메모리 셀(MCn-2)은 턴-온 되고, 독출 대상 메모리 셀(MCn-2)을 통하여 전류가 흐를 수 있다. 또한, 독출 대상 메모리 셀(MCn-2)이 프로그래밍 상태에 있는 경우, 제1전압(V1)은 독출 대상 메모리 셀(MCn-2)의 임계 전압보다 낮다. 그러므로, 프로그래밍 상태의 독출 대상 메모리 셀(MCn-2)에 제1전압(V1)이 인가되면, 독출 대상 메모리 셀(MCn-2)은 턴-오프 되고, 독출 대상 메모리 셀(MCn-2)을 통하여 전류가 흐를 수 없다. 이처럼, 독출 대상 메모리 셀(MCn-2)에 제1전압(V1)을 인가한 다음에 독출 대상 메모리 셀(MCn-2)에 전류가 흐를 수 있는지를 측정하면, 독출 대상 메모리 셀(MCn-2)이 소거 상태에 있는지 프로그래밍 상태에 있는지를 알 수 있다.The first voltage V1 applied to the control gate of the read target memory cell MCn-2 may be higher than the threshold voltage of the memory cell in the erase state and lower than the threshold voltage of the memory cell in the programming state. That is, when the read target memory cell MCn-2 is in the erased state, the first voltage V1 is higher than the threshold voltage of the read target memory cell MCn-2. Therefore, when the first voltage V1 is applied to the read target memory cell MCn-2 in the erase state, the read target memory cell MCn-2 is turned on and the read target memory cell MCn-2 is turned on. Current can flow through it. In addition, when the read target memory cell MCn-2 is in the programming state, the first voltage V1 is lower than the threshold voltage of the read target memory cell MCn-2. Therefore, when the first voltage V1 is applied to the read target memory cell MCn-2 in the programming state, the read target memory cell MCn-2 is turned off and the read target memory cell MCn-2 is turned off. No current can flow through it. As described above, when the first voltage V1 is applied to the read target memory cell MCn-2 and then it is measured whether current may flow in the read target memory cell MCn-2, the read target memory cell MCn-2 is measured. Is in the erased state or in the programmed state.
나머지 메모리 셀들(MC1, MC2, … , MCn)의 제어 게이트에 인가되는 제2전압(V2)은 메모리 셀들(MC1, MC2, … , MCn)의 상태와 관계없이 메모리 셀들(MC1, MC2, … , MCn)에 전류가 흐르도록 하는 최소 전압이다. 즉, 제2전압(V2)은 메모리 셀들(MC1, MC2, … , MCn)이 소거 상태에 있든지 프로그래밍 상태에 있는지에 관계없이, 메모리 셀들(MC1, MC2, … , MCn)에 전류가 흐르도록 하는 최소 전압이다. 다시 말하면, 메모리 셀들(MC1, MC2, … , MCn)이 소거 상태에 있든지 프로그래밍 상태에 있는지에 관계없이, 제2전압(V2)은 메모리 셀들(MC1, MC2, … , MCn)의 임 계 전압보다 높다. 그러므로, 메모리 셀들(MC1, MC2, … , MCn)의 제어 게이트에 제2전압(V2)이 인가되면, 메모리 셀들(MC1, MC2, … , MCn)은 턴-온 되고 메모리 셀들(MC1, MC2, … , MCn)을 통하여 전류가 흐를 수 있다.The second voltage V2 applied to the control gates of the remaining memory cells MC1, MC2,..., MCn is the memory cells MC1, MC2,..., Regardless of the states of the memory cells MC1, MC2,. This is the minimum voltage at which current flows through MCn). That is, the second voltage V2 is configured such that a current flows in the memory cells MC1, MC2,..., MCn regardless of whether the memory cells MC1, MC2,..., MCn are in an erased state or a programmed state. Is the minimum voltage. In other words, regardless of whether the memory cells MC1, MC2, ..., MCn are in the erased state or the programmed state, the second voltage V2 is the threshold voltage of the memory cells MC1, MC2, ..., MCn. Higher than Therefore, when the second voltage V2 is applied to the control gates of the memory cells MC1, MC2,..., MCn, the memory cells MC1, MC2,..., MCn are turned on and the memory cells MC1, MC2,. …, MCn) may cause a current to flow.
제2전압(V2)은 상기 최소 전압보다 소정의 전압만큼 큰 전압일 수도 있다. 예를 들어, 상기 최소 전압이 5.8V인 경우, 0.2V의 전압 마진을 주어서 제2전압(V2)을 6.0V로 설정할 수 있다. 물론, 제2전압(V2)을 상기 최소 전압과 같은 5.8V로 설정할 수도 있다.The second voltage V2 may be a voltage larger than the minimum voltage by a predetermined voltage. For example, when the minimum voltage is 5.8V, the second voltage V2 may be set to 6.0V by giving a voltage margin of 0.2V. Of course, the second voltage V2 may be set to 5.8V, which is the same as the minimum voltage.
제2전압(V2)은, 메모리 셀들(MC1, MC2, … , MCn)에 전류가 흐르도록 하는 최소 전압보다 크면서, 불휘발성 메모리 장치가 생성할 수 있는 전압들 중에서 가장 작은 전압일 수 있다. 예를 들어, 상기 최소 전압이 5.8V이고, 특정 불휘발성 메모리 장치가 전압을 0.5V 단위로 생성하도록 설계되어 있다고 가정하면, 제2전압(V2)은 6.0V가 될 수 있다.The second voltage V2 may be the lowest voltage among the voltages that the nonvolatile memory device can generate while being greater than the minimum voltage through which current flows in the memory cells MC1, MC2,..., MCn. For example, assuming that the minimum voltage is 5.8V and a specific nonvolatile memory device is designed to generate a voltage in units of 0.5V, the second voltage V2 may be 6.0V.
제2전압(V2)은, 프로그래밍 상태의 메모리 셀의 임계 전압이 속할 수 있는 임계 전압 분포들 중에서, 가장 높은 임계 전압 분포의 전압 범위보다 높은 전압 레벨을 가질 수 있다. 제2전압(V2)은, 가장 높은 임계 전압 분포의 전압 레벨보다 소정의 마진만큼 높은 전압 레벨을 가질 수 있다.The second voltage V2 may have a voltage level higher than a voltage range of the highest threshold voltage distribution among threshold voltage distributions to which the threshold voltage of the memory cell in the programming state may belong. The second voltage V2 may have a voltage level higher by a predetermined margin than the voltage level of the highest threshold voltage distribution.
제2전압(V2)이 나머지 메모리 셀들(MC1, MC2, … , MCn)에 인가되어 나머지 메모리 셀들(MC1, MC2, … , MCn)이 턴-온 되고 제1전압(V1)이 독출 대상 메모리 셀(MCn-2)에 인가되는 경우, 독출 대상 메모리 셀(MCn-2)이 소거 상태에 있으면 메모리 셀들(MC1~MCn)에 전류가 흐르지 않고, 독출 대상 메모리 셀(MCn-2)이 프로그 래밍 상태에 있으면 메모리 셀들(MC1~MCn)에 전류가 흐른다. 그에 따라, 제1전압(V1)과 제2전압(V2)을 인가한 이후에, 메모리 셀들(MC1~MCn)에 전류가 흐르는지 감지함으로써, 독출 대상 메모리 셀(MCn-2)이 소거 상태에 있는지 프로그래밍 상태에 있는지 확인할 수 있다.The second voltage V2 is applied to the remaining memory cells MC1, MC2,..., MCn so that the remaining memory cells MC1, MC2,..., MCn are turned on and the first voltage V1 is read. When applied to the MCn-2, when the read target memory cell MCn-2 is in the erased state, no current flows through the memory cells MC1 to MCn, and the read target memory cell MCn-2 is programmed. If present, current flows in the memory cells MC1 to MCn. Accordingly, after the first voltage V1 and the second voltage V2 are applied, the read target memory cell MCn-2 is in an erased state by sensing whether a current flows in the memory cells MC1 to MCn. To see if it's in the programming state.
독출 대상 메모리 셀(MCn-2)에 인접하는 메모리 셀들(MCn-3, MCn-1)의 제어 게이트에 전압이 인가되면, 상기 인가되는 전압은 독출 대상 메모리 셀(MCn-2)의 채널에 영향을 준다. 상기 인가되는 전압의 레벨이 높아질수록, 채널에 대한 영향은 점점 커진다.When a voltage is applied to the control gates of the memory cells MCn-3 and MCn-1 adjacent to the read target memory cell MCn-2, the applied voltage affects the channel of the read target memory cell MCn-2. Gives. The higher the level of the applied voltage, the greater the effect on the channel.
본 발명에 따른 메모리 셀 데이터 독출 방법에서, 독출 대상 메모리 셀(MCn-2)에 인접하는 메모리 셀들(MCn-3, MCn-1)에 인가되는 제3전압(V3)은, 독출 대상 메모리 셀(MCn-2)에 인가되는 제2전압(V2)보다 낮다. 인접하는 메모리 셀들(MCn-3, MCn-1)에 제2전압(V2)이 인가되는 경우와 제3전압(V3)이 인가되는 경우를 비교하면, 제2전압(V2)이 인가되는 경우에 비하여 제3전압(V3)이 인가되는 경우에 독출 대상 메모리 셀(MCn-2)의 채널은 영향을 덜 받는다. In the memory cell data reading method according to the present invention, the third voltage V3 applied to the memory cells MCn-3 and MCn-1 adjacent to the memory cell MCn-2 to be read may be a memory cell to be read. It is lower than the second voltage V2 applied to MCn-2). When the second voltage V2 is applied to the adjacent memory cells MCn-3 and MCn-1 and when the third voltage V3 is applied, the second voltage V2 is applied. In contrast, when the third voltage V3 is applied, the channel of the read target memory cell MCn-2 is less affected.
도 2는 본 발명과 비교하기 위한 메모리 셀 데이터 독출 방법에서 메모리 셀에 전압이 인가되는 모습을 나타내는 도면이다.2 is a diagram illustrating a voltage applied to a memory cell in a method of reading a memory cell data for comparison with the present invention.
도 2에는, 독출 대상 메모리 셀(MCn-2)을 제외한 나머지 메모리 셀들(MC1~MCn-1, MCn)에 모두 제2전압(V2)을 인가하는 모습이 도시된다. 이 경우, 제2전압(V2)은 제3전압(V3)보다 높기 때문에, 독출 대상 메모리 셀(MCn-2)에 인접한 메모리 셀들(MCn-3, MCn-1)의 제어 게이트에 인가되는 제2전압(V2)에 의하여, 독출 대상 메모리 셀(MCn-2)의 채널은 큰 영향을 받는다. 그에 따라, 독출 대상 메모리 셀(MCn-2)이 소거 상태에 있는지 프로그래밍 상태에 있는지 정확히 확인할 수 없는 문제가 있다. 반면에, 본 발명에서처럼, 독출 대상 메모리 셀(MCn-2)에 인접한 메모리 셀들(MCn-3, MCn-1)에 제2전압(V2)보다 낮은 제3전압(V3)을 인가하면, 독출 대상 메모리 셀(MCn-2)의 채널은 영향을 덜 받으므로, 독출 대상 메모리 셀(MCn-2)이 소거 상태에 있는지 프로그래밍 상태에 있는지 정확히 확인할 수 있다.In FIG. 2, the second voltage V2 is applied to all the memory cells MC1 to MCn-1 and MCn except for the memory cell MCn-2 to be read. In this case, since the second voltage V2 is higher than the third voltage V3, the second voltage V2 is applied to the control gates of the memory cells MCn-3 and MCn-1 adjacent to the memory cell MCn-2 to be read. The channel of the read target memory cell MCn-2 is greatly affected by the voltage V2. Accordingly, there is a problem in that it is not possible to accurately determine whether the read target memory cell MCn-2 is in the erased state or the programmed state. On the other hand, as in the present invention, when the third voltage V3 lower than the second voltage V2 is applied to the memory cells MCn-3 and MCn-1 adjacent to the read target memory cell MCn-2, the read target Since the channel of the memory cell MCn-2 is less affected, it is possible to confirm whether the read-out memory cell MCn-2 is in the erased state or the programmed state.
도 3(a)는 도 1과 도 2의 독출 대상 메모리 셀의 전압-전류 특성을 나타내는 그래프이다.3A is a graph illustrating voltage-current characteristics of the memory cell to be read in FIGS. 1 and 2.
A곡선은 도 2에 도시된 본 발명과 비교하기 위한 독출 대상 메모리 셀의 전압-전류 특성을 나타내고, B곡선은 도 1에 도시된 본 발명에 따른 독출 대상 메모리 셀의 전압-전류 특성을 나타낸다. B곡선을 참조하면, 제3전압(V3 ; 3V)이 인가되는 경우에 본 발명에 따른 독출 대상 메모리 셀의 전압-전류 특성은 정상적인 형태를 가지는 것을 알 수 있다. 반면에, A곡선을 참조하면, 제2전압(V2 ; 6V)이 인가되는 경우에 본 발명과 비교하기 위한 독출 대상 메모리 셀의 전압-전류 특성은 비정상적인 형태를 가지는 것을 알 수 있다. 그러므로, 제3전압(V3)이 인가되면 독출 대상 메모리 셀의 상태를 정확하게 확인할 수 있는 반면에, 제2전압(V2)이 인가되면 독출 대상 메모리 셀의 상태를 정확하게 확인할 수 없다.A curve represents the voltage-current characteristic of the memory cell to be read for comparison with the present invention shown in FIG. 2, and B curve represents the voltage-current characteristic of the memory cell to be read according to the present invention shown in FIG. Referring to the curve B, it can be seen that the voltage-current characteristic of the memory cell to be read according to the present invention has a normal shape when the third voltage V3 (3V) is applied. On the other hand, referring to the A curve, when the second voltage (V2; 6V) is applied, it can be seen that the voltage-current characteristic of the memory cell to be read compared to the present invention has an abnormal shape. Therefore, when the third voltage V3 is applied, the state of the memory cell to be read can be accurately confirmed, whereas when the second voltage V2 is applied, the state of the memory cell to be read cannot be accurately identified.
다시 도 1을 참조하면, 제3전압(V3)이 인가되는 메모리 셀(예를 들어, MCn-1)의 채널은, 제3전압(V3)에 영향을 받을 뿐만 아니라, 인접 메모리 셀(MCn)에 인가되는 제2전압(V2)에도 영향을 받는다. 제2전압(V2)이 제3전압(V3)보다 높고, 메 모리 셀(MCn-1)은 제2전압(V2)과 제3전압(V3)에 의하여 동시에 영향을 받기 때문에, 메모리 셀(MCn-1)은 턴-온 될 수 있다. 독출 대상 메모리 셀(MCn-2)의 다른 쪽에 인접하는 메모리 셀(MCn-3)도 제2전압(V2)과 제3전압(V3)에 의하여 턴-온 될 수 있다. 그에 따라, 메모리 셀들(MC1~MCn)에 전류 패스가 형성될 수 있기 때문에, 독출 대상 메모리 셀(MCn-2)의 상태를 확인하는 데 문제가 없다.Referring back to FIG. 1, the channel of the memory cell (for example, MCn-1) to which the third voltage V3 is applied is not only affected by the third voltage V3 but also adjacent memory cell MCn. It is also affected by the second voltage V2 applied to. Since the second voltage V2 is higher than the third voltage V3 and the memory cell MCn-1 is simultaneously affected by the second voltage V2 and the third voltage V3, the memory cell MCn -1) can be turned on. The memory cell MCn-3 adjacent to the other side of the read memory cell MCn-2 may also be turned on by the second voltage V2 and the third voltage V3. Accordingly, since a current path may be formed in the memory cells MC1 ˜ MCn, there is no problem in checking the state of the read target memory cell MCn-2.
본 발명에 따른 메모리 셀 데이터 독출 방법은, 메모리 셀의 제어 게이트 간 거리가 짧을수록 제3전압(V3)의 전압 레벨을 낮춘다. In the method of reading memory cell data according to the present invention, the shorter the distance between the control gates of the memory cells, the lower the voltage level of the third voltage (V3).
도 4는 본 발명의 제1실시예에 따른 메모리 셀 데이터 독출 방법에서 메모리 셀의 제어 게이트 간 거리에 따라, 독출 대상 메모리 셀에 인접하는 메모리 셀에 서로 다른 전압이 인가되는 모습을 나타내는 도면이다. 도 1이 메모리 셀들의 평면도인 반면에, 도 4는 메모리 셀들의 정면도이다.FIG. 4 is a diagram illustrating a method in which different voltages are applied to memory cells adjacent to a read target memory cell according to a distance between control gates of the memory cells in the memory cell data reading method according to the first embodiment of the present invention. 1 is a top view of memory cells, while FIG. 4 is a front view of memory cells.
도 4(a)를 참조하면, 메모리 셀의 제어 게이트(CG1~CGn)의 간 거리가 32nm인 경우, 독출 대상 메모리 셀(MCn-2)에 인접하는 메모리 셀들(MCn-1, MCn-3)에 인가되는 제3전압(V3)은 3V의 전압 레벨을 가진다. 도 4(b)를 참조하면, 메모리 셀의 제어 게이트(CG1~CGn)의 간 거리가 24nm인 경우, 독출 대상 메모리 셀(MCn-2)에 인접하는 메모리 셀들(MCn-1, MCn-3)에 인가되는 제3전압(V3)은 2V의 전압 레벨을 가진다. 물론, 이러한 제어 게이트(CG1~CGn) 간 거리와 제3전압(V3)의 전압 레벨은 단순한 예시이고, 제어 게이트(CG1~CGn) 간 길이와 제3전압(V3)의 전압 레벨이 달라질 수 있다는 것은 당업자라면 알 수 있을 것이다.Referring to FIG. 4A, when the distance between the control gates CG1 to CGn of the memory cell is 32 nm, the memory cells MCn-1 and MCn-3 adjacent to the memory cell MCn-2 to be read are shown. The third voltage V3 applied to has a voltage level of 3V. Referring to FIG. 4B, when the distance between the control gates CG1 to CGn of the memory cell is 24 nm, the memory cells MCn-1 and MCn-3 adjacent to the memory cell MCn-2 to be read are shown. The third voltage V3 applied to has a voltage level of 2V. Of course, the distance between the control gates CG1 to CGn and the voltage level of the third voltage V3 are merely examples, and the length between the control gates CG1 to CGn and the voltage level of the third voltage V3 may vary. It will be appreciated by those skilled in the art.
메모리 셀의 제어 게이트(예를 들어, CGn-2)의 간 거리가 짧아지면, 메모리 셀의 제어 게이트(예를 들어, CGn-2)에 인가되는 전압이 인접 메모리 셀의 채널(CHn-3, CHn-1)에 주는 영향이 커진다. 또한, 메모리 셀의 제어 게이트(예를 들어, CGn-2)의 간 거리가 짧아지면, 독출 대상 메모리 셀(MCn-2)에 인접하는 메모리 셀들(MCn-1, MCn-3)에 인가되는 전압이, 독출 대상 메모리 셀(MCn-2)에 미치는 영향이 커진다. 그러므로, 메모리 셀의 제어 게이트(CG1~CGn)의 간 거리가 긴 경우와 짧은 경우에, 인접하는 메모리 셀들(MCn-1, MCn-3)에 동일한 전압을 인가한다고 가정하면, 제어 게이트(CG1~CGn)의 간 거리가 짧은 경우에, 독출 대상 메모리 셀(MCn-2)에 인접하는 메모리 셀들(MCn-3, MCn-1)에 인가되는 전압이 독출 대상 메모리 셀(MCn-2)의 채널에 미치는 영향이 더 크다. 본 발명에 따른 메모리 셀 데이터 독출 방법은 메모리 셀의 제어 게이트(CG1~CGn)의 간 거리가 짧아지면, 독출 대상 메모리 셀(MCn-2)에 인접하는 메모리 셀들(MCn-1, MCn-3)에 인가되는 제3전압(V3)의 전압 레벨을 낮춘다. 그에 따라, 제3전압(V3)이 독출 대상 메모리 셀(MCn-2)의 채널에 미치는 영향을 낮출 수 있다.When the distance between the control gates of the memory cells (eg, CGn-2) is shortened, the voltage applied to the control gates (eg, CGn-2) of the memory cells is applied to the channels CHn-3, The effect on CHn-1) is increased. In addition, when the distance between the control gates (eg, CGn-2) of the memory cells is shortened, a voltage applied to the memory cells MCn-1 and MCn-3 adjacent to the memory cell MCn-2 to be read. This influence on the read target memory cell MCn-2 is increased. Therefore, assuming that the same voltage is applied to the adjacent memory cells MCn-1 and MCn-3 when the distance between the control gates CG1 to CGn of the memory cells is long and short, the control gates CG1 to When the distance between the CGn is short, the voltage applied to the memory cells MCn-3 and MCn-1 adjacent to the read memory cell MCn-2 is applied to the channel of the read memory cell MCn-2. The impact is greater. In the memory cell data reading method according to the present invention, when the distance between the control gates CG1 to CGn of the memory cell is shortened, the memory cells MCn-1 and MCn-3 adjacent to the read target memory cell MCn-2 are shortened. The voltage level of the third voltage V3 applied to the voltage is lowered. Accordingly, the influence of the third voltage V3 on the channel of the read target memory cell MCn-2 can be reduced.
한편, 메모리 셀의 제어 게이트(예를 들어, CGn-2)의 간 거리가 짧아지면, 메모리 셀(MCn-1)에 인접하는 메모리 셀(MCn)에 인가되는 제2전압(V2)이 메모리 셀(MCn-1)의 채널(CHn-1)에 미치는 영향이 커진다. 그러므로, 독출 대상 메모리 셀(MCn-2)에 인접하는 메모리 셀(MCn-1)에 인가되는 제3전압(V3)의 전압 레벨을 낮추더라도, 메모리 셀(MCn-1)에 인접하는 메모리 셀(MCn-3)에 인가되는 제2전압(V2)에 의해서, 독출 대상 메모리 셀(MCn-2)에 인접하는 메모리 셀(MCn-1)은 턴-온 될 수 있다.On the other hand, when the distance between the control gates (eg, CGn-2) of the memory cell is shortened, the second voltage V2 applied to the memory cell MCn adjacent to the memory cell MCn-1 becomes the memory cell. The influence on the channel CHn-1 of (MCn-1) is increased. Therefore, even if the voltage level of the third voltage V3 applied to the memory cell MCn-1 adjacent to the read memory cell MCn-2 is lowered, the memory cell adjacent to the memory cell MCn-1 ( By the second voltage V2 applied to the MCn-3, the memory cell MCn-1 adjacent to the read target memory cell MCn-2 may be turned on.
도 3(a)를 참조하면, 메모리 셀의 제어 게이트(예를 들어, CGn-2)의 간 거리가 32nm인 경우, 독출 대상 메모리 셀(MCn-2)에 인접하는 메모리 셀(MCn-1)에 인가되는 제3전압(V3)을 3V로 인가함으로써, 독출 대상 메모리 셀(MCn-2)의 전압-전류 특성이 정상적인 형태를 가지는 것을 알 수 있다. 도 3(b)를 참조하면, 메모리 셀의 제어 게이트(예를 들어, CGn-2)의 간 거리가 24nm인 경우, 독출 대상 메모리 셀(MCn-2)에 인접하는 메모리 셀(MCn-1)에 인가되는 제3전압(V3)을 2V로 인가 함으로써, 독출 대상 메모리 셀(MCn-2)의 전압-전류 특성이 정상적인 형태를 가지는 것을 알 수 있다.Referring to FIG. 3A, when the distance between the control gate (eg, CGn-2) of the memory cell is 32 nm, the memory cell MCn-1 adjacent to the read target memory cell MCn-2 is shown. By applying the third voltage V3 applied to 3V, it can be seen that the voltage-current characteristics of the memory cell MCn-2 to be read have a normal shape. Referring to FIG. 3B, when the distance between the control gates (eg, CGn-2) of the memory cells is 24 nm, the memory cells MCn-1 adjacent to the read target memory cell MCn-2 are shown. By applying the third voltage V3 applied to 2V, it can be seen that the voltage-current characteristics of the memory cell MCn-2 to be read have a normal shape.
복수개의 메모리 셀들(MC1~MCn)은 서로 다른 워드라인(WL1~WLn)에 각각 연결되고, 연결되는 워드라인을 통하여 제1전압(V1), 제2전압(V2) 또는 제3전압(V3)을 인가받을 수 있다. 예를 들어, 독출 대상 메모리 셀(MCn-2)은 n-2워드라인(WLn-2)을 통하여 제1전압(V1)을 인가받을 수 있다.The plurality of memory cells MC1 ˜ MCn are connected to different word lines WL1 ˜ WLn, respectively, and the first voltage V1, the second voltage V2, or the third voltage V3 are connected through the word lines. Can be authorized. For example, the read target memory cell MCn-2 may receive the first voltage V1 through the n-2 word line WLn-2.
복수개의 메모리 셀들(MC1~MCn)은, 동일한 비트라인에 연결될 수 있다.The plurality of memory cells MC1 ˜ MCn may be connected to the same bit line.
도 5는 본 발명의 제2실시예에 따른 메모리 셀 데이터 독출 방법에서 메모리 셀에 전압이 인가되는 모습을 나타내는 도면이다.FIG. 5 is a diagram illustrating a voltage applied to a memory cell in a memory cell data reading method according to a second embodiment of the present invention.
본 발명의 제2실시예에 따른 메모리 셀 데이터 독출 방법에 대해서는, 도 1에 도시된 본 발명의 제1실시예에 따른 메모리 셀 데이터 독출 방법과 다른 점을 중심으로 설명한다. The memory cell data reading method according to the second embodiment of the present invention will be described focusing on the differences from the memory cell data reading method according to the first embodiment of the present invention shown in FIG.
도 1을 참조하면, 본 발명의 제1실시예에 따른 메모리 셀 데이터 독출 방법에서는, 독출 대상 메모리 셀(MCn-2)에 인접하는 메모리 셀(MCn-1, MCn-3)에 제3전 압(V3)을 인가한다. 반면에, 도 5를 참조하면, 본 발명의 제2실시예에 따른 메모리 셀 데이터 독출 방법에서는, 독출 대상 메모리 셀(MCn-1)의 한쪽에 인접하는 메모리 셀(MCn)에 제3전압(V3)보다 높고 제2전압(V2)보다 낮은 제4전압(V4)을 인가하고, 독출 대상 메모리 셀(MCn-1)의 다른쪽에 인접하는 메모리 셀(MCn-2)에 제3전압(V3)을 인가한다.Referring to FIG. 1, in the memory cell data reading method according to the first embodiment of the present invention, a third voltage is applied to the memory cells MCn-1 and MCn-3 adjacent to the memory cell MCn-2 to be read. (V3) is applied. On the other hand, referring to FIG. 5, in the memory cell data reading method according to the second embodiment of the present invention, the third voltage V3 is applied to the memory cell MCn adjacent to one of the memory cells MCn-1 to be read. Applies a fourth voltage V4 higher than the second voltage V2 and lower than the second voltage V2, and applies the third voltage V3 to the memory cell MCn-2 adjacent to the read memory cell MCn-1. Is authorized.
독출 대상 메모리 셀이 제n-1메모리 셀(MCn-1)이면, 제n-1메모리 셀(MCn-1)의 한쪽에 인접하는 제n메모리 셀(MCn)에 제4전압(V4)을 인가하고, 제n-1메모리 셀(MCn-1)의 다른 한쪽에 인접하는 제n-2메모리 셀(MCn-2)에 제3전압(V3)을 인가할 수 있다. 이 경우, 제n-2메모리 셀(MCn-2)의 채널은, 제n-3메모리 셀(MCn-3)에 인가되는 제2전압(V2)과 제n-2메모리 셀(MCn-2)에 인가되는 제3전압(V3)에 의하여 동시에 영향을 받기 때문에, 제n-2메모리 셀(MCn-2)은 턴-온 된다. 제n메모리 셀(MCn)의 채널은, 제4전압(V4)에 의하여 영향을 받는다. 제4전압(V4)은 제3전압(V3)보다 높기 때문에, 제4전압(V4)만으로도 제n메모리 셀(MCn)을 턴-온 시킬 수 있다.If the memory cell to be read is the n-th memory cell MCn-1, the fourth voltage V4 is applied to the n-th memory cell MCn adjacent to one of the n-th memory cell MCn-1. The third voltage V3 may be applied to the n-2 memory cell MCn-2 adjacent to the other of the n-1 memory cell MCn-1. In this case, the channel of the n-th memory cell MCn-2 includes the second voltage V2 and the n-th memory cell MCn-2 applied to the n-3 memory cell MCn-3. Since it is simultaneously affected by the third voltage V3 applied to the n-th memory cell MCn-2, the n-th memory cell MCn-2 is turned on. The channel of the nth memory cell MCn is affected by the fourth voltage V4. Since the fourth voltage V4 is higher than the third voltage V3, the n th memory cell MCn may be turned on even with the fourth voltage V4 alone.
독출 대상 메모리 셀이 제2메모리 셀(MC2)이라면, 제3메모리 셀(MC3)에 제3전압(V3)을 인가하고 제1메모리 셀(MC1)에 제3전압(V3)보다 높은 제4전압(V4)을 인가한다. 그럼으로써, 제1메모리 셀(MC1)과 제3메모리 셀(MC3)을 모두 턴-온 시킬 수 있다.If the memory cell to be read is the second memory cell MC2, the third voltage V3 is applied to the third memory cell MC3 and the fourth voltage higher than the third voltage V3 is applied to the first memory cell MC1. (V4) is applied. Thus, both the first memory cell MC1 and the third memory cell MC3 can be turned on.
도 6은 본 발명의 제3실시예에 따른 메모리 셀 데이터 독출 방법에서 메모리 셀에 전압이 인가되는 모습을 나타내는 도면이다.FIG. 6 is a diagram illustrating a voltage applied to a memory cell in the memory cell data reading method according to the third embodiment of the present invention.
도 6을 참조하면, 본 발명의 제3실시예에 따른 메모리 셀 데이터 독출 방법은, 제1 내지 제n메모리 셀(MC1~MCn) 이외에 더미 메모리 셀들(DMC1, DMC2)을 더 구비하는 불휘발성 반도체 장치를 이용한다.Referring to FIG. 6, in the memory cell data reading method according to the third embodiment of the present invention, the nonvolatile semiconductor further includes dummy memory cells DMC1 and DMC2 in addition to the first to nth memory cells MC1 to MCn. Use the device.
본 발명의 제3실시예에 따른 메모리 셀 데이터 독출 방법은, 독출 대상 메모리 셀(MCn-1)의 양쪽에 인접하는 메모리 셀들(MCn-2, MCn)에 제3전압(V3)을 인가한다. 양쪽에 인접하는 메모리 셀들(MCn-2, MCn)에 모두 제3전압(V3)을 인가하는 것은, 본 발명의 제1실시예에 따른 메모리 셀 데이터 독출 방법과 동일하다. 반면에, 본 발명의 제2실시예에 따른 메모리 셀 데이터 독출 방법에서 설명된 한쪽에 인접하는 메모리 셀(MCn-2)에 제3전압(V3)을 인가하고 다른쪽에 인접하는 메모리 셀(MCn)에 제4전압(V4)을 인가하는 방법과는 구별된다.In the memory cell data reading method according to the third exemplary embodiment of the present invention, the third voltage V3 is applied to the memory cells MCn-2 and MCn adjacent to both sides of the read memory cell MCn-1. The application of the third voltage V3 to both of the memory cells MCn-2 and MCn adjacent to each other is the same as the method of reading the memory cell data according to the first embodiment of the present invention. On the other hand, the third voltage V3 is applied to the memory cell MCn-2 adjacent to one side described in the memory cell data reading method according to the second embodiment of the present invention, and the memory cell MCn adjacent to the other side. The method is different from the method of applying the fourth voltage V4 to the.
본 발명의 제3실시예에 따른 메모리 셀 데이터 독출 방법에서, 제n-2메모리 셀(MCn-2)의 채널은, 제n-3메모리 셀(MCn-3)에 인가되는 제2전압(V2)과 제n-2메모리 셀(MCn-2)에 인가되는 제3전압(V3)에 의하여 동시에 영향을 받는다. 그에 따라, 제n-2메모리 셀(MCn-2)은 턴-온 된다. 또한, 제n메모리 셀(MCn)의 채널은, 제2더미 메모리 셀(DMC2)에 인가되는 제2전압(V2)과 제n메모리 셀(MCn)에 인가되는 제3전압(V3)에 의하여 동시에 영향을 받는다. 그에 따라, 제n메모리 셀(MCn)은 턴-온 된다.In the memory cell data reading method according to the third embodiment of the present invention, the channel of the n-th memory cell MCn-2 is applied to the second voltage V2 applied to the n-th memory cell MCn-3. ) And the third voltage V3 applied to the n-th memory cell MCn-2 are simultaneously affected. Accordingly, the n-th-2th memory cell MCn-2 is turned on. The channel of the nth memory cell MCn is simultaneously controlled by the second voltage V2 applied to the second dummy memory cell DMC2 and the third voltage V3 applied to the nth memory cell MCn. get affected. Accordingly, the n th memory cell MCn is turned on.
그러므로, 제3전압(V3)과 제4전압(V4)을 인가하여야 하는 본 발명의 제2실시예에 따른 메모리 셀 데이터 독출 방법과 달리, 본 발명의 제3실시예에 따른 메모리 셀 데이터 독출 방법은 제3전압(V3)만을 이용하여 독출 대상 메모리 셀(MCn-1) 에 인접하는 메모리 셀들(MCn-2, MCn)을 모두 턴-온 시킬 수 있는 장점이 있다.Therefore, unlike the memory cell data reading method according to the second embodiment of the present invention in which the third voltage V3 and the fourth voltage V4 are to be applied, the memory cell data reading method according to the third embodiment of the present invention. Has the advantage of turning on all of the memory cells MCn-2 and MCn adjacent to the read target memory cell MCn-1 using only the third voltage V3.
도 7은 수직으로 형성되는 채널을 구비하는 비휘발성 메모리 장치에 본 발명의 제1실시예에 따른 메모리 셀 데이터 독출 방법이 적용되는 모습을 나타내는 도면이다.FIG. 7 is a diagram illustrating a method of reading a memory cell data according to a first embodiment of the present invention to a nonvolatile memory device having vertically formed channels.
본 발명의 제1실시예에 따른 메모리 셀 데이터 독출 방법은, 수직으로 형성되는 채널을 구비하는 비휘발성 메모리 장치에 적용될 수 있다. 도 7에 도시된 비휘발성 메모리 장치의 메모리 셀들(MC1~MCn)은 수직으로 형성되는 채널을 구비한다. 상기 채널은 메모리 셀들(MC1~MCn)에 형성되는 핀의 소정의 영역에 형성될 수 있다. 도 7의 비휘발성 메모리 장치는 절연막(715a, 715b)을 더 구비할 수 있다.The memory cell data reading method according to the first embodiment of the present invention may be applied to a nonvolatile memory device having a vertically formed channel. The memory cells MC1 ˜ MCn of the nonvolatile memory device illustrated in FIG. 7 have channels formed vertically. The channel may be formed in a predetermined region of a fin formed in the memory cells MC1 to MCn. The nonvolatile memory device of FIG. 7 may further include insulating
또한, 본 발명의 제2실시예에 따른 메모리 셀 데이터 독출 방법과 본 발명의 제3실시예에 따른 메모리 셀 데이터 독출 방법도, 도 7에 도시된 수직으로 형성되는 채널을 구비하는 비휘발성 메모리 장치에 적용될 수 있다.In addition, the memory cell data reading method according to the second embodiment of the present invention and the memory cell data reading method according to the third embodiment of the present invention also have a non-volatile memory device having a vertically formed channel shown in FIG. Can be applied to
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, optimal embodiments have been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 본 발명의 제1실시예에 따른 메모리 셀 데이터 독출 방법에서 메모리 셀에 전압이 인가되는 모습을 나타내는 도면이다.FIG. 1 is a diagram illustrating a voltage applied to a memory cell in a memory cell data reading method according to a first embodiment of the present invention.
도 2는 본 발명과 비교하기 위한 메모리 셀 데이터 독출 방법에서 메모리 셀에 전압이 인가되는 모습을 나타내는 도면이다.2 is a diagram illustrating a voltage applied to a memory cell in a method of reading a memory cell data for comparison with the present invention.
도 3은 도 1과 도 2의 독출 대상 메모리 셀의 전압-전류 특성을 나타내는 그래프이다.3 is a graph illustrating voltage-current characteristics of the memory cell to be read in FIGS. 1 and 2.
도 4는 본 발명의 제1실시예에 따른 메모리 셀 데이터 독출 방법에서 메모리 셀의 제어 게이트의 길이(Length)에 따라, 독출 대상 메모리 셀에 인접하는 메모리 셀에 서로 다른 전압이 인가되는 모습을 나타내는 도면이다.FIG. 4 illustrates a method in which different voltages are applied to a memory cell adjacent to a read target memory cell according to a length of a control gate of the memory cell in the memory cell data reading method according to the first embodiment of the present invention. Drawing.
도 5는 본 발명의 제2실시예에 따른 메모리 셀 데이터 독출 방법에서 메모리 셀에 전압이 인가되는 모습을 나타내는 도면이다.FIG. 5 is a diagram illustrating a voltage applied to a memory cell in a memory cell data reading method according to a second embodiment of the present invention.
도 6은 본 발명의 제3실시예에 따른 메모리 셀 데이터 독출 방법에서 메모리 셀에 전압이 인가되는 모습을 나타내는 도면이다. FIG. 6 is a diagram illustrating a voltage applied to a memory cell in the memory cell data reading method according to the third embodiment of the present invention.
도 7은 수직으로 형성되는 채널을 구비하는 비휘발성 메모리 장치에 본 발명의 제1실시예에 따른 메모리 셀 데이터 독출 방법이 적용되는 모습을 나타내는 도면이다.FIG. 7 is a diagram illustrating a method of reading a memory cell data according to a first embodiment of the present invention to a nonvolatile memory device having vertically formed channels.
Claims (23)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070083447A KR101291667B1 (en) | 2007-08-20 | 2007-08-20 | Non-volatile memory device and reading method of the same |
| US12/076,706 US7839694B2 (en) | 2007-08-20 | 2008-03-21 | Nonvolatile memory devices and data reading methods |
| JP2008174946A JP5579970B2 (en) | 2007-08-20 | 2008-07-03 | Nonvolatile memory device and reading method thereof |
| CN2008101340749A CN101373637B (en) | 2007-08-20 | 2008-07-24 | Nonvolatile memory devices and data reading methods |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070083447A KR101291667B1 (en) | 2007-08-20 | 2007-08-20 | Non-volatile memory device and reading method of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090019195A true KR20090019195A (en) | 2009-02-25 |
| KR101291667B1 KR101291667B1 (en) | 2013-08-01 |
Family
ID=40381993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070083447A KR101291667B1 (en) | 2007-08-20 | 2007-08-20 | Non-volatile memory device and reading method of the same |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7839694B2 (en) |
| JP (1) | JP5579970B2 (en) |
| KR (1) | KR101291667B1 (en) |
| CN (1) | CN101373637B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8644064B2 (en) | 2010-05-24 | 2014-02-04 | Samsung Electronics Co., Ltd. | Memory semiconductor device and method of operating the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101468098B1 (en) * | 2008-06-23 | 2014-12-04 | 삼성전자주식회사 | Flash memory device and memory system including the same |
| KR101481575B1 (en) * | 2008-08-25 | 2015-01-13 | 삼성전자주식회사 | Non-volatile memory device and operation method of the same |
| JP4913191B2 (en) | 2009-09-25 | 2012-04-11 | 株式会社東芝 | Nonvolatile semiconductor memory device |
| JP5343916B2 (en) | 2010-04-16 | 2013-11-13 | 富士通セミコンダクター株式会社 | Semiconductor memory |
| JP2012027988A (en) * | 2010-07-23 | 2012-02-09 | Toshiba Corp | Semiconductor storage device and control method for the same |
| JP5198529B2 (en) | 2010-09-22 | 2013-05-15 | 株式会社東芝 | Nonvolatile semiconductor memory device |
| KR101124333B1 (en) * | 2010-09-30 | 2012-03-16 | 주식회사 하이닉스반도체 | Non volatile memory device capable of reducing consumption of current and method of driving the same |
| KR102451154B1 (en) * | 2015-12-07 | 2022-10-06 | 삼성전자주식회사 | Nonvolatile memory device and operating method of nonvolatile memory device |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6134140A (en) * | 1997-05-14 | 2000-10-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with soft-programming to adjust erased state of memory cells |
| US6504757B1 (en) * | 2000-08-11 | 2003-01-07 | Advanced Micro Devices, Inc. | Double boosting scheme for NAND to improve program inhibit characteristics |
| JP3961759B2 (en) | 2000-10-31 | 2007-08-22 | 株式会社東芝 | Nonvolatile semiconductor memory device |
| JP4667594B2 (en) * | 2000-12-25 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | Thin film magnetic memory device |
| US6801453B2 (en) * | 2002-04-02 | 2004-10-05 | Macronix International Co., Ltd. | Method and apparatus of a read scheme for non-volatile memory |
| JP4005895B2 (en) * | 2002-09-30 | 2007-11-14 | 株式会社東芝 | Nonvolatile semiconductor memory device |
| JP4398750B2 (en) * | 2004-02-17 | 2010-01-13 | 株式会社東芝 | NAND flash memory |
| JP2006059481A (en) * | 2004-08-23 | 2006-03-02 | Renesas Technology Corp | Semiconductor storage device |
| DE102005058601A1 (en) * | 2004-12-27 | 2006-07-06 | Hynix Semiconductor Inc., Icheon | NAND type flash memory has dummy memory cells between main memory cells and source selection transistor |
| TWI270199B (en) * | 2005-01-31 | 2007-01-01 | Powerchip Semiconductor Corp | Non-volatile memory and manufacturing method and operating method thereof |
| KR100754894B1 (en) * | 2005-04-20 | 2007-09-04 | 삼성전자주식회사 | Nand flash memory device having dummy memory cell |
| KR100697285B1 (en) * | 2005-05-11 | 2007-03-20 | 삼성전자주식회사 | Nand flash memory device having shield line between word line and selection line |
| JP2007012180A (en) * | 2005-06-30 | 2007-01-18 | Renesas Technology Corp | Semiconductor memory device |
| KR100704025B1 (en) * | 2005-09-09 | 2007-04-04 | 삼성전자주식회사 | Nonvolatile semiconductor memory device having dummy cell arranged in cell string |
| KR100784862B1 (en) * | 2006-01-09 | 2007-12-14 | 삼성전자주식회사 | Flash memory device having dummy cell |
| CN101395673B (en) * | 2006-03-03 | 2011-09-21 | 桑迪士克股份有限公司 | Read operation for non-volatile storage with compensation for floating gate coupling |
| KR100691384B1 (en) * | 2006-03-27 | 2007-03-12 | 삼성전자주식회사 | Nonvolatile semiconductor memory device having cell string with the structure for preventing the degration of dielectric |
| US7440322B2 (en) * | 2006-04-20 | 2008-10-21 | Sandisk Corporation | Method and system for flash memory devices |
| KR100729365B1 (en) * | 2006-05-19 | 2007-06-15 | 삼성전자주식회사 | Flash memory device capable of preventing read fail due to dummy strings |
| US7518911B2 (en) * | 2006-05-25 | 2009-04-14 | Sandisk Corporation | Method and system for programming multi-state non-volatile memory devices |
| KR101297283B1 (en) * | 2006-07-10 | 2013-08-19 | 삼성전자주식회사 | Non-volatile memory device with nand cell strings |
| TWI380311B (en) * | 2006-12-29 | 2012-12-21 | Sandisk Technologies Inc | Systems and methods for margined neighbor reading for non-volatile memory read operations including coupling compensation |
| US7535758B2 (en) * | 2007-02-06 | 2009-05-19 | Maxim Integrated Products, Inc. | One or multiple-times programmable device |
-
2007
- 2007-08-20 KR KR1020070083447A patent/KR101291667B1/en active IP Right Grant
-
2008
- 2008-03-21 US US12/076,706 patent/US7839694B2/en active Active
- 2008-07-03 JP JP2008174946A patent/JP5579970B2/en active Active
- 2008-07-24 CN CN2008101340749A patent/CN101373637B/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8644064B2 (en) | 2010-05-24 | 2014-02-04 | Samsung Electronics Co., Ltd. | Memory semiconductor device and method of operating the same |
| US20140133223A1 (en) * | 2010-05-24 | 2014-05-15 | Samsung Electronics Co., Ltd. | Memory semiconductor device and method of operating the same |
| US9064597B2 (en) * | 2010-05-24 | 2015-06-23 | Samsung Electronics Co., Ltd. | Memory semiconductor device and method of operating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101373637A (en) | 2009-02-25 |
| US7839694B2 (en) | 2010-11-23 |
| US20090052239A1 (en) | 2009-02-26 |
| JP5579970B2 (en) | 2014-08-27 |
| CN101373637B (en) | 2013-04-17 |
| JP2009048755A (en) | 2009-03-05 |
| KR101291667B1 (en) | 2013-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100771882B1 (en) | Program method for multi-level non-volatile memory device | |
| JP5090712B2 (en) | Programming method for flash memory device | |
| KR101291667B1 (en) | Non-volatile memory device and reading method of the same | |
| KR101392431B1 (en) | Flash memory device having a dummy cell and erase method thereof | |
| KR101301140B1 (en) | Nonvolatile semiconductor memory devices for preventing read disturbance and read method thereof | |
| US7787294B2 (en) | Operating method of memory | |
| US8670273B2 (en) | Methods for program verifying a memory cell and memory devices configured to perform the same | |
| US8619475B2 (en) | Methods to operate a memory cell | |
| US20160019971A1 (en) | Nonvolatile semiconductor memory device and method of controlling the same | |
| KR20070018216A (en) | Non-volatile memory device | |
| KR101185552B1 (en) | Non-volatile memory and method of verify the same | |
| US8223541B2 (en) | Non-volatile semiconductor memory, and the method thereof | |
| KR100888616B1 (en) | Nand flash memory device performing pre-program operation before erease operation and erase method thereof | |
| KR20090120676A (en) | Programming method for non volatile memory device | |
| KR101102505B1 (en) | Programming method of nonvolatile memory device | |
| KR101391361B1 (en) | Flash memory device and erase method thereof | |
| KR101330710B1 (en) | Flash memory device | |
| KR20100117906A (en) | Nonvolatile memory device and method of operating the same | |
| US7778058B2 (en) | Flash memory device which includes strapping line connected to selection line | |
| KR20090048102A (en) | Method for soft programming and method for verifying/reading of non volatile memory device | |
| US8630119B2 (en) | Method for operating non-volatile memory device | |
| KR20090075535A (en) | Program verify method of flash memory device to obtain wide pass voltage window | |
| KR20080090801A (en) | Erase method for nand flash memory device | |
| US7359239B2 (en) | Non-volatile memory device having uniform programming speed | |
| KR100905868B1 (en) | Method of operating a flash memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 6 |