KR20090015567A - Sweeping device - Google Patents
Sweeping device Download PDFInfo
- Publication number
- KR20090015567A KR20090015567A KR1020070079981A KR20070079981A KR20090015567A KR 20090015567 A KR20090015567 A KR 20090015567A KR 1020070079981 A KR1020070079981 A KR 1020070079981A KR 20070079981 A KR20070079981 A KR 20070079981A KR 20090015567 A KR20090015567 A KR 20090015567A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- oscillator
- dds
- synthesizer
- fractional
- Prior art date
Links
- 238000010408 sweeping Methods 0.000 title abstract 3
- 238000000034 method Methods 0.000 claims description 6
- 239000002223 garnet Substances 0.000 claims description 2
- 241001417527 Pempheridae Species 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001308 synthesis method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B23/00—Generation of oscillations periodically swept over a predetermined frequency range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
본 발명은 스위프 장치에 관한 것이다. 보다 상세하게는 FS 소자를 이용한 스위프 장치에서 조정해야 할 발진기의 주파수 범위가 커서 주파수 분주기의 분주값을 변경할 경우, 스윕시 락(lock)이 주기적으로 빠지는 현상이 발생하여 발진기의 출력이 임의의 지점으로 튀는 것을 방지하기 위해, 주파수 분주기의 분주값을 고정하는 대신 기준 주파수를 변경시킴으로써 스위퍼(sweeper)의 기능을 만족하면서도 안정된 락 특성을 나타낼 수 있는 스위프 장치에 관한 것이다.The present invention relates to a sweep device. More specifically, if the frequency range of the oscillator to be adjusted in the sweep device using the FS element is large, and the frequency division value of the frequency divider is changed, the lock may be periodically released during the sweep, resulting in an arbitrary output of the oscillator. In order to prevent splashing to a point, the present invention relates to a sweep device that can exhibit a stable lock characteristic while satisfying the function of a sweeper by changing a reference frequency instead of fixing a frequency divider value.
최근 무선 통신의 발달로 주파수 합성기의 역할이 크게 증대되고 있다. 또한, 보다 높은 주파수와 넓은 주파수 대역폭, 보안성을 위한 여러 가지 기법들을 수용하기 위해 이러한 주파수 합성기도 점차 고성능의 회로로 설계되어야 할 필요성이 대두되고 있다.Recently, the role of the frequency synthesizer has been greatly increased due to the development of wireless communication. In addition, in order to accommodate various techniques for higher frequency, wider frequency bandwidth, and security, there is an increasing need for these frequency synthesizers to be designed as high-performance circuits.
주파수 합성기는 기준 주파수로부터 다양한 주파수 신호를 발생시키는 장치를 말한다. 일반적인 주파수 합성기는 기준 주파수 신호와 주파수 제어 신호 및 전원이 공급되면 원하는 출력 주파수 신호가 생성되는 구조를 구비하고 있다. 주파수 합성기는 라디오, TV 등의 가전제품에서부터 각종 무선통신장치, 휴대폰 등은 물 론, 정밀계측장비, 의료기기 등에 널리 사용되고 있다.A frequency synthesizer refers to a device that generates various frequency signals from a reference frequency. A general frequency synthesizer has a structure in which a desired output frequency signal is generated when a reference frequency signal, a frequency control signal, and power are supplied. Frequency synthesizers are widely used in home appliances such as radios and TVs, various wireless communication devices, mobile phones, etc., as well as precision measurement equipment and medical devices.
주파수 합성기는 주파수 합성 방식에 따라 크게 간접 주파수 합성 방식과 직접 주파수 합성 방식의 두 가지로 나눌 수 있다. Frequency synthesizers can be classified into two types, indirect frequency synthesis and direct frequency synthesis.
간접 주파수 합성 방식의 대표적인 예로 알려진 것이 위상고정루프(Phase Locked Loop; PPL)로, 입력단의 기준 주파수 신호와 출력단의 출력 주파수 신호의 위상차이를 위상검출기(phase detector)에서 검출하고, 이 값을 전압으로 바꾼 후 이 전압값에 해당하는 주파수를 전압제어발진기(Voltage Controlled Oscillator)에 의해 내보내는 방식이다. 주파수 출력값이 피드백 루프를 형성하여 다시 위상검출기의 입력으로 들어가게 되고, 피드백 루프에 있는 주파수 분주기(divider)의 분주비를 변경함으로써 입력 신호의 몇 배 혹은 몇 분의 일에 해당하는 출력 주파수를 얻을 수 있다. 여기서 피드백 루프가 입출력 신호 사이의 에러를 정정하는 역할을 한다.A representative example of the indirect frequency synthesis method is a phase locked loop (PPL), in which a phase detector detects a phase difference between a reference frequency signal at an input stage and an output frequency signal at an output stage. After changing to, the frequency corresponding to this voltage value is sent out by Voltage Controlled Oscillator. The frequency output value forms a feedback loop and enters the input of the phase detector again, and by changing the division ratio of the frequency divider in the feedback loop, an output frequency corresponding to several times or several times of the input signal is obtained. Can be. Here, the feedback loop serves to correct an error between the input and output signals.
직접 주파수 합성 방식은 에러 정정 과정이 필요없고 출력 신호의 품질이 입력 신호의 품질에 직접 연관되는 방식이다. 직접 주파수 합성 방식의 대표적인 예로는 아날로그의 경우 믹서/필터(mixer/filter) 구조, 디지털의 경우 직접디지털주파수합성기(Direct Digital Synthesizer; DDS)를 들 수 있다.The direct frequency synthesis method eliminates the need for error correction and is a way in which the quality of the output signal is directly related to the quality of the input signal. Representative examples of the direct frequency synthesis method include a mixer / filter structure for analog and a direct digital synthesizer (DDS) for digital.
도 1a는 일반적인 분수분주 위상고정루프 주파수 합성기의 블록도이다.Fig. 1A is a block diagram of a typical fractional phase locked loop frequency synthesizer.
일반적인 분수분주 위상고정루프 주파수 합성기(Fractional Synthesizer; 이하, "FS")는 출력 주파수에 해당하는 디지털 정보를 생성하여 디지털 아날로그 변환기(이하, "D/A 변환기")(50)로 전달하고, FS 소자(30)의 주파수 분배기와 기준 주파수 발생기(20)를 제어하는 프로세서(10), 프로세서(10)의 제어에 따라 기준 주파수를 발생시키는 기준 주파수 발생기(20), 분수분주(fractional divider)에 의해 주파수를 가변하며 위상고정루프에 의해 출력 위상을 락킹(locking)하는 FS 소자(30), FS 소자(30)의 위상검출기에서 검출한 주파수 차이에 해당하는 신호를 필터링하는 루프 필터(40), 프로세서(10)로부터 전달받은 디지털 정보를 아날로그 신호로 변환하는 D/A 변환기(50), 및 메인 자기장과 미세 자기장을 이용하여 미세 조정된 출력 주파수를 생성하는 YIG 발진기(60)로 구성된다.A typical fractional phase locked loop frequency synthesizer ("FS") generates digital information corresponding to an output frequency and passes it to a digital analog converter (hereinafter referred to as "D / A converter") 50, and the FS By the
YIG 발진기(60)는 D/A 변환기(50)를 거친 아날로그 신호로부터 메인 자기장을 생성하는 메인 코일(62), 루프필터(40)로부터 입력된 전압을 이용하여 미세 자기장을 생성하는 FM(Frequency Modulation) 코일(64), 및 메인 코일(62)에서 생성된 메인 자기장과 FM 코일(64)로부터 생성된 미세 자기장에 상응하는 출력 주파수를 발생시키는 주파수 발생기(66)로 구성된다.The YIG
도 1b는 도 1a의 주파수 합성기에서 전하 펌프의 출력 파형과 이를 확대한 도면이고, 도 1c는 화면에 디스플레이된 파형과 이를 확대한 도면이다.FIG. 1B is an enlarged view of an output waveform of a charge pump in the frequency synthesizer of FIG. 1A, and FIG. 1C is an enlarged view of a waveform displayed on a screen.
도 1a의 주파수 합성기에서 조정해야 할 YIG 발진기(60)의 주파수 범위가 클 경우, FS소자(30)의 분주비가 변경된다. 주파수 분주기의 분주비가 변경되면 도 1b와 같이 매 스윕 시간마다 주기적으로 출력 파형이 왜곡되고, 결국 화면에 디스플레이되는 파형에 도 1c와 같이 파형 빠짐 현상이 발생하게 된다. 이는 FS 소자의 분주값(분주비의 역수)이 변화할 때 컨트롤 비트(control bit)가 바뀌기 때문에 나타나는 현상으로, YIG 발진기(60)의 출력이 임의 지점으로 튀게 된다. 이러한 언락 킹(unlocking) 현상은 주파수 스윕 시스템에 있어서 치명적으로 작용하게 되는 문제점이 있다.When the frequency range of the
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 특히 FS 소자를 이용한 스위프 장치에서 조정해야 할 발진기의 주파수 범위가 커서 주파수 분주기의 분주값을 변경할 경우, 스윕시 락(lock)이 주기적으로 빠지는 현상이 발생하여 발진기의 출력이 임의의 지점으로 튀는 것을 방지하기 위해, 주파수 분주기의 분주값을 고정하는 대신 기준 주파수를 변경시킴으로써 스위퍼(sweeper)의 기능을 만족하면서도 안정된 락 특성을 나타낼 수 있는 스위프 장치를 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, in particular, when the frequency range of the oscillator to be adjusted in the sweep device using the FS element is large, when the frequency divider of the frequency divider is changed, the lock (lock) during the sweep In order to prevent the oscillator output from bouncing to an arbitrary point, it is possible to achieve a stable lock characteristic while satisfying the function of the sweeper by changing the reference frequency instead of fixing the frequency divider value. The purpose is to provide a sweep device.
상기 목적을 달성하기 위해 안출된 본 발명에 따른 스위프 장치는 입력신호의 주파수를 변경하는 분수 분주기(fractional divider), 상기 입력신호와 기준 주파수를 갖는 신호의 위상차를 검출하는 위상검출기, 전하펌프가 집적되며, 분주비의 역수인 분주값이 고정된 FS(Fractional Synthesizer)소자; 상기 FS 소자에 상기 입력신호를 공급하는 발진기; 및 상기 FS 소자에 입력되는 상기 기준 주파수를 변경시키는 주파수 변경부를 포함하는 것을 특징으로 한다.In order to achieve the above object, a sweep device according to the present invention includes a fractional divider for changing a frequency of an input signal, a phase detector for detecting a phase difference between the input signal and a signal having a reference frequency, and a charge pump. An integrated FS (Fractional Synthesizer) device having an integrated, fixed frequency division value that is an inverse of the division ratio; An oscillator for supplying the input signal to the FS element; And a frequency changer for changing the reference frequency input to the FS element.
또한, 상기 주파수 변경부는 직접디지털 주파수합성기(Direct Digital Synthesizer; DDS)를 포함할 수 있다.In addition, the frequency changer may include a direct digital synthesizer (DDS).
또한, 상기 직접디지털 주파수합성기의 주파수는 아래 식에 의해 정해질 수 있다.In addition, the frequency of the direct digital frequency synthesizer can be determined by the following equation.
FDDS = FVCO /(4N)F DDS = F VCO / (4N)
(여기서, FDDS는 직접디지털 주파수합성기의 주파수, FVCO는 상기 발진기의 주파수, N은 분주값)Where F DDS is the frequency of the direct digital frequency synthesizer, F VCO is the frequency of the oscillator, and N is the division value.
또한, 상기 발진기는 YIG(Yttrium-Iron-Garnet) 발진기일 수 있다.In addition, the oscillator may be a Yttrium-Iron-Garnet (YIG) oscillator.
또한, 상기 YIG 발진기는 메인 코일과 FM(Frequency Modulation) 코일을 포함하며, 상기 메인 코일의 전류값을 변화시키는 디지털/아날로그 변환기(D/A converter)를 더 포함할 수 있다.The YIG oscillator may include a main coil and a frequency modulation (FM) coil, and may further include a digital / analog converter for changing a current value of the main coil.
또한, 상기 FS 소자와 상기 FM 코일 사이에는 루프 필터(loop filter)가 구비될 수 있다.In addition, a loop filter may be provided between the FS element and the FM coil.
본 발명에 의하면 얻고자 하는 주파수 범위내에서 스윕 기능을 충분히 수행하면서도 주기적으로 파형이 빠지는 현상을 방지할 수 있는 효과가 있다.According to the present invention, while performing the sweep function sufficiently within the frequency range to be obtained, there is an effect that can prevent the phenomenon that the waveform periodically falls out.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시 예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. First, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are assigned to the same components as much as possible, even if shown on different drawings. In addition, in describing the present invention, when it is determined that the detailed description of the related well-known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted. In addition, preferred embodiments of the present invention will be described below, but the technical spirit of the present invention is not limited thereto and may be variously modified and modified by those skilled in the art.
도 2는 본 발명의 바람직한 실시예에 따른 주파수 스위프 장치의 블록도이다. 이하에서는 FS 소자에 입력신호를 제공하는 발진기로 YIG 발진기가 사용되고, FS 소자에 입력되는 기준 주파수를 변경시키는 주파수 변경부로 직접디지털 주파수합성기(DDS)가 사용된 것을 예로 들어 설명하기로 한다. 여기서, YIG 발진기 대신 일반적인 전압제어발진기(VCO)가 사용될 수 있고, 직접디지털 주파수합성기 이외에도 변경 주파수를 만들어낼 수 있는 수단이면 어떤 것이라도 가능함은 물론이다.2 is a block diagram of a frequency sweep device according to a preferred embodiment of the present invention. Hereinafter, a YIG oscillator is used as an oscillator for providing an input signal to an FS device, and a direct digital frequency synthesizer (DDS) is used as a frequency changer for changing a reference frequency input to the FS device. Here, a general voltage controlled oscillator (VCO) may be used instead of the YIG oscillator, and any means capable of generating a change frequency other than a direct digital frequency synthesizer may be possible.
본 발명의 바람직한 실시예에 따른 주파수 스위프 장치는, 도 2를 참조하면, 프로세서(110), 직접디지털 주파수합성기(120)(이하, "DDS"), FS 소자(130), 루프 필터(140), 디지털/아날로그 변환기(150)(이하, "D/A 변환기"), 및 YIG 발진기(160)를 포함하여 이루어진다.In the frequency sweep device according to the preferred embodiment of the present invention, referring to FIG. 2, the
프로세서(110)는 출력 주파수에 해당하는 디지털 정보를 생성하여 D/A 변환기(150)로 전달하고, FS 소자(130)의 주파수 분배기와 DDS(120)를 제어한다. The
DDS(120)는 주파수 입력 레지스터에 주파수 조정 2진 데이터 워드값(Binary Data Word ; 이하 "BDW")을 입력하면 이러한 BDW에 해당되는 주파수가 출력되는 디지털 신호 발생장치이다. DDS(120)는 계수형 발진기를 구비하는 위상 누산기에 BDW가 입력되면 클럭 주파수에 따라 가산되며, 위상 누산기의 출력값이 피드백되어 원래의 값과 다시 가산되어, 출력신호의 위상값을 계수한다. 이에 따라 생성된 주소 비트(address bit)를 사인롬(sine ROM)에 입력시켜 정현파형을 나타내는 일련의 데 이터값이 출력되며, 이러한 출력값이 디지털/아날로그 변환기를 통과하면 양자화된 계단파형이 얻어지게 된다. 최종 출력단에서 정현파를 얻기 위해서 고주파 성분을 제거하는 저역통과필터(Low Pass Filter)를 거치게 된다. BDW는 프로세서(110)로부터 입력되고, 아래 수학식 1에 의해 주파수가 변경되어 FS 소자(130)에 입력된다.The
여기서, FDDS는 직접디지털 주파수합성기의 주파수, FVCO는 발진기의 입력신호 주파수, N은 분주값을 의미한다.Here, F DDS is the frequency of the direct digital frequency synthesizer, F VCO is the input signal frequency of the oscillator, N is the division value.
상기 수학식 1은 아래의 수학식 2에 의해 유도된다.
즉, Fdiv _ ref = FVCO/(4N) I.e.F div _ ref = F VCO / (4N)
Fdiv _ ref는 기준 주파수 발생기로부터 입력되는 주파수이다. 본 발명의 바람직한 실시예에서는 고정된 기준 주파수를 발생시키는 기준 주파수 발생기 대신, 주파수를 변경시킬 수 있는 DDS를 사용한다. 따라서, Fdiv _ ref = FDDS가 된다.F div _ ref is the frequency input from the reference frequency generator. In a preferred embodiment of the present invention, instead of a reference frequency generator generating a fixed reference frequency, a DDS capable of changing the frequency is used. Therefore, F div _ ref = F DDS .
FS 소자(130)는 YIG 발진기(160)로부터 공급되는 입력신호의 주파수를 변경하는 분수 분주기, YIG 발진기(160)에서 입력되는 입력 신호와 DDS(120)로부터 입력되는 기준 주파수 신호의 위상차를 검출하는 위상 검출기, 전하 펌프 등이 집적 되어 있는 집적회로(IC)이다. 즉, FS 소자(130)는 위상고정루프(PLL)에서 별도로 구현되는 분주기, 위상 검출기, 전하 펌프 등을 하나의 소자에 집적시켜, 기준 주파수 성분을 갖는 신호와 전압제어발진기 등에서 생성한 신호가 외부로부터 입력되면 주파수 및 위상 고정(locking)과 주파수 합성(synthesizing) 기능을 수행하게 된다. The
FS 소자(130)의 분수 분주기에서 분주값은 고정된다. 분주값은 분주비의 역수를 의미하며, 예를 들어 분주비가 1/37.5이면 분주값은 37.5가 된다. 이를 위해 FS 소자(130)의 컨트롤 비트(control bit)를 특정값으로 고정시키고, 그에 따라 DDS(120)를 이용하여 FS 소자(130)에 입력되는 주파수를 변경시키게 된다. 분수 분주기의 분주값이 고정되면 스윕(sweep) 기능을 상실하여 더 이상 스위퍼로서 동작할 수 없으므로, 이를 보완하기 위해 DDS(120)로 기준 주파수를 변경시키는 것이다. In the fractional divider of the
루프 필터(140)는 FS 소자(130)와 FM 코일(164) 사이에 구비된다. 루프 필터(140)는 FS소자(130)의 위상검출기에서 검출한 주파수 차이에 해당하는 신호를 필터링하여 고조파(harmonic) 성분과 스퓨리어스(spurious) 신호를 걸러내는 역할을 수행한다. 루프 필터(140)는 저역통과필터(LPF)로 구현될 수 있으며, 루프의 통과대역(bandwidth)과 락 타임(lock time)을 결정하게 된다.The
D/A 변환기(150)는 프로세서(110)로부터 전달받은 디지털 정보를 아날로그 신호로 변환하고, YIG 발진기(160)의 메인 코일(main coil)(162)의 전류값을 변화시키는 역할을 수행한다. The D /
YIG 발진기(160)는 D/A 변환기(150)로부터의 전류에 의해 생성된 메인 자기장과, 루프 필터(140)로부터 입력된 전압에 의해 생성된 미세 자기장을 이용하여 미세 조정된 출력 주파수를 생성한다. YIG 발진기(160)는 D/A 변환기(150)로부터의 전류를 이용하여 메인 자기장을 생성하기 위한 메인 코일(162), 루프 필터(140)로부터 입력된 전압을 이용하여 미세 자기장을 생성하기 위한 FM(Frequency Modulation) 코일(164) 및 메인 코일(162)에서 생성된 메인 자기장과 FM 코일(164)에 의해 생성된 미세 자기장에 상응하는 출력 주파수를 발생시키기 위한 주파수 발생기(166)를 포함한다. YIG 발진기(160)는 자기장의 변화에 따라 서로 다른 주파수를 발생시켜 입력신호를 생성하고 이를 FS 소자(130)에 공급한다. YIG 발진기(160)로는 공지된 것들이 사용될 수 있으므로 이에 대한 상세한 설명은 생략한다.The
다음으로, 본 발명의 바람직한 실시예에 따른 주파수 스위프 장치의 작동에 대해 설명한다. Next, the operation of the frequency sweep device according to the preferred embodiment of the present invention will be described.
도 3a 및 도 3b는 본 발명의 바람직한 실시예에 따른 주파수 스위프 장치에 의해 스윕된 신호파형을 도시한 도면이다.3A and 3B illustrate signal waveforms swept by a frequency sweep device according to a preferred embodiment of the present invention.
DDS(120)는 프로세서(110)의 제어를 받아 가변적인 기준 주파수를 갖는 신호를 생성한다. 상기에서 언급한 바와 같이 수학식 1로부터The
FDDS = FVCO /(4N)F DDS = F VCO / (4N)
FS 소자(130)의 분주기에서 분주값 N = 38로 고정시킨 상태에서 DDS(120)의 주파수 FDDS만 변경하여 스윕 구간이 3.5GHz가 되도록 구현할 수 있다.In the state where the frequency division value N = 38 is fixed in the frequency divider of the
한편, FVCO 는 YIG 발진기(160)의 발진 주파수 FYIG의 절반이 된다. 이는 FS 소자(130)의 입력 조건이 6.1GHz까지이므로, 2-디바이더(divider)를 사용하여 주파수를 절반으로 낮추었기 때문이다. 따라서, 수학식 1은 수학식 3으로 정리된다.On the other hand, F VCO is half of the oscillation frequency F YIG of the
스윕하고자 하는 주파수를 F라 하면, YIG 발진기(160)의 시작 주파수가 3,321,400,000Hz인 경우If the frequency to be sweeped is F, the starting frequency of the
가 된다.Becomes
예를 들어, 스윕하고자 하는 주파수 범위가 F = 3,321,400,000 ~ 6,822,000,000Hz인 경우 수학식 4에 의하면 FDDS ≒ 10.9 ~ 22.4MHz의 범위내에서 변경하면 된다.For example, when the frequency range to be swept is F = 3,321,400,000 to 6,822,000,000 Hz, Equation 4 may be changed within the range of F DDS ≒ 10.9 to 22.4 MHz.
이를 표로 정리하면 아래 표 1과 같다.This is summarized in Table 1 below.
도 3a와 도 3b를 참조하면 도 1c와 같은 파형 빠짐(unlocking) 현상이 발생하지 않음을 알 수 있다. 도 3a는 중심주파수 103.60MHz, RBW(Resolution Band Width) 500kHz , 스팬 폭 50MHz로 설정된 경우의 파형이고, 도 3b는 중심주파수 103.60MHz, RBW 1MHz, 스팬 폭 15MHz로 설정된 경우의 파형이다. 양자 공히 파형의 피크값에서 파형 빠짐 현상이 방지됨을 알 수 있다. 이는 상술한 바와 같이 FS 소자의 컨트롤 비트를 일정하게 하여 분주값을 고정시킴으로써 얻어진 것이다. 더불어, DDS를 이용하여 기준 주파수를 변경시킴으로써 얻고자 하는 주파수 범위내에서 충분한 스윕 기능을 발휘하게 된다.3A and 3B, it can be seen that the waveform unlocking phenomenon as shown in FIG. 1C does not occur. 3A is a waveform when the center frequency is set to 103.60MHz, RBW (Resolution Band Width) 500kHz, and the span width is 50MHz, and FIG. 3B is a waveform when the center frequency is set to 103.60MHz, the RBW 1MHz and span width is 15MHz. It can be seen that both of the waveforms are prevented from being dropped at the peak values of the waveforms. This is obtained by fixing the divided value by making the control bit of the FS element constant as described above. In addition, by changing the reference frequency using the DDS it is possible to exhibit a sufficient sweep function within the desired frequency range.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and various modifications, changes, and substitutions may be made by those skilled in the art without departing from the essential characteristics of the present invention. will be. Accordingly, the embodiments disclosed in the present invention and the accompanying drawings are not intended to limit the technical spirit of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by the embodiments and the accompanying drawings. . The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of the present invention.
FS 소자를 사용하여 스위퍼를 구현하는 경우에 널리 이용될 수 있다.It can be widely used when implementing the sweeper using the FS element.
도 1a는 일반적인 분수분주 위상고정루프 주파수 합성기의 블록도이다.Fig. 1A is a block diagram of a typical fractional phase locked loop frequency synthesizer.
도 1b는 도 1a의 주파수 합성기에서 전하 펌프의 출력 파형과 이를 확대한 도면이고, 도 1c는 화면에 디스플레이된 파형과 이를 확대한 도면이다.FIG. 1B is an enlarged view of an output waveform of a charge pump in the frequency synthesizer of FIG. 1A, and FIG. 1C is an enlarged view of a waveform displayed on a screen.
도 2는 본 발명의 바람직한 실시예에 따른 주파수 스위프 장치의 블록도이다.2 is a block diagram of a frequency sweep device according to a preferred embodiment of the present invention.
도 3a 및 도 3b는 본 발명의 바람직한 실시예에 따른 주파수 스위프 장치에 의해 스윕된 신호파형을 도시한 도면이다.3A and 3B illustrate signal waveforms swept by a frequency sweep device according to a preferred embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
110 - 프로세서 120 - DDS110-Processor 120-DDS
130 - FS 소자 140 - 루프 필터130-FS element 140-loop filter
150 - D/A 변환기 160 - YIG 발진기150-D / A Converter 160-YIG Oscillator
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070079981A KR100918977B1 (en) | 2007-08-09 | 2007-08-09 | Sweeping Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070079981A KR100918977B1 (en) | 2007-08-09 | 2007-08-09 | Sweeping Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090015567A true KR20090015567A (en) | 2009-02-12 |
KR100918977B1 KR100918977B1 (en) | 2009-09-25 |
Family
ID=40685119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070079981A KR100918977B1 (en) | 2007-08-09 | 2007-08-09 | Sweeping Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100918977B1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2885560B2 (en) * | 1992-01-30 | 1999-04-26 | 三菱電機株式会社 | Frequency synthesizer control method |
JPH07209351A (en) * | 1994-01-14 | 1995-08-11 | Advantest Corp | Local oscillator for spectrum analyzer |
JPH09196977A (en) * | 1996-01-16 | 1997-07-31 | Advantest Corp | Spectrum analyzer |
US7155190B2 (en) | 2004-02-19 | 2006-12-26 | Tektronix, Inc. | DDS-PLL method for frequency sweep |
-
2007
- 2007-08-09 KR KR1020070079981A patent/KR100918977B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100918977B1 (en) | 2009-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7701299B2 (en) | Low phase noise PLL synthesizer | |
Shu et al. | CMOS PLL synthesizers: analysis and design | |
US7250823B2 (en) | Direct digital synthesis (DDS) phase locked loop (PLL) frequency synthesizer and associated methods | |
CA2156269C (en) | Frequency synthesizer | |
US6931243B2 (en) | Fully integrated low noise multi-loop synthesizer with fine frequency resolution for HDD read channel and RF wireless local oscillator applications | |
TWI443971B (en) | Cost effective low noise single loop microwave synthesizer and methods for calibrating and programming the same | |
US20120112806A1 (en) | Frequency synthesizer and frequency synthesizing method | |
CN103490777B (en) | low spurious frequency synthesizer | |
TWI420822B (en) | Apparatus and method of oscillating wideband frequency | |
US6650721B1 (en) | Phase locked loop with numerically controlled oscillator divider in feedback loop | |
CN108028659B (en) | Hybrid frequency synthesizer and method | |
US8013681B2 (en) | Wide spectrum radio transmit architecture | |
US8816777B2 (en) | Microwave synthesizer | |
US9628066B1 (en) | Fast switching, low phase noise frequency synthesizer | |
US8008979B2 (en) | Frequency synthesizer and radio transmitting apparatus | |
Collins | Phase-locked loop (pll) fundamentals | |
US8044725B2 (en) | Signal generator with directly-extractable DDS signal source | |
KR100918977B1 (en) | Sweeping Device | |
Rohde | Frequency Synthesizer | |
US6636086B2 (en) | High performance microwave synthesizer using multiple-modulator fractional-N divider | |
KR20060128124A (en) | Broad band frequency synthesizer | |
Vaucher | Synthesizer architectures | |
CN110995259A (en) | Frequency synthesizer for hand-held type ultrashort wave frequency hopping radio station | |
Yang et al. | Design of Ultra-Wideband Frequency Synthesis Source Based on DDS and PLL | |
Romashov et al. | Wideband high-speed DAC-based frequency synthesizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130527 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140605 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150605 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160525 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180518 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190610 Year of fee payment: 11 |