KR20090013497A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR20090013497A
KR20090013497A KR1020070077690A KR20070077690A KR20090013497A KR 20090013497 A KR20090013497 A KR 20090013497A KR 1020070077690 A KR1020070077690 A KR 1020070077690A KR 20070077690 A KR20070077690 A KR 20070077690A KR 20090013497 A KR20090013497 A KR 20090013497A
Authority
KR
South Korea
Prior art keywords
dielectric layer
particle size
beads
front substrate
bead
Prior art date
Application number
KR1020070077690A
Other languages
Korean (ko)
Inventor
오재영
전우곤
김희락
한대일
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070077690A priority Critical patent/KR20090013497A/en
Priority to US11/966,491 priority patent/US8080940B2/en
Priority to EP07860828A priority patent/EP2057660A4/en
Priority to PCT/KR2007/007053 priority patent/WO2008143389A1/en
Priority to CN2007800274565A priority patent/CN101490787B/en
Publication of KR20090013497A publication Critical patent/KR20090013497A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/48Sealing, e.g. seals specially adapted for leading-in conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/26Sealing together parts of vessels
    • H01J9/261Sealing together parts of vessels the vessel being for a flat panel display
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2209/00Apparatus and processes for manufacture of discharge tubes
    • H01J2209/26Sealing parts of the vessel to provide a vacuum enclosure
    • H01J2209/264Materials for sealing vessels, e.g. frit glass compounds, resins or structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

A plasma display panel is provided to reduce the generation rate of the noise by regularly maintaining the pressure of the discharge gas. A scan electrode(102) and a sustain electrode(103) are arranged on the top of the front substrate(101). The scan electrode and the sustain electrode are reclaimed by an upper dielectric layer(104). The upper dielectric layer limits the discharge current of the sustain electrode and the scan electrode. The scan electrode and the sustain electrode are insulated by the upper dielectric layer. A protective layer(105) is arranged on the upper dielectric layer. An address electrode(113) and a lower dielectric layer(115) are arranged on a rear substrate(111). A partition(112) is formed on the top of the lower dielectric layer. The discharge cell segmented by the partition is filled with the discharge gas.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}Plasma Display Panel

본 발명은 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel.

플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In the plasma display panel, a phosphor layer is formed in a discharge cell divided by a partition, and a plurality of electrodes are formed.

플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.When the drive signal is supplied to the electrode of the plasma display panel, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the phosphor formed in the discharge cell to emit visible light. Generate. The visible light displays an image on the screen of the plasma display panel.

본 발명의 일면은 상부 유전체 층 또는 하부 유전체 층의 두께를 조절하여 소음 발생이 저감되고, 신뢰성이 향상된 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.One aspect of the present invention is to provide a plasma display panel with reduced noise and improved reliability by adjusting the thickness of the upper dielectric layer or the lower dielectric layer.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 상부 유전체 층이 배치된 전면 기판과, 전면 기판과 대항되게 배치되며 하부 유전체 층이 배치된 후면 기판과, 전면 기판과 후면 기판 사이에 배치되는 격벽 및 전면 기판과 후면 기판 사이에 배치되며, 비드(Bead)를 포함하는 실 층(Seal Layer)을 포함하고, 상부 유전체 층의 두께는 비드의 입도의 0.125배 이상 0.42배 이하이다.According to an embodiment of the present invention, a plasma display panel includes a front substrate on which an upper dielectric layer is disposed, a rear substrate disposed to face the front substrate and a lower dielectric layer, a partition wall disposed between the front substrate and the rear substrate; It is disposed between the front substrate and the rear substrate, and comprises a seal layer (Bead), the thickness of the upper dielectric layer is 0.125 times or more than 0.42 times the particle size of the beads.

또한, 상부 유전체 층의 두께는 비드의 입도의 0.13배 이상 0.35배 이하일 수 있다.In addition, the thickness of the upper dielectric layer may be 0.13 times or more and 0.35 times or less of the particle size of the beads.

또한, 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 패널은 상부 유전체 층이 배치된 전면 기판과, 전면 기판과 대항되게 배치되며 하부 유전체 층이 배치된 후면 기판과, 전면 기판과 후면 기판 사이에 배치되는 격벽 및 전면 기판과 후면 기판 사이에 배치되며, 비드(Bead)를 포함하는 실 층(Seal Layer)을 포함하고, 하부 유전체 층의 두께는 비드의 입도의 0.05배 이상 0.17배 이하이다.In addition, the plasma display panel according to another embodiment of the present invention is disposed between the front substrate having the upper dielectric layer, the rear substrate disposed opposite the front substrate and the lower dielectric layer disposed between the front substrate and the rear substrate. It is disposed between the partition wall and the front substrate and the rear substrate, and comprises a seal layer (Bead), the thickness of the lower dielectric layer is 0.05 to 0.17 times the particle size of the bead.

또한, 하부 유전체 층의 두께는 비드의 입도의 0.055배 이상 0.14배 이하일 수 있다.In addition, the thickness of the lower dielectric layer may be 0.055 times or more and 0.14 times or less of the particle size of the beads.

또한, 실 층의 두께는 격벽의 높이보다 더 클 수 있다.In addition, the thickness of the seal layer may be larger than the height of the partition wall.

또한, 비드의 입도는 격벽의 높이보다 더 클 수 있다.In addition, the particle size of the beads may be larger than the height of the partition wall.

또한, 비드의 입도는 격벽의 높이의 1.01배 이상 1.45배 이하일 수 있다.In addition, the particle size of the beads may be 1.01 times or more and 1.45 times or less the height of the partition wall.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 소음 발생이 저감되고, 신뢰성이 향상되는 향상 효과가 있다.Plasma display panel according to an embodiment of the present invention has an improvement effect that noise is reduced, reliability is improved.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.Hereinafter, a plasma display panel according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.1 is a view for explaining the structure of a plasma display panel according to an embodiment of the present invention.

도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(102, Y)과 서스테인 전극(103, Z)이 배치되는 전면 기판(101)과, 전면 기판(101)에 대항되게 배치되며 스캔 전극(102) 및 서스테인 전극(103)과 교차하는 어드레스 전극(113)이 배치되는 후면 기판(111)이 실 층(Seal Layer, 미도시)에 의해 합착되어 이루어질 수 있다.Referring to FIG. 1, the plasma display panel 100 according to an embodiment of the present invention includes a front substrate 101 on which scan electrodes 102 and Y and sustain electrodes 103 and Z which are parallel to each other are disposed, and a front substrate ( The rear substrate 111, which is disposed to face the 101 and the address electrode 113 that intersects the scan electrode 102 and the sustain electrode 103, may be bonded to each other by a seal layer (not shown). have.

스캔 전극(102)과 서스테인 전극(103)이 배치된 전면 기판(101)의 상부에는 스캔 전극(102)과 서스테인 전극(103)을 매립하는 상부 유전체 층(104)이 배치된다.An upper dielectric layer 104 is disposed on the front substrate 101 on which the scan electrode 102 and the sustain electrode 103 are disposed, and the scan electrode 102 and the sustain electrode 103 are embedded.

상부 유전체 층(104)은 스캔 전극(102) 및 서스테인 전극(103)의 방전 전류 를 제한하며 스캔 전극(102)과 서스테인 전극(103)간을 절연시킬 수 있다.The upper dielectric layer 104 limits the discharge current of the scan electrode 102 and the sustain electrode 103 and can insulate the scan electrode 102 and the sustain electrode 103 from each other.

상부 유전체 층(104) 상부에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 배치될 수 있다. 이러한 보호 층(105)은 이차전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.A protective layer 105 may be disposed over the upper dielectric layer 104 to facilitate discharge conditions. The protective layer 105 may include a material having a high secondary electron emission coefficient, such as magnesium oxide (MgO).

또한, 후면 기판(111)에는 전극, 예컨대 어드레스 전극(113)이 배치되고, 어드레스 전극(113)이 배치된 후면 기판(111)에는 어드레스 전극(113)을 덮으며 어드레스 전극(113)을 절연시킬 수 있는 유전체 층, 예컨대 하부 유전체 층(115)이 배치될 수 있다.In addition, an electrode, for example, an address electrode 113 is disposed on the rear substrate 111, and the rear substrate 111 on which the address electrode 113 is disposed covers the address electrode 113 and insulates the address electrode 113. A dielectric layer, such as lower dielectric layer 115, may be disposed.

하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하는 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 배치될 수 있다. 이러한 격벽(112)에 의해 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 구비될 수 있다. 또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 구비되는 것도 가능하다.On top of the lower dielectric layer 115, a discharge space, that is, a partition wall 112 such as a stripe type, a well type, a delta type, a honeycomb type, etc., which partitions a discharge cell, may be disposed. Can be. The barrier rib 112 may be provided with a red (R), green (G), and blue (B) discharge cell between the front substrate 101 and the rear substrate 111. In addition, in addition to the red (R), green (G), and blue (B) discharge cells, white (W) or yellow (Yellow: Y) discharge cells may be further provided.

격벽(112)에 의해 구획된 방전 셀 내에는 크세논(Xe), 네온(Ne) 등의 방전 가스가 채워질 수 있다.In the discharge cell partitioned by the partition wall 112, a discharge gas such as xenon (Xe), neon (Ne), or the like may be filled.

아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 배치될 수 있다. 예를 들면, 적색(Red : R) 광을 발산하는 제 1 형광체 층, 청색(Blue, B) 광을 발산하는 제 2 형광체 층, 녹색(Green : G) 광을 발산하는 제 3 형광체 층이 배치될 수 있다. 또한, 적색(R), 녹색(G), 청색(B) 광 이외에 백색(White : W) 광 또는 황색(Yellow : Y) 광을 발산하는 다른 형광체 층이 더 배치되는 것도 가능하다.In addition, a phosphor layer 114 that emits visible light for image display may be disposed in the discharge cell partitioned by the partition wall 112. For example, a first phosphor layer emitting red (R) light, a second phosphor layer emitting blue (B) light, and a third phosphor layer emitting green (G) light are disposed. Can be. In addition to the red (R), green (G), and blue (B) light, it is also possible to further arrange other phosphor layers emitting white (W) light or yellow (Yellow: Y) light.

또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 제 3 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 제 2 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 제 1 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 제 3 형광체 층의 두께는 제 2 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.In addition, the thickness of the phosphor layer 114 in at least one of the red (R), green (G), and blue (B) discharge cells may be different from other discharge cells. For example, a phosphor layer of a green (G) discharge cell, that is, a phosphor layer in a third phosphor layer or a blue (B) discharge cell, that is, a thickness of a second phosphor layer in a red (R) discharge cell, Ie thicker than the thickness of the first phosphor layer. Here, the thickness of the third phosphor layer may be substantially the same or different from the thickness of the second phosphor layer.

또한, 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다른 것도 가능하다.In addition, in the plasma display panel 100 according to an exemplary embodiment, the widths of the red (R), green (G), and blue (B) discharge cells may be substantially the same, but the red (R) and green (G) colors may be substantially the same. And at least one of the blue (B) discharge cells may be different from the widths of the other discharge cells.

예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.For example, the width of the red (R) discharge cell is the smallest, and the width of the green (G) and blue (B) discharge cells can be made larger than the width of the red (R) discharge cell. Here, the width of the green (G) discharge cell may be substantially the same as or different from the width of the blue (B) discharge cell.

그러면 방전 셀 내에 배치되는 형광체 층(114)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 배치되는 제 2 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 제 1 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 배치되는 제 3 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 제 1 형광체 층의 폭보다 넓을 수 있고, 이에 따라 구현되는 영상의 색온도 특성이 향상될 수 있다.The width of the phosphor layer 114 disposed in the discharge cell is then changed in relation to the width of the discharge cell. For example, the width of the second phosphor layer disposed in the blue (B) discharge cell is wider than the width of the first phosphor layer disposed in the red (R) discharge cell, and the third disposed in the green (G) discharge cell. The width of the phosphor layer may be wider than the width of the first phosphor layer disposed in the red (R) discharge cell, thereby improving the color temperature characteristics of the image implemented.

또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능하다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조 등이 가능하다.In addition, the plasma display panel 100 according to an exemplary embodiment of the present invention may have not only the structure of the partition wall 112 shown in FIG. 1 but also the structure of the partition wall having various shapes. For example, the partition wall 112 includes a first partition wall 112b and a second partition wall 112a, where the height of the first partition wall 112b and the height of the second partition wall 112a are different from each other. Etc. are possible.

이러한, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있다.In the case of the differential partition wall structure, the height of the first partition wall 112b among the first partition wall 112b or the second partition wall 112a may be lower than the height of the second partition wall 112a.

또한, 도 1에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능하다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능하다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능하다.In addition, although the red (R), green (G), and blue (B) discharge cells are each shown and described as being arranged on the same line in FIG. 1, they may be arranged in other shapes. For example, a delta type arrangement in which red (R), green (G) and blue (B) discharge cells are arranged in a triangular shape is also possible. In addition, the shape of the discharge cell is not only rectangular but also various polygonal shapes such as pentagon and hexagon.

또한, 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 배치될 수 있다.In addition, although only the case where the partition wall 112 is formed in the rear substrate 111 is illustrated in FIG. 1, the partition wall 112 may be disposed on at least one of the front substrate 101 and the rear substrate 111.

이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널(100)에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 이상의 설명에 서는 번호 115의 하부 유전체 층 및 번호 104번의 상부 유전체 층이 하나의 층(Layer)인 경우만을 도시하고 있지만, 하부 유전체 층 또는 상부 유전체 층 중 적어도 하나는 복수의 층으로 이루지는 것도 가능한 것이다.In the above description, only one example of the plasma display panel 100 according to an exemplary embodiment of the present invention is illustrated and described. Therefore, the present invention is not limited to the plasma display panel 100 having the structure described above. For example, the above description shows only the case where the lower dielectric layer number 115 and the upper dielectric layer number 104 are one layer, but at least one of the lower dielectric layer or the upper dielectric layer is divided into a plurality of layers. It is also possible to achieve.

또한, 후면 기판(111)에 배치되는 어드레스 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있다.In addition, although the width and thickness of the address electrode 113 disposed on the rear substrate 111 may be substantially constant, the width or thickness inside the discharge cell may be different from the width or thickness outside the discharge cell. For example, the width or thickness inside the discharge cell may be wider or thicker than that outside the discharge cell.

도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면이다. 여기, 도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 동작시키는 방법의 일례를 설명하는 것으로서, 본 발명이 도 2에 한정되는 것은 아니고, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 동작시키는 방법은 다양하게 변경될 수 있다.2 is a view for explaining an example of the operation of the plasma display panel according to an embodiment of the present invention. FIG. 2 illustrates an example of a method of operating a plasma display panel according to an embodiment of the present invention. The present invention is not limited to FIG. 2, and the plasma display panel according to an embodiment of the present invention is described. The method of operation may be variously changed.

도 2를 살펴보면, 초기화를 위한 리셋 기간에서는 스캔 전극으로 리셋 신호가 공급될 수 있다. 리셋 신호는 상승 램프(Ramp-Up) 신호와 하강 램프(Ramp-Down) 신호를 포함할 수 있다.Referring to FIG. 2, a reset signal may be supplied to a scan electrode in a reset period for initialization. The reset signal may include a ramp-up signal and a ramp-down signal.

예를 들어, 셋업(Set-Up) 기간에서는 스캔 전극으로 제 1 전압(V1)부터 제 2 전압(V2)까지 급격히 상승한 이후 제 2 전압(V2)부터 제 3 전압(V3)까지 전압이 점진적으로 상승하는 상승 램프 신호가 공급될 수 있다. 여기서, 제 1 전압(V1)은 그라운드 레벨(GND)의 전압일 수 있다.For example, in the set-up period, the voltage gradually increases from the second voltage V2 to the third voltage V3 after the voltage rises rapidly from the first voltage V1 to the second voltage V2 with the scan electrode. Rising rising ramp signals may be supplied. Here, the first voltage V1 may be a voltage of the ground level GND.

이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방 전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.In this setup period, a weak dark discharge, that is, a setup discharge occurs in the discharge cell by the rising ramp signal. By this setup discharge, some wall charges can be accumulated in the discharge cells.

셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 하강 램프 신호가 스캔 전극에 공급될 수 있다.In the set-down period after the setup period, the rising ramp signal may be supplied to the scan electrode after the rising ramp signal in the opposite polarity direction.

여기서, 하강 램프 신호는 상승 램프 신호의 피크(Peak) 전압, 즉 제 3 전압(V3)보다 낮은 제 4 전압(V4)부터 제 5 전압(V5)까지 점진적으로 하강할 수 있다.Here, the falling ramp signal may gradually fall from the peak voltage of the rising ramp signal, that is, the fourth voltage V4 lower than the third voltage V3 to the fifth voltage V5.

이러한 하강 램프 신호가 공급됨에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.As the falling ramp signal is supplied, a weak erase discharge, that is, a setdown discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated in the discharge cells remain uniformly.

리셋 기간 이후의 어드레스 기간에서는 하강 램프 신호의 최저 전압, 즉 제 5 전압(V5)보다는 높은 전압, 예컨대 제 6 전압(V6)을 실질적으로 유지하는 스캔 바이어스 신호가 스캔 전극에 공급된다.In the address period after the reset period, a scan bias signal that substantially maintains the lowest voltage of the falling ramp signal, that is, a voltage higher than the fifth voltage V5, for example, the sixth voltage V6, is supplied to the scan electrode.

아울러, 스캔 바이어스 신호로부터 하강하는 스캔 신호가 스캔 전극에 공급될 수 있다.In addition, a scan signal falling from the scan bias signal may be supplied to the scan electrode.

한편, 적어도 하나의 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호(Scan)의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서 브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲......1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있다.Meanwhile, the pulse width of the scan signal Scan supplied to the scan electrode in the address period of at least one subfield may be different from the pulse width of the scan signal of another subfield. For example, the width of the scan signal in the subfield located later in time may be smaller than the width of the scan signal in the subfield located earlier. In addition, the reduction of the scan signal width according to the arrangement order of the subfields can be made gradually, such as 2.6 Hz (microseconds), 2.3 Hz, 2.1 Hz, 1.9 Hz, or 2.6 Hz, 2.3 Hz, 2.3 Hz, 2.1 Hz. .... 1.9 ㎲, 1.9 ㎲ and so on.

이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극에 데이터 신호가 공급될 수 있다.As such, when the scan signal is supplied to the scan electrode, the data signal may be supplied to the address electrode corresponding to the scan signal.

이러한 스캔 신호와 데이터 신호가 공급되면, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.When the scan signal and the data signal are supplied, an address discharge may be generated in the discharge cell to which the data signal is supplied while the voltage difference between the scan signal and the data signal and the wall voltage generated by the wall charges generated in the reset period are added. .

여기서, 어드레스 기간에서 서스테인 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 서스테인 전극에 서스테인 바이어스 신호가 공급될 수 있다.Here, the sustain bias signal may be supplied to the sustain electrode in order to prevent the address discharge from becoming unstable due to the interference of the sustain electrode in the address period.

서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.The sustain bias signal can keep the sustain bias voltage Vz smaller than the voltage of the sustain signal supplied in the sustain period and larger than the voltage of the ground level GND.

이후, 영상 표시를 위한 서스테인 기간에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급될 수 있다.Subsequently, in the sustain period for displaying an image, a sustain signal may be supplied to at least one of the scan electrode and the sustain electrode. For example, a sustain signal may be alternately supplied to the scan electrode and the sustain electrode.

이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테 인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.When such a sustain signal is supplied, the discharge cell selected by the address discharge is added with the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal, and the sustain discharge, i.e., the sustain discharge between the scan electrode and the sustain electrode when the sustain signal is supplied. , Display discharge may occur.

한편, 적어도 하나의 서브필드에서는 서스테인 기간에서 복수의 서스테인 신호가 공급되고, 복수의 서스테인 신호 중 적어도 하나의 서스테인 신호의 펄스폭은 다른 서스테인 신호의 펄스폭과 다를 수 있다. 예를 들면, 복수의 서스테인 신호 중 가장 먼저 공급되는 서스테인 신호의 펄스폭이 다른 서스테인 신호의 펄스폭보다 클 수 있다. 그러면, 서스테인 방전이 더욱 안정될 수 있다.Meanwhile, in the at least one subfield, a plurality of sustain signals are supplied in the sustain period, and the pulse width of at least one sustain signal of the plurality of sustain signals may be different from the pulse widths of other sustain signals. For example, the pulse width of the sustain signal that is supplied first of the plurality of sustain signals may be larger than the pulse width of other sustain signals. Then, the sustain discharge can be more stabilized.

도 3a 내지 도 3b는 플라즈마 디스플레이 패널의 제조 공정의 일례를 설명하기 위한 도면이다.3A to 3B are views for explaining an example of the manufacturing process of the plasma display panel.

먼저, 도 3a를 살펴보면 (a)와 같이 전면 기판(101) 또는 후면 기판(111) 중 적어도 하나의 가장자리에 실 층(300)을 형성하고, 전면 기판(101)과 후면 기판을 밀착한다. 예를 들면, 후면 기판(111)의 더미 영역(Dummy Area)에 실 층(300)을 형성하고, 전면 기판(101)과 후면 기판(111)을 밀착하는 것이 가능하다.First, referring to FIG. 3A, a seal layer 300 is formed at an edge of at least one of the front substrate 101 and the rear substrate 111 as shown in (a), and the front substrate 101 and the rear substrate are in close contact with each other. For example, the seal layer 300 may be formed in a dummy area of the rear substrate 111, and the front substrate 101 and the rear substrate 111 may be brought into close contact with each other.

그러면, (b)와 같이 전면 기판(101)과 후면 기판(111)이 실 층(300)에 의해 합착될 수 있다.Then, as shown in (b), the front substrate 101 and the rear substrate 111 may be bonded by the seal layer 300.

이후, 도 3b와 같이 합착된 전면 기판(101)과 후면 기판(111)의 가장자리에 클립(Clip) 등의 고정 수단(310)을 배치하여 실 층(300)이 경화될 때까지 전면 기판(101)과 후면 기판(111)의 정렬(Align)이 틀어지지 않도록 고정할 수 있다.Thereafter, as shown in FIG. 3B, fixing means 310, such as a clip, is disposed at the edges of the front substrate 101 and the rear substrate 111 bonded together, and the front substrate 101 until the seal layer 300 is cured. ) And the rear substrate 111 may be fixed so as not to be misaligned.

도 4a 내지 도 4b는 실 층에 대해 보다 상세히 설명하기 위한 도면이다. 이하에서는 설명의 편의를 위해 보호 층의 도시 및 설명은 생략하기로 한다.4A to 4B are views for explaining the seal layer in more detail. In the following description and description of the protective layer will be omitted for convenience of description.

먼저, 도 4a를 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)의 실 층(400)은 비드(410)를 포함한다.First, referring to FIG. 4A, the seal layer 400 of the plasma display panel 100 according to the exemplary embodiment includes a bead 410.

실 층(400)이 비드(410)를 포함하게 되면, 구동 시에 전면 기판(101)과 후면 기판(111)의 충돌을 방지할 수 있어서 소음 발생을 저감시킬 수 있다.When the seal layer 400 includes the beads 410, collision between the front substrate 101 and the rear substrate 111 may be prevented during driving, thereby reducing noise.

만약에, 실 층(400)이 비드(410)를 포함하지 않는 경우에는 전면 기판(101)과 후면 기판(111)의 합착 공정 시 전면 기판(101)과 후면 기판(111)의 정렬이 틀어지지 않도록 하기 위해 사용되는 클립 등의 고정 수단에 의해 도 4b의 경우와 같이 실 층(400)이 과도하게 압축될 수 있고, 이에 따라 전면 기판(101)과 후면 기판(111) 사이의 간격이 불균일해질 수 있다.If the seal layer 400 does not include the beads 410, the alignment of the front substrate 101 and the rear substrate 111 may be misaligned during the bonding process of the front substrate 101 and the rear substrate 111. The seal layer 400 may be excessively compressed by the fixing means such as a clip used to prevent the seal layer 400 from being excessively compressed as shown in FIG. 4B, and thus the gap between the front substrate 101 and the rear substrate 111 may become uneven. Can be.

즉, 실 층(400)이 비드를 포함하지 않는 경우에는 도 3b의 경우와 같이 합착된 전면 기판(101)과 후면 기판(111)의 가장자리에 클립 등의 고정 수단을 배치하게 되면, 전면 기판(101)과 후면 기판(111)의 정렬이 틀어지는 것은 방지할 수는 있지만, 고정 수단(310)에 의해 패널 가장자리에 가해지는 압력에 의해 도 4b의 경우와 같이 실 층(400)이 과도하게 압축될 수 있는 것이다.That is, when the seal layer 400 does not include beads, when the fixing means such as a clip is disposed at the edges of the front substrate 101 and the rear substrate 111 bonded together as in the case of FIG. 3B, the front substrate ( It is possible to prevent the alignment of the 101 and the rear substrate 111 to be misaligned, but the pressure applied to the panel edges by the fixing means 310 may cause the seal layer 400 to be excessively compressed as in the case of FIG. 4B. It can be.

이에 따라 전면 기판(101)과 후면 기판(111) 사이의 간격이 불균일해질 수 있다. 그러면, 구동 시 전면 기판(101)과 후면 기판(111) 사이의 간격 불균일로 인해 전면 기판(101)과 격벽(미도시)이 충돌함으로써 과도한 소음이 발생할 수 있다.Accordingly, the distance between the front substrate 101 and the rear substrate 111 may be uneven. Then, excessive noise may occur due to collision between the front substrate 101 and the partition wall (not shown) due to the uneven spacing between the front substrate 101 and the rear substrate 111 during driving.

반면에, 도 4a의 경우와 같이 실 층(400)이 비드(410)를 포함하게 되면, 비드(410)가 전면 기판(101)과 후면 기판(111)을 지지할 수 있고, 이에 따라 비드(410)에 의해 실 층(400)이 과도하게 압축되는 것을 방지할 수 있다. 이에 따라, 실 층(400)의 두께는 실질적으로 일정하게 유지될 수 있다. 그러면, 구동 시 전면 기판(101)과 격벽(미도시)이 충돌하는 것을 충분히 방지할 수 있어서 소음 발생을 저감시킬 수 있다.On the other hand, when the seal layer 400 includes the beads 410 as in the case of FIG. 4A, the beads 410 may support the front substrate 101 and the rear substrate 111, and thus the beads ( The seal layer 400 may be prevented from being excessively compressed by the 410. Accordingly, the thickness of the seal layer 400 may be maintained substantially constant. Then, the collision between the front substrate 101 and the partition wall (not shown) during driving can be sufficiently prevented, so that noise can be reduced.

이러한 실 층(400)의 제조 공정의 일례를 살펴보면 다음과 같다.An example of the manufacturing process of the seal layer 400 is as follows.

먼저, 실 재료, 솔벤트(Solvent), 바인더(Binder), 비드(410)를 혼합하여 유동성을 갖는 실 페이스트(Paste)를 형성할 수 있다.First, the seal material having a fluidity may be formed by mixing the seal material, the solvent, the binder, and the beads 410.

이후, 실 페이스트를 전면 기판(101) 또는 후면 기판(111) 중 적어도 하나의 더미 영역에 도포하고, 전면 기판(101)과 후면 기판(111)을 서로 밀착시킨다.Thereafter, the seal paste is applied to at least one dummy area of the front substrate 101 or the rear substrate 111, and the front substrate 101 and the rear substrate 111 are brought into close contact with each other.

이후, 소성로에서 실 페이스트의 소성 공정을 수행하면, 전면 기판(101)과 후면 기판(111) 사이에 도포된 실 페이스트에서 실 재료가 녹고, 바인더와 용매는 연소됨으로써 실 층(400)이 형성될 수 있다.Subsequently, when the firing process of the seal paste is performed in the firing furnace, the seal material is melted in the seal paste applied between the front substrate 101 and the rear substrate 111, and the binder and the solvent are burned to form the seal layer 400. Can be.

실 페이스트의 소성 시 실 재료와 함께 혼합된 비드(410)가 녹으면 전면 기판(101)과 후면 기판(111) 사이의 간격이 적절하게 유지되기 힘들다. 따라서 비드(410)는 소성 공정 시 녹지 않는 것이 바람직할 수 있다. 즉, 비드(410)의 녹는점은 실 재료의 녹는점보다 높은 것이 바람직할 수 있다. 보다 바람직하게는, 비드(410)의 녹는점은 500도(℃) 이상일 수 있다.When the bead 410 mixed with the seal material melts during firing of the seal paste, the gap between the front substrate 101 and the rear substrate 111 may not be properly maintained. Therefore, it may be preferable that the beads 410 do not melt during the firing process. That is, the melting point of the bead 410 may be preferably higher than the melting point of the seal material. More preferably, the melting point of the bead 410 may be 500 degrees (° C.) or more.

이러한, 비드(410)에 사용되는 재료는 실 재료의 소성 시 녹지 않는 특성을 갖는 것을 제외하고는 특별히 제한되지 않는다. 비드(410)의 재료는 금속 재료, 플라스틱 재료, 유리 재료, 실리콘 재료 등이 사용될 수 있다.The material used for the bead 410 is not particularly limited except that the material does not melt when firing the seal material. The material of the bead 410 may be a metal material, a plastic material, a glass material, a silicon material and the like.

한편, 비드(410)는 실 층(400) 내에서 랜덤(Random)하게 분포할 수 있고, 이 에 따라 전면 기판(101)에 배치된 상부 유전체 층(104)과 후면 기판(111)에 배치된 하부 유전체 층(115)의 사이에도 다수의 비드(410)가 배치될 수 있다.Meanwhile, the beads 410 may be randomly distributed in the seal layer 400, and thus the beads 410 may be disposed on the upper dielectric layer 104 and the rear substrate 111 disposed on the front substrate 101. A plurality of beads 410 may be disposed between the lower dielectric layers 115.

여기서, 비드(410)의 입도는 R이고, 상부 유전체 층(104)의 두께는 t1이고, 하부 유전체 층(115)의 두께는 t2이다.Here, the particle size of the bead 410 is R, the thickness of the upper dielectric layer 104 is t1, the thickness of the lower dielectric layer 115 is t2.

도 5a 내지 도 5d는 비드와 상부 유전체 층의 두께의 관계에 대해 설명하기 위한 도면이다.5A to 5D are diagrams for explaining the relationship between the thickness of the beads and the upper dielectric layer.

먼저, 도 5a를 살펴보면, 상부 유전체 층(104)과 하부 유전체 층(115)의 사이에 비드(410)가 배치되어 있다.First, referring to FIG. 5A, a bead 410 is disposed between the upper dielectric layer 104 and the lower dielectric layer 115.

비드(410)는 전면 기판(101)과 후면 기판(111)의 합착 시 전면 기판(101)과 후면 기판(111)간의 간격이 과도하게 작아지지 않도록 전면 기판(101)과 후면 기판(111)을 지지할 수 있다. 또한, 상부 유전체 층(104)은 전면 기판(101)이 비드(410)에 의해 손상을 입는 것을 방지하는 버퍼(Buffer) 역할을 수행하고, 하부 유전체 층(115)은 후면 기판(111)이 비드(410)에 의해 손상을 입는 것을 방지하는 버퍼 역할을 수행할 수 있다.The beads 410 may be formed so that the gap between the front substrate 101 and the rear substrate 111 does not become excessively small when the front substrate 101 and the rear substrate 111 are bonded to each other. I can support it. In addition, the upper dielectric layer 104 serves as a buffer to prevent the front substrate 101 from being damaged by the beads 410, and the lower dielectric layer 115 has the rear substrate 111 beaded. 410 may serve as a buffer to prevent damage.

이러한 비드(410)에 의해 상부 유전체 층(104)의 특정 지점에 압력이 과도하게 집중될 수 있다. 예를 들면, 실 층(400)에 포함된 비드(410)에 의해 전면 기판(101)과 후면 기판(111)이 지지됨으로써 도 5a의 경우와 같이 P지점에 전면 기판(101)의 무게에 의한 압력이 집중될 수 있다. 여기서, 전면 기판(101)의 두께가 과도하게 얇은 경우에는 P지점에 집중적으로 가해지는 압력에 의해 상부 유전체 층(104)이 물리적 손상을 입을 수 있다. 이는 하부 유전체 층(115)에도 동일하게 적용될 수 있는 내용이다.Such beads 410 may cause excessive concentration of pressure at certain points of the upper dielectric layer 104. For example, the front substrate 101 and the rear substrate 111 are supported by the beads 410 included in the seal layer 400, so that the weight of the front substrate 101 at the P point is reduced as shown in FIG. 5A. Pressure may be concentrated. Here, when the thickness of the front substrate 101 is excessively thin, the upper dielectric layer 104 may be physically damaged by the pressure applied to the P point. This is equally applicable to the lower dielectric layer 115.

한편, 상부 유전체 층(104)은 도 5b와 같이 나란하게 배치된 스캔 전극(102)과 서스테인 전극(103)의 상부에 배치되어, 스캔 전극(102)과 서스테인 전극(103)을 절연시킨다.Meanwhile, the upper dielectric layer 104 is disposed on the scan electrode 102 and the sustain electrode 103 arranged side by side as shown in FIG. 5B to insulate the scan electrode 102 and the sustain electrode 103.

또한, 스캔 전극(102)과 서스테인 전극(103)은 실질적으로 동일 층(Layer)에 나란하게 배치됨으로써, 스캔 전극(102)과 서스테인 전극(103) 사이의 방전 개시 전압(Firing Voltage)은 상대적으로 높다. 이에 따라, 스캔 전극(102)과 서스테인 전극(103) 사이에서 방전을 발생시키기 위해서는 상대적으로 높은 전압이 공급되어야 한다.In addition, since the scan electrode 102 and the sustain electrode 103 are disposed substantially in parallel on the same layer, the discharge start voltage between the scan electrode 102 and the sustain electrode 103 is relatively high. high. Accordingly, a relatively high voltage must be supplied to generate a discharge between the scan electrode 102 and the sustain electrode 103.

따라서 앞선 도 5a의 경우와 같이 비드(410)에 의해 상부 유전체 층(104)이 물리적 손상을 입는 경우에는 스캔 전극(102)과 서스테인 전극(103) 사이에서 방전을 발생시키기 위해 공급되는 고전압의 구동 신호에 의해 상부 유전체 층(104)의 절연 파괴가 발생할 수 있다.Accordingly, when the upper dielectric layer 104 is physically damaged by the beads 410 as in the case of FIG. 5A, driving of a high voltage supplied to generate a discharge between the scan electrode 102 and the sustain electrode 103 is performed. Dielectric breakdown of the upper dielectric layer 104 may occur by the signal.

여기 도 5b에서는 스캔 전극(102)과 서스테인 전극(103)이 각각 복수 층(Multi layer) 구조를 갖는 경우의 일례이다. 예를 들면, 스캔 전극(102)과 서스테인 전극(103)은 투명 전극(102a, 103a)과 버스 전극(102b, 103b)을 포함할 수 있다.5B is an example in which the scan electrode 102 and the sustain electrode 103 each have a multi-layer structure. For example, the scan electrode 102 and the sustain electrode 103 may include the transparent electrodes 102a and 103a and the bus electrodes 102b and 103b.

여기서, 버스 전극(102b, 103b)은 실질적으로 불투명한 재질, 예컨대 은(Ag), 금(Au), 알루미늄(Al) 재질 중 적어도 하나를 포함하고, 투명 전극(102a, 103a)은 실질적으로 투명한 재질, 예컨대 인듐주석산화물(ITO) 재질을 포함할 수 있다.Here, the bus electrodes 102b and 103b include at least one of a substantially opaque material such as silver (Ag), gold (Au), and aluminum (Al), and the transparent electrodes 102a and 103a are substantially transparent. The material may include, for example, indium tin oxide (ITO) material.

아울러, 스캔 전극(102)과 서스테인 전극(103)이 버스 전극(102b, 103b)과 투명 전극(102a, 103a)을 포함하는 경우에, 버스 전극(102b, 103b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(102a, 103a)과 버스 전극(102b, 103b)의 사이에 블랙 층(500, 510)이 더 포함될 수 있다.In addition, when the scan electrode 102 and the sustain electrode 103 include the bus electrodes 102b and 103b and the transparent electrodes 102a and 103a, the reflection of external light by the bus electrodes 102b and 103b is prevented. The black layers 500 and 510 may be further included between the transparent electrodes 102a and 103a and the bus electrodes 102b and 103b.

한편, 스캔 전극(102)과 서스테인 전극(103)에서 투명 전극(102a, 103a)이 생략되는 것도 가능하다. 즉, 스캔 전극(102)과 서스테인 전극(103)은 투명 전극(102a, 103a)이 생략된 ITO-Less 전극인 것도 가능한 것이다.On the other hand, the transparent electrodes 102a and 103a may be omitted from the scan electrode 102 and the sustain electrode 103. That is, the scan electrode 102 and the sustain electrode 103 can also be ITO-Less electrodes in which the transparent electrodes 102a and 103a are omitted.

다음, 도 5c에는 상부 유전체 층의 두께(t1)와 비드의 입도(R)의 비율(t1/R)을 0.1부터 0.47까지 변경하면서 스캔 전극에 192V, 242V, 360V, 485V의 전압이 걸리는 경우에서 상부 유전체 층의 절연파괴가 발생하는지의 여부를 관찰한 데이터가 도시되어 있다. 여기서, 비드는 입도(R)가 대략 145㎛인 것을 사용한다.Next, in FIG. 5C, the voltages of 192 V, 242 V, 360 V, and 485 V are applied to the scan electrodes while changing the ratio t1 / R of the thickness t1 of the upper dielectric layer and the particle size R of the beads from 0.1 to 0.47. Data is shown to observe whether a breakdown of the top dielectric layer occurs. Here, the beads use those having a particle size R of approximately 145 μm.

○표시는 상부 유전체 층의 절연이 파괴되지 않았음을 나타내고, X표시는 상부 유전체 층의 절연이 파괴되었음을 나타낸다.A mark indicates that the insulation of the upper dielectric layer is not broken, and an X mark indicates that the insulation of the upper dielectric layer is broken.

도 5c를 살펴보면, 상부 유전체 층의 두께(t1)가 비드의 입도(R)의 0.1배인 경우에는 스캔 전극에 192V의 전압이 걸리는 경우를 제외하고, 242V, 360V, 485V인 경우에서 상부 유전체 층의 절연이 파괴된 것을 알 수 있다. 이는 상부 유전체 층의 두께(t1)가 과도하게 얇아서 실 층에 포함되는 비드에 의해 상부 유전체 층이 쉽게 손상될 수 있고, 이에 따라 스캔 전극에 242V의 상대적으로 낮은 전압이 걸리는 경우에도 상부 유전체 층은 그 전압을 견디기 힘들기 때문이다.Referring to FIG. 5C, when the thickness t1 of the upper dielectric layer is 0.1 times the particle size R of the bead, the upper dielectric layer of the upper dielectric layer is 242V, 360V, or 485V, except that a voltage of 192V is applied to the scan electrode. It can be seen that the insulation is broken. This is because the thickness of the upper dielectric layer (t1) is so thin that the upper dielectric layer can be easily damaged by the beads contained in the seal layer, so that even if the scan electrode is subjected to a relatively low voltage of 242V, the upper dielectric layer Because it is difficult to withstand the voltage.

반면에, 상부 유전체 층의 두께(t1)가 비드의 입도(R)의 0.125배인 경우에는 스캔 전극에 485V의 고전압이 걸리는 경우에만 상부 유전체 층의 절연이 파괴되었고, 스캔 전극에 192V, 242V, 360V인 전압이 걸리는 경우에는 절연이 파괴되지 않은 것을 알 수 있다.On the other hand, when the thickness t1 of the upper dielectric layer is 0.125 times the particle size R of the bead, the insulation of the upper dielectric layer is destroyed only when the high voltage of 485 V is applied to the scan electrode, and the 192 V, 242 V, and 360 V are applied to the scan electrode. It can be seen that when the phosphorus voltage is applied, the insulation is not broken.

여기서, 플라즈마 디스플레이 패널의 구동 시 스캔 전극에 485V의 고전압이 걸리는 경우는 드문 경우로서, 상부 유전체 층의 두께(t1)가 비드의 입도(R)의 0.125배인 경우는 플라즈마 디스플레이 패널의 신뢰성을 어느 정도는 확보하는 것이다.In this case, a high voltage of 485 V is rarely applied to the scan electrode when the plasma display panel is driven. When the thickness t1 of the upper dielectric layer is 0.125 times the particle size R of the bead, the reliability of the plasma display panel is somewhat reduced. Is to secure.

또한, 상부 유전체 층의 두께(t1)가 비드의 입도(R)의 0.13배 이상인 경우에는 스캔 전극에 485V의 고전압이 걸리는 경우에도 상부 유전체 층의 절연이 파괴되지 않은 알 수 있다.In addition, when the thickness t1 of the upper dielectric layer is 0.13 times or more of the particle size R of the beads, even when a high voltage of 485 V is applied to the scan electrode, the insulation of the upper dielectric layer is not broken.

다음, 도 5d에는 상부 유전체 층의 두께(t1)와 비드의 입도(R)의 비율(t1/R)을 0.1부터 0.47까지 변경하면서 스캔 전극과 서스테인 전극간의 방전 개시 전압을 측정한 데이터가 도시되어 있다. 여기서, ◎표시는 스캔 전극과 서스테인 전극 간의 방전 개시 전압이 충분히 낮아서 매우 양호함을 나타내고, ○표시는 상대적으로 양호함을 나타내고, X표시는 스캔 전극과 서스테인 전극 간의 방전 개시 전압이 과도하게 높아서 불량함을 나타낸다.Next, FIG. 5D shows data of measuring the discharge start voltage between the scan electrode and the sustain electrode while changing the ratio t1 / R of the thickness t1 of the upper dielectric layer and the particle size R of the bead from 0.1 to 0.47. have. Here, the symbol ◎ indicates that the discharge start voltage between the scan electrode and the sustain electrode is sufficiently low, which is very good, the ○ mark indicates that it is relatively good, and the X mark indicates that the discharge start voltage between the scan electrode and the sustain electrode is excessively high, which is poor. To indicate.

도 5d를 살펴보면, 상부 유전체 층의 두께(t1)가 비드의 입도(R)의 0.1배 이상 0.35배 이하인 경우에는 상부 유전체 층의 두께(t1)가 충분히 얇을 수 있고, 이에 따라 스캔 전극과 서스테인 전극 사이에는 상대적으로 낮은 전압에서도 충분히 방전이 발생할 수 있다. 이에 따라, 상부 유전체 층의 두께(t1)가 비드의 입도(R)의 0.1배 이상 0.35배 이하인 경우에는 방전 개시 전압의 측면에서 매우 양호(◎)하다.Referring to FIG. 5D, when the thickness t1 of the upper dielectric layer is 0.1 to 0.35 times the particle size R of the bead, the thickness t1 of the upper dielectric layer may be sufficiently thin. Accordingly, the scan electrode and the sustain electrode In between, discharge may occur sufficiently even at a relatively low voltage. Accordingly, when the thickness t1 of the upper dielectric layer is 0.1 to 0.35 times the particle size R of the beads, it is very good in terms of the discharge start voltage.

또한, 상부 유전체 층의 두께(t1)가 비드의 입도(R)의 0.38배 이상 0.42배 이하인 경우에는 상부 유전체 층의 두께(t1)가 적절하여 방전 개시 전압의 측면에서 상대적으로 양호(○)하다.In addition, when the thickness t1 of the upper dielectric layer is 0.38 times or more and 0.42 times or less the particle size R of the beads, the thickness t1 of the upper dielectric layer is appropriate and relatively good in terms of the discharge start voltage. .

반면에, 상부 유전체 층의 두께(t1)가 비드의 입도(R)의 0.46배 이상인 경우에는 상부 유전체 층의 두께(t1)가 과도하게 두꺼울 수 있고, 이에 따라 스캔 전극과 서스테인 전극 사이에 상대적으로 높은 전압을 인가하여야만 스캔 전극과 서스테인 전극 사이에서 방전을 발생시킬 수 있다. 이러한 경우에는, 스캔 전극과 서스테인 전극 간의 방전 개시 전압이 과도하게 높아서 구동 효율이 저하될 수 있어서 불량(X)하다.On the other hand, when the thickness t1 of the upper dielectric layer is more than 0.46 times the particle size R of the bead, the thickness t1 of the upper dielectric layer may be excessively thick, and thus, relatively between the scan electrode and the sustain electrode. Only when a high voltage is applied can a discharge be generated between the scan electrode and the sustain electrode. In this case, the discharge start voltage between the scan electrode and the sustain electrode is excessively high, so that the driving efficiency can be lowered, which is a defect (X).

이상의 도 5a 내지 도 5d의 내용을 고려할 때, 실 층이 비드를 포함하는 경우에 상부 유전체 층의 절연이 파괴되는 것을 방지하여 플라즈마 디스플레이 패널의 신뢰성을 향상시키고, 이와 함께 스캔 전극과 서스테인 전극 간의 방전 개시 전압이 과도하게 높아지는 것을 방지하기 위해서는 상부 유전체 층의 두께(t1)가 비드의 입도(R)의 0.125배 이상 0.42배 이하인 것이 바람직할 수 있고, 더욱 바람직하게는 0.13배 이상 0.35배 이하일 수 있다.5A to 5D, the insulation of the upper dielectric layer is prevented from being broken when the seal layer includes beads, thereby improving the reliability of the plasma display panel, and simultaneously discharging the discharge between the scan electrode and the sustain electrode. In order to prevent the starting voltage from being excessively high, it may be preferable that the thickness t1 of the upper dielectric layer is 0.125 times or more and 0.42 times or less, more preferably 0.13 times or more and 0.35 times or less of the particle size R of the beads. .

도 6a 내지 도 6c는 비드와 하부 유전체 층의 두께의 관계에 대해 설명하기 위한 도면이다.6A to 6C are diagrams for explaining the relationship between the thickness of the beads and the lower dielectric layer.

먼저, 도 6a를 살펴보면, 전면 기판(101)에 배치된 스캔 전극(102)과 후면 기판(111)에 배치된 어드레스 전극(113)은 서로 대항되게 배치되기 때문에, 스캔 전극(102)과 어드레스 전극(113) 사이의 방전 개시 전압은 스캔 전극(102)과 서스테인 전극(103) 간의 방전 개시 전압보다 더 낮을 수 있다.First, referring to FIG. 6A, since the scan electrode 102 disposed on the front substrate 101 and the address electrode 113 disposed on the rear substrate 111 are disposed to face each other, the scan electrode 102 and the address electrode are disposed. The discharge start voltage between the 113 may be lower than the discharge start voltage between the scan electrode 102 and the sustain electrode 103.

따라서 어드레스 전극(113)에는 스캔 전극(102) 또는 서스테인 전극(103)에 걸리는 전압 보다 더 낮은 전압이 걸릴 수 있고, 이에 따라 어드레스 전극(113)을 절연시키는 하부 유전체 층(115)의 두께(t2)가 스캔 전극(102)과 서스테인 전극(103)을 절연시키는 상부 유전체 층(104)의 두께(t1)보다 얇을 수 있다.Accordingly, the address electrode 113 may have a lower voltage than that applied to the scan electrode 102 or the sustain electrode 103, and thus the thickness t2 of the lower dielectric layer 115 that insulates the address electrode 113. ) May be thinner than the thickness t1 of the upper dielectric layer 104 that insulates the scan electrode 102 and the sustain electrode 103.

다음, 도 6b에는 하부 유전체 층의 두께(t2)와 비드의 입도(R)의 비율(t2/R)을 0.03부터 0.21까지 변경하면서 어드레스 전극에 192V, 235V, 320V, 452의 전압이 걸리는 경우에서 하부 유전체 층의 절연파괴가 발생하는지의 여부를 관찰한 데이터가 도시되어 있다. 여기서, 비드는 입도(R)가 대략 145㎛인 것을 사용한다.Next, in FIG. 6B, the voltages of 192 V, 235 V, 320 V, and 452 are applied to the address electrode while changing the ratio t2 / R of the thickness t2 of the lower dielectric layer and the particle size R of the beads from 0.03 to 0.21. Data is shown to observe whether a breakdown of the underlying dielectric layer occurs. Here, the beads use those having a particle size R of approximately 145 μm.

○표시는 하부 유전체 층의 절연이 파괴되지 않았음을 나타내고, X표시는 하부 유전체 층의 절연이 파괴되었음을 나타낸다.? Indicates that the insulation of the lower dielectric layer has not been broken, and X indicates that the insulation of the lower dielectric layer has been broken.

도 6b를 살펴보면, 하부 유전체 층의 두께(t2)가 비드의 입도(R)의 0.03배인 경우에는 어드레스 전극에 192V의 전압이 걸리는 경우를 제외하고, 235V, 320V, 452V인 경우에서 하부 유전체 층의 절연이 파괴된 것을 알 수 있다. 이는 하부 유전체 층의 두께(t2)가 과도하게 얇아서 실 층에 포함되는 비드에 의해 상부 유전체 층이 쉽게 손상될 수 있고, 이에 따라 어드레스 전극에 235V의 상대적으로 낮은 전압이 걸리는 경우에도 하부 유전체 층은 그 전압을 견디기 힘들기 때문이다.Referring to FIG. 6B, when the thickness t2 of the lower dielectric layer is 0.03 times the particle size R of the bead, the lower dielectric layer of the lower dielectric layer is 235V, 320V, and 452V, except that a voltage of 192V is applied to the address electrode. It can be seen that the insulation is broken. This is because the thickness of the lower dielectric layer (t2) is excessively thin so that the upper dielectric layer can be easily damaged by the beads contained in the seal layer, so that the lower dielectric layer has a low voltage of 235V at the address electrode. Because it is difficult to withstand the voltage.

반면에, 하부 유전체 층의 두께(t2)가 비드의 입도(R)의 0.05배인 경우에는 어드레스 전극에 452V의 고전압이 걸리는 경우에만 하부 유전체 층의 절연이 파괴되었고, 어드레스 전극에 192V, 235V, 320V인 전압이 걸리는 경우에는 절연이 파괴되지 않은 것을 알 수 있다.On the other hand, when the thickness t2 of the lower dielectric layer is 0.05 times the particle size R of the bead, the insulation of the lower dielectric layer is destroyed only when the high voltage of 452 V is applied to the address electrode, and the 192 V, 235 V, and 320 V are applied to the address electrode. It can be seen that when the phosphorus voltage is applied, the insulation is not broken.

여기서, 플라즈마 디스플레이 패널의 구동 시 어드레스 전극에 452V의 고전압이 걸리는 경우는 드문 경우로서, 하부 유전체 층의 두께(t2)가 비드의 입도(R)의 0.05배인 경우는 플라즈마 디스플레이 패널의 신뢰성을 어느 정도는 확보하는 것이다.In this case, a high voltage of 452 V is rarely applied to the address electrode when the plasma display panel is driven. When the thickness t2 of the lower dielectric layer is 0.05 times the particle size R of the bead, the reliability of the plasma display panel is somewhat reduced. Is to secure.

또한, 하부 유전체 층의 두께(t2)가 비드의 입도(R)의 0.055배 이상인 경우에는 스캔 전극에 485V의 고전압이 걸리는 경우에도 하부 유전체 층의 절연이 파괴되지 않은 알 수 있다.In addition, when the thickness t2 of the lower dielectric layer is 0.055 times or more of the particle size R of the bead, the insulation of the lower dielectric layer is not broken even when a high voltage of 485 V is applied to the scan electrode.

다음, 도 6c에는 하부 유전체 층의 두께(t2)와 비드의 입도(R)의 비율(t2/R)을 0.03부터 0.21까지 변경하면서 스캔 전극과 어드레스 전극간의 방전 개시 전압을 측정한 데이터가 도시되어 있다. 여기서, ◎표시는 스캔 전극과 어드레스 전극 간의 방전 개시 전압이 충분히 낮아서 매우 양호함을 나타내고, ○표시는 상대적으로 양호함을 나타내고, X표시는 스캔 전극과 어드레스 전극 간의 방전 개시 전압이 과도하게 높아서 불량함을 나타낸다.Next, FIG. 6C shows data obtained by measuring the discharge start voltage between the scan electrode and the address electrode while changing the ratio (t2 / R) of the thickness t2 of the lower dielectric layer and the particle size R of the beads from 0.03 to 0.21. have. Here,? Indicates that the discharge start voltage between the scan electrode and the address electrode is sufficiently low, which is very good,? Indicates that the discharge start voltage is relatively good, and X indicates that the discharge start voltage between the scan electrode and the address electrode is excessively high and is defective. To indicate.

도 6c를 살펴보면, 하부 유전체 층의 두께(t2)가 비드의 입도(R)의 0.03배 이상 0.14배 이하인 경우에는 하부 유전체 층의 두께(t2)가 충분히 얇을 수 있고, 이에 따라 스캔 전극과 어드레스 전극 사이에는 상대적으로 낮은 전압에서도 충분 히 방전이 발생할 수 있다. 이에 따라, 하부 유전체 층의 두께(t2)가 비드의 입도(R)의 0.03배 이상 0.14배 이하인 경우에는 방전 개시 전압의 측면에서 매우 양호(◎)하다.Referring to FIG. 6C, when the thickness t2 of the lower dielectric layer is 0.03 times or more and 0.14 times or less than the particle size R of the bead, the thickness t2 of the lower dielectric layer may be sufficiently thin, and thus the scan electrode and the address electrode In between, discharge may occur sufficiently even at a relatively low voltage. Accordingly, when the thickness t2 of the lower dielectric layer is 0.03 times or more and 0.14 times or less of the particle size R of the beads, it is very good in terms of the discharge start voltage.

또한, 하부 유전체 층의 두께(t2)가 비드의 입도(R)의 0.15배 이상 0.17배 이하인 경우에는 하부 유전체 층의 두께(t2)가 적절하여 방전 개시 전압의 측면에서 상대적으로 양호(○)하다.In addition, when the thickness t2 of the lower dielectric layer is 0.15 times or more and 0.17 times or less of the particle size R of the beads, the thickness t2 of the lower dielectric layer is appropriate and relatively good in terms of the discharge start voltage. .

반면에, 하부 유전체 층의 두께(t2)가 비드의 입도(R)의 0.20배 이상인 경우에는 하부 유전체 층의 두께(t2)가 과도하게 두꺼울 수 있고, 이에 따라 스캔 전극과 어드레스 전극 사이에 상대적으로 높은 전압을 인가하여야만 스캔 전극과 어드레스 전극 사이에서 방전을 발생시킬 수 있다. 이러한 경우에는, 스캔 전극과 어드레스 전극 간의 방전 개시 전압이 과도하게 높아서 구동 효율이 저하될 수 있어서 불량(X)하다.On the other hand, when the thickness t2 of the lower dielectric layer is more than 0.20 times the particle size R of the bead, the thickness t2 of the lower dielectric layer may be excessively thick, and thus, relatively between the scan electrode and the address electrode. Only when a high voltage is applied can a discharge be generated between the scan electrode and the address electrode. In such a case, the discharge start voltage between the scan electrode and the address electrode is excessively high, so that the driving efficiency can be lowered, resulting in a poor X.

이상의 도 6a 내지 도 6c의 내용을 고려할 때, 실 층이 비드를 포함하는 경우에 하부 유전체 층의 절연이 파괴되는 것을 방지하여 플라즈마 디스플레이 패널의 신뢰성을 향상시키고, 이와 함께 스캔 전극과 어드레스 전극 간의 방전 개시 전압이 과도하게 높아지는 것을 방지하기 위해서는 하부 유전체 층의 두께(t2)가 비드의 입도(R)의 0.05배 이상 0.17배 이하인 것이 바람직할 수 있고, 더욱 바람직하게는 0.055배 이상 0.14배 이하일 수 있다.6A to 6C, the insulation of the lower dielectric layer is prevented from being broken when the seal layer includes beads, thereby improving reliability of the plasma display panel, and simultaneously discharging the discharge between the scan electrode and the address electrode. In order to prevent the starting voltage from being excessively high, it may be preferable that the thickness t2 of the lower dielectric layer is 0.05 times or more and 0.17 times or less, more preferably 0.055 times or more and 0.14 times or less of the particle size R of the beads. .

도 7a 내지 도 7b는 실 층의 높이 및 비드의 입도에 대해 설명하기 위한 도면이다. 여기 도 7a 내지 도 7b에서는 설명의 편의를 위해 보호 층, 상부 유전체, 하부 유전체 층 등의 도시는 생략하기로 한다.7A to 7B are views for explaining the height of the seal layer and the particle size of the beads. 7A to 7B, illustrations of the protective layer, the upper dielectric layer, and the lower dielectric layer will be omitted for convenience of description.

도 7a 내지 도 7b를 살펴보면 전면 기판(101)과 후면 기판(111) 사이의 가장자리에는 전면 기판(101)과 후면 기판(111)을 합착시키는 실 층(400)이 배치되고, 실 층(400)의 높이(h2)는 격벽(112)의 높이(h1)보다 더 클 수 있다. 그러면, 격벽(112)은 전면 기판(101)과 맞닿지 않고 소정 거리 이격될 수 있다.7A to 7B, a seal layer 400 for bonding the front substrate 101 and the back substrate 111 is disposed at an edge between the front substrate 101 and the rear substrate 111 and the seal layer 400. The height h2 may be greater than the height h1 of the partition wall 112. Then, the partition wall 112 may be spaced apart from the front substrate 101 by a predetermined distance.

또한, 실 층(400)에 포함되는 비드(410)는 전면 기판(101)과 후면 기판(111) 사이에서 전면 기판(101)과 후면 기판(111) 사이의 간격을 적절하게 유지하는 역할을 수행하는 것으로, 전면 기판(101)과 후면 기판(111) 사이의 간격은 비드(410)의 입도의 크기에 따라 결정될 수 있다. 예를 들어, 비드(410)의 입도 R이 200㎛라고 가정하면, 전면 기판(101)과 후면 기판(111) 사이의 간격은 200㎛보다 더 크거나 동일할 수 있다.In addition, the bead 410 included in the seal layer 400 serves to properly maintain the gap between the front substrate 101 and the rear substrate 111 between the front substrate 101 and the rear substrate 111. As such, the distance between the front substrate 101 and the rear substrate 111 may be determined according to the size of the particle size of the bead 410. For example, assuming that the particle size R of the bead 410 is 200 μm, the distance between the front substrate 101 and the back substrate 111 may be greater than or equal to 200 μm.

따라서 실 층(400)의 높이(h2)를 격벽(112)의 높이(h1)보다 더 크게 하기 위해서는 비드(410)의 입도(R)를 격벽(112)의 높이(h1)보다 더 크게 하는 것이 바람직할 수 있다.Therefore, in order to make the height h2 of the seal layer 400 larger than the height h1 of the partition wall 112, the particle size R of the bead 410 is larger than the height h1 of the partition wall 112. It may be desirable.

도 8은 실 층의 높이를 격벽의 높이보다 더 크게 하는 이유의 일례에 대해 설명하기 위한 도면이다.It is a figure for demonstrating an example of the reason which makes the height of a seal layer larger than the height of a partition.

도 8을 살펴보면, 격벽(112)의 높이(h1)가 실 층(400)의 높이(h2)보다 더 큰 경우의 일례가 나타나 있다. 이러한 경우는, 도시하지는 않았지만 실 층(400)에 포함된 비드(미도시)의 입도가 격벽(112)의 높이(h1)보다 더 작은 경우이다.Referring to FIG. 8, an example in which the height h1 of the partition wall 112 is greater than the height h2 of the seal layer 400 is illustrated. In this case, although not shown, the particle size of the beads (not shown) included in the seal layer 400 is smaller than the height h1 of the partition wall 112.

이러한 경우에는, 클립 등의 고정 수단에 의해 가해지는 압력에 의해 실 층(400)의 높이(h2)가 격벽(112)의 높이(h1)보다 더 낮아짐으로써, 구동 시 전면 기판(101)과 격벽(112)이 빈번하게 충돌하여 소음의 발생이 과도하게 증가할 수 있다.In this case, the height h2 of the seal layer 400 is lower than the height h1 of the partition wall 112 by the pressure applied by a fixing means such as a clip, so that the front substrate 101 and the partition wall during driving are reduced. Frequent collisions with 112 can result in excessive generation of noise.

반면에, 도 7a 내지 도 7b의 경우와 같이 비드의 입도를 격벽(112)의 높이(h1)보다 더 크게 하여 실 층(400)의 높이(h2)를 격벽(112)의 높이(h1)보다 더 크도록 하는 경우에는, 격벽(112)과 전면 기판(101)이 충돌하는 것을 방지할 수 있어서 소음의 발생을 저감시킬 수 있다.On the other hand, as in the case of FIGS. 7A to 7B, the particle size of the beads is larger than the height h1 of the partition wall 112 so that the height h2 of the seal layer 400 is higher than the height h1 of the partition wall 112. In the case of making it larger, the collision between the partition 112 and the front substrate 101 can be prevented, and the occurrence of noise can be reduced.

도 9는 비드의 제조 공정의 일례에 대해 설명하기 위한 도면이다.It is a figure for demonstrating an example of the manufacturing process of the bead.

또한, 도 10a 내지 도 10d는 비드의 형상 및 실 층 내에서의 비드의 배치에 대해 설명하기 위한 도면이다.10A to 10D are views for explaining the shape of the beads and the arrangement of the beads in the seal layer.

먼저, 도 9를 살펴보면 소정의 공정을 거쳐 제조된 비드(910, 911, 912)를 소정의 홀(Hole, 901)이 형성된 필터부(900)를 이용하여 필터링(Filtering)할 수 있다.First, referring to FIG. 9, the beads 910, 911, and 912 manufactured through a predetermined process may be filtered using the filter unit 900 in which the predetermined holes 901 are formed.

필터부(900)에 형성된 홀(901)은 지름이 R1일 수 있다.The hole 901 formed in the filter unit 900 may have a diameter of R 1 .

예를 들어, 비드(910, 911, 912)를 필터부(900)의 상부에 공급하면, 홀(901)의 지름, 즉 R1보다 작은 입도를 갖는 비드, 예컨대 번호 911과 912의 비드는 홀(901)을 통해 필터부(900)의 하부로 배출될 수 있고, R1보다 큰 입도를 갖는 번호 910의 비드는 배출되지 못할 수 있다.For example, when beads 910, 911, and 912 are supplied to the upper portion of the filter unit 900, beads having a particle size smaller than the diameter of the hole 901, that is, R 1 , for example, beads 911 and 912 are holes. Through the 901 may be discharged to the lower portion of the filter 900, the bead of the number 910 having a particle size larger than R 1 may not be discharged.

이러한 필터링 공정을 거친 번호 911과 912의 비드를 실 재료와 혼합하여 실 층을 형성할 수 있다.The beads 911 and 912 having undergone this filtering process may be mixed with the seal material to form a seal layer.

다음 도 10a를 살펴보면, 비드(1000)의 형상이 구가 아닌 경우의 일례가 나타나 있다.Next, referring to FIG. 10A, an example in which the shape of the bead 1000 is not a sphere is shown.

비드(1000)의 제조 과정에서 비드(1000)의 형상이 구 형태로 제조되는 경우라면 이상적일 수 있지만, 여기 도 10a의 경우와 같이 비드(1000)가 불규칙적인 형상을 갖는 경우도 빈번하게 발생할 수 있다.Ideally, if the shape of the bead 1000 in the manufacturing process of the bead 1000 is manufactured in the form of a sphere, it may occur frequently even if the bead 1000 has an irregular shape as shown in FIG. have.

여기서, 비드(1000)의 입도는 R이고, 그 길이는 L1일 수 있다.Here, the particle size of the bead 1000 may be R, the length may be L 1 .

이러한 도 10a와 같은 형상의 비드(1000)는 도 10b와 같이 필터부(900)에 형성된 홀(901)을 세로 방향으로 통과하여 필터링될 수 있다. 여기서, 비드(1000)의 입도 R은 홀(901)의 지름 R1보다 더 작은 것이다.The bead 1000 having the shape as shown in FIG. 10A may be filtered by passing through the hole 901 formed in the filter unit 900 in the vertical direction as shown in FIG. 10B. Here, the particle size R of the bead 1000 is smaller than the diameter R 1 of the hole 901.

이러한 비드(1000)는 다음 도 10c의 경우와 같이 실 층(400) 내에서 가로 방향으로 배치될 수 있다.Such beads 1000 may be disposed in the transverse direction in the seal layer 400 as in the case of FIG. 10C.

전면 기판과 후면 기판의 합착 공정 시 클립 등의 고정 수단을 이용하여 전면 기판과 후면 기판에 압력을 가하기 때문에, 그 압력에 의해 비드(1000)는 실 층(400) 내에서 압력을 잘 견딜 수 있는 방향, 여기 도 10c의 경우와 같이 가로 방향으로 배치될 수 있는 것이다.Since the front substrate and the rear substrate are pressurized by the fixing means such as the clip during the bonding process of the front substrate and the rear substrate, the beads 1000 can withstand the pressure well in the seal layer 400 by the pressure. Direction, which may be arranged in the horizontal direction as in the case of FIG. 10C.

여기서, 비드(1000)의 입도 R은 실 층(400) 내에서의 비드(1000)의 높이와 실질적으로 동일할 수 있다. 이러한, 비드(1000)의 입도 R에 의해 전면 기판과 후면 기판의 간격이 유지될 수 있기 때문에 실 층(400) 내에서의 비드(1000)의 높이 를 입도 R로서 정의할 수 있다.Here, the particle size R of the bead 1000 may be substantially the same as the height of the bead 1000 in the seal layer 400. Since the distance between the front substrate and the rear substrate may be maintained by the particle size R of the bead 1000, the height of the bead 1000 in the seal layer 400 may be defined as the particle size R.

또는, 필터부(900)의 홀(901)의 지름 R1을 비드(1000)의 입도 R로 정의하는 것도 가능하다.Alternatively, the diameter R 1 of the hole 901 of the filter unit 900 may be defined as the particle size R of the bead 1000.

또는, 홀(901)을 통과하는 방향과 직교하는 방향으로의 단면의 최대 길이를 입도로 정의하는 것도 가능하다.Alternatively, the maximum length of the cross section in the direction orthogonal to the direction passing through the hole 901 may be defined as the particle size.

다음, 도 10d를 살펴보면 (a)와 같이 사람 인(人)과 유사한 형상의 비드(1010)의 일례가 나타나 있다.Next, referring to FIG. 10D, an example of a bead 1010 having a shape similar to a human phosphorus is illustrated as shown in (a).

이러한 비드(1010)는 실 층(400) 내에서 전면 기판과 후면 기판이 가하는 압력을 효과적으로 분산시킬 수 있는 방향으로 배치될 수 있다. 예를 들면, 도 10d의 (b)와 같이 비드(1010)가 배치될 수 있다.The bead 1010 may be disposed in a direction to effectively disperse the pressure applied to the front substrate and the rear substrate in the seal layer 400. For example, the beads 1010 may be disposed as shown in FIG. 10D (b).

이러한 형상의 비드(1010)는 도 9의 번호 901의 홀을 제 1 방향으로 통과할 수 있고, 또한 제 1 방향과 나란한 방향으로 실 층(400) 내에 배치될 수 있다.The bead 1010 having this shape may pass through the hole 901 of FIG. 9 in the first direction and may be disposed in the seal layer 400 in a direction parallel to the first direction.

이러한 제 1 방향과 직교하는 방향으로의 비드(1010)의 길이를 입도 R로 정의하는 것도 가능한 것이다.It is also possible to define the length of the bead 1010 in the direction orthogonal to this first direction as the particle size R.

도 11a 내지 도 11d는 비드의 입도와 격벽의 높이의 관계에 대해 설명하기 위한 도면이다.11A to 11D are diagrams for explaining the relationship between the particle size of beads and the height of partition walls.

도 11a 내지 도 11c에서는 격벽의 높이(h)는 125㎛로 하고, 실 층에 포함되는 비드의 입도(R)를 격벽의 높이(h)의 0.9배에서 1.8까지 변경하면서 구동 시 발생하는 소음을 측정하고, 또한 인접하는 방전 셀 간의 크로스토크(Cross-talk)의 발생을 관찰한다.In FIGS. 11A to 11C, the height h of the partition wall is 125 μm, and the noise generated during driving is changed while changing the particle size R of the beads included in the seal layer from 0.9 times to 1.8 times the height h of the partition wall. Measurements are also made to observe the occurrence of crosstalk between adjacent discharge cells.

소음 측정 시에는 플라즈마 디스플레이 패널의 1m전방에 소음 측정기를 배치하고, 플라즈마 디스플레이 패널에 동일한 영상 데이터를 공급하면서 발생하는 소음을 측정하였다.At the time of noise measurement, a noise measuring device was disposed 1m in front of the plasma display panel, and noise generated while supplying the same image data to the plasma display panel was measured.

또한, 비드의 입도(R)는 실 층의 높이와 실질적으로 동일한 것으로 간주한다.Also, the particle size R of the beads is considered to be substantially the same as the height of the seal layer.

먼저, 도 11a를 살펴보면 소음 발생의 측면에서는 비드의 입도(R)가 격벽의 높이(h)의 0.9배 이상 0.95배 이하인 경우에는 비드의 입도(R)가 격벽의 높이(h)에 비해 작어서 앞선 도 8과 같은 경우와 같은 이유로 인해 과도하게 큰 소음이 발생함으로써 불량(X)함을 알 수 있다.First, referring to FIG. 11A, in terms of noise generation, when the particle size R of the beads is 0.9 to 0.95 times the height h of the partition wall, the particle size R of the bead is smaller than the height h of the partition wall. It can be seen that the defect (X) is generated by excessively loud noise due to the same reason as in the case of FIG. 8.

반면에, 비드의 입도(R)가 격벽의 높이(h)의 1.01배인 경우에는 비드의 입도(R)가 적절하여 구동 시 전면 기판과 후면 기판의 충돌이 방지될 수 있어서 소음 발생이 감소할 수 있어서, 양호(○)함을 알 수 있다. 이러한 경우에는, 구동 시 어느 정도의 소음은 발생할 수 있지만, 그 소음의 크기가 충분히 작을 수 있다.On the other hand, if the particle size (R) of the bead is 1.01 times the height (h) of the partition wall, the particle size (R) of the bead is appropriate to prevent collision between the front substrate and the rear substrate during driving, thereby reducing noise generation. Thus, it can be seen that good (○). In this case, some noise may occur during driving, but the magnitude of the noise may be sufficiently small.

또한, 비드의 입도(R)가 격벽의 높이(h)의 1.04배 이상인 경우에는 도 11b의 경우와 같이 비드(410)의 입도(R)가 격벽(112)의 높이(h)에 비해 충분히 크고, 이에 따라 격벽(112)과 전면 기판(101) 사이의 간격(△h)을 충분히 확보할 수 있다. 따라서 구동 시 진동이 발생하더라도 격벽(112)과 전면 기판(101)이 충돌하는 것을 방지함으로써 소음 발생을 효과적으로 방지할 수 있어서 매우 양호(◎)하다.In addition, when the particle size R of the beads is 1.04 times or more the height h of the partition wall, the particle size R of the bead 410 is sufficiently large as compared with the height h of the partition wall 112 as in the case of FIG. 11B. Thus, the gap Δh between the partition wall 112 and the front substrate 101 can be sufficiently secured. Therefore, even when vibration occurs during driving, the barrier 112 and the front substrate 101 are prevented from colliding, thereby effectively preventing the generation of noise, which is very good (◎).

다음, 크로스토크의 측면을 살펴보면 비드의 입도(R)가 격벽의 높이(h)의 0.9배인 경우에는 전면 기판과 격벽이 밀착될 수 있어서 인접하는 방전 셀 간에 전하들이 이동할 수 있는 통로가 차단될 수 있다. 이에 따라 인접하는 방전 셀 간에 전하들이 이동함으로써 발생할 수 있는 크로스토크의 발생이 저감될 수 있어서 양호(○)함을 알 수 있다.Next, looking at the side of the crosstalk, if the particle size (R) of the bead is 0.9 times the height (h) of the partition wall, the front substrate and the partition wall can be in close contact with each other to block the passage where charges can move between adjacent discharge cells. have. Accordingly, it can be seen that the generation of crosstalk, which can occur due to the movement of charges between adjacent discharge cells, can be reduced, which is good (○).

이때는, 전면 기판의 중앙부분이 가장자리에 비해 볼록해질 수 있어서 인접하는 셀들 간에 전하들이 이동할 수 있는 통로가 마련될 수 있다. 이에 따라, 어느 정도의 크로스토크가 발생할 수 있으나 그 정도가 미미할 수 있다.In this case, a central portion of the front substrate may be convex relative to the edge, and thus a path through which charges may move between adjacent cells may be provided. Accordingly, some degree of crosstalk may occur, but the degree may be insignificant.

또한, 비드의 입도(R)가 격벽의 높이(h)의 1.45배인 경우에는 전면 기판과 격벽이 이격되지만, 그 이격된 정도가 적절하여 크로스토크의 발생이 저감될 수 있어서 양호(○)함을 알 수 있다. 여기서는, 구동 시 인접하는 방전 셀들 간에 전하들의 이동이 가능하여 어느 정도의 크로스토크가 발생할 수 있지만, 그 정도가 미미할 수 있다.In addition, when the particle size (R) of the beads is 1.45 times the height (h) of the partition wall, the front substrate and the partition wall are spaced apart, but the separation degree is appropriate, so that the occurrence of crosstalk can be reduced, which is good (○). Able to know. In this case, some of the crosstalk may occur because of the movement of charges between adjacent discharge cells during driving, but the degree may be insignificant.

또한, 비드의 입도(R)가 격벽의 높이(h)의 0.95배 이상 1.37배 이하인 경우에는 격벽과 전면 기판이 이격되기는 하지만, 격벽과 전면 기판 사이의 간격이 인접하는 방전 셀들 간의 크로스토크를 방지할 수 있을 만큼 충분히 작다. 이에 따라, 크로스토크의 발생이 저감되어서 매우 양호(◎)함을 알 수 있다.In addition, when the particle size R of the beads is 0.95 times or more and 1.37 times or less the height h of the partition walls, the partition walls and the front substrate are separated, but the gap between the partition walls and the front substrate prevents crosstalk between adjacent discharge cells. Small enough to do Accordingly, it can be seen that the occurrence of crosstalk is reduced and is very good ().

반면에, 비드의 입도(R)가 격벽의 높이(h)의 1.7배 이상인 경우에는 도 11c의 경우와 같이 실 층(300)의 높이가 격벽의 높이(h)에 비해 과도하게 높아질 수 있다.On the other hand, if the particle size (R) of the bead is more than 1.7 times the height (h) of the partition wall, the height of the seal layer 300 may be excessively higher than the height h of the partition wall as shown in FIG.

그러면, 전면 기판(101)과 격벽(112) 사이의 간격이 도 11c에 표시된 A 영역 에서와 같이 과도하게 넓어질 수 있고, 이에 따라 크로스토크가 과도하게 발생할 수 있다고, 따라서 불량(X)함을 알 수 있다.Then, the gap between the front substrate 101 and the partition wall 112 may be excessively widened as in the region A shown in FIG. 11C, and accordingly crosstalk may occur excessively, thus failing (X). Able to know.

다음, 도 11d를 살펴보면 고도와 소음의 관계에 대해 나타나 있다.Next, looking at Figure 11d shows the relationship between the altitude and the noise.

여기서, 제 1 타입(Type 1)은 실 층에 비드가 포함되지 않는 경우이고, 제 2 타입(Type 2)은 비드의 입도(R)가 격벽의 높이(h)의 1.0배인 경우, 즉 비드의 입도(R)와 격벽의 높이(h)가 실질적으로 동일한 경우이고, 제 3 타입(Type 3)은 비드의 입도(R)가 격벽의 높이(h)의 1.1배인 경우이다.Here, the first type (Type 1) is a case in which the bead is not included in the seal layer, and the second type (Type 2) is a case in which the particle size (R) of the bead is 1.0 times the height (h) of the partition wall, that is, The particle size R and the height h of the partition wall are substantially the same, and in the third type Type 3, the particle size R of the bead is 1.1 times the height h of the partition wall.

또한, 제 1, 2, 3 타입의 플라즈마 디스플레이 패널을 해발고도가 0m인 지점, 500m, 1000m, 1500m, 2000m, 2500m, 3000m, 3500m인 지점에서 각각 구동시키면서 발생하는 소음을 측정한다.In addition, noise generated while driving the first, second, and third types of plasma display panels at the elevations of 0m, 500m, 1000m, 1500m, 2000m, 2500m, 3000m, and 3500m, respectively, is measured.

또한, 소음 측정 시 0.5㎑, 1㎑, 2㎑, 4㎑, 8㎑ 및 16㎑의 주파수 대역에서 발생하는 소음을 각각 측정하고, 측정한 상기한 모든 주파수 대역에서 발생하는 소음을 합산하여 소음 발생량을 계산한다.In addition, when measuring noise, noise generated in the frequency bands of 0.5 kHz, 1 kHz, 2 kHz, 4 kHz, 8 kHz, and 16 kHz, respectively, and the noise generated in all the measured frequency bands are summed up. Calculate

그 이외의 실험 조건은 앞선 도 11a 내지 도 11c의 경우와 동일하다.The other experimental conditions are the same as in the case of FIGS. 11A to 11C.

제 1 타입, 제 2 타입 및 제 3 타입의 경우 해발고도가 0m인 지점에서 구동되는 경우에는 발생하는 소음이 대략 22dB로서 유사함을 알 수 있다.In the case of the first type, the second type, and the third type, the noise generated when the altitude is driven at a height of 0 m is similar to about 22 dB.

제 1 타입의 경우는, 해발고도가 500m인 지점에서 구동 시 대략 22.7dB의 소음이 발생함을 알 수 있다.In the case of the first type, it can be seen that noise of approximately 22.7 dB occurs when driving at a point where the elevation is 500 m.

또한, 해발고도가 1000m인 지점에서는 대략 24dB의 소음이 발생하고, 1500m인 지점에서는 대략 25.8dB, 2000m인 지점에서는 대략 28dB, 2500m인 지점에서는 대략 33.4dB, 3000m인 지점에서는 대략 40.9dB, 3500m인 지점에서는 대략 45.5dB의 소음이 발생하는 것을 확인할 수 있다.In addition, approximately 24dB of noise occurs at an altitude of 1000m, approximately 25.8dB at 1500m, approximately 28dB at 2000m, approximately 33.4dB at 2500m, and approximately 40.9dB, 3500m at 3000m. At this point, we can see that approximately 45.5dB of noise is generated.

이와 같이, 비드를 사용하지 않은 제 1 타입에서는 해발고도가 0m에서 3500m로 증가하는 동안 발생하는 소음의 크기는 22dB에서 45.5dB까지 증가함을 알 수 있다.As described above, it can be seen that in the first type without using the beads, the amount of noise generated while the elevation above sea level is increased from 0m to 3500m increases from 22dB to 45.5dB.

이는 해발고도가 높아질수록 플라즈마 디스플레이 패널 내부의 압력이 외부 기압 대비 증가함으로 인해서, 전면 기판과 격벽사이에 미세한 간격이 마련되고, 이에 따라 구동 시 전면 기판과 격벽이 진동에 의해 빈번하게 충돌함으로써 소음이 상대적으로 크게 발생하는 것으로 해석할 수 있다. 예를 들면, 구동 시 전면 기판에 배치된 보호 층과 후면 기판에 배치된 격벽의 충돌에 의해 소음이 발생할 수 있는 것이다.This is because as the altitude above sea level increases, the pressure inside the plasma display panel increases with respect to the external air pressure. Thus, a minute gap is provided between the front substrate and the partition wall. It can be interpreted as relatively large. For example, noise may be generated by a collision between the protective layer disposed on the front substrate and the partition wall disposed on the rear substrate during driving.

다음, 제 2 타입인 경우는, 해발고도가 500m인 지점에서 구동 시 대략 22.3dB의 소음이 발생함을 알 수 있다.Next, in the case of the second type, it can be seen that noise of about 22.3 dB occurs when driving at a point where the elevation is 500 m.

또한, 해발고도가 1000m인 지점에서는 대략 22.3dB의 소음이 발생하고, 1500m인 지점에서는 대략 24dB, 2000m인 지점에서는 대략 26.7dB, 2500m인 지점에서는 대략 30.1dB, 3000m인 지점에서는 대략 36.5dB, 3500m인 지점에서는 대략 42.2dB의 소음이 발생하는 것을 확인할 수 있다.In addition, approximately 22.3dB of noise occurs at an altitude of 1000m, approximately 24dB at 1500m, approximately 26.7dB at 2000m, approximately 30.1dB at 2500m, approximately 36.5dB, 3500m at 3000m It can be seen that the noise of about 42.2dB occurs at the point of.

이와 같이, 격벽의 높이(h)와 실질적으로 동일한 입도(R)를 갖는 비드를 사용하는 제 2 타입에서는 해발고도가 0m에서 3500m로 증가하는 동안 발생하는 소음의 크기는 22dB에서 42.2dB까지 증가함을 알 수 있다.Thus, in the second type using beads having a particle size (R) substantially equal to the height (h) of the bulkhead, the amount of noise generated while the elevation above sea level increases from 0 m to 3500 m increases from 22 dB to 42.2 dB. It can be seen.

다음, 제 3 타입인 경우는, 해발고도가 500m인 지점에서 구동 시 대략 22.1dB의 소음이 발생함을 알 수 있다.Next, in the case of the third type, it can be seen that noise of approximately 22.1 dB occurs when driving at a point where the elevation is 500 m.

또한, 해발고도가 1000m인 지점에서는 대략 22.2dB의 소음이 발생하고, 1500m인 지점에서는 대략 23.1dB, 2000m인 지점에서는 대략 24dB, 2500m인 지점에서는 대략 25.8dB, 3000m인 지점에서는 대략 27.5dB, 3500m인 지점에서는 대략 30.6dB의 소음이 발생하는 것을 확인할 수 있다.In addition, approximately 22.2 dB of noise occurs at an altitude of 1000 m, approximately 23.1 dB at 1500 m, approximately 24 dB at 2000 m, approximately 25.8 dB at 2500 m, approximately 27.5 dB, 3500 m at 3000 m It can be seen that approximately 30.6dB of noise occurs at the point of in.

이와 같이, 입도(R)가 격벽의 높이(h)의 1.1배인 비드를 사용하는 제 3 타입에서는 해발고도가 0m에서 3500m로 증가하는 동안 발생하는 소음의 크기는 22dB에서 30.6dB까지 증가함을 알 수 있다.Thus, it can be seen that in the third type using beads whose particle size R is 1.1 times the height h of the bulkhead, the amount of noise generated while the altitude above sea level increases from 0 m to 3500 m increases from 22 dB to 30.6 dB. Can be.

이상의 도 11a 내지 도 11d의 데이터를 고려하면, 비드의 입도(R)는 격벽의 높이(h)의 1.01배 이상 1.45배 이하인 것이 바람직할 수 있고, 더욱 바람직하게는 1.04배 이상 1.37배 이하일 수 있다.In consideration of the data of FIGS. 11A to 11D, the particle size R of the beads may be preferably 1.01 times or more and 1.45 times or less, and more preferably 1.04 times or more and 1.37 times or less of the height h of the partition wall. .

한편, 이상의 도 11d에서 설명한 해발고도에 관련한 소음은 플라즈마 디스플레이 패널 내부에 채워지는 방전 가스의 압력을 조절하면 저감될 수 있다.Meanwhile, the noise related to the altitude above sea level described in FIG. 11D may be reduced by adjusting the pressure of the discharge gas filled in the plasma display panel.

예를 들어, 패널 내부의 가스 압력이 과도하게 높은 경우에는 패널 외부의 기압이 패널 내부의 압력보다 더 낮아질 수 있고, 이에 따라 구동 시 전면 기판과 격벽이 빈번하게 충돌하여 소음 발생이 증가할 수 있다. 또한, 이러한 경우에는 해발고도가 조금만 높아지더라도 소음 발생량이 급격히 증가할 수 있다.For example, when the gas pressure inside the panel is excessively high, the air pressure outside the panel may be lower than the pressure inside the panel, and thus, the front substrate and the partition wall frequently collide with each other during driving, thereby increasing noise generation. . In addition, in this case, even if the altitude above sea level is slightly increased, the noise generation amount may increase rapidly.

반면에, 패널 내부의 가스 압력이 과도하게 낮은 경우에는 패널 내부에서 방전 가스의 입자의 수가 감소함으로써 구동 시 방전 가스에 의해 발생하는 자외선의 양이 감소하기 때문에 구현되는 영상의 휘도가 감소할 수 있다.On the other hand, when the gas pressure inside the panel is excessively low, the number of particles of the discharge gas in the panel is reduced, thereby reducing the amount of ultraviolet light generated by the discharge gas during driving, thereby reducing the luminance of the image to be realized. .

상기한 내용을 고려하면, 방전 가스의 압력은 350torr 이상 450torr 이하인 것이 바람직할 수 있다.In consideration of the foregoing, it may be preferable that the pressure of the discharge gas is 350 tortor or more and 450torr or less.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면.1 is a view for explaining the structure of a plasma display panel according to an embodiment of the present invention.

도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면.2 is a view for explaining an example of the operation of the plasma display panel according to an embodiment of the present invention;

도 3a 내지 도 3b는 플라즈마 디스플레이 패널의 제조 공정의 일례를 설명하기 위한 도면.3A to 3B are views for explaining an example of the manufacturing process of the plasma display panel.

도 4a 내지 도 4b는 실 층에 대해 보다 상세히 설명하기 위한 도면.4A to 4B are views for explaining the seal layer in more detail.

도 5a 내지 도 5d는 비드와 상부 유전체 층의 두께의 관계에 대해 설명하기 위한 도면.5A to 5D are diagrams for explaining the relationship between the thickness of the beads and the upper dielectric layer.

도 6a 내지 도 6c는 비드와 하부 유전체 층의 두께의 관계에 대해 설명하기 위한 도면.6A to 6C are diagrams for explaining the relationship between the thickness of the beads and the lower dielectric layer.

도 7a 내지 도 7b는 실 층의 높이 및 비드의 입도에 대해 설명하기 위한 도면.7A to 7B are views for explaining the height of the seal layer and the particle size of the beads.

도 8은 실 층의 높이를 격벽의 높이보다 더 크게 하는 이유의 일례에 대해 설명하기 위한 도면.The figure for demonstrating an example of the reason which makes the height of a seal layer larger than the height of a partition.

도 9는 비드의 제조 공정의 일례에 대해 설명하기 위한 도면.9 is a diagram for explaining an example of a bead manufacturing step.

도 10a 내지 도 10d는 비드의 형상 및 실 층 내에서의 비드의 배치에 대해 설명하기 위한 도면.10A to 10D are views for explaining the shape of the beads and the arrangement of the beads in the seal layer.

도 11a 내지 도 11d는 비드의 입도와 격벽의 높이의 관계에 대해 설명하기 위한 도면.11A to 11D are diagrams for explaining the relationship between the particle size of beads and the height of partition walls;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101 : 전면 기판 102 : 스캔 전극101: front substrate 102: scan electrode

103 : 서스테인 전극 104 : 상부 유전체 층103: sustain electrode 104: upper dielectric layer

105 : 보호 층 111 : 후면 기판105: protective layer 111: back substrate

112 : 격벽 113 : 어드레스 전극112: partition 113: address electrode

114 : 형광체 층 115 : 하부 유전체 층114: phosphor layer 115: lower dielectric layer

112a : 제 2 격벽 112b : 제 1 격벽112a: second partition 112b: first partition

Claims (7)

상부 유전체 층이 배치된 전면 기판;A front substrate on which an upper dielectric layer is disposed; 상기 전면 기판과 대항되게 배치되며 하부 유전체 층이 배치된 후면 기판;A rear substrate disposed opposite the front substrate and having a lower dielectric layer disposed thereon; 상기 전면 기판과 후면 기판 사이에 배치되는 격벽; 및Barrier ribs disposed between the front substrate and the rear substrate; And 상기 전면 기판과 후면 기판 사이에 배치되며, 비드(Bead)를 포함하는 실 층(Seal Layer);A seal layer disposed between the front substrate and the rear substrate and including a bead; 을 포함하고,Including, 상기 상부 유전체 층의 두께는 상기 비드의 입도의 0.125배 이상 0.42배 이하인 플라즈마 디스플레이 패널.And a thickness of the upper dielectric layer is 0.125 times or more and 0.42 times or less of the particle size of the beads. 제 1 항에 있어서,The method of claim 1, 상기 상부 유전체 층의 두께는 상기 비드의 입도의 0.13배 이상 0.35배 이하인 플라즈마 디스플레이 패널.And a thickness of the upper dielectric layer is 0.13 to 0.35 times the particle size of the bead. 상부 유전체 층이 배치된 전면 기판;A front substrate on which an upper dielectric layer is disposed; 상기 전면 기판과 대항되게 배치되며 하부 유전체 층이 배치된 후면 기판;A rear substrate disposed opposite the front substrate and having a lower dielectric layer disposed thereon; 상기 전면 기판과 후면 기판 사이에 배치되는 격벽; 및Barrier ribs disposed between the front substrate and the rear substrate; And 상기 전면 기판과 후면 기판 사이에 배치되며, 비드(Bead)를 포함하는 실 층(Seal Layer);A seal layer disposed between the front substrate and the rear substrate and including a bead; 을 포함하고,Including, 상기 하부 유전체 층의 두께는 상기 비드의 입도의 0.05배 이상 0.17배 이하인 플라즈마 디스플레이 패널.And a thickness of the lower dielectric layer is 0.05 to 0.17 times the particle size of the bead. 제 3 항에 있어서,The method of claim 3, wherein 상기 하부 유전체 층의 두께는 상기 비드의 입도의 0.055배 이상 0.14배 이하인 플라즈마 디스플레이 패널.And a thickness of the lower dielectric layer is 0.055 times or more and 0.14 times or less of the particle size of the beads. 제 1 항 또는 제 3 항에 있어서,The method according to claim 1 or 3, 상기 실 층의 두께는 상기 격벽의 높이보다 더 큰 플라즈마 디스플레이 패널.And a thickness of the seal layer is greater than a height of the partition wall. 제 1 항 또는 제 3 항에 있어서,The method according to claim 1 or 3, 상기 비드의 입도는 상기 격벽의 높이보다 더 큰 플라즈마 디스플레이 패널.And the particle size of the bead is larger than the height of the partition wall. 제 1 항 또는 제 3 항에 있어서,The method according to claim 1 or 3, 상기 비드의 입도는 상기 격벽의 높이의 1.01배 이상 1.45배 이하인 플라즈마 디스플레이 패널.And a particle size of the bead is 1.01 times or more and 1.45 times or less the height of the partition wall.
KR1020070077690A 2007-05-18 2007-08-02 Plasma display panel KR20090013497A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070077690A KR20090013497A (en) 2007-08-02 2007-08-02 Plasma display panel
US11/966,491 US8080940B2 (en) 2007-05-18 2007-12-28 Plasma display panel
EP07860828A EP2057660A4 (en) 2007-05-18 2007-12-31 Plasma display panel
PCT/KR2007/007053 WO2008143389A1 (en) 2007-05-18 2007-12-31 Plasma display panel
CN2007800274565A CN101490787B (en) 2007-05-18 2007-12-31 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070077690A KR20090013497A (en) 2007-08-02 2007-08-02 Plasma display panel

Publications (1)

Publication Number Publication Date
KR20090013497A true KR20090013497A (en) 2009-02-05

Family

ID=40683929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070077690A KR20090013497A (en) 2007-05-18 2007-08-02 Plasma display panel

Country Status (1)

Country Link
KR (1) KR20090013497A (en)

Similar Documents

Publication Publication Date Title
US8080940B2 (en) Plasma display panel
US20070040505A1 (en) Plasma display panel
KR20100133009A (en) Plasma display panel
EP2038910B1 (en) Plasma display panel
KR100615317B1 (en) Structure for connecting terminal part of electrode and plasma display panel comprising the same
KR20090013497A (en) Plasma display panel
KR20090076398A (en) Plasma display panel
KR20090011554A (en) Plasma display panel
US8624492B2 (en) Plasma display panel and multi-plasma display panel
KR20090076659A (en) Plasma display panel
JPH10283936A (en) Gas discharge display device
KR101324776B1 (en) Plasma Display Panel
US7652427B2 (en) Plasma display panel
KR100777734B1 (en) Plasma display panel
KR20090011549A (en) Plasma display panel
CN101490787B (en) Plasma display panel
KR100867580B1 (en) Plasma display panel
KR20090002982A (en) Plasma display panel
KR100647637B1 (en) Plasma display panel
KR100759570B1 (en) Plasma display panel
KR20090071866A (en) Plasma display panel
KR100637231B1 (en) Plasma display panel
KR100730206B1 (en) Plasma display panel
KR20090002873A (en) Plasma display panel
KR20090029004A (en) Display apparatus and filter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application