KR20090011400A - 위상고정루프의 자체내장 테스트 장치와 이를 포함하는위상고정루프, 위상고정루프의 자체내장 테스트 방법 및이를 수록한 저장매체 - Google Patents

위상고정루프의 자체내장 테스트 장치와 이를 포함하는위상고정루프, 위상고정루프의 자체내장 테스트 방법 및이를 수록한 저장매체 Download PDF

Info

Publication number
KR20090011400A
KR20090011400A KR1020070074935A KR20070074935A KR20090011400A KR 20090011400 A KR20090011400 A KR 20090011400A KR 1020070074935 A KR1020070074935 A KR 1020070074935A KR 20070074935 A KR20070074935 A KR 20070074935A KR 20090011400 A KR20090011400 A KR 20090011400A
Authority
KR
South Korea
Prior art keywords
locked loop
output
xor
phase
value
Prior art date
Application number
KR1020070074935A
Other languages
English (en)
Other versions
KR100940920B1 (ko
Inventor
강성호
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020070074935A priority Critical patent/KR100940920B1/ko
Publication of KR20090011400A publication Critical patent/KR20090011400A/ko
Application granted granted Critical
Publication of KR100940920B1 publication Critical patent/KR100940920B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상고정루프의 자체내장 테스트 장치와 이를 포함하는 위상고정루프, 위상고정루프의 자체내장 테스트 방법 및 이를 수록한 저장매체에 관한 것이다. 보다 상세하게는 매 클럭마다 주파수 분주기의 각 분주 신호간의 레벨 천이를 검출하고 이를 통해 해밍 거리를 계산함으로써, 위상고정루프 내부의 디지털 신호만을 이용하여 적은 하드웨어 오버헤드로 빠르게 내부 고장을 테스트할 수 있는 위상고정루프의 자체내장 테스트 장치와 이를 포함하는 위상고정루프, 위상고정루프의 자체내장 테스트 방법 및 이를 수록한 저장매체에 관한 것이다.
위상고정루프, 자체내장 테스트 장치, BIST, 오버 헤드, 해밍 거리

Description

위상고정루프의 자체내장 테스트 장치와 이를 포함하는 위상고정루프, 위상고정루프의 자체내장 테스트 방법 및 이를 수록한 저장매체{Built-In Self Test device and Phase-Locked Loops including the same, Built-In Self Test scheme and Storage medium storing the same}
본 발명은 위상고정루프의 자체내장 테스트 장치와 이를 포함하는 위상고정루프, 위상고정루프의 자체내장 테스트 방법 및 이를 수록한 저장매체에 관한 것이다. 보다 상세하게는 매 클럭마다 주파수 분주기의 각 분주 신호간의 레벨 천이를 검출하고 이를 통해 해밍 거리를 계산함으로써, 위상고정루프 내부의 디지털 신호만을 이용하여 적은 하드웨어 오버헤드로 빠르게 내부 고장을 테스트할 수 있는 위상고정루프의 자체내장 테스트 장치와 이를 포함하는 위상고정루프, 위상고정루프의 자체내장 테스트 방법 및 이를 수록한 저장매체에 관한 것이다.
위상고정루프(Phase Locked Loops)는 RF 시스템에서 주파수 합성(frequency synthesis), 회로 내의 클럭 생성(clock generation), 잡음으로 인한 클럭 복원(clock recovering) 등에 널리 쓰이고 있는 소자이다. RF 시스템에는 전압제어발진기(VCO) 등의 주파수원이 필수적으로 구비되어야 하는데, 이러한 발진기는 회로 적인 영향, 주변 장비의 영향 또는 온도와 날씨의 영향을 받아 출력주파수가 흔들리기 쉽다. 이 경우, 위상고정루프는 주파수원이 흔들리지 않도록 고정하고, 원하는 주파수로 주파수원을 정확하게 가변하는 등의 역할을 수행한다. 따라서, 위상고정루프가 정상적으로 작동하고 있는지의 여부를 테스트하고 이를 보정하는 것은 RF 시스템 전체의 성능과 정확성에 관계된다.
이러한 위상고정루프는 위상 검출기(phase detector), 주파수 분주기(divider)와 같은 디지털 블록과, 루프 필터와 같은 아날로그 블록이 혼재해 있는 혼성 신호를 갖는 블록이다. 아날로그 블록은 디지털 블록에 비해 잡음에 예민하므로, 위상고정루프를 테스트하기 위해서는 고려해야 할 사항들이 많다.
위상고정루프를 테스트하는 방법으로 기존에는 별도의 테스트기를 이용하는 방식이 사용되었다. 예를 들면, 혼성 신호 테스터를 이용하는 방식, 주파수 고정 테스트(frequency lock test) 방식, 아날로그 테스트 방식 등이 있다. 혼성 신호 테스터 방식은 복잡한 프로그래밍이 요구되고, 주파수 고정 테스트 방식은 간단하고 빠른 테스트가 가능한 반면, 테스트 성능이 좋지 않으며, 아날로그 테스트 방식은 테스트 비용이 비싸고 출력 측정이 어렵다는 단점이 있다.
이러한 문제점을 극복하기 위해 위상고정루프 자체의 디지털 신호를 이용하여 테스트하는 방식이 연구되었으며, 특히 자체 내장 테스트 방식(Built-In Self Test)을 이용하는 방식이 활발하게 연구되었다. 자체 내장 테스트 방식은 위상고정루프 내부에 테스트기를 집적함으로써 별도의 테스트 장비가 필요없어 테스트 시간과 효율성이 우수하다.
그러나, 지금까지 연구된 자체 내장 테스트 방식에 의하면 하드웨어 오버헤드 문제, 위상고정루프의 루프 끊어짐 현상(F. Azais, Y. Bertrand, M. Renovell, A. Ivanov, and S. Tabatabaei, "An all-digital DFT scheme for testing catastrophic faults in PLLs", IEEE Des. Test Comput., Vol.20, No.1, 2003, pp. 60-67.), 테스트 모드시 주파수 분주기와 중요한 내부 블록을 사용할 수 없거나(Chun-Lung, Yiting Lai, and Shu-Wei Wang, "Built-in Self-Test for Phase-Locked Loops", IEEE Trans . on Instruments and Measurement, Vol. 54, No. 3, Jun. 2005, pp. 996-1002.), 사용하지 않도록 하여(Junseok Han, Dongsup Song, Hagbae Kim, YoungYong Kim, and Sungho Kang, "An Effective Built-in Self-Test for Chargepump PLL", IEICE Trans . on Electron , Vol . E88 -C, No . 8, Aug. 2005, pp. 1731-1733.) 테스트의 신뢰도가 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 특히 매 클럭마다 주파수 분주기의 각 분주 신호간의 레벨 천이를 검출하고 이를 통해 해밍 거리를 계산함으로써, 위상고정루프 내부의 디지털 신호만을 이용하여 적은 하드웨어 오버헤드로 빠르게 내부 고장을 테스트할 수 있는 위상고정루프의 자체내장 테스트 장치와 이를 포함하는 위상고정루프, 위상고정루프의 자체내장 테스트 방법 및 이를 수록한 저장매체를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위해 안출된 본 발명에 따른 위상고정루프의 자체내장 테스트(Built-In Self Test) 장치는 상기 위상고정루프의 전압제어발진기의 원 출력신호와 상기 원 출력신호의 주파수가 분주된 분주신호들을 상기 위상고정루프의 주파수 분주기(Divider By N)로부터 입력받아, 각 신호들간의 레벨 천이를 검출하여 디지털 형태로 출력하는 제1 천이검출부; 상기 제1 천이검출부로부터 출력된 레벨 천이값과, 상기 제1 천이검출부로부터 시간상으로 이전에 출력된 레벨 천이값을 서로 비교하여 상호간의 레벨 천이를 디지털 형태로 출력하는 제2 천이검출부; 및 상기 제2 천이검출부의 출력값을 통해 천이 횟수를 계산하고, 이를 통해 상기 위상고정루프의 고장여부를 판단하는 천이횟수 계산부를 포함하는 것을 특징으로 한다.
또한, 상기 제1 천이검출부는 상기 원 출력신호와 상기 분주신호 중 1/2 분주신호 간의 XOR연산값을 출력하는 제1 XOR 네트워크1, 상기 분주신호 중 상기 1/2 분주신호와 1/4 분주신호 간의 XOR연산값을 출력하는 제1 XOR 네트워크2 및 상기 분주신호 중 상기 1/4 분주신호와 1/8 분주신호 간의 XOR연산값을 출력하는 제1 XOR 네트워크3을 포함하고, 상기 딜레이부는 상기 제1 XOR 네트워크1의 이전 출력값을 기억했다가 출력하는 D래치1, 상기 제1 XOR 네트워크2의 이전 출력값을 기억했다가 출력하는 D래치2 및 상기 제1 XOR 네트워크3의 이전 출력값을 기억했다가 출력하는 D래치3을 포함하며, 상기 제2 천이검출부는 상기 제1 XOR 네트워크1의 출력값과 상기 D래치1의 출력값 간의 XOR연산값을 출력하는 제2 XOR 네트워크1, 상기 제1 XOR 네트워크2의 출력값과 상기 D래치2의 출력값 간의 XOR연산값을 출력하는 제2 XOR 네트워크2, 및 상기 제1 XOR 네트워크3의 출력값과 상기 D래치3의 출력값 간의 XOR연산값을 출력하는 제2 XOR 네트워크3을 포함할 수 있다.
본 발명에 따른 위상고정루프는 전압의 변화에 따라 발진을 만드는 전압제어발진기(VCO); 상기 전압제어발진기에서 출력된 출력주파수를 받아 낮은 주파수로 분주하거나, 새로운 주파수를 합성하는 주파수 분주기; 상기 주파수 분주기에서 출력된 주파수와 기준 주파수 발진기에서 출력된 기준 주파수의 위상차를 검출하는 위상 검출기(phase detector); 상기 위상 검출기를 통해 검출된 위상차만큼 내부 전하를 조절하는 전하 펌프(charge pump); 및 상기 자체내장 테스트 장치를 포함하는 것을 특징으로 한다.
본 발명에 따른 위상고정루프의 자체내장 테스트(Built-In Self Test) 방법은 (a) 상기 위상고정루프의 전압제어발진기의 원 출력신호와 상기 원 출력신호의 주파수가 분주된 분주신호들을 입력받아 각 신호들간에 XOR(eXclusive OR) 연산을 수행하여 레벨 천이를 디지털 형태로 출력하는 단계; (b) 상기 (a)단계로부터 출력된 레벨 천이값과, 상기 (a)단계로부터 시간상으로 이전에 출력된 레벨 천이값 간에 XOR 연산을 수행하여 레벨 천이를 디지털 형태로 출력하는 단계; 및 (c) 상기 (b)단계로부터 출력된 출력값을 통해 천이 횟수를 계산하고, 이를 통해 상기 위상고정루프의 고장여부를 판단하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면 위상고정루프 내부의 디지털 신호만을 이용하여 위상고정루프의 내부 고장을 테스트함으로써, 루프 필터와 같이 잡음에 예민한 아날로그 블록에 가해지는 변형을 최소화하면서도, 분주 신호들의 레벨 천이 검출만으로 고장 여부를 테스트함으로써 테스트 접근도가 단순하고 테스트 시간과 그 효율이 우수할 뿐만 아니라, 하드웨어의 오버헤드를 줄일 수 있는 효과가 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
먼저, 본 발명에 따른 자체내장 테스트 장치가 적용된 위상고정루프에 대해 설명한다.
도 1은 본 발명에 따른 자체내장 테스트 장치가 적용된 위상고정루프의 블록도이다.
본 발명에 따른 위상고정루프는, 도 1을 참조하면, 전압제어발진기(10)(VCO), 주파수 분주기(20), 위상 검출기(30), 기준 주파수 발진기(40), 전위 펌프(50), 루프 필터(60), 및 자체내장 테스트 장치(100)를 포함하여 이루어진다.
전압제어발진기(10)는 전압의 변화에 따라 발진신호를 생성하여 주파수원의 역할을 한다. 전압제어발진기(10)에서 발생된 발진신호는 회로 자체의 영향, 주변 장비의 영향, 온도 등의 영향에 의해 미세하게 흔들리기 쉽다. 따라서, 이러한 주파수원이 흔들리지 않도록 고정하기 위해 위상고정루프가 구성된다. 아울러, 위상고정루프는 주파수 분주기(20)의 분주값을 조정하여 전압제어발진기(10)의 발진 주파수를 가변하기도 한다.
주파수 분주기(20)는 전압제어발진기(10)에서 출력된 출력 주파수(이하, "Fvco")를 받아 낮은 주파수로 분주하거나, 분주비를 변경하여 새로운 주파수를 합성한다. 예를 들어, Fvco = 800MHz일때, 1/100 분주비를 적용하면 8MHz의 낮은 주파수로 분주된다. 또한, 분주비를 1/99로 변경하면 8.08MHz의 주파수로 분주된다. 주파수 분주기(20)는 플립플롭 등을 연속적으로 연결하여 이진 카운터(binary counter)로 동작시킬 수 있다.
위상 검출기(30)는 주파수 분주기(20)에서 출력된 주파수와 기준 주파수 발진기(40)에서 출력된 기준 주파수(이하, "Fref")의 위상차를 검출한다. 즉, 기준 주파수 발진기(40)에서 Fref = 8MHz의 기준 주파수를 발진하는 경우, 상기와 같이 분주비가 1/99이면 80kHz의 위상차가 검출된다. 이때, 위상 검출기(30)는 80kHz에 해당하는 주파수를 펄스 형태의 디지털 신호로 출력하게 된다.
기준 주파수 발진기(40)는 온도보상 수정발진기(Temperature Compensated X-tal Oscillator : TCXO)가 사용되는 것이 바람직하다. 온도보상 수정발진기는 외부 온도에 거의 영향을 받지 않으면서도 원하는 출력 주파수를 안정적으로 유지할 수 있다.
전위 펌프(50)는 위상 검출기(30)를 통해 검출된 위상차만큼 내부 전하를 조절한다. 즉, 위상 검출기(30)에서 출력된 펄스 폭에 따라 전하량을 조절한다. 전위 펌프(50)는 기준 전압값에서 두 신호의 차이에 따라 전하를 조절하여 전압을 올리거나 내리게 된다.
루프 필터(60)는 전위 펌프(50)에서 밀어낸 전하를 축적하거나 방출하며, 위상 검출기(30)의 출력 펄스에서 원하지 않는 고조파(harmonic) 성분을 비롯한 잡음 신호를 걸러내는 역할을 수행한다. 루프 필터(60)는 일반적으로 저역통과필터(LPF) 등을 이용하여 원하는 대역을 초과하는 신호들을 필터링하게 된다.
위상고정루프의 소자들 중 위상 검출기와 주파수 분주기 등은 디지털 신호를 다루는 소자이지만, 루프 필터는 아날로그 신호를 다루는 소자이다. 위상고정루프 에서 발생된 고장은 내부 아날로그 블록에 영향을 주게 되고, 잡음에 민감한 아날로그 블록은 전압제어발진기의 출력주파수에 영향을 미치게 된다. 따라서, 자체내장 테스트 장치를 이용한 테스트에서는 루프 필터와 같이 예민한 아날로그 블록에 가능한 적은 변형을 가해야 하며, 자체내장 테스트 블록으로 인해 위상고정루프 전체의 성능에 영향을 주지 않아야 한다. 더불어, 테스트 시간과 효율이 우수해야 하고, 하드웨어에 걸리는 오버헤드도 최소화하여야 한다. 이러한 조건을 만족하기 위해 본 발명에 따른 자체내장 테스트 장치는 위상고정루프 내부의 디지털 신호만을 이용하여 하드웨어 오버헤드를 최소화하면서 빠른 시간 내에 내부 고장(fault)을 테스트할 수 있도록 한다.
이하에서는 본 발명의 바람직한 실시예에 따른 자체내장 테스트 장치에 대해 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 자체내장 테스트 장치의 블록도이다. 도 3은 논리회로소자에 의해 구현한 자체내장 테스트 장치의 블록도이다.
본 발명의 바람직한 실시예에 따른 자체내장 테스트 장치(100)는, 도 2를 참조하면, 제1 천이검출부(110a, 110b, 110c), 제2 천이검출부(120a, 120b, 120c), 딜레이부(130a, 130b, 130c), 및 천이횟수 계산부(150)를 포함하여 이루어진다. 이하에서는 편의상 전압제어발진기의 출력주파수 Fvco = 800MHz, 기준 주파수 발진기의 기준 주파수 Fref = 100MHz, 주파수 분주기의 분주비는 1/8을 갖는 위상고정루프 에 자체내장 테스트 장치가 적용된 경우를 예로 들어 설명하기로 한다.
제1 천이검출부(110a, 110b, 110c)는 전압제어발진기(10)의 원 출력신호 Fvco와 분주 신호를 주파수 분주기(20)로부터 입력받아 각 신호들간의 레벨 천이를 검출하여 디지털 형태로 출력한다. 예를 들어, 8분주의 주파수 분주기(20)는 원 출력신호 Fvco를 입력받아 단계적으로 원 출력신호 Fvco, 1/2 분주 신호 F1/2, 1/4 분주 신호 F1/4 및 1/8 분주 신호 F1/8을 제1 천이검출부(110a, 110b, 110c)로 출력한다. 따라서, 주파수 분주기(20)에서 출력되는 신호는 Fvco = 800MHz, F1/2 = 400MHz, F1/4 = 200MHz , F1/8 = 100MHz가 된다.
제1 천이검출부(110a, 110b, 110c)는 주파수 분주기(20)로부터 Fvco, F1/2, F1/4, F1/8을 입력받아, 각 클럭 별로 신호들간의 레벨 천이를 검출한다. 이들 디지털 신호들로부터 레벨 천이를 검출하는 수단으로는 NAND 연산, XOR 연산을 비롯한 논리회로소자들을 포함하여 이들을 조합한 연산소자들이 사용될 수 있으나, 해밍 거리(hamming distance)를 계산하기 위해서는 XOR 연산이 바람직하다. 제1 천이검출부(110a, 110b, 110c)로 XOR 연산이 적용된 것이 제1 XOR 네트워크(210a, 210b, 210c)이며, 도 3에 도시되어 있다. 1/8 분주 신호의 포지티브(positive) 레벨 하나가 진행되는 동안 각 클럭의 디지털 신호값과, 상기 각 디지털 신호값들이 제1 XOR 네트워크(210a, 210b, 210c)를 통과하면서 XOR 연산된 결과를 아래 표 1에 나타내었다.
1/8 분주 신호 1/4 분주 신호 1/2 분주 신호 원 출력신호 XOR
1 1 1 1 000
1 1 1 0 001
1 1 0 1 011
1 1 0 0 010
1 0 1 1 110
1 0 1 0 111
1 0 0 1 101
1 0 0 0 100
도 2와 도 3의 블록도를 참조하여 표 1의 연산과정을 설명하면 다음과 같다.
주파수 분주기로부터 제1 XOR 네트워크1(210a)로 X0와 X1 신호가 입력된다. 이때, XO는 원 출력신호의 레벨값이므로 X0 = 1, X1은 1/2 분주 신호의 레벨값이므로 X1 = 1이 된다. 이 경우 제1 XOR 네트워크1(210a)에서 XO와 X1값을 XOR 연산하면 0이 된다. 같은 방법으로, 제1 XOR 네트워크2(210b)로 1/2 분주 신호인 X2 = 1, 1/4 분주 신호인 X3 = 1이 입력되고 제1 XOR 네트워크2(210b)에서 X2와 X3값을 XOR 연산하면 0이 된다. 마찬가지로, 제1 XOR 네트워크3(210c)으로 1/4 분주 신호인 X4 = 1, 1/8 분주 신호인 X5 = 1이 입력되고 제1 XOR 네트워크3(210c)에서 X4와 X5값을 XOR 연산하면 0이 된다. 따라서, 1/8 분주신호의 첫번째 클럭(표 1에서 제1행)에서의 제1 XOR 네트워크(210a, 210b, 210c) 출력값을 조합하면 "000"이 된다. 이와 같은 방법으로 다음 클럭에서도 인접 분주 신호들끼리 XOR 연산을 하면 원 출력신호 기준으로 첫 번째 클럭에서는 000, 두 번째 클럭에서는 001, 세 번째 클럭에서는 011, ...등이 산출된다.
딜레이부(130a, 130b, 130c)는 제1 천이검출부(110a, 110b, 110c)의 이전 출력값을 기억했다가 제2 천이검출부(120a, 120b, 120c)로 현재 출력값이 입력되면, 기억된 이전 출력값을 출력한다. 입력되는 디지털 신호들을 딜레이하는 수단으로는 S-R래치(latch), D래치, 플립플롭(flip-flop)을 비롯한 논리회로소자들이 사용될 수 있으나, 보다 간단하게 딜레이를 수행하기 위해서는 D래치가 바람직하다.
딜레이부(130a, 130b, 130c)로 D래치를 적용한 것이 도 3에 도시되어 있다. D래치(230a, 230b, 230c)는 D래치1(230a), D래치2(230b), D래치3(230c)으로 이루어지며, 각각 제1 XOR 네트워크1(210a), 제1 XOR 네트워크2(210b), 제1 XOR 네트워크3(210c)의 출력값을 딜레이하여 저장했다가 다음 클럭에 이를 제2 XOR 네크워크(220a, 220b, 220c)로 출력한다. D래치(230a, 230b, 230c)는 위상고정루프의 기준 주파수 발진기로부터 발생된 기준 주파수 Fref가 입력클럭으로 작용한다. 기준 주파수 발진기는 상기에서 언급한 바와 같이 온도보상 수정발진기(TCXO)가 사용되므로, 안정적인 입력클럭을 제공하게 된다. 출력주파수 Fvco는 고장에 의해 왜곡될 수 있으므로 위상고정루프 내부에서 가장 정확한 주파수를 생성할 수 있는 기준 주파수 Fref를 이용하는 것이 바람직하다. 보다 구체적으로, 전체 D래치(230a, 230b, 230c)의 C(Control) 단자에는 기준 주파수 발진기로부터 1이 입력되고, D래치3(230c)은 D(Data) 단자에도 기준 주파수 발진기로부터 1이 입력된다. D래치(230a, 230b, 230c) 중 제2 XOR 네트워크3(230c)과 연결된 D래치3(230c) 역시, 기준 주파수 Fref를 입력으로 받도록 하여 왜곡된 주파수 간의 동기화로 인해 해밍 거리가 깨어지는 것을 검출하지 못하는 상황을 방지한다.
D래치(230a, 230b, 230c)의 C(Control) 단자로 1이 입력되면 D(Data) 단자로 입력되는 값을 원 출력신호 기준으로 1클럭 딜레이한 후, 딜레이된 값을 출력 단자 Q로 출력한다. 본 발명의 바람직한 실시예에 따른 자체내장 테스트 장치는 기준 주파수 발진기의 파형이 포지티브(positive)일 때만 정상 동작 여부를 체크하도록 구성되었으므로, D래치(230a, 230b, 230c)의 C 단자로는 1만 입력되면 충분하다. 따라서, D래치(230a, 230b, 230c)는 항상 D 단자로 입력된 값을 딜레이한 후 그대로 출력하게 된다.
제2 천이검출부(120a, 120b, 120c)는 제1 천이검출부(110a, 110b, 110c)로부터 출력된 현재 출력값과, 딜레이부(130a, 130b, 130c)에 저장된 바로 이전 출력값을 비교하여 현재 출력값과 이전 출력값의 레벨 천이를 디지털 형태로 출력한다. 이들 디지털 신호들로부터 레벨 천이를 검출하는 수단으로는 NAND 연산, XOR 연산을 비롯한 논리회로소자들을 포함하여 이들을 조합한 연산소자들이 사용될 수 있으나, 제1 천이검출부(110a, 110b, 110c)와 마찬가지로 해밍 거리(hamming distance)를 계산하기 위해서는 XOR 연산이 바람직하다. 제2 천이검출부(120a, 120b, 120c)로 XOR 연산이 적용된 것이 제2 XOR 네트워크(220a, 220b, 220c)이며, 도 3에 도시되어 있다. 상기 제2 XOR 네트워크(220a, 220b, 220c)는 제1 XOR 네트워크1(210a)의 출력값과 상기 D래치1(230a)의 출력값 간의 XOR연산값을 출력하는 제2 XOR 네트워크1(220a), 상기 제1 XOR 네트워크2(210b)의 출력값과 상기 D래치2(230b)의 출력값 간의 XOR연산값을 출력하는 제2 XOR 네트워크2(220b), 및 상기 제1 XOR 네트워크3(210c)의 출력값과 상기 D래치3(230c)의 출력값 간의 XOR연산값을 출력하는 제2 XOR 네트워크3(220c)을 포함한다. 제1 XOR 네트워크(210a, 210b, 210c)를 통과하면서 XOR 연산된 결과 및 제2 XOR 네트워크(220a, 220b, 220c)를 거치면서 상기 결과의 인접값끼리 XOR 연산된 결과를 표 2에 나타내었다.
제1 XOR 네트워크 제2 XOR 네트워크
000 -
001 001
011 010
010 001
110 100
111 001
101 010
100 001
표 2를 참조하면, 정상 파형이라면 제2 XOR 네트워크(220a, 220b, 220c)의 출력값을 조합하면 001, 010, 100 중 어느 하나의 값만 나타나게 된다.
천이횟수 계산부(150)는 제2 천이검출부(120a, 120b, 120c)의 출력값을 통해 천이 횟수를 계산하고, 이를 이용하여 위상고정루프의 고장여부를 판단한다. 즉, 제2 천이검출부(120a, 120b, 120c)가 XOR 연산자로 구현된 경우, 각각의 제2 XOR 네트워크(220a, 220b, 220c) 값을 순서대로 조합하여 3비트의 디지털 신호를 생성하고, 이를 통해 위상고정루프가 정상작동을 하고 있는지 여부를 판단한다. 천이횟수 계산부(150)는 제2 XOR 네트워크(220a, 220b, 220c)의 출력값을 조합한 결과, "1"값이 단 한 번 나타나는 경우 이외에는 전압제어발진기의 원 출력신호 Fvco가 왜곡된 것으로 판단한다. 다시 말해서 "1"값이 단 한 번 나타나는 경우에만 정상 신호가 출력된 것으로 간주하게 된다.
천이횟수 계산부(150)에서 천이횟수를 계산하는 방법으로 해밍 거리를 활용하는 것이 편리하다. 해밍 거리는 두 디지털 신호값을 구성요소(component) 별로 비교할 때 서로 다른 구성요소의 개수로 정의된다. 예를 들어, 신호값 '000111000'과 '110111000'의 해밍 거리는 2가 된다. 이러한 해밍 거리를 천이횟수의 계산에 적용하면 딜레이된 이전 출력값과 현재 출력값 간의 해밍 거리가 1인 경우에만 위상고정루프가 정상 작동하고 있는 것으로 해석된다. 상기 표 2에서 제2 XOR 네트워크의 출력값 상호간의 해밍 거리를 계산하면 아래 표 3과 같다.
제2 XOR 네트워크 해밍 거리
- -
001 1
010 1
001 1
100 1
001 1
010 1
001 1
상기 표 3과 같이 원 출력신호 Fvco가 정상 출력을 하고 있을 경우, 천이횟수 계산부(150)에서 계산한 해밍 거리는 모든 경우에 1이 된다. 이때, 천이횟수 계산부(150)는 위상고정루프가 정상 작동하고 있는 것으로 판단한다. 그러나, 아래 표 4의 클럭 #2와 같이 해밍 거리가 2가 되는 경우에는 위상고정루프가 고장인 것으로 판단하게 된다.
클럭 XOR1 XOR2 XOR3 해밍 거리 고장 유무
#1 1 0 0 1 정상
#2 0 1 1 2 고장
#3 0 0 1 1 정상
즉, 최종 XOR 단에서 1이 한 번 출력된다는 것은 D 래치의 출력 중 앞뒤 값 중에 천이가 한 번 일어난다는 것으로 해밍 거리가 1임을 의미한다.
도 4는 본 발명의 바람직한 실시예에 따른 자체내장 테스트 장치의 각 단계의 동작 파형을 도시한 도면이다.
원 출력신호 Fvco, 기준 주파수 Fref, 주파수 분주기로부터 위상 검출기로 입력되는 신호 Fout, 제1 XOR 네트워크의 출력신호, D 래치의 출력신호, 및 제2 XOR 네트워크의 출력신호(D래치의 출력신호와 제1 XOR 네트워크의 출력신호를 XOR한 값)가 도시되어 있다.
정상 파형이라면 제2 XOR 네트워크에는 '001', '010', '100'과 같이 해밍 거리 1만이 검출되어야 한다. 도 4의 좌측에 위치한 정상 파형을 보면 모두 해밍 거리 1을 만족하고 있으나, Fvco의 파형이 왜곡되는 왜곡 파형 부분에서는 '000'과 같은 해밍 거리를 파괴하는 성분이 나타나기 시작한다. Fvco의 파형이 왜곡되면 이들의 분주값인 F1/2, F1/4, F1/8 도 왜곡되므로, 결과적으로 제1 XOR 네트워크와 제2 XOR 네트워크를 거치면서 해밍 거리 1이 깨어지게 된다. 이러한 고장 성분은 조합회로 블럭(combination block)으로 구현된 천이횟수 계산부(150)에서 최종 검출하여 불량 유무를 분석하게 된다.
다음으로, 본 발명의 바람직한 실시예에 따른 자체내장 테스트 방법에 대해 설명한다.
도 5는 본 발명의 바람직한 실시예에 따른 자체내장 테스트 방법의 순서도이다. 이하에서는 레벨 천이를 검출하는 수단으로 XOR 연산을 사용하고, 딜레이 수단으로 D 래치를 사용한 경우를 예로 들어 설명한다.
본 발명의 바람직한 실시예에 따른 자체내장 테스트 방법은, 도 5를 참조하면, 주파수 분주 단계(S10), 제1 XOR 네트워크 연산 단계(S20), 딜레이 단계(S30), 제2 XOR 네트워크 연산 단계(S40), 천이횟수 계산 단계(S50), 해밍 거리 판단 단계(S60), 정상 작동(S70) 또는 고장 판별 단계(S80)를 포함하여 이루어진다.
주파수 분주 단계(S10)는 위상고정루프의 주파수 분주기(20)가 원 출력신호 Fvco를 입력받아 분주 신호를 생성하고, 이를 자체내장 테스트 장치(100)의 제1 XOR 네트워크(110a, 110b, 110c)로 입력하는 단계이다. 8분주인 경우 Fvco, F1/2, F1/4, F1/8 신호가 제1 XOR 네트워크(110a, 110b, 110c)로 입력된다.
제1 XOR 네트워크 연산 단계(S20)는 주파수 분주기(20)로부터 원 출력신호와 각 단계의 분주 신호들을 입력받아 각 신호들간에 XOR 연산을 수행한 후, 레벨 천이를 디지털 형태로 출력하는 단계이다. 이때, 각 XOR 연산은 클럭수가 가장 많은 원 출력신호 Fvco를 기준으로 매 클럭마다 이루어지는 것이 바람직하다. 8분주인 경우 1/8 분주 신호의 매 포지티브(positive) 레벨 당 XOR 연산의 출력값은 8개가 주어지게 된다. 상기 표 1을 참조하면, 원 출력신호 F가 정상적인 신호일 경우 매 클럭당 XOR 출력값들 상호간의 천이값은 1이 된다. 즉, 매 클럭당 XOR 출력값들 상호간에 1의 천이값을 가지게 되면 그 위상고정루프는 정상작동을 하고 있는 것이라고 판단할 수 있다. 이러한 과정을 회로적으로 구현하기 위해 딜레이 단계(S30)와 제2 XOR 네트워크 연산 단계(S40)가 수행된다.
딜레이 단계(S30)는 제1 XOR 네트워크 연산 단계(S20)에서 출력된 이전 출력값을 기억했다가, 제2 XOR 네트워크 연산 단계(S40)를 수행하기 위해 현재 출력값이 입력되면 기억되어 있던 이전 출력값을 출력하는 단계이다. 이러한 과정을 회로적으로 용이하게 구현하기 위해 D 래치 소자가 사용될 수 있다. 즉, 제2 XOR 네트워크 연산 단계(S40)를 통해 제1 XOR 네트워크 연산된 출력값 상호간의 천이값을 계산하기 위해, 딜레이 단계(S30)에서는 이전 출력값을 1클럭 간격동안 저장하고 있다가 현재 출력값이 입력되면 상기 이전 출력값을 출력하여 상호 간에 제2 XOR 네트워크 연산이 이루어질 수 있도록 한다.
제2 XOR 네트워크 연산 단계(S40)는 딜레이 단계(S30)를 통해 1클럭 딜레이되었다가 출력된 이전 출력값과, 제1 XOR 네트워크 연산이 끝난 현재 출력값 간에 XOR 연산을 수행하여 레벨 천이를 디지털 형태로 출력하는 단계이다. 상기 표 2를 참조하면, 원 출력신호 F가 정상적인 신호일 경우 제1 XOR 네트워크 연산의 출력값 상호간의 XOR 연산 출력값, 즉 제2 XOR 네트워크 연산의 출력값은 001, 010, 100 중 어느 하나의 값만 취하게 된다. 즉, 제2 네트워크 연산의 출력값에서 "1"의 개수는 항상 1개가 된다. 즉, 매 클럭당 제2 XOR 네트워크 연산의 출력값에서 "1"의 개수가 1개이면 그 위상고정루프는 정상작동을 하고 있는 것이라고 판단할 수 있다.
천이횟수 계산 단계(S50)는 제2 XOR 네트워크 연산 단계(S40)로부터 출력된 출력값을 통해 천이 횟수를 계산하고, 이를 통해 위상고정루프의 고장여부를 판단하는 단계이다. 제2 XOR 네트워크 연산의 출력값에서 "1"의 개수를 세면, 그것이 바로 천이횟수가 된다. 제2 XOR 네트워크 연산의 출력값에서 "1"의 개수는 해밍 거리와도 일치하게 된다(표 3 참조). 해밍 거리가 1인지의 여부를 판단하는 단계(S60)를 통해 해밍 거리가 1이면 그 위상고정루프가 정상작동하고 있다고 판단(S70)하고, 해밍 거리가 1이 아니면 그 위상고정루프가 고장이라고 판단(S80)한다. 표 4를 참조하면, 클럭 #1, #3과 같이 해밍 거리가 1이면 정상작동이고 클럭 #2와 같이 해밍 거리가 1이 아니면 천이 횟수가 1이 아니므로 정상작동에서 벗어난 상태라고 판단하면 된다.
한편, 본 발명은 컴퓨터로 읽을 수 있는 기록 매체에 컴퓨터가 읽을 수 있는 코드로 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다.
컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현하는 것을 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고, 본 발명을 구현하기 위한 기능적인(fun ction al) 프로그램, 코드 및 코드 세그먼트 들은 본 발명이 속하는 기술 분야의 프로그래머들에 의하여 용이하게 추론될 수 있다.
본 발명의 바람직한 실시예에 따른 위상고정루프의 자체내장 테스트 장치의 고장 검출율을 실험에 의해 측정하였다.
본 실험에서 사용된 위상고정루프는 전압제어발진기의 출력 주파수 F = 800MHz, 1/8의 분주비를 갖는 주파수 분주기를 사용하여, 주파수 발진기는 기준 주파수 F = 100MHz를 갖도록 하였다. 실험에 사용된 고장 모델에서 트랜지스터의 쇼트(short)는 1Ω을 사용하고, 트랜지스터의 오픈(open)은 10MΩ을 사용하여 모델링하였다.
실험은 드레인 오픈(drain open ; DO), 소스 오픈(source open ; SO), 게이트 오픈(gate open ; GO), 게이트-소스 쇼트(gate-source short ; GSS), 게이트-드레인 쇼트(gate-drain short ; GDS), 드레인-소스 쇼트(drain-source short ; DSS)와 같이 총 6개의 고장 종류 1077개에 대해 진행되었다. 상기 고장 종류에 따라 측정된 고장 검출율이 표 5에 나타나 있다.
고장종류 고장 검출율(%)
DO 100
SO 98.8
GO 81.7
GSS 100
GDS 100
DSS 98.3
평균 96.5
표 5를 참조하면 본 발명의 바람직한 실시예에 따른 자체내장 테스트 장치는 6개 고장 모델에 대해 평균 고장 검출율 96.5%를 보였다.
본 발명의 바람직한 실시예에 따른 자체내장 테스트 장치와 본 명세서의 배경기술에서 언급했던 기존 방식을 비교하여 표 6에 나타내었다.
비교예1 비교예2 비교예3 실시예
테스트 기법 (scheme) 기능 테스트 고장 테스트 고장 테스트 고장 테스트
루프 형태 (loop type) 깨짐(broken) 깨짐(broken) 깨지지 않음 (not broken) 깨지지 않음 (not broken)
오버헤드 (overhead) 높음 낮음 낮음 가장 낮음
테스트 접근도 (test access) 복잡 간단 간단 간단
테스트 시간 느림 빠름 빠름 빠름
고장 커버율 - 좋음 좋음 좋음
* 비교예1 : S. Sunter and A. Roy, "BIST for phase-locked loops in digital applications", in Proc . Int . Test Conf .,Sep. 1999, pp. 532-540.
* 비교예2 : Seongwon Kim and Mani Soma, "An All-Digital Built-in Selt-Test for High-Speed Phase-Locked Loops", IEEE Trans . on Circuits and Systems, Vol. 48, No. 2, Feb. 2001, pp. 141-150.
* 비교예3 : Chun-Lung, Yiting Lai, and Shu-Wei Wang, "Built-in Self-Test for Phase-Locked Loops", IEEE Trans . on Instruments and Measurement, Vol. 54, No. 3, Jun. 2005, pp. 996-1002.
표 6을 참조하면, 본 발명의 바람직한 실시예에 따른 자체내장 테스트 장치가 루프 형태, 오버헤드, 테스트 접근도 등을 포함한 전체적인 특성 면에서 가장 우수한 결과를 보임을 알 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
위상고정루프는 RF 시스템에서 주파수 합성, 회로 내의 클럭 생성, 잡음으로 인한 클럭 복원 등 다양하고 중요한 응용 분야를 갖고 있으므로, 본 발명은 이러한 위상고정루프를 사용하는 모든 디바이스에 적용가능하다. 해당 구조를 자동으로 생성해 주는 소프트웨어와 결합하여 CAD 관련 분야에 하나의 모듈로 공급가능하며, 특히 단일 품목보다는 기존의 툴(tool)에 해당 알고리즘을 삽입하는 방식의 적용이 가능하다.
도 1은 본 발명에 따른 자체내장 테스트 장치가 적용된 위상고정루프의 블록도이다.
도 2는 본 발명의 바람직한 실시예에 따른 자체내장 테스트 장치의 블록도이다.
도 3은 논리회로소자에 의해 구현한 자체내장 테스트 장치의 블록도이다.
도 4는 본 발명의 바람직한 실시예에 따른 자체내장 테스트 장치의 각 단계의 동작 파형을 도시한 도면이다.
도 5는 본 발명의 바람직한 실시예에 따른 자체내장 테스트 방법의 순서도이다.
<도면의 주요부분에 대한 부호의 설명>
10 - 전압제어발진기 20 - 주파수 분주기
30 - 위상 검출기 40 - 기준주파수 발진기
50 - 전위 펌프 60 - 루프 필터
100 - 자체내장 테스트 장치
110a, 110b, 110c - 제1 천이검출부
120a, 120b, 120c - 제2 천이검출부
130a, 130b, 130c - 딜레이부
150 - 천이횟수 계산부
210a, 210b, 210c - 제1 XOR 네트워크
220a, 220b, 220c - 제2 XOR 네트워크
230a, 230b, 230c - D 래치

Claims (16)

  1. 위상고정루프의 자체내장 테스트(Built-In Self Test) 장치에 있어서,
    상기 위상고정루프의 전압제어발진기의 원 출력신호와 상기 원 출력신호의 주파수가 분주된 분주신호들을 상기 위상고정루프의 주파수 분주기(Divider By N)로부터 입력받아, 각 신호들간의 레벨 천이를 검출하여 디지털 형태로 출력하는 제1 천이검출부;
    상기 제1 천이검출부로부터 출력된 레벨 천이값과, 상기 제1 천이검출부로부터 시간상으로 이전에 출력된 레벨 천이값을 서로 비교하여 상호간의 레벨 천이를 디지털 형태로 출력하는 제2 천이검출부; 및
    상기 제2 천이검출부의 출력값을 통해 천이 횟수를 계산하고, 이를 통해 상기 위상고정루프의 고장여부를 판단하는 천이횟수 계산부
    를 포함하는 것을 특징으로 하는 위상고정루프의 자체내장 테스트 장치.
  2. 제1항에 있어서,
    상기 제1 천이검출부의 이전 출력값을 기억했다가, 상기 제1 천이검출부로부터 상기 제2 천이검출부로 상기 이전 출력값의 다음 출력값이 입력되면, 기억된 상기 이전 출력값을 출력하는 딜레이(delay)부를 포함하는 것을 특징으로 하는 위상고정루프의 자체내장 테스트 장치.
  3. 제2항에 있어서,
    상기 딜레이부는 D래치(latch) 소자를 포함하는 것을 특징으로 하는 위상고정루프의 자체내장 테스트 장치.
  4. 제3항에 있어서,
    상기 D래치 소자의 입력클럭은 상기 위상고정루프의 기준 주파수(reference frequency) 발진기로부터 입력되는 기준 주파수인 것을 특징으로 하는 위상고정루프의 자체내장 테스트 장치.
  5. 제4항에 있어서,
    상기 기준 주파수 발진기의 파형이 포지티브(positive)일 때만 정상동작 여부를 테스트하는 것을 특징으로 하는 위상고정루프의 자체내장 테스트 장치.
  6. 제1항에 있어서,
    상기 제1 천이검출부와 상기 제2 천이검출부는 XOR(eXclusive OR) 연산기로 구현되는 것을 특징으로 하는 위상고정루프의 자체내장 테스트 장치.
  7. 제6항에 있어서,
    상기 천이횟수 계산부는 상기 제2 천이검출부의 출력값을 조합한 결과, "1"값이 단 한 번 나타나는 경우 이외에는 상기 전압제어발진기의 원 출력신호가 왜곡 된 것으로 판단하는 것을 특징으로 하는 위상고정루프의 자체내장 테스트 장치.
  8. 제6항에 있어서,
    상기 천이횟수 계산부는 상기 제1 천이검출부의 상기 이전 출력값과 상기 현재 출력값 간의 해밍 거리(hamming distance)가 1인 경우에만 상기 위상고정루프의 작동을 정상으로 판단하는 것을 특징으로 하는 위상고정루프의 자체내장 테스트 장치.
  9. 제2항에 있어서, 상기 제1 천이검출부는 상기 원 출력신호와 상기 분주신호 중 1/2 분주신호 간의 XOR연산값을 출력하는 제1 XOR 네트워크1, 상기 분주신호 중 상기 1/2 분주신호와 1/4 분주신호 간의 XOR연산값을 출력하는 제1 XOR 네트워크2 및 상기 분주신호 중 상기 1/4 분주신호와 1/8 분주신호 간의 XOR연산값을 출력하는 제1 XOR 네트워크3을 포함하고,
    상기 딜레이부는 상기 제1 XOR 네트워크1의 이전 출력값을 기억했다가 출력하는 D래치1, 상기 제1 XOR 네트워크2의 이전 출력값을 기억했다가 출력하는 D래치2 및 상기 제1 XOR 네트워크3의 이전 출력값을 기억했다가 출력하는 D래치3을 포함하며,
    상기 제2 천이검출부는 상기 제1 XOR 네트워크1의 출력값과 상기 D래치1의 출력값 간의 XOR연산값을 출력하는 제2 XOR 네트워크1, 상기 제1 XOR 네트워크2의 출력값과 상기 D래치2의 출력값 간의 XOR연산값을 출력하는 제2 XOR 네트워크2, 및 상기 제1 XOR 네트워크3의 출력값과 상기 D래치3의 출력값 간의 XOR연산값을 출력하는 제2 XOR 네트워크3을 포함하는 것을 특징으로 하는 위상고정루프의 자체내장 테스트 장치.
  10. 제9항에 있어서,
    상기 D래치3의 데이터 단자와 컨트롤 단자에는 상기 위상고정루프의 기준 주파수 발진기로부터 기준 주파수가 입력되되, 각각 "1"값이 입력되는 것을 특징으로 하는 위상고정루프의 자체내장 테스트 장치.
  11. 전압의 변화에 따라 발진을 만드는 전압제어발진기(VCO);
    상기 전압제어발진기에서 출력된 출력주파수를 받아 낮은 주파수로 분주하거나, 새로운 주파수를 합성하는 주파수 분주기;
    상기 주파수 분주기에서 출력된 주파수와 기준 주파수 발진기에서 출력된 기준 주파수의 위상차를 검출하는 위상 검출기(phase detector);
    상기 위상 검출기를 통해 검출된 위상차만큼 내부 전하를 조절하는 전하 펌프(charge pump); 및
    제1항 내지 제10항 중 어느 한 항에 따른 자체내장 테스트 장치
    를 포함하는 것을 특징으로 하는 위상고정루프.
  12. 위상고정루프의 자체내장 테스트(Built-In Self Test) 방법에 있어서,
    (a) 상기 위상고정루프의 전압제어발진기의 원 출력신호와 상기 원 출력신호의 주파수가 분주된 분주신호들을 입력받아 각 신호들간에 XOR(eXclusive OR) 연산을 수행하여 레벨 천이를 디지털 형태로 출력하는 단계;
    (b) 상기 (a)단계로부터 출력된 레벨 천이값과, 상기 (a)단계로부터 시간상으로 이전에 출력된 레벨 천이값 간에 XOR 연산을 수행하여 레벨 천이를 디지털 형태로 출력하는 단계; 및
    (c) 상기 (b)단계로부터 출력된 출력값을 통해 천이 횟수를 계산하고, 이를 통해 상기 위상고정루프의 고장여부를 판단하는 단계
    를 포함하는 것을 특징으로 하는 위상고정루프의 자체내장 테스트 방법.
  13. 제12항에 있어서,
    상기 (a)단계에서 출력된 상기 이전 출력값을 기억했다가, 상기 (b)단계를 수행하기 위해 상기 현재 출력값이 입력되면 기억되어 있던 상기 이전 출력값을 출력하는 딜레이(delay) 단계를 더 포함하는 것을 특징으로 하는 위상고정루프의 자체내장 테스트 방법.
  14. 제12항에 있어서,
    상기 (c)단계는 상기 (b)단계의 출력값을 조합하여 "1"값이 단 한 번 나타날 때만 정상작동으로 판단하는 것을 특징으로 하는 위상고정루프의 자체내장 테스트 방법.
  15. 제13항에 있어서,
    상기 딜레이 단계에서 상기 위상고정루프로부터 기준 주파수 클럭을 입력받아 상기 기준 주파수가 활성화(active high)로 되는 동안 상기 (a)단계의 XOR 값들을 저장한 후, 상기 (b)단계에서 상기 저장값과 상기 현재 출력값 간의 XOR 연산을 수행하는 것을 특징으로 하는 위상고정루프의 자체내장 테스트 방법.
  16. 제12항 내지 제15항 중 어느 한 항에 따른 위상고정루프의 자체내장 테스트 방법이 프로그램으로 수록된 컴퓨터가 판독가능한 저장매체.
KR1020070074935A 2007-07-26 2007-07-26 위상고정루프의 자체내장 테스트 장치와 이를 포함하는위상고정루프, 위상고정루프의 자체내장 테스트 방법 및이를 수록한 저장매체 KR100940920B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070074935A KR100940920B1 (ko) 2007-07-26 2007-07-26 위상고정루프의 자체내장 테스트 장치와 이를 포함하는위상고정루프, 위상고정루프의 자체내장 테스트 방법 및이를 수록한 저장매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070074935A KR100940920B1 (ko) 2007-07-26 2007-07-26 위상고정루프의 자체내장 테스트 장치와 이를 포함하는위상고정루프, 위상고정루프의 자체내장 테스트 방법 및이를 수록한 저장매체

Publications (2)

Publication Number Publication Date
KR20090011400A true KR20090011400A (ko) 2009-02-02
KR100940920B1 KR100940920B1 (ko) 2010-02-08

Family

ID=40682536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070074935A KR100940920B1 (ko) 2007-07-26 2007-07-26 위상고정루프의 자체내장 테스트 장치와 이를 포함하는위상고정루프, 위상고정루프의 자체내장 테스트 방법 및이를 수록한 저장매체

Country Status (1)

Country Link
KR (1) KR100940920B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091908A (ja) 1998-09-14 2000-03-31 Oki Electric Ind Co Ltd フェーズロックドループのテスト回路
JP3179429B2 (ja) * 1999-01-29 2001-06-25 日本電気アイシーマイコンシステム株式会社 周波数測定用テスト回路及びそれを備えた半導体集積回路
JP3762281B2 (ja) 2001-10-17 2006-04-05 シャープ株式会社 テスト回路及びテスト方法
KR20050072254A (ko) * 2004-01-06 2005-07-11 삼성탈레스 주식회사 피엘엘 회로의 불량 검출 장치

Also Published As

Publication number Publication date
KR100940920B1 (ko) 2010-02-08

Similar Documents

Publication Publication Date Title
US9170564B2 (en) Time-to-digital converter and PLL circuit using the same
US7999583B2 (en) Method and apparatus for on-chip phase error measurement to determine jitter in phase-locked loops
US20080018369A1 (en) Phase locked loop (PLL) method and architecture
US8384453B1 (en) Frequency adjustment in a control system
US9654121B1 (en) Calibration method and apparatus for phase locked loop circuit
US11461504B2 (en) Apparatus for autonomous security and functional safety of clock and voltages including adjustment of a divider ratio
US11218153B1 (en) Configurable built-in self-test for an all digital phase locked loop
US20070002994A1 (en) Clock jitter estimation apparatus, systems, and methods
JP4514932B2 (ja) 校正された周波数変調位相同期ループのための方法および装置
US6642754B1 (en) Clock signal generator employing a DDS circuit
US7023195B2 (en) Module, system and method for testing a phase locked loop
US10129121B2 (en) Clock circuit jitter calibration
US7570043B2 (en) Switches bidirectionally connecting external lead to PLL voltage tune line
KR20160083695A (ko) 주파수 합성기의 출력을 제어하기 위한 장치 및 방법
US9258001B1 (en) Dual-input oscillator for redundant phase-locked loop (PLL) operation
KR100940920B1 (ko) 위상고정루프의 자체내장 테스트 장치와 이를 포함하는위상고정루프, 위상고정루프의 자체내장 테스트 방법 및이를 수록한 저장매체
US20100097102A1 (en) Semiconductor integrated circuit and method for testing semiconductor integrated circuit
US20110260761A1 (en) Temperature compensation in a phase-locked loop
US8368478B2 (en) Integrated circuit frequency generator
US7539473B2 (en) Overshoot reduction in VCO calibration for serial link phase lock loop (PLL)
US7508244B2 (en) Tuning of a phase-locked loop, and an electronic device
US10970163B2 (en) Frequency signal generator, a frequency modulated continuous wave radar system and a method for generating a frequency signal
US9893878B1 (en) On-chip jitter measurement for clock circuits
US9748970B1 (en) Built-in-self-test circuit for sigma-delta modulator
Pandit et al. Design and implementation of PLL frequency synthesizer using PE3336 IC for IRS applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121123

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee