KR20090011284A - Manufacting method of semiconductor device - Google Patents
Manufacting method of semiconductor device Download PDFInfo
- Publication number
- KR20090011284A KR20090011284A KR1020070074722A KR20070074722A KR20090011284A KR 20090011284 A KR20090011284 A KR 20090011284A KR 1020070074722 A KR1020070074722 A KR 1020070074722A KR 20070074722 A KR20070074722 A KR 20070074722A KR 20090011284 A KR20090011284 A KR 20090011284A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide layer
- trench
- semiconductor substrate
- etching
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 19
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 19
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- 238000005507 spraying Methods 0.000 claims description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910021642 ultra pure water Inorganic materials 0.000 claims description 3
- 239000012498 ultrapure water Substances 0.000 claims description 3
- 238000011049 filling Methods 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 239000011800 void material Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 68
- 239000000243 solution Substances 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 소자 분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a device isolation film of a semiconductor device.
일반적으로 반도체 기판 상에 트랜지스터와 같은 능동소자 및 커패시터와 같은 수동소자를 형성하는 공정에 있어서, 반도체 기판에 전기적으로 도통이 가능한 활성영역과, 전기적 도통을 방지하고 기판 상에 형성되는 각각의 소자를 분리시키는 소자 분리 영역을 형성한다.In general, in the process of forming an active element such as a transistor and a passive element such as a capacitor on a semiconductor substrate, the active region electrically conductive to the semiconductor substrate, and each element formed on the substrate to prevent electrical conduction A device isolation region for separating is formed.
이러한, 소자 분리 영역을 형성하는 공정에 있어서, 반도체 기판에 일정한 깊이를 가지는 트렌치(trench)를 형성하고, 트렌치에 갭필(Gap fill) 산화층(oxide layer)을 증착한 후, 화학적 연마공정을 실시하여 갭필 산화층의 불필요한 부분을 제거한다.In the process of forming the device isolation region, a trench having a predetermined depth is formed in the semiconductor substrate, a gap fill oxide layer is deposited in the trench, and then a chemical polishing process is performed. Unnecessary portions of the gapfill oxide layer are removed.
이러한, 공정을 통해서 반도체 기판 상에 소자 분리막(shallow trench isolation : STI)를 형성한다.Through such a process, a shallow trench isolation (STI) is formed on the semiconductor substrate.
그러나, 최근에 들어 반도체 소자가 고집적화 및 초미세화 됨으로 인해, 소자 분리막의 형성을 위한 트렌치의 종횡비(aspet ratio)가 커지게 되었다. 즉, 트 렌치의 종 길이가 횡 길이 대비 커지게 됨으로 인해, 트렌치의 내부에 갭필 산화층을 매립시 산화층이 트렌치 내부에 완전히 매립되지 않는 문제가 있다.However, in recent years, due to the high integration and ultra-fineness of semiconductor devices, the aspect ratio of trenches for forming device isolation layers is increased. That is, since the longitudinal length of the wrench becomes larger than the horizontal length, there is a problem that the oxide layer is not completely embedded in the trench when the gapfill oxide layer is embedded in the trench.
도 1 및 도 2는 종래 기술에 따른 소자 분리막 형성방법을 나타내는 단면도이다.1 and 2 are cross-sectional views illustrating a method of forming a device isolation film according to the prior art.
도 1 및 2를 참조하면, 반도체 기판(10) 상에 산화막 및 질화막을 순차적으로 적층한 다음, 감광막을 이용한 포토리쏘그래피 공정을 실시하여, 패드 패턴(미도시)을 형성한다. 이 패드 패턴을 마스크로 이용하여 반도체 기판(10)을 식각함으로써 반도체 기판(10) 내에 소자 분리 영역을 정의하는 스페이스 패턴(20) 및 트렌치(40)를 형성한다.1 and 2, an oxide film and a nitride film are sequentially stacked on the
이후, 스페이스 패턴(20) 및 트렌치(40)의 형성에 의해 노출된 반도체 기판(10)을 보호하기 위해, 반도체 기판(10) 상에 산화막(30)을 형성한다.Thereafter, an
이후, 도 2에 도시된 바와 같이 반도체 기판(10) 전면에 산화 물질을 도포하여, 트렌치(40) 내부에 갭필 산화층(50)을 매립하여 소자 분리막(STI)을 형성한다.Subsequently, as illustrated in FIG. 2, an oxidizing material is coated on the entire surface of the
그러나, 트렌치(40) 내부에 갭필 산화층(50)을 매립하는 공정시 스페이스 패턴(20) 상에도 갭필 산화층(50)이 도포됨으로 인해, 스페이스 패턴(20)의 상측 가장자리 부분(22)에 보이드(60)가 형성되어 트렌치(40)의 내부에 갭필 산화층(50)이 완전히 매립되지 못하게 된다.However, since the gap
이는 앞에서 설명한 바와 같이, 소자 분리막의 형성을 위한 트렌치(40)의 종횡비(aspet ratio)가 4:1 이상으로 커지게 됨(트렌치의 종 길이가 횡 길이에 4배 이상으로 커지게 됨)으로 인해, 트렌치(40)의 내부에 갭필 산화층(50)이 완전히 매립되기 이전에 스페이스 패턴(20)의 상측 가장자리 부분(22)에 형성되는 보이드(void)(60)가 트렌치(40)의 개구부를 차단하여 갭필 산화층(50)이 트렌치(40) 내부에 도포되는 것을 방해하기 때문이다.This is because, as described above, the aspect ratio of the
트렌치 내부에 갭필 산화층을 매립하는 공정시 스페이스 패턴 상에도 갭필 산화층이 도포됨으로 인해, 스페이스 패턴의 상측 가장자리 부분에 보이드가 형성되어 트렌치의 내부에 갭필 산화층이 완전히 매립되지 못하는 문제점이 있다.Since the gapfill oxide layer is also coated on the space pattern during the process of filling the gapfill oxide layer in the trench, voids are formed in the upper edge portion of the space pattern, thereby preventing the gapfill oxide layer from being completely embedded in the trench.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 소자 분리막을 형성하는 공정에 있어서, 트렌치 내부에 갭필 산화층을 원활히 형성할 수 있는 반도체 소자의 제조방법을 제공하는데 있다.In order to solve the above problems, the present invention is to provide a method of manufacturing a semiconductor device capable of smoothly forming a gap fill oxide layer in the trench in the process of forming a device isolation film.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 소자 분리 영역을 정의하는 트렌치 및 스페이스 패턴이 형성된 반도체 기판 전면에 산화 물질을 도포하여 상기 트렌치 내부의 일정 높이까지 제 1 갭필 산화층을 형성하는 제 1 단계와,상기 스페이스 패턴 상에 형성된 산화층의 일부를 에칭하는 제 2 단계와, 상기 산화층이 에칭된 상기 반도체 기판 상에 보호막을 형성하는 제 3 단계와, 상기 스페이스 패턴 상에 잔존하는 산화층을 추가로 에칭하는 제 4 단계와, 상기 반도체 기판 전면에 산화 물질을 도포하여 상기 트렌치 내부에 제 2 갭필 산화층을 형성하는 제 5 단계를 포함하여 이루어지는 것을 특징으로 한다.The semiconductor device manufacturing method according to an embodiment of the present invention for achieving the above object is applied to the entire surface of the semiconductor substrate formed with the trench and the space pattern defining the device isolation region to a predetermined height inside the trench. A first step of forming a first gap fill oxide layer, a second step of etching a portion of the oxide layer formed on the space pattern, a third step of forming a protective film on the semiconductor substrate on which the oxide layer is etched, and the space pattern And a fourth step of additionally etching the remaining oxide layer on the semiconductor layer, and a fifth step of forming a second gapfill oxide layer in the trench by applying an oxidizing material to the entire surface of the semiconductor substrate.
본 발명의 실시 예에 따른 반도체 소자의 제조방법 있어서, 상기 트렌치는 종 길이가 횡 길이보다 4배 이상의 값을 가지는 것을 특징으로 하다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, the trench is characterized in that the longitudinal length has a value four times or more than the horizontal length.
본 발명의 실시 예에 따른 반도체 소자의 제조방법에 있어서, 상기 제 1 단계의 산화 물질은 03 또는 TEOS(Tetra Ethyl Ortho Silicate) 또는 USG(Undoped Silcate Glass) 중 하나 이상의 물질인 것을 특징으로 한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, the oxidizing material of the first step is characterized in that the material of at least one of 0 3 or TEOS (Tetra Ethyl Ortho Silicate) or USG (Undoped Silcate Glass).
본 발명의 실시 예에 따른 반도체 소자의 제조방법에 있어서, 상기 제 1 단계의 제 1 갭필 산화층은 상기 트렌치 내부에 ¼ 내지 ½ 높이를 가지도록 형성되는 것을 특징으로 한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, the first gap fill oxide layer of the first step is formed to have a height of ¼ to ½ in the trench.
본 발명의 실시 예에 따른 반도체 소자의 제조방법에 있어서, 산화층의 일부를 에칭하는 제 2 단계는 불산(HF)과 암모늄플로라이드(NH4F)를 6 : 25 내지 1 : 30의 비율로 혼합한 식각액(HF : NHF4 = 1 ∼ 6 : 25 ∼ 30)을 20 ~ 40[㎖/min] 용량으로 20[sec] ∼ 30[sec] 동안 분사하는 것을 특징으로 한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, the second step of etching a portion of the oxide layer is a mixture of hydrofluoric acid (HF) and ammonium fluoride (NH 4 F) in a ratio of 6: 25 to 1: 30. One etchant (HF: NHF 4 = 1 to 6: 25 to 30) is sprayed for 20 [sec] to 30 [sec] at a capacity of 20 to 40 [ml / min].
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 스페이스 패턴 상에 형성된 산화층을 50Å 내지 100Å의 두께를 가지도록 에칭하는 것을 특징으로 한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention is characterized by etching the oxide layer formed on the space pattern to have a thickness of 50 kPa to 100 kPa.
본 발명의 실시 예에 따른 반도체 소자의 제조방법에 있어서, 상기 제 2 단계 이후, 상기 반도체 기판에 N2 가스를 분사하여 상기 반도체 기판을 건조시키는 단계를 추가로 포함하는 것을 특징으로 한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, after the second step, further comprising the step of drying the semiconductor substrate by injecting N 2 gas to the semiconductor substrate.
본 발명의 실시 예에 따른 반도체 소자의 제조방법에 있어서, 상기 보호막을 형성하는 제 3 단계는 NH4OH, H2O2, DIH2O를 1 : 2 ~ 4 : 20 ~ 400 비율로 혼합한 용 액을 20~40[㎖/min] 용량으로 10[min] ~ 20[min] 동안 분사하여 상기 반도체 기판 상의 불순물 및 파티클을 제거함과 아울러 상기 보호막을 형성하는 것을 특징으로 한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, the third step of forming the protective film is a mixture of NH 4 OH, H 2 O 2 , DIH 2 O in the ratio of 1: 2 ~ 4: 20 ~ 400. The solution is sprayed at a capacity of 20 to 40 [ml / min] for 10 [min] to 20 [min] to remove impurities and particles on the semiconductor substrate and to form the protective film.
본 발명의 실시 예에 따른 반도체 소자의 제조방법에 있어서, 상기 산화층을 추가로 에칭하는 제 4 단계는 초순수Deionized Water : DI water)와 HF를 100 : 1 내지 800 : 1로 혼합한 용액을 20~40[㎖/min] 용량으로 10[sec] ~ 30[sec] 동안 분사하여 상기 반도체 기판 상에 잔존하는 불순물 및 산화층을 추가로 제거하는 것을 특징으로 한다.In a method of manufacturing a semiconductor device according to an embodiment of the present invention, the fourth step of additionally etching the oxide layer is 20 ~ 20 to a solution obtained by mixing ultrapure Deionized Water (DI water) and HF in a ratio of 100: 1 to 800: 1 10 [sec] to 30 [sec] at a capacity of 40 [ml / min] to further remove impurities and oxide layers remaining on the semiconductor substrate.
본 발명의 실시 예에 따른 반도체 소자의 제조방법에 있어서, 상기 트렌치 내부에 상기 제 2 갭필 산화층을 형성하는 제 5 단계는 상기 반도체 기판 전면에 03 또는 TEOS 또는 USG 중 하나 이상의 물질을 도포하여 상기 제 1 산화층이 매립되고 남은 트렌치 내부 공간에 상기 제 2 산화층을 형성하는 것을 특징으로 한다.In a method of manufacturing a semiconductor device according to an embodiment of the present invention, the fifth step of forming the second gap fill oxide layer in the trench may be performed by coating one or more materials of 0 3 or TEOS or USG on the entire surface of the semiconductor substrate. The second oxide layer is formed in the remaining trench internal space after the first oxide layer is embedded.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 제 5 단계 이후, 상기 트렌치 영역을 제외한 부분에 쌓여있는 산화층을 습식 또는 건식 에칭 방법을 이용하여 제거하는 단계를 추가로 포함하는 것을 특징으로 한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention may further include, after the fifth step, removing the oxide layers accumulated in portions except the trench region by using a wet or dry etching method. .
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 트렌치의 종 길이가 횡 길에보다 4배 이상의 값을 가지는 구조에서 보이드(void) 없이 트렌치 내부에 산화막을 매립하여 반도체 소자의 제조효율을 향상시킬 수 있다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, in the structure in which the longitudinal length of the trench has a value of four times or more than the width of the trench, an oxide film is embedded in the trench without voids to improve the manufacturing efficiency of the semiconductor device. Can be.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.Hereinafter, the technical objects and features of the present invention will be apparent from the description of the accompanying drawings and the embodiments. Looking at the present invention in detail.
도 3 내지 도 5는 본 발명의 실시 예에 따른 소자 분리막 형성 방법을 나타내는 단면도이다.3 to 5 are cross-sectional views illustrating a method of forming an isolation layer in accordance with an embodiment of the present invention.
도 3 내지 도 5를 참조하면, 반도체 기판(110) 상에 도시되지 않은 산화막 및 질화막을 순차적으로 적층한 다음, 감광막을 이용한 포토리쏘그래피 공정을 실시하여, 패드 패턴(미도시)을 형성한다.3 to 5, an oxide film and a nitride film (not shown) are sequentially stacked on the
이렇게 형성된 패드 패턴을 마스크로 이용하여 반도체 기판(110)을 식각하여 도 3에 도시된 바와 같이, 반도체 기판(110) 내에 소자 분리 영역을 정의하는 스페이스 패턴(120) 및 소정 깊이를 가지는 트렌치(140)을 형성한다. 여기서, 반도체 기판(110)은 실리콘(Si) 기판을 사용한다.As shown in FIG. 3, the
이후, 진행되는 제조공정에 의해 노출될 수 있는 반도체 기판(110)을 보호하기 위해, 반도체 기판(110) 상에 산화막(130)을 형성한다.Thereafter, an
여기서, 소자 분리 영역을 정의하는 트렌치(140)의 종횡비(aspect ratio, a:b)는 4:1 이상의 값(트렌치의 종 길이가 횡 길이에 비해 커지게 됨.)을 가진다. 즉, 트렌치(140) 횡 길이의 비가 1일 때, 종 길이의 비가 4 이상이 됨을 의미한다. 이렇게 트렌치(140)의 종 길이의 비가 횡 길이의 비보다 커지게 되는 것은, 최근에 들어 반도체 소자가 고집적화 및 초미세화 됨으로 인해, 동일 면적의 반도체 기 판(110)에 많은 수의 소자를 형성시키게 하기 위함이다.Here, the aspect ratio (a: b) of the
이러한 트렌치(140)의 종횡비 증가는 트렌치(140)의 내부에 갭필(Gap fill) 산화층(oxide layer)을 매립시 스페이스 패턴(120)의 상측 가장자리 부분(122)에서 보이드(void)가 발생되어 산화층이 트렌치(140) 내부에 완전히 매립되지 않는 원인이 된다.The increase in the aspect ratio of the
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 이러한 문제점을 개선하는 것을 목적으로 한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention aims to improve this problem.
이후, 도 4에 도시된 바와 같이 반도체 기판(110) 전면에 산화 물질을 도포하여, 트렌치(140) 내부의 일정 높이(트렌치 내부의 ¼ 내지 ½ 높이)까지 제 1 갭필 산화층(150a)을 매립한다. 여기서, 제 1 갭필 산화층(150a)을 트렌치(140) 내부에 한번에 매립할 경우, 종래와 같은 문제점이 생길 수 있기 때문에 본 발명의 실시 예에 서는 도 4 및 도 5에 도시된 바와 같이, DWD(Deposition Wet etch Deposition) 공정을 실시하여 트렌치(140)에 갭필 산화층(150) 2차례로 나누어 매립한다.Thereafter, as illustrated in FIG. 4, an oxidizing material is applied to the entire surface of the
이를 보다 자세히 설명하면, 트렌치(140) 내부에 매립되는 제 1 갭필 산화층(150a)의 재료(material)는 03 또는 TEOS(Tetra Ethyl Ortho Silicate) 또는 USG(Undoped Silcate Glass) 중 어느 하나 이상의 물질을 사용하며, 이러한 03 또는 TEOS 또는 USG 중 하나의 물질을 트렌치(140) 내부의 ¼ 내지 ½의 높이까지 매립하여 제 1 갭필 산화층(150a)를 형성한다.In more detail, the material of the first
이후, 트렌치(140) 내부에 제 1 갭필 산화층(150a)를 매립시, 스페이스 패턴(120) 상에 쌓인 산화층(150a)을 습식 에칭(Wet etching) 방법을 이용하여 식각(제거)한다.Subsequently, when the first gap
여기서, 습식 에칭(Wet etching) 방법을 보다 자세히 설명하면, 트렌치(140) 내에 일정 높이까지 1차적으로 제 1 갭필 산화층(150a)을 형성한 후, 2단계의 습식 에칭를 실시하여 스페이스 패턴(120) 상에 쌓여있는 산화층(150a)을 식각(제거)한다.Here, the wet etching method will be described in more detail. After the first gap
먼저, 에칭 속도가 빠른 BHF 에칭을 1차로 실시한 후, BHF 에칭에 비해 상대적으로 에칭 속도가 느리지만 정밀하게 식각할 수 있는 DHF 에칭을 2차로 실시하여 스페이스 패턴(120) 상에 쌓여있는 산화층(150a)을 정밀하게 제거한다.First, BHF etching with a high etching rate is performed first, and then an
BHF 에칭 방법은 불산(HF)과 암모늄플로라이드(NH4F)의 혼합 용액인 BHF(Buffered HF) 용액을 이용한 습식 시각방법으로 1차로 실시되는 BHF 에칭은 다음의 조건으로 실시한다.The BHF etching method is a wet visual method using a BHF (Buffered HF) solution, which is a mixed solution of hydrofluoric acid (HF) and ammonium fluoride (NH 4 F), to be primarily performed under the following conditions.
NHF4와 HF를 [30 : 6]비로(바람직한 비율은[NHF4 : HF = 25 ~ 30 : 1 ~ 6]) 혼합한 식각액을 20 ~ 40[㎖/min] 용량으로 20[sec]~30[sec] 동안 분사한다. 이후, N2 가스를 분사하여 건조시킨다.NHF 4 and HF in proportion to [30: 6] (the preferred ratio is [NHF 4 : HF = 25 ~ 30: 1 ~ 6]) Spray the mixed etchant for 20 [sec] ~ 30 [sec] with 20 ~ 40 [mL / min] capacity. Thereafter, N 2 gas is sprayed to dry.
이러한, BHF 에칭 공정은 스페이스 패턴(120) 상에 쌓여있는 산화층(150a)의 두께가 반도체 기판(110)으로부터 50Å~100Å이 되도록 실시한다. 즉, 스페이스 패턴(120) 상에 쌓여있는 산화층(150a)이 50Å~100Å의 두께를 가지도록 BHF 에칭을 실시 한다.The BHF etching process is performed such that the thickness of the
앞의 설명에서는 BHF 에칭 공정의 조건을 NHF4와 HF를 [30:6]비로(바람직한 비율은[NHF4 : HF = 25 ~ 30 : 1 ~ 6]) 혼합한 식각액을 20~40[㎖/min] 용량으로 20[sec] ~ 30[sec] 동안 분사하는 것으로 설명하였으나, 이것은 산화층(150a)이 통상의 두께를 가지는 경우의 조건을 개시한 것이고, 산화층(150a)이 이보다 얇거나 두껍게 형성되어 있는 경우에는 BHF 식각 용액의 용량 및 분사 시간과 같은 에칭 조건은 달라질 수 있다.In the preceding description, the conditions for the BHF etching process are NHF 4 and HF in the ratio [30: 6] (the preferred ratio is [NHF 4]. : HF = 25 to 30: 1 to 6]) The mixed etchant was sprayed for 20 [sec] to 30 [sec] at a capacity of 20 to 40 [ml / min], but this was performed by the
이후, BHF 에칭 공정을 실시한 반도체 기판(110) 상에 SC-1 세정 공정을 실시하여 불순물을 제거하고, 보호막(170)을 형성한다.Subsequently, an SC-1 cleaning process is performed on the
SC-1 세정 공정은 NH4OH + H2O2 + DI Water가 혼합된 용액을 이용하여 앞에서 설명한 BHF 에칭 공정을 실시한 후, 반도체 기판(110) 상에 잔존하는 불순물 및 산화층(150a)의 파티클(Paticle)을 제거시키고, 반도체 기판(110) 상에 보호막(170)을 형성한다.In the SC-1 cleaning process, the BHF etching process described above is performed using a solution in which NH 4 OH + H 2 O 2 + DI Water is mixed, and the impurities and particles of the
여기서, 보호막(170)은 이후 수행되는 제 2 산화층(150b)을 형성하는 공정 시 스페이스 패턴(120)의 상부 쪽에 쌓이는 산화막의 양을 낮추기 위한 것으로, 스페이스 패턴(120)의 상부 쪽에 형성되어 있는 SiN이 트렌치(140) 내부에 형성되어 있는 산화층보다 증착율(deposition rate)이 높이 때문에 두 부분의 증착율을 맞춰주기 위해 형성한다. 또한, 보호층(170)은 이후 진행되는 공정 과정에서 반도체 기판(110)을 보호하는 역할을 한다.Here, the
이러한, 보호층(170)이 없으면 스페이스 패턴(120) 상측 모서리 부분(122)에 많은 양의 산화물이 증착되어 종래와 같이, 트렌치(140) 내부에 갭필 산화층(150)이 완전히 매립되지 않는 문제점이 발생될 수 있다.If the
SC-1 세정 공정 및 보호막(170) 형성 공정은 다음의 조건으로 실시한다.SC-1 washing | cleaning process and the
NH4OH, H2O2, DIH2O가 1 : 2 ~ 4 : 20 ~ 400로 혼합된 용액을(NH4OH : H2O2 : DIH2O = 1 : 2 ~ 4 : 20 ~ 400])을 20~40[㎖/min] 용량으로 10[min] ~ 20[min] 동안 분사하여 보호막(170)을 형성한다. NH 4 OH, H 2 O 2 , DIH 2 O is 1: 2 ~ 4: NH (the solution was mixed with 20 ~ 400 4 OH: H 2 O 2 : DIH 2 O = 1: 2 to 4: 20 to 400]) is sprayed for 10 [min] to 20 [min] at a capacity of 20 to 40 [ml / min] to form a
이러한, 보호막(170)에 의해 트렌치(140)의 종횡비가 2 ~ 3 : 1 또는 4 : 1 이상이 되어도(트렌치 종 길이의 비가 횡 길이의 비 대비 증가 되어도) 도 5에 도시된 바와 같이, 트렌치(140) 내부에 보이드(void) 없이 갭칠 산화층(150)을 완전히 매립할 수 있도록 한다.Even if the aspect ratio of the
BHF 에칭 공정 및 SC-1 세정 공정을 실시한 후, DHF 에칭 공정을 실시하여 스페이스 패턴(120) 상에 잔존하는 산화막을 제거한다.After performing the BHF etching step and the SC-1 cleaning step, the DHF etching step is performed to remove the oxide film remaining on the
DHF(Diluted HF) 에칭 공정은 불산(HF)을 초순수(DI Water)로 희석시킨 용액(HF/DIH2O)을 이용한 습식 식각 공정으로서 초순수(DI Water)와 불산(HF)을 10:1 내지 800:1의 비율로 혼합한 용액을 이용한다.Diluted HF (DHF) etching process is a wet etching process using a solution (HF / DIH 2 O) diluted with hydrofluoric acid (HF) with ultra pure water (DI Water). A solution mixed at a ratio of 800: 1 is used.
여기서, 본 발명의 실시 예에 따른 반도체 소자의 제조방법에서 2차로 실시되는 DHF 에칭 공정은 다음의 조건으로 실시한다.Here, in the method of manufacturing a semiconductor device according to an embodiment of the present invention, the second DHF etching process is performed under the following conditions.
초순수(Deionized Water : DI water)와 불산(HF)을 100 : 1 내지 800 : 1로 혼합한 용액(DIW : HF = 400 : 1 ~ 800 : 1)을 20~40[㎖/min] 용량으로 10[sec] ~ 30[sec] 동안 분사한다. A solution in which DI water and hydrofluoric acid (HF) were mixed at 100: 1 to 800: 1 (DIW: HF = 400: 1 to 800: 1) was added at a capacity of 20 to 40 [mL / min]. Spray for [sec] ~ 30 [sec].
이러한, DHF 에칭 공정을 이용하여 스페이스 패턴(120) 상에 50Å~100Å의 두께를 가지고 잔존하는 산화층(150a)과 파티클을 정밀하게 제거한다.By using the DHF etching process, the
앞의 설명에서는 DHF 에칭 공정의 조건을 초순수(DI water)와 HF를 400:1~800:1로 혼합한 용액(DIW : HF = 400 : 1 ~ 800 : 1)을 20 ~ 40[㎖/min] 용량으로 10[sec] ~ 30[sec] 동안 분사하는 것으로 설명하였으나, 이것은 스페이스 패턴(120) 상에 잔존하는 산화층(150a)의 두께가 달리질 경우에는 식각 용액의 용량 및 분사 시간과 같은 조건은 달라질 수 있다.In the above description, the conditions of the DHF etching process are 20 to 40 [ml / min using a mixture of ultra pure water (DI water) and HF in a range of 400: 1 to 800: 1 (DIW: HF = 400: 1 to 800: 1). It is described that the spraying for 10 [sec] ~ 30 [sec] in the capacity, this is the same condition as the volume and spraying time of the etching solution when the thickness of the
앞에서 설명한 바와 같은, 2단계의 BHF 및 DHF 식각 공정을 통해 스페이스 패턴(120) 상에 잔존하는 산화층(150a)을 완전히 제거한 후, 반도체 기판(110) 전면에 03 또는 TEOS(Tetra Ethyl Ortho Silicate) 또는 USG(Undoped Silcate Glass) 중 하나 이상의 물질을 도포하여 도 5에 도시된 바와 같이, 제 1 산화층(150a)이 매립되고 남은 트렌치(140) 내부 공간에 제 2 산화층(150b)을 형성한다.As described above, after completely removing the
이후, 트렌치(140) 영역을 제외한 부분에 쌓여있는 산화층(150b)을 습식 또는 건식 에칭 방법으로 제거하여 반도체 소자의 소자 분라막(STI)을 완성한다.Subsequently, the
앞에서 설명한 제조방법을 통해, 트렌치(140)의 종횡비가 4 : 1 이상을 가지는 구조에서 소자 분리막(STI) 형성시, 보이드(void) 없이 트렌치(140) 내부에 산화층(150)을 매립하여 반도체 소자의 제조효율을 향상시킬 수 있다.Through the above-described manufacturing method, when the device isolation layer (STI) is formed in a structure having an aspect ratio of the
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.
도 1 및 도 2는 종래 기술에 따른 소자 분리막 형성방법을 나타내는 단면도.1 and 2 are cross-sectional views showing a method of forming a device isolation layer according to the prior art.
도 3 내지 도 5는 본 발명의 실시 예에 따른 소자 분리막 형성 방법을 나타내는 단면도.3 to 5 are cross-sectional views illustrating a method of forming an isolation layer in accordance with an embodiment of the present invention.
<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10, 110 : 기판 20, 120 : 스페이스 패턴10, 110:
30, 130 : 버퍼층 40, 140 : 트렌치30, 130:
50, 150 : 갭필 산화층 60 : 보이드(void)50, 150: gap fill oxide layer 60: void
170 : 보호층170: protective layer
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070074722A KR100902592B1 (en) | 2007-07-25 | 2007-07-25 | Manufacting method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070074722A KR100902592B1 (en) | 2007-07-25 | 2007-07-25 | Manufacting method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090011284A true KR20090011284A (en) | 2009-02-02 |
KR100902592B1 KR100902592B1 (en) | 2009-06-11 |
Family
ID=40682440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070074722A KR100902592B1 (en) | 2007-07-25 | 2007-07-25 | Manufacting method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100902592B1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040103718A (en) * | 2003-06-02 | 2004-12-09 | 주식회사 하이닉스반도체 | Method for forming isolation in semiconductor device |
KR100545864B1 (en) * | 2004-05-25 | 2006-01-24 | 삼성전자주식회사 | Manufacturing Method of Semiconductor Device |
KR20060070364A (en) * | 2004-12-20 | 2006-06-23 | 주식회사 하이닉스반도체 | Method for forming isolation layer |
KR20060072491A (en) * | 2004-12-23 | 2006-06-28 | 주식회사 하이닉스반도체 | Method for manufacturing isolation layer in semiconductor device |
-
2007
- 2007-07-25 KR KR1020070074722A patent/KR100902592B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100902592B1 (en) | 2009-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5278768B2 (en) | Method for making a right angle undercut in single crystal silicon | |
CN103839808B (en) | Semiconductor device manufacturing method | |
US20060148197A1 (en) | Method for forming shallow trench isolation with rounded corners by using a clean process | |
KR100838394B1 (en) | Method for etching in semiconductor device using hardmask layer | |
KR100518587B1 (en) | Fabrication Method for shallow trench isolation structure and microelectronic device having the same structure | |
US20230298931A1 (en) | Method for manufacturing semiconductor device | |
KR20070052023A (en) | Method for fabricating the same of semiconductor device with recess gate of flask shape | |
US6974749B2 (en) | Bottom oxide formation process for preventing formation of voids in trench | |
CN109427808B (en) | Semiconductor memory element and method for manufacturing the same | |
KR100902592B1 (en) | Manufacting method of semiconductor device | |
KR100564625B1 (en) | Semiconductor device including trench isolation film and method of fabrication the same | |
CN103839792B (en) | Semiconductor device manufacturing method | |
KR100983509B1 (en) | Method for fabricating semiconductor device | |
US9875909B1 (en) | Method for planarizing material layer | |
KR20060002138A (en) | Method of manufacturing semiconductor device | |
KR20100072514A (en) | Method of manufacturing a semiconductor device | |
KR100912988B1 (en) | Method of manufacturing a semiconductor device | |
KR101133710B1 (en) | Method for fabricating semiconductor device | |
KR100950754B1 (en) | Method for forming isolation structure of semiconductor device | |
KR101004805B1 (en) | Method for manufacturing isolation in semiconductor device | |
CN104425358A (en) | Method for forming plug | |
KR100606915B1 (en) | method for forming isolation film of semiconductor device | |
KR100800106B1 (en) | Method for forming trench isolation layer in semiconductor device | |
KR100632053B1 (en) | Method for fabricating a shallow trench isolation of a semiconductor device | |
CN103839793B (en) | Semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |