KR20090009299A - 가상 직교 소스들을 이용한 전압 합성 - Google Patents

가상 직교 소스들을 이용한 전압 합성 Download PDF

Info

Publication number
KR20090009299A
KR20090009299A KR1020087029594A KR20087029594A KR20090009299A KR 20090009299 A KR20090009299 A KR 20090009299A KR 1020087029594 A KR1020087029594 A KR 1020087029594A KR 20087029594 A KR20087029594 A KR 20087029594A KR 20090009299 A KR20090009299 A KR 20090009299A
Authority
KR
South Korea
Prior art keywords
waveform
harmonic
generate
voltage
processing unit
Prior art date
Application number
KR1020087029594A
Other languages
English (en)
Inventor
디파크라즈 엠. 디반
지오티 사스트리
Original Assignee
조지아 테크 리서치 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조지아 테크 리서치 코오포레이션 filed Critical 조지아 테크 리서치 코오포레이션
Publication of KR20090009299A publication Critical patent/KR20090009299A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Ac-Ac Conversion (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

가상 직교 소스들을 이용한 전압 합성이 제공된다. 우선, 직교 파형이 생성될 수 있다. 직교 파형은 입력 전압과 동일한 주파수를 가질 수 있고, 입력 전압과 90도 위상차일 수 있다. 다음, 고조파 파형이 생성될 수 있다. 고조파 파형은 입력 전압의 짝수 고조파에 기초할 수 있고 트리플린 파형을 포함할 수 있다. 다음, 직교 파형과 고조파 파형이 더해져서 결과 파형이 생성될 수 있다. 결과 파형은 입력 전압에 의해 정의되는 엔벨로프 내에 포함될 수 있다. 다음, 듀티 사이클 제어가 결과 파형에 적용되어 출력 전압이 생성될 수 있다. 듀티 사이클 제어는 에너지 저장 장치를 사용하지 않으면서 적용될 수 있다.

Description

가상 직교 소스들을 이용한 전압 합성{VOLTAGE SYNTHESIS USING VIRTUAL QUADRATURE SOURCES}
이 출원은 미국을 제외한 모든 나라들에 대한 출원인이 미국 법인 조지아 테크 리서치 코오포레이션(GEORGIA TECH RESEARCH CORPORATION)으로, 또한 미국만을 지정국으로 하는 출원인이 미국 국적의 Deepakraj M. DIVAN 및 인도 국적의 Jyoti SASTRY로 2007년 3월 3일 PCT 국제 특허출원된 것이고, 2006년 5월 5일 출원된 미국 가출원 번호 제60/798,102호를 우선권주장의 기초로 하는 것이다.
전력 변환기들은 펄스폭 변조 기술들을 사용하여 가용 전압으로부터 원하는 전압을 합성하는데 사용된다. 대부분의 일반적인 경우에, 합성 전압은 입력 전압(예를 들어, 가변 속도 모터 드라이브들)에 대해 서로 다른 주파수 및 크기를 가진다. 이러한 애플리케이션들에서, 선택할 수 있는 전력 변환기는 AC-DC-AC 정류기-인버터 시스템 또는 AC-AC 매트릭스 변환기 시스템이다. 이러한 시스템들의 공통적인 특성은 원하는 전압 합성이 내부에서 행해지는 외부의 바운더리(boundary)/엔벨로프(envelope)를 제공하는 에너지 저장소자 또는 소스(전기적 용어로 동일함)가 필요하다는 것이다.
이러한 변환기의 가장 단순한 형태는 버크 변환기이며, 고정 주파수 펄스파 변조(PWM; Pulse Wave Modulation) 기술을 사용하여, Vo=D×Vs (여기서, D는 스위치에 대한 동작의 듀티 사이클(duty cycle)임) 관계로, 원하는 출력 전압 Vo는 소스 전압 Vs로부터 합성된다. Vo는 Vs 및 0 볼트에 의해 정의되는 엔벨로프(envelope) 내에서 하강한다. 도 1A는 종래의 인버터를 나타낸다. 도 1A의 인버터로, '엔벨로프'는 2개의 DC 공급 전압들에 의해 정의된다. 원하는 출력 전압은, 성공적으로 합성된다면, 이 엔벨로프 내에서 하강한다. 이 기술은 모든 DC/DC 변환기들, 인버터들 및 전압 소스 변환기들에 대한 제어 원칙을 형성한다. 도 1B는 도 1A에 도시된 종래의 인버터에 대응하는 획득가능한 출력 전압의 영역을 나타낸다.
다중 위상 AC 소스들이 가용적인 경우, 원하는 출력 전압(DC 또는 AC)은 종래의 '매트릭스 변환기'를 사용하여 다수의 AC 소스들로부터 직접 합성될 수 있다. 도 2A는 종래의 매트릭스 변환기의 단일 출력 라인의 개략도를 나타낸다. 도 2B는 도 2A의 종래의 매트릭스 변환기를 사용하여 원하는 출력 전압이 합성되는 '엔벨로프'를 나타낸다. 인버터들 및 매트릭스 변환기들 모두 출력에서 어떠한 주파수라도 합성할 수 있다. 매트릭스 변환기들이 DC 커패시터들에 벌크 에너지 저장(bulk energy storage)을 필요로 하지 않는 것 같지만, 각각의 가용 위상을 원하는 출력 단자에 상호 접속시키기 위해 스위치들뿐만 아니라 추가적인 소스들을 동등하게 필요로 한다.
전력 시스템 네트워크들은 현재 네트워크의 전압들 및 전류들을 제어할 수 없는 문제점에 직면하고 있다. 임의의 메시형(meshed) 전력 네트워크에서, 전압 크기 및 위상각의 제어는 부하 프로파일의 불규칙한 특성뿐만 아니라 네트워크 상의 부하의 일정한 증가 때문에 가장 중요하다. 종래의 제어 방법은 병렬(shunt) VAR 보상기들, 병렬 및 직렬 FACTS 장치들 및 위상각 조정기들을 포함한다. FACTS 장치들은 고비용의 문제에 직면하고 있어 전력 흐름 제어의 영역을 상당히 해결하지 못한다. 위상각 조정기들은 광범위하게 사용되고 있지만, 느린 응답 및 위상각 제어만을 제공한다. 전압 크기 제어 및 위상각 제어를 동시에 제공하는 장치의 필요성이 현재 기술의 문제점들로 인해 조명되고 있다.
또한, 전력 네트워크들은 일정 범위, 형식 전압(nominal voltage)의 약 ±10% 내에서 전압 크기 제어를 필요로 한다. 따라서, 전압들 및 전류들의 제어 문제에 대한 해결방법은 최소의 비용으로 최소의 토폴로지(topology)를 가지면서 시스템 상에서 적당한 제어 레벨을 제공하는 것을 필요로 한다.
본 발명의 실시예들에 따르면, 가상 직교 소스들을 이용한 전압 합성 시스템 및 방법이 개시된다. 우선, 직교 파형(quadrature wave form)이 생성될 수 있다. 다음, 고조파 파형(harmonic wave form)이 생성될 수 있다. 다음, 직교 파형과 고조파 파형이 더해져서 결과 파형이 생성될 수 있다. 다음, 듀티 사이클 제어가 결과 파형에 적용되어 출력 전압이 생성될 수 있다. 듀티 사이클 제어는 에너지 저장 장치를 사용하지 않으면서 적용될 수도 있다.
상술한 일반적인 설명 및 후술하는 상세한 설명은 예로서만 이해되어야 하고, 설명하고 주장하는 바와 같이, 본 발명의 범위를 제한하는 것으로 여겨져서는 안된다. 또한, 특성들 및/또는 변화들이 여기서 개시된 것들에 더하여 제공될 수 있다. 예를 들어, 본 발명의 실시예들은 상세한 설명에서 설명하는 다양한 특성 조합들 및 서브 조합들에 직접 연결될 수 있다.
개시물의 일부를 구성하는 첨부 도면은 본 발명의 다양한 실시예들을 설명한다.
도 1A는 종래의 인버터를 나타내는 도.
도 1B는 도 1A에 도시된 종래의 인버터에 대응하는 획득가능한 출력 전압의 영역을 나타내는 도.
도 2A는 종래의 매트릭스 변환기의 단일 출력 라인의 개략도.
도 2B는 도 2A의 종래의 매트릭스 변환기를 사용하여 원하는 출력 전압이 합성되는 '엔벨로프'를 나타내는 도.
도 3A는 AC 초퍼(AC chopper)를 나타내는 도.
도 3B는 도 3A의 AC 초퍼가 파형을 생성할 수 있는 엔벨로프를 나타내는 도.
도 3C는 도 3A의 AC 초퍼가 종래의 방법으로 동작중일 때 도 3A의 AC 초퍼가 파형을 생성할 수 없는 엔벨로프를 나타내는 도.
도 4는 변환기를 나타내는 도.
도 5는 프로세서를 나타내는 도.
도 6은 출력 전압을 제공하는 방법의 흐름도를 나타내는 도.
도 7A는 입력 및 출력 전압을 나타내는 도.
도 7B는 트리플린(triplen) 및 직교 성분의 추가를 나타내는 도.
도 7C는 결과 전압 Vo를 나타내는 도.
도 8A는 출력 전압의 기본 성분의 크기에 대한 제2 고조파 성분의 위상각의 영향을 나타내는 도.
도 8B는 출력 전압의 기본 성분의 위상각에 대한 제2 고조파 성분의 위상각의 영향을 나타내는 도.
도 8C는 d-q 면에서 획득가능한 제어 영역을 나타내는 도.
도 9는 EHMACC 회로를 나타내는 도.
도 10A는 각도에서 위상 시프팅된 출력 전압을 가지는 도 9의 EHMACC의 입력 및 출력 전압을 나타내는 도.
도 10B는 각도에서 위상 시프팅된 출력 전압을 가지는 도 9의 EHMACC의 입력 및 출력 전압을 나타내는 도.
도 10C는 각도에서 위상 시프팅된 출력 전압을 가지는 도 9의 EHMACC의 입력 및 출력 전압을 나타내는 도.
도 10D는 각도에서 위상 시프팅된 출력 전압을 가지는 도 9의 EHMACC의 입력 및 출력 전압을 나타내는 도.
도 11A는 임의로 위상 시프팅된 출력 전압 및 제어가능한 전압 크기를 가지는 AC-AC 초퍼를 나타내는 도.
도 11B는 샘플 출력을 나타내는 도.
도 11C는 위상 및 크기 제어가능 트랜스포머(PACT)에 대한 토폴로지의 일례를 나타내는 도.
도 12A는 듀얼 가상 직교 소스들을 이용한 전압 합성을 나타내는 도.
도 12B는 기본 주파수에서의 위상 시프팅된 전압을 나타내는 도.
도 13A는 획득가능한 위상각 제어의 범위를 나타내는 도.
도 13B는 제어 변수 대 위상각의 변화를 나타내는 도.
도 14A는 스위치 전압 및 전류를 나타내는 도.
도 14B는 스위칭 인스턴스들을 설명하는 스위치 전압 및 전류 파형들을 나타내는 도.
도 14C는 입력 및 출력 전압들을 나타내는 도.
도 14D는 커패시터 전압 Vc를 나타내는 도.
도 15는 PACT의 동작을 설명하기 위해 사용되는 2-버스 시스템의 개략도.
도 16A는 제3 고조파 트랩(trap) 후의 라인 전압을 나타내는 도.
도 16B는 제3 고조파 트랩 양단의 전압을 나타내는 도.
도 16C는 라인 전류를 나타내는 도.
도 16D는 라인 1 및 라인 2의 라인 전류의 RMS를 나타내는 도.
도 17은 종래의 능동형 필터 구조를 나타내는 도.
도 18은 원하는 제어를 달성하기 위한 기본 회로 토폴로지를 나타내는 도.
도 19는 ILAF 또는 L-ILAF의 인덕터 버전을 나타내는 도.
도 20A 내지 도 20D는 L-ILAF에 대한 시뮬레이션 결과를 나타내는 도.
도 21은 커패시터 인버터-레스 능동형 필터(C-ILAF)의 개략도.
도 22A 내지 도 22F는 단일 위상 비선형 부하를 가지고 동작하는 C-ILAF 회로에 대한 시뮬레이션 결과를 나타내는 도.
도 23A는 THD=57.6%를 가지는 FFT 부하 전류를 나타내는 도.
도 23B는 THD=1.67%를 가지는 라인 전류를 나타내는 도.
도 24는 C-ILAF 및 I-LAF에 대한 고조파 보상 대 기본 VARs에 대한 제어 범위를 나타내는 도.
후술하는 상세한 설명은 첨부 도면을 참조한다. 가능한 한, 동일 또는 유사한 구성요소임을 나타내기 위해 첨부 도면 및 후술하는 설명에서 동일한 참조부호를 사용한다. 본 발명의 실시예들을 설명하지만, 변형례, 적용례 및 다른 구현례들이 가능하다. 예를 들어, 도면에서 설명하는 구성요소들에 대체, 추가 및 변형이 이루어질 수 있고, 여기서 설명하는 방법들은 개시된 방법들에 대체, 재구성 또는 추가 단계에 의해 변형될 수 있다. 따라서, 후술하는 상세한 설명은 본 발명을 제한하지 않는다. 대신에, 본 발명의 정확한 범위는 첨부된 청구범위에 의해 정의된 다.
애플리케이션들에서, 가용 전압은 설정되어야 하는 AC 라인 전압일 수 있다. 이러한 설정은 입력 전압과 관련된 크기, 위상각, 또는 고조파(harmonics)의 변화를 포함할 수 있지만, 라인 주파수의 변화를 필요로 하지 않는다. 애플리케이션들은 전압 조정, 역률(power factor), 고조파 제어 또는 누설(missing) 전압의 주입(injection)을 포함한다. 다수의 애플리케이션들에서, 가용 AC 라인 전압의 위상각 또는 고조파 성분이 변화되어야 한다. 출력에서 원하는 전압을 발생시키기 위해 필요한 에너지를 제공하기 위해 라인 전압이 제로 크로싱(zero crossing)을 겪을 때 라인 전압에 유한 전압의 추가를 필요로 한다. 종래의 방법은 인버터들 또는 매트릭스 변환기들의 사용을 통해 달성되며, 둘 다 저장된 에너지 또는 다수의 소스들을 포함한다. DVRs, 능동형 필터들 및 FACTS 장치들은 인버터 기반 AC 라인 콘디셔너들(conditioners)의 예들이다.
도 3A는 AC 라인 콘디셔너의 일 형태인 AC 초퍼(chopper)를 나타낸다. AC 초퍼는 낮은 콤포넌트 카운트를 가지고 저장된 에너지가 없지만, 종래의 처리에서 사용될 때, 실현할 수 있는 출력 전압에 제한이 있다. 변환기는 통상 입력 라인 전압의 스케일링된 버전을 실현하기 위해 고정 듀티 사이클 'D'로 동작된다. 예를 들어, 도 3A에 도시된 AC 초퍼는, 종래의 처리에서 사용될 때, 도 3B에 도시된 엔벨로프 내에 도시된 파형을 생성할 수 있지만, 도 3C에 도시된 엔벨로프 외부에 도시된 파형을 생성할 수 없다. 달리 말하면, 종래의 처리로는, 이러한 전압을 합성할 수 없기 때문에, 도 3A에 도시된 AC 초퍼를 사용하여 입력 라인 전압의 제로 크로 싱 점들에서 유한 출력 전압을 필요로 하는 위상 시프팅되거나 또는 고조파 변형된 전압들을 얻을 수 없다. 본 발명의 실시예들에 따르면, 듀얼 가상 직교 소스들은 저장된 에너지 또는 추가적인 소스들 및 스위치들을 사용할 필요없이 제어가능한 위상 및/또는 고조파 레벨들로 출력 전압들의 합성을 허용하도록 제공될 수 있다.
본 발명에 따른 일 실시예는 출력 전압을 제공하는 시스템을 구비할 수 있다. 이 시스템은 도 4에 도시된 변환기(400)를 구비할 수 있다. 입력 전력 라인(405)은 입력 전압을 변환기(400)로 제공할 수 있고, 출력 전력 라인(410)은 변환기로(400)로부터 출력 전압을 제공할 수 있다. 입력 전압 및 출력 전압 모두 AC일 수 있고 3위상(three phase)일 수 있다. 변환기(400)는 입력 전압을 수신하도록 마련된 콤포넌트(component), 직교 파형을 생성하도록 마련된 콤포넌트, 및 고조파 파형을 생성하도록 마련된 콤포넌트를 구비할 수 있다. 또한, 변환기(400)는 직교 파형 및 고조파 파형을 더하여 입력 전압에 의해 정의되는 엔벨로프 내에 포함되는 결과 파형을 생성하도록 마련된 콤포넌트를 구비할 수 있다. 또한, 변환기(400)는 듀티 사이클 제어를 결과 파형에 적용하여 출력 전압을 생성하도록 마련된 콤포넌트를 구비할 수 있다. 변환기(400)는, 예를 들어, 도 6에 대해 후술하는 방법(600)의 하나 이상의 단계들을 포함하는 출력 전압 제공 처리를 수행할 수 있다.
변환기(400)는 개별 전자소자들, 로직 게이트들을 포함하는 패키지 또는 집적 전자칩들, 마이크로프로세서를 활용하는 회로, 또는 전자소자들 또는 마이크로프로세서들을 포함하는 단일 칩을 구비하는 전기 회로에서 구현될 수 있다. 또한, 변환기(400)는, 기계, 광학, 유체 및 양자 기술들을 포함하지만 이에 한정되지 않 고, 예를 들어, AND, OR 및 NOT와 같이 논리 동작을 수행할 수 있는 다른 기술을 사용하여 구현될 수 있다. 또한, 본 발명의 실시예들은 범용 컴퓨터 또는 임의의 다른 회로들 또는 시스템들에서 구현될 수 있다.
본 발명에 따른 일 실시예는 출력 전압을 제공하는 시스템을 구비할 수 있다. 이 시스템은 데이터베이스를 유지하는 메모리 저장부, 및 메모리 저장부에 연결된 프로세싱 유닛을 구비할 수 있다. 프로세싱 유닛은 직교 파형 및 고조파 파형을 생성하도록 동작가능하다. 프로세싱 유닛은 직교 파형과 고조파 파형을 더하여 결과 파형을 생성하고 듀티 사이클 제어를 결과 파형에 적용하여 출력 전압을 생성하도록 동작가능하다. 하드웨어, 소프트웨어 및/또는 펌웨어의 임의의 적합한 조합이 메모리, 프로세싱 유닛 또는 다른 콤포넌트들을 구현하는데 사용될 수 있다. 예를 들어, 메모리, 프로세싱 유닛 또는 다른 콤포넌트들은 도 5에 대하여 후술하는 프로세서(500)와 함께 구현될 수 있다. 상술한 시스템 및 프로세서들은 예시적인 것이고 다른 시스템들 및 프로세서들은 본 발명의 실시예들에 따라 상술한 메모리, 프로세싱 유닛 또는 다른 콤포넌트들을 구비할 수 있다.
도 5는 프로세서(500)를 상세히 나타낸다. 도 5에 도시된 바와 같이, 프로세서(500)는 프로세싱 유닛(525) 및 메모리(530)를 포함할 수 있다. 메모리(530)는 변환기 소프트웨어 모듈(535) 및 데이터베이스(540)를 포함할 수 있다. 프로세싱 유닛(525) 상에서 실행할 때, 변환기 소프트웨어 모듈(535)은, 예를 들어, 도 6에 대하여 후술하는 방법(600) 중 하나 이상의 단계들을 포함하는 전압 합성 처리를 수행할 수 있다. 방법(600) 중 하나 이상의 단계들을 수행하기 위해, 프로세 서(500)는 입력 및 출력 전력 라인들에 접속하기 위해 다른 콤포넌트들과 인터페이싱할 수 있다.
프로세서(500)("프로세서")는 개인용 컴퓨터, 네트워크 컴퓨터, 메인프레임 또는 다른 유사한 마이크로컴퓨터 기반 워크스테이션(work station)을 사용하여 구현될 수 있다. 프로세서는 휴대형 장치들, 멀티프로세서 시스템들, 마이크로프로세서 기반 또는 프로그래밍가능 센더(sender) 전자 장치들, 미니컴퓨터들, 메인프레임 컴퓨터들 등과 같은 컴퓨터 동작 환경의 임의의 형태를 구비할 수 있다. 또한, 프로세서는 작업이 원격 프로세싱 장치들에 의해 수행되는 분산형 컴퓨터 환경에서 구현될 수 있다. 또한, 프로세서는 스마트 폰, 셀룰러 폰, 무선 애플리케이션 프로토콜(WAP; Wireless Application Protocol)을 사용하는 셀룰러 폰, 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 지능형 페이저, 휴대형 컴퓨터, 소형 컴퓨터, 종래의 전화 또는 팩시밀리 장치와 같은 이동 단말기를 구비할 수 있다. 상술한 시스템들 및 장치들은 예시적인 것이고 프로세서는 다른 시스템들 또는 장치들을 구비할 수 있다.
프로세서(500)는 네트워크 상에 존재할 수 있다. 네트워크는, 예를 들어, 근거리 통신망(LAN; Local Area Network) 또는 원거리 통신망(WAN; Wide Area Network)을 구비할 수 있다. 이러한 네트워킹 환경은 사무실, 기업형 컴퓨터 네트워크, 인트라넷 및 인터넷에서는 통상적인 것이다. LAN이 네트워크로서 사용될 때, 임의의 프로세서에 위치한 네트워크 인터페이스는 임의의 프로세서를 상호 접속하는데 사용될 수 있다. 네트워크가 인터넷과 같은 WAN 네트워킹 환경에서 구현될 때, 통상, 프로세서들은 WAN을 통해 통신을 수행하는 내부 또는 외부 모뎀(미도시) 또는 다른 수단을 포함할 수 있다. 또한, 네트워크를 사용할 때, 네트워크를 통해 송신된 데이터는 공지의 암호화/복호화 기술을 사용하여 데이터 보안을 보장하기 위해 암호화될 수 있다.
네트워크로서 유선 통신 시스템을 사용하는 것에 더하여, 무선 통신 시스템, 또는 무선 및 유선의 조합이, 예를 들어, 인터넷을 통해 웹 페이지들을 교환하기 위해, 인터넷을 통해 이메일들을 교환하기 위해, 또는 다른 통신 채널들을 사용하기 위해, 네트워크로서 사용될 수 있다. 무선은 공중파를 통한 무선 송신으로서 정의될 수 있다. 그러나, 적외선, 셀룰러, 마이크로웨이브, 위성, 패킷 무선 및 스프레드 스펙트럼 무선을 포함하는 다양한 다른 통신 기술들이 무선 송신을 제공하는데 사용될 수 있다. 무선 환경에서 프로세서들은 상술한 모바일 단말기들과 같은 임의의 모바일 단말기일 수 있다. 무선 데이터는 페이징, 텍스트 메시징, 이메일, 인터넷 액세스, 및 음성 송신을 특히 배제하거나 또는 포함하는 다른 특별한 데이터 애플리케이션을 포함할 수 있지만 이에 한정되지 않는다. 예를 들어, 프로세서들은, 예를 들어, 셀룰러 인터페이스(예를 들어, GRPS(General Packet Radio System), EDGE(Enhanced Data rates for Global Evolution), GSM(Global System for Mobile communications), WLAN(Wireless Local Area Network) 인터페이스(예를 들어, WLAN, IEEE 802.11), 블루투스 인터페이스, 다른 RF 통신 인터페이스 및/또는 광학 인터페이스와 같은 무선 인터페이스를 통해 통신할 수 있다.
프로세서(500)는 네트워크 이외에 또는 네트워크와 조합하여 방법들 및 처리 들에 의해 데이터를 송신할 수 있다. 이러한 방법들 및 처리들은, 디스켓, 플래시 메모리 스틱, CD ROM, 팩시밀리, 종래의 메일, IVR(Interactive Voice Response system), 또는 공중 전화 교환망을 통한 음성을 통한 데이터 전송을 포함할 수 있지만 이에 한정되지 않는다.
도 6은 출력 전압을 제공하는 본 발명의 일 실시예에 따른 방법(600)에 포함되는 일반적인 단계들을 나타내는 플로우차트이다. 방법(600)은, 예를 들어, 도 4에 대하여 상술한 변환기(400) 또는 도 5에 대하여 상술한 프로세서(500)를 사용하여 구현될 수 있다. 방법(600)의 단계들을 구현하는 방법은 상세히 후술한다. 상술한 것을 예들이고 다른 변환기들, 프로세서들 및 장치들이 사용될 수 있다. 또한, 방법(600)의 단계들에 대한 상세한 설명은 후술한다.
방법(600)은 시작 블록(605)에서 시작하여 변환기(400)가 직교 파형을 생성하는 단계(610)로 진행한다. 예를 들어, 직교 파형은 입력 전압과 동일한 주파수일 수 있고 입력 전압과 90도 위상차가 있을 수 있다. 직교 파형은 적어도 도 7A 내지 7C에서 상세히 후술한다.
변환기(400)가 직교 파형을 생성하는 단계(610)로부터, 방법(600)은 변환기(400)가 고조파 파형을 생성하는 단계(620)로 진행한다. 예를 들어, 고조파 파형은 입력 전압의 짝수 고조파에 기초할 수 있고 트리플린(triplen) 파형을 구비할 수 있다. 고조파 파형은 도 7A 내지 도 7C에서 적어도 상세히 후술한다.
단계(620)에서 변환기(400)가 고조파 파형을 생성하면, 방법(600)은 변환기(400)가 직교 파형과 고조파 파형을 더하여 결과 파형을 생성하는 단계(630)로 진행한다. 예를 들어, 결과 파형은 도 7C에 대하여 적어도 상세히 후술하는 바와 같이 입력 전압에 의해 정의되는 엔벨로프 내에 포함될 수 있다.
단계(630)에서 변환기(400)가 직교 파형과 고조파 파형을 더하여 결과 파형을 생성한 후, 방법(600)은 변환기(400)가 듀티 사이클 제어를 결과 파형에 적용하여 출력 전압을 생성하는 단계(640)로 진행한다. 예를 들어, 듀티 사이클 제어는 에너지 저장 장치를 사용하지 않으면서 제공될 수 있다. 또한, 듀티 사이클 제어는 예를 들면, 도 3A에 도시된 AC 초퍼에 의해 적용될 수 있다. 단계(640)에서 변환기(400)가 듀티 사이클 제어를 결과 파형에 적용하여 출력 전압을 생성하면, 방법(600)은 단계(650)에서 종료한다.
다음, 가상 직교 소스들(VQS; Virtual Quadrature Sources)을 이용한 전압 합성에 대한 동작 원리들을 설명한다. 입력 라인 전압이 '다이렉트(direct)' 또는 'd'축과 얼라이닝된(aligned) Vin이라고 가정한다. 입력에 대해 각도 φ만큼 위상 시프팅된 원하는 출력 전압 Vo* 에 대해, 2개의 전압들의 합은 전압, 다이렉트 성분 Vdo* 및 직교 성분 Vqo*을 효과적으로 설명하는데 사용될 수 있다. Vdo*와 Vqo*의 합은 원하는 출력 전압이고, 도 7A에서 설명한 입력 전압은 전압 합성 조건에 위배됨을 나타낸다. 시스템 상의 물리적 조건을 항상 만족시킨다는 것을 보장하기 위해, 도 7C에 도시된 바와 같이, 홀수 고조파(예를 들어, 트리플린)에서 제2 직교 소스인 제3 고조파가 더해진다. 도 7C에 도시된 결과 전압 Vo*는 입력 전압 Vin에 의해 제 공되는 엔벨로프 내에 전적으로 위치함으로써 합성될 수 있다. 합성 후의 전압 Vo는 제3 고조파 전압뿐만 아니라 기본 전압의 다이렉트 및 직교 성분을 포함할 수 있다. 3위상 시스템에서, 해로운 효과가 없는 제3 고조파를 차단하거나 제거할 수 있다. 다른 접근방법은 직교 성분이 제어할 수 없는 변수이지만, 고조파를 제어가능한 변수로서 취급할 수 있다.
입력 전압 Vin 및 Vo*가 식 1 및 2로 주어지면, 시스템에 대한 물리적 조건은 다음과 같이 분석적으로 설명할 수 있다.
Figure 112008083429086-PCT00001
Vo *에 대한 물리적 조건을 다음과 같이 설정할 수 있다.
Figure 112008083429086-PCT00002
θ=0에서 입력 및 원하는 출력 전압을 매칭하면 다음과 같다.
Figure 112008083429086-PCT00003
제어되는 변수가 Vqo라면, φ3=π/2라고 설정하는 것은 원하는 제어를 실현하기 위해 주입되어야 하는 제3 고조파의 최소 레벨을 제공한다. 시간(각)의 함수로서 듀티 사이클을 다음과 같이 계산할 수 있다.
Figure 112008083429086-PCT00004
듀티 사이클의 DC 성분, 및 시간에 따라 변화하는 성분이 있다는 것을 알 수 있다. D(θ)에 대한 표현은 간략화하여 더 간단한 관계를 제공할 수 있다.
Figure 112008083429086-PCT00005
이는 상술한 전압 합성 기술을 사용하여 달성될 수 있는 동일한 정도의 제어를 제공하는 더 간단한 실시간 변조 방법이 가능할 수 있다는 것을 제시한다. 이러한 방법 중의 일례는 짝수 고조파 변조라고 하며, 이에 대해서는 후술한다. 원하는 Vdo*를 합성하기 위해 DC 성분을 포함하는 제어 기준 전압 Vc와 함께 그리고 크기 K2 및 위상각 φ2의 제2 고조파와 함께 트라이앵글(triangle) PWM이 사용된다.
Figure 112008083429086-PCT00006
결과 초퍼 출력 전압은 D(θ)를 입력 전압과 곱하여 Vo를 제공함으로써 얻어진다.
Figure 112008083429086-PCT00007
출력 전압은 Vdo, Vqo 및 각 φ3에서의 제3 고조파 성분 V3를 포함함을 알 수 있다. 또한, 식 (6)의 제4 고조파와 같은 다른 짝수 고조파들을 사용하여 AC 측의 제3 및 제5 고조파 주파수들에서의 성분뿐만 아니라 원하는 Vqo를 발생시킬 수 있다. 이는 원하는 출력 전압을 획득하는데 적용할 수 있는 2개의 가능한 제어 방법 이 있음을 나타낸다. 제1 접근방법은 Vdo와 더해질 때, 원하는 위상 시프팅된 출력 전압을 가져올 수 있는 원하는 직교 성분을 얻는 것일 수 있다. 다른 방법으로는, 제어되는 고조파 레벨들을 실현하기 위한 제2 접근방법이 구현될 수 있다. 제어 방법들 모두를 실현하기 위해, 제어 변수들 Ko,K2 및 φ2가 사용될 수 있다. 위상각 및 고조파 성분에 대한 각각의 변수의 효과는 식 (9)로부터 알 수 있다.
Figure 112008083429086-PCT00008
식 (9)는, 변수들 Ko,K2 및 φ2를 제어함으로써 제어 가능한 고조파 전압뿐만 아니라 임의로 위상 시프팅된 기본 전압이 발생될 수 있음을 나타낸다. 제어 한계는 0 < D(θ) < 1로서 정의된다. 도 8A 내지 도 8C는 출력 전압의 기본 성분의 크기 및 위상각에 대한 제2 고주파 성분의 위상각의 효과를 나타낸다. 제어 윤곽선은 최대 달성가능한 위상각 및 전압 크기의 제어 범위를 나타낸다. 이는 Ko = K2 = 0.5라고 설정하고 φ2를 변화시킴으로써 달성된다. 바람직한 특성은 제어 변수로서 φ2의 사용을 혀용하는 선형 제어 범위이다. d-q 면에서의 달성가능한 제어 영역이 도 8C에 도시된다.
본 발명의 실시예들은 사인파 모양으로 변화하는(sinusoidal) AC 소스와 함께 단일 AC 초퍼(예를 들어, 도 3A)의 사용을 허용하고, 기본 주파수와 고조파 주파수 직교 소스를 절충함으로써 원하는 크기, 위상각 및/또는 고조파 성분과 함게 출력 전압의 발생을 허용한다. 원하는 제어는 임의의 큰 AC 커패시터들 또는 인덕터들없이 달성된다는 것을 알 수 있고, DC/AC 인버터를 사용할 필요가 없다. 고주파수 PWM의 필터링이 사용될 수 있다.
다음, 잠재적인 애플리케이션을 설명한다. 기본 주파수 Vo에서의 전압의 위상각이 가장 중요한 애플리케이션에서, 발생되는 고조파는 트래핑되거나(trapped) 또는 순환되어야 할 필요가 있는 반면에, 고조파 제어가 필요한 애플리케이션에서는, 기본 주파수에서의 위상 시프팅이 용인되어야 한다. 다수의 애플리케이션에서 상술한 제한들로 정의될 수 있다. 리액티브(reactive) 및 고조파 보상에 대해서는 상세히 후술한다. 여기서 다루어지는 애플리케이션은 기본 출력 전압의 위상각 제어를 설명한다. 도 9는 제3 고조파 트랩과 동일한 것에 대해 사용될 수 있는 EHMACC 회로를 나타낸다. 원하는 출력 전압을 얻기 위해, 상술한 바와 같이, 스위치들은 짝수 고조파 변조를 사용하여 변조될 수 있고, 최대 달성가능한 위상 시프트를 나타내기 위해 방법이 시뮬레이팅된다. 제3 고조파 트랩은 제안 기술의 부산물인 바람직하지 못한 제3 고조파 전압을 트래핑하기 위해 포함될 수 있다.
바람직한 변수인 기본 성분의 위상각은 2개의 직교 소스들, 즉 기본 성분에서의 하나의 직교 소스 및 제3 고조파에서의 제2 직교 소스를 30도의 최대 위상 시프트를 달성하기 위해 크기 0.5 pu로 유발함으로써 달성될 수 있다. 도 10A 내지 도 10D는 입력에 대해 25도의 각도로 위상 시프팅된 출력 전압을 가지는 EHMACC의 입력 및 출력 전압을 나타낸다. 5도의 손실은 이 방법에 포함된 제3 고조파 트랩에 기인한다. 2개의 스위치쌍의 출력에서의 전압 V1은 도 10C에 도시되며, 이 전압은 860V의 기본 성분 및 30도의 위상 시프트를 가진다. 제3 고조파 트랩 양단의 전압은 도 10D에 도시된다. 최소 콤포넌트 방식(EHMACC)을 사용하여 추가적인 소스들 없이 위상 시프트를 발생시키는 능력이 설명되었다.
본 발명의 실시예들에 따르면, 듀얼 가상 직교 소스들(VQS)은 위상 및 진폭 제어가능 트랜스포머(PACT)를 실현하는데 사용될 수 있다. 도 11A는 임의로 위상 시프팅된 출력 전압 및 제어가능한 전압 크기를 가지는 AC-AC 초퍼를 나타낸다. 도 11B는 샘플 출력을 나타낸다. 도 11C는 PACT에 대한 토폴로지의 일례를 나타낸다. 예를 들어, PACT의 일 실시예가 도 11A에 도시된다. 전압 크기 제어가 전력 네트워크의 작은 범위, 통상 형식 전압(nominal voltage)의 약 ±10%에서 필요로 함에 따라, 네트워크 0-0.1 pu의 전체 전압 범위에 대한 제어가 필요로 하지 않을 수 있다. PACT는 전압 크기 제어의 원하는 범위, 형식 전압의 ±10%에 대해 설계될 수 있음으로써, 스위치 레이팅스(ratings)를 감소시켜 전체적인 비용을 감소시킬 수 있다. PACT의 전압 크기 및 위상의 제어는 AC 초퍼를 종래의 태핑된(tapped) 트랜스포머에 추가시킴으로써 달성될 수 있다. 사용되는 제어 레벨은 AC 초퍼의 레이팅(rating)을 결정할 수 있다. PACT의 토폴로지뿐만 아니라 AC 초퍼의 기본 동작은 도 11A 내지 도 11C에 도시된다.
상술한 VQS 처리는 도 11A 내지 도 11C에 도시된 실시예와 함께 사용되어 제어가능한 위상 및/또는 고조파 성분과 함께 출력 전압을 발생시킬 수 있다. 가변 위상/고조파 성분의 출력 전압을 합성하기 위해, 입력 전압의 제로 크로싱에서 필요로 하는 에너지를 제공하는 종래의 시스템에서 추가적인 소스들이 필요로 한다. 본 발명의 실시예들에 따른 전압 합성 기술은 가변 위상 및/또는 고조파 성분으로 출력 전압을 실현하는데 적용될 수 있고, 2개의 가상 소스들은 입력 전압(Vdo)과 직교로, 하나의 가상 소스는 기본 주파수(Vqo)에서 그리고 제2 가상 소스는 고조파 주파수(V3)에서 유발된다. 3개의 성분들의 합은 시스템의 물리적 조건을 항상 만족시켜야 한다.
도 12A는 가상 직교 소스들의 개념을 나타내며, 2개의 가상 소스들은 제어가능한 위상 및/또는 고조파 성분을 가지는 전압을 초래하는 전압의 다이렉트 성분과 합해질 수 있다. 결과 전압은 입력 전압의 엔벨로프 내에 있음으로써, 시스템의 물리적 조건을 만족시킬 수 있다. 도 12B에 도시된 바와 같이, 기본 주파수에서의 다이렉트(Vdo) 및 직교(Vqo) 성분들의 합은 기본 주파수에서 위상 시프팅된 전압을 초래한다. 가상 직교 소스들을 발생시키는데 사용되는 전압 합성 기술의 개념은 단일 실시간 변조 방법(짝수 고조파 변조)을 사용하여 구현될 수 있고, 전압 합성 기술의 동등례 및 실시간 변조 방법의 개념을 위에서 설명하였다.
이 방법에서, 원하는 Vdo를 합성하기 위하여, DC 성분으로 이루어진 제어 기준 전압과 함께, 그리고 입력 전압과 곱해졌을 때 2개의 전압 성분, 즉 기본 주파수에서의 하나의 전압 성분 및 제3 고조파 주파수에서의 제2 전압 성분을 초래하 는, 크기 K2 및 위상각 φ2를 가지는 제2 고주파와 함께, 사인 트라이앵글 PWM이 사용될 수 있다.
EHM의 개념을 사용하여, 트랜스포머의 출력 전압(Vo)은 입력 전압(Vs), 변조 신호(D) 및 탭(tap) 비율의 함수로서 표현될 수 있다.
Figure 112008083429086-PCT00009
변조 신호는 다음 식 (3)과 같이 주어진다.
Figure 112008083429086-PCT00010
원하는 성분은, 예를 들어, 직교(임의로 위상 시프팅된 출력 전압을 발생시키기 위함)일 수 있고, 원하지 않는 성분은 트래핑될 수 있는 트리플린(triplen)일 수 있다. 제어의 범위를 설명하기 위해, AC 초퍼는 형식 전압의 ±15%에서 레이팅될(rated) 수 있다. 도 13A는 달성가능한 위상각 제어의 범위를 나타낸다. 이러한 레이팅에 대한 최대 달성가능한 위상 시프트는 5도이며, 이는 다수의 전력 흐름 제어 애플리케이션들에서 중요하다. 도 13B는 제어 변수에 대한 위상각의 변화를 나타낸다. 제어 영역은 도 13A에 타원형으로 도시된다. AC 초퍼의 더 큰 레이팅은 더 큰 제어 영역을 가능하게 할 수 있지만, 초퍼의 레이팅의 선택에 있어서 비용 문제가 발생할 수 있다.
도 14A 내지 도 14D는 시뮬레이션 결과들을 나타낸다. 제안된 트랜스포머의 성능을 나타내기 위해, 예비 시뮬레이션 결과들을 얻었다. AC 초퍼는 형식 전압의 ±10 %에서 레이팅된다. 트랜스포머는 138 kV의 전압 레벨에서 시뮬레이팅된다. 도 14A 및 도 14B는 스위치 전압 및 전류를 나타낸다. 스위치 전압은 35 kV의 피크값을 가지고 피크 전류는 2600 A이다. 실제의 스위칭 인스턴스들(instances)은 도 14B에 도시된다. 도 14C는 제어가능한 트랜스포머의 입력 및 출력 전압을 나타내며, 입력 전압과 출력 전압간에 발생하는 위상 시프트는 약 5도이다. AC 초퍼의 커패시터 전압은 도 14D에 도시된다. 전압은 26 kV의 피크값을 가지며, 이는 형식 전압의 20 %(±10 %)의 선택된 탭 비율과 일치한다.
도 15에 도시된 단일 2 버스 시스템의 전력의 흐름을 제어하는 능력을 나타내기 위해 예비 시뮬레이션들이 실행되었다. 시스템은 2개의 라인들, 즉 전력 흐름 제어를 보여주기 위해 PACT를 가지는 하나의 라인, 및 제어가 없는 제2 라인을 구비한다. 동작의 특성은 도 16A 내지 도 16D에 도시된 파형들에 의해 설명된다. 도 16A는 제3 고조파 트랩 후의 라인 전압을 나타낸다. 도 16B는 제3 고조파 트랩 양단의 전압을 나타낸다. 도 16C는 라인 전류를 나타낸다. 도 16D는 라인 1 및 라인 2의 라인 전류의 RMS를 나타낸다. 제어 방법의 부산물로서, 도 15에 도시된 바와 같이 트래핑되는 제3 고조파 전압이 발생될 수 있다. 트랩 양단의 전압은 도 16B에 도시된다. 제3 고조파 트랩 후의 라인 전압은 도 16A에 도시된다. 전압은 어떠한 제3 고조파 성분을 가지지 않음을 확인할 수 있다.
트랜스포머의 제어 능력을 검증하기 위해, 라인의 RMS 전류는 도 16A 내지 도 16D에 나타내었다. 라인 전류를 증가시키고 감소시키기 위해, 트랜스포머는 최대 및 위상 시프트를 달성하기 위해 제어되었다. RMS 전류는 500A로부터 400A로 감 소한 후 600A로 증가함을 알 수 있다. 그러나, 선형 트랜스포머가 어떠한 제어를 제공하지 않으므로, 라인 1의 라인 전류의 RMS는 전체 기간동안 일정하게 유지한다.
따라서, 본 발명의 실시예들은 위상 및 크기 제어가능한 매체 전압 분배 트랜스포머를 제공할 수 있다. PACT는 듀얼 가상 직교 소스들의 개념을 적용하여 전압 크기 및 위상각의 동시 제어를 달성할 수 있다. 트랜스포머의 동작을 2 버스 시스템에서 라인의 전력 흐름의 제어를 나타내면서 설명하였지만, 이에 한정되지 않는다.
션트(shunt) 능동형 필터들은 부하들에 의해, 특히 오펜딩(offending) 고조파들로 반대 위상의 전류들을 생성함으로써, 발생되는 고조파 전류들의 가변 레벨들을 보상한다. 전해질 커패시터들의 DC 에너지 저장부 및 IGBT 스위치들을 가지는 고주파수 PWM을 가지는 DC/AC 인버터들은 능동형 필터들을 구현하는데 가장 널리 사용되는 기술을 나타낸다. 상술한 바와 같이, AC 초퍼들은 듀얼 가상 직교 소스들을 유발하여 가용 AC 전압의 크기, 위상각 및/또는 고조파 제어를 구현하는데 사용될 수 있다. 실시예들에 따르면, ILAF(Inverter-Less Active Filters)는 플랜트(plant)에서 인덕터들, 커패시터들 또는 기존의 저항성 부하들을 가지는 게이트 제어되는 반도체 스위치들을 사용하여 실현되어 동적 VAR 및/또는 고조파 보상을 실현할 수 있다. 접근방법은 단일 및 3위상 시스템들에 대해 적용할 수 있다. ILAF는, 종래의 능동형 필터들과 비교하여 더 낮은 비용 및 증가된 견실성 및 신뢰성을 제공할 수 있다.
산업 플랜트들은 모터 드라이브들, 조명, 자동 장치 및 히터/노(furnace) 부하들을 포함하는 부하들을 변화시켰다. 다수의 부하들은 비선형일 수 있고 그리드(grid) 상의 다른 커스토머들(customers) 및 다른 부하들과 인터페이싱할 수 있는 고조파 전류들을 발생시킬 수 있다. IEC 및 IEEE 519와 같은 고조파 표준들은 고조파 레벨들에 대해 허용될 수 있는 제한들의 안내를 제공한다. 항상 변화하는 네트워크 및 부하 프로파일은 수동형 고조파 필터들을 적용하는데 종종 어렵게 한다.
종래의 능동형 필터들은, 비선형 부하들에 의해 발생되는 고조파 전류들을 보상하는데 사용되는 션트형(shunt type) 필터들과 함께, DC/AC 인버터들에 기초할 수 있다. 도 17은 종래의 능동형 필터 구조를 나타낸다. 동기 프레임 조정기를 사용하여, 부하 전류가 측정될 수 있고 고조파 전류들이 추출될 수 있다. 에러 루프는 전압 소스 인버터 상의 DC 버스 전압을 유지한다. 결합된 피드백 신호는 정적 프레임으로 다시 변환되고, 인버터에 대한 기준 전류들을 제공한다. 인버터는 부하의 고조파들을 보상하는 고조파 전류들을 발생시킨다. 종래의 능동형 필터들은 근처의 커패시터 뱅크들(banks)에 민감하지 않고 용이하게 공진들을 여기시키지 않는 양호하게 동작하는 고조파 보상을 제공한다.
본 발명의 실시예들에 따르면, 벌크 에너지 저장부 및 인버터들이 없는 능동형 필터들은, 예를 들어, 간단한 토폴로지 및 저비용을 초래하도록 제공될 수 있다. 본 발명의 실시예들에 따른 능동형 필터들은 리액티브 및/또는 고조파 보상 전류들의 주요 소스로서 인덕터 또는 저항성 부하들을 가지는 AC 초퍼를 구비할 수 있다. 상술한 바와 같이, AC 초퍼를 사용하여 위상각 및/또는 고조파 제어를 실현하는 능력은 듀얼 가상 직교 소스들을 유발함에 있다고 설명할 수 있다. AC 초퍼로부터 유도되는 결과 라인 전류는 기본 주파수 및 선택 고조파 주파수들에서 '직교'축에 따라 제어가능한 성분들을 가질 수 있다. 상술한 바와 같이, 이러한 제어는 짝수 고조파 변조를 포함하는 실시간 제어 방법을 사용하여 구현될 수 있다. 본 발명의 실시예들은 이러한 원칙들을 이용하여 ILAF(Inverter-Less Active Filter)를 제공할 수 있다.
본 발명의 실시예들은 기존의 저항성 부하들을 사용하여 R-ILAF(Resistive Inverter-Less Active Filter)의 경우에 동작할 수 있다. 이러한 저항성 부하들은 다수의 플랜트들에 이미 존재하고, 열 및/또는 빛을 제공하기 위해 제어될 수 있다. 저항성 부하들에게 전달되는 전력의 레벨은, 종종 종래의 사이리스터(thyristor) AC 전압 조정기를 사용하여 제어된다. 그러나, 저항성 부하는 어떠한 추가적인 기능을 제공하지 않는다.
본 발명의 실시예들은, 플랜트 레벨 고조파 보상을 제공함과 동시에 저장성 부하로의 원하는 전력을 조정하는 방법을 제공할 수 있다. 도 18은 원하는 제어를 달성하기 위한 기본 회로 토폴로지(topology)를 나타낸다. 스위치와 직렬의 간단한 하나의 AC 스위치 초퍼는 유효한 듀티 사이클을 조정함으로써 부하에 전달되는 전력을 조정하는데 사용될 수 있다. 소형 로우패스 LC 필터는 고주파수 PWM 성분을 제거하는데 사용될 수 있다. 스위치가 일정한 주파수 F에서 일정한 듀티 사이클 D로 동작하면, 부하에 전달되는 전력은 다음과 같이 변화한다.
Figure 112008083429086-PCT00011
이 값이 부하로의 원하는 전력값이면, 간단한 듀티 사이클 제어는 필요한 전력 제어 기능을 획득하는데 충분하다.
스위치 S는, 제2 고조파와 같은 짝수 고조파 주파수에서의 시간 변화 성분뿐만 아니라 일정한 성분 D를 가지는 듀티 사이클로 변조될 수 있다.
Figure 112008083429086-PCT00012
부하 저항 양단의 전압은 다음과 같이 주어진다.
Figure 112008083429086-PCT00013
VR(t)는, 주파수를 스위칭하는 AC 스위치의 배수에서의 주파수 성분뿐만 아니라, 기본 성분 및 제어가능한 위상 시프트를 가지는 제3 고조파로 이루어진다. D(t)가 변화함에 따라, 부하로 전달되는 전력은 제어될 수 있다.
부하에 의해 유도되는 라인 전류는 iR(t)=VR(t)/R을 구비할 수 있다. 제3 고조파의 크기는 제2 고조파 성분의 크기 V2에 의해 제어될 수 있고, 제3 고조파의 위상은 짝수 고조파의 위상에 의해 정해져서, 제어가능한 저항에 의해 유도되는 제3 고조파 전류를 만들 수 있다. 유사하게는, 제4 고조파를 변조 신호 D(t)에 더함으로써, 상술한 제2 고조파 변조와 결합하였을 때, 비선형 부하에서 제3 및 제5 고조파의 보상을 제공할 수 있는 제3 및 제5 고조파 전류를 합성할 수 있다. 이는 추 가적인 주파수들로 확장될 수 있다. 듀얼 가상 직교 소스들의 원칙으로, 어떠한 리액티브 콤포넌트가 사용되지 않는다 하더라도, 기본 주파수에서의 리액티브 소스는 자동적으로 유발된다. 이는 저항 및 스위치들이 인덕터들, 커패시터들 및 능동형 필터들을 모방하는데 사용될 수 있음을 나타낸다.
본 발명의 실시예들에 따르면, X MW에서 레이팅되는 선형 저항성 부하뿐만 아니라, 제3 및 제5 고조파를 발생시키는 비선형 부하를 가지는 대표적인 플랜트가 제공될 수 있다. 비선형 부하에서의 고조파 전류의 THD 레벨은 26.95%이고, ILAF의 동작을 통해 4.06%로 감소될 수 있다. 부하로의 전력은 X MW에서 유지된다. 본 발명의 실시예들은 원하는 고조파들, 및 스위치들 및 필요한 고주파수 필터들의 레이팅을 튜닝하는 제어 방법을 제공할 수 있다.
유사한 ILAF가 AC 초퍼와 함께 인덕터(L-ILAF) 또는 커패시터(C-ILAF)를 사용하여 실현될 수 있다. 이 시스템은 고조파 제어뿐만 아니라 급속 변화 동적 VARs를 제공할 수 있다. 이와 같이, 이러한 능력은 STATCOM을 연상시키지만, 인버터들 또는 DC 벌크 에너지 저장부를 필요로 하지 않으며, 단일 위상 기본에서 동작할 수 있다. 도 19는 ILAF 또는 L-ILAF의 인덕터 버전을 나타낸다. 다시, 스위치들은, ILAF 회로에 의해 유도되는 기본 리액티브 VARs를 나타내는, DC 성분을 포함하는 듀티 사이클 D(t)로 변조될 수 있다. 다시 한번, AC 초퍼 듀티 사이클은 짝수 고조파로 변조될 수 있다.
Figure 112008083429086-PCT00014
인덕터 전압은 D(t)를 라인 전압과 곱함으로써 획득될 수 있다. 인덕터 전류는 계산될 수 있고, 기본 및 제3 고조파 전류를 포함할 수 있다. 인덕터 전류(IX)는 AC 초퍼 스위칭 기능을 통해 라인으로 다시 반사되어 AC 초퍼에 의해 유도되는 라인 전류(IL)의 스펙트럼 합성을 제공할 수 있다. 라인 전류(IL)가 기본 성분뿐만 아니라 제3 및 제5 고조파를 포함함을 알 수 있다. 유사하게는, 제4 고조파 성분의 추가는 제5 및 제7 고조파를 발생시킨다. ILAF의 전체 제어는, 라인 전류의 원하는 고조파 전류 레벨들을 실현하기 위해 짝수 고조파 변조 성분들의 레벨들 및 위상각들의 튜닝을 포함한다. 도 20A 내지 도 20D는, 제3 고조파 전류의 25% 및 제5 고조파 전류의 10%로 이루어지는 비선형 부하를 가지는 L-ILAF에 대한 시뮬레이션 결과들을 나타낸다. L-ILAF는 기본 주파수에서 리액티브 VARS의 X MVAR을 유도하고, 고조파들을 보상하고, 플랜트 입력에서 ~1.08%의 라인 전류 THD를 제공한다.
따라서, 본 발명의 실시예들은 인버터 리스 능동형 필터들(ILAF)의 집합 또는 ILAFs를 사용하여 능동형 VAR 및 고조파 보상을 제공할 수 있다. 필터들은, 듀얼 가상 직교 전압 소스들을 실현하는 개념에 기초하여, 고조파 주파수 직교 전압과 기본 주파수 직교 전압간의 순간적인 에너지를 절충하여, 전체적으로 원하는 제어를 실현할 수 있다. DC 벌크 에너지 저장부를 제거함으로써, 더 낮은 비용의 시스템을 실현할 수 있고 시스템의 견실성 및 신뢰성을 상당히 향상시킬 수 있다.
본 발명의 실시예들에 따르면, C-ILAF가 제공될 수 있다. 대조적으로, C-ILAF는 더 넓은 제어 범위를 가진다. 도 21은 2개의 AC 스위치들, 높은 스위칭 주파수 성분을 제거하는 소형 필터 인덕터, 및 메인 커패시터를 가지는 C-ILAF를 나 타낸다. L-ILAF의 경우와 같이, 스위치들은 듀티 사이클 D 및 (1-D)로 동작될 수 있다. C-ILAF 회로의 경우, 듀티 사이클 변조는 DC 및 짝수 고조파 주파수들에서 다시 한번 사용된다. 다시, 듀티 사이클 D를 가지는 DC 변조를 상정하면, 라인으로부터 유도되는 리액티브 전류는 D2*Vrms/Xc이며, 여기서 Xc는 라인 주파수에서의 커패시터의 임피던스이다. 제2 고조파 주파수에서의 변조를 고려하면, 커패시터 양단에 가해지는 제3 고조파 전압은 다음과 같다.
Figure 112008083429086-PCT00015
이는 다음과 같은 커패시터의 제3 고조파 전류를 유발한다.
Figure 112008083429086-PCT00016
제4 고조파 변조 성분의 결과로서, 커패시터에서 흐르는 제5 고조파 전류는 유사하게 계산될 수 있다. 발생되는 고조파 전압 성분들은 K2 및 K4에 의해 결정될 수 있고, 커패시터의 임피던스가 감소함에 따라 전류는 주파수와 함께 증가한다. 라인으로부터 유도되는 유효 전류는 커패시터 전류에 대한 스위칭 기능의 동작을 고려함으로써 다시 한번 계산된다. Ic의 기본 성분 전류 및 제5 고조파 전류는 모두 AC 라인으로부터 유도되는 제3 고조파 전류를 초래한다. 이러한 제3 고조파 전류의 크기는 다음과 같이 나타낼 수 있다.
Figure 112008083429086-PCT00017
L-ILAF 회로와 비교할 때, 라인으로 공급될 수 있는 최대 제3 고조파 전류는 가능한 최대 기본 주파수 용량성 전류의 약 51%로서, L-ILAF의 3배 정도이다. 또한, 대분분의 애플리케이션들에서 리딩(leading) VARs 및 고조파 제어를 필요로 하는 것을 고려하면, 비용면에서 매우 효과적인 구현례일 수 있다. 중요한 문제점들이 존재하고 고려되어야 할 필요가 있지만, 가장 중요한 것은 전압 스파이크 및 과도(transients)에 대한 민감성이다.
도 22A 내지 도 22F는 단일 위상 비선형 부하를 가지고 동작하는 C-ILAF 회로에 대한 시뮬레이션 결과들을 나타낸다. 도 22A는 변조 신호를 나타내고, 도 22B는 커패시터 전압을 나타내고, 도 22C는 커패시터 전류를 나타내고, 도 22D는 라인 전류를 나타내고, 도 22E는 스위치 전류를 나타내고, 도 22F는 부하 전류를 나타낸다. 고조파 레벨들은 57.6%의 THD로부터 1.67%로 낮게 감소될 수 있다. 다수의 고조파 주파수들뿐만 아니라 기본 주파수 VARs의 제어를 제공하기에 충분한 제어 방법이 있다. 도 23A는 THD=57.6%를 가지는 FFT 부하 전류를 나타내고, 도 23B는 THD=1.67%를 가지는 라인 전류를 나타낸다. 도 24는, 단일 고조파가 보상된다고 가정하여, C-ILAF 및 ILAF에 대한 기본 VARs 대 고조파 보상에 대한 제어 범위를 나타낸다.
통상, 본 발명의 실시예들에 따르면, 프로그램 모듈들은 루틴들, 프로그램들, 콤포넌트들, 데이터 구조들, 및 특정 작업들을 수행할 수 있거나 또는 특정 추상 데이터 타입들을 구현할 수 있는 다른 타입의 구조들을 포함할 수 있다. 또한, 본 발명의 실시예들은, 휴대형 장치들, 멀티프로세서 시스템들, 마이크로프로세서 기반 또는 프로그래밍가능 가전제품들, 미니컴퓨터들, 메인프레임 컴퓨터들 등을 포함하는 다른 컴퓨터 시스템 구성들과 함께 실행될 수 있다. 또한, 본 발명의 실시예들은 통신 네트워크를 통해 연결되는 원격 프로세싱 장치들에 의해 작업이 수행되는 분산형 컴퓨팅 환경에서 실행될 수 있다. 분산형 컴퓨팅 환경에서, 프로그램 모듈들은 로컬 및 원격 메모리 저장장치들 모두에 위치할 수 있다.
또한, 본 발명의 실시예들은 개별 전자소자들, 로직 게이트들을 포함하는 패키지 또는 집적 전자칩들, 마이크로프로세서를 활용하는 회로, 또는 전자소자들 또는 마이크로프로세서들을 포함하는 단일 칩을 구비하는 전기 회로에서 실행될 수 있다. 또한, 본 발명의 실시예들은, 기계, 광학, 유체 및 양자 기술들을 포함하지만 이에 한정되지 않고, 예를 들어, AND, OR 및 NOT와 같이 논리 동작을 수행할 수 있는 다른 기술을 사용하여 실행될 수 있다. 또한, 본 발명의 실시예들은 범용 컴퓨터 또는 임의의 다른 회로들 또는 시스템들에서 실행될 수 있다.
본 발명의 실시예들은, 예를 들어, 컴퓨터 프로세스(방법), 컴퓨팅 시스템, 또는 컴퓨터 프로그램 제품 또는 컴퓨터 판독가능 매체와 같은 제조 물품으로서 구현될 수 있다. 컴퓨터 프로그램 제품은 컴퓨터 시스템에 의해 판독가능하고 컴퓨터 프로세스를 실행하는 명령들의 컴퓨터 프로그램을 인코딩하는 컴퓨터 저장 매체일 수 있다. 컴퓨터 프로그램 제품은 컴퓨팅 시스템에 의해 판독가능하고 컴퓨터 프로세스를 실행하는 명령들의 컴퓨터 프로그램을 인코딩하는 캐리어 상의 전파 신호일 수 있다. 따라서, 본 발명은 하드웨어 및/또는 소프트웨어(펌웨어, 상주 소프트웨어, 마이크로 코드 등을 포함함)에서 구현될 수 있다. 달리 말하면, 본 발명의 실 시예들은 컴퓨터 사용가능 또는 컴퓨터 판독가능 프로그램 코드를 가지는 컴퓨터 사용가능 또는 컴퓨터 판독가능 저장 매체의 형태를 가져, 명령 실행 시스템에 의해 사용되거나 또는 명령 실행 시스템과 함께 사용하기 위해 매체에서 구현될 수 있다. 컴퓨터 사용가능 또는 컴퓨터 판독가능 매체는 명령 실행 시스템 또는 장치에 의해 또는 명령 실행 시스템 또는 장치와 함께 사용하기 위해 프로그램을 포함, 저장, 통신, 전달 또는 운반할 수 있는 임의의 매체일 수 있다.
컴퓨터 사용가능 또는 컴퓨터 판독가능 매체는, 예를 들어, 전자, 자기, 광학, 전자기, 적외선 또는 반도체 시스템, 장치 또는 전달 매체일 수 있다. 더욱 구체적인 컴퓨터 판독가능 매체의 예들(전부 열거하지 않은 리스트)로서, 컴퓨터 판독가능 매체는 하나 이상의 유선을 가지는 전기적 접속, 휴대형 컴퓨터 디스켓, RAM(Random Access Memory), ROM(Read-Only Memory), EPROM(Erasable Programmable Read-Only Memory) 또는 플래시 메모리, 광섬유 및 휴대형 CD-ROM(Compact Disc Read-Only Memory)을 포함할 수 있다. 컴퓨터 사용가능 또는 컴퓨터 판독가능 매체는 프로그램이 인쇄되는 종이 또는 다른 대체 매체일 수 있고, 예를 들어, 프로그램이 종이 또는 다른 매체의 광학 스캐닝에 의해 전자적으로 캡쳐링되고, 편집되고, 해석되고, 또는 그렇지 않으면 적당한 방법으로 처리되고, 필요하다면, 컴퓨터 메모리에 저장될 수 있다.
본 발명의 실시예들은, 예를 들어, 본 발명의 실시예들에 따른 방법들, 시스템들 및 컴퓨터 프로그램 제품들의 블록도 및/또는 동작 설명을 참조하여 설명되어 있다. 블록들에서 기재된 기능들/동작들은 플로우차트에 도시된 순서와 달리 발생 할 수 있다. 예를 들어, 연속으로 도시된 2개의 블록들은, 포함되는 기능/동작들에 따라, 실제로는 거의 동시에 실행될 수 있거나 또는 경우에 따라 역순으로 실행될 수 있다.
본 발명의 특정 실시예들을 설명하였지만, 다른 실시예들이 있을 수 있다. 또한, 본 발명의 실시예들이 메모리 또는 다른 저장 매체에 저장된 데이터와 결합된 것으로 설명하였지만, 하드 디스크들, 플로피 디스크들 또는 CD-ROM과 같은 제2 저장 장치들, 인터넷으로부터의 반송파 또는 다른 형태의 RAM 또는 ROM과 같은 다른 타입의 컴퓨터 판독가능 매체들에 저장되거나 또는 이러한 컴퓨터 판독가능 매체들로부터 판독될 수 있다. 또한, 개시된 방법의 단계들은, 본 발명의 범위를 벗어나지 않으면서, 단계들의 재배열 및/또는 단계들의 삽입 또는 삭제를 포함하는 임의의 방법으로 변형될 수 있다.
여기에 포함되는 코드의 저작권을 포함하는 모든 권리는 출원인에게 귀속된 재산이다. 출원인은 여기에 포함된 코드의 모든 권리를 보유하고, 다른 목적없이 허여된 특허의 복제와 관련된 물질만의 복제를 허가한다.
상세한 설명은 예들을 포함하지만, 본 발명의 범위는 첨부된 청구범위에 의해 정해진다. 또한, 상세한 설명은 구조적 특징들 및/또는 방법론적인 동작들에 특정적인 언어로 설명하였지만, 청구범위는 상술한 특징들 및 동작들에 제한되지 않는다. 대신에, 상술한 특정한 특징들 및 동작들은 본 발명의 실시예들에 대한 예로서 개시된 것이다.

Claims (21)

  1. 직교 파형을 생성하는 단계;
    고조파 파형을 생성하는 단계;
    상기 직교 파형과 상기 고조파 파형을 더하여 결과 파형을 생성하는 단계; 및
    상기 결과 파형에 듀티 사이클 제어를 적용하여 출력 전압을 생성하는 단계를 포함하는 것을 특징으로 하는 AC 출력 전압의 제공 방법.
  2. 제1항에 있어서, 상기 직교 파형을 생성하는 단계는,
    입력 전압과 동일한 주파수를 가지는 상기 직교 파형을 생성하는 단계를 포함하는 것을 특징으로 하는 AC 출력 전압의 제공 방법.
  3. 제1항에 있어서, 상기 직교 파형을 생성하는 단계는,
    입력 전압과 90도 위상차인 상기 직교 파형을 생성하는 단계를 포함하는 것을 특징으로 하는 AC 출력 전압의 제공 방법.
  4. 제1항에 있어서, 상기 고조파 파형을 생성하는 단계는,
    입력 전압의 짝수 고조파에 기초하여 상기 고조파 파형을 생성하는 단계를 포함하는 것을 특징으로 하는 AC 출력 전압의 제공 방법.
  5. 제1항에 있어서, 상기 고조파 파형을 생성하는 단계는,
    트리플린(triplen) 파형을 포함하는 상기 고조파 파형을 생성하는 단계를 포함하는 것을 특징으로 하는 AC 출력 전압의 제공 방법.
  6. 제1항에 있어서, 상기 직교 파형과 고조파 파형을 더하여 결과 파형을 생성하는 단계는,
    상기 직교 파형과 상기 고조파 파형을 더하여 입력 전압에 의해 정의되는 엔벨로프 내에 포함되는 상기 결과 파형을 생성하는 단계를 포함하는 것을 특징으로 하는 AC 출력 전압의 제공 방법.
  7. 제1항에 있어서, 상기 결과 파형에 듀티 사이클 제어를 적용하여 출력 전압을 생성하는 단계는,
    에너지 저장 장치를 사용하지 않으면서 상기 듀티 사이클 제어를 적용하는 단계를 포함하는 것을 특징으로 하는 AC 출력 전압의 제공 방법.
  8. 입력 전압을 수신하도록 마련된 콤포넌트;
    직교 파형을 생성하도록 마련된 콤포넌트;
    고조파 파형을 생성하도록 마련된 콤포넌트;
    상기 직교 파형과 상기 고조파 파형을 더하여 입력 전압에 의해 정의되는 엔 벨로프 내에 포함되는 결과 파형을 생성하도록 마련된 콤포넌트; 및
    상기 결과 파형에 듀티 사이클 제어를 적용하여 출력 전압을 생성하도록 마련된 콤포넌트를 포함하는 것을 특징으로 하는 출력 전압의 제공 시스템.
  9. 제8항에 있어서, 상기 직교 파형을 생성하도록 마련된 콤포넌트는,
    입력 전압과 동일한 주파수를 가지는 상기 직교 파형을 생성하도록 마련된 콤포넌트를 포함하는 것을 특징으로 하는 출력 전압의 제공 시스템.
  10. 제8항에 있어서, 상기 직교 파형을 생성하도록 마련된 콤포넌트는,
    입력 전압과 90도 위상차인 상기 직교 파형을 생성하도록 마련된 콤포넌트를 포함하는 것을 특징으로 하는 출력 전압의 제공 시스템.
  11. 제8항에 있어서, 상기 고조파 파형을 생성하도록 마련된 콤포넌트는,
    입력 전압의 짝수 고조파에 기초하여 상기 고조파 파형을 생성하도록 마련된 콤포넌트를 포함하는 것을 특징으로 하는 출력 전압의 제공 시스템.
  12. 제8항에 있어서, 상기 고조파 파형을 생성하도록 마련된 콤포넌트는,
    트리플린(triplen) 파형을 포함하는 상기 고조파 파형을 생성하도록 마련된 콤포넌트를 포함하는 것을 특징으로 하는 출력 전압의 제공 시스템.
  13. 제8항에 있어서, 상기 결과 파형에 상기 듀티 사이클 제어를 적용하여 출력 전압을 생성하도록 마련된 콤포넌트는,
    에너지 저장 장치를 사용하지 않으면서 상기 듀티 사이클 제어를 적용하도록 마련된 콤포넌트를 포함하는 것을 특징으로 하는 출력 전압의 제공 시스템.
  14. 메모리 저장부; 및
    메모리 저장부에 연결된 프로세싱 유닛을 포함하며,
    상기 프로세싱 유닛은,
    직교 파형을 생성하도록 동작하고,
    고조파 파형을 생성하도록 동작하고,
    상기 직교 파형과 상기 고조파 파형을 더하여 결과 파형을 생성하도록 동작하고,
    상기 결과 파형에 듀티 사이클 제어를 적용하여 출력 전압을 생성하도록 동작하는 것을 특징으로 하는 출력 전압의 제공 시스템.
  15. 제14항에 있어서, 상기 직교 파형을 생성하도록 동작하는 프로세싱 유닛은,
    입력 전압과 동일한 주파수를 가지는 상기 직교 파형을 생성하도록 동작하는 프로세싱 유닛을 포함하는 것을 특징으로 하는 출력 전압의 제공 시스템.
  16. 제14항에 있어서, 상기 직교 파형을 생성하도록 동작하는 프로세싱 유닛은,
    입력 전압과 90도 위상차인 상기 직교 파형을 생성하도록 동작하는 프로세싱 유닛을 포함하는 것을 특징으로 하는 출력 전압의 제공 시스템.
  17. 제14항에 있어서, 상기 고조파 파형을 생성하도록 동작하는 프로세싱 유닛은,
    입력 전압의 짝수 고조파에 기초하여 상기 고조파 파형을 생성하도록 동작하는 프로세싱 유닛을 포함하는 것을 특징으로 하는 출력 전압의 제공 시스템.
  18. 제14항에 있어서, 상기 고조파 파형을 생성하도록 동작하는 프로세싱 유닛은,
    트리플린(triplen) 파형을 포함하는 상기 고조파 파형을 생성하도록 동작하는 프로세싱 유닛을 포함하는 것을 특징으로 하는 출력 전압의 제공 시스템.
  19. 제14항에 있어서, 상기 직교 파형과 고조파 파형을 더하여 결과 파형을 생성하도록 동작하는 프로세싱 유닛은,
    상기 직교 파형과 상기 고조파 파형을 더하여 입력 전압에 의해 정의되는 엔벨로프 내에 포함되는 상기 결과 파형을 생성하도록 동작하는 프로세싱 유닛을 포함하는 것을 특징으로 하는 출력 전압의 제공 시스템.
  20. 제14항에 있어서, 상기 결과 파형에 듀티 사이클 제어를 적용하여 출력 전압 을 생성하도록 동작하는 프로세싱 유닛은,
    에너지 저장 장치를 사용하지 않으면서 상기 듀티 사이클 제어를 적용하도록 동작하는 프로세싱 유닛을 포함하는 것을 특징으로 하는 출력 전압의 제공 시스템.
  21. 제1 크기를 가지는 직류 성분을 생성하는 단계;
    제2 크기 및 위상각을 가지는 제2 고조파를 포함하는 교류 성분을 생성하는 단계;
    상기 직류 성분과 상기 교류 성분을 더하여 결과 파형을 생성하는 단계; 및
    상기 결과 파형에 듀티 사이클 제어를 적용하여 교류 출력 전압을 생성하는 단계를 포함하는 것을 특징으로 하는 짝수 고주파 변조를 사용하는 교류 출력 전압의 제공 방법.
KR1020087029594A 2006-05-05 2007-05-03 가상 직교 소스들을 이용한 전압 합성 KR20090009299A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US79810206P 2006-05-05 2006-05-05
US60/798,102 2006-05-05

Publications (1)

Publication Number Publication Date
KR20090009299A true KR20090009299A (ko) 2009-01-22

Family

ID=38668291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087029594A KR20090009299A (ko) 2006-05-05 2007-05-03 가상 직교 소스들을 이용한 전압 합성

Country Status (5)

Country Link
US (1) US8179702B2 (ko)
EP (1) EP2016474A2 (ko)
JP (1) JP2009536515A (ko)
KR (1) KR20090009299A (ko)
WO (1) WO2007130481A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007130481A2 (en) * 2006-05-05 2007-11-15 Georgia Tech Research Corporation Voltage synthesis using virtual quadrature sources
US9610396B2 (en) * 2013-03-15 2017-04-04 Thermedical, Inc. Systems and methods for visualizing fluid enhanced ablation therapy
WO2014176381A1 (en) 2013-04-23 2014-10-30 Varentec, Inc. Dynamic power flow controllers
US10029573B2 (en) 2014-08-27 2018-07-24 Ford Global Technologies, Llc Vehicle battery charging system notification

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2568375A (en) * 1951-09-18 Signal distribution system
US2450005A (en) * 1944-04-26 1948-09-28 Standard Telephones Cables Ltd Omnidirectional radio beacon
US4320531A (en) * 1979-04-02 1982-03-16 Dimon Donald F Time shared frequency conversion system
JP2659931B2 (ja) * 1985-06-29 1997-09-30 財団法人 半導体研究振興会 光制御電力変換装置
GB8810226D0 (en) * 1988-04-29 1988-06-02 Nat Res Dev Apparatus & method for determining permittivity of samples of material over wide frequency band
US5619581A (en) 1994-05-18 1997-04-08 Lord Corporation Active noise and vibration cancellation system
CA2454723C (en) * 2001-07-23 2010-07-20 Northern Power Systems, Inc. Control system for a power converter and method of controlling operation of a power converter prior application information
JP4344523B2 (ja) * 2003-03-14 2009-10-14 株式会社Ｉｈｉ 分散型電源の出力安定化装置とその制御方法
CA2540936A1 (en) * 2005-03-24 2006-09-24 Hamid Shokrollah Timorabadi A method and system for wide-range synchronization to alternating current power signals
US7778053B2 (en) * 2006-02-13 2010-08-17 American Superconductor Corp. Power system having a voltage regulator with a notch filter
WO2007130481A2 (en) * 2006-05-05 2007-11-15 Georgia Tech Research Corporation Voltage synthesis using virtual quadrature sources

Also Published As

Publication number Publication date
US8179702B2 (en) 2012-05-15
EP2016474A2 (en) 2009-01-21
US20100019805A1 (en) 2010-01-28
JP2009536515A (ja) 2009-10-08
WO2007130481A2 (en) 2007-11-15
WO2007130481A3 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
Angélico et al. Proportional–integral/proportional–integral‐derivative tuning procedure of a single‐phase shunt active power filter using Bode diagram
Zhang et al. Three‐phase four‐leg flying‐capacitor multi‐level inverter‐based active power filter for unbalanced current operation
Chilipi et al. Design and implementation of dynamic electronic load controller for three‐phase self‐excited induction generator in remote small‐hydro power generation
Tao et al. Voltage sensorless predictive direct power control of three‐phase PWM converters
Biricik et al. Three‐level hysteresis current control strategy for three‐phase four‐switch shunt active filters
Marzoughi et al. Control scheme for cascaded H‐bridge converter‐based distribution network static compensator
Abusara et al. Adaptive repetitive control with feedforward scheme for grid‐connected inverters
Zhou et al. Mechanism and elimination of harmonic current injection from single‐phase grid‐connected PWM converters
Myneni et al. Simple algorithm for current and voltage control of LCL DSTATCOM for power quality improvement
Sahoo et al. Integration of wind power generation through an enhanced instantaneous power theory
Singh et al. Implementation of modified current synchronous detection method for voltage control of self‐excited induction generator
Shu et al. Specific order harmonics compensation algorithm and digital implementation for multi‐level active power filter
Kanagavel et al. Design and prototyping of single‐phase shunt active power filter for harmonics elimination using model predictive current control
Wang et al. Hybrid single‐carrier‐based pulse width modulation scheme for single‐phase three‐level neutral‐point‐clamped grid‐side converters in electric railway traction
Liu et al. Performance comparison of Si IGBT and SiC MOSFET power devices based LCL three‐phase inverter with double closed‐loop control
Tan et al. Variable parameter pulse width modulation‐based current tracking technology applied to four‐switch three‐phase shunt active power filter
Khodabandeh et al. T‐type direct AC/AC converter structure
Patel et al. Enhancing VA sharing between the shunt and series APFs of UPQC with a modified SRF‐PAC method
Zhao et al. Switching frequency variation based on current ripple analysis of a 3‐L PMSM drive system considering neutral point balance
Tian et al. Analysis and control of electronic power transformer with star‐configuration under unbalanced conditions
KR20090009299A (ko) 가상 직교 소스들을 이용한 전압 합성
Azab Performance of model predictive control approach for single‐phase distributed energy grid integration with PQ control
Madishetti et al. Improved power quality converter for direct torque control‐based induction motor drives
Taghizadeh et al. Enhanced orthogonal signal generator for a single‐phase grid‐connected converter
Alduraibi et al. Harmonic mitigation technique using active three‐phase converters utilised in commercial or industrial distribution networks

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid