KR20090002216A - Light emitting diode and method for manufacturing the same - Google Patents
Light emitting diode and method for manufacturing the same Download PDFInfo
- Publication number
- KR20090002216A KR20090002216A KR1020070061487A KR20070061487A KR20090002216A KR 20090002216 A KR20090002216 A KR 20090002216A KR 1020070061487 A KR1020070061487 A KR 1020070061487A KR 20070061487 A KR20070061487 A KR 20070061487A KR 20090002216 A KR20090002216 A KR 20090002216A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- barrier layer
- type semiconductor
- type
- doped
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
도 1은 종래 기술에 따른 발광 다이오드의 단면도이다.1 is a cross-sectional view of a light emitting diode according to the prior art.
도 2는 본 발명의 제1 실시예에 따른 발광 다이오드의 단면도이다.2 is a cross-sectional view of a light emitting diode according to a first embodiment of the present invention.
도 3a 및 도 3b는 본 발명의 제2 실시예에 따른 발광 다이오드의 단면도이다.3A and 3B are cross-sectional views of a light emitting diode according to a second embodiment of the present invention.
도 4는 본 발명의 제3 실시예에 따른 발광 다이오드의 최종 배리어층의 단면도이다.4 is a cross-sectional view of a final barrier layer of a light emitting diode according to a third embodiment of the present invention.
도 5는 본 발명의 제4 실시예에 따른 발광 다이오드의 단면도이다.5 is a cross-sectional view of a light emitting diode according to a fourth embodiment of the present invention.
도 6a 내지 도 6e는 본 발명의 제1 실시예에 따른 발광 다이오드의 제조 공정 단면도이다.6A to 6E are cross-sectional views illustrating a manufacturing process of a light emitting diode according to a first embodiment of the present invention.
도 7a 내지 도 7c는 본 발명의 제5 실시예에 따른 수직형 발광 다이오드의 제조 공정 단면도이다.7A to 7C are cross-sectional views illustrating a method of manufacturing a vertical light emitting diode according to a fifth embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
110: 기판 120: n형 반도체층110 substrate 120 n-type semiconductor layer
130: 활성층 131: 웰층130: active layer 131: well layer
132: 배리어층 134, 136, 138: 최종 배리어층132:
140: p형 반도체층 150: p 전극140: p-type semiconductor layer 150: p electrode
160: n 전극 170: 버퍼층160: n electrode 170: buffer layer
본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로, 보다 상세하게는 정공을 활성층으로 원활하게 수송하고, 역전압 인가 시 소자의 파손을 방지할 수 있는 발광 다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a light emitting diode and a method for manufacturing the same that can smoothly transport holes to the active layer, and prevent damage to the device when a reverse voltage is applied.
발광다이오드는 III족 또는 V족의 화합물 반도체를 웨이퍼 상에 P/N 접합을 형성하여 순방향 전류를 인가하여 가시광선 또는 근적외선 및 적외선 파장대의 발광을 유도하여 표시, 통신, 계측, 제어, 조명 및 다양한 분야에 응용되고 있다.The light emitting diode forms a P / N junction on a group III or group V compound semiconductor on a wafer to apply forward current to induce light emission in the visible or near infrared and infrared wavelength bands to display, communicate, measure, control, illuminate, and It is applied to the field.
도 1은 종래 기술에 따른 발광 다이오드의 단면도이다. 도 1을 참조하면, 발광 다이오드는 기판(10), n형 반도체층(20), 활성층(30), p형 반도체층(40), p 전극(50) 및 n 전극(60)을 포함한다.1 is a cross-sectional view of a light emitting diode according to the prior art. Referring to FIG. 1, the light emitting diode includes a
기판(10) 상에는 n형 반도체층(20), 활성층(30) 및 p형 반도체층(40)이 순차적으로 형성되며, p 전극(50)은 p형 반도체층(40) 상에 형성되고, n 전극(60)은 소정 영역이 노출된 n형 반도체층(20) 상에 형성된다. 활성층(30)은 에너지 밴드갭이 작은 웰층(well)(31)과 웰층(31) 보다 에너지 밴드갭이 큰 배리어층(barrier)(32)이 교대로 적층되어 형성된 양자 우물(Quantum Well) 구조로 형성된다. 이때, 활성 층(30)은 웰층(31)과 배리어층(32)이 한 번 또는 여러 번 교대로 적층 형성되어, 단일 양자 우물구조 또는 다중 양자 우물구조로 형성된다.The n-
그러나, 상기와 같은 구조에서는 p형 반도체층(40)에서 공급되는 정공이 활성층(30) 내부로 이동하는데 어려움이 있게 된다. 또한, 발광 다이오드에 역전압이 인가되면, p 전극에서 공급되는 p형 반도체층과 활성층을 지나서, n형 반도체층으로 전달되어 발광 다이오드가 통전되어, 발광 다이오드가 작동하지 않는 문제점이 발생하게 된다. However, in the above structure, it is difficult to move holes supplied from the p-
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 정공을 활성층으로 원활하게 수송하고, 역전압 인가 시 소자의 파손을 방지할 수 있는 발광 다이오드 및 그 제조방법을 제공하기 위한 것이다.The present invention is to overcome the above-mentioned problems, to provide a light emitting diode and a method of manufacturing the same that can smoothly transport holes to the active layer and prevent damage to the device when a reverse voltage is applied.
본 발명의 일 측면에 따르면, n형 반도체층; 웰층과 배리어층이 적어도 2번 이상 교대로 적층되어 형성된 활성층; 및 p형 반도체층을 포함하며, 상기 배리어층은 상기 p형 반도체층과 가장 인접하여 배치된 제2배리어층과, 그 이외의 제1배리어층으로 구성되며, 상기 제2 배리어층은 n형 불순물과 p형 불순물이 코도핑(co-doping)되는 발광 다이오드가 제공된다.According to an aspect of the invention, the n-type semiconductor layer; An active layer formed by alternately stacking a well layer and a barrier layer at least two times; And a p-type semiconductor layer, wherein the barrier layer includes a second barrier layer disposed closest to the p-type semiconductor layer, and a first barrier layer other than the p-type semiconductor layer, wherein the second barrier layer is an n-type impurity. A light emitting diode is provided in which co-doping of p-type impurities is performed.
상기 웰층은 InxGa1 -xN(0≤x<1)를 포함하며, 상기 배리어층은 InyGa1 - yN(0≤y≤1)를 포함한다.The well layer includes In x Ga 1- x N (0 ≦ x <1), and the barrier layer includes In y Ga 1 - y N (0 ≦ y ≦ 1).
상기 웰층은 InxGa1 -xN(0≤x<1)를 포함하며, 상기 제1 배리어층은 InyGa1 - yN(0≤y≤1)를 포함하고, 상기 제2 배리어층은 제1층 및 제2층의 순서로, 또는 제2층 및 제1층의 순서로 교대 적층한 초격자층을 포함한다.The well layer includes In x Ga 1- x N (0 ≦ x <1), and the first barrier layer includes In y Ga 1 - y N (0 ≦ y ≦ 1), and the second barrier layer Includes a superlattice layer alternately stacked in the order of the first layer and the second layer, or in the order of the second layer and the first layer.
상기 제1층 및 상기 제2층은 각각 p형 불순물이 도핑된 InaGa1 - aN(0≤a≤1)층 및 n형 불순물이 도핑된 InbGa1 - bN(0≤b≤1)층 또는 n형 불순물이 도핑된 InbGa1 - bN(0≤b≤1)층 및 p형 불순물이 도핑된 InaGa1 - aN(0≤a≤1)층을 포함한다.The first layer and the second layer each include an In a Ga 1 - a N (0 ≦ a ≦ 1 ) layer doped with a p-type impurity and an In b Ga 1 - b N (0 ≦ b doped with an n-type impurity). ≤ 1) layer or In b Ga 1 - b N ( 0 ≤ b ≤ 1) layer doped with n-type impurity and In a Ga 1 - a N (0 ≤ a ≤ 1) layer doped with p-type impurity do.
상기 웰층은 InxGa1 -xN(0≤x<1)를 포함하며, 상기 제1 배리어층은 InyGa1 - yN(0≤y≤1)를 포함하고, 상기 제2 배리어층은 복수의 InzGa1 - zN(0≤z≤1)층을 포함하며, 상기 복수의 InzGa1 - zN(0≤z≤1)층중 적어도 하나가 n형 불순물과 p형 불순물이 코도핑(co-doping)된다.The well layer includes In x Ga 1- x N (0 ≦ x <1), and the first barrier layer includes In y Ga 1 - y N (0 ≦ y ≦ 1), and the second barrier layer a plurality of in z Ga 1 - z n include (0≤z≤1) layer, and the plurality of in z Ga 1 - z n ( 0≤z≤1) cheungjung at least one n-type impurity and p-type impurity This is co-doped.
상기 복수의 InzGa1 - zN(0≤z≤1)층 모두가 n형 불순물과 p형 불순물이 코도핑(co-doping)된다.All of the plurality of In z Ga 1 - z N (0 ≦ z ≦ 1) layers are co-doped with n-type impurities and p-type impurities.
상기 제2 배리어층의 상기 n형 불순물은 1ⅹ1016cm3 ~ 1ⅹ1020cm3 의 농도로 도핑되며, 상기 p형 불순물은 1ⅹ1016cm3 ~ 5ⅹ1020cm3 의 농도로 도핑된다.The n-type impurity of the second barrier layer is 1ⅹ10 16 cm 3 ~ 1ⅹ10 20 cm 3 Doped at a concentration of 1 to 10 16 cm 3 to 5 to 10 20 cm 3 Doped to a concentration of.
상기 n형 불순물과 상기 p형 불순물은 동일한 농도로 도핑된다.The n-type impurity and the p-type impurity are doped at the same concentration.
상기 제1 배리어층은 n형 불순물이 5ⅹ1017cm3 ~ 5ⅹ1019cm3 농도로 도핑된다.The first barrier layer is n-type impurities 5ⅹ10 17 cm 3 ~ 5ⅹ10 19 cm 3 Doped to concentration.
상기 제2 배리어층은 10Å내지 1000Å두께로 형성된다.The second barrier layer is formed to a thickness of 10Å to 1000Å.
본 발명의 다른 측면에 따르면, 기판 상에 n형 반도체층을 형성하는 단계; 웰층과 배리어층이 적어도 2번 이상 교대로 적층하여 활성층을 형성하는 단계; 및 상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함하며, 상기 활성층을 형성하는 단계는 상기 배리어층을 상기 p형 반도체층과 가장 인접하여 배치된 제2배리어층과, 그 이외의 제1배리어층으로 구성하며, 상기 제2 배리어층을 n형 불순물과 p형 불순물로 코도핑(co-doping)하는 단계를 포함하는 발광 다이오드 제조방법이 제공된다.According to another aspect of the invention, forming an n-type semiconductor layer on a substrate; Stacking the well layer and the barrier layer alternately at least two times to form an active layer; And forming a p-type semiconductor layer on the active layer, wherein forming the active layer comprises: a second barrier layer disposed closest to the p-type semiconductor layer; A light emitting diode manufacturing method comprising a barrier layer and co-doping the second barrier layer with n-type impurities and p-type impurities is provided.
상기 제2 배리어층을 n형 불순물과 p형 불순물로 코도핑(co-doping)하는 단계는 제1층 및 제2층의 순서로, 또는 제2층 및 제1층의 순서로 교대 적층한 초격자층을 형성하는 단계를 포함하며, 상기 제1 층은 p형 불순물이 도핑된 InaGa1 - aN(0≤a≤1)층을 포함하며, 상기 제2층은 n형 불순물이 도핑된 InbGa1 - bN(0≤b≤1)층을 포함한다.Co-doping the second barrier layer with an n-type impurity and a p-type impurity may be performed by sequentially stacking first and second layers, or second and first layers alternately. Forming a lattice layer, wherein the first layer comprises an In a Ga 1 - a N (0 ≦ a ≦ 1 ) layer doped with a p-type impurity, and the second layer is doped with an n-type impurity In b Ga 1 - b N (0 ≦ b ≦ 1 ).
상기 제2 배리어층을 n형 불순물과 p형 불순물로 코도핑(co-doping)하는 단계는 복수의 InzGa1 - zN(0≤z≤1)층을 형성하는 단계를 포함하며, 상기 복수의 InzGa1 -zN(0≤z≤1)층중 적어도 하나를 n형 불순물과 p형 불순물로 코도핑(co-doping)한다.Co-doping the second barrier layer with an n-type impurity and a p-type impurity includes forming a plurality of In z Ga 1 - z N (0 ≦ z ≦ 1) layers. At least one of the In z Ga 1- z N (0 ≦ z ≦ 1 ) layers is co-doped with n-type impurities and p-type impurities.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 2는 본 발명의 제1 실시예에 따른 발광 다이오드의 단면도이다.2 is a cross-sectional view of a light emitting diode according to a first embodiment of the present invention.
도 2를 참조하면, 발광 다이오드는 기판(110), n형 반도체층(120), 활성층(130), p형 반도체층(140), p 전극(150) 및 n 전극(160)을 포함한다.2, the light emitting diode includes a
기판(110)상에는 n형 반도체층(120), 활성층(130) 및 p형 반도체층(140)이 순차적으로 적층되어 형성된다. 그리고, p 전극(150)은 p형 반도체층(140) 상에 형성되며, n 전극(160)은 식각을 통하여 n형 반도체층(120)의 소정 영역을 노출시킨 후, 노출된 n형 반도체층(120) 상에 형성된다. The n-
활성층(130)은 에너지 밴드갭이 작은 웰층(well)(131)과 웰층(131) 보다 에너지 밴드갭이 큰 배리어층(barrier)(132)이 교대로 적층되어 형성된 양자 우물(Quantum Well) 구조로 형성된다. 이때, 활성층(130)은 웰층(131)과 배리어층(132)이 적어도 2번 이상 교대로 적층된 다중 양자 우물구조로 형성된다.The
또한, 활성층(130)의 배리어층은 p형 반도체층(140)과 가장 인접하여 형성된 제2 배리어층(134) 즉, 최종 배리어층과, 제2 배리어층(134)을 제외한 나머지 배리어층인 제1 배리어층(132)으로 구성된다. In addition, the barrier layer of the
본 실시예의 경우, 활성층(130)은 5개의 웰층(131)과, 5개의 제1 배리어층(132) 및 최외각에 형성되어 p형 반도체층(140)과 인접하는 1개의 제2 배리어층(134)으로 구성된다. 그러나, 웰층과 배리어층의 개수 및 위치가 이에 한정되는 것은 아니며 다양하게 변형될 수 있다. In the present exemplary embodiment, the
웰층(131)으로는 InxGa1 -xN(0≤x<1)이 사용될 수 있으며, 웰층(131)의 In의 조성에 따라서 밴드갭 에너지가 결정되어 자외선에서 적색까지의 다양한 파장을 얻을 수 있다. In x Ga 1- x N (0 ≦ x <1) may be used as the
제1 배리어층(132) 및 제2 배리어층(134)으로는 InyGa1 - yN(0≤y≤1)이 사용된다. 제1 배리어층(132)은 5ⅹ1017cm3 ~ 5ⅹ1019cm3 농도로 도핑된다. In y Ga 1 - y N (0 ≦ y ≦ 1) is used as the
제2 배리어층(134)은 n형 불순물과 p형 불순물이 코도핑(co-doping)되며, 이때, n형 불순물은 1ⅹ1016cm3 ~ 1ⅹ1020cm3 의 농도로 도핑되며, p형 불순물은 1ⅹ1016cm3~ 5ⅹ1020cm3 의 농도로 도핑될 수 있으며, 바람직하게는 n형 불순물과 p형 불순물은 동일한 농도로 도핑된다. 또한, 제2 배리어층(134)은 10Å 내지 1000Å의 두께로 형성된다.The
p형 불순물로는 Mg, Zn, Cd, Be, Ca, Sr, Ba 등이 사용될 수 있으며, n형 불순물로는 Si, Ge, Sn, Te, S 등이 사용될 수 있으나, 예시된 재료에 한정되는 것은 아니다.As the p-type impurity, Mg, Zn, Cd, Be, Ca, Sr, Ba, etc. may be used, and as the n-type impurity, Si, Ge, Sn, Te, S, etc. may be used. It is not.
상기에 살펴본 바와 같이, 활성층(130)의 최종 배리어층 즉, p형 반도체층(140)과 인접한 배리어층을 n형 불순물과 p형 불순물로 코도핑하면, 발광 다이오드는 다음과 같은 특성을 얻게 된다. As described above, when the final barrier layer of the
우선, p형 반도체층에서 공급되는 정공이 활성층 내부로 용이하게 수송된다.First, holes supplied from the p-type semiconductor layer are easily transported into the active layer.
p형 반도체층에서 공급되는 정공은 그 움직임이 전자에 비하여 느리기 때문에 활성층으로 공급되는데 있어서 많은 제약을 가지게 된다. 그 중 p형 반도체층과 인접하는 최종 배리어층은 활성층 내부로 정공을 수송하는데 있어서 큰 제약으로 작용한다. 따라서, 최종 배리어층에 n형 불순물과 함께 p형 불순물을 도핑하게 되면, 최종 배리어층이 언도핑된 경우나 n형 불순물로 도핑된 경우보다 정공이 활성층으로 수월하게 진입할 수 있게 된다. The holes supplied from the p-type semiconductor layer have many restrictions in supplying the active layer because the movement is slower than that of the electrons. Among them, the final barrier layer adjacent to the p-type semiconductor layer acts as a big constraint in transporting holes into the active layer. Therefore, when the p-type impurity is doped together with the n-type impurity in the final barrier layer, holes may easily enter the active layer than when the final barrier layer is undoped or doped with the n-type impurity.
또한, 발광 다이오드에 역전압 인가 시, 발광 다이오드가 파손되는 것을 예방할 수 있다.In addition, when the reverse voltage is applied to the light emitting diode, it is possible to prevent the light emitting diode from being damaged.
발광 다이오드에 역전압이 인가되면, p형 반도체층으로부터 공급되는 전자가 활성층을 지나서, n형 반도체층으로 전달되면, 발광 다이오드가 통전이 되어 더 이상 작동되지 않는 문제가 발생한다. 최종 배리어층에 n형 불순물과 함께 p형 불순물을 도핑하게 되면, 최종 배리어층에 도핑된 n형 불순물은 p형 반도체층으로 공급된 전자의 움직임을 활성층 방향 즉, 수직방향으로 유도하지 않고, 최종 배리어층의 수평방향으로 유도하여, 전자가 활성층 내부로 공급되는 것을 막게 된다. 그 결과, 발광 다이오드는 순간적으로 공급되는 역전압에 의해서 통전되지 않게 되어, 역전압으로 인한 파손을 예방할 수 있게 된다. When a reverse voltage is applied to the light emitting diode, when electrons supplied from the p-type semiconductor layer pass through the active layer to the n-type semiconductor layer, the light emitting diode becomes energized and no longer operates. When the p-type impurity is doped together with the n-type impurity in the final barrier layer, the n-type impurity doped in the final barrier layer does not induce movement of electrons supplied to the p-type semiconductor layer in the active layer direction, that is, in the vertical direction. By inducing the barrier layer in a horizontal direction, electrons are prevented from being supplied into the active layer. As a result, the light emitting diode is not energized by the reverse voltage supplied instantaneously, thereby preventing damage caused by the reverse voltage.
도 3a 및 도 3b는 본 발명의 제2 실시예에 따른 발광 다이오드의 단면도이다. 도 3a 및 도 3b에 도시된 제2 실시예는 상기 제1 실시예와 비교하여 제2 배리어층이 초격자층으로 구성된다는 점이 상이하며, 나머지 구성은 거의 유사한 바, 이하에서는 상이한 구성을 위주로 상술한다.3A and 3B are cross-sectional views of a light emitting diode according to a second embodiment of the present invention. The second embodiment shown in FIGS. 3A and 3B differs in that the second barrier layer is composed of a superlattice layer as compared with the first embodiment, and the rest of the configuration is almost similar. do.
도 3a 및 도 3b를 참조하면, 기판(110)상에는 n형 반도체층(120), 활성층(130) 및 p형 반도체층(140)이 순차적으로 적층되어 형성된다. 그리고, p 전 극(150)은 p형 반도체층(140) 상에 형성되며, n 전극(160)은 식각을 통하여 n형 반도체층(120)의 소정 영역을 노출시킨 후, 노출된 n형 반도체층(120) 상에 형성된다.3A and 3B, an n-
활성층(130)은 웰층(131)과 배리어층(132)이 적어도 2번 이상 교대로 적층된 다중 양자 우물구조로 형성된다. 또한, 활성층(130)의 배리어층은 p형 반도체층(140)과 가장 인접하여 형성된 제2 배리어층(136) 즉, 최종 배리어층과, 제2 배리어층(136)을 제외한 나머지 배리어층인 제1 배리어층(132)으로 구성된다. The
제2 배리어층(136)은 제1층(136a) 및 제2층(136b) 또는 제2층(136b) 및 제1층(136a)을 교대로 적층한 초격자층으로 구성된다. 웰층(131)으로는 InxGa1 -xN(0≤x<1)이 사용되며, 제1 배리어층(131)으로는 InyGa1 - yN(0≤y≤1)을 사용할 수 있다. The
또한, 제1층(136a)으로는 p형 불순물이 도핑된 InaGa1 - aN(0≤a≤1)을 사용하며, 제2층(136b)으로는 n형 불순물이 도핑된 InbGa1 - bN(0≤b≤1)을 사용할 수 있다. In addition, In a Ga 1 - a N (0 ≦ a ≦ 1 ) doped with p-type impurities is used as the
제1 배리어층(132)과 제2 배리어층(136)의 불순물 농도 및 제2 배리어층(136)의 두께 조건은 상기 제1 실시예에서 살펴본 바와 동일하다. Impurity concentrations of the
도 4는 본 발명의 제3 실시예에 따른 발광 다이오드의 최종 배리어층의 단면도이다. 도 4에 도시된 제3 실시예는 상기 실시예들과 비교하여 제2 배리어층이 복수의 층으로 구성된다는 점이 상이하며, 나머지 구성은 거의 유사한 바, 이하에서는 상이한 구성을 위주로 상술한다.4 is a cross-sectional view of a final barrier layer of a light emitting diode according to a third embodiment of the present invention. The third embodiment shown in FIG. 4 is different from the above embodiments in that the second barrier layer is composed of a plurality of layers, and the rest of the configuration is almost similar. Hereinafter, different configurations will be mainly described.
도 4를 참조하면, 활성층(미도시)은 웰층(미도시)과 배리어층(미도시)이 적어도 2번 이상 교대로 적층된 다중 양자 우물구조로 형성된다. 활성층(130)의 배리어층은 p형 반도체층(140)과 가장 인접하여 형성된 제2 배리어층(138) 즉, 최종 배리어층과, 제2 배리어층(138)을 제외한 나머지 배리어층인 제1 배리어층(132)으로 구성된다. Referring to FIG. 4, the active layer (not shown) is formed of a multi-quantum well structure in which a well layer (not shown) and a barrier layer (not shown) are alternately stacked at least two times. The barrier layer of the
제2 배리어층(138)은 복수의 층(138a ~ 138f)이 적층되어 형성되며, 각 층은 InzGa1-zN(0≤z≤1)로 이루어지며, 각 층중 적어도 하나가 n형 불순물과 p형 불순물로 코도핑되고, 바람직하게는 각 층이 모두 n형 불순물과 p형 불순물로 코도핑될 수 있다. The
도 5는 본 발명의 제4 실시예에 따른 발광 다이오드의 단면도이다. 도 5에 도시된 제4 실시예는 상기 실시예들과 비교하여 버퍼층을 추가로 포함한다는 점이 상이하며, 나머지 구성은 거의 유사한 바, 이하에서는 상이한 구성을 위주로 상술한다.5 is a cross-sectional view of a light emitting diode according to a fourth embodiment of the present invention. The fourth embodiment shown in FIG. 5 differs from the above embodiment in that it further includes a buffer layer, and the rest of the configuration is almost similar.
도 5를 참조하면, 기판(110)상에는 버퍼층(170), n형 반도체층(120), 활성층(130) 및 p형 반도체층(140)이 순차적으로 적층되어 형성된다. 그리고, p 전극(150)은 p형 반도체층(140) 상에 형성되며, n 전극(160)은 식각을 통하여 n형 반도체층(120)의 소정 영역을 노출시킨 후, 노출된 n형 반도체층(120) 상에 형성된다. Referring to FIG. 5, a
버퍼층(170)으로는 언도핑된 GaN, AlN, GaInN, AlGaInN, SiN 등의 다양한 재료가 사용될 수 있다. 이와 같이 버퍼층(170)을 기판(110)과 n형 반도체층(120) 사이에 형성하면, 격자 부정합을 개선시킬 수 있게 된다.As the
도 6a 내지 도 6e는 본 발명의 제1 실시예에 따른 발광 다이오드의 제조 공정 단면도이다.6A to 6E are cross-sectional views illustrating a manufacturing process of a light emitting diode according to a first embodiment of the present invention.
도 6a를 참조하면, 우선 기판(110)을 준비하며, 기판(110) 상에 n형 반도체층(120)을 형성한다. 기판의 재료(110)로는 사파이어나 실리콘 카바이드(SiC) 등 다양한 물질이 사용될 수 있다.Referring to FIG. 6A, first, a
본 실시예에서 n형 반도체층(120)으로 n형 GaN을 사용하나, 이에 한정되는 것은 아니며, 여러 가지 조성의 질화물계 화합물이 사용될 수 있으며, n형 불순물로는 Si을 사용하나, 이에 한정되는 것은 아니며 Ge, Sn, Te, S 등을 포함하는 재료가 사용될 수 있다.In this embodiment, n-type GaN is used as the n-
도 6b 및 도 6c를 참조하면, n형 반도체층(120) 상에 활성층(130)을 형성한다. 활성층(130)은 웰층(131)과 배리어층(132)이 적어도 2번 이상 교대로 적층된 다중 양자 우물구조로 형성한다. 6B and 6C, the
웰층(131)과 제1 배리어층(132)을 교대로 적층한 후, 활성층(130)의 최외각에는 p형 반도체층(140)과 인접하는 제2 배리어층(134)을 형성한다. After the
웰층(131)으로는 InxGa1 -xN(0≤x<1)을 사용하며, 1 배리어층(132) 및 제2 배 리어층(134)으로는 InyGa1 - yN(0≤y≤1)이 사용한다. 제1 배리어층(132)은 n형 불순물이 5ⅹ1017cm3 ~ 5ⅹ1019cm3 농도로 도핑하며, 제2 배리어층(134)은 1ⅹ1016cm3 ~ 1ⅹ1020cm3 농도의 n형 불순물과 1ⅹ1016cm3 ~ 5ⅹ1020cm3 농도의 p형 불순물을 코도핑(co-doping)한다. 바람직하게는 n형 불순물과 p형 불순물은 동일한 농도로 도핑하며, 제2 배리어층(134)은 10Å 내지 1000Å의 두께로 형성한다.In x Ga 1 -x N (0 ≦ x <1) is used as the
도 6d 및 도 6e를 참조하면, 활성층(130) 상에 p형 반도체층(140)을 형성한다. 본 실시예의 경우, p형 반도체층(140)으로 p형 GaN을 사용하고 있으나, 이에 한정되는 것은 아니며, 여러 가지 조성의 질화물계 화합물이 사용될 수 있으며, p형 불순물로는 Zn, Cd, Be, Mg, Ca, Sr, Ba 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.6D and 6E, the p-
그리고 나서, p형 반도체층(140)에서부터 n형 반도체층(120)의 일부분까지 메사 식각한 후, p형 반도체층(140) 상에는 p 전극(150)을 형성하며, 소정 영역이 노출된 n형 반도체층(120) 상에는 n 전극(160)을 형성한다. Then, after mesa etching from the p-
도 7a 내지 도 7c는 본 발명의 제5 실시예에 따른 수직형 발광 다이오드의 제조 공정 단면도이다.7A to 7C are cross-sectional views illustrating a method of manufacturing a vertical light emitting diode according to a fifth embodiment of the present invention.
도 7a를 참조하면, 기판(210) 상에 버퍼층(220), n형 반도체층(230), 활성층(240), p형 반도체층(250) 및 p 전극(260)을 순차적으로 형성한다. Referring to FIG. 7A, the
활성층(240)은 웰층(241)과, p형 반도체층(250)과 가장 인접하여 형성된 제2 배리어층(244) 즉, 최종 배리어층과, 제2 배리어층(244)을 제외한 나머지 배리어층인 제1 배리어층(242)으로 구성되며, 제2 배리어층(244)은 n형 불순물과 p형 불순물이 코도핑(co-doping)된다.The
도 7b를 참조하면, 레이저 리프트 오프 공정을 통하여 기판(210)과 버퍼층(220)을 순차적으로 제거하여, n형 반도체층(230)을 노출시킨다.Referring to FIG. 7B, the n-
도 7c를 참조하면, 노출된 n형 반도체층(230) 상에 n 전극(270)을 형성함으로써, 수직형 발광 다이오드를 형성하게 된다.Referring to FIG. 7C, the n-
이상에서 설명한 것은 본 발명에 따른 발광 다이오드 및 그 제조방법의 예시적인 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이, 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is merely an exemplary embodiment of a light emitting diode and a method of manufacturing the same according to the present invention, and the present invention is not limited to the above-described embodiment, and as claimed in the following claims, the gist of the present invention Without departing from the technical spirit of the present invention to the extent that any person of ordinary skill in the art to which the present invention pertains various modifications can be made.
전술한 바와 같이 본 발명에 따르면, 웰층과 배리어층으로 구성된 활성층의 최종 배리어층을 p형 불순물과 n형 불순물로 코도핑(co-doping)함으로써, p형 반도체층에서 공급되는 정공을 활성층으로 원활하게 수송할 수 있게 된다.As described above, according to the present invention, by co-doping the final barrier layer of the active layer consisting of the well layer and the barrier layer with p-type impurities and n-type impurities, holes supplied from the p-type semiconductor layer can be smoothed into the active layer. Can be transported.
또한, 발광 다이오드에 역전압 인가 시, p 전극에서 공급되는 전자가 활성층으로 이동하는 것을 방지하여, 발광 다이오드의 파손을 방지할 수 있게 된다.In addition, when a reverse voltage is applied to the light emitting diode, electrons supplied from the p electrode are prevented from moving to the active layer, thereby preventing breakage of the light emitting diode.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070061487A KR100907510B1 (en) | 2007-06-22 | 2007-06-22 | Light emitting diodes and manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070061487A KR100907510B1 (en) | 2007-06-22 | 2007-06-22 | Light emitting diodes and manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090002216A true KR20090002216A (en) | 2009-01-09 |
KR100907510B1 KR100907510B1 (en) | 2009-07-14 |
Family
ID=40485230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20070061487A KR100907510B1 (en) | 2007-06-22 | 2007-06-22 | Light emitting diodes and manufacturing method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100907510B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011034273A1 (en) * | 2009-09-17 | 2011-03-24 | 주식회사 퀀텀디바이스 | Semiconductor light-emitting device |
KR20140060763A (en) * | 2012-11-12 | 2014-05-21 | 엘지이노텍 주식회사 | Light emitting device |
KR20140079995A (en) * | 2012-12-20 | 2014-06-30 | 엘지이노텍 주식회사 | Light emitting device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104201261A (en) * | 2014-09-10 | 2014-12-10 | 天津三安光电有限公司 | Light-emitting diode |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101181182B1 (en) * | 2004-11-11 | 2012-09-18 | 엘지이노텍 주식회사 | Light Emitting Device using nitrogen compound semiconductor and producing method thereof |
KR100716645B1 (en) * | 2005-10-31 | 2007-05-09 | 서울옵토디바이스주식회사 | Light emitting device having vertically stacked light emitting diodes |
-
2007
- 2007-06-22 KR KR20070061487A patent/KR100907510B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011034273A1 (en) * | 2009-09-17 | 2011-03-24 | 주식회사 퀀텀디바이스 | Semiconductor light-emitting device |
KR20140060763A (en) * | 2012-11-12 | 2014-05-21 | 엘지이노텍 주식회사 | Light emitting device |
KR20140079995A (en) * | 2012-12-20 | 2014-06-30 | 엘지이노텍 주식회사 | Light emitting device |
Also Published As
Publication number | Publication date |
---|---|
KR100907510B1 (en) | 2009-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7084420B2 (en) | Nitride based semiconductor device | |
KR100665364B1 (en) | Nitride semiconductor light emitting device | |
JP4872450B2 (en) | Nitride semiconductor light emitting device | |
KR100703096B1 (en) | Nitride semiconductor light emitting device | |
JP4954536B2 (en) | Nitride semiconductor light emitting device | |
US7601985B2 (en) | Semiconductor light-emitting device | |
TWI466330B (en) | Group iii nitride semiconductor light-emitting device | |
KR100784065B1 (en) | Nitride semiconductor led and fabrication method thereof | |
EP1791189B1 (en) | Semiconductor device and method of semiconductor device fabrication | |
US9099572B2 (en) | Semiconductor light emitting element and method of manufacturing semiconductor light emitting element | |
JP2007214384A (en) | Nitride semiconductor element | |
US8053792B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
JP2006310488A (en) | Group iii nitride-based semiconductor light emitting device and its manufacturing method | |
KR100907510B1 (en) | Light emitting diodes and manufacturing method | |
US8222655B2 (en) | Semiconductor light-emitting device and process for producing the same | |
JP6654596B2 (en) | Semiconductor light emitting device and method of manufacturing semiconductor light emitting device | |
KR100869142B1 (en) | Light emitting diode and method for manufacturing the same | |
JP4292925B2 (en) | Method for manufacturing group III nitride compound semiconductor light emitting device | |
KR20140102422A (en) | Nitride-based semiconductor light emitting device | |
KR20090073949A (en) | Manufacturing method of iii-nitride semiconductor light emitting device | |
JP2017045798A (en) | Nitride semiconductor laminate and semiconductor light-emitting element | |
JP2013122950A (en) | Group iii nitride semiconductor light-emitting element | |
JP2005051170A (en) | Group iii nitride compound semiconductor light emitting element | |
KR20100027407A (en) | Nitride semiconductor light emitting device | |
KR20090002195A (en) | Semiconductor light-emitting device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120618 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130612 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |