KR20090000451A - Method of manufaturing a flash memory device - Google Patents

Method of manufaturing a flash memory device Download PDF

Info

Publication number
KR20090000451A
KR20090000451A KR1020070064520A KR20070064520A KR20090000451A KR 20090000451 A KR20090000451 A KR 20090000451A KR 1020070064520 A KR1020070064520 A KR 1020070064520A KR 20070064520 A KR20070064520 A KR 20070064520A KR 20090000451 A KR20090000451 A KR 20090000451A
Authority
KR
South Korea
Prior art keywords
film
memory device
flash memory
manufacturing
floating gate
Prior art date
Application number
KR1020070064520A
Other languages
Korean (ko)
Inventor
전광석
신완섭
윤광현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070064520A priority Critical patent/KR20090000451A/en
Publication of KR20090000451A publication Critical patent/KR20090000451A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

A method for manufacturing a flash memory device is provided to prevent a surface of a conductive layer for a floating gate when removing the following buffer layer by forming a buffer layer after forming an etch protective layer using an oxide process. A tunnel insulating layer(101) and a conductive layer(102) for a floating gate are successively laminated in a semiconductor substrate(100). An etch protective layer is formed on the overall structure including a conductive layer for the floating gate. The buffer layer is formed on the overall structure including the etch protective layer. A trench for isolating the element is formed by selectively etching the buffer layer, the etch protective layer, the conductive layer for the floating gate, the tunnel insulating layer and the semiconductor substrate successively. The insulating layer is formed on the overall structure including an element isolating trench. An element isolating layer(107) is formed by performing a planarization process to expose the buffer layer.

Description

플래시 메모리 소자의 제조 방법{Method of manufaturing a flash memory device}Method of manufacturing a flash memory device {Method of manufaturing a flash memory device}

도 1 내지 도 3은 종래 기술에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.1 to 3 are cross-sectional views of devices for describing a method of manufacturing a flash memory device according to the prior art.

도 4는 종래 기술에 따른 문제점을 설명하기 위한 소자의 TEM 사진이다.4 is a TEM photograph of a device for explaining a problem according to the prior art.

도 5 내지 도 9는 본 발명의 실시 예에 따른 플래시 메모리 소자의 제조 방법을 설명하시 위한 소자의 단면도이다.5 to 9 are cross-sectional views of devices for describing a method of manufacturing a flash memory device according to an embodiment of the present invention.

도 10은 본 발명의 실시 예에 따른 플래시 메모리 소자의 TEM 사진이다.10 is a TEM photograph of a flash memory device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 101 : 터널 절연막100 semiconductor substrate 101 tunnel insulating film

102 : 플로팅 게이트용 도전막 103 : 식각 보호막102 conductive film for floating gate 103 etching protection film

104 : 버퍼막 105 : 하드마스크막104: buffer film 105: hard mask film

106 : 소자분리용 트렌치 107 : 소자 분리막106: trench for device isolation 107: device isolation film

108 : 유전체막 109 : 콘트롤 게이트용 도전막108: dielectric film 109: conductive film for control gate

본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 특히 플로팅 게이트용 도전막과 유전체막의 접촉 계면의 특성을 향상시킬 수 있는 플래시 메모리 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a flash memory device, and more particularly, to a method of manufacturing a flash memory device capable of improving the characteristics of a contact interface between a floating gate conductive film and a dielectric film.

NAND형 플래시 메모리 소자는 데이터를 저장하기 위한 다수의 셀이 직렬 연결되어 하나의 스트링을 구성하며, 셀 스트링과 드레인 및 셀 스트링과 소오스 사이에 각각 드레인 선택 트랜지스터 및 소오스 선택 트랜지스터가 접속된다. 이러한 NAND형 플래쉬 메모리 소자의 셀은 반도체 기판의 소정 영역에 소자 분리막이 형성된 후 반도체 기판 상부의 소정 영역에 터널 산화막, 플로팅 게이트, 유전체막 및 콘트롤 게이트가 적층되어 게이트가 형성되고, 게이트 양측의 반도체 기판상에 이온 주입 영역이 형성됨으로써 형성된다. 여기서, 소자 분리막은 소자의 고집적화에 따라 반도체 기판의 소정 영역에 소정 깊이의 트렌치를 형성한 후 절연막을 매립하는 STI(Shallow Trench Isolation) 공정에 의해 형성하며, 특히 터널 산화막과 플로팅 게이트용 폴리실리콘막을 형성한 후 소자 분리막을 형성하기도 한다.In a NAND type flash memory device, a plurality of cells for storing data are connected in series to form a string, and a drain select transistor and a source select transistor are connected between a cell string and a drain and a cell string and a source, respectively. In the NAND flash memory cell, a device isolation film is formed in a predetermined region of a semiconductor substrate, and a tunnel oxide film, a floating gate, a dielectric film, and a control gate are stacked in a predetermined region above the semiconductor substrate to form a gate, and semiconductors on both sides of the gate are formed. It is formed by forming an ion implantation region on a substrate. Here, the device isolation film is formed by a shallow trench isolation (STI) process in which a trench is formed in a predetermined region of a semiconductor substrate according to the high integration of the device, and then the insulating film is buried. After forming, an isolation layer may be formed.

이러한 NAND형 플래시 메모리 셀은 플로팅 게이트에 전자를 주입하거나 방출시켜 프로그램 또는 소거 동작을 실시하는데, 프로그램 동작은 드레인의 측부를 통해 핫 캐리어(hot carrier)를 발생시키고, 핫 캐리어를 터널 산화막을 통해 플로팅 게이트로 주입하여 실시한다. 또한, 소거 동작은 소오스와 플로팅 게이트, 또는 벌크(bulk)와 플로팅 게이트 사이의 높은 전기장(high electric field)에 의해 발생 되는 F-N 터널링(F-N tunneling)을 이용하여 플로팅 게이트 내의 전자를 방출시켜 실시한다.The NAND flash memory cell injects or emits electrons into a floating gate to perform a program or erase operation. The program operation generates a hot carrier through the side of the drain, and floats the hot carrier through the tunnel oxide layer. This is done by injecting into the gate. In addition, the erase operation is performed by emitting electrons in the floating gate using F-N tunneling generated by a high electric field between the source and the floating gate or the bulk and the floating gate.

도 1 내지 도 3은 종래 기술에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.1 to 3 are cross-sectional views of devices for describing a method of manufacturing a flash memory device according to the prior art.

도 1을 참조하면, 반도체 기판(10) 상에 터널 절연막(11), 플로팅 게이트용 도전막(12)을 순차적으로 적층하여 형성한다. 이 후, 후속 평탄화 공정시 식각 정지막으로 사용되는 버퍼막(13)과 하드 마스크막(14)을 순차적으로 적층하여 형성한다.Referring to FIG. 1, the tunnel insulating film 11 and the floating gate conductive film 12 are sequentially stacked on the semiconductor substrate 10. Thereafter, in the subsequent planarization process, the buffer film 13 and the hard mask film 14 used as the etch stop film are sequentially stacked.

도 2를 참조하면, 식각 공정을 실시하여 하드 마스크막(14)을 패터닝한 후, 소자 분리 영역 상에 형성된 버퍼막(13), 플로팅 게이트용 도전막(12), 터널 절연막(11), 및 반도체 기판(10)을 순차적으로 선택 식각하여 소자 분리용 트렌치(15)를 형성한다. 소자 분리용 트렌치(15)를 포함한 전체 구조 상에 절연 물질을 형성한 후, 버퍼막(13)이 노출되도록 평탄화 공정을 식각하여 소자 분리막(16)을 형성한다.Referring to FIG. 2, after etching the hard mask film 14 by performing an etching process, the buffer film 13 formed on the device isolation region, the conductive film 12 for floating gates, the tunnel insulating film 11, and The semiconductor substrate 10 is sequentially etched to form an isolation trench 15 for device isolation. After the insulating material is formed on the entire structure including the device isolation trench 15, the planarization process is etched to expose the buffer layer 13 to form the device isolation layer 16.

도 3을 참조하면 식각 공정을 실시하여 버퍼막을 제거한다. 이 후, 세정 공정을 실시하여 EFH(effective Field Height)가 원하는 수준이 되도록 타겟을 제어하여 소자 분리막(16)의 상단부를 식각한다. 소자 분리막(16)을 포함한 전체 구조 상에 유전체막(17), 및 콘트롤 게이트용 도전막(18)을 형성한다.Referring to FIG. 3, an etching process is performed to remove the buffer film. Thereafter, a cleaning process is performed to etch the upper end of the device isolation layer 16 by controlling the target so that the effective field height (EFH) is a desired level. The dielectric film 17 and the control gate conductive film 18 are formed over the entire structure including the device isolation film 16.

상술한 종래 기술에 따른 플래시 메모리 소자의 제조 방법은 평탄화 공정후, 버퍼막을 제거하기 위한 공정을 실시한다. 버퍼막은 질화막을 이용하여 형성함으로 이를 제거하기 위해선 H3PO4 용액을 사용하는 식각 공정을 실시한다. 이때 버퍼막을 완전히 제거하기 위하여 버퍼막을 과도 식각하며, 이로 인하여 도 4와 같이 플로팅 게이트용 도전막의 표면이 손상되어 표면의 거칠기가 증가하게 된다. 이는 후속 형성되는 유전체막과의 계면 특성이 저하되며, 이로 인하여 소자의 전기적 특성이 나빠지게 된다.The above-described method for manufacturing a flash memory device according to the prior art performs a process for removing the buffer film after the planarization process. The buffer film is formed by using a nitride film, and an etching process using an H 3 PO 4 solution is performed to remove the buffer film. At this time, the buffer film is excessively etched to completely remove the buffer film. As a result, as shown in FIG. 4, the surface of the floating gate conductive film is damaged to increase the roughness of the surface. This degrades the interfacial properties with the dielectric film that is subsequently formed, thereby degrading the electrical properties of the device.

본 발명이 이루고자 하는 기술적 과제는 플로팅 게이트용 도전막을 형성한 후, 산화 공정을 실시하여 식각 보호막을 형성한 후 버퍼막을 형성함으로써, 후속 버퍼막 제거 공정시 플로팅 게이트용 도전막의 표면이 손상되는 것을 방지하여 소자의 전기적 특성을 개선시킬 수 있는 플래시 메모리 소자의 제조 방법을 제공하는 데 있다.The technical problem to be achieved by the present invention is to form a conductive film for the floating gate, and then to perform an oxidation process to form an etch protective film to form a buffer film, thereby preventing the surface of the floating gate conductive film from being damaged during the subsequent buffer film removal process By providing a method of manufacturing a flash memory device that can improve the electrical characteristics of the device.

본 발명의 실시 예에 따른 플래시 메모리 소자의 제조 방법은 반도체 기판 상에 터널 절연막, 플로팅 게이트용 도전막을 순차적으로 적층하여 형성하는 단계와, 상기 플로팅 게이트용 도전막을 포함한 전체 구조 상에 식각 보호막을 형성하는 단계와, 상기 식각 보호막을 포함한 전체 구조 상에 버퍼막을 형성하는 단계와, 상기 버퍼막, 상기 식각 보호막, 상기 플로팅 게이트용 도전막, 상기 터널 절연막, 및 상기 반도체 기판을 순차적으로 선택 식각하여 소자 분리용 트렌치를 형성하는 단계와, 상기 소자 분리용 트렌치를 포함한 전체 구조 상에 절연막을 형성하는 단계와, 상기 버퍼막이 노출되도록 평탄화 공정을 실시하여 소자 분리막을 형성하는 단계, 및 상기 버퍼막을 제거하는 단계를 포함한다.A method of manufacturing a flash memory device according to an embodiment of the present invention comprises the steps of sequentially stacking a tunnel insulating film and a conductive film for a floating gate on a semiconductor substrate, and forming an etching protective film on the entire structure including the conductive film for the floating gate. Forming a buffer film on the entire structure including the etching protection film; and sequentially etching and etching the buffer film, the etching protection film, the conductive film for the floating gate, the tunnel insulating film, and the semiconductor substrate. Forming an isolation trench, forming an insulating film over the entire structure including the isolation trench, forming a device isolation layer by performing a planarization process to expose the buffer layer, and removing the buffer layer. Steps.

상기 플로팅 게이트용 도전막은 SiH4, Si2H6, Si2HCl2 가스와 PH3, He, N2, Ar 가스를 단독 또는 혼합하여 형성한다. 플로팅 게이트용 도전막은 폴리 실리콘막으로 형성하는 것이 바람직하다. 상기 플로팅 게이트용 도전막은 압력을 0.1~2.0 torr, 온도를 450~650℃ 적용한 조건에서 400~2000Å 두께로 형성한다.The conductive film for floating gate is formed by mixing SiH4, Si2H6, Si2HCl2 gas and PH3, He, N2, Ar gas alone or in a mixture. The conductive film for floating gate is preferably formed of a polysilicon film. The floating gate conductive film is formed to a thickness of 400 to 2000 kPa under a condition of applying a pressure of 0.1 to 2.0 torr and a temperature of 450 to 650 ° C.

상기 식각 보호막은 제1 내지 제3 산화 공정을 단독으로 사용하거나 혼합 사용하여 산화막으로 형성한다.The etch protection film is formed as an oxide film by using the first to third oxidation processes alone or in combination.

상기 제1 산화 공정은 상기 플로팅 게이트용 도전막을 형성하는 공정과 인시튜(in-situ) 방식으로 NO, N2O, O2, H2O, H2 가스를 단독 또는 He, N2, Ar 가스와 혼합하여 형성한다. 상기 제1 산화 공정은 압력을 10~760torr, 온도를 550~1100℃ 적용하는 조건에서 상기 식각 보호막을 5~200Å 두께로 형성한다.The first oxidation process is performed by forming a conductive film for the floating gate and in-situ, forming NO, N 2 O, O 2, H 2 O, and H 2 gas alone or by mixing with He, N 2, and Ar gas. In the first oxidation process, the etching protection layer is formed to a thickness of 5 to 200 kPa under a condition of applying a pressure of 10 to 760 torr and a temperature of 550 to 1100 ° C.

상기 제2 산화 공정은 NH4OH, H2SO4 용액을 단독으로 또는 H2O2, H2O와 혼합하여 사용하는 케미컬(Chemical)을 적용하여 형성한다. 상기 제2 산화 공정은 상기 식각 보호막을 5~30Å두께로 형성한다.The second oxidation process is formed by applying a chemical (Chemical) to be used alone or mixed with H2O2, H2O solution NH4OH, H2SO4. In the second oxidation process, the etch protection layer is formed to a thickness of 5 to 30 kPa.

상기 제3 산화 공정은 LPRO, SPA, PE, 열처리 타입(Thermal type)의 방법으로 상기 식각 보호막을 형성한다. 상기 제3 산화 공정은 NO, N2O, O2, H2, 또는 H2O 가스를 단독으로 또는 N2, Ar, He 가스와 혼합하여 상기 식각 보호막을 형성한다. 상기 제3 산화 공정은 10~760 torr 압력, 온도를 550~1100℃ 적용하는 조건에 서, 5~200Å 두께의 상기 식각 보호막을 형성한다.The third oxidation process forms the etch protective layer by a method of LPRO, SPA, PE, heat treatment type (Thermal type). In the third oxidation process, NO, N 2 O, O 2, H 2, or H 2 O gas is mixed alone or with N 2, Ar, He gas to form the etch protective film. The third oxidation process forms the etch protective film having a thickness of 5 to 200 kPa under a condition of applying a pressure of 10 to 760 torr and a temperature of 550 to 1100 ° C.

상기 버퍼막은 LP-CVD, PE-CVD, 또는 ALD 방식을 이용하여 질화막으로 형성한다. 상기 버퍼막은 300~900℃의 온도, 0.1~30 torr의 압력 조건에서 SiH4, Si2H6, 또는 2HCl2 가스와 NH3 가스를 혼합하여 100~1000Å 두께로 형성한다.The buffer film is formed of a nitride film using LP-CVD, PE-CVD, or ALD. The buffer film is formed to a thickness of 100 ~ 1000Å by mixing SiH4, Si2H6, or 2HCl2 gas and NH3 gas at a temperature of 300 ~ 900 ℃, pressure conditions of 0.1 ~ 30 torr.

상기 버퍼막을 제거하는 공정은 H3PO4 용액을 이용하는 습식 식각 공정으로 실시한다.The process of removing the buffer film is performed by a wet etching process using an H 3 PO 4 solution.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 5 내지 도 9는 본 발명의 실시 예에 따른 플래시 메모리 소자를 설명하기 위한 소자의 단면도이다.5 to 9 are cross-sectional views of devices for describing a flash memory device according to an embodiment of the present invention.

도 5를 참조하면, 반도체 기판(100) 상에 터널 절연막(101), 플로팅 게이트용 도전막(102)을 순차적으로 적층하여 형성한다. 터널 산화막(101)은 습식 산화 공정을 이용하여 70~80Å 으로 증착하고, 후속 공정으로 N2O 어닐링 공정을 실시하여 터널 산화막(101) 내부의 질화물(nitrogen)을 결합(incorporation)시켜서 트랩 차지 밀도(trap density)를 줄이고 신뢰성을 향상시키는 것이 바람직하다. 플로팅 게이트용 도전막(102)은 불순물이 함유되지 않은 비정질 폴리 실리콘막과 불순물이 함유된 폴리 실리콘막으로 구성된 이중막으로 형성하는 것이 바람직하다. 플로팅 게이트용 도전막(102)은 일반적인 로나 챔버 타입의 장치에서 SiH4, Si2H6, Si2HCl2 가스와 PH3, He, N2, Ar 가스를 단독 또는 혼합하여 형성하는 것이 바람직하다. 플로팅 게이트용 도전막(102)은 압력을 0.1~2.0 torr, 온도를 450~650℃ 적용한 조건에서 400~2000Å 두께로 형성하는 것이 바람직하다.Referring to FIG. 5, the tunnel insulating film 101 and the floating gate conductive film 102 are sequentially stacked on the semiconductor substrate 100. The tunnel oxide film 101 is deposited at 70 to 80 kW using a wet oxidation process, and the N2O annealing process is performed as a subsequent step to incorporate nitrogen inside the tunnel oxide film 101 to trap trap density. It is desirable to reduce the density and to improve the reliability. The floating gate conductive film 102 is preferably formed of a double film composed of an amorphous polysilicon film containing no impurities and a polysilicon film containing impurities. The floating gate conductive film 102 is preferably formed by mixing SiH4, Si2H6, Si2HCl2 gas with PH3, He, N2, Ar gas alone or in a common furnace or chamber type device. The conductive film 102 for floating gate is preferably formed to have a thickness of 400 to 2000 kPa under a condition of applying a pressure of 0.1 to 2.0 torr and a temperature of 450 to 650 ° C.

이 후, 플로팅 게이트용 도전막(102) 상에 식각 보호막(103)을 형성한다.Thereafter, an etching protection film 103 is formed on the conductive film 102 for floating gate.

식각 보호막(103)은 하기 제1 내지 제3 산화 공정를 단독으로 사용하거나 혼합 사용하여 형성하는 것이 바람직하다. 식각 보호막(103)은 산화막으로 형성하는 것이 바람직하다.The etching protection film 103 is preferably formed by using the following first to third oxidation processes alone or in combination. Etch protective film 103 is preferably formed of an oxide film.

제1 산화 공정은 플로팅 게이트용 도전막(102)을 형성하는 공정과 인시튜(in-situ) 방식으로 NO, N2O, O2, H2O, H2 가스를 단독 또는 He, N2, Ar 가스와 혼합하여 형성하는 것이 바람직하다. 제1 산화 공정은 압력을 10~760torr, 온도를 550~1100℃ 적용하는 조건에서 5~200Å 두께의 식각 보호막(103)을 형성하는 것이 바람직하다.The first oxidation process is performed by forming the conductive film 102 for floating gate and in-situ method by mixing NO, N 2 O, O 2, H 2 O, and H 2 gas alone or with He, N 2, and Ar gas. It is desirable to. In the first oxidation process, it is preferable to form an etch protective film 103 having a thickness of 5 to 200 kPa under a condition of applying a pressure of 10 to 760 torr and a temperature of 550 to 1100 ° C.

제2 산화 공정은 NH4OH, H2SO4 용액을 단독으로 또는 H2O2, H2O와 혼합하여 사용하는 케미컬(Chemical)을 적용하여 화학적 산화막으로 식각 보호막(103)을 5~30Å두께로 형성하는 것이 바람직하다.In the second oxidation process, it is preferable that the etching protection film 103 is formed to have a thickness of 5 to 30 kPa using a chemical oxide film by applying a chemical using NH 4 OH, H 2 SO 4 solution alone or by mixing with H 2 O 2 and H 2 O.

제3 산화 공정은 후속 형성되는 버퍼막을 형성하기 위한 로 또는 챔버로 웨 이퍼를 로딩한 후, LPRO, SPA, PE, 열처리 타입(Thermal type)의 방법으로 10~760 torr 압력, 550~1100℃의 온도 조건에서 NO, N2O, O2, H2, H2O 가스를 단독으로 또는 N2, Ar, He 가스와 혼합하여 5~200Å 두께의 식각 보호막(103)을 형성하는 것이 바람직하다.In the third oxidation process, the wafer is loaded into a furnace or a chamber for forming a buffer film to be subsequently formed, and then a pressure of 10 to 760 torr and a temperature of 550 to 1100 ° C. using LPRO, SPA, PE, and thermal type. It is preferable to form an etch protective film 103 having a thickness of 5 to 200 kPa by mixing NO, N 2 O, O 2, H 2, and H 2 O gas alone or with N 2, Ar, and He gas under temperature conditions.

도 6을 참조하면, 식각 보호막(103)을 포함한 전체 구조 상에 버퍼막(104) 및 하드 마스크막을 순차적으로 적층하여 형성한다. 이 후, 소자 분리 영역 상에 형성된 하드 마스크막(105), 버퍼막(104), 식각 보호막(103), 플로팅 게이트용 도전막(102), 터널 절연막(101), 및 반도체 기판(100)을 순차적으로 선택 식각하여 소자 분리용 트렌치(106)를 형성한다.Referring to FIG. 6, the buffer film 104 and the hard mask film are sequentially stacked on the entire structure including the etch protection film 103. Thereafter, the hard mask film 105, the buffer film 104, the etching protective film 103, the floating gate conductive film 102, the tunnel insulating film 101, and the semiconductor substrate 100 formed on the element isolation region are removed. Selective etching is sequentially performed to form the isolation trench 106.

버퍼막(104)은 LP-CVD, PE-CVD, 또는 ALD 방식을 이용하여 질화막으로 형성하는 것이 바람직하다. 버퍼막(104)은 300~900℃의 온도, 0.1~30 torr의 압력 조건에서 SiH4, Si2H6, 또는 2HCl2 가스와 NH3 가스를 혼합하여 100~1000Å 두께로 형성하는 것이 바람직하다.The buffer film 104 is preferably formed of a nitride film using LP-CVD, PE-CVD, or ALD. The buffer film 104 may be formed to a thickness of 100 to 1000 Pa by mixing SiH 4, Si 2 H 6, or 2HCl 2 gas and NH 3 gas at a temperature of 300 to 900 ° C. and a pressure of 0.1 to 30 torr.

도 7을 참조하면, 소자 분리용 트렌치(106)를 포함한 전체 구조 상에 절연막을 형성한 후, 버퍼막(104)이 노출되는 평탄화 공정을 실시하여 소자 분리막(107)을 형성한다.Referring to FIG. 7, after forming an insulating film on the entire structure including the isolation trench 106, a planarization process in which the buffer film 104 is exposed is performed to form the isolation film 107.

도 8을 참조하면, 식각 공정을 실시하여 버퍼막(104)을 제거한다. 이때 식각 공정은 H3PO4 용액을 이용하는 습식 식각 공정으로 실시하는 것이 바람직하다.Referring to FIG. 8, an etching process is performed to remove the buffer film 104. At this time, the etching process is preferably performed by a wet etching process using a H 3 PO 4 solution.

H3PO4 용액을 이용하는 식각 공정시 H3PO4 용액에 대해 식각률이 버퍼막의 식각률보다 낮은 식각 보호막에 의해 플로팅 게이트용 도전막(102)의 식각 손상이 방지된다.In the etching process using the H 3 PO 4 solution, the etching damage of the H 3 PO 4 solution is prevented by the etching protection layer having a lower etching rate than the etching rate of the buffer film.

이 후, 세정 공정을 실시하여 EFH(effective Field Height)가 원하는 수준이 되도록 타겟을 제어하여 소자 분리막(107)의 상단부를 식각한다. 이때, EFH 식각 공정시 플로팅 게이트용 도전막(102) 상부의 식각 보호막도 식각되어 제거될 수 있다.Thereafter, a cleaning process is performed to etch the upper end of the device isolation layer 107 by controlling the target so that the effective field height (EFH) is a desired level. In this case, during the EFH etching process, the etch protection layer on the floating gate conductive layer 102 may also be etched and removed.

도 9를 참조하면, 소자 분리막(107)을 포함한 전체 구조 상에 유전체막(108), 및 콘트롤 게이트용 도전막(109)을 형성한다. 유전체막(108)은 산화막, 질화막, 산화막이 순차적으로 적층된 ONO 구조로 형성될 수 있다. 콘트롤 게이트용 도전막(109)은 폴리 실리콘막으로 형성될 수 있다.Referring to FIG. 9, a dielectric film 108 and a control gate conductive film 109 are formed over the entire structure including the device isolation film 107. The dielectric film 108 may have an ONO structure in which an oxide film, a nitride film, and an oxide film are sequentially stacked. The control film conductive film 109 may be formed of a polysilicon film.

도 10은 본 발명의 실시 예를 적용하여 형성한 플래시 메모리 소자의 TEM 사진이다. 본 발명의 실시 예에 따르면, 플로팅 게이트용 도전막 상부의 손상 없이 플래시 메모리 소자를 제조할 수 있다.10 is a TEM photograph of a flash memory device formed by applying the embodiment of the present invention. According to the exemplary embodiment of the present invention, a flash memory device may be manufactured without damaging an upper portion of the conductive film for the floating gate.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명의 실시 예에 따르면, 플로팅 게이트용 도전막을 형성한 후, 산화 공정을 실시하여 식각 보호막을 형성한 후 버퍼막을 형성함으로써, 후속 버퍼막 제거 공정시 플로팅 게이트용 도전막의 표면이 손상되는 것을 방지하여 소자의 전기적 특성을 개선시킬 수 있다.According to an embodiment of the present invention, after forming the conductive film for the floating gate, and then performing an oxidation process to form an etch protective film to form a buffer film, to prevent damage to the surface of the floating gate conductive film during the subsequent buffer film removal process The electrical characteristics of the device can be improved.

Claims (14)

반도체 기판 상에 터널 절연막, 플로팅 게이트용 도전막을 순차적으로 적층하여 형성하는 단계;Sequentially stacking a tunnel insulating film and a conductive film for a floating gate on the semiconductor substrate; 상기 플로팅 게이트용 도전막을 포함한 전체 구조 상에 식각 보호막을 형성하는 단계;Forming an etch protective film on the entire structure including the conductive film for the floating gate; 상기 식각 보호막을 포함한 전체 구조 상에 버퍼막을 형성하는 단계;Forming a buffer film on the entire structure including the etching protection film; 상기 버퍼막, 상기 식각 보호막, 상기 플로팅 게이트용 도전막, 상기 터널 절연막, 및 상기 반도체 기판을 순차적으로 선택 식각하여 소자 분리용 트렌치를 형성하는 단계;Forming a device isolation trench by sequentially etching the buffer layer, the etch protection layer, the floating gate conductive layer, the tunnel insulating layer, and the semiconductor substrate; 상기 소자 분리용 트렌치를 포함한 전체 구조 상에 절연막을 형성하는 단계;Forming an insulating film on the entire structure including the device isolation trench; 상기 버퍼막이 노출되도록 평탄화 공정을 실시하여 소자 분리막을 형성하는 단계; 및Forming a device isolation layer by performing a planarization process to expose the buffer layer; And 상기 버퍼막을 제거하는 단계를 포함하는 플래시 메모리 소자의 제조 방법.And removing the buffer layer. 제 1 항에 있어서,The method of claim 1, 상기 플로팅 게이트용 도전막은 SiH4, Si2H6, Si2HCl2 가스와 PH3, He, N2, Ar 가스를 단독 또는 혼합하여 폴리 실리콘막으로 형성하는 플래시 메모리 소자의 제조 방법.The floating gate conductive film is a method of manufacturing a flash memory device in which a SiH4, Si2H6, Si2HCl2 gas and PH3, He, N2, Ar gas are formed alone or mixed to form a polysilicon film. 제 1 항에 있어서,The method of claim 1, 상기 플로팅 게이트용 도전막은 압력을 0.1~2.0 torr, 온도를 450~650℃ 적용한 조건에서 400~2000Å 두께로 형성하는 플래시 메모리 소자의 제조 방법.The conductive film for a floating gate is a flash memory device manufacturing method of forming a thickness of 400 ~ 2000Åm under a condition of applying pressure of 0.1 ~ 2.0 torr, temperature 450 ~ 650 ℃. 제 1 항에 있어서,The method of claim 1, 상기 식각 보호막은 제1 내지 제3 산화 공정을 단독으로 사용하거나 혼합 사용하여 산화막으로 형성하는 플래시 메모리 소자의 제조 방법.The etching protection layer is a method of manufacturing a flash memory device to form an oxide film using a single or a third oxidation process alone or mixed. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 산화 공정은 상기 플로팅 게이트용 도전막을 형성하는 공정과 인시튜(in-situ) 방식으로 NO, N2O, O2, H2O, H2 가스를 단독 또는 He, N2, Ar 가스와 혼합하여 형성하는 플래시 메모리 소자의 제조 방법.The first oxidation process is a process of forming the conductive film for the floating gate and a flash formed by mixing NO, N 2 O, O 2, H 2 O, and H 2 gas alone or with He, N 2, and Ar gas in an in-situ manner. Method of manufacturing a memory device. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 산화 공정은 압력을 10~760torr, 온도를 550~1100℃ 적용하는 조건 에서 상기 식각 보호막을 5~200Å 두께로 형성하는 플래시 메모리 소자의 제조 방법.The first oxidation process is a method of manufacturing a flash memory device to form a thickness of the etching protection film of 5 ~ 200 kPa under the conditions of applying a pressure of 10 ~ 760torr, temperature 550 ~ 1100 ℃. 제 4 항에 있어서,The method of claim 4, wherein 상기 제2 산화 공정은 NH4OH, H2SO4 용액을 단독으로 또는 H2O2, H2O와 혼합하여 사용하는 케미컬(Chemical)을 적용하여 형성하는 플래시 메모리 소자의 제조 방법.The second oxidation process is a method of manufacturing a flash memory device is formed by applying a chemical (Chemical) using a NH4OH, H2SO4 solution alone or mixed with H2O2, H2O. 제 4 항에 있어서,The method of claim 4, wherein 상기 제2 산화 공정은 상기 식각 보호막을 5~30Å두께로 형성하는 플래시 메모리 소자의 제조 방법.The second oxidation process is a method of manufacturing a flash memory device for forming the etching protection film to a thickness of 5 ~ 30Å. 제 4 항에 있어서,The method of claim 4, wherein 상기 제3 산화 공정은 LPRO, SPA, PE, 열처리 타입(Thermal type)의 방법으로 상기 식각 보호막을 형성하는 플래시 메모리 소자의 제조 방법.The third oxidation process is a method of manufacturing a flash memory device to form the etch protective film by the LPRO, SPA, PE, heat treatment (Thermal type) method. 제 4 항에 있어서,The method of claim 4, wherein 상기 제3 산화 공정은 NO, N2O, O2, H2, 또는 H2O 가스를 단독으로 또는 N2, Ar, He 가스와 혼합하여 상기 식각 보호막을 형성하는 플래시 메모리 소자의 제조 방법.In the third oxidation process, NO, N 2 O, O 2, H 2, or H 2 O gas is used alone or in combination with N 2, Ar, He gas to form the etch protection film to form the etching protection film. 제 4 항에 있어서,The method of claim 4, wherein 상기 제3 산화 공정은 10~760 torr 압력, 온도를 550~1100℃ 적용하는 조건에서, 5~200Å 두께의 상기 식각 보호막을 형성하는 플래시 메모리 소자의 제조 방법.The third oxidation process is a method of manufacturing a flash memory device to form the etch protective film of 5 ~ 200Å thickness under conditions that apply a pressure of 10 ~ 760 torr, temperature 550 ~ 1100 ℃. 제 1 항에 있어서,The method of claim 1, 상기 버퍼막은 LP-CVD, PE-CVD, 또는 ALD 방식을 이용하여 질화막으로 형성하는 플래시 메모리 소자의 제조 방법.The buffer film is a method of manufacturing a flash memory device to form a nitride film using LP-CVD, PE-CVD, or ALD method. 제 1 항에 있어서,The method of claim 1, 상기 버퍼막은 300~900℃의 온도, 0.1~30 torr의 압력 조건에서 SiH4, Si2H6, 또는 2HCl2 가스와 NH3 가스를 혼합하여 100~1000Å 두께로 형성하는 플래 시 메모리 소자의 제조 방법.The buffer film is a method of manufacturing a flash memory device to form a thickness of 100 ~ 1000Å by mixing SiH4, Si2H6, or 2HCl2 gas and NH3 gas at a temperature of 300 ~ 900 ℃, pressure of 0.1 ~ 30 torr. 제 1 항에 있어서,The method of claim 1, 상기 버퍼막을 제거하는 공정은 H3PO4 용액을 이용하는 습식 식각 공정으로 실시하는 플래시 메모리 소자의 제조 방법.The process of removing the buffer film is performed by a wet etching process using a H 3 PO 4 solution.
KR1020070064520A 2007-06-28 2007-06-28 Method of manufaturing a flash memory device KR20090000451A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070064520A KR20090000451A (en) 2007-06-28 2007-06-28 Method of manufaturing a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070064520A KR20090000451A (en) 2007-06-28 2007-06-28 Method of manufaturing a flash memory device

Publications (1)

Publication Number Publication Date
KR20090000451A true KR20090000451A (en) 2009-01-07

Family

ID=40483640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070064520A KR20090000451A (en) 2007-06-28 2007-06-28 Method of manufaturing a flash memory device

Country Status (1)

Country Link
KR (1) KR20090000451A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698233B2 (en) 2014-03-31 2017-07-04 Samsung Electronics Co., Ltd. Tunnel insulation layer structures, methods of manufacturing the same, and vertical memory devices including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698233B2 (en) 2014-03-31 2017-07-04 Samsung Electronics Co., Ltd. Tunnel insulation layer structures, methods of manufacturing the same, and vertical memory devices including the same

Similar Documents

Publication Publication Date Title
KR100625142B1 (en) Method of manufacturing a semiconductor device
US7915138B2 (en) Methods of manufacturing non-volatile memory devices
KR100757333B1 (en) Method of manufacturing a non-volatile memory device
KR100757335B1 (en) Non-volatile memory device and method of manufacturing the same
KR100823715B1 (en) Method of manufacturing a non-volatile memory device
CN105977259A (en) Split-gate flash memory layout, mask and manufacturing method
KR100632638B1 (en) Method of manufacturing flash memory device
JP5313547B2 (en) Manufacturing method of semiconductor device
JP2007019191A (en) Semiconductor device and its manufacturing method
KR100994891B1 (en) Method of forming isolation film of semiconductor memory device
JP5122744B2 (en) Method for manufacturing flash memory device
KR20090000451A (en) Method of manufaturing a flash memory device
JP2014116342A (en) Method of manufacturing semiconductor device
KR100542394B1 (en) Method of forming gate electrode in semiconductor devices
KR20070039645A (en) Method of forming a floating gate in non-volatile memory device
KR100573332B1 (en) Semiconductor memory device and manufacturing method thereof
KR20060076518A (en) Method of manufacturing in flash memory device
KR20070075092A (en) Method of manufacturing a flash memory device
KR100856300B1 (en) Method of manufacturing a flash memory cell
KR100854896B1 (en) Method for manufacturing flash memory device
US20110133267A1 (en) Method of fabricating semiconductor device and the semiconductor device
KR100672126B1 (en) Method of forming a gate in semiconductor device
KR100623339B1 (en) Method for manufacturing nonvolatile memory device
KR100919244B1 (en) Method for fabrication of the non-volatile memory device with reliable tunnel oxide
KR100749738B1 (en) Method of fabricating a non-volatile memory device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid