KR20090000328A - Method of manufacturing a non-volatile memory device - Google Patents

Method of manufacturing a non-volatile memory device Download PDF

Info

Publication number
KR20090000328A
KR20090000328A KR1020070064313A KR20070064313A KR20090000328A KR 20090000328 A KR20090000328 A KR 20090000328A KR 1020070064313 A KR1020070064313 A KR 1020070064313A KR 20070064313 A KR20070064313 A KR 20070064313A KR 20090000328 A KR20090000328 A KR 20090000328A
Authority
KR
South Korea
Prior art keywords
film
oxide film
oxide
memory device
nitride
Prior art date
Application number
KR1020070064313A
Other languages
Korean (ko)
Inventor
박은실
장민식
곽노열
함철영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070064313A priority Critical patent/KR20090000328A/en
Publication of KR20090000328A publication Critical patent/KR20090000328A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

A method for manufacturing a nonvolatile memory device is provided to improve a charge retention characteristic of a dielectric film by removing an inner defect of an oxide layer or nitride layer by supplying oxygen and nitrogen. A first conductive layer(30) and a tunnel insulating layer(20) are formed in a semiconductor substrate. A first oxide film(40) is formed on the first conductive layer. A nitride film(50) is formed on the first oxide film. The oxygen or the nitrogen is supplied in order to remove the defect of the first oxide film or the nitride film. The second oxide film is formed on the nitride film. A second conductive layer is formed on the second oxide film. The first oxide film and the second oxide film are composed of a DCS- HTO(DiChloroSilane-High Temperature Oxide) film. The DCS-HTO film is formed by a chemical vapor deposition method. The chemical vapor deposition is performed under the DCS(DiChloroSilane) and N20 gas atmosphere with the pressure of 0.1 to 0.5 Torr and the temperature of 700 to 900 degrees centigrade.

Description

비휘발성 메모리 소자의 제조 방법{Method of manufacturing a non-volatile memory device}Method of manufacturing a non-volatile memory device

도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도들이다.1A to 1G are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

10 : 반도체 기판 20 : 터널 절연막10 semiconductor substrate 20 tunnel insulating film

30 : 제1 도전막 30a : 플로팅 게이트30: first conductive film 30a: floating gate

40 : 제1 산화막 50 : 질화막 40: first oxide film 50: nitride film

60 : 제2 산화막 70 : 유전체막 60: second oxide film 70: dielectric film

80 : 제2 도전막 80a : 컨트롤 게이트80: second conductive film 80a: control gate

90 : 게이트90 gate

본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로, 특히 전하 보 존 특성이 향상된 유전체막을 형성할 수 있는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a nonvolatile memory device, and more particularly, to a method of manufacturing a nonvolatile memory device capable of forming a dielectric film having improved charge storage characteristics.

일반적으로 비휘발성 메모리 소자들은 전원 공급이 차단될지라도 저장된 데이터들을 유지한다. 이러한 비휘발성 메모리 소자의 단위 셀은 반도체 기판의 활성 영역 상에 터널 절연막, 플로팅 게이트, 유전체막 및 컨트롤 게이트가 순차적으로 적층되어 형성되며, 외부에서 컨트롤 게이트 전극으로 인가되는 전압이 플로팅 게이트에 커플링(coupling) 되면서 데이터를 저장할 수 있다. 따라서, 짧은 시간 내에 그리고 낮은 프로그램 전압에서 데이터를 저장하려면 컨트롤 게이트 전극에 인가된 전압 대비 플로팅 게이트에 유기되는 전압의 비가 커야 한다. 여기서, 컨트롤 게이트 전극에 인가된 전압 대비 플로팅 게이트에 유기되는 전압의 비를 커플링 비(coupling ratio)라고 한다. 또한, 커플링 비는 터널 절연막과 게이트 층간절연막의 정전 용량의 합에 대한 게이트 층간절연막의 정전 용량의 비로 표현될 수 있다.Generally, nonvolatile memory devices retain stored data even when their power supplies are interrupted. The unit cell of the nonvolatile memory device is formed by sequentially stacking a tunnel insulating film, a floating gate, a dielectric film, and a control gate on an active region of a semiconductor substrate, and a voltage applied to the control gate electrode from the outside is coupled to the floating gate. (coupling) can save data. Thus, to store data in a short time and at a low program voltage, the ratio of the voltage induced in the floating gate to the voltage applied to the control gate electrode must be large. Here, the ratio of the voltage induced in the floating gate to the voltage applied to the control gate electrode is referred to as a coupling ratio. In addition, the coupling ratio may be expressed as a ratio of the capacitance of the gate interlayer insulating film to the sum of the capacitances of the tunnel insulating film and the gate interlayer insulating film.

최근에는 소자가 고집적화되어 감에 따라 셀 사이즈가 줄어들게 되어 산화막, 질화막 및 산화막(Oxide-Nitride-Oxide; ONO)의 적층막으로 형성된 유전체막의 캐패시턴스(capacitance) 값이 감소하여 커플링 비가 감소하게 된다. 이로 인해, 커플링 비를 확보하기 위해 유전체막의 두께를 감소시키고 있다. 그러나, 유전체막의 두께가 감소하면 누설 전류(leakage current) 증가 및 전하 보존(charge retention) 특성 감소를 가져와 소자의 특성이 저하된다.In recent years, as the device becomes more integrated, the cell size is reduced, and thus the capacitance ratio of the dielectric film formed of the oxide film, the nitride film, and the oxide film (Oxide-Nitride-Oxide; ONO) laminated film is reduced, thereby reducing the coupling ratio. For this reason, the thickness of the dielectric film is reduced to secure the coupling ratio. However, decreasing the thickness of the dielectric film results in an increase in leakage current and a decrease in charge retention characteristics, thereby degrading device characteristics.

특히, ONO 유전체막은 화학기상증착(Chemical Vapor Deposition; CVD) 방법 을 이용하여 형성하고 있는데, 이러한 방법으로 산화막 또는 질화막을 형성할 경우 막 내에 결함(defect)이 발생되어 전하 보존 특성이 더욱 감소되고, 이는 소자의 신뢰성을 저하시킨다.In particular, the ONO dielectric film is formed using a chemical vapor deposition (CVD) method. When an oxide film or a nitride film is formed in this way, defects are generated in the film, thereby further reducing charge retention characteristics. This lowers the reliability of the device.

본 발명은 화학기상증착 방법을 이용하여 산화막 및 질화막을 형성한 후, 산소 또는 질소를 공급하는 단계를 실시하여 산화막 또는 질화막의 내부 결함을 제거함으로써, 유전체막의 전하 보존 특성을 향상시킬 수 있는 비휘발성 메모리 소자의 제조 방법을 제공함에 있다.According to the present invention, after forming an oxide film and a nitride film by using a chemical vapor deposition method, a step of supplying oxygen or nitrogen to remove internal defects of the oxide film or nitride film, thereby improving the charge retention characteristics of the dielectric film. The present invention provides a method for manufacturing a memory device.

본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법은, 터널 절연막과 제1 도전막이 형성된 반도체 기판이 제공되는 단계, 제1 도전막 상에 제1 산화막을 형성하는 단계, 제1 산화막 상에 질화막을 형성하는 단계, 제1 산화막 또는 질화막의 결함을 제거하기 위하여 산소 또는 질소를 공급하는 단계, 질화막 상에 제2 산화막을 형성하는 단계, 및 제2 산화막 상에 제2 도전막을 형성하는 단계를 포함한다.A method of manufacturing a nonvolatile memory device according to an embodiment of the present invention may include providing a semiconductor substrate having a tunnel insulating film and a first conductive film, forming a first oxide film on the first conductive film, and forming a first oxide film on the first oxide film. Forming a nitride film on the substrate, supplying oxygen or nitrogen to remove defects of the first oxide film or nitride film, forming a second oxide film on the nitride film, and forming a second conductive film on the second oxide film It includes.

상기에서, 제1 산화막 및 제2 산화막 각각은 DCS-HTO(DiChloroSilane-High Temperature Oxide)막으로 형성된다. DCS-HTO막은 화학기상증착(Chemical Vapor Deposition; CVD) 방법으로 형성되며, 이 경우 화학기상증착 방법은 700 내지 900 ℃의 온도 및 0.1 내지 0.5Torr의 압력으로 DCS(DiChloroSilane) 및 N20 가스 분위기에서 실시된다.In the above, each of the first oxide film and the second oxide film is formed of a DiChloroSilane-High Temperature Oxide (DCS-HTO) film. The DCS-HTO film is formed by Chemical Vapor Deposition (CVD), in which case the chemical vapor deposition method is a DCCh (DiChloroSilane) and N 2 0 gas atmosphere at a temperature of 700 to 900 ° C. and a pressure of 0.1 to 0.5 Torr. Is carried out in.

질화막은 화학기상증착 방법으로 형성되며, 이 경우 화학기상증착 방법은 600 내지 800℃의 온도 및 0.1 내지 0.5Torr의 압력으로 NH3 분위기에서 실시된다.산소 또는 질소를 공급하는 단계는 급속열질화(Rapid Thermal Nitridation) 공정으로 실시된다. 급속열질화 공정은 850 내지 1000℃의 온도로 N20 분위기에서 실시된다.The nitride film is formed by a chemical vapor deposition method, in which case the chemical vapor deposition method is carried out in an NH 3 atmosphere at a temperature of 600 to 800 ° C. and a pressure of 0.1 to 0.5 Torr. Rapid Thermal Nitridation) process. Rapid thermal nitriding process is carried out in an N 2 0 atmosphere at a temperature of 850 to 1000 ℃.

이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 보다 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 보편적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below, and those skilled in the art It is preferred that the present invention be interpreted as being provided to more fully explain the present invention.

도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도들이다.1A to 1G are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device according to an embodiment of the present invention.

도 1a를 참조하면, 터널 절연막(20) 및 플로팅 게이트용 제1 도전막(30)이 형성된 반도체 기판(10)이 제공된다. 반도체 기판(10)에는 웰(well) 영역(미도시)이 형성되고, 웰 영역은 트리플(triple) 구조로 형성될 수 있다. 이러한 웰 영역은 반도체 기판(10) 상에 스크린 산화막(screen oxide; 미도시)을 형성한 후 웰 이온 주입 공정 및 문턱 전압 이온 주입 공정을 실시하여 형성한다. Referring to FIG. 1A, a semiconductor substrate 10 having a tunnel insulating film 20 and a first conductive film 30 for a floating gate is provided. A well region (not shown) may be formed in the semiconductor substrate 10, and the well region may be formed in a triple structure. The well region is formed by forming a screen oxide (not shown) on the semiconductor substrate 10 and then performing a well ion implantation process and a threshold voltage ion implantation process.

이어서, 스크린 산화막을 제거한 후 웰 영역이 형성된 반도체 기판(10) 상에 터널 절연막(20)을 형성한다. 터널 절연막(20)은 실리콘 산화막(SiO2)으로 형성할 수 있으며, 이 경우 산화(oxidation) 공정으로 형성할 수 있다. 제1 도전막(30)은 플래시 메모리 소자의 플로팅 게이트(floating gate)를 형성하기 위한 것으로, 도프트 폴리실리콘막(doped polysilicon layer)으로 형성할 수 있다. Subsequently, the tunnel insulating film 20 is formed on the semiconductor substrate 10 on which the well region is formed after the screen oxide film is removed. The tunnel insulating film 20 may be formed of a silicon oxide film (SiO 2 ), and in this case, may be formed by an oxidation process. The first conductive layer 30 is for forming a floating gate of the flash memory device, and may be formed as a doped polysilicon layer.

그런 다음, 마스크(미도시)를 이용한 식각 공정으로 제1 도전막(30)을 일 방향(비트라인 방향)으로 패터닝한다. 이때, 제1 도전막(30)을 패터닝하는 과정에서 제1 도전막(30)이 손상되는 것을 방지하기 위하여 제1 도전막(30) 상에 하드 마스크(미도시)를 더 형성할 수 있고, 이러한 하드 마스크는 제1 도전막(30)을 패터닝한 후 제거한다. 또한, 상기 마스크는 포토레지스트 패턴일 수 있으며, 포토레지스트 패턴은 포토레지스트를 도포하여 포토레지스트막을 형성하고 노광 및 현상 공정을 실시하여 형성한다.Then, the first conductive layer 30 is patterned in one direction (bit line direction) by an etching process using a mask (not shown). In this case, a hard mask (not shown) may be further formed on the first conductive layer 30 to prevent the first conductive layer 30 from being damaged in the process of patterning the first conductive layer 30. The hard mask is removed after patterning the first conductive layer 30. In addition, the mask may be a photoresist pattern, and the photoresist pattern is formed by applying a photoresist to form a photoresist film and performing exposure and development processes.

도 1b를 참조하면, 제1 도전막(30) 상에 제1 산화막(40)을 형성한다. 여기서, 제1 산화막(40)은 유전체막의 하부막으로 사용하기 위한 것으로, DCS-HTO(DiChloroSilane-High Temperature Oxide)막으로 형성할 수 있다. 이때, DCS-HTO막은 화학기상증착(Chemical Vapor Deposition; CVD) 방법을 이용하여 형성할 수 있으며, 이 경우 CVD 방법은 700 내지 900℃의 온도 및 0.1 내지 0.5Torr의 압력으로 DCS(DiChloroSilane) 및 N20 가스 분위기에서 실시한다. Referring to FIG. 1B, a first oxide film 40 is formed on the first conductive film 30. Here, the first oxide layer 40 is used as a lower layer of the dielectric layer, and may be formed of a DiChloroSilane-High Temperature Oxide (DCS-HTO) layer. At this time, the DCS-HTO film may be formed using a chemical vapor deposition (CVD) method, in which case the CVD method is a DCS (DiChloroSilane) and N at a temperature of 700 to 900 ℃ and a pressure of 0.1 to 0.5 Torr It is carried out in 2 0 gas atmosphere.

도 1c를 참조하면, 제1 산화막(40) 상에 질화막(50)을 형성한다. 질화막(50) 은 유전체막의 중간막으로 사용하기 위한 것으로, 실리콘 질화막(Si3N4)으로 형성할 수 있다. 실리콘 질화막(Si3N4)과 같은 질화막(50)은 CVD 방법을 이용하여 형성하며, 이 경우 CVD 방법은 600 내지 800℃의 온도 및 0.1 내지 0.5Torr의 압력으로 NH3 분위기에서 실시한다.Referring to FIG. 1C, the nitride film 50 is formed on the first oxide film 40. The nitride film 50 is used as an intermediate film of the dielectric film and may be formed of a silicon nitride film (Si 3 N 4 ). A nitride film 50, such as a silicon nitride film (Si 3 N 4 ), is formed using a CVD method, in which case the CVD method is performed in an NH 3 atmosphere at a temperature of 600 to 800 ° C. and a pressure of 0.1 to 0.5 Torr.

이와 같이, CVD 방법을 이용하여 제1 산화막(40) 및 질화막(50)을 형성할 경우 일반적으로 실리콘 원자들의 최외각 전자가 완벽하게 결합을 마치지 못하여 막 내부에 댕글링 본드(dangling bond)와 같은 결함(defect)이 발생될 수 있다. 이러한 결함은 제1 산화막(40) 또는 질화막(50)에 깊은 레벨로 전하를 트랩(trap)시켜 제1 산화막(40) 또는 질화막(50)의 전하 보존(charge retention) 특성을 감소시킨다. As such, in the case of forming the first oxide film 40 and the nitride film 50 using the CVD method, the outermost electrons of silicon atoms generally do not completely bond, such as a dangling bond in the film. Defects can occur. Such defects trap charge at a deep level in the first oxide film 40 or the nitride film 50, thereby reducing the charge retention characteristics of the first oxide film 40 or the nitride film 50.

도 1d를 참조하면, 제1 산화막(40) 또는 질화막(50)의 결함을 제거하기 위하여 산소 또는 질소를 공급하기 위한 공정을 실시한다. 여기서, 제1 산화막(40) 또는 질화막(50)에 산소 또는 질소를 공급하기 위한 공정은 급속열질화(Rapid Thermal Nitridation; RTN) 공정으로 실시할 수 있으며, 이 경우 RTN 공정은 급속열처리(Rapid Thermal Process; RTP) 장비를 이용하여 850 내지 1000℃의 온도로 N20 분위기에서 실시한다.Referring to FIG. 1D, a process for supplying oxygen or nitrogen is performed to remove defects of the first oxide film 40 or the nitride film 50. In this case, a process for supplying oxygen or nitrogen to the first oxide film 40 or the nitride film 50 may be performed by Rapid Thermal Nitridation (RTN) process, and in this case, the RTN process may be rapid thermal treatment (Rapid Thermal treatment). Process; RTP) using a device at a temperature of 850 to 1000 ℃ in N 2 0 atmosphere.

이렇게, 고온의 N20 분위기에서 RTN 공정을 실시할 경우 제1 산화막(40) 또는 질화막(50) 각각에 산소 또는 질소가 공급되어 내부의 결함을 O 또는 N으로 채 움으로써 댕글링 본드와 같은 결함을 감소시킬 수 있다. 따라서, 제1 산화막(40) 또는 질화막(50) 내 결함을 감소시켜 전하가 깊은 레벨로 트랩되지 않도록 하여 제1 산화막(50) 및 질화막(50)의 전하 보존 특성을 향상시킬 수 있다. 또한, 제1 산화막(40)에 질소를 포함시킴으로써, 전하 보존 특성을 향상시킬 수 있다. 한편, CVD 방법으로 형성된 질화막(50)은 산화저항성이 우수하여 RTP 장비에서 N20 가스 등에 의해 산화되지 않는다.Thus, when the RTN process is performed in a high temperature N 2 O atmosphere, oxygen or nitrogen is supplied to each of the first oxide film 40 or the nitride film 50 to fill internal defects with O or N, such as a dangling bond. Defects can be reduced. Accordingly, the charge retention characteristics of the first oxide film 50 and the nitride film 50 can be improved by reducing defects in the first oxide film 40 or the nitride film 50 so that charges are not trapped at a deep level. In addition, by including nitrogen in the first oxide film 40, the charge storage characteristics can be improved. On the other hand, the nitride film 50 formed by the CVD method is excellent in oxidation resistance and is not oxidized by N 2 O gas or the like in RTP equipment.

도 1e를 참조하면, 질화 처리된 질화막(50) 상에 제2 산화막(60)을 형성한다. 제2 산화막(60)은 유전체막의 상부막으로 사용하기 위한 것으로, DCS-HTO막으로 형성할 수 있다. 이때, DCS-HTO막은 CVD 방법을 이용하여 형성할 수 있으며, 이 경우 CVD 방법은 700 내지 900℃의 온도 및 0.1 내지 0.5Torr의 압력으로 DCS(DiChloroSilane) 및 N20 가스 분위기에서 실시한다. 이로써, 제1 산화막(40), 질화막(50) 및 제2 산화막(60)으로 이루어지는 유전체막(70)이 형성된다. Referring to FIG. 1E, a second oxide film 60 is formed on the nitrided nitride film 50. The second oxide film 60 is intended to be used as an upper film of the dielectric film and may be formed of a DCS-HTO film. At this time, the DCS-HTO film can be formed using a CVD method, in which case the CVD method is carried out in a DCCh (DiChloroSilane) and N 2 O gas atmosphere at a temperature of 700 to 900 ℃ and a pressure of 0.1 to 0.5 Torr. As a result, the dielectric film 70 including the first oxide film 40, the nitride film 50, and the second oxide film 60 is formed.

본 발명의 일 실시예에 따르면, 유전체막(70)은 N20 분위기의 RTN 공정을 통해 전하 보존 특성 등이 향상된 제1 산화막(40) 및 질화막(50)을 포함하여 형성됨으로써 전하 보존 특성을 향상시킬 수 있다.According to an embodiment of the present invention, the dielectric film 70 is formed by including the first oxide film 40 and the nitride film 50 having improved charge storage characteristics and the like through the RTN process of the N 2 0 atmosphere to improve the charge retention characteristics. Can be improved.

도 1f를 참조하면, 제2 산화막(60) 상에 제2 도전막(80)을 형성한다. 제2 도전막(80)은 플래시 메모리 소자의 컨트롤 게이트(control gate)를 형성하기 위한 것으로, 도프트 폴리실리콘막, 금속막 또는 이들의 적층막으로 형성할 수 있다. 바람직하게, 제2 도전막(80)은 도프트 폴리실리콘막으로 형성할 수 있다. Referring to FIG. 1F, a second conductive film 80 is formed on the second oxide film 60. The second conductive film 80 is for forming a control gate of the flash memory device, and may be formed of a doped polysilicon film, a metal film, or a laminated film thereof. Preferably, the second conductive film 80 may be formed of a doped polysilicon film.

한편, 제2 도전막(80)은 이후에 형성될 컨트롤 게이트의 저항을 낮추기 위하여 도프트 폴리실리콘막 상에 금속 실리사이드층(미도시), 예를들어 텅스텐 실리사이드(WSix)층을 더 포함할 수 있다. 그리고, 제2 도전막(80) 상에는 게이트 식각 공정 시 제2 도전막(80)의 식각 손상을 방지하기 위해 하드 마스크(미도시)를 더 형성할 수 있다. Meanwhile, the second conductive layer 80 may further include a metal silicide layer (eg, tungsten silicide (WSix) layer) on the doped polysilicon layer to lower the resistance of the control gate to be formed later. have. A hard mask (not shown) may be further formed on the second conductive layer 80 to prevent etching damage of the second conductive layer 80 during the gate etching process.

도 1g를 참조하면, 통상적인 식각 공정을 실시하여 하드 마스크, 제2 도전막(80), 유전체막(70) 및 제1 도전막(30)을 패터닝한다. 이때, 패터닝은 일 방향(비트라인 방향)으로 패터닝된 제1 도전막(30)과 교차하는 방향으로 실시한다. 이로써, 제1 도전막(30)으로 이루어지는 플로팅 게이트(30a) 및 제2 도전막(80)으로 이루어지는 컨트롤 게이트(80a)가 형성되고, 이때, 터널 절연막(20), 플로팅 게이트(30a), 유전체막(70), 컨트롤 게이트(80a) 및 하드 마스크를 포함하는 게이트(90)가 완성된다.Referring to FIG. 1G, the hard mask, the second conductive layer 80, the dielectric layer 70, and the first conductive layer 30 are patterned by performing a conventional etching process. In this case, patterning is performed in a direction crossing the first conductive film 30 patterned in one direction (bit line direction). As a result, a floating gate 30a made of the first conductive film 30 and a control gate 80a made of the second conductive film 80 are formed. In this case, the tunnel insulating film 20, the floating gate 30a, and the dielectric are formed. The gate 90 including the film 70, the control gate 80a and the hard mask is completed.

본 발명은 상기에서 서술한 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. The present invention is not limited to the above-described embodiments, but may be implemented in various forms, and the above embodiments are intended to complete the disclosure of the present invention and to completely convey the scope of the invention to those skilled in the art. It is provided to inform you. Therefore, the scope of the present invention should be understood by the claims of the present application.

본 발명은 CVD 방법을 이용하여 산화막 및 질화막을 형성한 후, 산화막 및 질화막에 산소 또는 질소를 공급하여 산화막 또는 질화막의 결함을 제거함으로써, 전하가 깊은 레벨로 트랩되지 않도록 하고, 산화막에 질소를 포함시켜 산화막 및 질화막의 전하 보존 특성을 향상시킴에 따라 이를 포함하는 유전체막의 전하 보존 특성을 향상시킬 수 있다.The present invention forms an oxide film and a nitride film by using a CVD method, and then supplies oxygen or nitrogen to the oxide film and the nitride film to remove defects of the oxide film or nitride film, thereby preventing charges from trapping at a deep level and including nitrogen in the oxide film. As a result, the charge retention characteristics of the oxide and nitride layers may be improved, thereby improving the charge retention characteristics of the dielectric layer including the same.

Claims (9)

터널 절연막과 제1 도전막이 형성된 반도체 기판이 제공되는 단계;Providing a semiconductor substrate having a tunnel insulating film and a first conductive film formed thereon; 상기 제1 도전막 상에 제1 산화막을 형성하는 단계;Forming a first oxide film on the first conductive film; 상기 제1 산화막 상에 질화막을 형성하는 단계;Forming a nitride film on the first oxide film; 상기 제1 산화막 또는 상기 질화막의 결함을 제거하기 위하여 산소 또는 질소를 공급하는 단계;Supplying oxygen or nitrogen to remove defects of the first oxide film or the nitride film; 상기 질화막 상에 제2 산화막을 형성하는 단계; 및Forming a second oxide film on the nitride film; And 상기 제2 산화막 상에 제2 도전막을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조 방법.And forming a second conductive film on the second oxide film. 제 1 항에 있어서,The method of claim 1, 상기 제1 산화막 및 상기 제2 산화막 각각은 DCS-HTO막으로 형성되는 비휘발성 메모리 소자의 제조 방법.And each of the first oxide film and the second oxide film is a DCS-HTO film. 제 2 항에 있어서,The method of claim 2, 상기 DCS-HTO(DiChloroSilane-High Temperature Oxide)막은 화학기상증착 방법으로 형성되는 비휘발성 메모리 소자의 제조 방법.The DCS-HTO (DiChloroSilane-High Temperature Oxide) film is formed by a chemical vapor deposition method. 제 3 항에 있어서,The method of claim 3, wherein 상기 화학기상증착 방법은 700 내지 900℃의 온도 및 0.1 내지 0.5Torr의 압력으로 DCS(DiChloroSilane) 및 N20 가스 분위기에서 실시되는 비휘발성 메모리 소자의 제조 방법.The chemical vapor deposition method is a method of manufacturing a nonvolatile memory device is carried out in a DCCh (DiChloroSilane) and N 2 O gas atmosphere at a temperature of 700 to 900 ℃ and a pressure of 0.1 to 0.5 Torr. 제 1 항에 있어서,The method of claim 1, 상기 질화막은 화학기상증착 방법으로 형성되는 비휘발성 메모리 소자의 제조 방법.The nitride film is a method of manufacturing a nonvolatile memory device formed by a chemical vapor deposition method. 제 5 항에 있어서,The method of claim 5, wherein 상기 화학기상증착 방법은 600 내지 800℃의 온도 및 0.1 내지 0.5Torr의 압력으로 NH3 분위기에서 실시되는 형성되는 비휘발성 메모리 소자의 제조 방법.The chemical vapor deposition method is formed in a NH 3 atmosphere at a temperature of 600 to 800 ℃ and a pressure of 0.1 to 0.5 Torr. 제 1 항에 있어서,The method of claim 1, 상기 산소 또는 질소를 공급하는 단계는 급속열질화(Rapid Thermal Nitridation) 공정으로 실시되는 비휘발성 메모리 소자의 제조 방법.The step of supplying oxygen or nitrogen is a method of manufacturing a nonvolatile memory device is carried out by a rapid thermal nitriding (Rapid Thermal Nitridation) process. 제 7 항에 있어서,The method of claim 7, wherein 상기 급속열질화 공정은 N20 분위기에서 실시되는 비휘발성 메모리 소자의 제조 방법.The rapid thermal nitriding process is a method of manufacturing a nonvolatile memory device performed in an N 2 0 atmosphere. 제 7 항에 있어서,The method of claim 7, wherein 상기 급속열질화 공정은 850 내지 1000℃의 온도에서 실시되는 비휘발성 메모리 소자의 제조 방법.The rapid thermal nitriding process is a method of manufacturing a nonvolatile memory device at a temperature of 850 to 1000 ℃.
KR1020070064313A 2007-06-28 2007-06-28 Method of manufacturing a non-volatile memory device KR20090000328A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070064313A KR20090000328A (en) 2007-06-28 2007-06-28 Method of manufacturing a non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070064313A KR20090000328A (en) 2007-06-28 2007-06-28 Method of manufacturing a non-volatile memory device

Publications (1)

Publication Number Publication Date
KR20090000328A true KR20090000328A (en) 2009-01-07

Family

ID=40483529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070064313A KR20090000328A (en) 2007-06-28 2007-06-28 Method of manufacturing a non-volatile memory device

Country Status (1)

Country Link
KR (1) KR20090000328A (en)

Similar Documents

Publication Publication Date Title
US7084037B2 (en) Semiconductor device and method of manufacturing the same
JP5361328B2 (en) Method for manufacturing nonvolatile semiconductor memory device
US20100006923A1 (en) Semiconductor device and method for manufacturing the same
US20060035432A1 (en) Method of fabricating non-volatile memory device having local SONOS gate structure
JP2005108864A (en) Method of manufacturing nonvolatile memory element having sonos structure
JP2009016823A (en) Method of fabricating nonvolatile memory device having charge trapping layer
US20090096012A1 (en) Flash memory device and method of fabricating the same
TWI647822B (en) Three-dimensional non-volatile memory and manufacturing method thereof
JP2006024879A (en) Manufacturing method of semiconductor device having dual-gate dielectric structure
US20080085584A1 (en) Oxidation/heat treatment methods of manufacturing non-volatile memory devices
KR100596484B1 (en) Method of Forming Insulator Layer and Method of Manufacturing Non-Volatile Memory Device Using the same
US7217972B2 (en) Semiconductor device
US20080160784A1 (en) Method of manufacturing semiconductor device
US20090163013A1 (en) Method for Forming Gate of Non-Volatile Memory Device
US20080157178A1 (en) Flash memory device and method for manufacturing thereof
US7592222B2 (en) Method of fabricating flash memory device
KR100543209B1 (en) Method for fabrication of transistor having sonos structure
US8604536B2 (en) Semiconductor device and method of manufacturing the same
KR20090000328A (en) Method of manufacturing a non-volatile memory device
KR100466190B1 (en) Method for manufacturing flash memory device
KR100898656B1 (en) Method of manufacturing a flash memory device
KR100932341B1 (en) How to Form a Flash Memory Device
JP2010123591A (en) Nonvolatile semiconductor storage device and method of manufacturing same
KR20090077278A (en) Manufacturing method a flash memory device
KR100978180B1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid