KR20080114049A - Method for fabricating semiconductor device - Google Patents

Method for fabricating semiconductor device Download PDF

Info

Publication number
KR20080114049A
KR20080114049A KR1020070063230A KR20070063230A KR20080114049A KR 20080114049 A KR20080114049 A KR 20080114049A KR 1020070063230 A KR1020070063230 A KR 1020070063230A KR 20070063230 A KR20070063230 A KR 20070063230A KR 20080114049 A KR20080114049 A KR 20080114049A
Authority
KR
South Korea
Prior art keywords
layer
type cladding
cladding layer
forming
manufacturing
Prior art date
Application number
KR1020070063230A
Other languages
Korean (ko)
Inventor
오재응
김문덕
Original Assignee
우리엘에스티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우리엘에스티 주식회사 filed Critical 우리엘에스티 주식회사
Priority to KR1020070063230A priority Critical patent/KR20080114049A/en
Priority to PCT/KR2008/003580 priority patent/WO2009002073A1/en
Publication of KR20080114049A publication Critical patent/KR20080114049A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

The method of manufacturing the semiconductor device is provided to relieve the stress of the n-type clad layer, and the active layer and p-type cladding layer by using the buffer layer as the 3D nano structure having the magnetism lattice constant. The method of manufacturing the semiconductor device comprises as follows. A step is for forming the buffer layer(21) of 3D nano structure as the nitride chemical material group on the hetero substrate(20). A step is for forming the n-type clad layer, the active layer and p-type cladding layer on the hetero substrate having the buffer layer. A step is for forming the electrode in the p-type cladding layer. The buffer layer of 3D nano structure forms into the dome, pyramid, cylinder, disk, the blind angle model etc.

Description

반도체 소자의 제조 방법{Method for fabricating semiconductor device}Method for manufacturing a semiconductor device {Method for fabricating semiconductor device}

도 1a 내지 1d는 종래 기술에 따른 발광 다이오드의 공정 단면도1A to 1D are cross-sectional views of a light emitting diode according to the prior art.

도 2a 내지 2e는 본 발명의 실시예에 따른 발광 소자의 공정 단면도2A to 2E are cross-sectional views of a light emitting device according to an embodiment of the present invention.

도 3a는 본 발명에 따른 질화 물질계 3차원 완충층의 표면 AFM(Atomic Force Microscopy)사진Figure 3a is a surface AFM (Atomic Force Microscopy) photograph of the nitride material-based three-dimensional buffer layer according to the present invention

도 3b는 본 발명에 따른 3차원 나노 구조 형성에 따라 격자 상수 변화를 나타낸 그래프Figure 3b is a graph showing the lattice constant change as the three-dimensional nanostructures formed in accordance with the present invention

도 3c는 본 발명에 따른 3차원 나노 구조 완충층을 사용한 질화물계 박막 성장의 개념을 예시한 예시도Figure 3c is an illustration illustrating the concept of nitride-based thin film growth using a three-dimensional nanostructure buffer layer according to the present invention

*** 도면의 주요부분에 대한 부호 설명 ****** Explanation of symbols on main parts of drawing ***

20: 기판 21 : 완충층20: substrate 21: buffer layer

22: p형 클래드층 23: 활성층22: p-type cladding layer 23: active layer

24: n형 클래드층 25: 오믹 콘택층24: n-type cladding layer 25: ohmic contact layer

26a, 26b: 전극26a, 26b: electrode

본 발명은 발광 소자의 제조 방법에 관한 것으로, 특히 사파이어 및 실리콘 기판과 같이 격자 부정합이 큰 기판에 Ⅲ-N계 이종 접합 박막 성장 시 기존의 연속된 표면을 갖는 2차원 박막 형태의 완층층이 아니라 3차원(3-dimensional) 나노(Nano) 구조 완충층을 사용하여 발광 다이오드 또는 레이저 다이오드 등의 발광 소자를 제조하는 반도체 소자 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a light emitting device, and in particular, when a III-N type heterojunction thin film is grown on a large lattice mismatched substrate such as sapphire and silicon substrate, the present invention is not a complete layer of a two-dimensional thin film type having a conventional continuous surface. It relates to a semiconductor device manufacturing method for manufacturing a light emitting device such as a light emitting diode or a laser diode using a three-dimensional nano structure buffer layer.

일반적으로 청색, 녹색 자외선(UV)광을 발출하는 Ⅲ-N(예를들면, 질화갈륨(GaN))계 발광 다이오드(LED)는 전광판 뿐만 아니라, 신호등, LCD 백라이트(Back light) 및 휴대폰 키패드(Key pad)의 백라이트 등 사회 전반에 그 응용 범위가 점차 넓어지고 있다.In general, III-N (eg, gallium nitride (GaN))-based light emitting diodes (LEDs) emitting blue and green ultraviolet (UV) light are not only electronic signs but also traffic lights, LCD backlights, and mobile phone keypads. The application range is gradually widening in society such as backlight of key pads.

이와 같은 발광 다이오드는 기판상에 질화갈륨 박막의 버퍼층, 클래드층 및 활성층 등을 순차적으로 성장하여 형성한다. 여기서, 상기 질화갈륨 박막을 성장시키기 위한 상기 기판으로는 질화갈륨 단결정 기판이 바람직하지만, 상기 질화갈륨 단결정 기판은 제작하기가 까다롭고 가격이 비싸기 때문에, 상대적으로 구하기 쉽고 가격이 싼 사파이어(Al2O3)나 실리콘 카바이드(SiC) 혹은 실리콘 (Si)과 같은 이종 기판을 많이 사용한다.Such a light emitting diode is formed by sequentially growing a buffer layer, a clad layer, and an active layer of a gallium nitride thin film on a substrate. Here, a gallium nitride single crystal substrate is preferable as the substrate for growing the gallium nitride thin film, but since the gallium nitride single crystal substrate is difficult to manufacture and expensive, sapphire (Al 2 O) is relatively easy to obtain and inexpensive. 3 ) or other substrates such as silicon carbide (SiC) or silicon (Si).

그러나, 상기 사파이어(Al2O3)나 실리콘 카바이드(SiC) 혹은 실리콘 (Si)과 같은 이종 기판상에 에피층(Epi)층인 질화갈륨층을 바로 성장시키면 격자 부정합에 의해서 좋은 품질의 발광 소자를 제조하기 어렵기 때문에 상기 에피층을 성장시키기 전에 상기 이종 기판에 결정의 시드(seed) 역할을 하는 시드 버퍼층을 더 성장 시켜 발광소자를 제조한다.However, when a gallium nitride layer, which is an epi layer, is directly grown on a heterogeneous substrate such as sapphire (Al 2 O 3 ), silicon carbide (SiC), or silicon (Si), a light emitting device of good quality may be formed by lattice mismatch. Since it is difficult to manufacture, a light emitting device is manufactured by further growing a seed buffer layer that serves as a seed of a crystal on the hetero substrate before growing the epitaxial layer.

이와 같이 이종 기판에 발광 소자를 제조하는 종래의 발광소자 제조 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.As described above with reference to the accompanying drawings a conventional light emitting device manufacturing method for manufacturing a light emitting device on a heterogeneous substrate as follows.

도 1a 내지 1d는 종래의 발광소자 공정 단면도이다.1A to 1D are cross-sectional views of a conventional light emitting device process.

사파이어(Al2O3)나 실리콘 카바이드(SiC) 혹은 실리콘 (Si)과 같은 이종 기판(10)상에 버퍼층(11), n형 클래드층(12), 활성층(13) 및 p형 클래드층(14)을 차례로 형성한다. A buffer layer 11, an n-type cladding layer 12, an active layer 13, and a p-type cladding layer on a heterogeneous substrate 10 such as sapphire (Al 2 O 3 ), silicon carbide (SiC) or silicon (Si) 14) are formed in sequence.

여기서, 상기 버퍼층(11)은 380 내지 800℃ 온도에서 100 내지 500Å의 두께를 가지는 질화 알루미늄(AlN) 혹은 질화갈륨과 같은 질화물 반도체 혹은 이로서 구성된 alloy 및 구조를 형성함이 미국특허 제5,122,845호 및 기타 공개자료에 개시되어 있다. Here, the buffer layer 11 forms a nitride semiconductor such as aluminum nitride (AlN) or gallium nitride having a thickness of 100 to 500 kPa at a temperature of 380 to 800 ° C., or alloys and structures thereof. It is disclosed in the open source.

상기 n형 클래드층(12) 및 p형 클래드층(14)은 질화갈륨으로 형성한 것으로, n형 클래드층(12)은 n형 불순물이 도핑된 질화갈륨 혹은 질화물 반도체로 구성된 반도체층으로, p형 클래드층(14)은 p형 불순물이 도핑된 질화갈륨 등 질화물 반도체층으로 형성한다. 그리고, 상기 활성층(13)은 InxGa1-xN(0 ≤ x ≤ 1) 및 이의 조합으로 구성한 양자우물 등으로 형성한다.The n-type cladding layer 12 and the p-type cladding layer 14 are formed of gallium nitride, and the n-type cladding layer 12 is a semiconductor layer composed of gallium nitride or nitride semiconductor doped with n-type impurities. The type cladding layer 14 is formed of a nitride semiconductor layer such as gallium nitride doped with p-type impurities. The active layer 13 is formed of In x Ga 1-x N (0 ≦ x ≦ 1) and a quantum well formed of a combination thereof.

여기서, 상기 n형 클래드층(12)은 상기 활성층(13)에 전자를 공급하는 역할을 하고, 상기 p형 클래드층(14)은 상기 활성층(13)에 정공을 공급하는 역할을 하며, 상기 활성층(13)은 상기 n형 클래드층(12) 및 p형 클래드층(14)에서 공급받은 전자와 정공을 재결합시켜 여분의 에너지를 광으로 변환시키는 역할을 한다. Here, the n-type cladding layer 12 serves to supply electrons to the active layer 13, and the p-type cladding layer 14 serves to supply holes to the active layer 13, and the active layer (13) recombines electrons and holes supplied from the n-type cladding layer 12 and the p-type cladding layer 14 to convert excess energy into light.

도 1b에 도시한 바와 같이, 상기 p형 클래드층(14)부터 상기 n형 클래드층(12)의 일정 깊이까지 상기 P형 클래드층(14), 활성층(13) 및 n형 클래드층(12)의 소정 부분을 메사(Mesa) 식각하여 상기 n형 클래드층(12)을 노출시킨다.As shown in FIG. 1B, the P-type cladding layer 14, the active layer 13, and the n-type cladding layer 12 extend from the p-type cladding layer 14 to a predetermined depth of the n-type cladding layer 12. A predetermined portion of Mesa is etched to expose the n-type cladding layer 12.

도 1c에 도시한 바와 같이, 상기 p형 클래드층(14)위에 투명 도전층으로 오믹 콘택층(15)을 형성한다. As shown in FIG. 1C, an ohmic contact layer 15 is formed on the p-type cladding layer 14 as a transparent conductive layer.

도 1d에 도시한 바와 같이, 상기 오믹 콘택층(15) 상부와 상기 노출된 상기 n형 클래드층(12)상에 각각 제 1 전극(16a) 및 제 2 전극(16b)을 형성하여 발광 다이오드를 완성한다.As shown in FIG. 1D, a light emitting diode is formed by forming a first electrode 16a and a second electrode 16b on the ohmic contact layer 15 and the exposed n-type cladding layer 12, respectively. Complete

그러나, 상기와 같은 종래의 발광 다이오드 제조 방법에 있어서는 다음과 같은 문제점이 있었다.However, the above conventional light emitting diode manufacturing method has the following problems.

즉, 이종 기판과 질화물계 반도체층 사이에 이종 접합 구조가 발생함을 방지하기 위하여 버퍼층을 형성하더라도 상기 버퍼층과 이종 기판 사이에 격자 부정합이 발생한다. 예를 들면, 상기 이종 기판이 실리콘 (Si) 기판이고 상기 버퍼층이 질화 알루미늄막일 경우 상기 두 층 사이에는 약 18.9%의 격자 부정합이 발생하고, 상기 이종 기판이 산화알루미늄 (사파이어) 기판이고 상기 버퍼층이 질화칼륨(GaN)막일 경우 상기 두 층 사이에는 약 16.9%의 격자 부정합이 발생한다.That is, lattice mismatch occurs between the buffer layer and the dissimilar substrate even when the buffer layer is formed to prevent the heterojunction structure from occurring between the dissimilar substrate and the nitride based semiconductor layer. For example, when the hetero substrate is a silicon (Si) substrate and the buffer layer is an aluminum nitride film, lattice mismatch of about 18.9% occurs between the two layers, and the hetero substrate is an aluminum oxide (sapphire) substrate, and the buffer layer is In the case of a potassium nitride (GaN) film, lattice mismatch of about 16.9% occurs between the two layers.

이와 같이 두 물질 사이에 격자 부정합이 발생하면, 상기 이종 기판과 질화계막 사이에는 변형력이 존재하고 그로 인하여 많은 결함이 발생하므로 발광 소자의 발광 특성을 저하시킬 뿐만 아니라 발광소자의 수명에 치명적인 악 영향을 준 다. As such, when lattice mismatch occurs between the two materials, deformation force is present between the dissimilar substrate and the nitride based layer, and thus many defects are generated, which not only lowers the light emission characteristics of the light emitting device but also has a detrimental effect on the life of the light emitting device. Gives.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 안출된 것으로, 상기 이종 접합 구조의 격자 부정합을 줄이는 3차원 나노 구조를 도입하여 상기 이종 기판과 질화물계 사이의 결함을 최소화하여 양질을 질화물계 박막을 성장할 수 있도록 하므로 수명 및 발광 특성이 우수한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the problems of the prior art as described above, by introducing a three-dimensional nanostructure to reduce the lattice mismatch of the heterojunction structure to minimize the defect between the heterogeneous substrate and the nitride-based nitride system It is an object of the present invention to provide a method for manufacturing a semiconductor device having excellent lifespan and luminescence properties, since the thin film can be grown.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은, 이종 기판상에 질화물계 물질로 3차원 나노 구조의 완충층을 형성하는 단계; 상기 완충층이 형성된 이종 기판상에 차례로 n형 클래드층, 활성층 및 p형 클래드층을 형성하는 단계; 그리고 상기 p형 클래드층에 전극을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method including: forming a three-dimensional nanostructured buffer layer of a nitride material on a heterogeneous substrate; Forming an n-type cladding layer, an active layer, and a p-type cladding layer on the heterogeneous substrate on which the buffer layer is formed; And forming an electrode on the p-type cladding layer.

상기와 같은 특징을 갖는 본 발명에 따른 반도체 소자의 제조 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention having the above characteristics will be described in detail with reference to the accompanying drawings.

도 2a 내지 2e는 본 발명의 실시예에 따른 발광 소자의 공정 단면도이다.2A to 2E are cross-sectional views of a light emitting device according to an exemplary embodiment of the present invention.

도 2a에 도시한 바와 같이, 사파이어(Al2O3)나 실리콘 (Si), 실리콘 카바이드(SiC)와 같은 이종 기판(20)상에 질화 알루미늄, 질화 갈륨, 질화 인디움 혹은 이들의 alloy 형태의 질화물계 물질을 MBE, CVD, VPE, LPE 등의 화합물 구조 성장 이 가능한 장비를 이용하여 돔, 피라미드, 원통, 원반, 사각 모형 등으로 자가 형성법(self-assembled) 또는 패터닝 방법에 의해 3차원 나노 구조의 완충층(21)을 형성한다.As shown in FIG. 2A, a type of aluminum nitride, gallium nitride, indium nitride, or an alloy thereof is formed on a dissimilar substrate 20 such as sapphire (Al 2 O 3 ), silicon (Si), or silicon carbide (SiC). 3D nanostructure by self-assembled or patterned nitride-based materials into domes, pyramids, cylinders, disks, squares, etc. using equipment capable of compound structure growth such as MBE, CVD, VPE, LPE Buffer layer 21 is formed.

여기서, 상기 자가 형성법은 질화물계의 물질의 화합물의 구성비를 조절하거나 상기 각 장비의 성장 조건(온도, 반응 가스, 성장 시간 등)을 조절하여 상기 질화물계를 상기 기판위에 불연속적으로(섬 모양) 성장시키는 방법이다.Here, the self-forming method discontinuously (island-shaped) the nitride system on the substrate by adjusting the composition ratio of the compound of the nitride material or by controlling the growth conditions (temperature, reaction gas, growth time, etc.) of each device. How to grow.

또한, 패터닝 방법은, 기판위에 질화물계의 물질층을 성장시키고 통상적인 사진 식각 기술(photo lithography)로 상기 질화물질계의 물질층을 선택적으로 제거하여 섬 모양으로 남기는 방법이다. In addition, the patterning method is a method of growing a nitride-based material layer on a substrate and selectively removing the nitride-based material layer in an island shape by conventional photolithography.

상기 3차원 나노 구조의 크기는 자가 형성법 또는 패터닝 방법에 의해 형성된 크기로 물리적으로 양자 특성이 나타나며, 폭(width)이 1000Å이하이고, 높이(height)가 500Å이하이다. 상기와 같은 3차원 나노 구조의 완충층(21)은 무결함 자기 격자 상수를 갖으며, 상기와 같은 3차원 나노 구조를 완충층으로 사용하여 그 위에 Ⅲ-N계 박막을 형성하면 상기 Ⅲ-N계 박막의 변형력이 완화되고 격자상수 차이를 이완시킬 수 있는 여유 공간을 가지므로서 결함이 적은 구조를 성장할 수 있다.The size of the three-dimensional nanostructure is a size formed by a self-forming method or a patterning method physically exhibit quantum characteristics, the width (width) is less than 1000Å, the height (height) is less than 500Å. The buffer layer 21 having the three-dimensional nanostructure as described above has a defect-free magnetic lattice constant, and when the three-dimensional nanostructure is used as the buffer layer to form a III-N based thin film thereon, the III-N based thin film It is possible to grow a structure with less defects by reducing the strain force of and having a free space to relax the lattice constant difference.

상기 질화물계의 물질로는, AlN, InN, GaN, Al(1-x)Ga(x)N, InxGa(1-x)N, Al(x)Ga(1-x)In(y)N(1-y) 등의 Ⅲ-N족 화합물 중의 어느 하나 혹은 이를 이용해 구성한 구조로 형성한다. Examples of the nitride-based material include AlN, InN, GaN, Al (1-x) Ga (x) N, In x Ga (1-x) N, Al (x) Ga (1-x) In (y) It is formed in any one of group III-N compounds , such as N (1-y) , or the structure comprised using this.

도 2b에 도시한 바와 같이, 상기 3차원 나노구조의 완충층(21)이 형성된 이종 기판(20)위에 차례로 n형 클래드층(22), 활성층(23) 및 p형 클래드층(24)을 형성한다. As shown in FIG. 2B, the n-type cladding layer 22, the active layer 23, and the p-type cladding layer 24 are sequentially formed on the heterogeneous substrate 20 on which the buffer layer 21 having the three-dimensional nanostructure is formed. .

상기 n형 클래드층(22), 활성층(23) 및 p형 클래드층(24)은 상기에서 언급한 바와 같은 Ⅲ-N족 화합물 중의 어느 하나로 형성한 것으로, n형 클래드층(22)은 n형 불순물이 도핑된 질화 화합물 반도체층으로, p형 클래드층(24)은 p형 불순물이 도핑된 질화 화합물 반도체층으로 형성한다.The n-type cladding layer 22, the active layer 23, and the p-type cladding layer 24 are formed of any one of the III-N compounds as mentioned above, and the n-type cladding layer 22 is n-type. The impurity doped nitride compound semiconductor layer, and the p-type cladding layer 24 is formed of the nitride compound semiconductor layer doped with the p-type impurity.

여기서, 상기 n형 클래드층(22)은 상기 활성층(23)에 전자를 공급하는 역할을 하고, 상기 p형 클래드층(24)은 상기 활성층(23)에 정공을 공급하는 역할을 하며, 상기 활성층(23)은 상기 n형 클래드층(22) 및 p형 클래드층(24)에서 공급받은 전자와 정공을 재결합시켜 여분의 에너지를 광으로 변환시키는 역할을 한다.Here, the n-type cladding layer 22 serves to supply electrons to the active layer 23, and the p-type cladding layer 24 serves to supply holes to the active layer 23, and the active layer Reference numeral 23 serves to convert excess energy into light by recombining electrons and holes supplied from the n-type cladding layer 22 and the p-type cladding layer 24.

따라서, 상술한 바와 같이, 상기 n형 클래드층(22), 활성층(23) 및 p형 클래드층(24)은 변형력이 완화되어 결함이 적을 구조를 갖는다. Therefore, as described above, the n-type cladding layer 22, the active layer 23, and the p-type cladding layer 24 have a structure in which the deformation force is alleviated and there are few defects.

도 2c에 도시한 바와 같이, 상기 p형 클래드층(24)부터 상기 n형 클래드층(22)의 일정 깊이까지 상기 P형 클래드층(24), 활성층(23) 및 n형 클래드층(22)의 소정 부분을 메사(Mesa) 식각하여 상기 n형 클래드층(22)을 노출시킨다.As shown in FIG. 2C, the P-type cladding layer 24, the active layer 23, and the n-type cladding layer 22 extend from the p-type cladding layer 24 to a predetermined depth of the n-type cladding layer 22. A predetermined portion of Mesa is etched to expose the n-type cladding layer 22.

도 2d에 도시한 바와 같이, 상기 p형 클래드층(24)위에 투명 도전층으로 오믹 콘택층(25)을 형성한다. As shown in FIG. 2D, an ohmic contact layer 25 is formed on the p-type cladding layer 24 as a transparent conductive layer.

도 2e에 도시한 바와 같이, 상기 오믹 콘택층(25) 상부와 상기 노출된 상기 n형 클래드층(22)상에 각각 제 1 전극(26a) 및 제 2 전극(26b)을 형성하여 발광 다 이오드를 완성한다.As shown in FIG. 2E, a light emitting diode is formed by forming a first electrode 26a and a second electrode 26b on the ohmic contact layer 25 and on the exposed n-type cladding layer 22, respectively. To complete.

혹은, 상기 오믹 콘택층(25) 상부와 기판(20)배면에 각각 제 1 전극 및 제 2 전극을 형성하여 발광 다이오드를 완성한다.Alternatively, first and second electrodes may be formed on the ohmic contact layer 25 and the substrate 20, respectively, to complete the light emitting diode.

물론, 상기에서는 기판을 유지하는 발광 다이오드를 제조하는 방법을 도시하였으나, 이에 한정되지 않고, 상기 메사 식각 공정을 생략하고 상기 이종 기판(20)을 제거하여 상기 n형 클래드층(22)배면에 제 1 전극을 형성하여 수직형 발광 소자를 제조할 수도 있다. Of course, the method of manufacturing a light emitting diode holding a substrate is illustrated, but the present invention is not limited thereto. The mesa etching process may be omitted, and the dissimilar substrate 20 may be removed to form the back surface of the n-type cladding layer 22. A vertical light emitting device may be manufactured by forming one electrode.

도 3a는 본 발명에 따른 질화 물질계 3차원 완충층의 표면 AFM(Atomic Force Microscopy)사진을 나타낸 것이고, 도 3b는 본 발명에 따른 3차원 나노 구조 형성에 따라 격자 상수 변화를 나타낸 그래프이고, 도 3c는 본 발명에 따른 3차원 나노 구조 완충층을 사용한 질화물계 박막 성장의 개념을 예시한 예시도이다.Figure 3a is a surface AFM (Atomic Force Microscopy) photograph of the nitride material-based three-dimensional buffer layer according to the present invention, Figure 3b is a graph showing the lattice constant change according to the formation of the three-dimensional nanostructure according to the present invention, Figure 3c Exemplary concept of nitride-based thin film growth using the three-dimensional nanostructure buffer layer according to the present invention.

도 3a 내지 3c에서 알 수 있는 바와 같이, 본 발명과 같이 3차원 나노 구조를 사용하므로 격자 상수의 변이를 줄이고 결과적으로 결함을 줄일 수 있음을 알 수 있다. As can be seen in Figures 3a to 3c, it can be seen that the use of the three-dimensional nanostructure as in the present invention can reduce the variation of the lattice constant and consequently the defects.

상기에서 설명한 바와 같은 본 발명에 따른 발광 소자 제조 방법에 있어서는 다음과 같은 효과가 있다.The light emitting device manufacturing method according to the present invention as described above has the following effects.

무결함 자기 격자 상수를 갖는 3차원 나노구조를 완충층으로 사용하므로 그 위에 형성되는 상기 n형 클래드층, 활성층 및 p형 클래드층은 변형력이 완화되고 또한 격자상수 차이를 이완시킬 수 있는 여유 공간을 가지므로서 결함이 적을 구조 를 갖는다. The n-type cladding layer, the active layer, and the p-type cladding layer formed on the three-dimensional nanostructure having an intrinsic magnetic lattice constant as a buffer layer have a free space to relax the strain and to relax the lattice constant difference. Therefore, the structure has fewer defects.

따라서, 발광 소자의 발광 특성을 향상시킬 수 있다.Therefore, the light emission characteristic of a light emitting element can be improved.

Claims (7)

이종 기판상에 질화물계 물질로 3차원 나노구조의 완충층을 형성하는 단계;Forming a three-dimensional nanostructure buffer layer of a nitride material on a heterogeneous substrate; 상기 완충층이 형성된 이종 기판상에 차례로 n형 클래드층, 활성층 및 p형 클래드층을 형성하는 단계; 그리고Forming an n-type cladding layer, an active layer, and a p-type cladding layer on the heterogeneous substrate on which the buffer layer is formed; And 상기 p형 클래드층에 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.And forming an electrode on said p-type cladding layer. 제 1 항에 있어서,The method of claim 1, 상기 3차원 나노 구조의 완충층은 돔, 피라미드, 원통, 원반, 사각 모형 등으로 형성함을 특징으로 하는 반도체 소자의 제조 방법.The three-dimensional nanostructure buffer layer is a semiconductor device manufacturing method, characterized in that formed by a dome, pyramid, cylinder, disk, square model and the like. 제 1 항에 있어서,The method of claim 1, 상기 3차원 나노 구조의 완충층은 자가 형성법(self-assembled) 또는 패터닝 방법에 의해 형성함을 특징으로 하는 반도체 소자의 제조 방법.의 The three-dimensional nanostructured buffer layer is a method of manufacturing a semiconductor device, characterized in that formed by self-assembled (patterned) or patterning method. 제 1 항에 있어서,The method of claim 1, 상기 3차원 나노 구조의 크기는 폭이이 1000Å이하이고, 높이가 500Å이하임을 특징으로 하는 반도체 소자의 제조 방법. The size of the three-dimensional nanostructure is a semiconductor device manufacturing method characterized in that the width is less than 1000Å, the height is less than 500Å. 제 1 항에 있어서,The method of claim 1, 상기 질화물계의 물질로는, AlN, InN, GaN, Al(1-x)Ga(x)N, InxGa(1-x)N, Al(x)Ga(1-x)In(y)N(1-y) 등의 Ⅲ-N족 화합물 중의 어느 하나 혹은 이들을 이용하여 구성한 구조를 특징으로 하는 반도체 소자의 제조 방법. Examples of the nitride-based material include AlN, InN, GaN, Al (1-x) Ga (x) N, In x Ga (1-x) N, Al (x) Ga (1-x) In (y) The manufacturing method of the semiconductor element characterized by the structure comprised using any one of these or group III-N compounds , such as N (1-y) . 제 1 항에 있어서,The method of claim 1, 상기 P형 클래드층 및 활성층을 메사 식각하여 상기 n형 클래드층을 노출시키는 단계를 더 포함하고, 상기 p형 클래드층과 상기 노출된 n형 클래드층 혹은 기판 혹은 클래드층 배면에 각각 전극을 형성함을 특징으로 하는 반도체 소자의 제조 방법. Mesa etching the P-type cladding layer and the active layer to expose the n-type cladding layer, and forming an electrode on the p-type cladding layer and the exposed n-type cladding layer or a substrate or a cladding layer, respectively. The manufacturing method of the semiconductor element characterized by the above-mentioned. 제 1 항에 있어서,The method of claim 1, 상기 P형 클래드층과 상기전극 사이에 오믹 콘택층을 형성하는 단계를 더 포함함을 특징으로 하는 반도체 소자의 제조 방법. And forming an ohmic contact layer between the p-type cladding layer and the electrode.
KR1020070063230A 2007-06-26 2007-06-26 Method for fabricating semiconductor device KR20080114049A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070063230A KR20080114049A (en) 2007-06-26 2007-06-26 Method for fabricating semiconductor device
PCT/KR2008/003580 WO2009002073A1 (en) 2007-06-26 2008-06-24 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063230A KR20080114049A (en) 2007-06-26 2007-06-26 Method for fabricating semiconductor device

Publications (1)

Publication Number Publication Date
KR20080114049A true KR20080114049A (en) 2008-12-31

Family

ID=40185812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063230A KR20080114049A (en) 2007-06-26 2007-06-26 Method for fabricating semiconductor device

Country Status (2)

Country Link
KR (1) KR20080114049A (en)
WO (1) WO2009002073A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971688B1 (en) * 2008-05-08 2010-07-22 충남대학교산학협력단 Light Emitting Diode with Self-assembled ZnO Quantum dot
KR101125327B1 (en) * 2011-01-25 2012-03-27 엘지이노텍 주식회사 Semiconductor device and method for growing semiconductor crystal
WO2012118251A1 (en) * 2011-02-28 2012-09-07 (주)세미머티리얼즈 Nitride-based light-emitting element using wurtzite powder and method for manufacturing same
WO2012102539A3 (en) * 2011-01-25 2012-09-20 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111058083B (en) * 2019-11-29 2021-07-06 深圳大学 Micro-cavity structure electric machining method and device based on double machining stations

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008571A (en) * 1999-07-02 2001-02-05 조장연 Gan semiconductor white light emitting device
KR100513316B1 (en) * 2003-01-21 2005-09-09 삼성전기주식회사 Manufacturing method of semiconductor device having high efficiency
KR100669142B1 (en) * 2005-04-20 2007-01-15 (주)더리즈 Light emitting element and method for manufacturing thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971688B1 (en) * 2008-05-08 2010-07-22 충남대학교산학협력단 Light Emitting Diode with Self-assembled ZnO Quantum dot
KR101125327B1 (en) * 2011-01-25 2012-03-27 엘지이노텍 주식회사 Semiconductor device and method for growing semiconductor crystal
WO2012102539A3 (en) * 2011-01-25 2012-09-20 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
US9269776B2 (en) 2011-01-25 2016-02-23 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
WO2012118251A1 (en) * 2011-02-28 2012-09-07 (주)세미머티리얼즈 Nitride-based light-emitting element using wurtzite powder and method for manufacturing same

Also Published As

Publication number Publication date
WO2009002073A1 (en) 2008-12-31

Similar Documents

Publication Publication Date Title
KR101473288B1 (en) Light-emitting diode display and method of producing the same
JP5932664B2 (en) Group III nitride semiconductor device and manufacturing method thereof
KR100658938B1 (en) Light emitting device with nano-rod and method for fabricating the same
US9397260B2 (en) Patterned layer design for group III nitride layer growth
KR100756841B1 (en) Light emitting diode having graded buffer layer and fabrication method thereof
US8716042B2 (en) Semiconductor template substrate, light-emitting device using a semiconductor template substrate, and manufacturing method therefor
KR101118268B1 (en) High Quality Non-polar/Semi-polar Semiconductor Device on Prominence and Depression Patterned Substrate and Manufacturing Method thereof
US9691939B2 (en) Patterned layer design for group III nitride layer growth
JP6708442B2 (en) Nitride semiconductor light emitting device
TWI493747B (en) Light emitting diodes and manufacture thereof
KR20080114049A (en) Method for fabricating semiconductor device
KR100616543B1 (en) Method of growing a nitride single crystal on silicon wafer, nitride semiconductor light emitting diode manufactured using the same and the manufacturing method
CN111326611B (en) Method for etching table top of III-nitride semiconductor light-emitting device
KR20120126981A (en) Non-polar nitride-based light emitting device and method for the same
Xing et al. Achieving InGaN-based red light-emitting diodes by increasing the growth pressure of quantum wells
KR20120029256A (en) Semiconductor light emitting device and a method for fabricating the same
TWI755047B (en) Led precursor incorporating strain relaxing structure
KR20140071161A (en) Semiconductor Light Emitting Diode comprising Patterned Substrate having Conformity with Crystal Orientation and Manufacturing Method Thereof
CN114424350A (en) Light emitting diode array
JP2018022814A (en) Nitride semiconductor device and method of manufacturing the same
KR100793443B1 (en) Substrate structure for semiconductor device based on nitride and method of manufacturing the same
KR20080082326A (en) Light emitting diode and method of fabricating the same
KR100765722B1 (en) Light emitting device with nano-rod and method for fabricating the same
KR100730753B1 (en) Method for fabricating a light emitting diode of a nitride compound semiconductor and a light emitting diode fabricated by the method
TWI792462B (en) Composite substrate for epitaxial growth and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080721

Effective date: 20091120