KR20080111540A - 저전력 출력단 - Google Patents

저전력 출력단 Download PDF

Info

Publication number
KR20080111540A
KR20080111540A KR1020087028012A KR20087028012A KR20080111540A KR 20080111540 A KR20080111540 A KR 20080111540A KR 1020087028012 A KR1020087028012 A KR 1020087028012A KR 20087028012 A KR20087028012 A KR 20087028012A KR 20080111540 A KR20080111540 A KR 20080111540A
Authority
KR
South Korea
Prior art keywords
control signals
levels
pulses
switches
amount
Prior art date
Application number
KR1020087028012A
Other languages
English (en)
Other versions
KR101151922B1 (ko
Inventor
종 유. 리
데이비드 조나단 줄리안
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20080111540A publication Critical patent/KR20080111540A/ko
Application granted granted Critical
Publication of KR101151922B1 publication Critical patent/KR101151922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

클래스-D 출력단과 같은 출력단의 전력 소비는 출력되는 신호의 활성도 및 진폭에 의존할 수도 있다. 여기서, 제어 신호들은 출력단의 커플링된 스위치들을 독립적으로 제어하고 출력단을 위해 3상태 제어 방식을 제공하기 위해 생성될 수도 있다. 이러한 제어 신호들은 하나 이상의 시간 기간들을 통해 입력 신호의 상이한 레벨들의 지속 기간에 기초하여 생성될 수도 있다.

Description

저전력 출력단{LOW POWER OUTPUT STAGE}
본 출원은 2006년 4월 20일 출원된 "DIRECT DRIVE CLASS-D AMPLIFIER FROM PULSE WIDTH MODULATION"이라는 명칭의 미국 가출원 No.60/794,039을 우선권으로 청구하는데, 상기 출원은 본 발명에 참조된다.
본 발명은 데이터 통신, 및 저전력 출력단에 관한 것이다.
다양한 회로 토폴로지가 통신 시스템의 출력단에서 사용될 수 있다. 통상적인 애플리케이션에서, 스피커 또는 안테나와 같은 부하는 애플리케이션의 요구 사항에 따라, 특정 클래스의 증폭기에 의해 구동될 수도 있다. 예를 들어, 클래스-A 증폭기는 상대적으로 우수한 선형성을 필요로 하는 애플리케이션들에서 사용될 수도 있지만, 높은 효율을 필요로 하지는 않는다. 반면, 클래스-C 증폭기들은 출력 신호에서 높은 왜곡을 희생하고 더 높은 효율을 제공한다. 증폭기의 다른 클래스인 클래스-D 증폭기는 높은 효율을 제공하기 위한 스위칭 구조를 사용하며, 펄스 폭 변조 관련 및 시그마 델타 변조 관련 애플리케이션에 종종 사용된다.
도1은 디지털 오디오 애플리케이션용 클래스-D 증폭기 회로의 통상적인 실시예를 도시한다. 이러한 예에서, 디지털 오디오 입력 신호(102)는 시그마 델타 변조기(104)에 의해 1-비트 시그마 델타 변조된 스트림으로 변환된다. 1 비트 디 지털-아날로그 컨버터(106)는 이러한 비트스트림을 아날로그 신호로 변환시키고, 이는 차례로 저역 통과 필터에 의해 필터링된다. 비교기(110)는 저역 통과 필터(108)의 재구성된 아날로그 출력을 톱니 파형 생성기(112)의 출력과 비교한다. 최종 펄스 폭 변조 신호(114)는 펄스 폭 변조 신호(114)의 레벨(하이 또는 로우)에 의존하여 택일적으로 스피커(118)를 구동시키는 한 쌍의 커플링된 트랜지스터(116)를 제어한다.
도1에 도시된 것과 같은 클래스-D 증폭기 회로는, 트랜지스터들(116) 중 단지 하나만이 소정의 시간에 on되기 때문에, 상대적으로 효율적인 출력단을 제공할 수도 있다. 그러나 실질적으로, 펄스 폭 변조 신호(114)를 생성하는 컴포넌트들(예를 들어, 컴포넌트(110 및 112))에 의해 소비된 전력은 특히 저전력 애플리케이션에서 상대적으로 중요하다.
소정의 애플리케이션에서, 시그마 델타 변조 신호는 출력단(예를 들어, 트랜지스터들(116))을 직접 구동하기 위해 사용될 수도 있다. 이러한 회로는, 만일 적절한 필터링이 출력단 이전에 또는 출력단에서 제공될 경우 상대적으로 정확한 방식으로 원래의 신호를 재생할 수도 있다. 예를 들어, 이러한 회로는 출력단 이전에 필터(예를 들어, 캐패시터)를 이용하거나, 부하(예를 들어, 스피커 코일)를 이용할 수도 있다.
본 발명의 특징의 요약이 후술된다. 특징에 대한 소정의 참조는 본 발명의 하나 이상의 특징을 참조할 수도 있음을 이해해야 한다.
본 발명은 저전력 출력단에 대한 소정의 특징과 관련된다. 예를 들어, 본 발명에 따라 구성된 출력단의 전력 소비는 출력되는 신호의 진폭 및 활성도에 의존(예를 들어, 비례)할 수도 있다.
본 발명은 또한 출력단의 스위칭을 제어하기 위한 기술에 대한 소정의 특징과 관련한다. 예를 들어, 이러한 기술들은 클래스-D 출력단과 같은 스위칭 기반 출력단을 구동시키기 위해 사용될 수도 있다. 출력단은 차례로 트랜스듀서(예를 들어, 스피커, 안테나 등)와 같은 부하 또는 소정의 다른 적절한 부하를 구동시킬 수도 있다.
소정의 특징들에서, 스위치들은 하나 이상의 시간 기간을 통해 입력 신호의 상이한 레벨들의 지속 시간에 기초하여 제어될 수도 있다. 예를 들어, 만일 입력 신호의 제1 레벨(예를 들어, 하이-레벨)의 지속 시간이 소정의 시간 기간을 통해 입력 신호의 제2 레벨(예를 들어, 로우-레벨)보다 긴 경우, 제1 스위치가 턴온될 수도 있다. 상반되게, 만일 시간 기간을 통해 제2 레벨의 지속 시간이 제1 레벨의 지속 시간보다 긴 경우, 제2 스위치가 턴온될 수도 있다. 따라서, 입력 신호의 레벨들 중 상대적인 지속 기간들에 따라, 스위치들 중 하나가 턴온될 수도 있으며, 다른 스위치는 턴오프된다.
본 발명은 또한 3상태 제어 방식을 제공하기 위해 소정의 특징이 관련된다. 예를 들어, 입력 신호의 레벨의 지속 기간이 동일하거나 실질적으로 동일한 경우, 모든 스위치들은 턴오프될 수도 있다. 이는 (예를 들어, 도1에서와 같이)통상의 시그마 델타 변조 클래스-D 방식과 현저히 대조적인데, 여기서 트랜지스터들 중 하나는 언제나 on 상태이다. 이러한 3상태 제어 방식은 입력 신호와 관련하여 유리하게 사용될 수도 있는데, 여기서 소정의 시간 기간을 통해 상이한 레벨들의 균일한 분포는 대응하는 아날로그 신호가 제로 레벨 또는 거의 제로 레벨에 있음을 나타낸다. 예로서, 시그마 델타 변조된 오디오 신호에서, 소정의 시간 기간을 통한 침묵은 상기 시간 기간 동안 1들 또는 제로들의 균등한 분포에 의해 표현될 수도 있다.
3상태 제어 방식과 관련하여, 독립적인 제어 신호가 출력단의 스위치들을 제어하기 위해 사용될 수도 있다. 다시 말해, 유일한 제어 신호가 스위치들 중 유일한 하나를 독립적으로 제어하기 위해 사용될 수도 있다. 예를 들어, 두 개의 스위치들을 갖는 애플리케이션에서, 제1 제어 신호는 스위치들 중 제1 스위치를 독립적으로 on 및 off시키도록 사용되는 반면, 제2 제어 신호는 스위치들 중 제2 스위치를 독립적으로 on 및 off 시키도록 사용될 수도 있다.
제시된 출력단 제어 방식의 사용을 통해, 출력단에 의해 소모되는 전력은 하나 이상의 특징에서, 실질적으로 출력될 신호의 볼륨 및 활성도에 비례할 수도 있다. 예를 들어, 오디오 신호와 관련된 볼륨이 매우 낮은 경우(예를 들어, 입력 신호의 레벨들이 균일하게 분포된 경우), 출력단의 모든 트랜지스터들이 턴오프될 수도 있기 때문에, 출력단은 전력을 거의 또는 일절 소모하지 않을 것이다. 대조적으로, 오디오 불륨이 높은 경우(예를 들어, 입력 신호의 하나의 레벨의 지속 기간이 입력 신호들의 다른 레벨의 지속 기간보다 훨씬 긴 경우), 출력단은 원하는 볼륨 레벨을 제공하기 위해 충분한 양의 전력을 소비할 것이다.
본 발명의 다양한 특징들, 특성들 및 장점이 후술되는 실시예, 첨부된 청구항 및 도면을 참조하여 더욱 완전하게 이해될 것이다.
도1은 통상의 클래스-D 증폭기의 예의 간략화된 증폭기이다.
도2는 커플링 스위치들을 제어하기 위해 제어 신호들을 생성하기 위한 장치들의 몇몇 예의 간략화된 블록도이다.
도3은 커플링된 스위치들을 제어하기 위해 제어 신호들을 생성하도록 실행될 수도 있는 연산의 몇몇 예의 흐름도이다.
도4는 커플링 스위치들을 제어하기 위해 제어 신호를 생성하기 위한 장치의 몇몇 예를 나타낸 간략화된 블록도이다.
도5는 제어 신호들의 생성과 관련한 몇몇 파형들의 예를 나타낸 간략화된 도면이다.
도6은 제어 신호들을 생성하기 위해 실행될 수도 있는 연산들의 특징을 나타낸 흐름도이다.
도7은 제어 신호들을 생성과 관련한 몇몇 파형의 간략화된 도면이다.
도8은 제어 신호들의 생성과 관련한 몇몇 파형의 간략화된 도면이다.
도9는 출력단의 타입의 몇몇 특징을 나타낸 간략화된 도면이다.
도10은 통신 시스템의 몇몇 예의 간략화된 블록도이다.
도11은 제어 신호들을 생성하기 위한 장치의 몇몇 특징의 간략화된 블록도이다.
통상적인 방식에 따라, 도시된 다양한 특징은 크기 조정이 되지 않을 수도 있다. 결론적으로, 다양한 특징들의 크기는 간략화를 위해 임의로 확장 또는 감소될 수도 있다. 게다가, 소정의 도면들은 명확화를 위해 간략하게 도시되었다. 따라서, 도면들은 소정의 장치들(예를 들어, 디바이스) 또는 방법의 컴포넌트 모두를 도시하지 않을 수도 있다. 끝으로, 동일한 참조 번호는 전체 도면 및 설명을 통해 동일한 특정을 나타내도록 사용될 수도 있다. 다양한 특징이 후술된다. 개시된 기술은 다양한 형태로 실시될 수 있으며, 특정 구성, 기능 또는 이둘 모두는 단지 설명을 위한 것임을 이해해야 한다. 개시된 기술이 소정의 다른 특징들과 독립적으로 구현될 수도 있고 이들 특징들 중 둘 이상이 다양한 방식으로 결합될 수 있음을 당업자는 이해할 수 있을 것이다. 예를 들어, 장치가 구현될 수도 있으며, 방법이 설명된 소정의 특징을 이용하여 실행될 수도 있다. 게다가, 이러한 장치 및 방법은 설명된 하나 이상의 특징 외에, 다른 특징, 기능 또는 구조를 이용하여 실행될 수도 있다. 전술한 예로서, 소정의 특징에서, 스위치들을 제어하는 방법은 적어도 하나의 차이에 기초하여 제어 신호들을 생성하고 적어도 하나의 시간 기간을 통해 입력 신호의 상이한 레벨의 시간 지속 기간과 관련한 적어도 하나의 차를 결정하는 단계를 포함하는데, 여기서 제어 신호들은 독립적으로 스위치들을 제어한다. 게다가, 다른 특징에서, 스위치들을 제어하는 방법은, 만일 지속 기간이 동일하거나 실질적으로 동일한 경우 스위치들을 턴오프하는 단계를 포함한다.
도2는 입력 신호(204)에 따라 부하(202)를 구동시키는 장치(200)의 특징을 도시한다. 실질적으로, 장치(200)는 부하(208)를 구동시키기 위해 독립적으로 스위치들(208A 및 208B)을 제어하는 3상태 제어 신호들(206A 및 206B)을 생성한다. 소정의 특징에서, 제어 신호들(206A 및 206B)은 하나 이상의 시간 기간들을 통해 입력 신호(204)의 상이한 레벨들의 지속 기간들에 기초하여 생성된다.
장치(200)의 연산예가 도3의 흐름도와 관련하여 논의될 것이다. 편의상, 도3의 연산들(또는 개시되거나 제시된 소정의 다른 연산들)은 특정 컴포넌트들에 의해 실행되는 것으로 개시될 수도 있다. 그러나 이러한 연산들이 컴포넌트들의 다른 타입에 의해 실행될 수도 있고 상이한 수의 컴포넌트들을 이용하여 실행될 수도 있음을 이해해야 한다. 개시된 하나 이상의 연산들이 소정의 구현에서 실시되지 않을 수도 있음을 또한 이해해야 한다.
도3의 블록(302)에 의해 표현된 바와 같이, 초기에 입력 신호(204)가 부하(202)에 제공되도록 프로세싱될 필요가 있는 형태로 제공된다. 소정의 특징에서, 입력 신호(204)는 특성을 갖는 디지털 신호이며, 그로 인해 입력 신호(204)의 소정의 레벨의 지속 기간들은 부하(202)에서 출력될 신호의 진폭과 관련한다. 예를 들어, 입력 신호(204)는 특성을 갖는 펄스 밀도 변조 신호를 포함할 수도 있으며, 그로 인해, 소정 기간의 시간 동안 신호의 제로들의 수와 1들의 수 사이의 소정의 불균형은 표현된 아날로그 신호의 크기에 대응한다. 소정의 구현예들에서, 입력 신호(204)는 시그마 델타 변조 신호를 포함할 수도 있다.
다른 타입의 입력 신호들(예를 들어, 다른 타입의 변조를 사용하여 생성됨) 이 장치(202)와 관련하여 사용될 수도 있는 것이 또한 가능하다. 예를 들어, 입력 신호(204)는 펄스 폭 변조 신호들과 같은 다른 타입의 펄스 밀도 변조 신호들을 포함하거나, 델타 변조 신호의 소정의 형태(예를 들어, 적응형 차분 펄스 코드 변조 신호)를 포함할 수도 있다.
소정의 특징들에서, 입력 신호(204)는 두 개 이상의 레벨들을 포함할 수도 있다. 예를 들어, 입력 신호는 레벨0 및 레벨1; 레벨-1 및 +1, 레벨-1, 0 및 +1; 레벨0, 1 및 2 등으로 한정된 레벨들을 가질 수도 있다. 따라서, 입력 신호(204)는 다중 비트 시그마 델타 변조 또는 다중 비트 차분 펄스 코드 변조와 같은 다중 레벨 방식을 포함할 수도 있다. 이러한 방식들을 사용하는 구현예들에서, 제어 신호들의 생성은 입력 신호의 상이한 레벨들의 지속 기간과 관련된 하나 이상의 차들이 존재하는지에 기초할 수도 있다.
소정의 구현예들에서, 장치(202)는 신호 컨버터(210)를 선택적으로 포함할 수도 있다. 예를 들어, 입력 신호(204)는 펄스 코드 변조 신호(예를 들어, 16 비트 PCM 신호)를 포함할 수도 있다. 이러한 경우, 신호 컨버터(210)는 펄스 코드 변조 신호(204)를 장치(200)에 적합한 형태로 변환시킬 수도 있다. 예를 들어, 소정의 구현예들에서, 신호 컨버터(210)는 시그마 델타 변조 신호를 생성하도록 적용된다.
입력 신호(204)는 소정의 다양한 타입의 정보를 나타낼 수도 있음을 이해해야 한다. 예를 들어, 입력 신호(204)는 오디오 신호들, 다양한 형태의 감지된 신호들, 무선 주파수("RF") 신호들, 또는 소정의 다른 타입의 신호를 나타낼 수도 있 다.
도3의 블록(304)으로 표현된 바와 같이, 입력 신호는 레벨 지속 기간 결정기(212)로 제공되며, 여기서 적어도 하나의 시간 기간을 통해 입력 신호의 상이한 레벨들과 관련한 지속 기간들 사이의 차가 존재하는 지가 결정된다. 이러한 프로세스는 예를 들어, 입력 신호의 각각의 레벨의 지속 기간을 결정하고, 이어 레벨들 중 하나가 다른 레벨(또는 레벨들)보다 긴 지를 결정하기 위해 레벨들을 비교하는 단계를 포함한다. 이러한 프로세스는 또한 상이한 레벨들의 지속 기간들 사이의 차의 크기를 결정하는 단계를 포함할 수도 있다. 이를 위해, 레벨 지속 기간 결정기(212)는 레벨들의 지속 기간들 사이의 소정의 차와 관련한 표시를 생성하도록 적용된 비교기(214)를 포함할 수도 있다.
다양한 기술들이 입력 신호(204)의 각각의 레벨과 관련된 지속 기간을 결정하기 위해 사용될 수도 있다. 이하에 더욱 상세하게 논의되듯이, 입력 신호(204)가 양자화된 신호(예를 들어, 1, 0 등과 같은 특정 값을 표현하는 일련의 펄스들 또는 비트들)를 포함할 때, 소정의 레벨과 관련된 지속 기간은 레벨과 관련된 비트들의 수를 카운트하는 하나 이상의 카운터들(216)에 의해 결정될 수도 있다. 대조적으로, 입력 신호(204)가 비양자화된 신호(예를 들어, 펄스 폭 변조 신호)를 포함할 때, 소정의 레벨과 관련된 지속 기간은 (예를 들어, 타이머 또는 소정의 다른 적절할 기술을 이용하여) 상기 레벨의 폭을 측정함으로써 결정될 수도 있다.
레벨들의 지속 기간들 사이의 소정의 차와 관련한 표시는 다양한 방식으로 생성될 수도 있음을 이해해야 한다. 소정의 구현예들에서, 비교기(214)는 표시를 생성하기 위해 결정된 레벨들을 비교할 수도 있다. 예를 들어, 입력 신호(204)가 일련의 펄스들을 포함하고 소정의 시간 기간 동안 적어도 두 레벨들과 관련된 펄스가 존재할 때, 비교기(214)는 다른 하나의 레벨 또는 다른 레벨들과 관련된 펄스들의 수로부터 하나의 레벨과 관련된 펄스들의 수를 간단히 감산할 수도 있다.
소정의 구현예들에서, 레벨 지속 기간 결정기(212)는 각각의 레벨의 실제 지속 기간을 명백하게 결정하지 않을 수도 있다. 대신에, 비교기(214)는 레벨들의 지속 기간들 사이에서 상대적인 차에 관한 표시를 직접 생성할 수도 있다. 예로서, 비교기(214)는 적절한 표시를 제공하기 위해, 하나의 레벨의 지속 기간과 관련된 소정의 지수를 다른 레벨의 지속 기간과 관련한 지수에서 감산할 수도 있다. 이는 예를 들어, 하나의 레벨과 관련된 펄스들에 기초한 카운트업 및 다른 레벨과 관련한 펄스들에 기초한 카운트다운에 의해 양자화된 입력 신호를 이용하여 달성될 수도 있다. 유사하게, 이는 예를 들어, 하나의 레벨의 타이밍에 기초하여 변수(예를 들어, 신호의 크기)를 증가시키고 다른 레벨의 타이밍에 기초하여 변수를 감소시킴으로써 비양자화된 입력 신호를 이용하여 달성될 수도 있다.
레벨 지속 기간 결정기(212)는 또한 각각의 레벨 결정이 행해지는 시간 기간 또는 시간 기간들을 한정하거나 또는 제어하도록 사용될 수도 있는 시간 기간 제어기(218)를 포함할 수도 있다. 시간 기간 제어기(212)는 다양한 방식으로 시간의 기간을 한정할 수도 있다.
소정의 구현예에서, 시간의 기간은 입력 신호(204)에서 동일한 타입의 N개의 연속한 전이들 사이의 시간으로 한정되는데, 여기서, N은 1, 2, 3 등일 수 있다. 예를 들어, 시간의 기간은 제1 레벨(예를 들어, 레벨0)에서 제2 레벨(예를 들어, 레벨1)로의 일 전이로부터 제1 레벨로부터 제2 레벨로의 다음 전이(만일 N=1인 경우)까지의 시간으로서 한정될 수도 잇다. 여기서, 두 레벨보다 많은 레벨을 갖는 입력 신호의 경우, 전이는 소정 세트의 레벨들(예를 들어, 레벨0 내지 레벨1, 레벨0 내지 레벨2 ,레벨1 내지 레벨2 등) 사이에서 한정될 수도 있음을 이해해야 한다. 전술한 구현예들에서, 시간의 기간은 비결정적일 수도 있다. 즉, 시간 기간이 지속 기간은 입력 신호(204)에 의해 표현된 특정 데이터에 기초하여 상대적으로 예측불가능한 방식으로 변화할 수도 있다.
택일적으로, 소정의 구현예들은 시간의 한정된(예를 들어, 결정적) 기간을 이용할 수도 있다. 예를 들어, 레벨 기간 결정기(212)는 각각이 알려진(예를 들어, 동일한) 지속 기간인 연속한 시간 간격들에서 입력 신호(204)의 레벨들의 지속 기간들을 분석할 수도 있다.
더욱 상세하게 후술되듯이, 레벨 지속 기간 결정기(212)는 둘 이상의 시간 기간 동안 입력 신호의 레벨들의 지속 기간을 결정할 수도 있다. 예를 들어, 레벨 기간 결정기(212)는 상이한 지속 기간들일 수도 있고, 서로로부터 오프셋될 수도 있고, 소정의 경우 서로 중첩할 수도 있는 시간의 다수 윈도우들을 이용할 수도 있다.
다시 도3을 참조하면, 블록(306)에 의해 표현된 바와 같이, 제어 신호 생성기(220)는 레벨 지속 기간 결정기(212)에 의해 제공된 바와 같이 펄스들의 지속 기간들 사이의 소정의 차와 관련한 표시에 기초하여 제어 신호들(206A 및 206B)을 생 성할 수도 있다. 더욱 상세히 후술되듯이, 이는 시간의 주어진 기간 동안, 제어 신호(206A) 및 제어 신호(206B)에 대해 하나 이상의 신호들을 생성하거나 제어 신호들(206A 및 206B) 중 하나에 대해 신호를 생성하지 않는 것을 포함할 수도 있다.
블록(308)으로 표현된 바와 같이, 제어 신호 생성기(220)는 소정의 상황에서 제어 신호들(206A 및 206B)의 타이밍을 조정할 수도 있다. 예를 들어, 제어 신호 생성기(220)는 동일한 시간에 두 스위치(208A 및 208B)를 모두 on시키는 것을 방지하고, 적시에 신호들을 전개(예를 들어, 단일의 큰 펄스보다는 다수의 작은 펄스들을 사용)시키고, 적시에 또는 소정의 다른 이유로 신호들을 임의로 분배하도록 신호의 타이밍을 조절할 수도 있다.
블록(310)으로 표현된 바와 같이, 제어 신호 생성기(220)에 의해 생성된 제어 신호들(206A 및 206B)은 독립적으로 스위치들(208A 및 208B)을 제어하여 필요에 따라 부하(202)에 전력을 제공할 수도 있다. 여기서, 스위치(208A)는 V+ 전력 소스를 부하에 결합시키기 위해 턴온될 수도 있으며, 스위치(208B)는 V- 전력 소스를 부하(202)에 결합시키기 위해 턴온될 수도 있으며, 또는 스위치들(208A 및 208B) 중 어떤 것도 턴온되지 않을 수도 있다.
이제 도4를 참조하면, 부하에 전력을 제공하기 위해 커플링된 스위치들의 제어와 관련한 부가의 상세 설명이 시그마 델타 변조된 입력 신호(404)에 기초하여 제어 신호들(402A 및 402B)을 생성하는 장치(400)와 관련하여 설명될 것이다. 장치(400)의 간단한 연산들은 도5의 타이밍도 및 도6의 흐름도와 관련하여 논의될 것이다. 이하의 상세 설명은 설명을 위한 것이며 소개된 기술은 이러한 특정 사항에 한정되지 않음을 이해해야 한다.
도4의 예에서, 직접 구동 클래스-D 제어기(406)는 한 쌍의 스위치들을 제어하는 제어 신호들(402A 및 402B)을 생성한다. 스위치들(408A 및 408B)은 전력 또는 소정의 다른 신호를 부하(410)에 결합시키기 위해 트랜지스터들 또는 소정의 다른 적절한 메카니즘을 포함할 수도 있다. 도4에 도시된 바와 같이, 소정의 구현예들에서, 스위치들(408A 및 408B)은 저역 통과 필터(412)를 통해 부하(410)에 결합된다. 도5를 참조하며, 제어 신호들(402A 및 402B)의 폭들 및 생성 시간들은 입력 신호(404)에서 1 및 제로들의 연속한 레벨들의 폭들 사이의 차들에 기초할 수도 있다.
도6을 참조하면, 블록(602)으로 표현된 바와 같이, 직접 구동 클래스-D 제어기(406)는 적절한 신호 소스로부터 시그마 델타 변조된 입력 신호(404)를 수신한다. 블록(302)과 관련하여 전술한 바와 같이, 시그마 델타 변조 신호(404)는 장치(400)로 직접 제공될 수도 있거나, 장치(400)는 펄스 코드 변조를 컨버터(210)(도4에 미도시)와 같은 시그마 델타 변조 컨버터에 대한 펄스 코드 변조를 포함할 수도 있다.
블록(604)으로 표현된 바와 같이, 소정의 포인트에서, 시간 기간은 입력 신호(404)로부터 신호 레벨 정보를 분석 또는 획득을 개시한다. 전술한 바와 같이, 이러한 시간 기간은 입력 신호(404)의 레벨들 사이의 전이에 기초하거나, 하나 이상의 한정된 시간 기간에 기초할 수도 있다.
도5는 입력 신호(404)의 연속한 낮은 레벨(예를 들어, "0"의 값을 가짐) 및 높은 레벨("1"의 값을 가짐) 부분들 사이의 전이들에 기초하는 몇몇 시간 기간들을 도시한다. 예를 들어, 화살표(WO, W2, 및 W4)로 표시된 시간 기간들은, 입력 신호(404)가 낮은 레벨로부터 높은 레벨로 전이할 때 개시하는 연속한 시간 기간들의 세트를 한정한다.
도6에서 블록(606)에 의해 표현된 바와 같이, 제어기(406)는 입력 신호(404)의 각각의 레벨과 관련된 지속 기간을 결정한다. 다양한 기술들 및 대응하는 구조들은 이러한 지속 기간을 결정하기 위해 사용될 수도 있다. 예를 들어, 소정의 구현예들에서, 제어기(406)는 입력 신호(404)의 각각의 레벨과 관련한 펄스들 또는 비트들(예를 들어, 1들 및 제로들)의 수를 카운트하는 펄스 카운터(414)를 포함한다.
블록(608)으로 표현된 바와 같이, 펄스 카운터(414)는 소정의 시간 기간의 종료에 도달할 때까지 펄스들을 카운트한다. 여기서, 소정의 시간 기간의 종료는 시간 기간의 시작과 같은 동일한 방식으로(예를 들어, 입력 신호의 전이에 의해 또는 시작 시간 이후 시간의 한정된 양에 따라) 한정될 수도 있다.
전술한 바와 같이, 도5는 3개의 연속한 시간 기간들(W0, W2 및 W4)을 도시한다. 여기서, 시간 기간(W0)은 시간 기간들(P0 및 P1)을 포함하는데, 입력 신호(404)는 5개의 연속한 하이 레벨 펄스들 및 이후의 3개의 연속한 로우 레벨 펄스들로 각각 구성된다. 마찬가지로, 시간 기간(W2)는 시간 기간 P2 및 P3를 포함하는데, 입력 신호(404)는 4개의 연속한 하이 레벨 펄스들 및 5개의 연속한 로우 레벨 펄스들로 각각 구성된다. 부가적으로, 시간 기간(W4)은 시간 기간들(P4 및 P5) 을 포함하는데, 입력 신호(404)는 7개의 연속한 하이 레벨 펄스들 및 3개의 연속한 로우 레벨 펄스들로 각각 구성된다.
블록(610)으로 표현된 바와 같이, 제어기(406)는 레벨들의 상대적인 지속 기간들에 관한 표시를 생성하기 위해 소정의 시간 기간 내에서 레벨들의 지속 기간을 비교할 수도 있다. 다양한 기술들이 레벨들의 지속 기간들을 비교하거나 소정의 다른 방식으로 표시를 생성하기 위해 사용될 수도 있다. 예를 들어, 소정의 구현예들에서, 블록(606)에서 카운터(414)에 의해 생성된 카운트들은, 하나의 레벨의 펄스들의 수(예를 들어, 시간 기간(P1)에 대한 3개의 펄스)를 다른 레벨의 펄스들의 수(예를 들어, 시간 기간(P0)에 대한 5개의 펄스)를 감산하는 비교기(예를 들어, 도1의 비교기(214))로 제공될 수도 있다. 다른 구현예들에서, 업/다운 카운터 방식은 입력 신호(404)의 상이한 레벨과 관련된 펄스들의 수에서의 차를 결정하도록 사용될 수도 있다. 예를 들어, 시간 기간 P0에 대한 5개의 펄스는 업 카운트에 사용될 수 있는 반면, 시간 기간 P1의 3개의 펄스는 다운 카운트에 사용될 수도 있다.
블록(612)으로 표현된 바와 같이, 입력 신호(404)의 레벨들의 지속 기간들 사이의 소정의 차에 관한 최종 표시는 제어 펄스 생성기(416)로 제공되며, 제어 펄스 생성기(416)는 이러한 표시에 기초하여 제어 신호들(402A 및 402B)을 생성한다. 도5의 예에서, 제어 신호들(402A 및 402B)은 시간 기간들(W0, W2 및 W4)의 펄스들에 기초하여 생성된다. 특히, 소정의 시간 기간(예를 들어, 시간 기간 WO)의 높은 레벨 펄스들의 수가 상기 시간 기간의 낮은 레벨 펄스들의 수보다 큰 경우, 하 강(negative-going) 펄스가 제어 신호(402A)에 대해 생성될 수도 있다. 결론적으로, 소정의 시간 기간의 높은 레벨 펄스들의 수가 상기 시간 기간의 낮은 레벨 펄스들의 수보다 작은 경우, 상승(positive-going) 펄스가 제어 신호(402B)에 대해 생성될 수도 있다. 따라서, 도5의 예에서, 펄스가 시간 기간들(WO 및 W4) 이후에 제어 신호(402A) 상에서 생성되는 반면, 펄스가 시간 기간(W2) 이후에 제어 신호(402B) 상에서 생성된다.
도5는 또한 제어 신호들(402A 및 402B)의 폭들이 시간 기간들(W0, W2 및 W4)의 펄스들에 기초할 수도 있음을 설명한다. 예를 들어, 소정의 제어 신호의 폭은 대응하는 시간 기간 내에서 높은 레벨 펄스들 및 낮은 레벨 펄스들의 수 사이의 차에 기초할 수도 있다. 따라서, 도5의 예에서, 시간 기간 P0가 5개의 높은 레벨 펄스들을 갖고 시간 기간 P1이 3개의 낮은 레벨 펄스들을 갖기 때문에, 제어 신호(402A)의 제1 펄스는 두 펄스들의 폭을 갖는 두 개의 펄스들의 폭을 갖는다. 마찬가지로, 시간 기간 P2가 4개의 높은 레벨 펄스들을 갖고 시간 기간 P3가 5개의 낮은 레벨 펄스들을 갖기 때문에, 시간 기간(W2) 이후의 제어 신호(402B)의 펄스는 하나의 펄스 폭을 갖는다.
제어 신호들(402A 및 402B)은 다양한 방식으로 생성될 수 있다. 예를 들어, 소정의 구현예들에서, 블록(610)에서 생성된 최종 카운트 값은 적절한 폭의 펄스를 생성하도록 다운 카운트하는 다른 카운터로 전달될 수도 있다.
제어 신호들(402A 및 402B)이 스위치들(408A 및 408B)을 독립적으로 제어하기 때문에, 장치(400)는 유리하게 3 상태의 클래스-D 타입 출력단을 제공한다. 예를 들어, 파형 데이터의 연속한 레벨들의 지속 기간이 동일한 경우(예를 들어, 오디오 신호에서 침묵을 나타냄), 두 제어 신호들은 오프될 것이다. 이러한 시나리오는 도7에 설명되는데, 도7은 시간 기간 P0에서 4개의 높은 레벨 펄스들 및 시간 기간 P1에서 4개의 낮은 레벨 펄스들을 포함한다. 이러한 경우, 어떠한 펄스들도 시간 기간 WO 이후의 시간의 포인트(점선(702)으로 표시됨)에서 제어 신호들(402A 및 402B)에 대해 제공되지 않는데, 그렇지 않으면 P0-P1에 대응하는 펄스가 제공될 것이다.
따라서, 제어기(406)는 하나의 스위치를 on 시키는 하나의 상태, 다른 스위치를 on 시키는 다른 하나의 상태, 및 스위치들 중 어떤 것도 on 시키지 않는 또 다른 상태를 제공하는 제어 신호들을 제공한다. 이러한 3상태 기술의 사용은 장치(400)의 전력 소비가 실질적으로, 예를 들어, 입력 신호(404)에 의해 표현된 오디오 신호(404)의 활성 레벨 및 볼륨에 비례하게 되도록 한다. 예를 들어, 오디오 신호가 침묵일 때, 스위치들(408A 및 408B)은 입력 신호(404)에서 1들 및 제로들의 수들 사이의 대칭으로 인해 오프될 것이다. 대조적으로, 오디오 신호의 진폭이 증가함에 따라, 입력 신호(404)의 1들 및 제로들의 수 사이의 대칭은 증가할 것이며, 그로 인해 스위치들(408A 및 408B)이 시간의 더 긴 기간 동안 on되게 한다.
제어 신호(402A 및 402B)가 다른 타이밍 관계들에 기초하여 생성될 수도 있음을 이해해야 한다. 예를 들어, 소정의 구현예들에서, 제어 신호들(402A 및 402B)은 도4의 시간 기간들(W1, W3, W5 등)과 관련된 펄스들의 세트에 기초하여 생성될 수도 있다.
게다가, 소정의 애플리케이션에서, 제어 신호들(402A 및 402B)은 둘 이상의 시간 기간에 기초하여 생성될 수도 있다. 예를 들어, 제어 신호들(402A 및 402B)은 짝수의 시간 윈도우들(W0, W2, W4 등), 및 홀수의 시간 윈도우들(W1, W3, W5 등)에 기초할 수도 있으며, 그로 인해 제어 신호들(402A 및 402B) 상에서 출력된 펄스들의 수를 잠정적으로 두 배로 한다. 소정의 특징들에서, 펄스들의 밀도에서의 이러한 증가는 장치(400)에 의해 최종적으로 출력된 신호의 품질(예를 들어, 음질)을 향상시킬 수도 있다. 도7은 제어 신호들(402A 및 402B)이 짝수 및 홀수 윈도우들 모두에 기초하는 예를 도시한다. 여기서, 시간 기간들(W1, W2 및 W3) 각각은 제어 신호(402B) 상에 펄스들을 초래한다.
도6에서 블록(614)으로 표현된 바와 같이, 소정의 특징에서, 하나 이상의 제어 신호들(402A 및 402B)의 타이밍을 조정하는 것이 바람직하거나 필요할 수도 있다. 이러한 타이밍 조절은 예를 들어, 제어 신호들(402A 및 402B) 상의 동시 펄스들을 방지하고, 제어 신호들(402A 및 402B)의 무작위성을 증가시키고, 최종 출력 신호에서 비선형 위상 컴포넌트들의 존재의 가능성을 감소시키기 위해 또는 다른 이유로 행해질 수도 있다.
도7은 제어 신호(402A)에 대한 펄스의 타이밍이 제어 신호들(402A 및 402B) 상에서 동시 펄스들을 방지하기 위해 조절되는 예를 도시한다. 화살표(704) 및 제어 신호(402A)의 점선 펄스로 표시된 바와 같이, 시간 기간(W4)에 대응하는 점선 펄스에 대한 공칭 타이밍은 시간 기간(W3) 동안 제어 신호(402B) 상에 펄스와 부분적으로 중첩할 것이다. 결론적으로, 제어기(406)는 이러한 "충돌"을 방지하기 위 해 제어 신호(402A)에 대한 펄스의 타이밍을 조절할 수도 있다.
도8은 제어 신호들(402A 및 402B)에 대한 펄스의 타이밍이 이러한 타이밍의 무작위성을 증가시키기 위해 조절되는 예를 도시한다. 여기서, 시간 기간들(예를 들어, 시간 기간들 W0, W2 및 W4)의 종료들과 대응하는 펄스들(예를 들어, P0-P1, P3-P2 및 P4-P5)의 시작들 사이의 타이밍들이 정적 방식 또는 동적(예를 들어, 랜덤) 방식 중 하나로 조절될 수도 있음이 관찰될 수도 있다.
도8은 또한 다수의 펄스들이 제어 신호에 대한 단일 펄스 대신에 사용될 수도 있는 예를 도시한다. 이러한 예에서, 시간 기간(W4)에 대응하는 제어 신호(402A)에 대한 펄스는 4비트 길이가 되도록 선택된다. 여기서, 비트들의 수는 전술한 바와 같이, 입력 신호의 레벨들의 개별 펄스들의 수 사이의 차에 대응할 수도 있다. 도8에 도시된 바와 같이, 4비트 길이인 하나의 펄스를 생성하기 보다는, 제어기(406)는 각각 2비트의 길이인 두 펄스를 생성할 수도 있다. 단일 비트보다 큰 소정의 펄스가 펄스들의 소정의 적절한 방식으로 분할될 수도 있음을 이해해야 한다. 예를 들어, 4비트 길이의 펄스는 총 4비트를 포함하는 두 개, 세 개, 또는 4개의 펄스로 분할될 수도 있다. 소정의 특징들에서, 펄스를 분할할 지에 대한 결정은 펄스의 폭이 임계치를 초과하는 지에 기초할 수도 있다. 이러한 임계치는 예를 들어, 비트들의 임계량(예를 들어, 개별 펄스들)에 대응할 수도 있다.
블록(616)으로 표현된 바와 같이, 출력이 3상태가 아닌 경우, 스위치들(408A 및 408B) 중 하나는 턴온되며 부하(410)로 전력 신호를 제공한다. 출력이 3상태인 경우, 스위치들(408A 및 408B)은 턴오프된다. 블록(618)에 의해 표현된 바와 같 이, 스위치들(408A 및 408B)에 의해 생성된 소정의 신호는 저역 통과 필터(412)로 제공되거나, 이러한 신호의 특성들을 향상시키기 위해 소정의 다른 방식으로 프로세싱될 수도 있다.
블록(620)으로 표현된 바와 같이, 필터링된 신호는 부하(410)로 제공된다. 이러한 예에서, 부하(410)는 스피커를 포함한다. 그러나 전술한 바와 같이, 부하(410)가 예를 들어, 안테나 또는 소정의 다른 형태의 트랜스듀서를 포함하는 다른 형태를 취할 수도 있음을 이해해야 한다.
(예를 들어, 스위치들(408A 및 408B)을 포함하는) 출력단이 다양한 형태를 가질 수도 있음을 또한 이해해야 한다. 예를 들어, 도9에 도시된 바와 같이, 소정의 구현예들에서, 출력단은 두 개의 스위치 쌍들(902A 및 902B)을 포함하는 H-브리지(900)를 포함할 수도 있는데, 여기서 각각의 스위치 쌍은 부하(904)(예를 들어, 트랜스듀서)의 두 입력단들 중 유일한 하나에 결합된다. 도9의 예에서, 제어 신호들(Q1 및 Q2)은 각각 제어 신호들(402A 및 402B)에 대응할 수도 있다. 게다가, 제어 신호들(Ql* 및 Q2*)은 반전된 제어 신호들(402A 및 402B)에 각각 대응할 수도 있다. H-브리지(900)의 사용을 통해, 큰 신호 스윙(예를 들어, V+ 내지 V-)은 부하(904)에 제공될 수도 있다. 소정의 구현예들에서, H-브리지(900)에 대한 3상태 조건은 상부 P-MOS 트랜지스터들만을 턴온하거나, 택일적으로 하부 N-MOS 트랜지스터들만을 턴온함으로써 실현될 수도 있다. 이러한 구성은 부하에 대한 한층 더 일정한 출력 임피던스를 유지할 수도 있다.
전술한 사항으로부터, 제어기(406)가 시그마 델타 변조 신호의 비트들을 on/off 방식으로 제어되는 출력단으로 맵핑하는 것을 이해해야 한다. 따라서, 이러한 기술은 소정의 통상의 시그마 델타 변조 클래스-D 증폭기들에서와 같이(예를 들어, 도1에서와 같이), 시그마 델타 변조된 데이터로부터 아날로그 파형을 재구성하는 것을 포함하지 않는다. 이러한 프로세싱 연산을 제거함으로써, 장치(400)는 바람직하게 이러한 프로세싱을 실행하는 통상의 장치들보다 더 적은 전력을 소모할 수도 있다. 더욱이, 3상태 제어 방식의 사용을 통해, 스위치들(408A 및 408B)은 예를 들어, 이진 입력 신호가 (예를 들어, 어떠한 근본적인 아날로그 신호도 없음을 나타내는) 짧은 지속 기간을 통해 "1"과 "0" 사이에서 실질적으로 진동할 때 턴오프될 수도 있다. 따라서, 개시된 기술은 또한 전술한 바와 같이, 클래스-D 출력단으로 직접 시그마 델타 변조 신호를 제공하는 기술보다 더 적은 전력을 소모할 수도 있다.
개시된 기술들은 다양한 애플리케이션들에서 사용될 수도 있다. 도10은 무선 장치(1002 및 1004)를 포함하는 시스템(1000)의 예를 도시한다. 장치들(1002 및 1004)은 하나 이상의 무선 통신 링크들(1010)을 통해 통신하기 위해 각각 송수신기(1006 및 1008)를 포함한다.
장치(1004)는 예를 들어, 소정 형태의 출력 신호를 제공하기 위해 부하를 구동시키도록 사용될 수도 있는 직접 구동 클래스-D 증폭기(1012)(또는 개시된 소정의 다른 유사한 구성)를 포함한다. 증폭기(1012)에 대한 입력 신호를 포함하는 데이터는 장치(1004)에 의해 제공되거나 장치(1002)로부터 수신될 수도 있다. 전술한 경우, 프로세서(1014) 또는 소정의 다른 적절한 컴포넌트는 예를 들어, 데이터 메모리(미도시)로부터 데이터를 검색하고 데이터를 필요에 따라 프로세싱함으로써 데이터를 생성할 수도 있다.
후자의 경우, 장치(1002)(예를 들어, 프로세서(1016))는 유사한 방식으로 데이터를 생성하거나, 장치(1002)는 예를 들어, 통신 인터페이스(1018)를 통해 다른 장치로부터 데이터를 수신할 수도 있다. 통신 인터페이스(1018)는 유선 또는 무선 로컬 영역 또는 광역 네트워크(예를 들어, 인터넷 또는 셀룰러 네트워크) 또는 소정의 적절한 통신 링크를 통해 다른 장치와 통신할 수도 있다. 어떤 경우든, 장치(1002)는 데이터를 통신 링크(1010)를 통해 장치(1004)로 전송한다.
소정의 구현예에서, 장치(1002)는 셀 폰 또는 엔터테인먼트 장치(예를 들어, 뮤직 플레이어)와 같은 무선국을 포함하거나, 장치(1004)는 무선국에 대한 주변 장치(예를 들어, 헤드셋, 시계 또는 의료 기기)를 포함할 수도 있다. 이러한 경우, 장치(1002)는 증폭기(1012)에 의해 출력될 신호들을 장치(1004)로 전송할 수도 있다. 예를 들어, 장치(1002)는 파형 데이터(예를 들어, 오디오 데이터)를 생성 또는 수신할 수도 있으며, 시그마 델타 변조 신호들 또는 펄스 코드 변조 신호들의 형태로 무선 장치(1004)로 데이터를 전송할 수도 있다. 신호들의 수신시, 증폭기(1012)는 출력을 생성하거나 그렇지 않으면 개시된 바와 같이 부하를 구동시킬 수도 있다. 증폭기(1002) 또는 소정의 다른 유사한 컴포넌트가 주어진 애플리케이션의 요구에 따라 장치(1002)에서 구현될 수도 있음을 이해해야 한다.
증폭기(1012)의 사용을 통해, 무선 장치(예를 들어, 장치(1004))는 상대적으로 작은 양의 전력을 소모하는 방식으로 원하는 레벨의 성능을 제공할 수도 있다. 결론적으로, 작은 배터리가 사용될 수 있고, 상대적으로 드물게 배터리 충전 또는 배터리 교체를 필요로 하기 때문에, 무선 장치는 더 작게 제조될 수 있다.
무선 장치는 무선 장치에서 수신되거나 무선 장치에 의해 전송된 신호들에 기초하여 기능을 구현하는 다양한 컴포넌트를 포함할 수도 있다. 예를 들어, 헤드셋은 트랜스듀서를 포함할 수도 있는데, 여기서 스위치들(예를 들어, 증폭기(1012))은 전력을 택일적으로 트랜스듀서로 제공하기 위해 결합된다. 시계는 또한 트랜스듀서를 포함할 수도 있는데, 여기서 스위치들은 트랜스듀서에 전력을 선택적으로 제공하기 위해 결합된다. 게다가, 의료 기기는 트랜스듀서를 포함할 수도 있는데, 여기서 스위치들은 트랜스듀서로 선택적으로 전력을 제공하도록 연결된다.
무선 장치는 다양한 무선 통신 링크들 및 무선 네트워크 토폴로지들을 지원하거나 이용한다. 예를 들어, 소정의 특징에서, 무선 장치들은 인체 영역 네트워크 또는 개인 영역 네트워크(예를 들어, 초광대역 네트워크)의 일부를 포함 또는 형성할 수도 있다. 게다가, 소정의 특징들에서, 무선 장치들은 로컬 영역 네트워크 또는 광역 네트워크의 일부를 형성하거나 포함할 수도 있다. 무선 장치는 또한 예를 들어, CDMA, TDMA, OFDM, OFDMA, WiMAX, Wi-Fi, 및 다른 무선 기술들을 VHG마하는 하나 이상의 다양한 무선 통신 프로토콜들 또는 표준을 지원 또는 사용할 수도 있다. 결론적으로, 무선 장치는 전술한 또는 다른 무선 기술들을 이용하여 하나 이상의 통신 링크들을 구축하기 위해 적절한 컴포넌트(예를 들어, 무선 인터페이스)를 포함할 수도 있다. 예를 들어, 장치는 무선 매체를 통해 통신을 용이하게 하는 다양한 컴포넌트들(예를 들어, 신호 생성기들 및 신호 프로세서들)을 포함하는 송신기 및 수신기 컴포넌트(예를 들어, 송신기들(1020 및 1022) 및 수신기들(1024 및 1026))과 관련된 무선 송수신기(예를 들어, 라디오)를 포함할 수도 있다.
소정의 특징들에서, 무선 장치는 펄스-기반 물리층을 통해 통신할 수도 있다. 예를 들어, 물리층은 상대적으로 짧은 길이(예를 들어, 수 나노미터) 및 상대적으로 넓은 대역폭을 갖는 초광대역 펄스들을 이용할 수도 있다. 소정의 특징들에서, 초광대역 펄스들 각각은 대략 20% 남짓한 정도의 일부 대역폭을 갖거나, 대략 500mHz 남짓 정도의 대역폭을 가질 수도 있다.
개시된 특징은 다양한 장치(예를 들어, 기기)에 포함(예를 들어, 장치 내에서 구현 또는 실행)될 수도 있다. 예를 들어, 개시된 하나 이상의 특징들은 폰(예를 들어, 셀룰러 폰), 개인용 데이터 보조기("PDA"), 엔터테인먼트 장치(예를 들어, 음악 또는 비디오 장치), 헤드셋(예를 들어, 헤드폰, 이어피스 등), 마이크로폰, 의료 기기(예를 들어, 바이오센서, 심장 박동 모니터, 보수계, EKG 장치 등), 사용자 I/O 장치(예를 들어, 시계, 원격 제어, 광 스위치, 키보드, 마우스 등), 타이어 압력 모니터, 컴퓨터, POS 기기, 엔터테인먼트 기기, 청취 기구, 셋톱박스, 또는 소정의 다른 적당한 장치에 포함될 수도 있다.
이러한 장치들은 상이한 전력 및 데이터 요구 사항을 가질 수도 있다. 소정의 특징들에서, 개시된 기술은 (예를 들어, 펄스 기반 시그널링 방식 및 낮은 듀티 사이클 모드들의 사용을 통해) 저전력 애플리케이션에 사용하기 위해 적용될 수도 있으며, (예를 들어, 높은 대역폭 펄스들의 사용을 통해) 상대적으로 높은 데이터율을 포함하는 다양한 데이터율을 지원할 수도 있다.
소정의 특징들에서, 개시된 바와 같은 무선 장치는 통신 시스템을 위한 액세스 장치(예를 들어, Wi-Fi 액세스 포인트)를 포함할 수도 있다. 예를 들어, 장치는 무선 또는 유선 통신 링크를 통해 다른 네트워크(예를 들어, 인터넷과 같은 광역 네트워크)와의 접속을 제공할 수도 있다. 결론적으로, 하나의 장치는 다른 장치(예를 들어, Wi-Fi 국)가 다른 네트워크를 액세스하게 한다. 게다가, 장치들 중 하나 또는 둘 모두는 휴대용 또는 소정의 경우, 상대적으로 비휴대용일 수도 있음을 이해해야 한다.
개시된 컴포넌트들은 다양한 방식으로 구현될 수도 있다. 도11을 참조하면, 장치(1100)는 예를 들어, 하나 이상의 통합된 회로들(예를 들어, ASIC)에 의해 구현된 기능들을 나타낼 수도 있는 일련의 상호관련된 기능 블록들로서 표현되거나, 개시된 기술과 소정의 상이한 방식으로 구현될 수도 있다. 개시된 바와 같이, 집적 회로는 프로세서, 소프트웨어, 다른 컴포넌트들, 또는 소정의 이들 조합을 포함할 수도 있다.
도11에 도시된 바와 같이, 장치(1100)는 다양한 도면들과 함께 전술된 하나 이상의 기능들을 실행할 수도 있는 하나 이상의 모듈들(1102, 1104, 1106, 1108, 1110, 1112 및 1114)를 포함할 수도 있다. 예를 들어, 결정용 ASIC(1102)는 신호의 레벨들의 상대적인 지속 기간들의 결정과 관련된 다양한 기능에 제공되거나, 예를 들어, 전술된 컴포넌트(212)에 대응할 수도 있다. 제어 신호 생성용 ASIC(1104)는 개시된 바와 같이 제어 신호들의 생성에 관련한 기능들을 제공하며, 예를 들어, 전술된 컴포넌트(220)에 대응할 수도 있다. 시그마 델타 변조 신호(1106) 생성용 ASIC는 개시된 바와 같이 시그마 델타 변조 신호의 생성에 관련한 다양한 기능을 제공하며, 예를 들어, 전술한 컴포넌트(210)에 대응할 수도 있다. 비교용 ASIC(1108)는 개시된 바와 같이 신호의 레벨의 지속 기간들의 비교와 관련한 다양한 기능들을 제공하며, 예를 들어, 전술된 컴포넌트(214)에 대응할 수도 있다. 타이밍(1110)용 ASIC는 개시된 바와 같이 시간 기간들의 제어와 관련한 다양한 기능들을 제공하며, 예를 들어, 전술된 컴포넌트(218)에 대응할 수도 있다. 증가용 ASIC(1112)는 개시된 바와 같이, 카운팅에 관한 다양한 기능을 제공하며, 예를 들어, 전술한 컴포넌트(216)에 대응할 수도 있다. 감소용 ASIC(1114)는 개시된 바와 같이, 카운팅에 관한 다양한 기능을 제공하며, 예를 들어, 전술한 컴포넌트(216)에 대응할 수도 있다.
전술한 바와 같이, 소정의 특징에서, 이러한 컴포넌트들은 적절한 프로세서 컴포넌트를 통해 구현될 수도 있다. 이러한 프로세서 컴포넌트들은 개시된 구조를 이용하여 적어도 부분적으로 소정의 특징에서 구현될 수도 있다. 소정의 특징들에서, 프로세서는 하나 이상의 이러한 컴포넌트들의 기능 중 일부 또는 전부를 구현하도록 적용될 수도 있다. 소정의 특징들에서, 점선 박스로 표현된 하나 이상의 컴포넌트들은 선택적이다.
전술한 바와 같이, 장치(1100)는 도11에 개시된 컴포넌트들의 기능을 제공하는 하나 이상의 집적회로를 포함할 수도 있다. 예를들어, 소정의 특징들에서, 단 일 집적 회로는 개시된 컴포넌트들의 기능을 구현할 수도 있는 반면, 다른 특징들에서, 둘 이상의 집적 회로가 개시된 컴포넌트들의 기능을 구현할 수도 있다.
게다가, 도11에 표현된 컴포넌트들 및 기능들은 물론, 개시된 다른 컴포넌트들 및 기능들은 소정의 적절한 수단을 이용하여 구현될 수도 있다. 이러한 수단은 또한 개시된 대응하는 구조를 사용하여 적어도 부분적으로 구현될 수도 있다. 예를 들어, 소정의 특징들에서, 결정을 위한 수단은 결정기를 포함하고, 제어 신호들을 발생시키는 수단은 제어 신호 생성기를 포함하며, 시그마 델타 변조 신호를 생성하는 수단은 신호 컨버터를 포함하며, 비교를 위한 수단은 비교기를 포함하며, 타이밍을 위한 수단은 타임 제어기를 포함하며, 증가를 위한 수단은 카운터를 포함하며, 감소를 위한 수단은 카운터를 포함할 수도 있다. 하나 이상의 이러한 수단은 또한 도11의 하나 이상의 프로세서 컴포넌트에 따라 구현될 수도 있다.
기술 분야의 당업자는 정보 및 신호들이 소정의 다양한 상이한 기술들을 이용하여 표현될 수도 있음을 이해할 것이다. 예를 들어, 전술한 설명을 통해 참조될 수도 있는 데이터, 명령들, 지시어들, 정보, 신호들, 비트들, 심볼들 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 입자들, 광학계들 또는 입자들 또는 소정의 이들의 결합으로 표현될 수도 있다.
당업자는 개시된 로직 블럭들, 모듈들, 프로세서들, 수단들, 회로들, 및 개시된 특징들과 관련한 알고리즘 단계들이 전자적인 하드웨어(예를 들어, 디지털 구현, 아날로그 구현, 또는 이 둘의 결합-이들은 소스 코딩 또는 소정의 다른 기술로 설계될 수 있음), 명령들을 포함하는 다양한 형태의 프로그램 또는 설계 코드(이들 은 이하에서 편의상 "소프트웨어" 또는 "소프트웨어 모듈"로 불림), 또는 이 둘의 결합으로 구현될 수 있음을 이해할 것이다. 하드웨어 및 소프트웨어의 이러한 상호 호환성을 명확하게 설명하기 위해, 다양한 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들이 이들의 기능과 관련하여 전술되었다. 이러한 기능이 하드웨어 또는 소프트웨어로서 구현될 지의 여부는 전체 시스템에 부가된 특정 애플리케이션 및 설계 제한에 의존한다. 당업자는 개시된 기능을 각각의 특정 애플리케이션을 위해 다양한 방식으로 구현할 수도 있지만, 이러한 구현 결정은 본 발명의 사상을 벗어나지 않는다.
다양하게 개시된 로직 블럭들, 모듈들, 및 개시된 특징과 관련된 회로들은 집적 회로(IC), 액세스 터미널 또는 액세스 포인트에서 구현되거나, 이들에 의해 실행될 수도 있다. IC는 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그램 가능한 게이트 어레이(FPGA) 또는 다른 프로그램 가능한 논리 회로, 개별 게이트 또는 트랜지스터 로직, 개별 하드웨어 컴포넌트, 전기적 컴포넌트, 광학 컴포넌트, 기계적 컴포넌트, 또는 개시된 기능을 구현하기 위해 설계된 이들의 결합을 포함할 수도 있으며, IC 내부에, IC 외부에, 또는 이 둘 모두에 상주하는 코드들 또는 명령들을 실행할 수도 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 택일적으로, 프로세서는 소정의 통상적인 프로세서, 제어기, 마이크로제어기 또는 상태 머신일 수 있다. 프로세서는 또한 계산 장치들의 결합, 예를 들어, DSP 및 마이크로프로세서의 결합, 다수의 마이크로프로세서, DSP 코어와 결합한 하나 이상의 마이크로프로세서 또는 소정의 다른 이러한 구성으로 구현될 수도 있다.
소정의 개시된 프로세스에서 단계들의 특정 순서 또는 계층은 단지 예일 뿐이다. 설계 우선 순위에 기초하여, 프로세스의 단계들의 특정 순서 및 계층은 재배열될 수 있지만, 본 발명의 사상을 벗어나지 않는다. 첨부된 방법 청구항들은 예로써 다양한 단계들의 엘리먼트를 제공하지만, 특정 순서 또는 계층에 제한되는 것을 의미하지는 않는다.
개시된 특징들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어, 프로세서에 의해 실행된 소프트웨어 모듈 또는 이 둘의 결합으로 직접 실시될 수도 있다. 소프트웨어 모듈(예를 들어, 실행가능한 명령들 및 관련 데이터를 포함함) 및 소정의 다른 데이터는 RAM 메모리와 같은 데이터 메모리, 플레시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드디스크, 이동형 디스크, CD-ROM, 또는 기술 분야에 알려진 소정의 다른 형태의 컴퓨터 판독 가능 저장 매체와 같은 데이터 메모리에 상주할 수도 있다. 예로든 저장 매체는 프로세서가 저장 매체와 정보(예를 들어, 코드)를 기록 및 판독할 수 있도록 예를 들어, 컴퓨터/프로세서(이하에서는 "프로세서"로 통칭)와 같은 머신에 결합될 수도 있다. 예로든 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수도 있다. ASIC는 사용자 설비에 상주할 수도 있다. 택일적으로, 프로세서 및 저장 매체는 사용자 설비에서 개별 컴포넌트로서 상주할 수도 있다. 더욱이, 소정의 특징들에서, 소정의 적절한 컴퓨터 프로그램 제품은 하나 이상의 개시된 특징과 관련된 코드들(예를 들어, 적어도 하나의 컴퓨터로 실행가능함)을 포함하는 컴퓨터 판독 가능 매체를 포함할 수도 있다. 소정의 특징들에서, 컴퓨터 프로그램 제품은 패키징 재료들을 포함할 수도 있다.
본원 발명의 전술한 특징은 당업자가 본원 발명을 실시 또는 이용하게 하기 위해 제공되었다. 이러한 특징에 대한 다양한 변형은 당업자에게 명백하며, 한정된 일반 원칙은 본 발명의 사상을 벗어나지 않고 다른 특징에 적용될 수도 있다. 따라서, 개시된 본 발명은 설명된 특징에 한정되지 않으며, 개시된 본원 발명의 원리 및 신규한 특징을 갖는 광의의 사상에 부합한다.

Claims (91)

  1. 결합된 다수의 스위치를 제어하는 방법으로서,
    적어도 하나의 시간 기간 동안 입력 신호의 상이한 레벨들의 시간 지속 기간들과 관련된 적어도 하나의 차를 결정하는 단계; 및
    상기 적어도 하나의 차에 기초하여 제어 신호들을 생성하는 단계를 포함하며, 상기 제어 신호들은 스위치들을 독립적으로 제어하는,
    스위치 제어 방법.
  2. 제1항에 있어서,
    만일, 상기 시간 지속 기간들이 동일하거나 또는 실질적으로 동일한 경우, 상기 제어 신호들은 상기 스위치들을 턴오프하는 것을 특징으로 하는 스위치 제어 방법.
  3. 제1항에 있어서,
    상기 결정은 상기 레벨들 중 첫 번째 레벨의 지속 기간을 상기 레벨들 중 두 번째 레벨의 지속 기간과 비교하는 단계를 포함하며,
    상기 제어 신호들의 생성은, 상기 비교에 기초하여, 상기 제어 신호들 중 적어도 하나에 대해 적어도 하나의 펄스를 제공할 지의 여부를 결정하는 단계를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  4. 제3항에 있어서,
    상기 비교는 상기 레벨들 중 첫 번째 레벨의 지속 기간을 상기 레벨들 중 두 번째 레벨의 지속 기간에서 감산하는 단계를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  5. 제1항에 있어서,
    상기 입력 신호의 레벨들 중 적어도 두 개는 적어도 하나의 펄스에 의해 각각 한정되며,
    상기 결정은 상기 레벨들 중 첫 번째 레벨과 관련된 펄스들의 양을 상기 레벨들 중 두 번째 레벨과 관련된 펄스들의 양과 비교하는 단계를 포함하며,
    상기 제어 신호들의 생성은, 상기 비교에 기초하여, 상기 제어 신호들 중 적어도 하나에 대해 적어도 하나의 펄스를 제공할 지를 결정하는 단계를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  6. 제5항에 있어서,
    상기 비교는 상기 레벨들 중 첫 번째 레벨과 관련된 펄스들의 양을 상기 레벨들 중 두 번째 레벨과 관련된 펄스들의 양에서 감산하는 단계를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  7. 제6항에 있어서,
    상기 제어 신호들 중 적어도 하나의 지속 기간은 상기 레벨들 중 첫 번째 레벨과 관련된 펄스들의 양과 상기 레벨들 중 두 번째 레벨과 관련된 펄스들의 양 사이의 차에 기초하는 것을 특징으로 하는 스위치 제어 방법.
  8. 제6항에 있어서, 상기 비교는,
    상기 레벨들 중 첫 번째 레벨과 관련된 펄스들의 양에 기초하여 카운트를 증가시키는 단계; 및
    상기 레벨들 중 두 번째 레벨과 관련된 펄스들의 양에 기초하여 상기 카운트를 감소시키는 단계를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  9. 제6항에 있어서,
    각각의 펄스는 신호 레벨들 중 하나의 디지털 표현을 포함하는 것을 특징으로 하는 스위치 제어 방법.
  10. 제1항에 있어서,
    상기 적어도 하나의 시간 기간은 상기 입력 신호의 레벨들 사이의 전이들에 실질적으로 대응하는 시간들에서 개시 및 종료하는 것을 특징으로 하는 스위치 제어 방법.
  11. 제1항에 있어서,
    상기 적어도 하나의 시간 기간은 적어도 하나의 한정된 시간 기간을 포함하는 것을 특징으로 하는 스위치 제어 방법.
  12. 제1항에 있어서,
    상기 적어도 하나의 시간 기간은 다수의 시간 기간들을 포함하며,
    상기 결정은 상기 시간의 각각의 기간들 내의 지속 기간들을 비교하는 단계를 포함하며,
    상기 제어 신호들은 각각의 시간 기간들에 대한 각각의 비교에 기초하여 생성된 것을 특징으로 하는 스위치 제어 방법.
  13. 제12항에 있어서,
    상기 시간 기간들은 적시에 부분적으로 중첩하는 것을 특징으로 하는 스위치 제어 방법.
  14. 제1항에 있어서,
    상기 제어 신호들은 펄스들을 포함하며,
    상기 제어 신호들의 생성은 상기 제어 신호들의 펄스들의 전송 시간들을 조정하는 단계를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  15. 제14항에 있어서,
    상기 조정은 상기 제어 신호들 중 상이한 신호들의 펄스들 사이에서 충돌이 존재하는 지에 기초하는 것을 특징으로 하는 스위치 제어 방법.
  16. 제14항에 있어서,
    상기 조정은 상기 제어 신호들 중 주어진 신호에 대한 펄스들의 양이 임계 양을 초과하는 지에 기초하는 것을 특징으로 하는 스위치 제어 방법.
  17. 제1항에 있어서,
    상기 제어 신호들은 펄스들을 포함하고,
    상기 제어 신호들의 생성은 시간 동안 상기 제어 신호들의 펄스들을 랜덤하게 분배하는 단계를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  18. 제1항에 있어서,
    상기 적어도 하나의 시간 기간은 제1 시간 기간을 포함하며,
    만일 상기 제1 시간 기간 동안 상기 입력 신호의 레벨들과 관련된 지속 기간들 사이의 차가 존재할 경우, 상기 제어 신호들의 생성은 상기 제어 신호들 중 적어도 하나에 대해 적시에 확산된 다수의 펄스를 제공하는 단계를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  19. 제1항에 있어서, 상기 제어 신호들은,
    상기 스위치들 중 적어도 하나의 제1 세트를 제어하기 위해 적용되는 적어도 하나의 제1 제어 신호; 및
    상기 스위치들 중 적어도 하나의 제2 세트를 제어하기 위해 적용되는 적어도 하나의 제2 제어 신호를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  20. 제1항에 있어서,
    상기 입력 신호는 펄스 폭 변조 신호, 델타 변조 신호, 펄스 밀도 변조 신호, 또는 시그마 델타 변조 신호를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  21. 제20항에 있어서,
    펄스 코드 변조 신호에 기초하여 상기 시그마 델타 변조 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 스위치 제어 방법.
  22. 제1항에 있어서,
    상기 입력 신호는 적시에 양자화되지 않는 신호를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  23. 제1항에 있어서,
    상기 스위치들은 부하에 전력을 선택적으로 제공하기 위해 결합된 것을 특징으로 하는 스위치 제어 방법.
  24. 제23항에 있어서,
    상기 스위치들은 필터를 통해 상기 부하에 결합된 것을 특징으로 하는 스위치 제어 방법.
  25. 제23항에 있어서,
    상기 부하는 스피커, 트랜스듀서, 또는 안테나를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  26. 제1항에 있어서,
    상기 스위치들은 클래스-D 증폭기의 적어도 일부를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  27. 제1항에 있어서,
    상기 스위치들은 트랜지스터들을 포함하는 것을 특징으로 하는 스위치 제어 방법.
  28. 제1항에 있어서,
    상기 스위치들은 클래스-D 증폭기의 적어도 일부를 포함하며,
    상기 레벨들은 제1 레벨 및 제2 레벨을 포함하며,
    상기 제어 신호들은 제1 제어 신호 및 제2 제어 신호를 포함하며,
    상기 입력 신호는 비트들의 스트림을 한정하는 델타 변조 신호를 포함하는데, 여기서, 각각의 비트는 상기 제1 레벨 또는 상기 제2 레벨 중 하나와 관련되며,
    상기 결정은 상기 제1 레벨과 관련된 비트들의 양을 상기 제2 레벨과 관련된 비트들의 양과 비교하는 단계를 포함하며,
    상기 제어 신호들의 생성은, 상기 비교에 기초하여, 상기 제어 신호들 중 적어도 하나에 대해 적어도 하나의 펄스를 제공할 지를 결정하는 단계를 포함하는 것을 특징으로 하는 스위치 제어 방법.
  29. 제28항에 있어서,
    만일 적어도 하나의 시간 기간 동안 상기 제1 레벨과 관련된 비트들의 양이 상기 적어도 하나의 시간 기간 동안 상기 제2 레벨과 관련된 비트들의 양과 동일한 경우, 상기 제어 신호들은 상기 스위치들을 턴오프하는 것을 특징으로 하는 스위치 제어 방법.
  30. 결합된 다수의 스위치를 제어하는 장치로서,
    적어도 하나의 시간 기간 동안 입력 신호의 상이한 레벨들의 시간 지속 기간 들과 관련된 적어도 하나의 차를 결정하도록 적용된 결정기; 및
    상기 적어도 하나의 차에 기초하여 제어 신호들을 생성하도록 적용된 신호 생성기를 포함하며, 상기 제어 신호들은 스위치들을 독립적으로 제어하는,
    스위치 제어 장치.
  31. 제30항에 있어서,
    만일 상기 시간 지속 기간들이 동일하거나 또는 실질적으로 동일한 경우, 상기 스위치들을 턴오프하도록 적용된 것을 특징으로 하는 스위치 제어 장치.
  32. 제30항에 있어서,
    상기 결정은 상기 레벨들 중 첫 번째 레벨의 지속 기간을 상기 레벨들 중 두 번째 레벨의 지속 기간과 비교하도록 적용된 비교기를 포함하며,
    상기 신호 생성기는, 상기 비교에 기초하여, 상기 제어 신호들 중 적어도 하나에 대해 적어도 하나의 펄스를 제공할 지의 여부를 결정하도록 추가로 적용되는 것을 특징으로 하는 스위치 제어 장치.
  33. 제32항에 있어서,
    상기 비교기는 상기 레벨들 중 첫 번째 레벨의 지속 기간을 상기 레벨들 중 두 번째 레벨의 지속 기간에서 감산하도록 적용되는 것을 특징으로 하는 스위치 제어 장치.
  34. 제30항에 있어서,
    상기 입력 신호의 레벨들 중 적어도 두 개는 적어도 하나의 펄스에 의해 각각 한정되며,
    상기 결정기는 상기 레벨들 중 첫 번째 레벨과 관련된 펄스들의 양을 상기 레벨들 중 두 번째 레벨과 관련된 펄스들의 양과 비교하도록 적용된 비교기를 포함하며,
    상기 생성기는, 상기 비교에 기초하여, 상기 제어 신호들 중 적어도 하나에 대해 적어도 하나의 펄스를 제공할 지를 결정하도록 추가로 적용되는 것을 특징으로 하는 스위치 제어 장치.
  35. 제34항에 있어서,
    상기 비교기는 상기 레벨들 중 첫 번째 레벨과 관련된 펄스들의 양을 상기 레벨들 중 두 번째 레벨과 관련된 펄스들의 양에서 감산하도록 적용되는 것을 특징으로 하는 스위치 제어 장치.
  36. 제35항에 있어서,
    상기 제어 신호들 중 적어도 하나의 지속 기간은 상기 레벨들 중 첫 번째 레벨과 관련된 펄스들의 양과 상기 레벨들 중 두 번째 레벨과 관련된 펄스들의 양 사이의 차에 기초하는 것을 특징으로 하는 스위치 제어 장치.
  37. 제35항에 있어서, 상기 비교기는,
    상기 레벨들 중 첫 번째 레벨과 관련된 펄스들의 양에 기초하여 카운트를 증가시키고, 상기 레벨들 중 두 번째 레벨과 관련된 펄스들의 양에 기초하여 상기 카운트를 감소시키도록 적용된 카운터를 포함하는 것을 특징으로 하는 스위치 제어 장치.
  38. 제35항에 있어서,
    각각의 펄스는 신호 레벨들 중 하나의 디지털 표현을 포함하는 것을 특징으로 하는 스위치 제어 장치.
  39. 제30항에 있어서,
    상기 입력 신호의 레벨들 사이의 전이들에 실질적으로 대응하는 시간들에서 상기 적어도 하나의 시간 기간을 개시 및 종료하도록 적용된 시간 기간 제어기를 더 포함하는 것을 특징으로 하는 스위치 제어 장치.
  40. 제30항에 있어서,
    적어도 하나의 한정된 시간 기간에 따라 상기 적어도 하나의 시간 기간을 개시 및 종료하도록 적용된 시간 기간 제어기를 더 포함하는 것을 특징으로 하는 스위치 제어 장치.
  41. 제30항에 있어서,
    상기 적어도 하나의 시간 기간은 다수의 시간 기간들을 포함하며,
    상기 결정기는 상기 시간의 각각의 기간들 내의 지속 기간들을 비교하도록 적용된 비교기를 포함하며,
    상기 신호 생성기는 각각의 시간 기간들에 대한 각각의 비교에 기초하여 상기 제어 신호들을 생성하도록 추가로 적용된 것을 특징으로 하는 스위치 제어 장치.
  42. 제41항에 있어서,
    상기 시간 기간들은 적시에 부분적으로 중첩하는 것을 특징으로 하는 스위치 제어 장치.
  43. 제30항에 있어서,
    상기 제어 신호들은 펄스들을 포함하며,
    상기 신호 생성기는 상기 제어 신호들의 펄스들의 전송 시간들을 조정하도록 추가로 적용된 것을 특징으로 하는 스위치 제어 장치.
  44. 제43항에 있어서,
    상기 조정은 상기 제어 신호들 중 상이한 신호들의 펄스들 사이에서 충돌이 존재하는 지에 기초하는 것을 특징으로 하는 스위치 제어 장치.
  45. 제43항에 있어서,
    상기 조정은 상기 제어 신호들 중 주어진 신호에 대한 펄스들의 양이 임계 양을 초과하는 지에 기초하는 것을 특징으로 하는 스위치 제어 장치.
  46. 제30항에 있어서,
    상기 제어 신호들은 펄스들을 포함하고,
    상기 신호 생성기는 시간 동안 상기 제어 신호들의 펄스들을 랜덤하게 분배하도록 추가로 적용된 것을 특징으로 하는 스위치 제어 장치.
  47. 제30항에 있어서,
    상기 적어도 하나의 시간 기간은 제1 시간 기간을 포함하며,
    만일 상기 제1 시간 기간 동안 상기 입력 신호의 레벨들과 관련된 지속 기간들 사이의 차가 존재할 경우, 상기 신호 생성기는 상기 제어 신호들 중 적어도 하나에 대해 적시에 확산된 다수의 펄스를 제공하도록 추가로 적용된 것을 특징으로 하는 스위치 제어 장치.
  48. 제30항에 있어서, 상기 제어 신호들은,
    상기 스위치들 중 적어도 하나의 제1 세트를 제어하기 위해 적용되는 적어도 하나의 제1 제어 신호; 및
    상기 스위치들 중 적어도 하나의 제2 세트를 제어하기 위해 적용되는 적어도 하나의 제2 제어 신호를 포함하는 것을 특징으로 하는 스위치 제어 장치.
  49. 제30항에 있어서,
    상기 입력 신호는 펄스 폭 변조 신호, 델타 변조 신호, 펄스 밀도 변조 신호, 또는 시그마 델타 변조 신호를 포함하는 것을 특징으로 하는 스위치 제어 장치.
  50. 제49항에 있어서,
    펄스 코드 변조 신호에 기초하여 상기 시그마 델타 변조 신호를 생성하도록 적용된 컨버터를 더 포함하는 것을 특징으로 하는 스위치 제어 장치.
  51. 제30항에 있어서,
    상기 입력 신호는 적시에 양자화되지 않는 신호를 포함하는 것을 특징으로 하는 스위치 제어 장치.
  52. 제30항에 있어서,
    상기 스위치들은 부하에 전력을 선택적으로 제공하기 위해 결합된 것을 특징으로 하는 스위치 제어 장치.
  53. 제52항에 있어서,
    상기 스위치들은 필터를 통해 상기 부하에 결합된 것을 특징으로 하는 스위치 제어 장치.
  54. 제52항에 있어서,
    상기 부하는 스피커, 트랜스듀서, 또는 안테나를 포함하는 것을 특징으로 하는 스위치 제어 장치.
  55. 제30항에 있어서,
    상기 스위치들은 클래스-D 증폭기의 적어도 일부를 포함하는 것을 특징으로 하는 스위치 제어 장치.
  56. 제30항에 있어서,
    상기 스위치들은 트랜지스터들을 포함하는 것을 특징으로 하는 스위치 제어 장치.
  57. 제30항에 있어서,
    상기 스위치들은 클래스-D 증폭기의 적어도 일부를 포함하며,
    상기 레벨들은 제1 레벨 및 제2 레벨을 포함하며,
    상기 제어 신호들은 제1 제어 신호 및 제2 제어 신호를 포함하며,
    상기 입력 신호는 비트들의 스트림을 한정하는 델타 변조 신호를 포함하는데, 여기서, 각각의 비트는 상기 제1 레벨 또는 상기 제2 레벨 중 하나와 관련되며,
    상기 결정기는 상기 제1 레벨과 관련된 비트들의 양을 상기 제2 레벨과 관련된 비트들의 양과 비교하도록 적용된 비교기를 포함하며,
    상기 신호 생성기는, 상기 비교에 기초하여, 상기 제어 신호들 중 적어도 하나에 대해 적어도 하나의 펄스를 제공할 지를 결정하도록 추가로 적용된 것을 특징으로 하는 스위치 제어 장치.
  58. 제57항에 있어서,
    만일 적어도 하나의 시간 기간 동안 상기 제1 레벨과 관련된 비트들의 양이 상기 적어도 하나의 시간 기간 동안 상기 제2 레벨과 관련된 비트들의 양과 동일한 경우, 상기 제어 신호들은 상기 스위치들을 턴오프하도록 적용되는 것을 특징으로 하는 스위치 제어 장치.
  59. 결합된 다수의 스위치를 제어하는 장치로서,
    적어도 하나의 시간 기간 동안 입력 신호의 상이한 레벨들의 시간 지속 기간들과 관련된 적어도 하나의 차를 결정하는 수단; 및
    상기 적어도 하나의 차에 기초하여 제어 신호들을 생성하는 수단을 포함하 며, 상기 제어 신호들은 스위치들을 독립적으로 제어하는,
    스위치 제어 장치.
  60. 제59항에 있어서,
    만일, 상기 시간 지속 기간들이 동일하거나 또는 실질적으로 동일한 경우, 상기 제어 신호들은 상기 스위치들을 턴오프하도록 적용되는 것을 특징으로 하는 스위치 제어 장치.
  61. 제59항에 있어서,
    상기 결정하는 수단은 상기 레벨들 중 첫 번째 레벨의 지속 기간을 상기 레벨들 중 두 번째 레벨의 지속 기간과 비교하는 수단을 포함하며,
    상기 제어 신호들을 생성하는 수단은, 상기 비교에 기초하여, 상기 제어 신호들 중 적어도 하나에 대해 적어도 하나의 펄스를 제공할 지의 여부를 결정하는 것을 특징으로 하는 스위치 제어 장치.
  62. 제61항에 있어서,
    상기 비교하는 수단은 상기 레벨들 중 첫 번째 레벨의 지속 기간을 상기 레벨들 중 두 번째 레벨의 지속 기간에서 감산하는 것을 특징으로 하는 스위치 제어 장치.
  63. 제59항에 있어서,
    상기 입력 신호의 레벨들 중 적어도 두 개는 적어도 하나의 펄스에 의해 각각 한정되며,
    상기 결정하는 수단은 상기 레벨들 중 첫 번째 레벨과 관련된 펄스들의 양을 상기 레벨들 중 두 번째 레벨과 관련된 펄스들의 양과 비교하는 수단을 포함하며,
    상기 제어 신호들을 생성하는 수단은, 상기 비교에 기초하여, 상기 제어 신호들 중 적어도 하나에 대해 적어도 하나의 펄스를 제공할 지를 결정하는 것을 특징으로 하는 스위치 제어 장치.
  64. 제63항에 있어서,
    상기 비교하는 수단은 상기 레벨들 중 첫 번째 레벨과 관련된 펄스들의 양을 상기 레벨들 중 두 번째 레벨과 관련된 펄스들의 양에서 감산하는 것을 특징으로 하는 스위치 제어 장치.
  65. 제64항에 있어서,
    상기 제어 신호들 중 적어도 하나의 지속 기간은 상기 레벨들 중 첫 번째 레벨과 관련된 펄스들의 양과 상기 레벨들 중 두 번째 레벨과 관련된 펄스들의 양 사이의 차에 기초하는 것을 특징으로 하는 스위치 제어 장치.
  66. 제64항에 있어서, 상기 비교하는 수단은,
    상기 레벨들 중 첫 번째 레벨과 관련된 펄스들의 양에 기초하여 카운트를 증가시키는 수단; 및
    상기 레벨들 중 두 번째 레벨과 관련된 펄스들의 양에 기초하여 상기 카운트를 감소시키는 수단을 포함하는 것을 특징으로 하는 스위치 제어 장치.
  67. 제64항에 있어서,
    각각의 펄스는 신호 레벨들 중 하나의 디지털 표현을 포함하는 것을 특징으로 하는 스위치 제어 장치.
  68. 제59항에 있어서,
    상기 입력 신호의 레벨들 사이의 전이들에 실질적으로 대응하는 시간들에서 상기 적어도 하나의 시간 기간을 개시 및 종료하기 위한 타이밍 수단을 더 포함하는 것을 특징으로 하는 스위치 제어 장치.
  69. 제59항에 있어서,
    적어도 하나의 한정된 시간 기간에 따라 상기 적어도 하나의 시간 기간을 개시 및 종료하기 위한 타이밍 수단을 더 포함하는 것을 특징으로 하는 스위치 제어 장치.
  70. 제59항에 있어서,
    상기 적어도 하나의 시간 기간은 다수의 시간 기간들을 포함하며,
    상기 결정하는 수단은 상기 시간의 각각의 기간들 내의 지속 기간들을 비교하는 수단을 포함하며,
    상기 제어 신호들을 생성하는 수단은 각각의 시간 기간들에 대한 각각의 비교에 기초하여 상기 제어 신호들을 생성하는 것을 특징으로 하는 스위치 제어 장치.
  71. 제70항에 있어서,
    상기 시간 기간들은 적시에 부분적으로 중첩하는 것을 특징으로 하는 스위치 제어 장치.
  72. 제59항에 있어서,
    상기 제어 신호들은 펄스들을 포함하며,
    상기 제어 신호들을 생성하는 수단은 상기 제어 신호들의 펄스들의 전송 시간들을 조정하는 것을 특징으로 하는 스위치 제어 장치.
  73. 제59항에 있어서,
    상기 조정은 상기 제어 신호들 중 상이한 신호들의 펄스들 사이에서 충돌이 존재하는 지에 기초하는 것을 특징으로 하는 스위치 제어 장치.
  74. 제59항에 있어서,
    상기 조정은 상기 제어 신호들 중 주어진 신호에 대한 펄스들의 양이 임계 양을 초과하는 지에 기초하는 것을 특징으로 하는 스위치 제어 장치.
  75. 제59항에 있어서,
    상기 제어 신호들은 펄스들을 포함하고,
    상기 제어 신호들을 생성하는 수단은 시간 동안 상기 제어 신호들의 펄스들을 랜덤하게 분배하는 것을 특징으로 하는 스위치 제어 장치.
  76. 제59항에 있어서,
    상기 적어도 하나의 시간 기간은 제1 시간 기간을 포함하며,
    만일 상기 제1 시간 기간 동안 상기 입력 신호의 레벨들과 관련된 지속 기간들 사이의 차가 존재할 경우, 상기 제어 신호들을 생성하는 수단은 상기 제어 신호들 중 적어도 하나에 대해 적시에 확산된 다수의 펄스를 제공하는 것을 특징으로 하는 스위치 제어 장치.
  77. 제59항에 있어서, 상기 제어 신호들은,
    상기 스위치들 중 적어도 하나의 제1 세트를 제어하기 위해 적용되는 적어도 하나의 제1 제어 신호; 및
    상기 스위치들 중 적어도 하나의 제2 세트를 제어하기 위해 적용되는 적어도 하나의 제2 제어 신호를 포함하는 것을 특징으로 하는 스위치 제어 장치.
  78. 제59항에 있어서,
    상기 입력 신호는 펄스 폭 변조 신호, 델타 변조 신호, 펄스 밀도 변조 신호, 또는 시그마 델타 변조 신호를 포함하는 것을 특징으로 하는 스위치 제어 장치.
  79. 제78항에 있어서,
    펄스 코드 변조 신호에 기초하여 상기 시그마 델타 변조 신호를 생성하는 수단을 더 포함하는 것을 특징으로 하는 스위치 제어 장치.
  80. 제59항에 있어서,
    상기 입력 신호는 적시에 양자화되지 않는 신호를 포함하는 것을 특징으로 하는 스위치 제어 장치.
  81. 제59항에 있어서,
    상기 스위치들은 부하에 전력을 선택적으로 제공하기 위해 결합된 것을 특징으로 하는 스위치 제어 장치.
  82. 제81항에 있어서,
    상기 스위치들은 필터를 통해 상기 부하에 결합된 것을 특징으로 하는 스위치 제어 장치.
  83. 제81항에 있어서,
    상기 부하는 스피커, 트랜스듀서, 또는 안테나를 포함하는 것을 특징으로 하는 스위치 제어 장치.
  84. 제59항에 있어서,
    상기 스위치들은 클래스-D 증폭기의 적어도 일부를 포함하는 것을 특징으로 하는 스위치 제어 장치.
  85. 제59항에 있어서,
    상기 스위치들은 트랜지스터들을 포함하는 것을 특징으로 하는 스위치 제어 장치.
  86. 제59항에 있어서,
    상기 스위치들은 클래스-D 증폭기의 적어도 일부를 포함하며,
    상기 레벨들은 제1 레벨 및 제2 레벨을 포함하며,
    상기 제어 신호들은 제1 제어 신호 및 제2 제어 신호를 포함하며,
    상기 입력 신호는 비트들의 스트림을 한정하는 델타 변조 신호를 포함하는 데, 여기서, 각각의 비트는 상기 제1 레벨 또는 상기 제2 레벨 중 하나와 관련되며,
    상기 결정하는 수단은 상기 제1 레벨과 관련된 비트들의 양을 상기 제2 레벨과 관련된 비트들의 양과 비교하는 단계를 포함하며,
    상기 제어 신호들을 생성하는 수단은, 상기 비교에 기초하여, 상기 제어 신호들 중 적어도 하나에 대해 적어도 하나의 펄스를 제공할 지를 결정하는 것을 특징으로 하는 스위치 제어 장치.
  87. 제86항에 있어서,
    만일 적어도 하나의 시간 기간 동안 상기 제1 레벨과 관련된 비트들의 양이 상기 적어도 하나의 시간 기간 동안 상기 제2 레벨과 관련된 비트들의 양과 동일한 경우, 상기 제어 신호들은 상기 스위치들을 턴오프하도록 적용된 것을 특징으로 하는 스위치 제어 장치.
  88. 결합된 다수의 스위치를 제어하는 컴퓨터 프로그램 제품으로서,
    적어도 하나의 시간 기간 동안 입력 신호의 상이한 레벨들의 시간 지속 기간들과 관련된 적어도 하나의 차를 결정하고,
    상기 적어도 하나의 차에 기초하여 제어 신호들 -상기 제어 신호들은 스위치들을 독립적으로 제어함- 을 생성하기 위해 적어도 하나의 컴퓨터에 의해 실행가능한 코드들을 포함하는 컴퓨터 판독 가능 매체를 포함하는,
    컴퓨터 프로그램 제품.
  89. 무선 통신용 헤드셋으로서,
    결합된 다수의 스위치;
    적어도 하나의 시간 기간 동안 입력 신호의 상이한 레벨들의 시간 지속 기간들과 관련된 적어도 하나의 차를 결정하도록 적용된 비교기;
    상기 적어도 하나의 차에 기초하여 제어 신호들 -상기 제어 신호들은 스위치들을 독립적으로 제어함- 을 생성하도록 적용된 신호 생성기; 및
    트랜스듀서를 포함하며, 상기 스위치들은 상기 트랜스듀서에 전력을 선택적으로 제공하도록 결합된,
    무선 통신용 헤드셋.
  90. 무선 통신용 시계로서,
    결합된 다수의 스위치;
    적어도 하나의 시간 기간 동안 입력 신호의 상이한 레벨들의 시간 지속 기간들과 관련된 적어도 하나의 차를 결정하도록 적용된 비교기;
    상기 적어도 하나의 차에 기초하여 제어 신호들 -상기 제어 신호들은 스위치들을 독립적으로 제어함- 을 생성하도록 적용된 신호 생성기; 및
    트랜스듀서를 포함하며, 상기 스위치들은 상기 트랜스듀서에 전력을 선택적으로 제공하도록 결합된,
    무선 통신용 시계.
  91. 무선 통신용 의료 기기로서,
    결합된 다수의 스위치;
    적어도 하나의 시간 기간 동안 입력 신호의 상이한 레벨들의 시간 지속 기간들과 관련된 적어도 하나의 차를 결정하도록 적용된 비교기;
    상기 적어도 하나의 차에 기초하여 제어 신호들 -상기 제어 신호들은 스위치들을 독립적으로 제어함- 을 생성하도록 적용된 신호 생성기; 및
    트랜스듀서를 포함하며, 상기 스위치들은 상기 트랜스듀서에 전력을 선택적으로 제공하도록 결합된,
    무선 통신용 의료 기기.
KR1020087028012A 2006-04-20 2007-04-20 저전력 출력단 KR101151922B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US79403906P 2006-04-20 2006-04-20
US60/794,039 2006-04-20

Publications (2)

Publication Number Publication Date
KR20080111540A true KR20080111540A (ko) 2008-12-23
KR101151922B1 KR101151922B1 (ko) 2012-06-01

Family

ID=38610916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028012A KR101151922B1 (ko) 2006-04-20 2007-04-20 저전력 출력단

Country Status (11)

Country Link
US (1) US7576605B2 (ko)
EP (1) EP2013967B1 (ko)
JP (1) JP5139419B2 (ko)
KR (1) KR101151922B1 (ko)
CN (1) CN101421917B (ko)
AR (1) AR060571A1 (ko)
AT (1) ATE446607T1 (ko)
CL (1) CL2007001145A1 (ko)
DE (1) DE602007002893D1 (ko)
TW (1) TWI347082B (ko)
WO (1) WO2007124422A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8644396B2 (en) 2006-04-18 2014-02-04 Qualcomm Incorporated Waveform encoding for wireless applications
US8289159B2 (en) 2006-04-26 2012-10-16 Qualcomm Incorporated Wireless localization apparatus and method
TWI405444B (zh) 2006-04-26 2013-08-11 Qualcomm Inc 用於無線通訊之方法、電子裝置、電腦程式產品、耳機、手錶、醫療裝置及感測器
US8406794B2 (en) 2006-04-26 2013-03-26 Qualcomm Incorporated Methods and apparatuses of initiating communication in wireless networks
US7825724B2 (en) * 2007-12-18 2010-11-02 Motorola Mobility, Inc. Method and apparatus for direct digital to radio frequency conversion
US7969242B2 (en) * 2008-07-24 2011-06-28 Qualcomm Incorporated Switching power amplifier for quantized signals
JP6089974B2 (ja) * 2013-05-30 2017-03-08 株式会社デンソー 電力線通信システム、マスタ及びスレーブ
WO2015099797A1 (en) * 2013-12-28 2015-07-02 Intel Corporation System and method for data transmission over an audio jack
US10230362B2 (en) 2016-12-23 2019-03-12 Microsoft Technology Licensing, Llc Enhanced resonant circuit amplifier
WO2018173295A1 (ja) 2017-03-24 2018-09-27 ヤマハ株式会社 ユーザインタフェース装置及び方法、並びに音操作システム
US11063645B2 (en) 2018-12-18 2021-07-13 XCOM Labs, Inc. Methods of wirelessly communicating with a group of devices
US10756795B2 (en) 2018-12-18 2020-08-25 XCOM Labs, Inc. User equipment with cellular link and peer-to-peer link
US11330649B2 (en) 2019-01-25 2022-05-10 XCOM Labs, Inc. Methods and systems of multi-link peer-to-peer communications

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969663A (en) 1986-06-03 1999-10-19 Time Domain Corporation Time domain radio transmission system
US20030016157A1 (en) * 1984-12-03 2003-01-23 Fullerton Larry W. Time domain radio transmission system
US6606051B1 (en) 1984-12-03 2003-08-12 Time Domain Corporation Pulse-responsive dipole antenna
US5812081A (en) 1984-12-03 1998-09-22 Time Domain Systems, Inc. Time domain radio transmission system
US5952956A (en) 1984-12-03 1999-09-14 Time Domain Corporation Time domain radio transmission system
US6882301B2 (en) 1986-06-03 2005-04-19 Time Domain Corporation Time domain radio transmission system
US7030806B2 (en) * 1988-05-10 2006-04-18 Time Domain Corporation Time domain radio transmission system
US5406284A (en) 1992-12-31 1995-04-11 Monolith Technologies Corporation Methods and apparatus for the quantization and analog conversion of digital signals
US5677927A (en) 1994-09-20 1997-10-14 Pulson Communications Corporation Ultrawide-band communication system and method
US5832035A (en) 1994-09-20 1998-11-03 Time Domain Corporation Fast locking mechanism for channelized ultrawide-band communications
US5687169A (en) 1995-04-27 1997-11-11 Time Domain Systems, Inc. Full duplex ultrawide-band communication system and method
US5764696A (en) 1995-06-02 1998-06-09 Time Domain Corporation Chiral and dual polarization techniques for an ultra-wide band communication system
US5617058A (en) * 1995-11-13 1997-04-01 Apogee Technology, Inc. Digital signal processing for linearization of small input signals to a tri-state power switch
US6091374A (en) 1997-09-09 2000-07-18 Time Domain Corporation Ultra-wideband magnetic antenna
US5907427A (en) 1997-10-24 1999-05-25 Time Domain Corporation Photonic band gap device and method using a periodicity defect region to increase photonic signal delay
US6492906B1 (en) 1998-03-23 2002-12-10 Time Domain Corporation System and method using impulse radio technology to track and monitor people under house arrest
US6469628B1 (en) 1998-03-23 2002-10-22 Time Domain Corporation System and method for using impulse radio technology in the farming field
US6489893B1 (en) 1998-03-23 2002-12-03 Time Domain Corporation System and method for tracking and monitoring prisoners using impulse radio technology
US6504483B1 (en) 1998-03-23 2003-01-07 Time Domain Corporation System and method for using impulse radio technology to track and monitor animals
US6501393B1 (en) 1999-09-27 2002-12-31 Time Domain Corporation System and method for using impulse radio technology to track and monitor vehicles
US6466125B1 (en) 1998-03-23 2002-10-15 Time Domain Corporation System and method using impulse radio technology to track and monitor people needing health care
US6512455B2 (en) 1999-09-27 2003-01-28 Time Domain Corporation System and method for monitoring assets, objects, people and animals utilizing impulse radio
US6133876A (en) 1998-03-23 2000-10-17 Time Domain Corporation System and method for position determination by impulse radio
US6111536A (en) 1998-05-26 2000-08-29 Time Domain Corporation System and method for distance measurement by inphase and quadrature signals in a radio system
US6577691B2 (en) 1998-09-03 2003-06-10 Time Domain Corporation Precision timing generator apparatus and associated methods
US6304623B1 (en) 1998-09-03 2001-10-16 Time Domain Corporation Precision timing generator system and method
US6218979B1 (en) 1999-06-14 2001-04-17 Time Domain Corporation Wide area time domain radar array
US6539213B1 (en) 1999-06-14 2003-03-25 Time Domain Corporation System and method for impulse radio power control
US6177903B1 (en) 1999-06-14 2001-01-23 Time Domain Corporation System and method for intrusion detection using a time domain radar array
US6421389B1 (en) 1999-07-16 2002-07-16 Time Domain Corporation Baseband signal converter for a wideband impulse radio receiver
JP2003529123A (ja) * 1999-07-23 2003-09-30 マーク・アンド・カンパニー・インコーポレイテッド テキスト感応分子指標付けシステム及びコンピュータにより実施、及び／又は、コンピュータにより支援されるその方法
US6492904B2 (en) 1999-09-27 2002-12-10 Time Domain Corporation Method and system for coordinating timing among ultrawideband transmissions
US6351652B1 (en) 1999-10-26 2002-02-26 Time Domain Corporation Mobile communications system and method utilizing impulse radio
US6763057B1 (en) 1999-12-09 2004-07-13 Time Domain Corporation Vector modulation system and method for wideband impulse radio communications
US7027493B2 (en) * 2000-01-19 2006-04-11 Time Domain Corporation System and method for medium wide band communications by impluse radio
US7027425B1 (en) * 2000-02-11 2006-04-11 Alereon, Inc. Impulse radio virtual wireless local area network system and method
US6906625B1 (en) 2000-02-24 2005-06-14 Time Domain Corporation System and method for information assimilation and functionality control based on positioning information obtained by impulse radio techniques
US6556621B1 (en) * 2000-03-29 2003-04-29 Time Domain Corporation System for fast lock and acquisition of ultra-wideband signals
US6700538B1 (en) 2000-03-29 2004-03-02 Time Domain Corporation System and method for estimating separation distance between impulse radios using impulse signal amplitude
US6937667B1 (en) * 2000-03-29 2005-08-30 Time Domain Corporation Apparatus, system and method for flip modulation in an impulse radio communications system
US6693571B2 (en) * 2000-05-10 2004-02-17 Cirrus Logic, Inc. Modulation of a digital input signal using a digital signal modulator and signal splitting
US6538615B1 (en) 2000-05-19 2003-03-25 Time Domain Corporation Semi-coaxial horn antenna
US6823022B1 (en) 2000-06-02 2004-11-23 Time Domain Corp. Method for mitigating effects of interference in impulse radio communication
US6636567B1 (en) 2000-06-12 2003-10-21 Time Domain Corporation Method of specifying non-allowable pulse characteristics
US6671310B1 (en) 2000-06-12 2003-12-30 Time Domain Corporation Method and apparatus for positioning pulses over time by applying time-hopping codes having pre-defined characteristics
US6636566B1 (en) 2000-06-12 2003-10-21 Time Domain Corporation Method and apparatus for specifying pulse characteristics using a code that satisfies predefined criteria
US6483461B1 (en) 2000-08-24 2002-11-19 Time Domain Corporation Apparatus and method for locating objects in a three-dimensional space
WO2002023218A2 (en) 2000-09-14 2002-03-21 Time Domain Corporation System and method for detecting an intruder using impulse radio technology
US6354946B1 (en) 2000-09-20 2002-03-12 Time Domain Corporation Impulse radio interactive wireless gaming system and method
US6845253B1 (en) 2000-09-27 2005-01-18 Time Domain Corporation Electromagnetic antenna apparatus
US6560463B1 (en) 2000-09-29 2003-05-06 Pulse-Link, Inc. Communication system
US6529568B1 (en) 2000-10-13 2003-03-04 Time Domain Corporation Method and system for canceling interference in an impulse radio
US6914949B2 (en) 2000-10-13 2005-07-05 Time Domain Corporation Method and system for reducing potential interference in an impulse radio
US6750757B1 (en) * 2000-10-23 2004-06-15 Time Domain Corporation Apparatus and method for managing luggage handling
US6778603B1 (en) 2000-11-08 2004-08-17 Time Domain Corporation Method and apparatus for generating a pulse train with specifiable spectral response characteristics
US6748040B1 (en) 2000-11-09 2004-06-08 Time Domain Corporation Apparatus and method for effecting synchrony in a wireless communication system
US6462701B1 (en) 2000-11-21 2002-10-08 Time Domain Corporation System and method for controlling air bag deployment systems
US6937674B2 (en) * 2000-12-14 2005-08-30 Pulse-Link, Inc. Mapping radio-frequency noise in an ultra-wideband communication system
US6519464B1 (en) 2000-12-14 2003-02-11 Pulse-Link, Inc. Use of third party ultra wideband devices to establish geo-positional data
US6907244B2 (en) 2000-12-14 2005-06-14 Pulse-Link, Inc. Hand-off between ultra-wideband cell sites
US6437756B1 (en) 2001-01-02 2002-08-20 Time Domain Corporation Single element antenna apparatus
US6593886B2 (en) 2001-01-02 2003-07-15 Time Domain Corporation Planar loop antenna
US6670909B2 (en) * 2001-01-16 2003-12-30 Time Domain Corporation Ultra-wideband smart sensor interface network and method
JPWO2002067416A1 (ja) * 2001-02-19 2004-06-24 ソニー株式会社 スイッチングパワーアンプ及びスイッチングパワーアンプのスイッチング制御方法
US6667724B2 (en) 2001-02-26 2003-12-23 Time Domain Corporation Impulse radar antenna array and method
US6552677B2 (en) 2001-02-26 2003-04-22 Time Domain Corporation Method of envelope detection and image generation
US6937639B2 (en) * 2001-04-16 2005-08-30 Time Domain Corporation System and method for positioning pulses in time using a code that provides spectral shaping
US6642903B2 (en) 2001-05-15 2003-11-04 Time Domain Corporation Apparatus for establishing signal coupling between a signal line and an antenna structure
US6512488B2 (en) 2001-05-15 2003-01-28 Time Domain Corporation Apparatus for establishing signal coupling between a signal line and an antenna structure
US6661342B2 (en) 2001-06-04 2003-12-09 Time Domain Corporation System and method for using impulse radio technology to track the movement of athletes and to enable secure communications between the athletes and their teammates, fans or coaches
US6763282B2 (en) * 2001-06-04 2004-07-13 Time Domain Corp. Method and system for controlling a robot
US6717992B2 (en) 2001-06-13 2004-04-06 Time Domain Corporation Method and apparatus for receiving a plurality of time spaced signals
US6762712B2 (en) 2001-07-26 2004-07-13 Time Domain Corporation First-arriving-pulse detection apparatus and associated methods
US7230980B2 (en) * 2001-09-17 2007-06-12 Time Domain Corporation Method and apparatus for impulse radio transceiver calibration
US6677796B2 (en) 2001-09-20 2004-01-13 Time Domain Corp. Method and apparatus for implementing precision time delays
US6759948B2 (en) 2001-09-21 2004-07-06 Time Domain Corporation Railroad collision avoidance system and method for preventing train accidents
US6760387B2 (en) 2001-09-21 2004-07-06 Time Domain Corp. Impulse radio receiver and method for finding angular offset of an impulse radio transmitter
US7042417B2 (en) * 2001-11-09 2006-05-09 Pulse-Link, Inc. Ultra-wideband antenna array
US6919838B2 (en) 2001-11-09 2005-07-19 Pulse-Link, Inc. Ultra-wideband imaging system
US6774859B2 (en) 2001-11-13 2004-08-10 Time Domain Corporation Ultra wideband antenna having frequency selectivity
US6912240B2 (en) 2001-11-26 2005-06-28 Time Domain Corporation Method and apparatus for generating a large number of codes having desirable correlation properties
US7167525B2 (en) * 2002-06-21 2007-01-23 Pulse-Link, Inc. Ultra-wideband communication through twisted-pair wire media
US6782048B2 (en) 2002-06-21 2004-08-24 Pulse-Link, Inc. Ultra-wideband communication through a wired network
US7027483B2 (en) * 2002-06-21 2006-04-11 Pulse-Link, Inc. Ultra-wideband communication through local power lines
US6895034B2 (en) 2002-07-02 2005-05-17 Pulse-Link, Inc. Ultra-wideband pulse generation system and method
US7190729B2 (en) * 2002-07-26 2007-03-13 Alereon, Inc. Ultra-wideband high data-rate communications
US7206334B2 (en) * 2002-07-26 2007-04-17 Alereon, Inc. Ultra-wideband high data-rate communication apparatus and associated methods
US6924700B2 (en) * 2002-10-03 2005-08-02 Mitsubishi Denki Kabushiki Kaisha Class D amplifier
US6836226B2 (en) 2002-11-12 2004-12-28 Pulse-Link, Inc. Ultra-wideband pulse modulation system and method
US7190722B2 (en) * 2003-03-03 2007-03-13 Pulse-Link, Inc. Ultra-wideband pulse modulation system and method
EP1469594A1 (en) * 2003-04-17 2004-10-20 Dialog Semiconductor GmbH Multi level Class-D amplifier by means of 2 physical layers
US7020224B2 (en) * 2003-09-30 2006-03-28 Pulse—LINK, Inc. Ultra-wideband correlating receiver
US7034609B2 (en) * 2003-11-12 2006-04-25 Texas Instruments Incorporated Switching circuits
US7046618B2 (en) * 2003-11-25 2006-05-16 Pulse-Link, Inc. Bridged ultra-wideband communication method and apparatus
US7239277B2 (en) * 2004-04-12 2007-07-03 Time Domain Corporation Method and system for extensible position location
JP2006050151A (ja) * 2004-08-03 2006-02-16 Pioneer Electronic Corp Ｄ級増幅器
US7046187B2 (en) * 2004-08-06 2006-05-16 Time Domain Corporation System and method for active protection of a resource
JP4444037B2 (ja) * 2004-08-16 2010-03-31 昭彦 米谷 デジタルパルス幅変調信号発生器
JP4446344B2 (ja) * 2004-08-16 2010-04-07 昭彦 米谷 低歪パルス幅変調信号発生器
US7184938B1 (en) * 2004-09-01 2007-02-27 Alereon, Inc. Method and system for statistical filters and design of statistical filters
JP4802765B2 (ja) * 2005-03-18 2011-10-26 ヤマハ株式会社 Ｄ級増幅器
US7279965B2 (en) * 2005-06-13 2007-10-09 Thomas Holm Hansen Reduction of audible artifacts in an audio system
GB2429351B (en) * 2005-08-17 2009-07-08 Wolfson Microelectronics Plc Feedback controller for PWM amplifier
US7286009B2 (en) * 2005-12-30 2007-10-23 D2Audio Corporation Digital PWM amplifier with simulation-based feedback

Also Published As

Publication number Publication date
WO2007124422A2 (en) 2007-11-01
TWI347082B (en) 2011-08-11
US20070257827A1 (en) 2007-11-08
EP2013967A2 (en) 2009-01-14
KR101151922B1 (ko) 2012-06-01
CL2007001145A1 (es) 2008-02-22
TW200818697A (en) 2008-04-16
CN101421917A (zh) 2009-04-29
AR060571A1 (es) 2008-06-25
DE602007002893D1 (de) 2009-12-03
JP2009534951A (ja) 2009-09-24
CN101421917B (zh) 2012-11-14
US7576605B2 (en) 2009-08-18
EP2013967B1 (en) 2009-10-21
WO2007124422A3 (en) 2008-01-17
JP5139419B2 (ja) 2013-02-06
ATE446607T1 (de) 2009-11-15

Similar Documents

Publication Publication Date Title
KR101151922B1 (ko) 저전력 출력단
CN104145425B (zh) 数字输入d类音频放大器
US7205917B2 (en) Pulse width modulator quantisation circuit
US8324969B2 (en) Delta-sigma modulator approach to increased amplifier gain resolution
US8115541B2 (en) Three-level half-bridge pulse-width modulation amplifier and method of driving the same
US9571927B2 (en) Digital/analogue conversion
EP1946443A2 (en) Feedback controller for pwm amplifier
KR20160144460A (ko) 스위칭가능한 2차 재생 경로
US20030081803A1 (en) Low power, low noise, 3-level, H-bridge output coding for hearing aid applications
EP1139571B1 (en) Pulse width modulation D/A-converter
KR101234697B1 (ko) 양자화된 신호들에 대한 스위칭 전력 증폭기
CN207473453U (zh) 电子系统
TW201141055A (en) Noise-shaped scrambler for reduced out-of-band common-mode interference
US20130120063A1 (en) Amplifier circuit
US8299866B2 (en) Method and device including signal processing for pulse width modulation
CN110636407B (zh) 一种全数字扬声器系统及其工作方法
US6518849B1 (en) Dynamic delay compensation versus average switching frequency in a modulator loop and methods thereof
KR20060111653A (ko) 휴대용 통신 장치용 신호 발생 전력 관리 제어 시스템 및그 사용 방법
Kong et al. A power-efficient digital amplifier using input dependent bit flipping for portable audio systems
KR20110083874A (ko) 디지털 입력 증폭기
US6597241B1 (en) High performance audio transmission channel
WO2005018089A1 (en) Audio power amplifier
GB2491913A (en) A class-D H-bridge amplifier with reduced susceptibility to supply ripple at low signal levels

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee