KR20080109301A - 캐스코드 구조의 고주파 증폭기 - Google Patents

캐스코드 구조의 고주파 증폭기 Download PDF

Info

Publication number
KR20080109301A
KR20080109301A KR1020070057445A KR20070057445A KR20080109301A KR 20080109301 A KR20080109301 A KR 20080109301A KR 1020070057445 A KR1020070057445 A KR 1020070057445A KR 20070057445 A KR20070057445 A KR 20070057445A KR 20080109301 A KR20080109301 A KR 20080109301A
Authority
KR
South Korea
Prior art keywords
high frequency
amplifier
cascode structure
frequency amplifier
transistor
Prior art date
Application number
KR1020070057445A
Other languages
English (en)
Inventor
홍성철
이홍탁
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020070057445A priority Critical patent/KR20080109301A/ko
Publication of KR20080109301A publication Critical patent/KR20080109301A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 무선통신 시스템에서 사용되는 고주파 증폭기에 관한 것으로서, 회로 크기의 큰 증가 없이 회로구성의 활용도를 높이면서 복수개 이상의 주파수 대역에서 고전력, 고효율의 증폭을 위한 복수의 공통 게이트 트랜지스터를 이용하는 캐스코드 구조의 고주파 증폭기를 제공하여 다수의 주파수 대역과 변조방식을 단일 송신단을 통해 구현하는 무선 송신단 구조에서 다중모드의 동작을 지원할 수 있도록 하는 효과가 있다. 또한, 본 발명에 의한 고주파 증폭기의 회로구성 자체의 활용도를 높이고 적은 회로크기로 인한 제작 단가의 감소효과를 가져와 최종적으로는 복수 캐리어 주파수의 신호를 생성하는 주파수 발생기와 결합하여 재구성할 수 있는 특성을 가지는 송신단을 구현할 수 있도록 효과가 있다.
무선통신, 고주파증폭기, 정합회로, 캐스코드, 다중모드, 게이트 트랜지스터

Description

캐스코드 구조의 고주파 증폭기{MULTI-BAND AMPLIFIER WITH CASCODE STRUCTURE}
도 1은 종래기술의 일 예에 따른 일반적인 고주파 증폭기의 구조를 간략하게 나타낸 구성도이다.
도 2는 종래기술의 일 예에 따른 증폭기에 사용된 정합회로의 구조를 간략하게 나타낸 도면이다.
도 3은 일반적인 증폭기 회로의 구성에 이용되는 캐스코드(cascode) 단을 나타낸 도면이다.
도 4는 본 발명의 실시 예에 의한 복수 개의 공통 게이트 트랜지스터를 가지는 캐스코드(cascode)단의 구성을 나타낸 도면이다.
도 5는 본 발명의 실시 예에 의한 다단의 공통 게이트 트랜지스터를 가지는 캐스코드(cascode)단의 구성을 나타낸 도면이다.
도 6은 본 발명의 실시 예에 의한 다단의 공통 소스 트랜지스터를 가지는 캐스코드(cascode)단의 구성을 나타낸 도면이다.
도 7은 본 발명의 실시 예에 따른 증폭기 구조의 또 다른 예시로, 본 발명의 적용에 있어서 개별 주파수의 동작특성의 향상을 위해 각 트랜지스터나 출력단에서 인덕터, 저항, 캐패시터, 전송선, 추가적인 트랜지스터 혹은 변압기를 추가적으로 구성하여 사용할 때의 추가되는 위치를 나타낸 도면이다.
도 8은 본 발명의 실시 예에 따른 증폭기 구조의 또 다른 예시로, 선택적인 점멸에 의한 구동증폭단의 사용의 경우를 나타낸 도면이다.
도 9는 본 발명의 실시 예에 따른 증폭기 구조의 또 다른 예시로, 2개 이상 복수개의 공통 게이트 트랜지스터단과 출력단의 구성을 나타낸 도면이다.
도 10은 본 발명의 실시 예에 따른 증폭기 구조를 차동 구조로 설계하였을 경우를 보이고 있는 도면이다.
도 11은 본 발명의 실제적 회로설계의 실시예를 나타낸 도면이다.
도 12는 본 발명의 실시 예에서 전계효과 트랜지스터 뿐만 아니라 바이폴라 트랜지스터 타입의 구성도 가능함을 보이는 도면이다.
도 13은 본 발명의 실시 예에 의한 복수의 공통 게이트 트랜지스터를 이용하는 캐스코드 구조의 고주파 증폭기를 실제 CMOS 0.18um 공정을 이용하여 제작한 집적 회로의 레이아웃 사진이다.
도 14내지 도 15는 제작된 집적회로의 컴퓨터 모사 결과를 나타낸 도면이다.
본 발명은 무선통신 시스템에서 사용되는 고주파 증폭기에 관한 것으로서, 보다 상세하게는 복수개 이상의 주파수 대역에서의 증폭을 위한 캐스코드 구조의 고주파 증폭기에 관한 것이다.
일반적으로, 고주파 증폭기는 그 동작 주파수에서 좋은 동작특성을 얻기 위해 동작 주파수에 맞는 입, 출력단의 특정한 정합회로를 구성하게 된다.
도 1은 일반적인 고주파 증폭기의 구조를 간략하게 나타낸 구성도이다.
여기에 도시된 바와 증폭해야 할 정보를 내포하는 입력단(102)과 증폭기(101) 사이 및 증폭기(101)와 출력을 나타내는 출력단(103) 사이에는 동작 주파수에 맞는 특정한 정합회로(104)가 들어가게 된다.
이로 인해 하나의 증폭기에서 여러 주파수의 동작을 위해서는 입력 주파수에 따른 선택적인 전달특성의 가변이나 넓은 주파수 영역에서의 좋은 전달특성을 지니게 하는 정합회로의 사용이 필요하다.
먼저 동작 주파수의 가변이 가능한 고주파 전력 증폭기의 경우 입출력단에 있어서, 주파수 특성의 가변이 가능한 정합회로를 이용하여 컨트롤 신호를 각각 인가해 주어 원하는 주파수의 동작을 가능하게 해주는 구조로 이루어진다.
이러한 구조는 입출력단에 사용하는 인덕터, 커패시터 소자들이나 전송선 변압기 등을 조합이 가능한 여러 종류로 구성한 후에 가변이 가능한 소자나 스위치 등을 이용해 전달특성의 변화를 응용하는 구조이다.
이와 같은 구조에 의한 기법은 여러 문서를 통하여 발표 되었는데, 그 중 하나가 ["A 0.9-5- GHz Wide-Range 1W-Class Reconfigurable Power Amplifier Employing RF-MEMS Switches" Fukuda, A.; Furuta, T.; Okazaki, H.; Narahashi, S. Microwave Symposium Digest, 2006. IEEE MTT-S International]로 보고서에 공개된 종래 기술을 도 2에 나타내었다.
도 2는 종래 기술에 의한 증폭기의 정합회로를 보여주는 것이다.
여기에 도시된 정합회로는 입력단에서의 정합회로를 보여주고 있는데 출력단에서의 정합 역시 동일한 방법을 사용하고 있다.
이와 같이 정합회로의 입력(201)과 출력(202) 사이에 정합을 위한 전송선(203, 205a, 205b, 205c)이 연결되고, 동작 주파수에 따라 전송선(205a, 205b, 205c)을 스위칭하여 정합특성을 변화시키기 위한 스위치(204a, 204b)로 구성된다.
입출력 부분간의 임피던스 정합은 전송선(203)으로 구현된 병렬 스터브(stub)의 형태로 구현된 전송선(205a, 205b, 205c)으로 이루어지는데 주파수에 따라 정합특성이 변화하여야 하므로 스위치(204a, 204b)의 점멸에 의해서 전송선(205a, 205b, 205c)이 개별적으로 연결이 되면서 각 동작 주파수에 최적화된 정합회로가 구성되게 된다.
이때 스위치와 스터브는 2개 이상의 다수개로도 구성이 가능하다.
따라서 이와 같은 정합회로는 모든 스위치(204a, 204b)가 꺼져있는 상황을 가정하면 전송선 203과 205c로 정합회로가 구성되고 이는 특정 주파수 A에 대해 최적화된 특성을 보이게 된다. 이후 스위치(204a, 204b)를 선택적으로 켜주게 되면 이들로 인해 전송선 205a나 205b가 정합회로에 속해 정합특성을 변화시켜 다른 특정 주파수 B나 C에 대해 최적화된 특성이 나타나게 된다.
이러한 스위치(204a, 204b)의 선택적인 점멸을 통해 복수 주파수대역에서의 증폭이 가능하게 된다.
위의 보고서에서 구현한 회로구성을 살펴볼 때 정합회로에 쓰이는 전송선의 경우 집적화에 있어서 힘든 점이 있고 스위치로 사용되는 RF-MEMS 스위치의 경우에 있어서도 공정에서의 문제로 제조단가가 높아지는 문제점이 있다.
또한 여러 주파수에 적용할 수 있는 넓은 대역의 입, 출력 주파수 전달 특성을 얻기 위한 복수단의 정합회로를 사용하는 구조에 대해 ["A 850MHz / 900MHz / 1800MHz / 1900MHz Quad-Band CMOS Medium Power Amplifier" Huseyin Aniktar; Henrik Sjoland; Mikkelsen, J.H. Larsen, T. ; Microwave Conference, 2006. 36th European Sept. 2006 Page(s):403 - 406] 에 공개된 바 있다.
여기 보고서의 내용에 따르면 온칩(on-chip), 오프칩(off-chip)소자를 사용하여 넓은 대역의 입출력 주파수 전달 특성을 좋게 가져가는 형태의 방법을 구현하였다.
위에서 언급한 종래의 기술들의 회로구성에서 여러 단의 정합소자들을 집적화해서 입출력단에 배치하여 좋은 정합특성을 얻기 위해서는 회로전체의 크기가 커지는 문제로 집적화가 힘들다는 점이나 스위치를 사용함으로써 무시 할 수 없는 손실이 발생한다는 단점이 나타나게 된다.
이 때문에 실제로 전송단을 구현하는데 있어서 전력증폭기는 주파수 별로 각각 구성되어 동작 주파수의 선택에 의해 필요한 전력증폭기만 켜져서 동작하게 된 다.
이러한 실시 예는 송수신단의 설계에 대한 ["A single-chip quad-band GSM/GPRS transceiver in 0.18 /spl mu/m standard CMOS" Erdogan, O.E.; Gupta, R.; Yee, D.G.; Rudell, J.C.; Jin-Su Ko; Brockenbrough, R.; Sang-Oh Lee; Lei, E.; Joo Leong Tham; Hongbing Wu; Conroy, C.; Kim, B.; Solid-State Circuits Conference, 2005. Digest of Technical Papers. ISSCC. 2005 IEEE International 6-10 Feb. 2005 Page(s):318 - 601 Vol. 1] 보고서 등 여러 보고서에 공개 되어 있다.
이러한 회로 구현의 증폭기에서도 역시 개개의 단일 주파수 별 전력증폭기가 배치되어야 하므로 전체 회로의 면적이 커짐은 물론 그로 인해 개별 회로구성의 활용도가 떨어진다는 단점이 존재한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 회로 크기의 큰 증가 없이 회로구성의 활용도를 높이면서 복수개 이상의 주파수 대역에서 고전력, 고효율의 증폭을 위한 복수의 공통 게이트 트랜지스터를 이용하는 캐스코드 구조의 고주파 증폭기를 제공함에 있다.
상기와 같은 목적을 실현하기 위한 본 발명에 의한 캐스코드 구조의 고주파 증폭기는 트랜지스터가 캐스코드 구조로 이루어져 출력단과 연결된 고주파 증폭기에 있어서, 출력단에 연결된 트랜지스터와 각각 서로 다른 동작 주파수에 맞는 정합회로나 전력결합단이 출력단에 연결된 다수개의 트랜지스터를 병렬로 연결하고, 출력단에 연결된 트랜지스터를 동작 주파수에 따라 선택적으로 구동시키는 것을 특징으로 한다.
본 발명에서 병렬로 연결된 트랜지스터는 복수단으로 이루어진 것을 특징으로 한다.
본 발명에서 고주파 증폭기는 차동 구조로 형성 된 것을 특징으로 한다.
본 발명에서 고주파 증폭기를 복수개 사용하고, 각각의 증폭기에서 발생되는 전력을 결합 할 수 있는 결합기로 형성된 것을 특징으로 한다.
본 발명에서 트랜지스터의 각 단자에는 인덕터, 저항, 캐패시터, 전송선, 추가적인 트랜지스터나 변압기 중 어느 하나 이상이 선택적으로 매개되는 것을 특징으로 한다.
본 발명에서 정합회로나 전력결합단은 반도체 집적 회로상에 형성되는 것을 특징으로 한다.
본 발명에서 정합 회로나 전력결합단 중 어느 하나 이상은 PCB 기판상에 형성되는 것을 특징으로 한다.
본 발명에서 캐스코드 구조로 이루어진 트랜지스터의 증폭단의 입력으로 추가적인 증폭단이 연결된 것을 특징으로 한다.
본 발명에서 추가적인 증폭단은 광대역한 것을 특징으로 한다.
본 발명에서 추가적인 증폭단은 선택적으로 점멸이 가능한 복수개의 증폭단인 것을 특징으로 한다.
본 발명에서 트랜지스터는 전계효과 트랜지스터나 바이폴라 트랜지스터로 이루어진 것을 특징으로 한다.
또한, 본 발명에 의한 캐스코드 구조의 고주파 증폭기는 CMOS를 포함하는 전계효과 트랜지스터에 의한 제 1 증폭단이 하나의 공통 소스 트랜지스터와 병렬관계의 다수개의 공통 게이트 트랜지스터에 의한 캐스코드 구조로 연결되고, 다수개의 공통 게이트 트랜지스터의 소스는 공통 소스 트랜지스터의 드레인에 연결 되며, 다수개의 공통 게이트 트랜지스터의 드레인은 각각 서로 다른 주파수 영역에 정합되는 정합회로나 전력결합단과 연결되어 다수개의 공통 게이트 트랜지스터의 게이트를 선택적으로 점멸 시키는 것을 특징으로 한다.
본 발명에서 고주파 증폭기는 차동 구조로 형성 된 것을 특징으로 한다.
본 발명에서 고주파 증폭기를 복수개 사용하고, 각각의 증폭기에서 발생되는 전력을 결합 할 수 있는 결합기로 형성된 것을 특징으로 한다.
본 발명에서 다수개의 공통 게이트 트랜지스터 중 어느 하나 이상은 캐스코드 구조에 의해 복수단으로 형성된 것을 특징으로 한다.
본 발명에서 공통 소스 트랜지스터는 캐스코드 구조에 의해 복수단으로 형성된 것을 특징으로 한다.
본 발명에서 정합회로나 전력결합단은 반도체 집적 회로상에 형성되는 것을 특징으로 한다.
본 발명에서 정합회로나 전력결합단 중 어느 하나 이상은 PCB 기판상에 형성 되는 것을 특징으로 한다.
본 발명에서 트랜지스터의 각 단자에는 인덕터, 저항, 캐패시터, 전송선, 추가적인 트랜지스터나 변압기 중 어느 하나 이상이 선택적으로 매개되는 것을 특징으로 한다.
본 발명에서 제 1 증폭단의 입력으로 출력 단자가 연결되는 추가적인 제 2 증폭단이 연결된 것을 특징으로 한다.
본 발명에서 제 2 증폭단은 광대역한 것을 특징으로 한다.
본 발명에서 제 2 증폭단에 추가적으로 제 1 증폭단의 입력으로 출력 단자가 연결 되고, 선택적으로 점멸이 가능한 복수개의 증폭단이 연결된 것을 특징으로 한다.
본 발명에서 전계효과 트랜지스터는 바이폴라 트랜지스터로 구성되며, 게이트는 베이스, 소스는 이미터, 드레인은 컬렉터에 대응되도록 구성된 것을 특징으로 한다.
이와 같이 이루어진 본 발명은 출력단에 동작 주파수에 따라 서로 다른 정합회로나 전력결합단과 연결되어 병렬로 연결된 트랜지스터를 선택적으로 점멸시켜 선택함으로써 비선형 동작이나 선형동작을 하도록 함으로써 회로 크기의 큰 증가 없이 회로구성의 활용도를 높이면서 복수개 이상의 주파수 대역에서 고전력, 고효율의 증폭을 위한 고주파 증폭기를 제공하게 된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형이 가능할 것이다.
도 3은 일반적인 증폭기 회로의 구성에 이용되는 캐스코드(cascode) 단을 나타낸 것이다.
여기에 도시된 바와 같이 캐스코드 구조의 고주파 증폭기는 공통 게이트 트랜지스터(301)와, 공통 소스 트랜지스터(302)로 이루어져 공통 게이트 트랜지스터(301)의 소스와 공통 소스 트랜지스터(302)의 드레인은 서로 연결되어 있다.
이는 전력증폭기에 있어서 출력단에 연결된 드레인에 걸리는 전압의 크기가 소자에 브레이크다운(breakdown)을 통해 열화를 가져다 줄 수 있기 때문에 이를 방지하여 안정적인 동작을 가능케 하도록 하기 위한 구조이다.
이와 같은 구조에서 공통 게이트 트렌지스터(301)와 공통 소스 트렌지스터(302)들은 신호의 증폭을 위해 필수적으로 사용되는 것으로 동작 시 공통 게이트 트랜지스터(301)는 특정한 게이트 바이어스전압을 인가하여 켜주게 되고 증폭하고자 하는 입력신호는 공통 소스 트랜지스터(302)의 게이트를 통해 인가된다.
그리하여 두 단이 모두 켜진 상태로 전류의 경로를 형성하여 증폭이 이루어지게 된다. 공통 게이트 트렌지스터(301)의 드레인은 증폭기의 출력단과 연결되어 출력단에서는 정합회로나 전력결합단 등이 연결된다.
본 발명에 의한 증폭기의 구조는 기존의 캐스코드(cascode)구조의 공통 게이트 트렌지스터에 있어 추가적인 공통 게이트 트렌지스터와 출력단을 병렬로 연결하여, 동작하는 주파수에 따라 이를 선택적으로 점멸하여 사용하는 것을 특징으로 한다.
도 4는 본 발명의 실시 예에 의한 복수 개의 공통 게이트 트랜지스터를 갖는 캐스코드(cascode)단의 구성을 나타낸 도면이다.
여기에 도시된 바와 같이 공통 소스 트랜지스터(403)의 드레인에 대해 병렬로 공통 게이트 트랜지스터(401, 402)들이 연결된다.
공통 게이트 트랜지스터(401, 402)의 출력단에는 각각 개별 동작 주파수에 맞게 정합된 정합회로나 전력결합단이 연결되고 공통 게이트 트랜지스터(401, 402)의 게이트 바이어스 전압을 공통 소스 트랜지스터(403)의 게이트로 입력되는 신호의 주파수에 따라 선택적으로 점멸해주게 된다.
이를 통해 공통 소스 트랜지스터(403)와 공통 게이트 트랜지스터(401,402)의 2개의 증폭경로가 공통 게이트 트랜지스터(401, 402)의 게이트 바이어스 전압의 설정에 의해 선택되어 공통 소스 트랜지스터(403)로 인가되는 게이트로 인가되는 신호의 증폭이 이루어진다.
도 5는 본 발명의 실시 예에 의한 다단의 공통 게이트 트랜지스터를 가지는 캐스코드(cascode)단의 구성을 나타낸 도면이다.
여기에서는 본 발명에 의해 캐스코드(cascode)단의 구조에서 추가되는 공통 게이트 트랜지스터를 도시하였으며, 2단 이상의 복수단으로 구성할 수도 있다. 본 실시예에서는 2개의 조합에 대해서만 도시하였으나 다양한 조합이 가능하다.
복수단을 구성하는 각각의 트랜지스터들을 게이트 바이어스전압을 바꿔가며 선택적으로 점멸할 수 있다.
도 6은 본 발명의 실시 예에 의한 다단의 공통 소스 트랜지스터를 가지는 캐스코드(cascode)단의 구성을 나타낸 도면이다.
여기에서는 본 발명에 의한 캐스코드(cascade)단의 구조에서 추가되는 공통 소스 트랜지스터를 도시하였으며 2단 이상의 복수단으로 구성할 수도 있다.
이와 같이 도 5에서 도시한 복수단의 공통 게이트 트랜지스터의 구성과 여기에서 도시한 복수단의 공통 소스 트랜지스터를 조합하여 구성할 수도 있으며, 이에 한 상세한 예는 생략하였으나 이러한 연결의 형태로 많은 조합이 가능하다.
본 발명에 의한 회로의 구성에서 사용되는 출력단의 경우 반도체 집적회로(On-chip으로 표기)상에서 형성되는 경우와 집적회로 외의 PCB(Printed Circuit Board)(Off-chip으로 표기)상으로 형성되는 모든 조합에 대해 적용된다.
출력단 구성
동작 주파수 A On-chip On-chip Off-chip Off-chip
동작 주파수 B On-chip Off-chip On-chip Off-chip
도 7은 본 발명의 실시 예에 따른 증폭기 구조의 또 다른 예시로, 본 발명의 적용에 있어서 개별 주파수의 동작특성의 향상을 위해 각 트랜지스터나 출력단에서 인덕터, 저항, 캐패시터, 전송선, 추가적인 트랜지스터 혹은 변압기를 추가적으로 구성하여 사용할 때의 추가되는 위치를 나타낸 도면이다.
즉, 도면부호 701, 702, 703, 704, 705의 위치는 위에서 기재한 인덕터, 저항, 캐패시터, 전송선, 추가적인 트랜지스터 혹은 변압기 등의 구성요소가 들어갈 수 있는 위치를 나타낸 것으로, 여기에서는 기본적인 캐스코드(cascade)단 하나에 대해서 나타나 있으나 도 5에서 설명한 복수단의 공통 게이트 트랜지스터의 연결을 통한 구성에서도 동일하게 적용된다.
본 발명의 적용에 필요한 구동증폭단의 구성은 광대역한 주파수특성을 가지는 구조나 선택적인 점멸에 의해 각 주파수 대역에 최적화된 구동증폭단을 선택적으로 사용하는 구조를 사용할 수 있다.
광대역한 주파수 특성을 가지는 구동 증폭단의 경우 복수의 주파수 증폭을 위해 단일한 구동 증폭단을 사용함으로써 회로 구성의 활용도를 높이고 면적을 적게 차지한다는 장점을 지닌다. 이러한 구동 증폭단을 이용한 증폭기 구성에 대해서 ["A CMOS RF Power Amplifier Using an Off-chip Transmission Line Transformer with 62% PAE", IEEE Microwave and Wireless Components Letters]에 개시되어 있다.
도 8은 본 발명의 실시 예에 따른 증폭기 구조의 또 다른 예시로, 선택적인 점멸에 의한 구동증폭단의 사용의 경우를 나타낸 도면이다.
여기에서는 선택적인 점멸에 의한 구동증폭단의 사용의 경우, 각 주파수에 따라 최적화되어 설계된 구동증폭단을 주파수 대역에 따라 복수개로 구성한 후 이를 선택적으로 사용하는 형태이다.
도면부호 801과 802는 각기 개별 동작 주파수를 지니는 구동증폭단으로서 증폭된 신호는 스위치(803)를 통해 선택적으로 본 발명에 의한 입력단(804)으로 들어가게 된다.
상기 명시한 복수 주파수 증폭기의 종래 기술과 같이 선택적 점멸 가능한 정합회로를 이용한 구동증폭단의 구조도 사용 가능하다.
도 9는 본 발명의 실시 예에 따른 증폭기 구조의 또 다른 예시로, 2개 이상 복수개의 공통 게이트 트랜지스터단과 출력단의 구성을 나타낸 도면이다.
여기에 도시된 바와 같이 공통 게이트 트랜지스터와 출력단을 동작 주파수가 2개 이상의 복수개로 구성할 수도 있으며 출력단의 구성은 위의 표 1의 조합에 따라 여러 가지 구성이 가능하다.
이와 같이 2개 이상 복수의 동작 주파수를 공통 게이트 트랜지스터와 출력단의 적용에 있어서도 각 동작 주파수 경로 당 공통 게이트 트랜지스터와 공통 소스 트랜지스터의 구성은 도 5와 도 6에서 설명한 바와 같이 여러 가지 조합이 가능하다.
도 10은 본 발명의 실시 예에 따른 증폭기 구조를 차동 구조로 설계하였을 경우를 보이고 있는 도면이다.
여기에 도시된 바와 같이 도면부호 1001, 1002a, 1002b 는 공통 게이트 트랜지스터의 게이트 바이어스를 나타낸다. 본 구조에서는 1002a, 1002b는 서로 묶여서 동일한 바이어스전압을 인가하게 되며, 이 게이트 바이어스를 1002로 칭한다.
게이트 바이어스 1001과 1002에 특정 전압을 인가하게 되면 선택적으로 1003 경로와 1004 경로에 의해 1005a와 1005b로 인가되는 차동 입력신호의 증폭이 이루어지게 된다.
개별 동작 주파수에 따라 정해진 출력단에 의해 1003경로로 증폭이 될 경우와 1004 경로로 증폭이 될 때의 증폭되는 주파수 대역은 달라지게 된다.
도 11은 본 발명의 실제적 회로설계의 실시예를 나타낸 도면이다.
여기에서는 CMOS 0.18um 공정에 대해 설계하였고 동작하는 주파수 대역은 900MHz, 1900MHz이며 비선형 증폭단의 형태이다.
여기에 도시된 바와 같이 두 쌍의 차동 증폭단을 나타낸 것으로 차동입력단(1101a, 1101b)으로 입력이 들어가고 1102와 1103으로 공통 게이트 트랜지스터의 점멸을 제어하게 된다. 1102에 공통 게이트 트랜지스터가 켜지는 특정 바이어스 전압을 인가하고 1103에는 공통 게이트 트랜지스터가 꺼지는 특정 바이어스 전압을 인가하면 1105a, 1105b, 1105c의 트랜지스터는 꺼지고 1104a, 1104b 두 쌍의 트랜지스터가 켜지게 되어 증폭경로를 형성하게 된다.
위와 같은 경로를 통한 신호는 PCB(Printed Circuit Board) 기판상에 구성된 전송선 변압기(1106)에 의해 증폭되고 결합되어서 900MHz의 출력신호를 출력단(1108)으로 내보내게 된다. 반대로 1103에 공통 게이트 트랜지스터가 켜지는 특정 바이어스 전압을 인가하고 1102에는 공통 게이트 트랜지스터가 꺼지는 특정 바이어스 전압을 인가하면 1104a, 1104b의 트랜지스터단은 꺼지고 1105a, 1105b, 1105c 트랜지스터가 켜지게 되어 증폭경로를 형성하게 된다.
이와 같은 경로의 신호는 반도체 집적회로 상에서 구성된 전송선 변압기(1107)에 의해 증폭되고 결합되어서 1900MHz의 출력신호를 출력단(1109)으로 내보내게 된다. 1102와 1103의 신호는 증폭기가 증폭해야 할 주파수대역의 선택에 따라 정해지는 것으로 각 증폭 경로에서의 공통 게이트 트랜지스터와 전송선 변압기, 정합을 위해 쓰인 커패시터들은 경로를 통해 증폭되어야 하는 동작 주파수에 맞게 설계되어 있다.
PCB상의 전송선 변압기를 제외한 모든 부분(1110)은 하나의 칩 내에서 집적화하여 사용할 수 있다.
한편, 여기에 도시한 바와 같은 방법으로 두 쌍 이상의 복수 개의 차동 쌍에 대해서도 캐스코드(cascode) 구조를 사용하는 선형증폭기 및 비선형증폭기 모두에 있어 쉽게 적용이 가능하다.
그리고, 게이트, 드레인, 소스 단자를 가지는 전계효과 트랜지스터(FET) (MOSFET, MESFET, LDMOSFET, HEMT 등) 뿐만 아니라 바이폴라 트랜지스터 타입(BJT, HBT 등) 에 대해서도 쉽게 적용이 가능하여 도 12에 도시된 심볼과 같이 전계효과 트랜지스터를 바이폴라 트랜지스터 타입으로 변경하여 도시할 수도 있다.
이와 같은 구성을 통해 구동증폭단과 전력증폭단의 공통 소스 트랜지스터까지를 동작 주파수의 선택에 무관하게 계속적으로 사용하고 이후의 전력정합에 중요한 공통 게이트 트랜지스터와 출력단들을 동작 주파수에 따라 복수로 구현하여 이들을 동작 주파수에 따라 선택적으로 사용하는 것이 가능하다.
출력단의 조합에 따라 모두 회로 구성이 하나의 칩으로 집적화 될 수도 있고 소수의 출력단 만이 칩 외부에 쓰이게 설계할 수도 있다. 이로 인해서 하나의 칩 구성을 통해 다중 주파수의 동작이 가능하게 함과 동시에 효율적인 칩면적의 사용으로 제조단가를 낮추는 효과를 가져 올 수 있다.
도 13은 본 발명의 실시 예에 의한 복수의 공통 게이트 트랜지스터를 이용하는 캐스코드 구조의 고주파 증폭기를 실제 CMOS 0.18um 공정을 이용하여 제작한 집적 회로의 레이아웃 사진이다.
1900MHz 대역의 신호는 집적회로 상의 전송선 변압기를 통해서, 900MHz대역의 신호는 PCB(Printed Circuit Board)상의 전송선 변압기를 통해서 증폭되게 레이아웃 되어있다.
도 14내지 도 15는 제작된 집적회로의 컴퓨터 모사 결과를 나타낸 도면이며, 도 13에 도시한 고주파 증폭기의 경우 900MHz와 1900MHz의 두 가지 주파수 대역에 있어서 동작을 보이는 것으로 도 14는 900MHz동작 모드에서 전력증폭단의 공급전압을 변화시키면서 출력전력과 효율을 나타내었다. PCB상의 전송선 변압기로 구성된 본 출력단에서 3.3V 공급전압 인가 시 33.3dBm의 출력전력과 63.9%의 PAE(Power Added Efficiency)를 예상할 수 있었다.
또한, 도 15는 1900MHz 동작 모드에서 전력증폭단의 공급전압을 변화시키면서 출력전력과 효율을 나타내었다. 집적회로 상의 전송선 변압기로 구성된 본 출력단에서 3.3V 공급전압 인가 시 33.9dBm의 출력전력과 47.3%의 PAE(Power Added Efficiency)를 예상할 수 있었다.
상술한 바와 같이 본 발명은 회로 크기의 큰 증가 없이 회로구성의 활용도를 높이면서 복수개 이상의 주파수 대역에서 고전력, 고효율의 증폭을 위한 복수의 공통 게이트 트랜지스터를 이용하는 캐스코드 구조의 고주파 증폭기를 제공할 수 있는 효과가 있다.
또한, 본 발명에 의한 고주파 증폭기를 다수의 주파수 대역과 변조방식을 단일 송신단을 통해 구현하는 무선 송신단 구조에 적용하여 다중모드의 동작을 지원할 수 있도록 하는 효과가 있다.
또한, 본 발명에 의한 고주파 증폭기의 회로구성 자체의 활용도를 높이고 적은 회로크기로 인한 제작 단가의 감소효과를 가져와 최종적으로는 복수 캐리어 주파수의 신호를 생성하는 주파수 발생기와 결합하여 재구성할 수 있는 특성을 가지는 송신단을 구현할 수 있도록 효과가 있다.

Claims (23)

  1. 트랜지스터가 캐스코드 구조로 이루어져 출력단과 연결된 고주파 증폭기에 있어서,
    상기 출력단에 연결된 트랜지스터와 각각 서로 다른 동작 주파수에 맞는 정합회로나 전력결합단이 상기 출력단에 연결된 다수개의 트랜지스터를 병렬로 연결하고, 상기 출력단에 연결된 상기 트랜지스터를 동작 주파수에 따라 선택적으로 구동시키는 것
    을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  2. 제 1항에 있어서, 상기 병렬로 연결된 트랜지스터는 복수단으로 이루어진 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  3. 제 1항에 있어서, 상기 고주파 증폭기는 차동 구조로 형성 된 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  4. 제 1항에 있어서, 상기 고주파 증폭기를 복수개 사용하고, 각각의 증폭기에서 발생되는 전력을 결합할 수 있는 결합기로 형성된 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  5. 제 1항에 있어서, 상기 트랜지스터의 각 단자에는 인덕터, 저항, 캐패시터, 전송선, 추가적인 트랜지스터나 변압기 중 어느 하나 이상이 선택적으로 매개되는 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  6. 제 1항에 있어서, 상기 정합회로나 상기 전력결합단은 반도체 집적 회로상에 형성되는 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  7. 제 1항에 있어서, 상기 정합 회로나 상기 전력결합단 중 어느 하나 이상은 PCB 기판상에 형성되는 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  8. 제 1항에 있어서, 상기 캐스코드 구조로 이루어진 트랜지스터의 증폭단의 입력으로 추가적인 증폭단이 연결된 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  9. 제 8항에 있어서, 상기 추가적인 증폭단은 광대역한 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  10. 제 8항에 있어서, 상기 추가적인 증폭단은 선택적으로 점멸이 가능한 복수개의 증폭단인 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  11. 제 1항 내지 제 10항 중 어느 한 항에 있어서, 상기 트랜지스터는 전계효과 트랜지스터나 바이폴라 트랜지스터로 이루어진 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  12. CMOS를 포함하는 전계효과 트랜지스터에 의한 제 1 증폭단이 하나의 공통 소스 트랜지스터와 병렬관계의 다수개의 공통 게이트 트랜지스터에 의한 캐스코드 구조로 연결되고, 상기 다수개의 공통 게이트 트랜지스터의 소스는 상기 공통 소스 트랜지스터의 드레인에 연결 되며, 상기 다수개의 공통 게이트 트랜지스터의 드레인은 각각 서로 다른 주파수 영역에 정합되는 정합회로나 전력결합단과 연결되어 상기 다수개의 공통 게이트 트랜지스터의 게이트를 선택적으로 점멸 시키는 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  13. 제 12항에 있어서, 상기 고주파 증폭기는 차동 구조로 형성 된 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  14. 제 12항에 있어서, 상기 고주파 증폭기를 복수개 사용하고, 각각의 증폭기에서 발생되는 전력을 결합 할 수 있는 결합기로 형성된 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  15. 제 12항에 있어서, 상기 다수개의 공통 게이트 트랜지스터 중 어느 하나 이상은 캐스코드 구조에 의해 복수단으로 형성된 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  16. 제 12항에 있어서, 상기 공통 소스 트랜지스터는 캐스코드 구조에 의해 복수단으로 형성된 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  17. 제 12항에 있어서, 상기 정합회로나 전력결합단은 반도체 집적 회로상에 형성되는 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  18. 제 12항에 있어서, 상기 정합회로나 전력결합단 중 어느 하나 이상은 PCB 기판상에 형성 되는 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  19. 제 12항에 있어서, 상기 트랜지스터의 각 단자에는 인덕터, 저항, 캐패시터, 전송선, 추가적인 트랜지스터나 변압기 중 어느 하나 이상이 선택적으로 매개되는 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  20. 제 12항에 있어서, 상기 제 1 증폭단의 입력으로 출력 단자가 연결되는 추가적인 제 2 증폭단이 연결된 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  21. 제 20항에 있어서, 상기 제 2 증폭단은 광대역한 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  22. 제 20항에 있어서, 상기 제 2 증폭단에 추가적으로 상기 제 1 증폭단의 입력으로 출력 단자가 연결 되고, 선택적으로 점멸이 가능한 복수개의 증폭단이 연결된 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
  23. 제 12항 내지 제 22항 중 어느 한 항에 있어서, 상기 전계효과 트랜지스터는 바이폴라 트랜지스터로 구성되며, 게이트는 베이스, 소스는 이미터, 드레인은 컬렉터에 대응되도록 구성된 것을 특징으로 하는 캐스코드 구조의 고주파 증폭기.
KR1020070057445A 2007-06-12 2007-06-12 캐스코드 구조의 고주파 증폭기 KR20080109301A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070057445A KR20080109301A (ko) 2007-06-12 2007-06-12 캐스코드 구조의 고주파 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070057445A KR20080109301A (ko) 2007-06-12 2007-06-12 캐스코드 구조의 고주파 증폭기

Publications (1)

Publication Number Publication Date
KR20080109301A true KR20080109301A (ko) 2008-12-17

Family

ID=40368628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070057445A KR20080109301A (ko) 2007-06-12 2007-06-12 캐스코드 구조의 고주파 증폭기

Country Status (1)

Country Link
KR (1) KR20080109301A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037613B1 (ko) * 2008-12-30 2011-05-31 주식회사 파이칩스 저잡음 증폭기
US8830000B2 (en) 2011-09-19 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Multi-band amplifier and method of amplifying multi-band
KR20160092735A (ko) * 2015-01-28 2016-08-05 충북대학교 산학협력단 트랜스포머 출력단과 트랜스포머 피드백 rf 부성저항 교차 결합 발진기 구조를 이용한 고출력 신호 발생기
KR20160096795A (ko) * 2015-02-05 2016-08-17 한국전자통신연구원 광대역 주파수 선택이 가능한 재구성 전력 증폭 장치 및 그 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037613B1 (ko) * 2008-12-30 2011-05-31 주식회사 파이칩스 저잡음 증폭기
US8830000B2 (en) 2011-09-19 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Multi-band amplifier and method of amplifying multi-band
KR20160092735A (ko) * 2015-01-28 2016-08-05 충북대학교 산학협력단 트랜스포머 출력단과 트랜스포머 피드백 rf 부성저항 교차 결합 발진기 구조를 이용한 고출력 신호 발생기
KR20160096795A (ko) * 2015-02-05 2016-08-17 한국전자통신연구원 광대역 주파수 선택이 가능한 재구성 전력 증폭 장치 및 그 방법

Similar Documents

Publication Publication Date Title
CN106537769B (zh) 与线性和高效宽带功率放大器有关的系统和方法
JP5512731B2 (ja) ２段のマイクロ波のｅ級電力増幅器
Fu et al. Novel dual-band matching network for effective design of concurrent dual-band power amplifiers
KR100257179B1 (ko) 낮은 잡음과 높은 직선성의 hemt-hbt 결합 디바이스
Jeon et al. A triple-mode balanced linear CMOS power amplifier using a switched-quadrature coupler
KR20010053413A (ko) 이동체 전화 장치
CN108336976B (zh) 一种多频段低噪声放大器及放大方法
US10396714B2 (en) Reconfigurable low-noise amplifier (LNA)
CN115296620B (zh) 多频段可调增益的低噪声放大器
CN107666292B (zh) 功率放大模块
Kim et al. A reconfigurable quad-band CMOS class E power amplifier for mobile and wireless applications
KR20080109301A (ko) 캐스코드 구조의 고주파 증폭기
Jang et al. A CMOS RF power amplifier using an off-chip transmision line transformer with 62% PAE
Mariappan et al. A 1.7-to-2.7 GHz 35–38% PAE multiband CMOS power amplifier employing a digitally-assisted analog pre-distorter (DAAPD) reconfigurable linearization technique
CN116961690B (zh) 双模射频前端模组
CN116888888A (zh) 用于高可靠性应用的高效双驱动功率放大器
WO2013153894A1 (ja) カスコード増幅器及び増幅回路
Uchida et al. Dual-band GaAs FET power amplifier with two-frequency matching circuits
Fukuda et al. A high power and highly efficient multi-band power amplifier for mobile terminals
Yamamoto et al. A WCDMA multiband power amplifier module with Si-CMOS/GaAs-HBT hybrid power-stage configuration
CN104660183A (zh) 放大器电路
KR100882819B1 (ko) 복수의 공통 게이트 트랜지스터를 이용한 캐스코드 구조의증폭기
KR20110060735A (ko) 고주파 변압기를 이용한 다중 대역 전력증폭기
Helmi et al. An X to K a-Band Fully-integrated stacked power amplifier in 45 nm CMOS SOI technology
Kim et al. A Fully‐Integrated Penta‐Band Tx Reconfigurable Power Amplifier with SOI CMOS Switches for Mobile Handset Applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080919

Effective date: 20090917